CN107424961B - 使用复合磁性密封材料的电子电路封装 - Google Patents

使用复合磁性密封材料的电子电路封装 Download PDF

Info

Publication number
CN107424961B
CN107424961B CN201710210248.4A CN201710210248A CN107424961B CN 107424961 B CN107424961 B CN 107424961B CN 201710210248 A CN201710210248 A CN 201710210248A CN 107424961 B CN107424961 B CN 107424961B
Authority
CN
China
Prior art keywords
magnetic
electronic circuit
circuit package
resin
filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710210248.4A
Other languages
English (en)
Other versions
CN107424961A (zh
Inventor
川畑贤一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/352,872 external-priority patent/US9881877B2/en
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN107424961A publication Critical patent/CN107424961A/zh
Application granted granted Critical
Publication of CN107424961B publication Critical patent/CN107424961B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Soft Magnetic Materials (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明的目的在于提供一种将热膨胀系数低的复合磁性密封材料作为铸模材料来进行使用的电子电路封装。本发明所涉及的电子电路封装的特征在于：具备基板、被搭载于所述基板表面的电子元件、以埋入所述电子元件的形式覆盖所述基板所述表面的磁性铸模树脂。所述磁性铸模树脂具备树脂材料、被调配到所述树脂材料并且调配比为30～85体积％的磁性填料。所述填料包含在Fe中含有32～39重量％的将Ni作为主成分的磁性填料，由此，磁性铸模树脂的热膨胀系数为15ppm/℃以下。

Description

使用复合磁性密封材料的电子电路封装
技术领域
本发明涉及电子电路封装，特别是涉及作为铸模材料而使用了复合磁性密封材料的电子电路封装。
背景技术
近年来，智能手机等电子设备处于一种高性能的无线电通信电路以及数字芯片被采用并且所使用的半导体IC的工作频率也上升的倾向。再有，持有以最短配线连接多个半导体IC的2.5D结构或3D结构的系统级封装(SIP：system in package)化在加速并且可以预测电源系统电路的模块化也会在今后不断zengjia。再有，可以预测多个电子元件(电感器、电容器、电阻器、滤波器等被动元件；晶体管、二极管等主动元件；半导体IC等集成电路元件；对于其他电子电路构成来说必要的元件的总称)被模块化的电子电路模块也会在今后得到日益发展。总称这些技术的电子电路封装正处于一种由于智能手机等电子设备的多功能化和小型化以及薄型化而被高密度安装的倾向。这种倾向一方面会显示由噪音引起的误动作以及电磁干扰会变得明显，一方面就一直以来的噪音对策而言防止误动作或电磁干扰是困难的。为此，近年来，电子电路封装的自屏蔽化正在不断发展并且凭借导电性膏体法或者电镀法和溅射法的电磁屏蔽的提案以及实用化也不断在提高，总之今后会要求更高的屏蔽特性。
为了实现上述发展需求而在近年中有方案提出使铸模材料自身持有磁屏蔽特性的电子电路封装。例如，在专利文献1中公开有作为电子电路封装用的铸模材料有添加了具有氧化膜的软磁性粉末的复合磁性密封材料。
然而，现有的复合磁性密封材料存在有所谓热膨胀系数大的问题。为此，在复合磁性密封材料与封装基板或者电子元件之间会发生热膨胀系数不匹配，其结果在铸模成形后会在具有带状的集合基板的状态下发生大的翘曲，并且单品化之后的电子电路封装在安装回流焊的时候会发生以致于在连接性方面发生问题的那种程度的大翘曲。以下就该现象进行说明。
近年来，对于半导体封装或电子元件模块来说各种各样的结构体被提案并且被实用化，现在的主流一般是将半导体IC等电子元件安装于有机多层基板上并且用树脂密封材料来对其上部以及周围实行铸模成形的结构。具有如此结构的半导体封装或者电子元件模块是在以集合基板的状态被铸模成形之后由凭借切割等的单品化处理来进行制作的。
该结构因为物性不同的有机多层基板和树脂密封材料构成所谓双金属材料，所以由于热膨胀系数之差、玻璃化转移、铸模材料的固化收缩等主要原因而发生翘曲。为了抑制该现象的发生而有必要尽可能使热膨胀系数等物性相一致。近年来，被用于板导体封装或电子电路封装的有机多层基板正处于一种由于薄型化的要求而越来越向薄层化以及多层化发展的倾向。为了实现既达到所述倾向的目的又保证薄基板处理性能的高刚性以及低热膨胀化而使用玻璃化温度高的基板材料并将热膨胀率低的填料添加于基板材料，因而使用更低热膨胀系数的玻璃布成为一种普遍的举措。
另外一方面，因为被搭载于基板的半导体IC以及电子元件与铸模材料之间的物性差也产生应力，所以会引起铸模材料的界面剥离、电子元件或铸模材料的龟裂等各种各样的问题。将硅用于半导体IC，但是硅的热膨胀系数为3.5ppm/℃，并且陶瓷电容器和电感器等烧制型贴片元件的热膨胀系数为10ppm/℃左右。
为此，对于铸模材料来说也要求低热膨胀化，在日本有市售的低于10ppm/℃那样的材料。作为对铸模材料实行低热膨胀化的手法当然是采用低热膨胀的环氧树脂，使用以高充填率将0.5ppm/℃的热膨胀系数非常低的熔融二氧化硅调配到密封树脂的手法。
现有技术文献
专利文献
专利文献1：日本专利申请公开平10-64714号公报
发明内容
发明所要解决的技术问题
一般的磁性材料其热膨胀系数高。为此，如专利文献1所记载的那样将一般的软磁性体粉末添加到铸模树脂的复合磁性密封材料存在有所谓不能够达到作为目的的低热膨胀系数的问题。
因此，本发明的目的就在于提供一种将热膨胀系数低的复合磁性密封材料作为铸模材料来进行使用的电子电路封装。
解决技术问题的手段
本发明所涉及的电子电路封装的特征在于：具备基板、被搭载于所述基板的表面的电子元件、以埋入所述电子元件的形式覆盖所述基板的所述表面的磁性铸模树脂；所述磁性铸模树脂具备树脂材料、被调配到所述树脂材料并且调配比为30～85体积％的填料，所述填料包含在Fe中含有32～39重量％的将Ni作为主成分的金属材料的磁性填料，由此，所述磁性铸模树脂的热膨胀系数为15ppm/℃以下。
根据本发明，因为使用了热膨胀系数低的磁性填料，所以将由复合磁性密封材料构成的磁性铸模树脂的热膨胀系数控制在15ppm以下成为可能。为此，防止基板的翘曲、铸模材料的界面剥离、铸模材料的龟裂等成为可能。
在本发明中，所述金属材料也可以相对于所述磁性填料全体进一步含有0.1～8重量％的Co。由此，进一步降低由复合磁性密封材料构成的磁性铸模树脂的热膨胀系数成为可能。
在本发明中，所述填料也可以进一步包含非磁性填料。由此，进一步降低由复合磁性密封材料构成的磁性铸模树脂的热膨胀系数成为可能。在此情况下，相对于所述磁性填料与所述非磁性填料的总和的所述非磁性填料的量优选为1～40体积％。由此，既确保充分的磁特性又进一步使由复合磁性密封材料构成的磁性铸模树脂的热膨胀系数降低成为可能。在此情况下，所述非磁性填料优选包含选自SiO2、ZrW2O8、(ZrO)2P2O7、KZr2(PO4)3以及Zr2(WO4)(PO4)2当中的至少一种材料。因为这些材料其热膨胀系数非常低或者具有负值，所以更进一步降低由复合磁性密封材料构成的磁性铸模树脂的热膨胀系数成为可能。
在本发明中，所述磁性填料的(粉末)形状优选为大致球状。由此，提高复合磁性密封材料中的磁性填料的比例成为可能。
在本发明中，所述磁性填料的表面优选被涂布绝缘涂层，更加优选所述绝缘涂层的膜厚为10nm以上。由此，就能够将由复合磁性密封材料构成的磁性铸模树脂的体积电阻率提高到例如1010Ω·cm以上，并且确保电子电路封装用的铸模材料所要求的的绝缘特性成为可能。
在本发明中，所述树脂材料优选为热固化性树脂材料，所述热固化性树脂材料优选包含选自环氧树脂、酚醛树脂、聚氨酯树脂、硅酮树脂以及酰亚胺树脂当中的至少一种树脂材料。
本发明所涉及的电子电路封装也可以进一步具备被设置于所述电子元件与所述磁性铸模树脂之间的非磁性构件。由此，就能够抑制由电子元件与磁性铸模树脂进行接近而引起的电子元件的特性的变动等。
本发明所涉及的电子电路封装优选进一步具备连接于设置于所述基板的电源图形并覆盖所述磁性铸模树脂的金属膜。由此，获得兼备电磁屏蔽功能和磁屏蔽功能的复合屏蔽结构成为可能。
在此情况下，所述金属膜优选将选自Au、Ag、Cu以及Al中的至少一种金属作为主成分，并且优选所述金属膜的表面被氧化防止覆盖层覆盖。另外，所述电源图形露出于所述基板的侧面，并且所述金属膜优选与露出于所述基板的所述侧面的所述电源图形相接触。由此，容易而且切实地将金属膜连接于电源图形成为可能。
发明效果
就这样本发明所涉及的电子电路封装因为将热膨胀系数小的磁性铸模树脂作为铸模材料来进行使用，所以既确保磁屏蔽特性又防止基板的翘曲、铸模材料的界面剥离、铸模材料的龟裂等成为可能。
附图说明
图1是表示本发明的第1实施方式所涉及的电子电路封装结构的截面图。
图2是表示第1实施方式的变形例所涉及的电子电路封装结构的截面图。
图3是为了说明图1所表示的电子电路封装制造方法的工序图。
图4是为了说明图1所表示的电子电路封装制造方法的工序图。
图5是为了说明图1所表示的电子电路封装制造方法的工序图。
图6是为了说明复合磁性密封材料的结构的示意图。
图7是表示磁性填料的Ni比率与复合磁性密封材料的热膨胀系数以及导磁率的关系的图表。
图8是表示磁性填料的Ni比率与复合磁性密封材料的热膨胀系数的关系的图表。
图9是表示磁性填料的Ni比率与复合磁性密封材料的导磁率的关系的图表。
图10是表示磁性填料的Co比率与复合磁性密封材料的热膨胀系数以及透磁率的关系的图表。
图11是表示非磁性填料的添加比率与复合磁性密封材料的热膨胀系数的关系的图表。
图12是表示形成于磁性填料表面的绝缘涂层的有无与体积电阻率的关系的图表。
图13是表示形成于磁性填料表面的绝缘涂层的膜厚与体积电阻率的关系的图表。
图14是表示磁性填料的体积电阻率与复合磁性密封材料的体积电阻率的关系的图表。
图15是表示本发明的第2实施方式所涉及的电子电路封装结构的截面图。
图16是为了说明图15所表示的电子电路封装制造方法的工序图。
图17是为了说明图15所表示的电子电路封装制造方法的工序图。
图18是为了说明图15所表示的电子电路封装制造方法的工序图。
图19是表示本发明的第3实施方式所涉及的电子电路封装结构的截面图。
图20是表示第3实施方式的第1变形例所涉及的电子电路封装结构的截面图。
图21是表示第3实施方式的第2变形例所涉及的电子电路封装结构的截面图。
图22是表示第3实施方式的第3变形例所涉及的电子电路封装结构的截面图。
图23是表示第3实施方式的第4变形例所涉及的电子电路封装结构的截面图。
图24是表示图19所表示的电子电路封装的噪音衰减量的图表。
图25是表示包含于图19所表示的电子电路封装的金属膜的膜厚与噪音衰减量的关系的图表。
图26是表示包含于图19所表示的电子电路封装的金属膜的膜厚与噪音衰减量的关系的图表。
图27是表示包含于图19所表示的电子电路封装的金属膜的膜厚与噪音衰减量的关系的图表。
图28是表示图1以及图19所表示的电子电路封装的在升温以及降温时的基板翘曲量的图表。
图29是表示比较例中的电子电路封装的在升温以及降温时的基板翘曲量的图表。
图30是表示本发明的第4实施方式所涉及的电子电路封装结构的截面图。
图31是为了说明图30所表示的电子电路封装制造方法的工序图。
图32是为了说明图30所表示的电子电路封装制造方法的工序图。
图33是表示组成1～组成3的表。
图34是表示实施例的测定结果的表。
图35是表示实施例的测定结果的表。
具体实施方式
以下是参照附图并就本发明的优选的实施方式进行详细说明。
＜第1实施方式＞
图1是表示本发明的第1实施方式所涉及的电子电路封装11A结构的截面图。
如图1所示，本实施方式所涉及的电子电路封装11A具备基板20、被搭载于基板20的多个电子元件31,32、以埋入电子元件31,32的形式覆盖基板20的表面21的磁性铸模树脂40。
关于本实施方式所涉及的电子电路封装11A的种类并没有特别的限定，例如可以列举处理高频信号的高频模块、实行电源控制的电源模块、持有2.5D结构或3D结构的系统级封装(SIP：system in package)、无线通信用或者数字电路用半导体封装等。在图1中只表示了2个电子元件31,32，但是实际上内藏有多个电子元件。
基板20具有多个配线被埋入到内部的双面以及多层配线结构，可以为FR-4、FR-5、BT、氰酸酯树脂、酚醛树脂、酰亚胺树脂等热固化性树脂为基底材料的有机基板；以液晶聚合物等热可塑性树脂为基底材料的有机基板；LTCC基板；HTCC基板；柔性基板等种类。在本实施方式中，基板20为4层结构，并且具有被形成于基板20的表面21以及背面22的配线层、被埋入到内部的2层配线层。在基板20的表面21上形成多个焊盘(内层可称为连接盘)图形23。焊盘图形23是为了与电子元件31,32相连接的内部电极，两者通过焊料24(或者导电性膏体)被电连接并且也是被机械连接。作为一个例子，电子元件31是控制器等半导体芯片，电子元件32是电容器和线圈等被动元件。电子元件的一部分(例如被薄型化了的半导体芯片等)也可以被埋入到基板20。
焊盘图形23通过被形成于基板20内部的内部配线25连接于被形成于基板20背面22的外部端子26。在实际使用时，电子电路封装11A被安装于没有图示的母板等，母板上的焊盘图形和电子电路封装11A的外部端子26被电连接。作为构成焊盘图形23和内部配线25以及外部端子26的导体材料可以是铜、银、金、镍、铬、铝、钯、铟等金属或者这些金属的金属合金，并且也可以是将树脂或玻璃作为胶粘剂的导电材料，但是在基板20为有机基板或者柔性基板的情况下从成本和电导率等观点出发优选使用铜、银。作为这些导电材料的形成方法可以使用印刷、电镀、箔层压、溅射、蒸镀、喷墨等方法。
磁性铸模树脂40是通过以埋入电子元件31,32的形式覆盖基板20的表面21来进行设置的。磁性铸模树脂40是铸模构件并且也作为磁屏蔽行使其功能。在本实施方式中，磁性铸模树脂40的侧面42和基板20的侧面27构成相同平面。关于磁性铸模树脂40的细节将在后面进行叙述，但是由与现有的磁性铸模树脂相比其热膨胀系数非常小(例如15ppm/℃以下)的复合磁性密封材料构成。磁性铸模树脂40因为与电子元件31,32或焊盘图形23相接触，所以其体积电阻率有充分高的必要，具体地来说优选为1010Ω·cm以上。
还有，高频电感等电子元件如果与磁性铸模树脂40的距离过近的话则电感值等特性会从设计值发生变动。在如此情况下，通过用非磁性构件来覆盖该电子元件的一部分或者全部，从而就能够减少特性的变动。图2是变形例所涉及的电子电路封装11B结构的截面图，在电子元件32被非磁性构件50覆盖这一点上与图1所表示的电子电路封装11A不同。作为非磁性构件50能够使用一般的树脂。如果使这样的非磁性构件50介在于电子元件32与磁性铸模树脂40之间的话则因为电子元件32与磁性铸模树脂40的距离被拉开，所以减少电阻值等特性的变动成为可能。
接着，就本实施方式所涉及的电子电路封装11A的制造方法作如下说明。
图3～图5是为了说明电子电路封装11A制造方法的工序图。
首先，如图3所示，准备具有多层配线结构的集合基板20A。在集合基板20A的表面21上形成多个焊盘图形23，在集合基板20A的背面22上形成多个外部端子26。另外，在集合基板20A的内层形成多个内部配线25。还有，图3所表示的虚线a是指在之后的切割工序中应该被切断的部分。
接着，如图3所示，以被连接于焊盘图形23的形式将多个电子元件31,32搭载于集合基板20A的表面21。具体地来说如果在将焊料24提供给焊盘图形23上之后搭载电子元件31,32并进行回流焊从而将电子元件31,32连接于焊盘图形23的话即可。
接着，如图4所示，以埋入电子元件31,32的形式由磁性铸模树脂40来覆盖集合基板20A的表面21。作为磁性铸模树脂40的形成方法可以使用转移成形法、圧缩成形法、注入成形法、浇铸成形法、真空浇铸成形法、滴涂(dispense)法、狭缝喷嘴涂布法等。
然后，如图5所示，如果通过沿着虚线a切断集合基板20A从而对基板20实施单片化的话则完成了本实施方式所涉及的电子电路封装11A。
接着，就构成磁性铸模树脂40的复合磁性密封材料作如下详细说明。
图6是为了说明构成磁性铸模树脂40的复合磁性密封材料的结构的示意图。
如图6所示，构成磁性铸模树脂40的复合磁性密封材料2是由树脂材料4、被调配到树脂材料4的磁性填料6以及非磁性填料8构成。虽然没有特别的限定，但是优选树脂材料4将热固化性树脂材料作为主成分。具体地来说优选将环氧树脂、酚醛树脂、聚氨酯树脂、硅酮树脂或者酰亚胺树脂作为主成分，并且更加优选使用环氧树脂或者酚醛树脂类的被用于半导体密封材料的主剂以及固化剂。
最优选的是能够用在末端持有反应性环氧基的环氧树脂来与各种固化剂以及固化促进剂相组合。作为环氧树脂的例子可以列举双酚A型、双酚F型、苯氧、萘、多官能型(双环戊二烯型等)、联苯型(双官能)以及特殊结构型，能够低热膨胀化的联苯、萘、双环戊二烯型等是有用的。作为固化剂或者固化促进剂的例子可以列举胺类化合物脂环族二胺、芳香族二胺、其他二胺类(咪唑、叔胺)、酸酐类化合物(主要是高温固化剂)、酚醛树脂[酚醛清漆(novolac)型、邻甲酚(cresolnovolac)型等]、氨基树脂、双氰胺、路易斯酸络合物。材料的混炼方法如果适宜使用捏和机(kneader)或三根辊轧机、混合搅拌器等公知的方法的话即可。
磁性填料6由Fe-Ni系材料构成，含有32重量％以上39重量％以下的将Ni作为主成分的金属材料。占有剩下的61～68重量％的元素是Fe。磁性填料6的调配比相对于全体复合磁性密封材料2为30体积％以上85体积％以下。这就是说如果磁性填料6的调配比为小于30体积％的话则要获得充分的磁特性是困难的，如果磁性填料6的调配比超过85体积％的话则要确保流动性等密封材料所必要的诸特性是困难的。
将Ni作为主成分的金属材料也可以含有少量Co。即，Ni的一部分也可以被Co置换。由此，进一步降低复合磁性密封材料2的热膨胀系数成为可能。Co的添加量相对于全体磁性填料6优选为0.1重量％以上8重量％以下。
关于磁性填料6的形状并没有特别的限定，但是为了进行高充填化而也可以以做成球状并成为最密充填的形式混合调配多个粒度分布的填料。另外，如果将磁性填料6做成大致球形的话则还能够降低相对于电子元件的在铸模时的损害。特别是为了最密充填化或者高充填化而优选磁性填料6的形状为完全球体。磁性填料6优选振实密度(tapdensity)高且粉末比表面积小。作为磁性填料6的形成方法有水雾化法、气体雾化法、离心盘雾化法等，其中尤其是最优选随着能够获得高振实密度而能够减小比表面积的气体雾化法。
虽然没有特别的限定，但是磁性填料6的表面为了提高流动性、紧密附着性、绝缘性而被由Si、Al、Ti、Mg等金属的氧化物或者有机材料构成的绝缘涂层17覆盖。为了充分提高复合磁性密封材料2的体积电阻率而优选将绝缘涂层17的膜厚做成10nm以上。绝缘涂层7是用热固化性材料来对磁性填料6的表面实施涂层处理，或者也可以由四乙氧基硅烷或四甲氧基硅烷的金属醇盐的脱水反应形成氧化膜，最优选形成氧化硅的涂层覆盖膜。再有，进一步适宜在其上面实施有机官能性耦合(coupling)处理。
本实施方式所涉及的复合磁性密封材料2含有非磁性填料8。作为非磁性填料8优选使用SiO2、ZrW2O8、(ZrO)2P2O7、KZr2(PO4)3或者Zr2(WO4)(PO4)2等热膨胀系数小于磁性填料6的材料，或者优选使用热膨胀系数具有负值的材料。如果将如此非磁性填料8添加于复合磁性密封材料2中的话则更进一步降低热膨胀系数成为可能。另外，也可以添加如氧化铝和氧化镁那样的阻燃剂、为了着色的炭黑和颜料或染料、为了提高滑润性和流动性以及分散·混炼性的100nm以下的粒径的实行了表面处理的纳米二氧化硅、为了提高脱模性的石蜡成分等。但是，在本发明中，构成磁性铸模树脂40的复合磁性密封材料并不是必须要含有非磁性填料。
另外，为了提高紧密附着性或流动性也可以对磁性填料6或非磁性填料8的表面实行有机官能性耦合(coupling)处理。有机官能性耦合处理如果能够以公知的湿式或者干式来实行的话即可，并且也可以是整体掺混法(integral blending method)。另外，为了提高浸润性等也可以用热固化性树脂来涂布磁性填料6或非磁性填料8的表面。
在添加非磁性填料8的情况下，相对于磁性填料6与非磁性填料8的总和的非磁性填料8的量优选为1体积％以上40体积％以下。换言之，能够用非磁性填料8来置换磁性填料6的量的1体积％以上40体积％以下。这对于非磁性填料8的添加量小于1体积％来说因为基本上不能够获得添加非磁性填料8的效果，所以如果非磁性填料8的添加量超过了40体积％的话则磁性填料6的量变得过少，并且确保充分的磁特性会变得困难。
复合磁性密封材料2的形态既可以液状也可以固体状，形态根据对应于成形方法的主剂以及固化剂的选择会有所不同。固体状的复合磁性密封材料2如果是转移成形用的话并且如果做成小片(tablet)形状的话即可，并且如果是注入成形用或压缩成形用的话并且如果做成颗粒状的话即可。另外，关于使用复合磁性密封材料2的铸模成形方法有转移成形法、圧缩成形法、注入成形法、浇铸成形法、真空浇铸成形法、真空印刷法、印刷法、分配(dispense)法、狭缝喷嘴涂布法等方法，能够对这些方法做适当选择。成形条件如果是根据所使用的主剂、固化剂、固化促进材料的组合做出适当选择的话即可，成形后对应于必要也可以实施后固化。
图7是表示磁性填料6的Ni比率与复合磁性密封材料2的热膨胀系数以及导磁率的关系的图表。图7所表示的图表是一种磁性填料6实质上只由Fe和Ni构成的情况，相对于全体复合磁性密封材料2的磁性填料6的添加量为70体积％，并且表示了没有将非磁性填料8添加到复合磁性密封材料2中的情况。
如图7所示，在磁性填料6的Ni比率为32重量％以上39重量％以下的情况下复合磁性密封材料2的热膨胀系数变得特别的低，根据条件会变成10ppm/℃以下。在本条件下，在Ni比率大约为35重量％的情况下能够获得最低热膨胀系数(大约9.3ppm/℃)。另外，关于导磁率与Ni比率的关联小，在图7所表示的Ni比率的范围内μ＝12～13。
获得如此特性的是因为在Ni比率为上述范围的情况下显现出了由磁致伸缩引起的体积变化与热膨胀相抵消的因瓦合金的特性(Invarcharacteristic)。如此材料被称作为因瓦材料，作为要求高精度的模具材料是众所周知的，但是不作为调配到复合磁性密封材料中的磁性填料的材料来进行使用。本发明人通过着眼于因瓦材料所持有的磁特性以及低热膨胀系数并将这作为磁性填料的材料来进行使用，从而就会具有磁屏蔽性并且实现了热膨胀系数小的复合磁特性密封材料2。
图8是表示磁性填料6的Ni比率与复合磁性密封材料2的热膨胀系数的关系的图表。图8所表示的图表是一种磁性填料6实质上只由Fe和Ni构成的情况，相对于全体复合磁性密封材料2的磁性填料6的添加量为50体积％、60体积％或者70体积％，并且表示了没有将非磁性填料8添加到复合磁性密封材料2中的情况。
如图8所示，磁性填料6的添加量即使是50体积％、60体积％以及70体积％当中的哪一个也可以了解到在磁性填料6的Ni比率为32重量％以上39重量％以下的情况下复合磁性密封材料2的热膨胀系数变得特别的低。热膨胀系数的值随着磁性填料6的添加量越多则变得越低。因此，在磁性填料6的添加量少的情况(例如添加量为30体积％的情况)如果是通过进一步添加由熔融二氧化硅构成的非磁性填料8，从而可将复合磁性密封材料2的热膨胀系数控制在15ppm/℃以下。具体地来说如果将磁性填料6与非磁性填料8的总添加量控制在全体量的50体积％以上85体积％以下的话则能够充分减小(例如15ppm/℃以下)复合磁性密封材料2的热膨胀系数。
图9是表示磁性填料6的Ni比率与复合磁性密封材料2的导磁率的关系的图表。图9所表示的图表与图8所表示的图表相同也是一种磁性填料6实质上只由Fe和Ni构成的情况，相对于全体复合磁性密封材料2的磁性填料6的添加量为50体积％、60体积％或者70体积％，并且表示了没有将非磁性填料8添加到复合磁性密封材料2中的情况。
如图9所示可以了解到即使磁性填料6的添加量是50体积％、60体积％以及70体积％中的哪一个，Ni比率与导磁率的相关性也是小的。导磁率的值随着磁性填料6的添加量越多就变得越高。
图10是表示磁性填料6的Co比率与复合磁性密封材料2的热膨胀系数以及导磁率的关系的图表。图10中的图表曲线所表示的情况是包含于磁性填料6的Ni与Co的含量的总和为37重量％，相对于全体复合磁性密封材料2的磁性填料6的添加量为70体积％，并且非磁性填料8没有被添加到复合磁性密封材料2。
如图10所示，与Co不包含于磁性填料6中(Co＝0重量％)的情况相比较，就可了解到在构成磁性填料6的Ni被8重量％以下的Co置换的情况下复合磁性密封材料2的热膨胀系数更降低了。但是，由Co进行置换的置换量如果是10重量％的话则热膨胀系数反倒变高。因此，Co的添加量相对于全体磁性填料6优选为0.1重量％以上8重量％以下。
图11是表示非磁性填料8的添加比率与复合磁性密封材料2的热膨胀系数的关系的图表。图11中的图表曲线所表示的情况是磁性填料6与非磁性填料8的含量的总和为全体量的70体积％，磁性填料6是由64重量％的Fe和36重量％的Ni构成，非磁性填料8是由SiO2构成。
如图11所示，如果非磁性填料8的比例增加的话则热膨胀系数变小，但是其比例相对于磁性填料60体积％超过非磁性填料40体积％的话则热膨胀系数的降低效果基本上饱和。因此，非磁性填料8的量相对于磁性填料6与非磁性填料8的总和优选为1体积％以上40体积％以下。
图12是表示形成于磁性填料6表面的绝缘涂层7的有无与体积电阻率的关系的图表。磁性填料6的材料是组成A(Fe＝64重量％；Ni＝36重量％)以及组成B(Fe＝63重量％；Ni＝32重量％；Co＝5重量％)2种，绝缘涂层7为厚度40nm的SiO2。哪一个都是磁性填料6，切割直径为32μm并且粒径D50为20μm。
如图12所示，即使就组成A以及组成B当中的无论哪一个而言也可以了解到通过用绝缘涂层7来进行覆盖从而磁性填料6的体积电阻率会大幅度增加。另外，还可了解到如果用绝缘涂层7来进行覆盖的话则在测定时的压力依存性也会降低。
图13是表示形成于磁性填料6表面的绝缘涂层7的膜厚与体积电阻率的关系的图表。图13中的图表曲线所表示的情况是磁性填料6由64重量％的Fe和36重量％的Ni构成的情况。磁性填料6的粒径与图12中的粒径相同。
如图13所示，可以了解到通过用10nm以上的绝缘涂层7来覆盖磁性填料6从而磁性填料6的体积电阻率会大幅度增加。特别是如果用30nm以上的绝缘涂层7来覆盖磁性填料6的话则与在测定时的压力无关，而能够获得高体积电阻率。
图14是表示磁性填料6的体积电阻率与复合磁性密封材料2的体积电阻率的关系的图表。
如图14所示，可以了解到磁性填料6的体积电阻率和复合磁性密封材料2的体积电阻率处于一定比例关系。特别是如果磁性填料6的体积电阻率为105Ω·cm以上的话则能够将复合磁性密封材料2的体积电阻率提高到1010Ω·cm以上。如果复合磁性密封材料2的体积电阻为1010Ω·cm以上的话则在作为电子电路封装用的铸模材料进行使用的情况下能够确保充分的绝缘性。
如以上所说明的那样本实施方式所涉及的电子电路封装11A,11B因为使用了作为磁性铸模树脂40材料的热膨胀系数非常小的复合磁性密封材料2，所以既具有磁屏蔽特性又防止伴随于温度变化的基板翘曲、铸模材料的界面剥离、铸模材料的龟裂等成为可能。
＜第2实施方式＞
图15是表示本发明的第2实施方式所涉及的电子电路封装12A结构的截面图。
如图15所示，本实施方式所涉及的电子电路封装12A在磁性铸模树脂40的平面尺寸仅比基板20的平面尺寸小一点且由此基板20的表面21的外周部从磁性铸模树脂40露出这一点上与图1所表示的第1实施方式所涉及的电子电路封装11A不同。其他结构因为与第1实施方式所涉及的电子电路封装11A相同，所以将相同符号标注于相同要素，省略重复的说明。
本实施方式所涉及的电子电路封装12A如例示那样在本发明中并没有必要磁性铸模树脂40的侧面42必须构成与基板20的侧面27相同的平面，磁性铸模树脂40的这一方也可以小一点。
图16～图18是为了说明图15所表示的电子电路封装12A的制造方法的工序图。
首先，如图16所示准备预先切断好的基板20，以连接于其表面21的焊盘图形23的形式搭载多个电子元件31,32。具体地来说如果通过在将焊料24提供给焊盘图形23上之后搭载电子元件31,32并实行回流焊从而将电子元件31,32连接于焊盘图形23的即可。
接着，如图17所示以将搭载有电子元件31,32的基板20放入到模具80中。然后，如图18所示从模具80的流动路径81注入磁性铸模树脂40材料即复合磁性材料，并实行加压以及加热。由此，就完成了本实施方式所涉及的电子电路封装12A。
就这样也可以先对基板20实行单片化再形成磁性铸模树脂40。
＜第3实施方式＞
图19是表示本发明的第3实施方式所涉及的电子电路封装13A结构的截面图。
如图19所示，本实施方式所涉及的电子电路封装13A在进一步具备覆盖磁性铸模树脂40的上表面41和侧面42以及基板20的侧面27的金属膜60这一点上与图1所表示的第1实施方式所涉及的电子电路封装11A不同。另外，内部配线25当中在符号的末尾附有G的内部配线25是电源图形，其一部分露出于基板20的侧面27。电源图形25G典型地来说是提供接地电位的接地图形，但如果是提供固定电位的线路图形的话则不限定于接地图形。其他结构因为与第1实施方式所涉及的电子电路封装11A相同，所以将相同符号标注于相同要素，省略重复的说明。
金属膜60为电磁屏蔽，优选将选自Au、Ag、Cu以及Al当中的至少一种金属作为主成分，金属膜60尽可能优选为低电阻，如果鉴于成本等的话则最优选使用Cu。另外，金属膜60的外侧表面优选被SUS、Ni、Cr、Ti、黄铜等防腐蚀性的金属覆盖，或者被由环氧树脂、酚醛树脂、酰亚胺树脂、聚氨酯树脂、硅酮树脂等树脂构成的防氧化覆盖膜覆盖。这是因为金属膜60在温湿度等外部环境中发生氧化劣化，所以为了抑制并防止这种氧化劣化的产生而实施上述处理。金属膜60的形成方法如果是从溅射法、蒸镀法、无电解电镀法、电解电镀法等公知的方法作适时选择的话即可，并且也可以在形成金属膜60之前施以提高紧密附着性的前处理即等离子处理、耦合处理、喷砂处理、蚀刻处理等。再有，作为金属膜60的基底可以在事前较薄地形成钛或铬、SUS等高紧密附着性金属膜。
如图19所示在基板20的侧面27露出电源图形25G，金属膜60通过覆盖基板20的侧面27从而与电源图形25G相连接。
金属膜60与磁性铸模树脂40的在界面上的电阻值优选为106Ω以上。由此，因为由于电磁波噪音入射到金属膜60而产生的涡电流基本上不会流入到磁性铸模树脂40，所以防止由涡电流的流入引起的磁性铸模树脂40的磁特性的降低成为可能。所谓金属膜60与磁性铸模树脂40的在界面上的电阻值在两者直接进行接触的情况下是指磁性铸模树脂40的表面电阻，而在绝缘膜存在于两者之间的情况下是指绝缘膜的表面电阻。还有，金属膜60与磁性铸模树脂40的在界面上的电阻值遍布全面优选为106Ω以上，但是也可以存在电阻值部分性地小于106Ω的区域。
磁性铸模树脂40的表面电阻值基本上与磁性铸模树脂40的体积电阻率大致相一致。因此，如果磁性铸模树脂40的体积电阻率为1010Ω·cm以上的话则磁性铸模树脂40的表面电阻也基本上成为1010Ω以上。然而，如用图5来进行说明那样磁性铸模树脂40因为在制造时被切割，所以磁性填料6会露出于截面(即，侧面42)，在该情况下与体积电阻率相比较相对会有侧面42的表面电阻变低的可能性。同样，在以薄型化或表面粗化为目的来研磨磁性铸模树脂40的上表面41的情况下也是由软磁性金属构成的磁性填料6会露出于上表面41，在此情况下与体积电阻率相比较相对会有上表面41的表面电阻变低的可能性。其结果磁性铸模树脂40的体积电阻率即使是1010Ω·cm以上也会有磁性铸模树脂40的表面电阻值成为小于1010Ω的情况，但即使是像这样的情况，如果磁性铸模树脂40的表面电阻值为106Ω以上的话则也能够防止涡电流的流入。
另外，在磁性铸模树脂40的上表面41或者侧面42的表面电阻降低至小于106Ω的情况下，如果将薄的绝缘材料形成于磁性铸模树脂40的上表面41或者侧面42上的即可。图20是表示第1变形例所涉及的电子电路封装13B结构的截面图，在薄的绝缘膜70介在于磁性铸模树脂40的上表面41以及侧面42与金属膜60之间这一点上与图19所表示的电子电路封装13A不同。如果使这样的绝缘膜70介在的话则即使是磁性铸模树脂40的上表面41或者侧面42的表面电阻值降低至小于106Ω的情况，将金属膜60与磁性铸模树脂40的在界面上的电阻值控制在106Ω以上也成为可能，并且防止由涡电流引起的磁特性的降低成为可能。
图21是表示本实施方式的第2变形例所涉及的电子电路封装13C结构的截面图。
如图21所示，本实施方式的第2变形例所涉及的电子电路封装13C在磁性铸模树脂40的平面尺寸只比基板20的平面尺寸小一点且由此而基板20的表面21的外周部从磁性铸模树脂40露出这一点上与图19所表示的电子电路封装13A不同。其他结构因为与图19所表示的电子电路封装13A相同，所以将相同符号标注于相同要素，省略重复的说明。
本变形例所涉及的电子电路封装13C如例示那样在本发明中并没有必要磁性铸模树脂40的侧面42必须构成与基板20的侧面27相同的平面，磁性铸模树脂40的这一方也可以小一点。
另外，如第3变形例的图22的电子电路封装13D所表示的那样也可以是金属膜60不覆盖基板20的侧面27的结构。在该情况下，将电源图形28G设置于基板20的表面21当中从磁性铸模树脂40露出的外周部，并且该电源图形28G接触于金属膜60。由此，接地电位等固定电位被提供给金属膜60。
图23是表示本实施方式的第4变形例所涉及的电子电路封装13E结构的截面图。
如图23所示，本实施方式的第4变形例所涉及的电子电路封装13E在磁性铸模树脂40的平面尺寸只比基板20的平面尺寸大一点这一点上与图19所表示的电子电路封装13A不同。其他结构因为与图19所表示的电子电路封装13A相同，所以将相同符号标注于相同要素，省略重复的说明。
本变形例所涉及的电子电路封装13E如例示那样在本发明中也可以具有磁性铸模树脂40这一方大于基板20的平面尺寸。
这样本实施方式所涉及的电子电路封装13A～13E因为随着使用磁性铸模树脂40而其表面被金属膜60覆盖，所以能够获得复合屏蔽结构。由此，既能够实现薄型化又能够有效屏蔽从电子元件31,32放射出的电磁波噪音或从外部入射到电子元件31,32的电磁波噪音。特别是本实施方式所涉及的电子电路封装13A～13E能够进一步有效屏蔽从电子元件31,32放射出的电磁波噪音。这就是因为在从电子元件31,32发生的电磁波噪音通过磁性铸模树脂40的时候其一部分被吸收，没有被吸收的电磁波噪音的一部分在金属膜60上进行反射并再一次通过磁性铸模树脂40。就这样因为磁性铸模树脂40相对于所入射的电磁波噪音进行2次作用，所以能够有效地屏蔽从电子元件31,32放射出的电磁波噪音。
另外，就本实施方式所涉及的电子电路封装13A～13E而言，如果将磁性铸模树脂40的体积电阻率控制在1010Ω·cm以上的话则能够确保铸模构件所要求的充分的绝缘性。而且，如果将磁性铸模树脂40与金属膜60的在界面上的电阻值控制在106Ω以上的话则由于电磁波噪音入射到金属膜60而产生的涡电流基本上不会流入到磁性铸模树脂40。为此，防止由涡电流的流入引起的磁性铸模树脂40的磁特性的降低成为可能。
图24是表示电子电路封装13A的噪音衰减量的图表，并且所表示的情况是基板20的厚度为0.25mm且磁性铸模树脂40的厚度为0.50mm。对于金属膜60来说是Cu和Ni的层叠膜，对于Cu膜厚不同的2种金属膜60进行评价。具体地来说试样A的金属膜60具有4μm的Cu和2μm的Ni被层叠的结构，试样B的金属膜60具有7μm的Cu和2μm的Ni被层叠的结构。为了比较而使用了不包含磁性填料6的铸模材料的试样C、D的值也被表示。试样C的金属膜60具有4μm的Cu和2μm的Ni被层叠的结构，试样D的金属膜60具有7μm的Cu和2μm的Ni被层叠的结构。
如图24所示，可以了解到，与使用不包含磁性填料6的铸模材料的情况相比，使用包含磁性填料6的复合磁性密封材料2，能够特别提高100MHz以下的频带中的噪声衰减量。另外，关于金属膜60，厚度较厚的一方能够得到高噪音衰减量
图25～图27是表示包含于电子电路封装13A的金属膜60的膜厚与噪音衰减量的关系的图表。图25表示在20MHz条件下的噪音衰减量，图26是表示在50MHz条件下的噪音衰减量，图27表示在100MHz条件下的噪音衰减量。为了比较而使用了不包含磁性填料6的铸模材料的情况的值也被表示。
如图25～图27所示即使就任意的频带而言，也可了解到金属膜60的厚度越大则越能够获得高噪音衰减特性。另外，即使就哪个频带而言，与使用了不包含磁性填料6的铸模材料的情况相比较就可了解到通过使用包含磁性填料6的复合磁性密封材料2从而就能够获得高噪音衰减特性。
图28是表示电子电路封装11A(没有金属膜)和电子电路封装13A(有金属膜)的在升温以及降温时的基板20翘曲量的图表。为了比较而在图29中表示用由SiO2构成的非磁性填料来置换磁性填料6的情况的值。
如图28所示，可以了解到具有金属膜60的电子电路封装13A其由温度变化引起的基板20的翘曲小于不具有金属膜60的电子电路封装11A。另外，对图28和图29实行比较后就可明了，使用了包含磁性填料6的复合磁性密封材料2的电子电路封装11A,13A的翘曲特性基本上与使用了包含由SiO2构成的非磁性填料的铸模材料的情况相同等。
＜第4实施方式＞
图30是表示本发明的第4实施方式所涉及的电子电路封装14A结构的截面图。
如图30所示，本实施方式所涉及的电子电路封装14A除了基板20以及金属膜60的形状有所不同这一点之外其余均与图19所表示的第3实施方式所涉及的电子电路封装13A相同。为此，将相同符号标注于相同要素，省略重复的说明。
在本实施方式中，基板20的侧面27成为台阶状。具体地来说具有侧面下部27b比侧面上部27a更突出的形状。于是，金属膜60是以不被形成于基板20的整个侧面却覆盖侧面上部27a和段差部分27c的形式进行设置，侧面下部27b不被金属膜60覆盖。在本实施方式中也因为电源图形25G在基板20的侧面上部27a露出，所以金属膜60通过该部分被连接于电源图形25G。
图31以及图32是为了说明电子电路封装14A制造方法的工序图。
首先，根据使用图3以及图4来进行说明的方法在将磁性铸模树脂40形成于集合基板20A的表面21之后，如图31所示沿着表示切割位置的虚线a形成沟槽43。在本实施方式中，电源图形25G因为是横切切割位置即虚线a，所以如果沿着虚线a切断集合基板20A的话则电源图形25G从基板20的侧面27露出。沟槽43被做成的深度为完全切断磁性铸模树脂40并且不完全切断集合基板20A。由此，变成磁性铸模树脂40的侧面42、基板20的侧面上部27a以及段差部分27c露出于沟槽43的内部。在此，作为侧面上部27a的深度有必要设定成至少电源图形25G露出的深度。
接着，如图32所示使用溅射法、蒸镀法、无电解电镀法、电解电镀法等来形成金属膜60。由此，磁性铸模树脂40的上表面41以及沟槽43的内部被金属膜60覆盖。此时，在基板20的侧面上部27a进行露出的电源图形25G成为被连接于金属膜60。
然后，若果通过沿着虚线a切断集合基板20A从而使基板20单片化的话则完成了本实施方式所涉及的电子电路封装14A。
这样，根据本实施方式所涉及的电子电路封装14A的制造方法，因为形成了沟槽43所以能够在使集合基板20A单片化之前形成金属膜60，并且金属膜60的形成变得容易而且切实。
以上已就本发明的优选的实施方式作了说明，但是本发明并不限定于上述实施方式，只要是在不脱离本发明宗旨的范围内各种各样的变更都是可能的，当然那些变更毋庸置疑也包括在本发明的范围内。
[实施例]
＜复合磁性密封材料的制作＞
通过分别使用下述制剂来调制树脂材料，即，作为主剂是使用DIC公司制的830S(双酚A型环氧树脂)，作为固化剂是相对于主剂使用0.5当量的Nippon CarbideIndustries Co.,Inc.制的DicyDD(dicyandiamide双氰胺)，作为固化促进剂是相对于主剂使用1wt％的(日本)四国化成工业社制的C11Z-CN(Imidazole咪唑)。
分别将50体积％、60体积％、或者70体积％的具有图33所表示的组成的磁性填料添加到上述树脂材料中，做彻底混炼从而获得膏体。还有，在不能够进行膏体化的情况下在适当的时候添加二甘醇丁醚醋酸酯(butyl carbitol acetate)。以厚度大约成为300μm的形式涂布该膏体，以100℃1小时、130℃1小时、150℃1小时、180℃1小时的顺序实行热固化并获得固化物薄片。组成1(比较例)是一般被称作为PB坡莫合金的磁性材料。
＜热膨胀系数的测定＞
将上述固化物薄片裁切成长12mm；宽5mm，使用TMA并以5℃/分钟的升温速度从室温使其升温至200℃，根据在低于玻璃化温度的50℃～100℃的温度范围内的膨胀量计算出热膨胀系数。将测定结果表示于图34中。在图34中也表示替代磁性填料而使用由SiO2构成的非磁性填料的情况的结果。
如图34所示，在使用组成2以及组成3的磁性填料的情况下与使用组成1的磁性填料(比较例)的情况相比较，热膨胀系数大幅度变小。特别是在添加量为60体积％以上的情况下能够获得与使用了由SiO2构成的非磁性填料的情况相同等的热膨胀系数，在添加量为70体积％的情况下热膨胀系数为10ppm/℃以下。
＜导磁率的测定＞
将上述固化物薄片裁切成外径7.9mm和内径3.1的环状，使用AgilentTechnologies,Ltd.制的阻抗分析仪E4991的材料分析仪功能来测定10MHz的有效导磁率(μ’)。测定结果被表示于图35。
如图35所示，在使用组成2以及组成3的磁性填料的情况下获得的导磁率基本上与在使用组成1的磁性填料(比较例)的情况下获得的导磁率相同等。
＜考察＞
将组成2以及组成3的磁性填料添加到树脂材料而成的复合磁性密封材料随着获得与使用由SiO2构成的非磁性填料的情况相同等的热膨胀系数，并能够获得与使用由PB坡莫合金构成的磁性填料的情况相同等的导磁率。为此，如果将组成2或者组成3的磁性填料添加到树脂材料而成的复合磁性密封材料被作为电子电路封装用的密封材料来进行使用的话则既能够防止基板的翘曲、铸模材料的界面剥离、铸模材料的龟裂等又变得能够获得高磁屏蔽特性。
符号说明
2.复合磁性密封材料
4.树脂材料
6.磁性填料
7.绝缘涂层
8.非磁性填料
11A,11B,12A,13A～13E,14A.电子电路封装
20.基板
20A.集合基板
21.基板的表面
22.基板的背面
23.焊盘图形
24.焊料
25.内部配线
25G.电源图形
26.外部端子
27.基板的侧面
27a.基板的侧面上部
27b.基板的侧面下部
27c.基板的段差部分
28G.电源图形
31,32.电子元件
40.磁性铸模树脂
41.磁性铸模树脂的上表面
42.磁性铸模树脂的侧面
43.沟槽
50.非磁性构件
60.金属膜
70.绝缘膜
80.模具
81.流动路径

Claims (25)

1.一种电子电路封装，其特征在于：
具备：
基板；
被搭载于所述基板的表面的电子元件；
以埋入所述电子元件的形式覆盖所述基板的所述表面的磁性铸模树脂，
所述磁性铸模树脂具备：
树脂材料；
被调配到所述树脂材料并且调配比为30～85体积％的填料；
所述填料包含在Fe中含有32～39重量％的将Ni作为主成分的金属材料的磁性填料，由此，所述磁性铸模树脂的热膨胀系数为15ppm/℃以下。
2.如权利要求1所述的电子电路封装，其特征在于：
所述金属材料相对于所述磁性填料全体进一步含有0.1～8重量％的Co。
3.如权利要求1所述的电子电路封装，其特征在于：
所述填料进一步包含非磁性填料。
4.如权利要求3所述的电子电路封装，其特征在于：
相对于所述磁性填料与所述非磁性填料的总和的所述非磁性填料的量为1～40体积％。
5.如权利要求4所述的电子电路封装，其特征在于：
所述非磁性填料包含选自SiO2、ZrW2O8、(ZrO)2P2O7、KZr2(PO4)3以及Zr2(WO4)(PO4)2中的至少一种材料。
6.如权利要求1所述的电子电路封装，其特征在于：
所述磁性填料的形状为球状。
7.如权利要求1所述的电子电路封装，其特征在于：
所述磁性填料的表面被涂布绝缘涂层。
8.如权利要求7所述的电子电路封装，其特征在于：
所述绝缘涂层的膜厚为10nm以上。
9.如权利要求8所述的电子电路封装，其特征在于：
所述绝缘涂层的膜厚为20nm以上。
10.如权利要求9所述的电子电路封装，其特征在于：
所述绝缘涂层的膜厚为30nm以上。
11.如权利要求1所述的电子电路封装，其特征在于：
所述树脂材料为热固化性树脂材料。
12.如权利要求11所述的电子电路封装，其特征在于：
所述热固化性树脂材料包含选自环氧树脂、酚醛树脂、聚氨酯树脂、硅酮树脂以及酰亚胺树脂中的至少一种树脂材料。
13.如权利要求8～10中任一项所述的电子电路封装，其特征在于：
所述磁性铸模树脂的体积电阻率为1010Ω·cm以上。
14.如权利要求1所述的电子电路封装，其特征在于：
进一步具备被设置于所述电子元件与所述磁性铸模树脂之间的非磁性构件。
15.如权利要求1所述的电子电路封装，其特征在于：
进一步具备连接于设置于所述基板的电源图形，并覆盖所述磁性铸模树脂的金属膜。
16.如权利要求15所述的电子电路封装，其特征在于：
所述金属膜将选自Au、Ag、Cu以及Al中的至少一种金属作为主成分。
17.如权利要求15所述的电子电路封装，其特征在于：
所述金属膜的表面被氧化防止覆盖层覆盖。
18.如权利要求15所述的电子电路封装，其特征在于：
所述电源图形露出于所述基板的侧面，并且所述金属膜与露出于所述基板的所述侧面的所述电源图形相接触。
19.一种电子电路封装，其特征在于：
具备：
基板；
被搭载于所述基板的表面的电子元件；以及
以埋入所述电子元件的形式覆盖所述基板的所述表面的磁性铸模树脂，
所述磁性铸模树脂具备：
树脂材料；
被调配到所述树脂材料的由Fe-Ni系材料构成的磁性填料；
被调配到所述树脂材料的非磁性填料，
相对于所述磁性填料与所述非磁性填料的总和的所述非磁性填料的量为1～40体积％，
所述磁性铸模树脂的热膨胀系数为15ppm/℃以下，
所述磁性填料由在Fe中含有32～39重量％的将Ni作为主成分的金属材料的材料构成。
20.一种电子电路封装，其特征在于：
具备：
基板；
被搭载于所述基板的表面的电子元件；以及
以埋入所述电子元件的形式覆盖所述基板的所述表面的磁性铸模树脂，
所述磁性铸模树脂具备：
树脂材料；
被调配到所述树脂材料并且在Fe中含有32～39重量％的将Ni作为主成分的金属材料的磁性填料；
被调配于所述树脂材料的非磁性填料，
所述磁性填料的调配量为全体的30～85体积％，
所述磁性填料与所述非磁性填料的总调配量为全体的50～85体积％。
21.如权利要求20所述的电子电路封装，其特征在于：
所述金属材料相对于所述磁性填料全体进一步含有0.1～8重量％的Co。
22.如权利要求20所述的电子电路封装，其特征在于：
所述磁性填料的表面由厚度为10nm以上的绝缘涂层覆盖。
23.如权利要求22所述的电子电路封装，其特征在于：
所述绝缘涂层的膜厚为20nm以上。
24.如权利要求23所述的电子电路封装，其特征在于：
所述绝缘涂层的膜厚为30nm以上。
25.如权利要求22～24中任一项所述的电子电路封装，其特征在于：
所述磁性铸模树脂的体积电阻率为1010Ω·cm以上。
CN201710210248.4A 2016-03-31 2017-03-31 使用复合磁性密封材料的电子电路封装 Active CN107424961B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201662315828P 2016-03-31 2016-03-31
US62/315,828 2016-03-31
JP2016-220594 2016-11-11
JP2016220594A JP6536539B2 (ja) 2016-03-31 2016-11-11 複合磁性封止材料を用いた電子回路パッケージ
US15/352,872 US9881877B2 (en) 2016-03-31 2016-11-16 Electronic circuit package using composite magnetic sealing material
US15/352,872 2016-11-16

Publications (2)

Publication Number Publication Date
CN107424961A CN107424961A (zh) 2017-12-01
CN107424961B true CN107424961B (zh) 2020-04-24

Family

ID=60044244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710210248.4A Active CN107424961B (zh) 2016-03-31 2017-03-31 使用复合磁性密封材料的电子电路封装

Country Status (3)

Country Link
JP (2) JP6536539B2 (zh)
CN (1) CN107424961B (zh)
TW (2) TWI732947B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019080059A (ja) * 2017-10-20 2019-05-23 住友ベークライト株式会社 外装部材形成用樹脂組成物および構造体
JP2019080060A (ja) * 2017-10-20 2019-05-23 住友ベークライト株式会社 インダクタ成形用樹脂組成物および一体型インダクタ
JP2019080058A (ja) * 2017-10-20 2019-05-23 住友ベークライト株式会社 磁性コア形成用樹脂組成物および構造体
JP2019102782A (ja) * 2017-11-28 2019-06-24 住友ベークライト株式会社 熱硬化性樹脂組成物、磁性コアおよび／または外装部材を備えるコイルおよび成形品の製造方法
WO2019202741A1 (ja) * 2018-04-20 2019-10-24 日立化成株式会社 封止材、電子部品、電子回路基板、及び封止材の製造方法
JP2019212664A (ja) * 2018-05-31 2019-12-12 住友ベークライト株式会社 磁性部材成形用の樹脂組成物、磁性部材、コイル、磁性部材の製造方法および磁性部材成形用キット
JP2020142480A (ja) * 2019-03-08 2020-09-10 Tdk株式会社 積層体とセンサパッケージ及びそれらの製造方法
CN110183825B (zh) * 2019-06-14 2022-02-25 清华大学深圳研究生院 介电梯度材料及其应用
JP7434758B2 (ja) * 2019-08-29 2024-02-21 株式会社レゾナック 電子部品装置を製造する方法、及び電子部品装置
CN110752189B (zh) * 2019-10-23 2020-08-21 杭州见闻录科技有限公司 一种emi屏蔽材料、emi屏蔽工艺以及通信模块产品
JP7361343B2 (ja) 2021-09-29 2023-10-16 三安ジャパンテクノロジー株式会社 モジュール

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214592A (ja) * 1998-01-21 1999-08-06 Hitachi Ltd 半導体装置および電子装置
JPH11297556A (ja) * 1998-04-14 1999-10-29 Sanyo Special Steel Co Ltd 金属磁性粉末圧粉コア材の製造方法
JP2001303111A (ja) * 2000-04-25 2001-10-31 Fukuda Metal Foil & Powder Co Ltd 扁平状軟磁性金属粉末の製造方法
JP2002016167A (ja) * 2000-06-28 2002-01-18 Kyocera Corp 半導体素子収納用パッケージ部品及びこれを用いた半導体素子収納用パッケージ
JP2004200568A (ja) * 2002-12-20 2004-07-15 Mitsubishi Materials Corp 放熱体及びその製造方法
JP2004207322A (ja) * 2002-12-24 2004-07-22 Sony Corp 磁気メモリ装置
US7906376B2 (en) * 2008-06-30 2011-03-15 Intel Corporation Magnetic particle-based composite materials for semiconductor packages
JP5521955B2 (ja) * 2010-09-29 2014-06-18 Ｔｄｋ株式会社 電子回路モジュール部品
JP2013229354A (ja) * 2012-04-24 2013-11-07 Panasonic Corp コイル部品
JP6187800B2 (ja) * 2012-12-27 2017-08-30 ナガセケムテックス株式会社 磁性シート

Also Published As

Publication number Publication date
JP2019135770A (ja) 2019-08-15
JP2017188647A (ja) 2017-10-12
CN107424961A (zh) 2017-12-01
TWI732947B (zh) 2021-07-11
JP6791287B2 (ja) 2020-11-25
TW201807719A (zh) 2018-03-01
TW201737271A (zh) 2017-10-16
JP6536539B2 (ja) 2019-07-03
TWI606472B (zh) 2017-11-21

Similar Documents

Publication Publication Date Title
CN107424961B (zh) 使用复合磁性密封材料的电子电路封装
CN108074878B (zh) 复合磁性密封材料及使用其的电子电路封装体
CN107452691B (zh) 电子电路封装
CN108133912B (zh) 电子电路封装
CN109119380B (zh) 使用复合磁性密封材料的电子电路封装
CN110034075B (zh) 使用具有导电性的模制材料的电路封装
CN107452690B (zh) 复合磁性密封材料
US20190035744A1 (en) Electronic circuit package using composite magnetic sealing material
US10256194B2 (en) Electronic circuit package using composite magnetic sealing material
US10615089B2 (en) Composite magnetic sealing material

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant