TW201540147A - 印刷電路板及其製造方法 - Google Patents

印刷電路板及其製造方法 Download PDF

Info

Publication number
TW201540147A
TW201540147A TW104105523A TW104105523A TW201540147A TW 201540147 A TW201540147 A TW 201540147A TW 104105523 A TW104105523 A TW 104105523A TW 104105523 A TW104105523 A TW 104105523A TW 201540147 A TW201540147 A TW 201540147A
Authority
TW
Taiwan
Prior art keywords
insulating layer
hole
holes
layer
width
Prior art date
Application number
TW104105523A
Other languages
English (en)
Other versions
TWI660652B (zh
Inventor
Seung-Yul Shin
Jae-Hwa Kim
Chung-Sik Park
Chul Choi
Original Assignee
Lg Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Innotek Co Ltd filed Critical Lg Innotek Co Ltd
Publication of TW201540147A publication Critical patent/TW201540147A/zh
Application granted granted Critical
Publication of TWI660652B publication Critical patent/TWI660652B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本發明揭示一種印刷電路板，其包括：基底絕緣層；上部絕緣層，其形成於該基底絕緣層上；下部絕緣層，其形成於該基底絕緣層下方。該上部絕緣層具有分別填充於第一穿通孔中的複數個第一貫層孔，且該下部絕緣層具有填充於一個第二穿通孔中的第二貫層孔，該第二穿通孔經形成而穿過頂表面及底表面且共同與該等第一貫層孔連接。

Description

印刷電路板及其製造方法 【相關申請案之交互參照】
本申請案根據35 U.S.C.119及35 U.S.C.365規定主張韓國專利申請案第10-2014-0020572號(2014年2月21日申請)的優先權，該案之全文特此以引用之方式併入本文中。
本發明係關於印刷電路板及其製造方法。
隨著半導體或電子裝置之進步，印刷電路板已鞏固其作為電子組件之的地位。印刷電路板已廣泛用作組件以實現自電子產品至包括電腦之高技術電子設備的所有電氣及電子裝置的電路。
以具有核心結構的封裝形式提供印刷電路板。舉例而言，覆晶式晶片級封裝(FCCSP)產品專注於實現精細電路，同時增強電流信號傳輸速率。
圖1為展示根據相關技術之印刷電路板的剖視圖。
參考圖1，該印刷電路板包括第一絕緣層10、第一圖案12、第二圖案14、第一貫層孔16、第二絕緣層20、第三圖案22、第二貫層孔26、第三絕緣層30、第四圖案32、第三貫層孔36、保護層40、電子裝置50、連接部55及模製部60。
第一絕緣層10充當核心層且其中具備第一貫層孔16。 在此情況下，第一絕緣層10可包括複數個層。第一絕緣層10在其頂表面上具備第一圖案12，且在其底表面上具備第二圖案14。
第二絕緣層20分別形成於第一絕緣層10的上部部分與 下部部分處，以覆蓋第一絕緣層10之表面以及第一圖案12或第二圖案14。
此外，第二絕緣層20中具備第二貫層孔26。此外，第 二絕緣層20在其表面上具備第三圖案220。
第三絕緣層30形成於在第一絕緣層10的上部部分處形 成的第二絕緣層20上且在形成於第一絕緣層10的下部部分處之第二絕緣層20下方。
此外，第三絕緣層30在其表面上形成第四圖案32且在 其中形成第三貫層孔36。
此外，保護層40經形成以覆蓋第三絕緣層30之表面以 及第四圖案32之表面的部分。
電子裝置50附接至上部第三絕緣層30。電子裝置50 經由連接部55與第四圖案32電連接。此外，模製部60經形成以覆蓋電子裝置50之連接部55以及電子裝置50的表面的部分。
具有以上結構的印刷電路板專注於實現精細電路同時增 強電流信號傳輸速率而設計。因此，包括於印刷電路板中的貫層孔的寬度在約50μm至約70μm之範圍內以便實現精細間距。
然而，根據該印刷電路板，由於實現精細間距所需的貫 層孔的大小受限，因此熱輻射特性可能大幅劣化。
實施例提供一種具有新穎結構之印刷電路板及其製造方 法。
實施例提供一種具有形狀彼此不同的複數個貫層孔之印 刷電路板及其製造方法。
實施例之技術目標可不限於以上目標，且所屬技術領域 中具有通常知識者將自以下描述而明白實施例的其他技術目標。
根據本發明，提供一種印刷電路板，其包括：基底絕緣 層；上部絕緣層，其形成於該基底絕緣層上；以及下部絕緣層，其形成於該基底絕緣層下方。該上部絕緣層具有分別填充於第一穿通孔中的複數個第一貫層孔，該等第一穿通孔經形成而穿過該上部絕緣層之頂表面及底表面，且該下部絕緣層具有填充於一個第二穿通孔中且共同與該等第一貫層孔連接的第二貫層孔，該第二穿通孔經形成而穿過該下部絕緣層之頂表面及底表面。
此外，該第二貫層孔的寬度比該等第一貫層孔之寬度總 和更寬。
另外，複數個第三貫層孔藉由填充經形成而穿過該基底 絕緣層之頂表面及底表面的複數個第三穿通孔而形成於該基底絕緣層中且分別與形成於該上部絕緣層中之該等第一貫層孔連接。
此外，該第二貫層孔共同與該等第三貫層孔連接。
另外，該印刷電路板進一步包括：電子裝置，其附接至 該上部絕緣層；以及複數個連接部，其用以分別電連接形成於該電子裝置處之晶片連接器與形成於該上部絕緣層中之該等第一貫層孔。
此外，該下部絕緣層包括：在該基底絕緣層下方之第一 下部絕緣層；以及在該第一下部絕緣層下方之第二下部絕緣層。該第一下部絕緣層具有構成該第二貫層孔之上部結構的第一貫層孔部，且該第二下部絕緣層具有構成該第二貫層孔之下部結構的第二貫層孔部。該第二貫層孔具有角錐形狀，該角錐形狀的寬度為自上部部分至下部部分逐漸增大。
此外，該下部絕緣層包括：在該基底絕緣層下方之第一 下部絕緣層；以及在該第一下部絕緣層下方之第二下部絕緣層。該第一下部絕緣層具有構成該第二貫層孔之上部結構的第一貫層孔部，且該第二下部絕緣層具有構成該第二貫層孔之下部結構的第二貫層孔部。該第二貫層孔具有棒桿形狀，該棒桿形狀具有相等的上部寬度與下部寬度。
該印刷電路板進一步包括收納於該基底絕緣層中之電子 裝置。該等第三貫層孔中之每一者包括：第一貫層孔部，其形成於該基底絕緣層中且與該電子裝置之頂表面連接；以及複數個第二貫層孔部，其形成於該基底絕緣層中且與該電子裝置之底表面連接。
此外，該等第一貫層孔部分別與形成於該上部絕緣層中 的該等第一貫層孔連接，且第二貫層孔部共同與形成於該下部絕緣層中的一個第二貫層孔連接。
另外，該印刷電路板進一步包括第一電路圖案，該第一 電路圖案插入於該基底絕緣層與該下部絕緣層之間，且具有共同與該等第三貫層孔之底表面接觸的頂表面及與一個第二貫層孔之頂表面接觸的底表面。
此外，該印刷電路板進一步包括複數個第二電路圖案， 該複數個第二電路圖案插入於該基底絕緣層與該上部絕緣層之間，且具有與該等第一貫層孔中之一者接觸的頂表面及與該等第三貫層孔中之一者接觸的底表面。
根據本發明，提供一種製造印刷電路板之方法。該方法 包括：製備基底絕緣層；在該基底絕緣層上形成具有複數個第一穿通孔之上部絕緣層；在該基底絕緣層下方製備下部絕緣層，其中形成有一個穿通孔，該穿通孔的寬度為比該等第一穿通孔中之每一者的寬度更寬；藉由在該等第一穿通孔中填充金屬材料而形成複數個第一貫層孔；以及藉由在該第二穿通孔中填充金屬材料而形成第二貫層孔。
此外，該基底絕緣層之該製備包括：製備具有複數個第 三穿通孔之該基底絕緣層，該複數個第三穿通孔經形成而穿過該基底絕緣層之頂表面及底表面且彼此隔開預定距離；以及形成填充於該等第三穿通孔中之複數個第三貫層孔。
此外，該下部絕緣層之形成該第二穿通孔之區域與該上 部絕緣層之形成該等第一穿通孔之區域重疊。
此外，該第二貫層孔共同與該等第一貫層孔連接。
此外，該等第三貫層孔具有共同與該第二貫層孔連接之 下部部分，且具有分別與該等第一貫層孔連接之上部部分。
此外，該方法進一步包括：形成複數個連接部以將電子 裝置附接至該上部絕緣層上且分別電連接形成於該電子裝置處之晶片連接器與形成於該上部絕緣層中之該等第一貫層孔。
此外，該下部絕緣層包括：在該基底絕緣層下方之第一 下部絕緣層；在該第一下部絕緣層下方之第二下部絕緣層，該第一下部絕緣層具有構成該第二貫層孔之上部結構的第一貫層孔部，且該第二下部絕緣層具有構成該第二貫層孔之下部結構的第二貫層孔部。該第二貫層孔之該第一貫層孔部及該第二貫層孔部具有角錐形狀與棒桿形狀中之一者，該角錐形狀具有自其上部部分朝向下部部分逐漸增大之寬度，該棒桿形狀具有相等的上部寬度與下部寬度。
該方法進一步包括將電子裝置內埋於該基底絕緣層中。 該等第三貫層孔包括：複數個第一貫層孔部，其形成於該基底絕緣層中且與該電子裝置之頂表面連接；以及複數個第二貫層孔部，其形成於該基底絕緣層中且與該電子裝置之底表面連接。
此外，該等第一貫層孔部分別與形成於該上部絕緣層中 之該等第一貫層孔連接，且該等第二貫層孔部共同與形成於該下部絕緣層中之一個第二貫層孔連接。
另外，該方法進一步包括形成電路圖案，該電路圖案插 入於該基底絕緣層與該下部絕緣層之間，且具有與該等第三貫層孔之底表面接觸的頂表面及與一個第二貫層孔之頂表面接觸的底表面。
另外，該方法進一步包括形成複數個電路圖案，該複數 個電路圖案形成於該基底絕緣層與該上部絕緣層之間，且具有與該等第一貫層孔中之一者接觸的頂表面及與該等第三貫層孔中之一者接觸的底表面。
如上所述，根據實施例，應用形狀彼此不同的複數個貫 層孔結構來製造印刷電路板。因此，不僅可實現圖案之間的精細間距，而且可從電子裝置有效地輻射熱。
此外，根據實施例，使用習知設備實現根據本發明實施 例之貫層孔結構，使得可在無額外成本的情況下形成貫層孔結構，且在實現貫層孔結構時，可改良設計自由度。
10‧‧‧第一絕緣層
12‧‧‧第一圖案
14‧‧‧第二圖案
16‧‧‧第一貫層孔
20‧‧‧第二絕緣層
22‧‧‧第三圖案
26‧‧‧第二貫層孔
30‧‧‧第三絕緣層
32‧‧‧第四圖案
36‧‧‧第三貫層孔
40‧‧‧保護層
50‧‧‧電子裝置
55‧‧‧連接部
60‧‧‧模製部
110‧‧‧第一絕緣層
111‧‧‧電路圖案
112‧‧‧電路圖案
113‧‧‧電路圖案
114‧‧‧電路圖案
115‧‧‧貫層孔；第一貫層孔
116‧‧‧貫層孔；第二貫層孔
117‧‧‧貫層孔；第三貫層孔
120‧‧‧第二絕緣層
121‧‧‧第一穿通孔
122‧‧‧第二穿通孔
123‧‧‧第三穿通孔
124‧‧‧貫層孔；第四貫層孔
125‧‧‧貫層孔；第五貫層孔
126‧‧‧貫層孔；第六貫層孔
127‧‧‧電路圖案
128‧‧‧電路圖案
129‧‧‧電路圖案
130‧‧‧第三絕緣層
131‧‧‧第四穿通孔
132‧‧‧貫層孔；第十貫層孔
133‧‧‧電路圖案
140‧‧‧第四絕緣層
141‧‧‧第五穿通孔
142‧‧‧第六穿通孔
143‧‧‧第七穿通孔
144‧‧‧貫層孔；第七貫層孔
145‧‧‧貫層孔；第八貫層孔
146‧‧‧貫層孔；第九貫層孔
147‧‧‧電路圖案
148‧‧‧電路圖案
149‧‧‧電路圖案
150‧‧‧第五絕緣層
151‧‧‧第八穿通孔
152‧‧‧貫層孔；第十一貫層孔
153‧‧‧電路圖案
160‧‧‧保護層；第一保護層
170‧‧‧保護層；第二保護層
180‧‧‧電子裝置
185‧‧‧連接部
190‧‧‧模製層
210‧‧‧第一絕緣層
211‧‧‧電路圖案
212‧‧‧電路圖案
213‧‧‧電路圖案
214‧‧‧電路圖案
215‧‧‧貫層孔；第一貫層孔
216‧‧‧貫層孔；第二貫層孔
217‧‧‧貫層孔；第三貫層孔
220‧‧‧第二絕緣層
224‧‧‧貫層孔；第四貫層孔
225‧‧‧貫層孔；第五貫層孔
226‧‧‧貫層孔；第六貫層孔
227‧‧‧電路圖案
228‧‧‧電路圖案
229‧‧‧電路圖案
230‧‧‧第三絕緣層
232‧‧‧貫層孔；第十貫層孔
233‧‧‧電路圖案
240‧‧‧第四絕緣層
241‧‧‧第五穿通孔
242‧‧‧第六穿通孔
243‧‧‧第七穿通孔
244‧‧‧貫層孔；第七貫層孔
245‧‧‧貫層孔；第八貫貫層孔
246‧‧‧貫層孔；第九貫層孔
247‧‧‧電路圖案
248‧‧‧電路圖案
249‧‧‧電路圖案
250‧‧‧第五絕緣層
251‧‧‧第八穿通孔
252‧‧‧貫層孔；第十一貫層孔
253‧‧‧電路圖案
260‧‧‧保護層；第一保護層
270‧‧‧保護層；第二保護層
280‧‧‧電子裝置
285‧‧‧連接部
310‧‧‧第一絕緣層
311‧‧‧電路圖案
312‧‧‧電路圖案
313‧‧‧電路圖案
314‧‧‧電路圖案
315‧‧‧貫層孔；第一貫層孔
316‧‧‧貫層孔；第二貫層孔
317‧‧‧貫層孔；第三貫層孔
320‧‧‧絕緣層
324‧‧‧貫層孔
325‧‧‧貫層孔
326‧‧‧貫層孔
327‧‧‧電路圖案
328‧‧‧電路圖案
329‧‧‧電路圖案
330‧‧‧第三絕緣層
332‧‧‧貫層孔
333‧‧‧電路圖案
340‧‧‧第四絕緣層
344‧‧‧貫層孔
345‧‧‧貫層孔
346‧‧‧貫層孔
347‧‧‧電路圖案
348‧‧‧電路圖案
349‧‧‧電路圖案
350‧‧‧第五絕緣層
352‧‧‧貫層孔
353‧‧‧電路圖案
360‧‧‧保護層
370‧‧‧保護層
380‧‧‧電子裝置
385‧‧‧連接部
390‧‧‧模製層
395‧‧‧第二電子裝置
400‧‧‧空腔
510‧‧‧第一絕緣層
511‧‧‧印刷電路板
512‧‧‧印刷電路板
513‧‧‧印刷電路板
514‧‧‧印刷電路板
515‧‧‧貫層孔；第一貫層孔
516‧‧‧貫層孔；第二貫層孔
517‧‧‧貫層孔；第三貫層孔
520‧‧‧絕緣層
524‧‧‧貫層孔
525‧‧‧貫層孔
526‧‧‧貫層孔
527‧‧‧印刷電路板
528‧‧‧印刷電路板
529‧‧‧印刷電路板
530‧‧‧絕緣層
532‧‧‧貫層孔
533‧‧‧印刷電路板
540‧‧‧絕緣層
544‧‧‧貫層孔
545‧‧‧貫層孔
546‧‧‧貫層孔
547‧‧‧印刷電路板
548‧‧‧印刷電路板
549‧‧‧印刷電路板
550‧‧‧絕緣層
552‧‧‧貫層孔
553‧‧‧印刷電路板
560‧‧‧保護層
570‧‧‧保護層
580‧‧‧第一電子裝置
585‧‧‧連接部
590‧‧‧模製層
595‧‧‧第二電子裝置
A‧‧‧金屬層
B‧‧‧金屬層
C‧‧‧載體
圖1為展示根據相關技術的印刷電路板之剖面圖。
圖2為展示根據第一實施例之印刷電路板之結構的剖面圖。
圖3至圖11為用於依製程順序解釋製造圖2中所示的根據第一實施例之印刷電路板的方法之剖面圖。
圖12為用以解釋根據第一實施例之貫層孔結構的視圖。
圖13為展示根據第二實施例之印刷電路板的剖視圖。
圖14至圖17為用於依製程順序解釋製造圖13中所示的根據第二實施例之印刷電路板的方法之剖面圖。
圖18為用以解釋根據第二實施例之貫層孔結構的視圖。
圖19為展示根據第三實施例之印刷電路板之結構的剖面圖。
圖20至圖22為用於依製程順序解釋製造圖19中所示的根據第三實施例之印刷電路板的方法之剖面圖。
圖23為展示根據第四實施例之印刷電路板之結構的剖面圖。
下文中，將參考附圖詳細描述實施例，使得所屬技術領域中具有通常知識者可容易地利用實施例。然而，實施例可不限於下文描述之實施例，而是具有各種修改。此外，為解釋的清晰起見，在圖式中僅展示與實施例有關的組件。下文中，類似參考數字將指派給類似元件。
在以下描述中，當預定部分「包括」預定組件時，該預定部分並不排除其他組件，而可進一步包括其他組件，除非另有指示。
為方便或清晰起見，圖示中所展示的每一層的厚度及大小可能有所誇大、省略或示意性繪示。此外，元件的大小並不絕對反應實際大小。
在實施例的以下描述中，將理解，當將層、膜、區域或板稱為在另一層、另一膜、另一區域或另一板「上」或「下方」時，其可「直接地」或「間接地」在另一層、膜、區域或板上，或一或多個介入層亦可能存在。已參考圖式描述層之此位置。
圖2為展示根據第一實施例的印刷電路板的結構之剖面圖。
參考圖2，該印刷電路板包括：絕緣層110、120、 130、140及150；貫層孔115、116、117、124、125、126、144、145、146、132及152；電路圖案111、112、113、114、127、128、129、147、148、149、133及153；保護層160；電子裝置180；連接部185；以及模製層190。
第一絕緣層110、第二絕緣層120、第三絕緣層130、 第四絕緣層140及第五絕緣層150可包括絕緣板，且可包括熱固性或熱塑性聚合基板、陶瓷基板、有機-無機複合材料基板，或浸漬玻璃纖維的基板。若絕緣層包括聚合樹脂，則絕緣層可包括環氧絕緣樹脂，諸如FR-4、雙馬來亞醯胺三嗪(BT)，或味之素積累膜(Ajinomoto Build up Film；ABF)。或者，絕緣層可包括基於聚合物的樹脂，但實施例不限於此。
第一絕緣層110、第二絕緣層120//第三絕緣層130、第 四絕緣層140及第五絕緣層150可包括相同材料，且較佳包括僅由樹脂形成的絕緣片材。
此外，第一絕緣層110可為核心基板。除了第一絕緣層 110外，第二絕緣層120、第三絕緣層130、第四絕緣層140及第五絕緣層150可包括僅由樹脂形成的絕緣片材。
第一絕緣層110為基底絕緣層。基底絕緣層可係指提供 於第一絕緣層110、第二絕緣層120、第三絕緣層130、第四絕緣層140與第五絕緣層150的疊層結構的中心處的絕緣層，且可係指在製造過程中首先形成的絕緣層。
電路圖案111、112、113、114、127、128、129、 147、148、149、133及153形成於絕緣層110、120、130、140及150之表面上。
電路圖案111、112、113、114、127、128、129、 147、148、149、133及153可與貫層孔115、116、117、124、125、126、144、145、146、132及152連接。
可經由製造印刷電路板的典型製程而形成電路圖案 111、112、113、114、127、128、129、147、148、149、133及153，諸如加成製程、減成製程、經修改半加成製程(MSAP)及半加成製程，且將省略其細節。
電路圖案111、112、113、114、127、128、129、 147、148、149、133及153可具有相互不同的寬度，其取決於形成電路圖案111、112、113、114、127、128、129、147、148、149、133及153的位置而變化。
較佳的是，形成於第一絕緣層110上的電路圖案111、 112、113、127、128、129、147、148及149可具有第一寬度，且形成於第一絕緣層110下方的電路圖案114、133及153可具有第二寬度，第二寬度比第一寬度更寬。
此係因為形成於第一絕緣層110上的電路圖案111、 112、113、127、128、129、147、148及149具有的功能可不同於形成於第一絕緣層110下方的電路圖案114、133及153的功能。或者，此係因為電路圖案必須使效率彼此不同。
換言之，形成於第一絕緣層110上的電路圖案111、 112、113、127、128、129、147、148及149具有第一寬度，以便實現精細間距，同時增強電信號傳輸速率之效率。
此外，形成於第一絕緣層110下方的電路圖案114、 133及153具有第二寬度，第二寬度比第一寬度更寬，以增強熱輻射效率。
貫層孔115、116、117、124、125、126、144、145、146、132及152經形成以穿過絕緣層110、120、130、140及150。
經形成以穿過絕緣層110、120、130、140及150的貫層孔115、116、117、124、125、126、144、145、146、132及152與形成於相關絕緣層的表面上之電路圖案連接。
貫層孔115、116、117、124、125、126、144、145、146、132及152可使用選自Cu、Ag、Sn、Au、Ni及Pd中的任一者經由無電極電鍍方案、電解電鍍方案、絲網印刷方案、濺鍍方案、蒸鍍方案、射出方案及施配方案中之任一者或其組合而形成。
類似於電路圖案111、112、113、114、127、128、129、147、148、149、133及153，貫層孔115、116、117、124、125、126、144、145、146、132及152可取決於形成貫層孔115、116、117、124、125、126、144、145、146、132及152之位置而具有相互不同的寬度。
換言之，形成於第一絕緣層110上方的貫層孔124、125、126、144、145及146與形成於第一絕緣層110中的貫層孔 115、116及117具有第三寬度，且形成於第一絕緣層110下方的貫層孔132及152具有第四寬度，第四寬度比第三寬度更寬。
第一絕緣層110中形成有第一貫層孔115、第二貫層孔 116及第三貫層孔117。
此外，第二絕緣層120中形成有第四貫層孔124、第五 貫層孔125及第六貫層孔126。
此外，第四絕緣層140中形成有第七貫層孔144、第八 貫層孔145及第九貫層孔146。
此外，第一貫層孔115與第四貫層孔124及第七貫層孔 144垂直直線對準，使得第一貫層孔115、第四貫層孔124與第七貫層孔144經由電路圖案111、127及147連接在一起。
另外，第二貫層孔116與第五貫層孔125及第八貫層孔 145垂直直線對準，使得第二貫層孔116、第五貫層孔126與第八貫層孔145經由電路圖案112、128及146連接在一起。
此外，第三貫層孔117與第六貫層孔126及第九貫層孔 146垂直直線對準，使得第三貫層孔117、第六貫層孔126與第九貫層孔146經由電路圖案113、129及149連接在一起。
同時，形成於第一絕緣層110中與第一絕緣層110上的 貫層孔115、116、117、124、125、126、144、145及146可具有相同第三寬度，如上所述。
同時，形成於相同絕緣層中的貫層孔彼此隔開預定距 離。
舉例而言，形成於第一絕緣層110中的第一貫層孔 115、第二貫層孔116及第三貫層孔117彼此隔開均等距離。
同時，形成於第一絕緣層110下方的貫層孔132及152 具有第四寬度，第四寬度比第三寬度更寬。
形成於第五絕緣層150中的貫層孔152之寬度比形成於 第三絕緣層130中的貫層孔之寬度更寬，使得貫層孔152及132可形成角錐形狀。
在此情況下，形成於第三絕緣層130中之貫層孔132共 同與形成於複數個上部層處的複數個貫層孔連接。
換言之，形成於第三絕緣層130中的貫層孔132共同與 形成於第一絕緣層110中的貫層孔115、116及117連接。因此，形成於第三絕緣層130中的貫層孔132之寬度至少比形成於第一絕緣層116中的貫層孔115、116及117之寬度的總和更寬。
同時，形成於第三絕緣層130中的貫層孔之頂表面與形 成於第一絕緣層110的底表面上之電路圖案114的底表面連接。此外，電路圖案114之頂表面共同與第一貫層孔115之底表面、第二貫層孔116之底表面及第三貫層孔117之底表面連接。
因此，形成於第三絕緣層130中的貫層孔132經由電路 圖案114共同與形成於第一絕緣層110中的貫層孔115、116及117連接。
換言之，形成於第一絕緣層110中及形成於第一絕緣層 110上的貫層孔115、116、117、124、125、126、144、145、146具 有受限寬度，以增強電信號的傳輸速率，如上所述。形成於第一絕緣層110下方的貫層孔132及152的寬度比形成於其上部層處的貫層孔之寬度更寬，且與形成於其上部層處的複數個貫層孔連接。
如上所述，根據實施例，應用形狀彼此不同的複數個貫 層孔結構來製造印刷電路板。因此，不僅可實現圖案之間的精細間距，而且可從電子裝置有效地輻射熱。
此外，根據實施例，使用習知設備實現根據本實施例之 貫層孔結構，使得可在無額外成本的情況下形成貫層孔結構，且在實現貫層孔結構時，可改良設計自由度。
保護層160及170分別形成於第四絕緣層140及第五絕 緣層150的表面上。
保護層160及170保護第四絕緣層140及第五絕緣層 150的表面或形成於第四絕緣層140及第五絕緣層150的表面上的電路圖案的表面。可使用阻焊劑、氧化物及金(Au)中的至少一者依至少一層結構而形成保護層160及170。
具有晶片連接器之電子裝置180附接至第四絕緣層140 上。
電子裝置180可包括主動裝置及被動裝置，主動裝置在 其底表面上形成有晶片連接器，被動裝置具有晶片連接器圍繞電子裝置的側面的結構。
保護層160中形成有連接部185以電連接電子裝置180 之晶片連接器與形成於第四絕緣層140之表面上的電路圖案。
此外，模製層190形成於保護層160上以保護電子裝置 180之底表面及連接部185。
根據第一實施例，形成於中間絕緣層上的貫層孔的寬度 不同於形成於中間絕緣層下方的貫層孔之寬度。換言之，可在上部貫層孔之間實現精細間距以增強信號的傳輸速率，且下部貫層孔具有較大面積以增強熱輻射效率。
因此，根據實施例的印刷電路板，不僅可實現精細間距 以增強信號的傳輸速率，而且可使用大面積貫層孔以增強熱輻射效率。
圖3至圖11為用於依製程順序解釋製造圖2中所示的 根據第一實施例之印刷電路板的方法之剖面圖。
首先，參考圖3，製備充當製造印刷電路板的基底之第 一絕緣層110。
第一絕緣層110可包括熱固性或熱塑性聚合基板、陶瓷 基板、有機-無機複合材料基板，或浸漬玻璃纖維的基板。若絕緣層包括聚合樹脂，則絕緣層可包括環氧絕緣樹脂。或者，絕緣層可包括基於聚合物的樹脂，但實施例不限於此。
金屬層(未展示)可形成於第一絕緣層110的至少一個 表面上。金屬層用以形成待形成於第一絕緣層110的至少一個表面上之電路圖案111、112、113及114。
可藉由對第一絕緣層110執行無電極電鍍方案而形成金 屬層。或者，可經由敷銅層板(CCL)方案而形成金屬層。
當經由無電極電鍍方案而形成金屬層時，於基底基板 110的表面上形成表面粗糙度，使得可順利地形成電鍍製程。
此外，當形成金屬層時，發泡樹脂(未展示)插入於第 一絕緣層110與金屬層之間，使得可於第一絕緣層110上形成金屬層。因此，可在隨後製程中使用發泡樹脂容易地移除第一絕緣層110。
因此，穿通孔(未展示)經形成以穿過第一絕緣層110 之頂表面及底表面。用金屬材料填充穿通孔以形成第一貫層孔115、第二貫層孔116及第三貫層孔117。
第一貫層孔115、第二貫層孔116及第三貫層孔117在 第一絕緣層110內彼此隔開均等距離。
在已形成第一貫層孔115、第二貫層孔116及第三貫層 孔117之後，於第一絕緣層110之表面上形成分別與第一貫層孔115、第二貫層孔116及第三貫層孔117連接之電路圖案111、112及113。
此外，第一絕緣層110在其底表面上形成共同與第一貫 層孔115、第二貫層孔116及第三貫層孔117連接的電路圖案114。
形成於第一絕緣層110之頂表面上的電路圖案111、 112及113分別與相互不同的貫層孔連接，且形成於第一絕緣層110之底表面上的電路圖案114共同與複數個貫層孔連接。
形成於第一絕緣層110之頂表面上的電路圖案111、 112及113經形成而具有第一寬度，且形成於第一絕緣層110之底表 面上的電路圖案114經形成而具有第二寬度，第二寬度比第一寬度更寬。
同時，電路圖案111、112、113及114經由製造印刷電 路板的典型製程予以形成，諸如加成製程、減成製程、經修改半加成製程(MSAP)及半加成製程，且將省略其細節。
接下來，參考圖4，第二絕緣層120形成於第一絕緣層 110上，且第三絕緣層130形成於第一絕緣層110下方。
金屬層A及B可形成於第二絕緣層120及第三絕緣層 130之表面上。
下文中，參考圖5，穿通孔121、122及123形成於第 二絕緣層120上以分別暴露電路圖案111、112及113之表面。
換言之，穿通孔包括用以暴露第一電路圖案111之表面 的第一穿通孔121、用以暴露第二電路圖案112之表面的第二穿通孔122及用以暴露第三電路圖案113之表面的第三穿通孔123。
在此情況下，第一穿通孔121至第三穿通孔123經形成 以穿過第二絕緣層120同時彼此隔開均等距離。
第四穿通孔131經形成以穿過第三絕緣層130以暴露電 路圖案114之表面。
在此情況下，較佳的是，第四穿通孔131經形成而具有 比第一穿通孔121至第三穿通孔123之寬度更寬的寬度。
接下來，參考圖6，藉由在第一穿通孔121中填充金屬 材料而形成第四貫層孔124，藉由在第二穿通孔122中填充金屬材料 而形成第五貫層孔125，且藉由在第三穿通孔123中填充金屬材料而形成第六貫層孔126。
此外，藉由在第四穿通孔121中填充金屬材料而形成第 十貫層孔132。
在此情況下，第四貫層孔124與第一貫層孔115連接， 第五貫層孔125與第二貫層孔116連接，且第六貫層孔126與第三貫層孔117連接。
換言之，第十貫層孔132與形成於上部層處的複數個貫 層孔連接。詳言之，第十貫層孔132共同與形成於上部層處的第一貫層孔115、第二貫層孔116及第三貫層孔117連接。
因此，於第十貫層孔132中接收經由第一貫層孔115、 第二貫層孔116及第三貫層孔117傳輸的信號(或熱)。
貫層孔可包括Cu、Ag、Sn、Au、Ni及Pd中之一者， 且可經由無電極電鍍方案、電解電鍍方案、絲網印刷方案、濺鍍方案、蒸鍍方案、射出方案及施配方案或其組合中之任一者而形成貫層孔。
隨後，參考圖7，電路圖案127、128及129形成於第 二絕緣層120上，使得電路圖案127、128及129分別與第四貫層孔124、第五貫層孔125及第六貫層孔126連接。
電路圖案127、128及129形成於第二絕緣層120之頂 表面上，同時彼此隔開預定距離。
電路圖案133形成於第三絕緣層130下方，使得電路圖 案133與第十貫層孔132連接。由於電路圖案133與第十貫層孔132接觸，因此電路圖案133經形成而具有與第十貫層孔132的寬度相對應的寬度。
類似地，電路圖案127、128及129分別與第四貫層孔 124、第五貫層孔125及第六貫層孔126接觸，因此電路圖案127、128及129的寬度相對應於第四貫層孔124、第五貫層孔125及第六貫層孔126的寬度。
在此情況下，第一至第六貫層孔的寬度在50μm至70 μm之範圍內。因此，第十貫層孔132的寬度可至少在150μm至210μm之範圍內。在此情況下，可藉由共同與第十貫層孔132連接之貫層孔的數目來判定第十貫層孔132之寬度。舉例而言，若第十貫層孔132與形成於上部層處的兩個貫層孔連接，則第十貫層孔132的寬度可至少在100μm至140μm範圍內。在此情況下，由於兩個貫層孔彼此隔開預定距離，可實際上更增大第十貫層孔之寬度。
接下來，參考圖8，第四絕緣層140形成於第二絕緣層 120上，且第五絕緣層150形成於第三絕緣層130下方。
隨後，參考圖9，穿通孔141、142及143形成於第四 絕緣層140中以暴露電路圖案127、128及129之表面。
換言之，穿通孔包括用以暴露電路圖案127之表面的第 五穿通孔141、用以暴露電路圖案128之表面的第六孔142及用以暴露電路圖案129之表面的第七穿通孔143。
在此情況下，第五穿通孔141至第七穿通孔143經形成 以穿過第四絕緣層140同時彼此隔開預定距離。
此外，第八穿通孔152形成於第五絕緣層150中以暴露 電路圖案133之表面。
在此情況下，較佳的是，第八穿通孔151的寬度比第五 穿通孔141、第六穿通孔142及第七穿通孔143之寬度更寬。
接下來，參考圖10，藉由將金屬材料填充於第五穿通 孔141中而形成第七貫層孔144，藉由將金屬材料填充於第六穿通孔142中而形成第八貫層孔145，且藉由將金屬材料填充於第七穿通孔143中而形成第九貫層孔146。
此外，藉由將金屬材料填充於已形成的第八穿通孔151 中而形成第十一貫層孔152。
在此情況下，第七貫層孔144與第四貫層孔124連接， 且第八貫層孔145與第五貫層孔125連接。第九貫層孔146與第六貫層孔126連接。
此外，第十一貫層孔152形成於上部層處且與第十貫層 孔132連接，第十貫層孔132與複數個貫層孔連接。
第十一貫層孔152的寬度比第十貫層孔132的寬度更 寬。因此，第十貫層孔132及第十一貫層孔152可形成角錐形狀。
貫層孔可包括選自由Cu、Ag、Sn、Au、Ni及Pd組成 的群組中之一者，且可經由無電極電鍍方案、電解電鍍方案、絲網印 刷方案、濺鍍方案、蒸鍍方案、射出方案及施配方案或其組合中之任一者而形成貫層孔。
接下來，電路圖案147、148及149形成於第四絕緣層 150上，使得電路圖案147、148及149分別與第七貫層孔144、第八貫層孔145及第九貫層孔146連接。
電路圖案147、148及149形成於第四絕緣層140之頂 表面上，同時彼此隔開預定距離。
此外，電路圖案153形成於第五絕緣層150下方，使得 電路圖案153與第十一貫層孔152連接。由於電路圖案153與第十一貫層孔152接觸，因此電路圖案153的寬度相對應於第十一貫層孔152的寬度。
類似地，由於電路圖案147、148及149分別與第七貫 層孔144、第八貫層孔145及第九貫層孔146接觸，因此電路圖案147、148及149的寬度相對應於第七貫層孔144、第八貫層孔145及第九貫層孔146的寬度。
接下來，參考圖11，第一保護層160形成於第四絕緣 層140上，且第二保護層170形成於第五絕緣層150下方。
第一保護層160及第二保護層170保護第四絕緣層140 及第五絕緣層150的表面或形成於第四絕緣層140及第五絕緣層150的表面上的電路圖案的表面。可使用阻焊劑、氧化物及金(Au)中的至少一者依至少一層結構而形成第一保護層160及第二保護層170。
第一保護層160及第二保護層170具有開口以敞開電路 圖案的表面以暴露於外。
第一電子裝置180附接至第一保護層160上。
複數個連接部185形成於第一保護層160中。連接部185與形成於第四絕緣層140的表面上的電路圖案連接。因此，連接部185將形成於電路圖案上之晶片連接器與第一電子裝置180彼此電連接。
模製層185形成於第一電子裝置180之周邊部分處。
如上所述，根據實施例，應用形狀彼此不同的複數個貫層孔結構來製造印刷電路板。因此，不僅可實現圖案之間的精細間距，而且可從電子裝置有效地輻射熱。
此外，根據實施例，使用習知設備實現根據本發明實施例之貫層孔結構，使得可在無額外成本的情況下形成貫層孔結構，且在實現貫層孔結構時，可改良設計自由度。
圖12為用以解釋根據第一實施例之貫層孔結構的視圖。
在該貫層孔結構中，形成於基底絕緣層上之小貫層孔與形成於基底絕緣層下方之大貫層孔區分開。
換言之，第一至第三貫層孔115、116及117形成於基底絕緣層中。
與第一至第三貫層孔115、116及117連接之第四至第六貫層孔124、125及126形成於基底絕緣層上。
與第四至第六貫層孔124至126連接之其他第七至第九 貫層孔144、145及146形成於第四至第六貫層孔124至126上。
同時，共同與第一至第三貫層孔115、116及117連接 之一個第十貫層孔132形成於基底絕緣層下方。
在此情況下，由於第十貫層孔132共同與第一至第三貫 層孔115、116及117連接，因此第十貫層孔132之寬度至少比第一至第三貫層孔115、116及117之寬度的總和更寬。
換言之，一個貫層孔132為大貫層孔。
此外，第十一貫層孔152形成於第十貫層孔132下方。在此情況下，第十一貫層孔152的寬度比第十貫層孔132之寬度更寬。
因此，第十貫層孔132及第十一貫層孔152具有角錐形狀。
圖13展示根據第二實施例之印刷電路板的剖視圖。
下文中，將基於根據第一實施例之印刷電路板描述根據第二實施例之印刷電路板的結構。
將不進一步描述根據第一實施例之印刷電路板的結構與根據第二實施例之印刷電路板的結構的相同部分。
參考圖13，印刷電路板包括：絕緣層210、220、230、240及250；貫層孔215、216、217、224、225、226、244、245、246、232及252；保護層260及270；電子裝置280；及連接部285。
第一絕緣層210、第二絕緣層220、第三絕緣層230、 第四絕緣層240及第五絕緣層250可包括絕緣板，且可包括熱固性或熱塑性聚合基板、陶瓷基板、有機-無機複合材料基板，或浸漬玻璃纖維的基板。若絕緣層包括聚合樹脂，則絕緣層可包括環氧絕緣樹脂，諸如FR-4、雙馬來亞醯胺三嗪(BT)，或味之素積累膜(ABF)。或者，絕緣層可包括基於聚合物的樹脂，但實施例不限於此。
電路圖案211、212、213、214、227、228、229、 247、248、249、233及253形成於絕緣層210、220、230、240及250之表面上。
電路圖案211、212、213、214、227、228、229、 247、248、249、233及253可與貫層孔215、216、217、224、225、226、244、245、246、232及252連接。
電路圖案211、212、213、214、227、228、229、 247、248、249、233及253可具有相互不同的寬度，其取決於形成電路圖案211、212、213、214、227、228、229、247、248、249、233及253之位置而變化。
較佳的是，形成於第一絕緣層210上之電路圖案211、 212、213、227、228、229、247、248及249可具有第一寬度，且形成於第一絕緣層210下方之電路圖案214、233及253可具有第二寬度，第二寬度比第一寬度更寬。
此係因為形成於第一絕緣層210上之電路圖案211、 212、213、227、228、229、247、248及249具有的功能可與形成於 第一絕緣層210下方的電路圖案214、233及253的功能不同。或者，此係因為電路圖案必須使效率彼此不同。
換言之，形成於第一絕緣層210上的電路圖案211、 212、213、227、228、229、247、248及249具有第一寬度以便實現精細間距，同時增強電信號傳輸速率之效率。此外，形成於第一絕緣層210下方的電路圖案214、233及253具有第二寬度，第二寬度比第一寬度更寬，以增強熱輻射效率。
貫層孔215、216、217、224、225、226、244、245、 246、232及252經形成以穿過絕緣層210、220、230、240及250。
經形成以穿過絕緣層210、220、230、240及250的貫 層孔215、216、217、224、225、226、244、245、246、232及252與形成於相關絕緣層的表面上之電路圖案連接。
類似於電路圖案211、212、213、214、227、228、 229、247、248、249、233及253，貫層孔215、216、217、224、225、226、244、245、246、232及252可取決於形成貫層孔215、216、217、224、225、226、244、245、246、232及252之位置而具有相互不同的寬度。
換言之，形成於第一絕緣層210上方的貫層孔224、 225、226、244、245及246與形成於第一絕緣層210中的貫層孔215、216及217具有第三寬度，且形成於第一絕緣層210下方的貫層孔232及252具有第四寬度，第四寬度比第三寬度更寬。
形成於第五絕緣層250中的貫層孔252的寬度相同於形 成於第三絕緣層230中的貫層孔232之寬度。因此，貫層孔252及232可具有棒桿型柱形狀。
在此情況下，形成於第三絕緣層230中之貫層孔232共 同與形成於上部層上的複數個貫層孔予以形成。
換言之，形成於第三絕緣層230中之貫層孔232共同與 形成於第一絕緣層210中之貫層孔215、216及217連接。因此，形成於第三絕緣層230中之貫層孔232之寬度比形成於第一絕緣層210中貫層孔215、216及217的寬度總和更寬。
形成於第一絕緣層210中及第一絕緣層210上的貫層孔 215、216、217、224、225、226、244、245及246具有受限寬度，以增大電信號的傳輸速率，如上所述。形成於第一絕緣層210下方之貫層孔232及252之寬度比形成於第一絕緣層210上之貫層孔的寬度更寬，以增強熱輻射效率且與形成於上部層處的複數個貫層孔連接。
如上所述，根據實施例，應用形狀彼此不同的複數個貫 層孔結構來製造印刷電路板。因此，不僅可實現圖案之間的精細間距，而且可從電子裝置有效地輻射熱。
此外，根據實施例，使用習知設備實現根據本發明實施 例之貫層孔結構，使得可在無額外成本的情況下形成貫層孔結構，且在實現貫層孔結構時，可改良設計自由度。
保護層260及270分別形成於第四絕緣層240及第五絕 緣層250的表面上。
具有晶片連接器之電子裝置280附接至第四絕緣層 240。
連接部285形成於保護層260中以電連接電子裝置280 之晶片連接器與形成於第四絕緣層240之表面上的電路圖案。
圖14至圖17為用於依製程順序解釋製造圖13中所示 的根據第二實施例之印刷電路板的方法之剖面圖。
首先，參考圖14，製備充當製造印刷電路板的基底之 第一絕緣層210。
接下來，穿通孔(未展示)經形成以穿過頂表面及第一 絕緣層110之底表面。用金屬材料填充穿通孔以形成第一貫層孔215、第二貫層孔216及第三貫層孔217。
第一貫層孔215、第二貫層孔216及第三貫層孔217在 第一絕緣層210內彼此隔開均等距離。
在已形成第一貫層孔215、第二貫層孔216及第三貫層 孔217之後，與第一貫層孔215、第二貫層孔216及第三貫層孔217連接之電路圖案211、212及213分別形成於第一絕緣層210之表面上。
此外，第一絕緣層210在其底表面上形成共同與第一貫 層孔215、第二貫層孔216及第三貫層孔217連接的電路圖案214。
形成於第一絕緣層210之頂表面上的電路圖案211、 212及213分別與相互不同的貫層孔連接，且形成於第一絕緣層210之底表面上的電路圖案214共同與複數個貫層孔連接。
形成於第一絕緣層210之頂表面上的電路圖案211、 212及213經形成而具有第一寬度，且形成於第一絕緣層210之底表面上的電路圖案214經形成而具有第二寬度，第二寬度比第一寬度更寬。
第二絕緣層220形成於第一絕緣層210上，且第三絕緣 層230形成於第一絕緣層210下方。
接下來，第四貫層孔224、第五貫層孔225及第六貫層 孔226形成於第二絕緣層220中，且第十貫層孔232形成於第三絕緣層230中。
在此情況下，第四貫層孔224與第一貫層孔215連接， 且第五貫層孔225與第二貫層孔216連接，且第六貫層孔226與第三貫層孔217連接。
此外，第十貫層孔232與形成於上部層上的複數個貫層 孔連接。換言之，第十貫層孔232共同與形成於上部層處的第一貫層孔215、第二貫層孔216及第三貫層孔217連接。
因此，於第十貫層孔132中接收經由第一貫層孔215、 第二貫層孔216及第三貫層孔217傳輸的信號(或熱)。
隨後，電路圖案227、228及229形成於第二絕緣層 220上，使得電路圖案227、228及229分別與第四貫層孔224、第五貫層孔225及第六貫層孔226連接。
電路圖案227、228及229形成於第二絕緣層220之頂 表面上，同時彼此隔開預定距離。
電路圖案233形成於第三絕緣層230下方，使得電路圖 案233與第十貫層孔232連接。由於電路圖案233與第十貫層孔232接觸，因此電路圖案233經形成而具有與第十貫層孔232的寬度相對應的寬度。
接下來，第四絕緣層240形成於第二絕緣層220上，且 第五絕緣層250形成於第三絕緣層230下方。
因此，參考圖15，穿通孔241、242及243形成於第四 絕緣層240中以暴露電路圖案227、228及229之表面。
換言之，穿通孔包括用以暴露電路圖案227之表面的第 五穿通孔241、用以暴露電路圖案228之表面的第六孔242及用以暴露電路圖案229之表面的第七穿通孔243。
在此情況下，第五穿通孔241、第六穿通孔242及第七 穿通孔243經形成以穿過第四絕緣層240，同時彼此隔開預定距離。
此外，第八穿通孔251形成於第五絕緣層250中以暴露 電路圖案233之表面。
在此情況下，較佳的是，第八穿通孔251的寬度比第五 穿通孔241、第六穿通孔242及第七穿通孔243之寬度更寬。
此外，第八穿通孔251的寬度相等於形成於第二絕緣層 230中(直接形成於第八穿通孔251上)的穿通孔的寬度。
接下來，參考圖16，藉由將金屬材料填充於第五穿通 孔241中而形成第七貫層孔244，藉由將金屬材料填充於第六穿通孔 242中而形成第八貫層孔245，且藉由將金屬材料填充於第七穿通孔243中而形成第九貫層孔246。
此外，藉由將金屬材料填充於已形成的第八穿通孔251 中而形成第十一貫層孔252。
在此情況下，第七貫層孔244與第四貫層孔224連接， 且第八貫層孔245與第五貫層孔225連接。第九貫層孔246與第六貫層孔226連接。
此外，形成於上部層處且與第十貫層孔232連接的第十 一貫層孔252與複數個貫層孔連接。
第十一貫層孔252的寬度比第十貫層孔232的寬度更 寬。因此，第十貫層孔232與第十一貫層孔252可形成棒桿形狀。
接下來，電路圖案247、248及249形成於第四絕緣層 250上，使得電路圖案247、248及249分別與第七貫層孔244、第八貫層孔245及第九貫層孔246連接。
電路圖案247、248及249形成於第四絕緣層240之頂 表面上，同時彼此隔開預定距離。
此外，電路圖案253形成於第五絕緣層250下方，使得 電路圖案253與第十一貫層孔252連接。由於電路圖案253與第十一貫層孔252接觸，因此電路圖案253的寬度相對應於第十一貫層孔252的寬度。
類似地，由於電路圖案247、248及249分別與第七貫 層孔244、第八貫層孔245及第九貫層孔246接觸，因此電路圖案 247、248及249的寬度相對應於第七貫層孔244、第八貫層孔245及第九貫層孔246的寬度。
接下來，參考圖17，第一保護層260形成於第四絕緣 層240上，且第二保護層270形成於第五絕緣層250下方。
第一保護層260及第二保護層270具有開口以敞開電路 圖案的表面以暴露於外。
第一電子裝置280附接至第一保護層260上。
複數個連接部285形成於第一保護層260中。
如上所述，根據實施例，應用形狀彼此不同的複數個貫 層孔結構來製造印刷電路板。因此，不僅可實現圖案之間的精細間距，而且可從電子裝置有效地輻射熱。
此外，根據實施例，使用習知設備實現根據本實施例之 貫層孔結構，使得可在無額外成本的情況下形成貫層孔結構，且在實現貫層孔結構時，可改良設計自由度。
圖18為用以解釋根據第二實施例之貫層孔結構的視 圖。
在該貫層孔結構中，形成於基底絕緣層上之小貫層孔與 形成於基底絕緣層下方之大貫層孔區分開。
換言之，第一至第三貫層孔215，216及217形成於基 底絕緣層中。
與第一至第三貫層孔215、216及217連接之第四至第 六貫層孔224、225及226形成於基底絕緣層上。
與第四至第六貫層孔224至226連接之其他第七至第九貫層孔244、245及246形成於第四至第六貫層孔224至226上。
同時，共同與第一至第三貫層孔215、216及217連接之一個第十貫層孔232形成於基底絕緣層下方。
在此情況下，由於第十貫層孔232共同與第一至第三貫層孔連接，因此第十貫層孔232之寬度至少比第一至第三貫層孔之寬度的總和更寬。
換言之，一個貫層孔232為大貫層孔。
此外，第十一貫層孔252形成於第十貫層孔232下方。在此情況下，第十一貫層孔252的寬度比第十貫層孔232之寬度更寬。
因此，第十貫層孔232及第十一貫層孔252具有棒桿形狀。
圖19展示根據第三實施例之印刷電路板的剖視圖。
參考圖19，根據第三實施例之印刷電路板包括：絕緣層310、320、330、340及350；貫層孔315、316、317、324、325、326、344、345、346、332及352；保護層360及370；電子裝置380；連接部385；模製層390；及第二電子裝置395。
根據第三實施例之印刷電路板與根據第一實施例之印刷電路板相同，惟第一絕緣層310之內部結構除外。
因此，在根據第三實施例之印刷電路板的以下描述中，在下文僅描述第一絕緣層之內部結構。
空腔400形成於第一絕緣層310中，使得第二電子裝置 395形成於空腔400中。
第二電子裝置395可包括主動裝置與被動裝置中之一 者。
第一貫層孔315、第二貫層孔316及第三貫層孔317形 成於第二電子裝置395上方及下方。
此外，形成於第二電子裝置385上之第一至第三貫層孔 315至317與形成於其上部層處且分別與第一至第三貫層孔315至317垂直直線對準的相關貫層孔連接。
此外，形成於第二電子裝置395下方的第一至第三貫層 孔315至317共同與形成於其下部層處的一個貫層孔連接。
圖20至圖22為用於依製程順序解釋製造圖19中所示 的根據第三實施例之印刷電路板的方法之剖面圖。
參考圖20，製備第一絕緣層，且對所製備之第一絕緣 層進行機械加工以形成空腔400。
載體C可形成於第一絕緣層310下方。
因此，參考圖21，包括第二電子裝置395之內部層電 路附接至空腔400上。
內部層電路具有第一至第三貫層孔315、316及317， 其與第二電子裝置395之晶片連接器連接且形成於第二電子裝置395上方及下方。內部層電路包括絕緣部件以圍繞第二電子裝置395以及第一至第三貫層孔315、316及317。
接下來，在內部層電路已附接至空腔後，移除載體，且 相應地執行後續製程以製造圖22中所示的印刷電路板。
由於已在第一實施例的描述中詳細地描述了後續製程， 因此將省略其細節。
圖23為展示根據第四實施例之印刷電路板之結構的剖 面圖。
參考圖23，根據第四實施例之印刷電路板包括：絕緣 層510、520、530、540及550；貫層孔515、516、517、524、525、526、544、545、546、532及552；印刷電路板511、512、513、514、527、528、529、547、548、549、533及553；保護層560及570；第一電子裝置580；連接部585；模製層590；及第二電子裝置595。
在此情況下，根據第四實施例之印刷電路板與根據第二 實施例之印刷電路板系統，惟第一絕緣層510之結構除外。
因此，在根據第四實施例的印刷電路板的以下描述中， 將在下文僅描述第一絕緣層之內部結構。
第一絕緣層510中形成有空腔，且第二電子裝置595形 成於空腔中。
第二電子裝置595可包括主動裝置與被動裝置中之一 者。
第一及第三貫層孔515、516及517形成於第二電子裝 置595上方及下方。
此外，形成於第二電子裝置595上之第一至第三貫層孔 515至517與形成於其上部層處且分別與第一至第三貫層孔515至517垂直直線對準的相關貫層孔連接。
此外，形成於第二電子裝置595下方的第一至第三貫層 孔515至517共同與形成於其下部層處的一個貫層孔連接。
本說明書中對「一項實施例」、「實施例」、「實例實施 例」等的任何參考意謂結合該實施例描述之特定特徵、結構或特性包括於本發明之至少一項實施例中。此等片語在說明書中各處的出現未必均指同實施例。另外，當結合任何實施例描述特定特徵、結構或特性時，應承認其在所屬技術領域中具有通常知識者結合其他實施例實現此特徵、結構或特性的範圍內。
儘管已參考其數個說明性實施例描述實施例，但應理解，所屬技術領域中具有通常知識者可設計眾多其他修改及實施例，其屬於本揭露的原則的精神及範疇內。更特定言之，在本揭露範疇、圖式及隨附申請專利範圍內，當前組合配置的組件部分及/或配置的各種變化及修改係可能的。除了對組件部分及/或配置的變化及修改之外，替代用途亦將對所屬技術領域中具有通常知識者顯而易見。

Claims (20)

  1. 一種印刷電路板，其包含：基底絕緣層；上部絕緣層，其形成於該基底絕緣層上且具有複數個第一穿通孔；以及下部絕緣層，其形成於該基底絕緣層下方且具有形成於與該等第一穿通孔重疊的區域中的一個第二穿通孔，其中該上部絕緣層具有分別填充於該等第一穿通孔中的複數個第一貫層孔，且該下部絕緣層具有填充於一個第二穿通孔中且共同與該等第一貫層孔連接的第二貫層孔。
  2. 如請求項1之印刷電路板，其中該第二貫層孔的寬度比該等第一貫層孔之寬度之總和更寬。
  3. 如請求項1之印刷電路板，其進一步包含複數個第三貫層孔，該等第三貫層孔填充於經形成而穿過該基底絕緣層之頂表面及底表面的複數個第三穿通孔中且分別與形成於該上部絕緣層中之該等第一貫層孔連接，其中該第二貫層孔共同與該等第三貫層孔連接。
  4. 如請求項1之印刷電路板，其進一步包含：電子裝置，其附接至該上部絕緣層；以及複數個連接部，其用以分別電連接形成於該電子裝置處之晶片連接器與形成於該上部絕緣層中之該等第一貫層孔。
  5. 如請求項1之印刷電路板，其中該下部絕緣層包含：在該基底絕緣層下方之第一下部絕緣層；以及在該第一下部絕緣層下方之第二下部絕緣層，且其中該第一下部絕緣層具有構成該第二貫層孔之上部結構的第一貫層孔部，且該第二下部絕緣層具有構成該第二貫層孔之下部結構的第二貫層孔部。
  6. 如請求項5之印刷電路板，其中該第二貫層孔之該第一貫層孔部及該第二貫層孔部具有角錐形狀與棒桿形狀中之一者，該角錐形狀的寬度為自其上部部分朝向下部部分逐漸增大，該棒桿形狀具有相等的上部寬度與下部寬度。
  7. 如請求項3之印刷電路板，其進一步包含收納於該基底絕緣層中之電子裝置，其中該等第三貫層孔中之每一者包含：第一貫層孔部，其形成於該基底絕緣層中且與該電子裝置之頂表面連接；以及第二貫層孔部，其形成於該基底絕緣層中且與該電子裝置之底表面連接。
  8. 如請求項7之印刷電路板，其中該等第三貫層孔之第一貫層孔部分別與形成於該上部絕緣層中之該等第一貫層孔連接，且該等第三貫層孔之第二貫層孔部共同與形成於該下部絕緣層中之一個第二貫層孔連接。
  9. 如請求項3之印刷電路板，其進一步包含第一電路圖案，該第一電路圖案插入於該基底絕緣層與該下部絕緣層之間，且具有共同與該等第三貫層孔之底表面接觸的頂表面及與一個第二貫層孔之頂表面接觸的底表面。
  10. 如請求項3之印刷電路板，其進一步包含複數個第二電路圖案，該複數個第二電路圖案插入於該基底絕緣層與該上部絕緣層之間，且具有與該等第一貫層孔中之一者接觸的頂表面及與該等第三貫層孔中之一者接觸的底表面。
  11. 一種製造印刷電路板之方法，該方法包含：製備基底絕緣層；在該基底絕緣層上形成具有複數個第一穿通孔之上部絕緣層；在該基底絕緣層下方製備下部絕緣層，其中形成有一個穿通孔，該穿通孔的寬度比該等第一穿通孔中之每一者的寬度更寬；藉由在該等第一穿通孔中填充金屬材料而形成複數個第一貫層孔；以及藉由在該第二穿通孔中填充金屬材料而形成第二貫層孔，其中該下部絕緣層之形成該第二穿通孔之區域與該上部絕緣層之形成該等第一穿通孔之區域重疊。
  12. 如請求項11之方法，其中該基底絕緣層之該製備包含：製備具有複數個第三穿通孔之該基底絕緣層，該複數個第三穿通孔經形成而穿過該基底絕緣層之頂表面及底表面且彼此隔開預定距離；以及 形成填充於該等第三穿通孔中之複數個第三貫層孔。
  13. 如請求項11之方法，其中該第二貫層孔共同與該等第一貫層孔連接。
  14. 如請求項12之方法，其中該等第三貫層孔具有共同與一個第二貫層孔連接的下部部分及分別與該等第一貫層孔連接的上部部分。
  15. 如請求項12之方法，其進一步包含形成複數個連接部以將電子裝置附接至該上部絕緣層上且分別電連接形成於該電子裝置處之晶片連接器與形成於該上部絕緣層中之該等第一貫層孔。
  16. 如請求項11之方法，其中該下部絕緣層包含：在該基底絕緣層下方之第一下部絕緣層；以及在該第一下部絕緣層下方之第二下部絕緣層，且其中該第一下部絕緣層具有構成該第二貫層孔之上部結構的第一貫層孔部，該第二下部絕緣層具有構成該第二貫層孔之下部結構的第二貫層孔部，且該第二貫層孔之該第一貫層孔部及該第二貫層孔部具有角錐形狀與棒桿形狀中之一者；該角錐形狀具有自其上部部分朝向下部部分逐漸增大的寬度；該棒桿形狀具有相等的上部寬度與下部寬度。
  17. 如請求項12之方法，其進一步包含將電子裝置內埋於該基底絕緣層中，其中該等第三貫層孔包含： 複數個第一貫層孔部，其形成於該基底絕緣層中且與該電子裝置之頂表面連接；以及複數個第二貫層孔部，其形成於該基底絕緣層中且與該電子裝置之底表面連接。
  18. 如請求項17之方法，其中該等第一貫層孔部分別與形成於該上部絕緣層中之該等第一貫層孔連接，且該等第二貫層孔部共同與形成於該下部絕緣層中之一個第二貫層孔連接。
  19. 如請求項12之方法，其進一步包含形成電路圖案，該電路圖案插入於該基底絕緣層與該下部絕緣層之間，且具有與該等第三貫層孔之底表面接觸的頂表面及與一個第二貫層孔之頂表面接觸的底表面。
  20. 如請求項12之方法，其進一步包含形成複數個電路圖案，該複數個電路圖案形成於該基底絕緣層與該上部絕緣層之間，且具有與該等第一貫層孔中之一者接觸的頂表面及與該等第三貫層孔中之一者接觸的底表面。
TW104105523A 2014-02-21 2015-02-17 印刷電路板及其製造方法 TWI660652B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140020572A KR102155740B1 (ko) 2014-02-21 2014-02-21 인쇄회로기판 및 이의 제조 방법
??10-2014-0020572 2014-02-21

Publications (2)

Publication Number Publication Date
TW201540147A true TW201540147A (zh) 2015-10-16
TWI660652B TWI660652B (zh) 2019-05-21

Family

ID=52473816

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105523A TWI660652B (zh) 2014-02-21 2015-02-17 印刷電路板及其製造方法

Country Status (5)

Country Link
US (1) US9942985B2 (zh)
EP (1) EP2911484B1 (zh)
KR (1) KR102155740B1 (zh)
CN (1) CN104869748B (zh)
TW (1) TWI660652B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI609612B (zh) * 2015-11-20 2017-12-21 鴻海精密工業股份有限公司 電路板鋼網印刷方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10251270B2 (en) * 2016-09-15 2019-04-02 Innovium, Inc. Dual-drill printed circuit board via
CN107835565B (zh) * 2017-10-24 2020-01-14 Oppo广东移动通信有限公司 印刷电路板及移动终端
KR20200070773A (ko) 2018-12-10 2020-06-18 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
WO2020185020A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 유리를 포함하는 기판의 적재 카세트 및 이를 적용한 기판의 적재방법
CN113272951B (zh) 2019-03-12 2024-04-16 爱玻索立克公司 封装基板及包括其的半导体装置
KR102396184B1 (ko) 2019-03-12 2022-05-10 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치
KR102515304B1 (ko) 2019-03-29 2023-03-29 앱솔릭스 인코포레이티드 반도체용 패키징 유리기판, 반도체용 패키징 기판 및 반도체 장치
EP3745828B1 (en) * 2019-05-28 2022-11-09 Mitsubishi Electric R&D Centre Europe B.V. Method of forming high density vias in a multilayer substrate
WO2021040178A1 (ko) 2019-08-23 2021-03-04 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
CN112543546B (zh) * 2019-09-20 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 具有散热结构的线路板及其制作方法
EP3836208A1 (en) * 2019-11-19 2021-06-16 Mitsubishi Electric R & D Centre Europe B.V. Method and system for interconnecting a power device embedded in a substrate using conducting paste into cavities
US20220418106A1 (en) * 2019-12-04 2022-12-29 Lg Innotek Co., Ltd. Printed circuit board
US11570894B2 (en) 2020-05-15 2023-01-31 Rockwell Collins, Inc. Through-hole and surface mount printed circuit card connections for improved power component soldering
US20230337352A1 (en) * 2020-09-10 2023-10-19 Sew-Eurodrive Gmbh & Co. Kg Printed circuit board and circuit arrangement

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000069236A1 (en) * 1999-05-10 2000-11-16 Microsubstrates Corporation A thermally enhanced via/bga microwave circuit ceramic package
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP2006216713A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP5105168B2 (ja) * 2005-11-02 2012-12-19 イビデン株式会社 多層プリント配線板
US7462784B2 (en) 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
WO2008053833A1 (fr) * 2006-11-03 2008-05-08 Ibiden Co., Ltd. Tableau de câblage imprimé multicouche
CN104284533B (zh) 2008-09-28 2019-03-19 华为技术有限公司 多层电路板及其制作方法和通信设备
JP2011082450A (ja) * 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置及びこれを備える情報処理システム
JP2012186440A (ja) * 2011-02-18 2012-09-27 Ibiden Co Ltd インダクタ部品とその部品を内蔵しているプリント配線板及びインダクタ部品の製造方法
JP2012222161A (ja) * 2011-04-08 2012-11-12 Elpida Memory Inc 半導体装置
KR101289186B1 (ko) * 2011-04-15 2013-07-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2013197576A (ja) * 2012-03-23 2013-09-30 Elpida Memory Inc 半導体装置
JP2013211292A (ja) * 2012-03-30 2013-10-10 Elpida Memory Inc 半導体装置
US9161461B2 (en) * 2012-06-14 2015-10-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with stepped holes
JP2014022551A (ja) * 2012-07-18 2014-02-03 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US20140048313A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Thermally enhanced wiring board with thermal pad and electrical post

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI609612B (zh) * 2015-11-20 2017-12-21 鴻海精密工業股份有限公司 電路板鋼網印刷方法

Also Published As

Publication number Publication date
US20150245486A1 (en) 2015-08-27
EP2911484B1 (en) 2018-08-15
EP2911484A3 (en) 2016-01-27
CN104869748A (zh) 2015-08-26
EP2911484A2 (en) 2015-08-26
KR20150099071A (ko) 2015-08-31
CN104869748B (zh) 2019-03-26
KR102155740B1 (ko) 2020-09-14
US9942985B2 (en) 2018-04-10
TWI660652B (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
TWI660652B (zh) 印刷電路板及其製造方法
CN106165554B (zh) 印刷电路板、封装基板及其制造方法
US9867296B2 (en) Printed circuit board and package substrate
US7653991B2 (en) Method for manufacturing printed circuit board having embedded component
CN102479762B (zh) 散热增益型半导体组件
CN1980541B (zh) 制造布线基板的方法和制造电子元件安装结构的方法
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
CN100527394C (zh) 芯片内置基板和芯片内置基板的制造方法
JP2016225620A (ja) プリント回路基板、プリント回路基板の製造方法及びこれを含む半導体パッケージ
KR102194718B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2016100603A (ja) 素子内蔵型印刷回路基板及びその製造方法
TW201618261A (zh) 電子元件封裝結構及製作方法
CN112466833A (zh) 内埋元件封装结构及其制造方法
KR100772113B1 (ko) 입체 인쇄회로 기판
US20160353572A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
JPWO2014038125A1 (ja) 配線基板およびその製造方法
US11191150B2 (en) Electronic component module and method for manufacturing the same
KR101115476B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR102172678B1 (ko) 인쇄회로기판 및 이의 제조 방법
JP2016207763A (ja) 部品内蔵配線基板およびその製造方法
KR20110131047A (ko) 매립형 인쇄회로기판 제조방법 및 매립형 인쇄회로기판 제조용 구조물
KR20110131043A (ko) 매립형 인쇄회로기판 및 그 제조방법
KR20150092632A (ko) 반도체 다이 내장 3d 패키지 및 그 제조방법