CN104869748A - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN104869748A
CN104869748A CN201510086915.3A CN201510086915A CN104869748A CN 104869748 A CN104869748 A CN 104869748A CN 201510086915 A CN201510086915 A CN 201510086915A CN 104869748 A CN104869748 A CN 104869748A
Authority
CN
China
Prior art keywords
via hole
insulating barrier
hole
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510086915.3A
Other languages
English (en)
Other versions
CN104869748B (zh
Inventor
申承烈
金材华
朴忠植
崔喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN104869748A publication Critical patent/CN104869748A/zh
Application granted granted Critical
Publication of CN104869748B publication Critical patent/CN104869748B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明涉及印刷电路板及其制造方法，本发明公开的印刷电路板包括基底绝缘层、形成在基底绝缘层上的上绝缘层、形成在基底绝缘层之下的下绝缘层。上绝缘层具有分别在第一通孔中填充的多个第一过孔，并且下绝缘层具有第二过孔，该第二过孔填充在形成为穿过顶表面和底表面的一个第二通孔中并且与第一过孔共同连接。

Description

印刷电路板及其制造方法
相关申请的交叉引用
本申请依据35U.S.C.119和35U.S.C.365要求(2014年2月21日提交的)韩国专利申请第10-2014-0020572号的优先权，通过引用将其全部内容并入到本文。
技术领域
本发明涉及印刷电路板及其制造方法。
背景技术
随着半导体或电子器件的发展，印刷电路板巩固了其作为电子部件之一的地位。从电子产品到包括计算机的高技术电子装置，印刷电路板广泛用作实现全电气和电子器件的电路的部件。
印刷电路板被设置成具有芯结构的封装体的形式。例如，覆晶芯片尺寸封装(FCCSP)产品着重实现精细电路的同时增强电流信号传输速率。
图1为示出根据相关技术的印刷电路板的剖视图。
参照图1，印刷电路板包括第一绝缘层10、第一图案12、第二图案14、第一过孔16、第二绝缘层20、第三图案22、第二过孔26、第三绝缘层30、第四图案32、第三过孔36、保护层40、电子器件50、连接部55和模制部60。
第一绝缘层10用作芯层并且在第一绝缘层10中设置有第一过孔16。在这种情况下，第一绝缘层10可以包括多个层。第一绝缘层10被设置成：在第一绝缘层10的顶表面上有第一图案12并且在第一绝缘层10的底表面上有第二图案14。
第二绝缘层20分别形成在第一绝缘层10的上部和下部处，以覆盖第一绝缘层10的表面以及第一图案12或第二图案14。
另外，第二绝缘层20被设置成在第二绝缘层20中有第二过孔26。另外，第二绝缘层20被设置成在第二绝缘层20的表面上有第三图案220。
第三绝缘层30形成在：第一绝缘层10的上部处形成的第二绝缘层20上以及第一绝缘层10的下部处形成的第二绝缘层20之下。
另外，第三绝缘层30形成为在第三绝缘层30的表面上有第四图案32并且形成为在第三绝缘层30中有第三过孔36。
另外，保护层40形成为覆盖第四图案32的表面的一部分和第三绝缘层30的表面。
电子器件50附接至上第三绝缘层30上。电子器件50通过连接部55与第四图案32电连接。另外，模制部60形成为覆盖电子器件50的表面的一部分和电子器件50的连接部55。
在着重实现精细电路的同时增强电流信号传输速率的情况下，设计了具有上述结构的印刷电路板。因此，为了实现精细间距，被包括在印刷电路板中的过孔具有范围在约50μm至约70μm的宽度。
然而，根据印刷电路板，由于实现精细间距所需的过孔的尺寸被限制，所以散热特性可能显著劣化。
发明内容
实施方式提供了一种具有新颖结构的印刷电路板及其制造方法。
实施方式提供了一种具有彼此不同形状的多个过孔的印刷电路板及其制造方法。
实施方式的技术目的可以不限于以上目的，并且从下面的描述，实施方式的其他技术目的对于本领域技术人员将是明显的。
根据本发明，提供了一种印刷电路板，其包括基底绝缘层、形成在基底绝缘层上的上绝缘层以及形成在基底绝缘层之下的下绝缘层。上绝缘层具有分别填充在形成为穿过上绝缘层的顶表面和底表面的第一通孔中的多个第一过孔，并且下绝缘层具有第二过孔，该第二过孔填充在形成为穿过下绝缘层的顶表面和底表面的一个第二通孔中并且与第一过孔共同连接。
另外，第二过孔具有比第一过孔中的每一过孔的宽度宽的宽度。
此外，通过形成为穿过基底绝缘层的顶表面和底表面的多个第三通孔的填充，在基底绝缘层中形成有多个第三过孔，并且多个第三过孔分别与形成在上绝缘层中的第一过孔连接。
另外，第二过孔与第三过孔共同连接。
此外，印刷电路板进一步包括：附接至上绝缘层的电子器件；以及多个连接部，所述多个连接部将形成在电子器件处的芯片连接器分别与形成在上绝缘层中的第一过孔电连接。
另外，下绝缘层包括在基底绝缘层之下的第一下绝缘层和在第一下绝缘层之下的第二下绝缘层。第一下绝缘层具有构成第二过孔的上部结构的第一过孔部，并且第二下绝缘层具有构成第二过孔的下部结构的第二过孔部。第二过孔具有从上部至下部宽度逐渐增加的锥体形状。
另外，下绝缘层包括在基底绝缘层之下的第一下绝缘层和在第一下绝缘层之下的第二下绝缘层。第一下绝缘层具有构成第二过孔的上部结构的第一过孔部，并且第二下绝缘层具有构成第二过孔的下部结构的第二过孔部。第二过孔具有上下相等宽度的棒形状。
印刷电路板进一步包括容纳在基底绝缘层中的电子器件。第三过孔中的每个包括第一过孔部和多个第二过孔部，其中第一过孔部形成在基底绝缘层中并且与电子器件的顶表面连接，而多个第二过孔部形成在基底绝缘层中并且与电子器件的底表面连接。
另外，第一过孔部分别与形成在上绝缘层中的第一过孔连接，并且第二过孔部与形成在下绝缘层中的一个第二过孔共同连接。
此外，印刷电路板进一步包括置于基底绝缘层与下绝缘层之间的第一电路图案，并且该第一电路图案具有与第三过孔的底表面共同接触的顶表面和与一个第二过孔的顶表面接触的底表面。
另外，印刷电路板进一步包括置于基底绝缘层与上绝缘层之间的多个第二电路图案，并且多个第二电路图案具有与第一过孔中的一个接触的顶表面和与第三过孔中的一个接触的底表面。
根据本发明，提供了一种制造印刷电路板的方法。该方法包括：制备基底绝缘层；在基底绝缘层上形成具有多个第一通孔的上绝缘层；在基底绝缘层之下，制备下绝缘层，该下绝缘层形成为在该下绝缘层中形成有宽度比第一通孔中的每个的宽度宽的一个通孔；通过在第一通孔中填充金属材料形成多个第一过孔；以及通过在第二通孔中填充金属材料形成第二过孔。
另外，制备基底绝缘层包括：制备具有多个第三通孔的基底绝缘层，多个第三通孔形成为穿过基底绝缘层的顶表面和底表面并且以预定距离彼此间隔；以及形成填充在第三通孔中的多个第三过孔。
另外，下绝缘层的形成有第二通孔的区域与上绝缘层的形成有第一通孔的区域交叠。
另外，第二过孔与第一过孔共同连接。
另外，第三过孔分别具有与第一过孔连接的上部并且具有与第二过孔共同连接的下部。
另外，该方法进一步包括形成多个连接部，多个连接部将电子器件附接至上绝缘层以及将形成在电子器件处的芯片连接器分别与形成在上绝缘层中的第一过孔电连接。
另外，下绝缘层包括在基底绝缘层之下的第一下绝缘层和在第一下绝缘层之下的第二下绝缘层，第一下绝缘层具有构成第二过孔的上部结构的第一过孔部，并且第二下绝缘层具有构成第二过孔的下部结构的第二过孔部。第二过孔的第一过孔部和第二过孔部为具有从上部朝着下部宽度逐渐增加的锥体形状和上下相等宽度的棒形状中的一种。
该方法进一步包括在基底绝缘层中埋置电子器件。第三过孔包括多个第一过孔部和多个第二过孔部，其中多个第一过孔部形成在基底绝缘层中并且与电子器件的顶表面连接，多个第二过孔部形成在基底绝缘层中并且与电子器件的底表面连接。
另外，第一过孔部分别与形成在上绝缘层中的第一过孔连接，并且第二过孔部与形成在下绝缘层中的一个第二过孔共同连接。
此外，该方法进一步包括形成置于基底绝缘层与下绝缘层之间的电路图案，并且该电路图案具有与第三过孔的底表面接触的顶表面和与一个第二过孔的顶表面接触的底表面。
此外，该方法进一步包括形成置于基底绝缘层与上绝缘层之间的多个电路图案，并且所述多个电路图案具有与第一过孔中的一个接触的顶表面和与第三过孔中的一个接触的底表面。
如上所述，根据实施方式，具有形状彼此不同的多个过孔结构应用于制造印刷电路板。因此，不仅可以实现图案之间的精细间距，而且还可以使热从电子器件有效地散发。
另外，根据实施方式，根据本实施方式的过孔结构使用常规装置实现，使得过孔结构可以在没有附加成本的情况下形成，并且可以在实现过孔结构时提高设计方面的自由度。
附图说明
图1为示出根据相关技术的印刷电路板的剖视图。
图2为示出根据第一实施方式的印刷电路板的结构的剖视图。
图3至图11为以工艺次序说明制造根据图2所示的第一实施方式的印刷电路板的方法的剖视图。
图12为说明根据第一实施方式的过孔结构的图。
图13为示出根据第二实施方式的印刷电路板的剖视图。
图14至图17为以工艺次序说明制造根据图13所示的第二实施方式的印刷电路板的方法的剖视图。
图18为说明根据第二实施方式的过孔结构的图。
图19为示出根据第三实施方式的印刷电路板的结构的剖视图。
图20至图22为以工艺次序说明制造根据图19所示的第三实施方式的印刷电路板的方法的剖视图。
图23为示出根据第四实施方式的印刷电路板的结构的剖视图。
具体实施方式
下文中，将参照附图详细描述实施方式，使得本领域技术人员能够容易地实施实施方式。然而，实施方式可以不限于下面所述的那些实施方式，而是具有各种修改方案。另外，为了说明的清楚起见，在图中仅示出与实施方式相关的部件。下文中，类似的附图标记将指代类似元件。
在下面的描述中，当预定部分“包括”预定部件时，如果没有以另外的方式指出，预定部分不排除其他部件，而是还可以包括其他部件。
为了方便或清楚的目的，图中所示的各层的厚度和尺寸可能被夸大、省略或示意性绘制。另外，元件的尺寸并不完全反映实际尺寸。
在下面的实施方式的描述中，将理解的是，当层、膜、区或板被称为在另一层、另一膜、另一区或另一板“上”或“之下”的情况下，上述的层、膜、区或板可以“直接”或“间接”在其他层、膜、区或板上，或者也可以存在一个或更多个插入层。参照附图来描述层的这样的位置。
图2为示出根据第一实施方式的印刷电路板的结构的剖视图。
参照图2，印刷电路板包括：绝缘层110、120、130、140和150；过孔115、116、117、124、125、126、144、145、146、132和152；电路图案111、112、113、114、127、128、129、147、148、149、133和153；保护层160；电子器件180；连接部185；以及模制层190。
第一绝缘层110、第二绝缘层120、第三绝缘层130、第四绝缘层140和第五绝缘层150可以包括绝缘板，并且可以包括热固型或热塑型聚合基板、陶瓷基板、有机无机复合材料基板或者浸渍有玻璃纤维的基板。在绝缘层包括聚合树脂的情况下，绝缘层可以包括环氧绝缘树脂如FR-4、双马来酰亚胺三嗪(BT)或味之素内置膜(Ajinomoto Build up Film，ABF)。可替代地，绝缘层可以包括聚酰亚胺基树脂，但实施方式不限于此。
第一绝缘层110、第二绝缘层120、第三绝缘层130、第四绝缘层140和第五绝缘层150可以包括相同的材料，并且优选地包括仅由树脂形成的绝缘片。
另外，第一绝缘层110可以为芯基板。除第一绝缘层110之外，第二绝缘层120、第三绝缘层130、第四绝缘层140和第五绝缘层150可以包括仅由树脂形成的绝缘片。
第一绝缘层110为基底绝缘层。基底绝缘层可以指代设置在第一绝缘层110、第二绝缘层120、第三绝缘层130、第四绝缘层140和第五绝缘层150的层叠结构的中心处的绝缘层，并且可以指代在制造过程中首先形成的绝缘层。
电路图案111、112、113、114、127、128、129、147、148、149、133和153形成在绝缘层110、120、130、140和150的表面上。
电路图案111、112、113、114、127、128、129、147、148、149、133和153可以与过孔115、116、117、124、125、126、144、145、146、132和152连接。
电路图案111、112、113、114、127、128、129、147、148、149、133和153可以通过常规工艺如制造印刷电路板的添加工艺、减去工艺、修改的半添加工艺(MSAP)和半添加工艺形成，并且将省略上述工艺的细节。
电路图案111、112、113、114、127、128、129、147、148、149、133和153可以具有取决于形成电路图案111、112、113、114、127、128、129、147、148、149、133和153的位置而变化的相互不同的宽度。
优选地，形成在第一绝缘层110上的电路图案111、112、113、127、128、129、147、148和149可以具有第一宽度，而形成在第一绝缘层110之下的电路图案114、133和153可以具有比第一宽度宽的第二宽度。
这是因为形成在第一绝缘层110上的电路图案111、112、113、127、128、129、147、148和149可以具有与形成在第一绝缘层110之下的电路图案114、133和153的功能不同的功能。可替代地，这是因为电路图案必须发挥彼此不同的功效。
换言之，形成在第一绝缘层110上的电路图案111、112、113、127、128、129、147、148和149具有第一宽度，以便于实现精细间距的同时增强电信号传输速率的效率。
另外，形成在第一绝缘层110之下的电路图案114、133和153具有比第一宽度宽的第二宽度，以便于增强散热效率。
过孔115、116、117、124、125、126、144、145、146、132和152形成为穿过绝缘层110、120、130、140和150。
形成为穿过绝缘层110、120、130、140和150的过孔115、116、117、124、125、126、144、145、146、132和152与在相关绝缘层的表面上形成的电路图案连接。
过孔115、116、117、124、125、126、144、145、146、132和152可以使用选自Cu、Ag、Sn、Au、Ni和Pd中的任一种，通过非电解镀覆方案、电镀方案、丝网印刷方案、溅射方案、蒸发方案、喷涂方案和滴涂方案(dispensing scheme)或其组合中任一种来形成。
与电路图案111、112、113、114、127、128、129、147、148、149、133和153类似，取决于形成过孔115、116、117、124、125、126、144、145、146、132和152的位置，过孔115、116、117、124、125、126、144、145、146、132和152可以具有相互不同的宽度。
换言之，形成在第一绝缘层110上方的过孔124、125、126、144、145和146以及形成在第一绝缘层110中的过孔115、116和117具有第三宽度，而形成在第一绝缘层110之下的过孔132和152具有比第三宽度宽的第四宽度。
第一绝缘层110被形成为在第一绝缘层110中有第一过孔115、第二过孔116和第三过孔117。
另外，第二绝缘层120被形成为在第二绝缘层120中有第四过孔124、第五过孔125和第六过孔126。
另外，第四绝缘层140被形成为在第四绝缘层140中有第七过孔144、第八过孔145和第九过孔146。
另外，第一过孔115与第四过孔124和第七过孔144成直线垂直对齐，使得第一过孔115、第四过孔124和第七过孔144通过电路图案111、127和147连接在一起。
此外，第二过孔116与第五过孔125和第八过孔145成直线垂直对齐，使得第二过孔116、第五过孔126和第八过孔145通过电路图案112、128和146连接在一起。
另外，第三过孔117与第六过孔126和第九过孔146成直线垂直对齐，使得第三过孔117、第六过孔126和第九过孔146通过电路图案113、129和149连接在一起。
同时，形成在第一绝缘层110中以及第一绝缘层110上的过孔115、116、117、124、125、126、144、145和146可以具有如上所述的相同的第三宽度。
同时，形成在同一绝缘层中的过孔以预定距离彼此间隔。
例如，形成在第一绝缘层110中的第一过孔115、第二过孔116和第三过孔117以一致的距离彼此间隔。
同时，形成在第一绝缘层110之下的过孔132和152具有比第三宽度宽的第四宽度。
形成在第五绝缘层150中的过孔152具有比形成在第三绝缘层130中的过孔的宽度宽的宽度，使得过孔152和132可以形成为锥体形状。
在这种情况下，形成在第三绝缘层130中的过孔132与形成在多个上层处的多个过孔共同连接。
换言之，形成在第三绝缘层130中的过孔132与形成在第一绝缘层110中的过孔115、116和117共同连接。因此，形成在第三绝缘层130中的过孔132的宽度比形成在第一绝缘层110中的过孔115、116和117的至少宽度的总和宽。
同时，形成在第三绝缘层130中的过孔的顶表面与形成在第一绝缘层110的底表面上的电路图案114的底表面连接。另外，电路图案114的顶表面与第一过孔115的底表面、第二过孔116的底表面以及第三过孔117的底表面共同连接。
因此，形成在第三绝缘层130中的过孔132通过电路图案114与形成在第一绝缘层110中的过孔115、116和117共同连接。
换言之，形成在第一绝缘层110中以及形成在第一绝缘层110上的过孔115、116、117、124、125、126、144、145和146具有受如上所述增强电信号的传输速率限制的宽度。形成在第一绝缘层110之下的过孔132和152具有比形成在第一绝缘层110的上层处的过孔的宽度宽的宽度，并且与形成在第一绝缘层110的上层处的多个过孔连接。
如上所述，根据实施方式，具有彼此不同形状的多个过孔结构应用于制造印刷电路板。因此，不仅可以实现图案之间的精细间距，而且可以使热从电子器件有效地散发。
另外，根据实施方式，根据实施方式的过孔结构使用常规装置实现，使得过孔结构可以在没有附加成本的情况下形成，并且可以提高设计方面的自由度。
保护层160和170分别形成在第四绝缘层140和第五绝缘层150的表面上。
保护层160和170保护第四绝缘层140和第五绝缘层150的表面或者形成在第四绝缘层140和第五绝缘层150的表面上的电路图案的表面。保护层160和170可以使用阻焊剂、氧化物和金(Au)中至少一种来形成为至少一层的结构。
将具有芯片连接器的电子器件180附接至第四绝缘层140上。
电子器件180可以包括有源器件和无源器件，其中有源器件形成在电子器件180的具有芯片连接器的底表面上，无源器件具有芯片连接器围绕电子器件的横向侧面的结构。
保护层160被形成为在保护层160中有连接部185，以将电子器件180的芯片连接器与形成在第四绝缘层140的表面上的电路图案电连接。
另外，模制层190形成在保护层160上以保护电子器件180的底表面和连接部185。
根据第一实施方式，形成在中间绝缘层上的过孔具有与形成在中间绝缘层之下的过孔的宽度不同的宽度。换言之，为了增强信号的传输速率，可以在上过孔之间实现精细间距，并且为了增强散热效率，下过孔具有大的面积。
因此，根据实施方式的印刷电路板，不仅可以实现精细间距以便于增强信号的传输速率，而且还采用大面积过孔以便于增强散热效率。
图3至图11为用于以工艺次序说明制造根据图2所示的第一实施方式的印刷电路板的方法的剖视图。
首先，参照图3，制备用作制造印刷电路板的基底的第一绝缘层110。
第一绝缘层110可以包括热固型或热塑型聚合基板、陶瓷基板、有机无机复合材料基板或者浸渍有玻璃纤维的基板。在绝缘层包括聚会树脂的情况下，绝缘层可以包括环氧绝缘树脂。可替代地，绝缘层可以包括聚酰亚胺基树脂，但实施方式不限于此。
可以在第一绝缘层110的至少一个表面上形成金属层(未示出)。金属层用于形成待在第一绝缘层110的至少一个表面上形成的电路图案111、112、113和114。
可以通过对第一绝缘层110执行非电解镀覆方案来形成金属层。可替代地，可以通过覆铜板(copper clad laminate，CCL)方案来形成金属层。
在金属层通过非电解镀覆方案来形成的情况下，在基底基板110的表面上形成表面粗糙结构使得镀覆过程可以顺利形成。
另外，当形成金属层时，在第一绝缘层110与金属层之间置入发泡树脂(未示出)，使得金属层可以形成在第一绝缘层110上。因此，可以在随后工艺中利用发泡树脂容易地去除第一绝缘层110。
因此，穿过第一绝缘层110的顶表面和底表面形成通孔(未示出)。利用金属材料填充通孔以形成第一过孔115、第二过孔116和第三过孔117。
第一过孔115、第二过孔116和第三过孔117在第一绝缘层110内以一致的距离彼此间隔。
在形成第一过孔115、第二过孔116和第三过孔117之后，在第一绝缘层110的表面上形成分别与第一过孔115、第二过孔116和第三过孔117连接的电路图案111、112和113。
另外，第一绝缘层110被形成为在第一绝缘层110的底表面上有与第一过孔115、第二过孔116和第三过孔117共同连接的电路图案114。
在第一绝缘层110的顶表面上形成的电路图案111、112和113相互分别与不同的过孔连接，并且在第一绝缘层110的底表面上形成的电路图案114与多个过孔共同连接。
在第一绝缘层110的顶表面上形成的电路图案111、112和113被形成为具有第一宽度，而在第一绝缘层110的底表面上形成的电路图案114被形成为具有比第一宽度宽的第二宽度。
同时，电路图案111、112、113和114通过常规工艺如制造印刷电路板的添加工艺、减去工艺、修改的半添加工艺(MSAP)和半添加工艺形成，并且将省略上述工艺的细节。
接下来，参照图4，在第一绝缘层110上形成第二绝缘层120，并且在第一绝缘层110之下形成第三绝缘层130。
可以在第二绝缘层120和第三绝缘层130的表面上形成金属层A和金属层B。
接下来，参照图5，在第二绝缘层120上分别形成通孔121、122和123以露出电路图案111、112和113的表面。
换言之，通孔包括使第一电路图案111的表面露出的第一通孔121、使第二电路图案112的表面露出的第二通孔122以及使第三电路图案113的表面露出的第三通孔123。
在这种情况下，第一通孔121至第三通孔123被形成为穿过第二绝缘层120的同时以一致的距离彼此间隔。
第四通孔131被形成为穿过第三绝缘层130以使电路图案114的表面露出。
在这种情况下，优选地，第四通孔131被形成为具有比第一通孔121至第三通孔123的宽度宽的宽度。
接下来，参照图6，通过在第一通孔121中填充金属材料形成第四过孔124；通过在第二通孔122中填充金属材料形成第五过孔125；通过在第三通孔123中填充金属材料形成第六过孔126。
另外，通过在第四通孔121中填充金属材料形成第十过孔132。
在这种情况下，第四过孔124与第一过孔115连接；第五过孔125与第二过孔116连接；并且第六过孔126与第三过孔117连接。
换言之，第十过孔132与形成在上层处的多个过孔连接。具体地，第十过孔132与形成在上层处的第一过孔115、第二过孔116和第三过孔117共同连接。
因此，在第十过孔132中接收通过第一过孔115、第二过孔116和第三过孔117传输的信号(或热)。
过孔可以包括Cu、Ag、Sn、Au、Ni和Pd中一种，并且可以通过非电解镀覆方案、电镀方案、丝网印刷方案、溅射方案、蒸发方案、喷涂方案和滴涂方案或其组合中任一种来形成。
随后，参照图7，在第二绝缘层120上形成电路图案127、128和129，使得电路图案127、128和129分别与第四过孔124、第五过孔125和第六过孔126连接。
电路图案127、128和129形成在第二绝缘层120的顶表面上的同时以预定距离彼此间隔。
在第三绝缘层130之下形成电路图案133，使得电路图案133与第十过孔132连接。由于电路图案133与第十过孔132接触，所以电路图案133被形成为具有与第十过孔132的宽度相对应的宽度。
类似地，电路图案127、128和129分别与第四过孔124、第五过孔125和第六过孔126接触，电路图案127、128和129具有与第四过孔124、第五过孔125和第六过孔126的宽度相对应的宽度。
在这种情况下，第一过孔至第六过孔具有50μm至70μm范围内的宽度。因此，第十过孔132至少具有150μm至210μm范围内的宽度。在这种情况下，第十过孔132的宽度可以通过与第十过孔132共同连接的过孔的数量来确定。例如，在第十过孔132与形成在上层处的两个过孔连接的情况下，第十过孔132可以至少具有100μm至140μm范围内的宽度。在这种情况下，由于两个过孔以预定距离彼此间隔，所以第十过孔的宽度可以实际上进一步增加。
接下来，参照图8，在第二绝缘层120上形成第四绝缘层140，并且在第三绝缘层130之下形成第五绝缘层150。
随后，参照图9，在第四绝缘层140中形成通孔141、142和143以使电路图案127、128和129的表面露出。
换言之，通孔包括使电路图案127的表面露出的第五通孔141、使电路图案128的表面露出的第六通孔142以及使电路图案129的表面露出的第七通孔143。
在这种情况下，第四通孔141至第七通孔143被形成为穿过第四绝缘层140的同时以预定距离彼此间隔。
另外，在第五绝缘层150中形成第八通孔152使电路图案133的表面露出。
在这种情况下，优选地，第八通孔151具有比第五通孔141、第六通孔142以及第七通孔143的宽度宽的宽度。
接下来，参照图10，通过在第五通孔141中填充金属材料形成第七过孔144；通过在第六通孔142中填充金属材料形成第八过孔145；以及通过在第七通孔143中填充金属材料形成第九过孔146。
另外，通过在已经形成的第八通孔151中填充金属材料形成第十一过孔152。
在这种情况下，第七过孔144与第四过孔124连接；并且第八过孔145与第五过孔125连接。第九过孔146与第六过孔126连接。
另外，第十一过孔152形成在上层处，并且与第十过孔132连接，第十过孔132与多个过孔连接。
第十一过孔152具有比第十过孔132的宽度宽的宽度。因此，第十过孔132和第十一过孔152可以形成为锥体形状。
过孔可以包括选自由Cu、Ag、Sn、Au、Ni和Pd组成的组中，并且可以通过非电解镀覆方案、电镀方案、丝网印刷方案、溅射方案、蒸发方案、喷涂方案和滴涂方案或其组合中任一种来形成。
接下来，在第四绝缘层150上形成电路图案147、148和149，使得电路图案147、148和149分别与第七过孔144、第八过孔145和第九过孔146连接。
电路图案147、148和149形成在第四绝缘层140的顶表面上的同时以预定距离彼此间隔。
另外，在第五绝缘层150之下形成电路图案153，使得电路图案153与第十一过孔152连接。由于电路图案153与第十一过孔152接触，所以电路图案153具有与第十一过孔152的宽度相对应的宽度。
类似地，由于电路图案147、148和149分别与第七过孔144、第八过孔145和第九过孔146接触，所以电路图案147、148和149具有与第七过孔144、第八过孔145和第九过孔146的宽度相对应的宽度。
接下来，参照图11，在第四绝缘层140上形成第一保护层160，并且在第五绝缘层150之下形成第二保护层170。
第一保护层160和第二保护层170保护第四绝缘层140和第五绝缘层150的表面或形成在第四绝缘层140和第五绝缘层150的表面上的电路图案的表面。第一保护层160和第二保护层170可以使用阻焊剂、氧化物和金(Au)中至少一种来形成为至少一层的结构。
第一保护层160和第二保护层170具有使电路图案的表面敞开以暴露于外部的开口。
将第一电子器件180附接至上第一保护层160上。
在第一保护层160中形成多个连接部185。连接部185与形成在第四绝缘层140的表面上的电路图案连接。因此，连接部185将形成在电路图案上的芯片连接器与第一电子器件180彼此电连接。
在第一电子器件180的外围部处形成模制层185。
如上所述，根据实施方式，具有彼此不同形状的多个过孔结构应用于制造印刷电路板。因此，不仅可以实现图案之间的精细间距，而且还可以使热从电子器件有效地散发。
另外，根据实施方式，根据本实施方式的过孔结构使用常规装置实现，使得过孔结构可以在没有附加成本的情况下形成，并且可以在实现过孔结构的情况下提高设计方面的自由度。
图12为说明根据第一实施方式的过孔结构的图。
在过孔结构中，形成在基底绝缘层上的小过孔与形成在基底绝缘层之下的大过孔不同。
换言之，第一过孔至第三过孔115、116和117形成在基底绝缘层中。
与第一过孔至第三过孔115、116和117连接的第四过孔至第六过孔124、125和126形成在基底绝缘层上。
与第四过孔124至第六过孔126连接的其他的第七过孔至第九过孔144、145和146形成在第四过孔124至第六过孔126上。
同时，与第一过孔至第三过孔115、116和117共同连接的一个第十过孔132形成在基底绝缘层之下。
在这种情况下，由于第十过孔132与第一过孔至第三过孔115、116和117共同连接，所以第十过孔132具有比第一过孔至第三过孔115、116和117的宽度的至少总和宽的宽度。
换言之，一个过孔132是大过孔。
另外，第十一过孔152形成在第十过孔132之下。在这种情况下，第十一过孔152具有比第十过孔132的宽度宽的宽度。
因此，第十过孔132和第十一过孔152具有锥体形状。
图13为示出根据第二实施方式的印刷电路板的剖视图。
下文中，将基于根据第一实施方式的印刷电路板来描述根据第二实施方式的印刷电路板的结构。
对根据第一实施方式的印刷电路板的结构的与根据第二实施方式的印刷电路板的结构相同的部分将不作进一步描述。
参照图13，印刷电路板包括：绝缘层210、220、230、240和250；过孔215、216、217、224、225、226、244、245、246、232和252；保护层260和270；电子器件280；以及连接部285。
第一绝缘层210、第二绝缘层220、第三绝缘层230、第四绝缘层240和第五绝缘层250可以包括绝缘板，并且可以包括热固型或热塑型聚合基板、陶瓷基板、有机无机复合材料基板或者浸渍有玻璃纤维的基板。在绝缘层包括聚合树脂的情况下，绝缘层可以包括环氧绝缘树脂如FR-4、双马来酰亚胺三嗪(BT)或味之素内置膜(ABF)。可替代地，绝缘层可以包括聚酰亚胺基树脂，但实施方式不限于此。
电路图案211、212、213、214、227、228、229、247、248、249、233和253形成在绝缘层210、220、230、240和250的表面上。
电路图案211、212、213、214、227、228、229、247、248、249、233和253可以与过孔215、216、217、224、225、226、244、245、246、232和252连接。
电路图案211、212、213、214、227、228、229、247、248、249、233和253可以具有取决于形成电路图案211、212、213、214、227、228、229、247、248、249、233和253的位置而变化的相互不同的宽度。
优选地，形成在第一绝缘层210上的电路图案211、212、213、227、228、229、247、248和249可以具有第一宽度，而形成在第一绝缘层210之下的电路图案214、233和253可以具有比第一宽度宽的第二宽度。
这是因为形成在第一绝缘层210上的电路图案211、212、213、227、228、229、247、248和249可以具有与形成在第一绝缘层210之下的电路图案214、233和253的功能不同的功能。可替代地，这是因为电路图案必须发挥彼此不同的功效。
换言之，形成在第一绝缘层210上的电路图案211、212、213、227、228、229、247、248和249具有第一宽度，以便于实现精细间距的同时增强电信号传输速率的效率。另外，形成在第一绝缘层210之下的电路图案214、233、和253具有比第一宽度宽的第二宽度，以便于增强散热效率。
过孔215、216、217、224、225、226、244、245、246、232和252形成为穿过绝缘层210、220、230、240和250。
形成为穿过绝缘层210、220、230、240和250的过孔215、216、217、224、225、226、244、245、246、232和252与形成在相关绝缘层的表面上的电路图案连接。
与电路图案211、212、213、214、227、228、229、247、248、249、233和253类似，取决于形成过孔215、216、217、224、225、226、244、245、246、232和252的位置，过孔215、216、217、224、225、226、244、245、246、232和252可以具有相互不同的宽度。
换言之，形成在第一绝缘层210上方的过孔224、225、226、244、245和246以及形成在第一绝缘层210中的过孔215、216和217具有第三宽度，而形成在第一绝缘层210之下的过孔232和252具有比第三宽度宽的第四宽度。
形成在第五绝缘层250中的过孔252具有与形成在第三绝缘层230中的过孔232的宽度相等的宽度。因此，过孔252和过孔232具有棒型柱形状。
在这种情况下，形成在第三绝缘层230中的过孔232与形成在上层上的多个过孔共同形成。
换言之，形成在第三绝缘层230中的过孔232与形成在第一绝缘层210中的过孔215、216和217共同连接。因此，形成在第三绝缘层230中的过孔232具有比形成在第一绝缘层210中的过孔215、216和217的宽度的总和宽的宽度。
形成在第一绝缘层210中的以及第一绝缘层210上的过孔215、216、217、224、225、226、244、245和246具有受限的宽度以便于如上所述增加电信号的传输速率。形成在第一绝缘层210之下的过孔232和252具有比形成在第一绝缘层210上的过孔的宽度宽的宽度，以便于增强散热效率，并且与形成在上层处的多个过孔连接。
如上所述，根据实施方式，具有彼此不同形状的多个过孔结构应用于制造印刷电路板。因此，不仅可以实现图案之间的精细间距，而且还可以使热从电子器件有效地散发。
另外，根据实施方式，根据本实施方式的过孔结构使用常规装置实现，使得过孔结构可以在没有附加成本的情况下形成，并且可以在实现过孔结构时提高设计方面的自由度。
保护层260和270分别形成在第四绝缘层240和第五绝缘层250的表面上。
将具有芯片连接器的电子器件280附接至第四绝缘层240。
在保护层260中形成连接部285，以将电子器件280的芯片连接器与形成在第四绝缘层240的表面上的电路图案电连接。
图14至图17为以工艺次序说明制造根据图13所示的第二实施方式的印刷电路板的方法的剖视图。
首先，参照图14，制备用作制造印刷电路板的基底的第一绝缘层210。
接下来，穿过第一绝缘层110的顶表面和底表面形成通孔(未示出)。利用金属材料来填充通孔，以形成第一过孔215、第二过孔216和第三过孔217。
第一过孔215、第二过孔216和第三过孔217在第一绝缘层210内以一致的距离彼此间隔。
在形成第一过孔215、第二过孔216和第三过孔217之后，在第一绝缘层210的表面上分别形成与第一过孔215、第二过孔216和第三过孔217连接的电路图案211、212和213。
另外，第一绝缘层210被形成为在第一绝缘层210的底表面上有与第一过孔215、第二过孔216和第三过孔217共同连接的电路图案214。
形成在第一绝缘层210的顶表面上的电路图案211、212和213分别与相互不同的过孔连接，并且形成在第一绝缘层210的底表面上的电路图案214与多个过孔共同连接。
形成在第一绝缘层210的顶表面上的电路图案211、212和213被形成为具有第一宽度，而形成在第一绝缘层210的底表面上的电路图案214被形成为具有比第一宽度宽的第二宽度。
在第一绝缘层210上形成第二绝缘层220，并且在第一绝缘层210之下形成第三绝缘层230。
接下来，在第二绝缘层220中形成第四过孔224、第五过孔225和第六过孔226，并且在第三绝缘层230中形成第十过孔232。
在这种情况下，第四过孔224与第一过孔215连接；第五过孔225与第二过孔216连接；并且第六过孔226与第三过孔217连接。
另外，第十过孔232与形成在上层上的多个过孔连接。换言之，第十过孔232与形成在上层处的第一过孔215、第二过孔216和第三过孔217共同连接。
因此，在第十过孔232中接收通过第一过孔215、第二过孔216和第三过孔217传输的信号(或热)。
随后，在第二绝缘层220上分别形成电路图案227、228和229，使得电路图案227、228和229与第四过孔224、第五过孔225和第六过孔226连接。
电路图案227、228和229形成在第二绝缘层220的顶表面上的同时以预定距离彼此间隔。
在第三绝缘层230之下形成电路图案233，使得电路图案233与第十过孔232连接。由于电路图案233与第十过孔232接触，所以电路图案233被形成为具有与第十过孔232的宽度相对应的宽度。
接下来，在第二绝缘层220上形成第四绝缘层240，并且在第三绝缘层230之下形成第五绝缘层250。
因此，参照图15，在第四绝缘层240中形成通孔241、242和243以使电路图案227、228和229的表面露出。
换言之，通孔包括使电路图案227的表面露出的第五通孔241、使电路图案228的表面露出的第六通孔242以及使电路图案229的表面露出的第七通孔243。
在这种情况下，第五通孔241、第六通孔242和第七通孔243被形成为穿过第四绝缘层240的同时以预定距离彼此间隔。
另外，在第五绝缘层250中形成第八通孔251以使电路图案233的表面露出。
在这种情况下，优选地，第八通孔251具有比第五通孔241、第六通孔242以及第七通孔243的宽度宽的宽度。
另外，第八通孔251具有与直接形成在第八通孔251上的、形成在第二绝缘层230中的通孔的宽度相等的宽度。
接下来，参照图16，通过在第五通孔241中填充金属材料形成第七过孔244；通过在第六通孔242中填充金属材料形成第八过孔245；以及通过在第七通孔243中填充金属材料形成第九过孔246。
另外，通过在已经形成的第八通孔251中填充金属材料形成第十一过孔252。
在这种情况下，第七过孔244与第四过孔224连接；并且第八过孔245与第五过孔225连接。第九过孔246与第六过孔226连接。
另外，第十一过孔252形成在上层处，并且与第十过孔232连接，其中第十过孔232与多个过孔连接。
第十一过孔252具有比第十过孔232的宽度宽的宽度。因此，第十过孔232和第十一过孔252可以形成为棒形状。
接下来，在第四绝缘层250上分别形成电路图案247、248和249，使得电路图案247、248和249与第七过孔244、第八过孔245和第九过孔246连接。
电路图案247、248和249形成在第四绝缘层240的顶表面上的同时以预定距离彼此间隔。
另外，在第五绝缘层250之下形成电路图案253，使得电路图案253与第十一过孔252连接。由于电路图案253与第十一过孔252接触，所以电路图案253具有与第十一过孔252的宽度相对应的宽度。
类似地，由于电路图案247、248和249分别与第七过孔244、第八过孔245和第九过孔246接触，所以电路图案247、248和249具有与第七过孔244、第八过孔245和第九过孔246的宽度相对应的宽度。
接下来，参照图17，在第四绝缘层240上形成第一保护层260，并且在第五绝缘层250之下形成第二保护层270。
第一保护层260和第二保护层270具有用于使电路图案的表面敞开以暴露于外部的开口。
将第一电子器件280附接至上第一保护层260上。
在第一保护层260中形成多个连接部285。
如上所述，根据实施方式，具有彼此不同形状的多个过孔结构应用于制造印刷电路板。因此，不仅可以实现图案之间的精细间距，而且还可以使热从电子器件有效地散发。
另外，根据实施方式，根据本实施方式的过孔结构使用常规装置实现，使得过孔结构可以在没有附加成本的情况下形成，并且可以在实现过孔结构时提高设计方面的自由度。
图18为说明根据第二实施方式的过孔结构的图。
在过孔结构中，形成在基底绝缘层上的小过孔与形成在基底绝缘层之下的大过孔不同。
换言之，第一过孔至第三过孔215、216和217形成在基底绝缘层中。
与第一过孔至第三过孔215、216和217连接的第四过孔至第六过孔224、225和226形成在基底绝缘层上。
与第四过孔224至第六过孔226连接的其他的第七过孔至第九过孔244、245和246形成在第四过孔224至第六过孔226上。
同时，与第一过孔至第三过孔215、216和217共同连接的一个第十过孔232形成在基底绝缘层之下。
在这种情况下，由于第十过孔232与第一过孔至第三过孔共同连接，所以第十过孔232具有比第一过孔至第三过孔的宽度的至少总和宽的宽度。
换言之，一个过孔232是大过孔。
另外，第十一过孔252形成在第十过孔232之下。在这种情况下，第十一过孔252具有比第十过孔232的宽度宽的宽度。
因此，第十过孔232和第十一过孔252具有棒形状。
图19为示出根据第二实施方式的印刷电路板的剖视图。
参照图19，根据第三实施方式的印刷电路板包括：绝缘层310、320、330、340和350；过孔315、316、317、324、325、326、344、345、346、332和352；保护层360和370；电子器件380；连接部385；模制层390；以及第二电子器件395。
除第一绝缘层310的内部结构之外，根据第三实施方式的印刷电路板与根据第一实施方式的印刷电路板相同。
因此，在根据第三实施方式的印刷电路板的下面的描述中，在下面将仅描述第一绝缘层的内部结构。
在第一绝缘层310中形成有腔400，使得在腔400中形成有第二电子器件395。
第二电子器件395可以包括有源器件和无源器件中的一种。
在第二电子器件395上以及第二电子器件395之下形成有第一过孔315、第二过孔316和第三过孔317。
另外，形成在第二电子器件385上的第一过孔315至第三过孔317分别与形成在其上层处的相关过孔连接，其中相关过孔与第一过孔315至第三过孔317成直线竖直对齐。
另外，形成在第二电子器件395之下的第一过孔315至第三过孔317与形成在其下层处的一个过孔共同连接。
图20至图22为以工艺次序说明制造根据图19所示的第三实施方式的印刷电路板的方法的剖视图。
参照图20，制备第一绝缘层，并且加工所制备的第一绝缘层以形成腔400。
可以在第一绝缘层310之下形成载体C。
因此，参照图21，将包括第二电子器件395的内层电路附接至腔400中。
内层电路具有第一过孔至第三过孔315、316和317，第一过孔至第三过孔315、316和317与第二电子器件395的芯片连接器连接并且形成在第二电子器件395上以及第二电子器件395之下。内层电路包括绝缘构件，以包围第二电子器件395以及第一过孔至第三过孔315、316和317。
接下来，在将内层电路附接至腔之后，去除载体并且根据图22中所示的制造印刷电路板来执行后续工艺。
由于后续工艺已经在第一实施方式的描述中进行了详细描述，所以将省略其细节。
图23为示出根据第四实施方式的印刷电路板的结构的剖视图。
参照图23，根据第四实施方式的印刷电路板包括：绝缘层510、520、530、540和550；过孔515、516、517、524、525、526、544、545、546、532和552；印刷电路板511、512、513、514、527、528、529、547、548、549、533和553；保护层560和570；第一电子器件580；连接部585；模制层590；以及第二电子器件595。
在这种情况下，除第一绝缘层510的结构之外，根据第四实施方式的印刷电路板与根据第二实施方式的印刷电路板相同。
因此，在对根据第四实施方式的印刷电路板的下面的描述中，在下面将仅描述第一绝缘层的内部结构。
第一绝缘层510被形成为在第一绝缘层510中有腔，并且在腔中形成有第二电子器件595。
第二电子器件595可以包括有源器件和无源器件中的一种。
在第二电子器件595上以及第二电子器件595之下形成有第一过孔和第二过孔515、516和517。
另外，形成在第二电子器件595上的第一过孔515至第三过孔517分别与形成其上层处的相关过孔连接，其中相关过孔与第一过孔515至第三过孔517成直线竖直对齐。
另外，形成在第二电子器件595之下的第一过孔515至第三过孔517与形成在其下层处的一个过孔共同连接。
在该说明书中对“一个实施方式”、“实施方式”、“示例性实施方式”等的任何参考是指结合实施方式所描述的具体的特征、结构或特性被包括在本发明中的至少一个实施方式中。在说明书中的各个位置中的这样的短语的出现未必都指代相同的实施方式。此外，当结合任意实施方式描述具体的特征、结构或特性时，认为结合实施方式中的其他实施方式实现这样的特征、结构或特性在本领域技术人员的视野范围之内。
尽管已经参照大量说明性实施方式对实施方式进行了描述，应该理解的是，本领域技术人员可以作出落在本公开内容的原则的精神和范围之内的大量其他修改和实施方式。更具体地，可以在公开内容、附图以及所附的权利要求的范围之内对主题组合布置的部件部分和/或布置方面进行各种变型和修改。除部件部分和/或布置方面的变型和修改之外，替代性用途对本领域技术人员也将是明显的。

Claims (10)

1.一种印刷电路板，包括：
基底绝缘层；
上绝缘层，其形成在所述基底绝缘层上并且具有多个第一通孔；以及
下绝缘层，其形成在所述基底绝缘层之下并且具有形成在与所述第一通孔交叠的区域中的一个第二通孔，
其中，所述上绝缘层具有分别在所述第一通孔中填充的多个第一过孔，并且
所述下绝缘层具有第二过孔，其填充在所述一个第二通孔中并且与所述第一过孔共同连接。
2.根据权利要求1所述的印刷电路板，其中所述第二过孔具有比所述第一过孔的宽度的总和宽的宽度。
3.根据权利要求1所述的印刷电路板，进一步包括多个第三过孔，其分别填充在形成为穿过所述基底绝缘层的顶表面和底表面的多个第三通孔中并且与形成在所述上绝缘层中的第一过孔连接，
其中，所述第二过孔与所述第三过孔共同连接。
4.根据权利要求1所述的印刷电路板，进一步包括：
电子器件，其附接至所述上绝缘层；以及
多个连接部，其将形成在所述电子器件处的芯片连接器分别与形成在所述上绝缘层中的所述第一过孔电连接。
5.根据权利要求1所述的印刷电路板，其中所述下绝缘层包括：
第一下绝缘层，其在所述基底绝缘层之下；以及
第二下绝缘层，其在所述第一下绝缘层之下，并且
其中，所述第一下绝缘层具有构成所述第二过孔的上部结构的第一过孔部，并且
所述第二下绝缘层具有构成所述第二过孔的下部结构的第二过孔部。
6.根据权利要求5所述的印刷电路板，其中所述第二过孔的第一过孔部和第二过孔部具有以下中的一种：锥体形状，其具有从其上部朝其下部逐渐增加的宽度；以及棒形状，其具有上下相等的宽度。
7.根据权利要求3所述的印刷电路板，进一步包括容纳在所述基底绝缘层中的电子器件，
其中，所述第三过孔中的每个包括：
第一过孔部，其形成在所述基底绝缘层中并且与所述电子器件的顶表面连接；以及
第二过孔部，其形成在所述基底绝缘层中并且与所述电子器件的底表面连接。
8.根据权利要求7所述的印刷电路板，其中，所述第三过孔的第一过孔部分别与形成在所述上绝缘层中的第一过孔连接，而所述第三过孔的第二过孔部与形成在所述下绝缘层中的一个第二过孔共同连接。
9.根据权利要求3所述的印刷电路板，进一步包括置于所述基底绝缘层与所述下绝缘层之间的第一电路图案，并且所述第一电路图案具有与所述第三过孔的底表面共同接触的顶表面和与一个第二过孔的顶表面接触的底表面。
10.根据权利要求3所述的印刷电路板，进一步包括置于所述基底绝缘层与所述上绝缘层之间的多个第二电路图案，并且所述多个第二电路图案具有与所述第一过孔中的一个接触的顶表面和与所述第三过孔中的一个接触的底表面。
CN201510086915.3A 2014-02-21 2015-02-17 印刷电路板及其制造方法 Active CN104869748B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0020572 2014-02-21
KR1020140020572A KR102155740B1 (ko) 2014-02-21 2014-02-21 인쇄회로기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
CN104869748A true CN104869748A (zh) 2015-08-26
CN104869748B CN104869748B (zh) 2019-03-26

Family

ID=52473816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510086915.3A Active CN104869748B (zh) 2014-02-21 2015-02-17 印刷电路板及其制造方法

Country Status (5)

Country Link
US (1) US9942985B2 (zh)
EP (1) EP2911484B1 (zh)
KR (1) KR102155740B1 (zh)
CN (1) CN104869748B (zh)
TW (1) TWI660652B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107835565A (zh) * 2017-10-24 2018-03-23 广东欧珀移动通信有限公司 印刷电路板及移动终端
CN112543546A (zh) * 2019-09-20 2021-03-23 宏启胜精密电子(秦皇岛)有限公司 具有散热结构的线路板及其制作方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106793534A (zh) * 2015-11-20 2017-05-31 富泰华工业（深圳）有限公司 电路板钢网印刷方法
US10251270B2 (en) * 2016-09-15 2019-04-02 Innovium, Inc. Dual-drill printed circuit board via
KR20200070773A (ko) 2018-12-10 2020-06-18 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
CN113366628B (zh) 2019-03-12 2022-09-30 爱玻索立克公司 封装基板及包括其的半导体装置
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
KR102537004B1 (ko) 2019-03-12 2023-05-26 앱솔릭스 인코포레이티드 패키징 기판 및 이의 제조방법
CN113424304B (zh) 2019-03-12 2024-04-12 爱玻索立克公司 装载盒及对象基板的装载方法
KR102314986B1 (ko) 2019-03-29 2021-10-19 에스케이씨 주식회사 반도체용 패키징 유리기판, 반도체용 패키징 기판 및 반도체 장치
EP3745828B1 (en) * 2019-05-28 2022-11-09 Mitsubishi Electric R&D Centre Europe B.V. Method of forming high density vias in a multilayer substrate
JP7104245B2 (ja) 2019-08-23 2022-07-20 アブソリックス インコーポレイテッド パッケージング基板及びこれを含む半導体装置
EP3836208A1 (en) * 2019-11-19 2021-06-16 Mitsubishi Electric R & D Centre Europe B.V. Method and system for interconnecting a power device embedded in a substrate using conducting paste into cavities
US12089329B2 (en) * 2019-12-04 2024-09-10 Lg Innotek Co., Ltd. Printed circuit board comprising via portions
US11570894B2 (en) 2020-05-15 2023-01-31 Rockwell Collins, Inc. Through-hole and surface mount printed circuit card connections for improved power component soldering
US20230337352A1 (en) * 2020-09-10 2023-10-19 Sew-Eurodrive Gmbh & Co. Kg Printed circuit board and circuit arrangement

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1261028A3 (en) * 2001-05-22 2005-05-11 Hitachi, Ltd. Cooling arrangement for an electronic apparatus
US20070256858A1 (en) * 2006-05-02 2007-11-08 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
CN101686611A (zh) * 2008-09-28 2010-03-31 华为技术有限公司 多层电路板及其制作方法和通信设备
US20110084385A1 (en) * 2009-10-09 2011-04-14 Elpida Memeory, Inc. Semiconductor device and information processing system including the same
CN102647854A (zh) * 2011-02-18 2012-08-22 揖斐电株式会社 电感元件、内置有该元件的印刷电路板及电感元件的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000069236A1 (en) * 1999-05-10 2000-11-16 Microsubstrates Corporation A thermally enhanced via/bga microwave circuit ceramic package
JP2006216713A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
EP1850648A4 (en) * 2005-11-02 2011-03-30 Ibiden Co Ltd Multilayer printed circuit board for a semiconductor device and manufacturing method therefor
WO2008053833A1 (fr) * 2006-11-03 2008-05-08 Ibiden Co., Ltd. Tableau de câblage imprimé multicouche
JP2012222161A (ja) * 2011-04-08 2012-11-12 Elpida Memory Inc 半導体装置
KR101289186B1 (ko) * 2011-04-15 2013-07-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2013197576A (ja) * 2012-03-23 2013-09-30 Elpida Memory Inc 半導体装置
JP2013211292A (ja) * 2012-03-30 2013-10-10 Elpida Memory Inc 半導体装置
US9161461B2 (en) * 2012-06-14 2015-10-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with stepped holes
JP2014022551A (ja) * 2012-07-18 2014-02-03 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US20140048313A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Thermally enhanced wiring board with thermal pad and electrical post

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1261028A3 (en) * 2001-05-22 2005-05-11 Hitachi, Ltd. Cooling arrangement for an electronic apparatus
US20070256858A1 (en) * 2006-05-02 2007-11-08 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
CN101686611A (zh) * 2008-09-28 2010-03-31 华为技术有限公司 多层电路板及其制作方法和通信设备
US20110084385A1 (en) * 2009-10-09 2011-04-14 Elpida Memeory, Inc. Semiconductor device and information processing system including the same
CN102647854A (zh) * 2011-02-18 2012-08-22 揖斐电株式会社 电感元件、内置有该元件的印刷电路板及电感元件的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107835565A (zh) * 2017-10-24 2018-03-23 广东欧珀移动通信有限公司 印刷电路板及移动终端
CN112543546A (zh) * 2019-09-20 2021-03-23 宏启胜精密电子(秦皇岛)有限公司 具有散热结构的线路板及其制作方法
CN112543546B (zh) * 2019-09-20 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 具有散热结构的线路板及其制作方法

Also Published As

Publication number Publication date
US9942985B2 (en) 2018-04-10
TWI660652B (zh) 2019-05-21
CN104869748B (zh) 2019-03-26
EP2911484B1 (en) 2018-08-15
EP2911484A3 (en) 2016-01-27
TW201540147A (zh) 2015-10-16
EP2911484A2 (en) 2015-08-26
US20150245486A1 (en) 2015-08-27
KR102155740B1 (ko) 2020-09-14
KR20150099071A (ko) 2015-08-31

Similar Documents

Publication Publication Date Title
CN104869748A (zh) 印刷电路板及其制造方法
CN106165554B (zh) 印刷电路板、封装基板及其制造方法
CN105228341B (zh) 印刷电路板、封装基板及其制造方法
CN101567356B (zh) 电路板结构及其制造方法
US20160360609A1 (en) Circuit substrate and electronic equipment including the same
US20160353572A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
US7473099B2 (en) Printed circuit board and manufacturing method thereof
KR101154739B1 (ko) 인쇄회로기판 및 그의 제조 방법
TW200838385A (en) Circuit board structure having fine circuits and fabrication method thereof
KR102163289B1 (ko) 인쇄회로기판 및 이의 제조 방법
CN105282972B (zh) 器件内置型印刷电路板、半导体封装及其制造方法
KR101133219B1 (ko) 인쇄회로기판의 제조방법 및 인쇄회로기판
KR101136395B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR101211712B1 (ko) 인쇄회로기판 및 그 제조방법
KR101199167B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101154742B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101173416B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101241699B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR102172678B1 (ko) 인쇄회로기판 및 이의 제조 방법
KR20110131043A (ko) 매립형 인쇄회로기판 및 그 제조방법
KR101147344B1 (ko) 인쇄회로기판의 제조방법 및 인쇄회로기판
KR101926729B1 (ko) 인쇄회로기판
KR101189330B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20110131041A (ko) 매립형 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant