CN102647854A - 电感元件、内置有该元件的印刷电路板及电感元件的制造方法 - Google Patents

电感元件、内置有该元件的印刷电路板及电感元件的制造方法 Download PDF

Info

Publication number
CN102647854A
CN102647854A CN2012100373525A CN201210037352A CN102647854A CN 102647854 A CN102647854 A CN 102647854A CN 2012100373525 A CN2012100373525 A CN 2012100373525A CN 201210037352 A CN201210037352 A CN 201210037352A CN 102647854 A CN102647854 A CN 102647854A
Authority
CN
China
Prior art keywords
mentioned
inductance element
insulating barrier
circuit board
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100373525A
Other languages
English (en)
Other versions
CN102647854B (zh
Inventor
真野靖彦
加藤忍
苅谷隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN102647854A publication Critical patent/CN102647854A/zh
Application granted granted Critical
Publication of CN102647854B publication Critical patent/CN102647854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明提供电感元件、内置有该元件的印刷电路板及电感元件的制造方法。电感元件由交替层叠的线圈层和树脂绝缘层形成。该电感元件内置于印刷电路板的芯基板。

Description

电感元件、内置有该元件的印刷电路板及电感元件的制造方法
技术领域
本发明涉及电感元件、内置有该元件的印刷电路板及用于内置在印刷电路板中的电感元件的制造方法。 
背景技术
在专利文献1中，在多层基板的多个层形成有螺旋状的图案。而且，存在于不同的层的螺旋状的图案相连接。 
专利文献1：日本特开2009-16504号公报 
在专利文献1的技术中，为了增大电感，考虑增加螺旋状的图案的层数。在这种情况下，介于相邻的螺旋状的图案之间的绝缘层的层数会与螺旋状的图案的层数一同增多。因此，印刷电路板会变厚。另外，对于层数较少的印刷电路板，可能在印刷电路板中没有形成足够层数的螺旋状的图案。在这种情况下，认为无法得到目标的电感。 
发明内容
本发明的目的在于提供一种即使内置有电感元件也较薄的印刷电路板。另一目的在于提供一种即使印刷电路板较薄也内置有具有充分的电感的电感元件的印刷电路板。又一目的在于提供一种用于内置在印刷电路板中的电感元件。 
本发明的第1观点的电路板包括：基材；叠合层，其形成于该基材上，由交替层叠导体层和绝缘层而成；电感元件，其收容在上述基材的内部，具有第2绝缘层和形成于该第2绝缘层上的第2导体图案；其中，在上述电感元件的厚度方向上的截 面的面积为S1、该截面中的上述第2导体图案的截面的面积之和为P1、上述基材和上述叠合层的厚度方向上的截面的面积为S2、该截面中的上述导体层的截面的面积之和为P2时，P1/S1大于P2/S2。 
本发明的第2观点的电路板的制造方法包括以下步骤：准备具有第2绝缘层和形成于该第2绝缘层上的第2导体图案的电感元件；准备基材；将上述电感元件收容在该基材的内部；在上述基材上形成由交替层叠导体层和绝缘层而成的叠合层；在上述电感元件的厚度方向上的截面的面积为S1、该截面中的上述第2导体图案的截面的面积之和为P1、上述基材和上述叠合层的厚度方向上的截面的面积为S2、该截面中的上述导体层的截面的面积之和为P2时，P1/S1大于P2/S2。 
本发明的第3观点的印刷电路板包括：芯基板，其具有用于内置电感元件的开口，并具有第1面和该第1面的相反侧的第2面；电感元件，其收容在上述开口中；填充树脂，其填充于上述芯基板的开口的侧壁和上述电感元件之间的间隙；第1叠合层，其形成于上述芯基板的第1面和上述电感元件上。而且，上述电感元件由以布线图案的方式形成于1个平面的至少1层线圈层、形成在该线圈层上的至少1层树脂绝缘层、形成在该树脂绝缘层上的电极、及形成于上述树脂绝缘层且将上述线圈层和上述电极连接起来的导通孔导体形成，上述电感元件以上述电极朝向上述芯基板的第1面的方式收容在上述开口中，上述第1叠合层具有形成在上述芯基板的第1面和上述电感元件上的第1层间树脂绝缘层、该第1层间树脂绝缘层上的上侧的导体层、及将该上侧的导体层和上述电极连接起来的连接导通孔导体。 
本发明的第4观点的电感元件的制造方法包括以下步骤： 在支承板上形成最下层的树脂绝缘层；在上述最下层的树脂绝缘层上形成由布线图案形成的线圈层；在上述线圈层和上述最下层的树脂绝缘层上形成第2树脂绝缘层；在上述第2树脂绝缘层上形成到达上述线圈层的导通孔导体用的开口；在上述第2树脂绝缘层上形成电极；在上述导通孔导体用的开口形成将上述电极和上述线圈层连接起来的导通孔导体；将上述支承体和上述最下层的树脂绝缘层分离。 
附图说明
图1是本发明的第1实施方式的电路板的剖视图。 
图2是电感元件的剖视图。 
图3是构成电感元件的导体图案的立体图。 
图4是构成电感元件的导体图案的立体图。 
图5是构成电感元件的导体图案的立体图。 
图6是用于说明电感元件的制造方法的图。 
图7是用于说明电感元件的制造方法的图。 
图8是用于说明电感元件的制造方法的图。 
图9是用于说明电感元件的制造方法的图。 
图10是用于说明电感元件的制造方法的图。 
图11是用于说明电感元件的制造方法的图。 
图12是用于说明电感元件的制造方法的图。 
图13是用于说明电路板的制造方法的图。 
图14是用于说明电路板的制造方法的图。 
图15是用于说明电路板的制造方法的图。 
图16是用于说明电路板的制造方法的图。 
图17是用于说明电路板的制造方法的图。 
图18是用于说明电路板的制造方法的图。 
图19是用于说明电路板的制造方法的图。 
图20是用于说明电路板的制造方法的图。 
图21是用于说明电路板的制造方法的图。 
图22是用于说明电路板的制造方法的图。 
图23是用于说明电路板的制造方法的图。 
图24是用于说明电路板的制造方法的图。 
图25是用于说明电路板的制造方法的图。 
图26是用于说明电路板的制造方法的图。 
图27是用于说明电路板的制造方法的图。 
图28是用于说明电路板的制造方法的图。 
图29是用于说明电路板的制造方法的图。 
图30是用于说明电路板的制造方法的图。 
图31是用于说明电路板的变形例的图。 
图32是本发明的第2实施方式的印刷电路板的剖视图。 
图33是第2实施方式的电感元件的剖视图。 
图34是表示第2实施方式的电感元件的各线圈层的俯视图。 
图35是表示第2实施方式的电感元件的制造方法的工序图。 
图36是表示第2实施方式的电感元件的制造方法的工序图。 
图37是表示第2实施方式的电感元件的制造方法的工序图。 
图38是表示第2实施方式的电感元件的制造方法的工序图。 
图39是表示第2实施方式的电感元件的制造方法的工序图。 
图40是表示第2实施方式的电感元件的制造方法的工序图。 
图41是表示第2实施方式的印刷电路板的制造方法的工序图。 
图42是表示第2实施方式的印刷电路板的制造方法的工序图。 
图43是表示第2实施方式的印刷电路板的制造方法的工序图。 
图44是表示第2实施方式的印刷电路板的制造方法的工序图。 
图45是表示第2实施方式的印刷电路板的制造方法的工序图。 
图46是表示第2实施方式的第1改变例的电感元件的制造方法的工序图。 
图47是表示第2实施方式的第1改变例的电感元件的制造方法的工序图。 
图48是表示第2实施方式的第1改变例的电感元件的制造方法的工序图。 
图49是表示第2实施方式的第1改变例的电感元件的制造方法的工序图。 
图50是表示第2实施方式的第1改变例的电感元件的制造方法的工序图。 
图51是表示第2实施方式的第1改变例的电感元件的制造方法的工序图。 
图52是本发明的第2实施方式的第2改变例的印刷电路板的剖视图。 
图53是本发明的第3实施方式的印刷电路板的剖视图。 
图54是本发明的第4实施方式的印刷电路板的剖视图。 
图55是表示另一例子的层叠线圈的各线圈层的俯视图。 
图56是本发明的第5实施方式的印刷电路板的剖视图。 
图57是表示层叠线圈的最上层和最下层的线圈层的俯视图。 
图58表示层叠线圈的最上层的线圈层、连接布线和共用电极。 
图59是表示层叠线圈的线圈层俯视图。 
图60是本发明的第6实施方式的印刷电路板的剖视图。 
图61是本发明的第7实施方式的印刷电路板的剖视图及线圈层的俯视图。 
具体实施方式
下面，参照附图说明本发明的第1实施方式。另外，在说明中使用由相互正交的X轴、Y轴及Z轴构成的坐标系。 
另外，第1实施方式的截面是通过以与XY平面垂直的任意平面剖切包含电感器的部位而得到的面。 
图1是第1实施方式的电路板(印刷电路板)10的XZ剖视图。芯基板20A由具有第1面F和该第1面的相反侧的第2面S的绝缘性基材(基材)20、形成于绝缘性基材20的第1面F上的第1叠合层11、及形成于绝缘性基材20的第2面S上的第2叠合层12构成。 
第1叠合层11由形成于绝缘性基材20的第1面F上的第1导体层31、以覆盖第1导体层31的方式形成于绝缘性基材20的第1面F上的第1层间树脂绝缘层(绝缘层)21、形成于第1层间树脂绝缘层21上的上侧的导体层33、以覆盖上侧的导体层33的方式形成于第1层间树脂绝缘层21上的阻焊层23构成。 
第2叠合层12由形成于绝缘性基材20的第2面S上的第2导体层32、以覆盖第2导体层32的方式形成于绝缘性基材20的第2面S上的第2层间树脂绝缘层(绝缘层)22、形成于第2层间树脂绝缘层22上的下侧的导体层34、以覆盖下侧的导体层34的方式形成于第2层间树脂绝缘层22上的阻焊层24构成。 
另外，在此，第1叠合层11、第2叠合层12具有一层的层间树脂绝缘层(绝缘层)，但也可以具有多层绝缘层。 
在绝缘性基材(基材)20的内部收容有电感元件60和片状电容器80。绝缘性基材20例如通过使环氧树脂浸渗于玻璃纤维、芳族聚酰胺纤维等强化材料而形成。如图1所示，在该绝缘性基材20中形成有通孔导体用的通孔20a、用于收容电感元件60的空腔(开口)20b、及用于收容片状电容器80的空腔(开口)20c。 
在通孔20a的内部形成有通孔导体40。该通孔导体40由镀铜构成。 
在此，在绝缘性基材20及第1叠合层11、第2叠合层12的厚度方向上的截面的面积为S2、该截面中的第1导体层31、第2导体层32、上侧的导体层33、下侧的导体层34的截面积之和为P2时，P2/S2约为0.3。另外，这里的S2由将绝缘性基材20、第1层间树脂绝缘层21、第2层间树脂绝缘层22和阻焊层23、24结合而成的、印刷电路板10的在Z轴方向上的厚度D1与印刷电路板10的在X轴方向上的宽度D2之积来表示。 
图2是收容在空腔20b中的电感元件60的XZ剖视图。如图2所示，电感元件60具有多个树脂绝缘层(磁性体层、第2绝缘层)61a～61e、形成于各磁性体层上的布线图案(第2导体图案)71a～71d、72a～72d、形成于最上层的树脂绝缘层(最上层的磁性体层)61a的上表面的电极(焊盘)62、形成于磁 性体层61e的下表面的电极(导体图案)63a、63b、用于覆盖导体图案62的保护膜64、及用于覆盖导体图案63a、63b的保护膜65。 
磁性体层61a～61e具有磁性。该磁性体层61a～61e例如通过使含有带磁性的颗粒的膏状树脂固化而形成。这些磁性体层61a～61e的厚度为15μm～60μm左右。保护膜64、65为了保护导体图案62、导体图案63a、63b而设置。 
图3是表示导体图案71a～71d、72a～72d的立体图。导体图案71a、72a形成在磁性体层61a和磁性体层61b之间。这些导体图案71a、72a通过使形成于磁性体层61b的镀膜形成图案而形成。 
同样，导体图案71b、72b形成在磁性体层61b和磁性体层61c之间，导体图案71c、72c形成在磁性体层61c和磁性体层61d之间，导体图案71d、72d形成在磁性体层61d和磁性体层61e之间。这些导体图案71a～71d、72a～72d的厚度为10μm～80μm。 
另外，出于提高电感器的性能的目的，优选使导体图案71a～71d、72a～72d的厚度厚于磁性体层61a～61e的厚度。 
图4是表示导体图案71a～71d的图。如图4所示，导体图案71a～71d利用设置于磁性体层61b、61c、61d的导通孔导体75相互连接，形成电感器(线圈)71。 
具体地讲，导体图案71a的-Y侧的端部连结于导体图案71b的-Y侧的端部。同样，导体图案71b的+Y侧的端部连结于导体图案71c的+Y侧的端部，导体图案71c的-Y侧的端部连结于导体图案71d的-Y侧的端部。利用这些串联连接的导体图案71a～71d形成电感器71。该电感器的匝(turn)数是2。 
图5是表示导体图案72a～72d的图。如图5所示，导体图案 72a～72d利用设置于磁性体层61b、61c、61d的导通孔导体75相互连接，形成电感器72。 
具体地讲，导体图案72a的+Y侧的端部连结于导体图案72b的+Y侧的端部。同样，导体图案72b的-Y侧的端部连结于导体图案72c的-Y侧的端部，导体图案72c的+Y侧的端部连结于导体图案72d的+Y侧的端部。利用这些串联连接的导体图案72a～72d形成电感器72。该电感器72的匝数是2。 
如图3所示，构成电感器71的导体图案71d通过导通孔导体75连结于电极(下侧的电极(下侧的第1电极))63b。构成电感器72的导体图案72d通过导通孔导体75连结于电极(下侧的电极(下侧的第2电极))63a。另外，电感器71和电感器72分别通过导通孔导体75连结于电极(上侧的电极)62，从而相互间并列连接。 
在第1实施方式的电感元件60中，形成有以两层的导体图案为1匝的多个电感器(在图3中是两个)。形成了例如以导体图案71a和导体图案71b为1匝的线圈。导体图案71a和导体图案71b形成于不同的层。形成了分别以导体图案71a、71b和导体图案72a、72b分别为1匝的线圈。因此，与在同电感元件60同等大小的区域中形成1个电感器的情况相比，电流流动的路径的面积增加。结果，与1个电感器的情况相比，电感元件60的电阻值明显变小。另外，从降低电感元件60的电阻值这样的方面考虑，电极62优选分别厚于导体图案71a～71d、72a～72d。 
如图2所示，在电感元件60的厚度方向上的截面的面积为S1，该截面中的第2导体图案71a～71d、72a～72d的截面积之和为P1时，P1/S1的值大于上述P2/S2的值，为0.6～0.9。另外，电感元件60的厚度方向上的截面积S1由Z轴方向的厚度D3与X轴方向的厚度D4之积来表示。 
在P1/S1的值小于0.6的情况下，难以充分确保电感元件60的电感。另一方面，在P1/S1的值大于0.9的情况下，第2导体图案的比例过度增加。因此，会导致相邻的电感器相互间短路，存在电感器的性能降低的情况。 
上述P1/S1与P2/S2的比为2～3。与上述同样，在该值小于2的情况下，难以充分确保电感元件的电感。另一方面，在该值大于3的情况下，第2导体图案的比例过度增加。因此，会导致相邻的电感器相互间短路，存在电感器的性能降低的情况。 
接着，说明电感元件60的制造方法的一例子。 
首先，如图6所示，通过在表面平滑的基底基板100的上表面涂敷含有带磁性的颗粒的树脂膏，并使该树脂膏固化，形成磁性体层61e。 
接着，通过对磁性体层61e的上表面进行无电解镀处理及电解镀处理，形成镀膜。然后，通过使该镀膜形成图案，形成图7所示的导体图案71d、72d。接着，通过在磁性体层61e和导体图案71d、72d的上表面涂敷树脂膏，并使该树脂膏固化，形成磁性体层61d。 
接着，如图8所示，向磁性体层61d照射激光，形成导通孔75a。 
接着，通过对磁性体层61e的上表面进行无电解镀处理及电解镀处理，形成镀膜。然后，使该镀膜形成图案。由此，如图9所示，在磁性体层61d上形成通过导通孔导体75连接于导体图案71d的导体图案71c、及通过导通孔导体75连接于导体图案72d的导体图案72c。 
利用同样的步骤，依次形成磁性体层61c、61b、61a和导体图案71b、72b、71a、72a。由此，形成图10所示的由5层磁 性体层61a～61e、导体图案71a～71d、72a～72d构成的电感元件60的主体部。 
接着，如图11所示，电感元件60的主体部和基底基板100分离。然后，在磁性体层61a、61e上形成导通孔。 
接着，如图12所示，通过对磁性体层61a的表面和磁性体层61e的表面进行无电解镀处理及电解镀处理，形成镀膜。然后，通过使该镀膜形成图案，形成电极62、63a、63b。 
电极62通过导通孔导体75连接于导体图案71a和导体图案72a。另外，用于连接电极62和导体图案71a的导通孔导体在此没有图示。 
接着，在磁性体层61a上形成保护膜64，覆盖电极62、63a、63b。由此，完成图2所示的电感元件60。 
如图1所示，上述电感元件60收容在形成于绝缘性基材20的空腔20b中。另外，在形成于绝缘性基材20的空腔20c的内部收容有片状电容器80。 
第1导体层31形成于绝缘性基材20的上表面(+Z侧的面)。另外，第2导体层32形成于绝缘性基材20的下表面(-Z侧的面)。第1导体层31、第2导体层32的厚度分别为5μm～30μm，以规定的形状形成图案。这些第1导体层31、第2导体层32构成印刷电路板10的电路，利用通孔导体40电连接。 
第1层间树脂绝缘层21以覆盖绝缘性基材20的上表面的方式形成。第1层间树脂绝缘层21例如由固化的预浸料构成。 
例如通过使环氧树脂、聚酯树脂、双马来酰亚胺三嗪树脂(BT树脂)、酰亚胺树脂(聚酰亚胺)、苯酚树脂、或者烯丙基化聚苯醚树脂(A-PPE树脂)等浸渗于玻璃纤维、芳族聚酰胺纤维来形成预浸料。在印刷电路板10中，第1层间树脂绝缘层21的厚度为10μm～60μm。 
在第1层间树脂绝缘层21中形成有多个导通孔21a。在导通孔21a的内部形成有导通孔导体33a。该导通孔导体33a由镀铜构成。 
第2层间树脂绝缘层22以覆盖绝缘性基材20的下表面的方式形成。第2层间树脂绝缘层22与第1层间树脂绝缘层21同样地例如由固化的预浸料构成。该第2层间树脂绝缘层22的厚度与第1层间树脂绝缘层21同样地为10μm～60μm。 
在第2层间树脂绝缘层22中形成有多个导通孔22a。在导通孔22a的内部形成有导通孔导体34a。该导通孔导体34a由镀铜构成。 
上侧的导体层33形成于第1层间树脂绝缘层21的上表面。另外，下侧的导体层34形成于第2层间树脂绝缘层22的下表面。上侧的导体层33、下侧的导体层34的厚度分别为5μm～20μm，以规定的形状形成图案。并且，上侧的导体层33利用形成于第1层间树脂绝缘层21的导通孔导体33a与第1导体层31、电感元件60和片状电容器80电连接。另外，下侧的导体层34利用形成于第2层间树脂绝缘层22的导通孔导体34a与第2导体层32和电感元件60电连接。与电感元件连接的导通孔导体是连接导通孔导体(日文：接続ビア導体)。 
阻焊层23以覆盖第1层间树脂绝缘层21的方式形成。另外，阻焊层24以覆盖第2层间树脂绝缘层22的方式形成。 
在阻焊层23上形成有多个开口23a。自该开口23a暴露的上侧的导体层、导通孔导体的上表面起到用于与电子元件相连接的焊盘(pad)的功能。而且，在开口23a的内部形成有用于覆盖焊盘表面的、由镀镍膜和镀金膜构成的两层构造的焊锡连接层51。安装于印刷电路板10的电子部件的端子借助焊锡53连接于焊锡连接层51。 
同样，在阻焊层24上形成有多个开口24a。而且，在开口的内部形成有用于覆盖下侧的导体层34的表面的、由镀镍膜和镀金膜构成的两层构造的焊锡连接层51。其借助形成于该焊锡连接层51的焊锡54连接于印刷电路板的母板。 
接着，说明上述印刷电路板10的制造方法。 
首先，如图13所示地准备覆铜层叠板(日文：銅張積層板)200。 
接着，如图14所示，例如使用CO2激光，在覆铜层叠板200上形成通孔20a。此时，从覆铜层叠板200的表面和背面分别照射激光。另外，也可以仅从覆铜层叠板200的表面侧照射激光。然后，对覆铜层叠板200的表面及通孔20a的内壁赋予例如以钯(Pd)为主要成分的催化剂。之后，对覆铜层叠板200实施无电解镀铜。由此，如图15所示，在覆铜层叠板200的表面及通孔20a的内壁形成作为晶种层的无电解镀膜203。 
接着，对具有无电解镀膜203的覆铜层叠板200实施电解镀铜。由此，如图16所示，在覆铜层叠板200的表面形成镀膜204，在通孔20a的内部形成通孔导体40。 
接着，利用压凹(tenting)法等将铜箔201、202及镀膜204形成图案。由此，如图17所示，形成由铜箔201和镀膜204构成的第1导体层31、及由铜箔202和镀膜204构成的第2导体层32。 
接着，如图18所示，例如使用刳刨机(router)等在绝缘性基材20中形成空腔20b、20c。然后，在覆铜层叠板200的下表面侧粘贴粘合片101。 
接着，如图19所示，在空腔20b中收容电感元件60，在空腔20c中收容片状电容器80。 
接着，如图20所示，在覆铜层叠板200的上表面配置由热 固性树脂构成的膜221。然后，通过对膜221进行层压处理，在覆铜层叠板200上层叠膜221。由此，如图21所示，在绝缘性基材20的上表面形成覆盖第1导体层31的第1层间树脂绝缘层21。 
接着，如图21所示，自覆铜层叠板200剥离粘合片101。在覆铜层叠板200的下表面配置由热固性树脂构成的膜222。然后，通过对膜222进行层压处理，使膜222层叠于覆铜层叠板200。由此，如图22所示，在绝缘性基材20的下表面形成覆盖第2导体层32的第2层间树脂绝缘层22。 
另外，在该状态时，在空腔20b、20c中，构成膜221、222的树脂渗出到空腔中，由该树脂填充空腔。 
接着，向第1层间树脂绝缘层21及第2层间树脂绝缘层22分别照射激光，如图23所示，形成导通孔21a、22a。 
接着，将覆铜层叠板200浸渍于无电解镀铜液中。由此，如图24所示，在第1层间树脂绝缘层21的表面及导通孔21a的内壁形成无电解镀膜205。另外，在第2层间树脂绝缘层22的表面及导通孔22a的内壁形成无电解镀膜206。 
接着，在无电解镀膜205、206的表面形成抗镀层301、302(图25)。 
接着，在自抗镀层301、302的开口301a、302a暴露的无电解镀膜205、206上实施电解镀铜。由此，如图26所示，在自抗镀层301、302暴露的无电解镀膜上形成电解镀膜207、208。 
接着，除去抗镀层301、302。然后，利用蚀刻除去电解镀膜之间的无电解镀膜205、206。由此，如图27所示，在第1层间树脂绝缘层21的表面形成上侧的导体层33，在导通孔21a中形成导通孔导体33a。另外，在第2层间树脂绝缘层22的表面形成下侧的导体层34，在导通孔22a中形成导通孔导体34a。 
接着，如图28所示，以覆盖上侧的导体层33及下侧的导体 层34的方式，在第1层间树脂绝缘层21上及第2层间树脂绝缘层22上分别形成阻焊层23、24。 
接着，如图29所示，通过在阻焊层23、24上形成开口23a、24a，使上侧的导体层33、下侧的导体层34的至少一部分暴露。 
接着，在自开口23a、24a暴露的上侧的导体层33、下侧的导体层34的表面形成无电解Ni/Pd/Au等的焊锡连接层51、52。由此，完成图1所示的印刷电路板10。 
在第1实施方式中，电感元件60收容在形成于绝缘性基材20的空腔20b中。因而，无论印刷电路板10的层构造如何，都能充分确保电感元件60的占空系数(日文：占積率)，能够得到适当的电感。 
假若在第1叠合层11或者第2叠合层12的内部形成电感，则电感的占空系数依赖于叠合层内的导体层的层数、第1层间树脂绝缘层21、第1层间树脂绝缘层21的厚度等。相对于此，在第1实施方式中，电感元件60与印刷电路板10的目的、用途等相应地预先制造。因此，无论印刷电路板10的叠合层的层构造如何，都能充分确保电感元件60的占空系数。因而，能够与印刷电路板10的用途相应地形成具有适当性能的电感。 
由以上可知，对于第1实施方式的印刷电路板10，即使在印刷电路板10上安装驱动电压较低、消耗电力较小的低电压型的微处理器，也能够通过以包含电感元件60和片状电容器80的方式构成的电路稳定地向微处理器供电。 
例如，在第1实施方式中，在绝缘性基材20的上表面形成由第1导体层31、上侧的导体层33和第1层间树脂绝缘层21构成的叠合层，在绝缘性基材20的下表面形成由第2导体层32、下侧的导体层34和第2层间树脂绝缘层22构成的第2叠合层。并不限定于此，也可以在绝缘性基材20的表面形成由3层以上的导 体层和两层以上的层间树脂绝缘层构成的叠合层。 
基材的材料并没有特别的限定。即，除绝缘性树脂之外，作为基材也可以采用Cu、Al等金属、Si等半导体材料。另外，基材也可以是由金属和树脂交替层叠而成的多层构造。 
在第1实施方式中，构成电感元件60的导体图案71a～71d、72a～72d的厚度大于导体层31～34(绝缘性基材上的导体层、叠合层的导体层)的厚度。并不限定于此，第1叠合层11、第2叠合层12也可以包含比导体图案71a～71d、72a～72d的厚度厚的导体层。 
在第1实施方式中，电感元件60由并联连接的电感器71、72形成。并不限定于此，电感元件60也可以由1个电感器构成。图3所示的电感元件的两组电感器并联连接，因此电感器的电阻降低。因此，能够得到电阻较低的电感元件。另外，电感器71、72的匝数并不限定于两匝，也可以是3匝以上。 
在第1实施方式中，在绝缘性基材20的内部收容有片状电容器80。也可以替代该片状电容器80，而如图31所示那样在第1叠合层11中设置薄膜电容器90。这样，在Z轴方向上在半导体元件(未图示)与电感元件60之间设置薄膜电容器90，从而能够稳定供电。 
绝缘性基材20、第1层间树脂绝缘层21、第2层间树脂绝缘层22、阻焊层23、24的材料能够与印刷电路板10的使用目的等相应地任意选择。例如，第1层间树脂绝缘层21、第2层间树脂绝缘层22除预浸料之外，也可以由液状或者膜状的热固性树脂、它们的混合物、以及RCF(Resin Coated copper Foil：涂树脂铜箔)构成。 
作为无电解镀的材料，也可以采用镍、钛、铬等。除无电解镀之外，也可以采用PVD膜、CVD膜。在采用PVD膜、CVD 膜的情况下，不需要催化剂。 
同样，作为电解镀膜的材料，也可以采用镍、钛、铬等。 
另外，镀包括在金属、树脂等的表面使导体(例如金属)析出成层状、及通过析出形成的导体(例如金属层)。另外，镀除电解镀、无电解镀等湿式镀之外，也包含PVD(Physical Vapor Deposition：物理气相沉积)、CVD(Chemical Vapor Deposition：化学气相沉积)等干式镀。 
另外，导体层31～34的形成方法、图案形成方法没有限定，能够与印刷电路板10的用途相应地适当选择半添加法、减去法等。 
第2实施方式
图32表示本发明的第2实施方式的印刷电路板410的截面。在该印刷电路板410中，电感元件510内置在芯基板430中，该芯基板430具有第1面(F)和该第1面的相反侧的第2面(S)。芯基板包括：具有用于内置电感元件的开口420、并具有第1面和该第1面的相反侧的第2面的绝缘性基材430A；该绝缘性基材的第1面上的第1导体层434A；该绝缘性基材的第2面上的第2导体层434B；及将该第1导体层434A和该第2导体层434B连接起来的通孔导体436。 
通孔导体436通过用镀膜对形成于绝缘性基材的通孔431内进行填充而形成。通孔431由形成于绝缘性基材的第1面侧的第1开口部431a、及形成于第2面侧的第2开口部431b形成。第1开口部431a自第1面朝向第2面地呈锥形，并且，第2开口部431b自第2面朝向第1面地呈锥形，该第1开口部431a和该第2开口部431b在绝缘性基材的内部相连。 
芯基板的第1面和绝缘性基材的第1面是相同的面，芯基板的第2面和绝缘性基材的第2面是相同的面。在芯基板430的第1 面F和电感元件上形成有第1叠合层。第1叠合层具有：形成于芯基板430的第1面F和电感元件上的绝缘层(第1层间树脂绝缘层)450A、该绝缘层450A上的导体层(上侧的导体层)458A、贯穿绝缘层450A并将第1导体层和导体层458A或将通孔导体和导体层458A连接起来的导通孔导体460A。在绝缘层450A上还形成有将电感元件的电极558GD和导体层458A连接起来的连接导通孔导体460Aa。第1叠合层还具有：位于绝缘层450A、导体层458A上的绝缘层(最上层的层间树脂绝缘层)450C、绝缘层450C上的导体层(最上层的导体层)458C、及贯穿绝缘层450C并将导体层458A和导体层458C或将导通孔导体460A、460Aa和导体层458C连接起来的导通孔导体460C。 
在芯基板430的第2面S和电感元件下形成有第2叠合层。第2叠合层具有：形成于芯基板430的第2面S和电感元件下的绝缘层(第2层间树脂绝缘层)450B、该绝缘层450B下的导体层(下侧的导体层)458B、贯穿绝缘层450B并将第2导体层和导体层458B或将通孔导体和导体层458B连接起来的导通孔导体460B。第2叠合层还具有：位于绝缘层450B、导体层458B下的绝缘层(最下层的层间树脂绝缘层)450D、绝缘层450D下的导体层(最下层的导体层)458D、及贯穿绝缘层450D并将导体层458B和导体层458D连接起来的导通孔导体460D。 
在第1叠合层和第2叠合层形成有具有开口471的阻焊层470。自阻焊层的开口暴露的导体层458C、458D、导通孔导体460C、460D的上表面起到焊盘的功能。在焊盘上形成有Ni/Pd/Au等金属膜471、472、474，在该金属膜上形成有焊锡凸块(bump)476U、476D。IC芯片借助形成于第1叠合层上的焊锡凸块476U搭载于印刷电路板。印刷电路板借助形成于第2叠合层上的焊锡凸块476D搭载于母板。 
在第2实施方式的印刷电路板410中，在形成于芯基板430的开口420中收容有电感元件510。开口420是从绝缘性基材的第1面到达第2面的通孔(开口)420。在该通孔420中填充有填充树脂450。开口420的侧壁(自开口420暴露的绝缘性基材的侧壁)与电感元件之间的间隙由填充树脂450填充。 
在第2实施方式中，由于在芯基板中内置有电感元件，因此，不增加叠合层的绝缘层的层数就能够将电感元件内置在印刷电路板中。即使由多层线圈层和树脂绝缘层交替层叠而成的电感元件内置在印刷电路板中，在第2实施方式中，芯基板上的绝缘层(第1叠合层、第2叠合层的层间树脂绝缘层)的层数也不会增加。由于芯基板的厚度通常厚于芯基板上的绝缘层的厚度，因此，在第2实施方式中，不增加芯基板上的绝缘层的层数就能够将线圈层的层数较多的电感元件内置在印刷电路板中。在较薄的印刷电路板中内置有电感较高的电感元件。在第2实施方式中，不必为了在印刷电路板中内置线圈而增加叠合层的绝缘层(层间树脂绝缘层)。在叠合层以布线图案的方式形成线圈时，绝缘层、导体层的层数增加，印刷电路板变厚。在第1叠合层或者第2叠合层中形成线圈时，第1叠合层或第2叠合层的层数容易变多。由于在印刷电路板的截面方向上对称性较差，因此，印刷电路板易于产生翘曲。但是，由于第2实施方式能够使第1叠合层和第2叠合层的绝缘层及导体层的层数相同，因此，印刷电路板的翘曲较小。 
图33表示图32中的电感元件510的放大图。电感元件具有：最下层的树脂绝缘层550A：第1线圈层558A：该线圈层558A上的树脂绝缘层550C、550E、550G和线圈层558C、558E；树脂绝缘层(最上层的树脂绝缘层)550G上的电极558GD。在图33中，电极暴露，在电极上没有形成树脂绝缘层、涂敷层。 电感元件以电极558GD朝向芯基板的第1面的方式内置在芯基板中。 
在第1树脂绝缘层(最下层的树脂绝缘层)550A上形成有第1线圈层558A。在第1线圈层558A和第1树脂绝缘层上形成有第2树脂绝缘层550C，在该第2树脂绝缘层上形成有第2线圈层558C。第1线圈层558A和第2线圈层之间利用形成于第2树脂绝缘层的导通孔导体560C相连接。在第2线圈层558C和第2树脂绝缘层上形成有第3树脂绝缘层550E。在该第3树脂绝缘层上形成有第3线圈层558E。第2线圈层558C和第3线圈层558E之间利用形成于第3树脂绝缘层的导通孔导体560E相连接。在第3线圈层558E和第3树脂绝缘层上形成有第4树脂绝缘层(最上层的树脂绝缘层)550G。在第4树脂绝缘层上形成有第4线圈层(最上层的线圈层)558G。第3线圈层558E和第4线圈层558G之间利用形成于第4树脂绝缘层的导通孔导体560G相连接。第4线圈层的一部分起到电极558GD的功能。在该电极558GD上形成有连接导通孔导体460Aa。在第2实施方式中，第4线圈层相当于最上层的线圈层，第4树脂绝缘层相当于最上层的树脂绝缘层。除最上层的线圈层之外的内层的线圈层(第1线圈层558A、第2线圈层558C、第3线圈层558E)的表面被粗糙化。在树脂绝缘层和线圈层之间难以产生剥离。第4线圈层(最上层的线圈层)的表面可以是粗糙表面，也可以不是粗糙表面。第2实施方式的电感元件具有交替层叠的树脂绝缘层和线圈层，不同层的线圈层利用树脂绝缘层内的导通孔导体相连接。第2实施方式的电感元件具有多个这样的层叠线圈，如层叠线圈CA、CB、CC，各层叠线圈并联或串联地连接。图33中的电感元件由3个层叠线圈形成(CA：图中左侧，CB：图中正中，CC：图中右侧)。各层叠线圈容易地连接。位于线圈层之间的树脂绝缘层550C、 550E、550G能够含有铁-镍合金、铁合金、非晶形合金等磁性体颗粒。使电感升高。最下层的树脂绝缘层也能够含有磁性体颗粒。使电感元件内的磁通难以泄漏到外部。在第2叠合层的位于电感元件正下方的部分形成接地、电源等导体电路，也能够防止电感值的减小、损失的增大。从这样的方面考虑，优选在最上层的线圈层和最上层的树脂绝缘层上形成含有磁性体颗粒的涂敷层。在电感元件正上方的第1叠合层中形成接地、电源等导体电路，也能够防止电感值的减小、损失的增大。涂敷层可以具有使电极暴露的开口。磁性体颗粒的量为30vol％～60vol％。通过在树脂绝缘层中混合磁性体颗粒，第1叠合层、第2叠合层的绝缘层的层数、导体层的层数变少。因此，能够减小在芯基板中内置有电感元件的印刷电路板的厚度。 
优选在电感元件的最下层的树脂绝缘层下和最上层的线圈层及最上层的树脂绝缘层上形成有磁性体膜。并且，也可以在电感元件的侧壁形成有磁性体膜。使电感元件内的磁通难以泄漏到外部。不必为了防止电感值的减少、Q值的降低，而在电感元件的正上方、正下方设置不形成导体电路的区域。由于第1叠合层和第2叠合层，导体电路的体积的平衡难以破坏。能够提供翘曲较少的印刷电路板。最下层的树脂绝缘层也可以是磁性体膜。在磁性体膜形成在最上层的线圈层和最下层的线圈层上的情况下，优选磁性体膜借助涂敷层、含有磁性体颗粒的树脂绝缘层来形成。 
在这种情况下，优选磁性体膜和涂敷层具有使电极暴露的开口。磁性体膜利用溅射等形成。作为靶材，采用氧化铁(III)等。 
各线圈层558A、558C、558E、558G由布线图案形成。图55表示该图案的形状的一例子。各线圈层形成在一个平面上。 第1线圈层～第4线圈层558A、558C、558E、558G由环状的导体电路形成。各层的线圈层由大致一周的导体电路形成。由此，形成4匝的线圈。各线圈层的电流流向相同。图中的箭头表示电流的流向。在该例子中，流向是左旋。另外，优选各线圈层在截面方向上重叠。 
下面，说明第1层叠线圈CA。在最上层的线圈层(第4线圈层)558G的一端形成有用于与第1叠合层的连接导通孔导体460Aa相连接的电极558GD。电极的形状是大致圆形状。第4线圈层在电极的相反侧的一端具有与形成于最上层的树脂绝缘层的导通孔导体560G相连接的连接部V4。第4线圈层和第3线圈层558E借助该导通孔导体560G相连接。在第3线圈层中具有用于与导通孔导体560G相连接的导通孔焊盘P3。导通孔焊盘P3形成在第3线圈层的一端。第3线圈层在导通孔焊盘P3的相反侧的一端具有与形成于第3树脂绝缘层的导通孔导体560E相连接的连接部V3。第3线圈层和第2线圈层558C借助该导通孔导体560E相连接。第2线圈层具有用于与导通孔导体560E相连接的导通孔焊盘P2。导通孔焊盘P2形成在第2线圈层的一端。第2线圈层在导通孔焊盘P2的相反侧的一端具有与形成于第2树脂绝缘层的导通孔导体560C相连接的连接部V2。第2线圈层和第1线圈层558A借助该导通孔导体560C相连接。第1线圈层具有用于与导通孔导体560C相连接的导通孔焊盘P1。导通孔焊盘P1形成在第1线圈层的一端。第1线圈层的与导通孔焊盘1的相反侧的一端连接于连接布线L1O。而且，连接布线L1O连接于第2层叠线圈。第2层叠线圈与第1层叠线圈同样，在第1线圈层和第2线圈层中流动的电流的流向相同。第2线圈层的最上层的线圈层连接于与第3线圈层相连接的连接布线。 
图57表示另一例子的层叠线圈。在该图中仅表示了最上层 和最下层的线圈层。在该例子中，各层的线圈层由导体电路(布线图案)以螺旋状形成。最上层的线圈层658A与图55所示的层叠线圈同样地具有电极658Aa和连接部658Ab。在图57的线圈中，最下层的线圈层658B的导通孔焊盘658P形成于最下层的线圈层的中心，最下层的线圈层在外周与连接布线L658相连接。在线圈层的层数为偶数时，电极形成在最上层的线圈层的外周(图57的(A))。在线圈层的层数为奇数时，电极658Aa形成于最上层的线圈层658A的中心，最下层的线圈层的导通孔焊盘658P形成于最下层的线圈层的中心(图57的(B))。 
图34表示层叠线圈的另一例子。 
图32中所示的导通孔导体460Aa(第1叠合层的连接导通孔导体)连接于第4线圈层(最上层的线圈层)558G1的电极(输入电极)558GDI，电流逆时针地流动大致半周，到达第4线圈层558G1的输入连接部V4I(图34的(D))。第4线圈层558G1通过导通孔导体560G连接于第3线圈层558E1的输入焊盘P3I。电流逆时针地流动大致半周，到达第3线圈层558E1的输入连接部V3I(图34的(C))。第3线圈层558E1通过导通孔导体560E连接于第2线圈层558C1的输入焊盘P2I(图34的(B))。电流逆时针地流动大致半周，到达第2线圈层558C1的输入连接部V2I(图34的(B))。第2线圈层558C2通过导通孔导体560C连接于第1线圈层558A的输入焊盘P1I(图34的(A))。电流逆时针地在第1线圈层558A中流动大致一周，自该第1线圈层558A的输出导通孔焊盘P1O经由导通孔导体560C连接于第2线圈层558C2的输出连接部V2O。电流逆时针地流动大致半周，到达第2线圈层558C2的输出导通孔焊盘P2O(图34的(B))。第2线圈层通过导通孔导体560E连接于第3线圈层558E2的输出连接部V3O(图34的(C))。电流逆时针地流动大致半周，到达 第3线圈层558E 2的输出导通孔焊盘P3O(图34的(C))。第3线圈层通过导通孔导体560G连接于第4线圈层558G2的输出连接部V4O(图34的(D))。电流逆时针地流动大致半周，到达连接布线L1O(图34的(D))。图34所示的层叠线圈通过连接布线串联或并联地连接于另一个层叠线圈。第4线圈层558G也可以在输出连接部V4O的相反侧的一端具有电极(输出电极)558GDO(图59)。在这种情况下，图34所示的层叠线圈不连接于另一个层叠线圈，而通过输出电极上的连接导通孔导体460Aa连接于第1叠合层的导体层。除最下层的线圈层之外的线圈层(第4线圈层、第3线圈层、第2线圈层)由以布线图案的方式形成的输入电路558G1、558E1、558C1和输出电路558G2、558E2、558C2形成。各输入电路和各输出电路由大致半周的布线图案形成(图34)。 
第1线圈层(最下层的线圈层)由大致1周的螺旋形状的布线图案形成。 
除最下层的线圈层之外的线圈层由两个布线图案形成。在第2实施方式中，层叠线圈通过相邻的相同形状的层叠线圈和连接布线L1O相连接。第2实施方式的电感元件510由3个层叠线圈形成。 
在电感元件具有多个层叠电感器的情况下，电感元件可以具有共用的输出电极KD(图58的(A))。各层叠电感器各自具有输入电极558GDI，各层叠电感器的各输出电极558GDO连接于共用的输出电极KD(图58的(B))。在这种情况下，各层叠电感器并联连接。也可以在各层叠线圈的各输出电极上形成有连接导通孔导体(图58的(C))。在这种情况下，各层叠线圈利用叠合层内的连接电路连接于连接端子。多个层叠线圈在叠合层内相连接。 
在多个层叠线圈并联连接时，多个层叠线圈以较低的电阻相连接。因此，即使由多个层叠线圈形成电感元件，也能够得到低电阻的电感元件。在图58中表示了形成于最上层的树脂绝缘层550G上的对准标记ALM。在电感元件具有对准标记ALM时，与芯基板的对准标记相关联地将电感元件收容在芯基板的开口中。连接导通孔导体与电极之间的连接可靠性升高。 
图33、图34等所示的电感元件具有电极。因此，在该电感元件内置于印刷电路板的芯基板中时，能够在电极上形成连接导通孔导体用的开口。电感元件的电极与连接导通孔导体之间的连接可靠性升高。 
形成于电极和最上层的树脂绝缘层上的含有磁性体颗粒的涂敷层、磁性体膜可以具有使电极暴露的开口。也可以是在将电感元件内置于芯基板中之后，到达电极的连接导通孔导体用的开口不贯穿涂敷层、磁性体膜。在形成连接导通孔导体用的开口时，电感元件、该电极不易受到损伤。即使电感元件内置于印刷电路板中，也能发挥电感元件的初始性能。 
电感元件也可以由含有无机颗粒的树脂膜覆盖。树脂膜不具有磁性。树脂膜、涂敷膜除颗粒之外，还含有环氧树脂等树脂。电感元件与填充树脂之间的接合强度升高。能够防止由电感元件与填充树脂间的剥离引起的印刷电路板内的导体层断线等问题。涂敷膜除磁性体颗粒之外，还可以含有不具有磁性的无机颗粒。作为不具有磁性的无机颗粒，能够列举出二氧化硅颗粒、氧化铝颗粒。能够减小涂敷膜的热膨胀系数。 
电感元件由交替层叠的树脂绝缘层和线圈层形成，具有用于与印刷电路板的连接导通孔导体相连接的电极。因此，能够通过调整树脂绝缘层的层数、线圈层的层数来调整电感元件的厚度。因而，考虑着芯基板的厚度制造电感元件。并且，利用 线圈层的层数、层叠电感器的数量来调整电感值。因而，本发明的实施方式的电感元件适用于内置在芯基板中的元件。另外，由于印刷电路板和电感元件利用连接导通孔导体相连接，因此，本发明的实施方式的电感元件适用于内置在印刷电路板中的元件。电感元件也可以由不具有磁性的树脂膜覆盖。能够抑制电感元件的劣化。 
在实施方式中，叠合层和电感元件利用在印刷电路板的技术领域中正使用的技术来制造。由于分别制造叠合层和电感元件，因此，能够使线圈层的布线图案的厚度厚于叠合层的导体层的厚度。因此，能够在印刷电路板中内置电阻值较低的电感元件，能够制造具有微细的导体电路的印刷电路板。(线圈层的布线图案的厚度)/(叠合层的导体层的厚度)优选为1.2倍～3倍。能够得到电阻值较低、电感值较大的电感元件。能够得到较薄且具有微细的电路的印刷电路板。 
在最上层的线圈层的表面是粗糙表面的情况下，能够防止填充树脂、涂敷层、树脂膜与电感元件间的剥离。在最上层的线圈层的表面不是粗糙表面的情况下，在电极与连接导通孔导体之间难以存在树脂。能够防止电极与连接导通孔导体间的剥离。优选电感元件的自连接导通孔导体用的开口暴露的电极的上表面平坦，除此之外的最上层的线圈层的表面为凹凸。能够防止填充树脂、涂敷层、树脂膜与电感元件间的剥离和电极与连接导通孔导体间的剥离。 
图35～图40表示第2实施方式的电感元件的制造工序。 
(含有磁性体颗粒的树脂绝缘层用膜的制作)
(A)含树脂溶液的制作
向ME K6.8g与二甲苯27.2g的混合溶剂中添加环氧树脂(ジヤパン·エポキシ·レジン公司制，商品名称：环氧树脂 (epikote)1007)85g和氧化铁(III)等磁性体颗粒。作为磁性体颗粒的例子，能够列举出钴氧化铁、钡铁氧体等。 
(B)树脂绝缘层用膜的制作
向上述(A)的含树脂溶液中添加作为固化剂的双氰胺(ビイ·テイ·アイ·ジヤパン公司制，商品名称：CG-1200)和固化催化剂(日本四国化成公司制，商品名称：キユアゾ一ル2E 4HZ)。之后，利用三个辊对该混合物进行混炼，形成树脂绝缘层用溶液。固化剂和固化催化剂的添加量均为每100g环氧树脂添加3.3g。 
利用辊涂机(サ一マトロニクス贸易公司制)将该树脂绝缘层用溶液涂敷在聚对苯二甲酸乙二醇酯的片材上。然后，在160℃、5分钟的条件下将该溶液加热干燥，除去溶剂。能够得到含有磁性体颗粒的树脂绝缘层用膜。厚度约为20μm～50μm。 
该树脂绝缘层用膜中的磁性体颗粒的量为30vol％～60vol％。另外，也可以是，树脂绝缘层用膜不含有磁性体颗粒，而含有二氧化硅、氧化铝等的无机颗粒。 
准备市面上销售的双面覆铜层叠板530和铜箔534A、534B，在双面覆铜层叠板的两个面层叠铜箔(图35的(A))。利用超声波将铜箔的外周部和作为支承板的双面覆铜层叠板530的外周部接合(图35的(B))。在图35的(B)中，接合部用536A、536B表示。在铜箔534A、534B上层叠有上述(B)的膜，之后使该膜固化，从而形成最下层的树脂绝缘层550A、550B(图35的(C))。第2实施方式的树脂绝缘层由环氧树脂等树脂和磁性体颗粒形成。 
在树脂绝缘层550A、550B上形成无电解镀膜552A、552B(图36的(A))。在无电解镀膜上形成规定图案的抗镀层，利用电解镀，在自抗镀层暴露的无电解镀膜552A、552B上形成 电解镀膜556A、556B。之后，除去抗镀层，除去电解镀膜556A、556B间的无电解镀膜。形成由无电解镀膜552A、552B和无电解镀膜上的电解镀膜556A、556B形成的第1线圈层558A、558B(图36的(B))。在第1线圈层和最下层的树脂绝缘层上层叠上述(B)的膜，之后使该膜固化，从而形成第2树脂绝缘层550C、550D(图36的(C))。 
利用激光在第2树脂绝缘层550C、550D上形成到达第1线圈层的导通孔焊盘P1I、P1O的导通孔导体用开口551C、551D(图37的(A))。在第2树脂绝缘层550C、550D上及导通孔导体用开口551C、551D内形成无电解镀膜552C、552D(图37的(B))。 
在无电解镀膜552C、552D上形成规定图案的抗镀层554C、554D(图38的(A))。利用电解镀，在自抗镀层暴露的无电解镀膜上形成电解镀膜556C、556D(图38的(B))。除去抗镀层，除去电解镀膜556C、556D间的无电解镀膜。形成由无电解镀膜552C、552D和无电解镀膜上的电解镀膜556C、556D形成的第2线圈层558C、558D、导通孔导体560C、560D和连接部V2I、V2O(图38的(C))。导通孔导体560C、560D将第1线圈层的导通孔焊盘和第2线圈层的连接部连接起来。只要第2线圈层具有电极，就完成了具有两层线圈层的层叠线圈。将第2线圈层的表面粗糙化(图39的(A))。 
利用与第2树脂绝缘层的形成方法和第2线圈层的形成方法同样的方法，在第2树脂绝缘层和第2线圈层上依次形成第3树脂绝缘层550E、550F、第3线圈层558E、558F、第4树脂绝缘层550G、550H和第4线圈层(最上层的线圈层)558G、558H。在最上层的树脂绝缘层上，除线圈层之外还以布线图案的方式形成有输入电极、连接布线、输出电极。在覆铜层叠板上形成 两个层叠体LA、LB。完成由层叠线圈和覆铜层叠板构成的层叠体。在图39的(B)中，在覆铜层叠板的一个面上图示了3个层叠线圈(第1层叠线圈CA、第2层叠线圈CB、第3层叠线圈CC)。在该例子中，电感元件由第1层叠线圈CA、第2层叠线圈CB、第3层叠线圈CC。第1层叠线圈具有输入电极558GDI，第3层叠线圈具有输出电极558GDO。第1层叠线圈和第2层叠线圈利用未图示的连接布线相连接。第2层叠线圈和第3层叠线圈利用未图示的连接布线相连接。第1层叠线圈、第2层叠线圈和第3层叠线圈串联连接。在各线圈层和各层叠线圈中流动的电流的流向相同。第3树脂绝缘层的导通孔导体560E、560F将第2线圈层和第3线圈层连接起来，第4树脂绝缘层的导通孔导体560G、560H将第3线圈层和第4线圈层连接起来。将第1、第2和第3线圈层的表面粗糙化。未将第4线圈层的表面粗糙化。也可以是，第1层叠线圈、第2层叠线圈和第3层叠线圈(多个层叠线圈)各自具有输入电极和输出电极，各层叠线圈并联连接。另外，各层叠线圈也可以并联连接于共用电极。 
利用刳刨机等沿着图39的(B)所示的接合部位536A、536B内侧的X1、X1线切断层叠体，层叠体分离开成为带有铜箔534A的层叠线圈、带有铜箔534B的层叠线圈和双面覆铜层叠板530(图40的(A))。在第4线圈层和最上层的树脂绝缘层上粘贴PET膜535(图40的(B))，利用蚀刻除去铜箔534A。之后，剥离PET膜，完成了电感元件510(图40的(C))。 
图41～图45表示了第2实施方式的印刷电路板410的制造方法。 
(1)由绝缘性基材430A和在其两个面层叠的铜箔432构成的双面覆铜层叠板430Z是起始材料。绝缘性基材的厚度为100μm～400μm。在厚度小于100μm时，基板强度过低。在厚 度大于400μm时，印刷电路板的厚度变厚。绝缘性基材具有第1面F和该第1面的相反侧的第2面S。对铜箔432的表面实施了未图示的黑化处理(图41的(A))。 
(2)自绝缘性基材的第1面F侧向双面覆铜层叠板430Z照射激光。形成从绝缘性基材的第1面朝向第2面变细的第1开口部431a(图41的(B))。 
(3)自绝缘性基材的第2面S侧向双面覆铜层叠板430Z照射激光。形成从绝缘性基材的第2面朝向第1面变细的第2开口部431b(图41的(C))。第2开口部431b在绝缘性基材内与第1开口部431a相连，形成通孔导体用的通孔。 
(4)利用无电解镀处理，在通孔的内壁和铜箔上形成无电解镀膜433(图41的(D))。 
(5)利用电解镀处理，在无电解镀膜上形成电解镀膜437。在通孔内形成通孔导体436。通孔导体436由形成于通孔的内壁的无电解镀膜433和填充通孔的电解镀膜437形成(图41的(E))。 
(6)在芯基板430的表面的电解镀膜437上形成规定图案的抗蚀层435(图41的(F))。 
(7)除去自抗蚀层暴露的电解镀膜437、无电解镀膜433、铜箔432。之后，除去抗蚀层，形成导体层434A、434B和通孔导体436(图42的(A))。 
(8)利用激光在绝缘性基材430A的中央部形成用于收容电感元件的开口420，完成了芯基板(图42的(B))。芯基板的厚度CT(图42的(B))为120μm～450μm。 
(9)在芯基板的第1面粘贴带494。用带封堵开口420(图42的(C))。作为带494的例子，能够列举出PET膜。 
(10)在自开口420暴露的带494上放置电感元件(图42 的(D))。此时，电极朝向带。收容在芯基板的开口420中的电感元件的厚度是芯基板的厚度的30％～100％。 
(11)在芯基板430的第2面S上层叠B阶段的预浸料。利用加热加压使树脂自预浸料渗出到开口内，用填充剂(树脂填充剂)450填充开口420(图42的(E))。用填充剂充满开口的内壁和电感元件间的间隙。将电感元件固定在芯基板上。也可以替代预浸料而层叠层间绝缘层用树脂膜。预浸料具有玻璃布等加强材料，但层间树脂绝缘层用树脂膜不具有加强材料。两者均优选含有玻璃颗粒等无机颗粒。填充剂含有二氧化硅等无机颗粒。 
(12)在带剥离之后(图43的(A))，在芯基板430的第1面F上层叠B阶段的预浸料。将芯基板的第1面和第2面上的预浸料固化。在芯基板的第1面和第2面上形成绝缘层(层间树脂绝缘层)450A、450B(图43的(B))。 
(13)自第1面侧，利用CO2气体激光在绝缘层450A上形成到达电感元件的电极的连接导通孔导体用的开口451A。同时，形成到达导体层434A、通孔导体436的导通孔导体用的开口451。自第2面侧，在绝缘层450B上形成到达导体层434B、通孔导体436的导通孔导体用的开口451(参照图43的(C))。在绝缘层450A、450B上形成粗糙表面(未图示)。 
(14)利用无电解镀处理，在导通孔导体用的开口的内壁和绝缘层上形成无电解镀膜452(图43的(D))。 
(15)在无电解镀膜452上形成抗镀层454(图44的(A))。 
(16)利用电解镀处理，在自抗镀层暴露的无电解镀膜上形成电解镀膜456(参照图44的(B))。 
(17)接着，利用5％NaOH除去抗镀层454。之后，利用蚀刻除去自电解镀铜膜暴露的无电解镀膜452，形成由无电解 镀膜452和电解镀膜456构成的导体层458A、458B。导体层458A、458B包含多个导体电路、导通孔导体的焊盘。同时，形成导通孔导体460A、460B、连接导通孔导体460Aa(图44的(C))。导通孔导体460A、460B将芯基板的导体层、通孔导体和绝缘层上的导体层458A、458B连接起来。连接导通孔导体460Aa将电感元件的电极(输入电极、输出电极)和绝缘层上的导体层458A连接起来。 
(18)重复图43的(A)～图44的(C)的处理，在绝缘层450A、450B上形成最上层和最下层的绝缘层450C、450D。在最上层和最下层的绝缘层450C、450D上形成导体层458C、458D。在最上层和最下层的绝缘层450C、450D上形成导通孔导体460C、460D，导体层458A、458B和导体层458C、458D利用这些导通孔导体460C、460D相连接(图44的(D))。在芯基板的第1面上形成第1叠合层，在芯基板的第2面下形成第2叠合层。各叠合层具有用于将绝缘层与导体层不同的导体层连接起来的导通孔导体。在第2实施方式中，第1叠合层还具有连接导通孔导体。 
(19)在第1叠合层和第2叠合层上形成具有开口471的阻焊层470(图45的(A))。开口471使导体层、导通孔导体的上表面暴露。该部分起到焊盘的功能。 
(20)在焊盘上形成由镍层472和镍层472上的金层474形成的金属膜(图45的(B))。除镍-金层之外，还能够列举出由镍-钯-金层构成的金属膜。在图32所示的印刷电路板中，仅在第1叠合层中具有连接导通孔导体。因此，也可以是第2叠合层在电感元件的下侧不具有导体电路。能够抑制电感值降低。在第2叠合层的位于电感元件正下方的部分不具有导体电路时，印刷电路板易于产生翘曲。在这种情况下，优选第1叠合 层的绝缘层的厚度厚于第2叠合层的绝缘层的厚度。作为另一例子，优选第1叠合层的绝缘层不具有加强材料，第2叠合层的绝缘层具有加强材料。使印刷电路板的翘曲减少。 
(21)之后，在第1叠合层的焊盘上形成焊锡凸块476U，在第2叠合层的焊盘上形成焊锡凸块476D。完成了具有焊锡凸块的印刷电路板410(图32)。 
借助焊锡凸块476U将IC芯片(未图示)安装于印刷电路板410。之后，借助焊锡凸块476D将印刷电路板搭载于母板。 
第2实施方式的第1改变例
图46～图51表示第2实施方式的第1改变例的电感元件的制造工序。 
与图35的(B)同样地将双面覆铜层叠板530和铜箔534A、534B接合(图46的(A))。在该铜箔534A、534B上形成由Cu/Ni/Cu膜构成的第1导体电路558AB、558BB(图46的(B))。 
在铜箔534A、534B和第1导体电路558AB、558BB上形成与第2实施方式同样的含有磁性体颗粒的树脂绝缘层550A、550B(图47的(A))。利用激光，在该树脂绝缘层550A、550B上形成导通孔导体用的开口551A、551B(图47的(B))。将树脂绝缘层550A、550B的表面粗糙化(图47的(C))。 
在树脂绝缘层550A、550B的表面和导通孔导体用的开口551A、551B内形成无电解镀膜552C、552D(图48的(A))。在无电解镀膜552C、552D上形成规定图案的抗镀层554C、554D(图48的(B))。利用电解镀，在自抗镀层暴露的无电解镀膜上形成电解镀膜556C、556D(图48的(C))。在抗镀层除去之后，除去自电解镀膜暴露的无电解镀膜，在树脂绝缘层550A、550B上形成由无电解镀膜552C、552D和电解镀膜556C、556D形成的线圈层558C、558D。在树脂绝缘层550A、 550B上形成将第1导体电路和线圈层连接起来的导通孔导体560C、560D(图48的(D))。 
在线圈层558C、558D的表面形成粗糙化层558β(图49的(A))。重复图47的(A)～图49的(A)所示的处理。形成具有4层线圈层和3层树脂绝缘层的层叠线圈(图49的(B))。 
与第2实施方式同样地利用刳刨机等沿着接合部位536A、536B内侧的X1、X1线切断层叠体(图50的(A))。层叠体在铜箔534A、534B与双面覆铜层叠板530Z之间分离(图50的(B))。 
除去铜箔534A和构成第1导体电路558AB的一部分的Cu膜。之后，利用蚀刻自第1导体电路选择性地除去Ni层。形成线圈层(最上层的线圈层)558A和电极。完成了电感元件510(图51)。电感元件以线圈层558A朝向芯基板的第1面的方式收容在印刷电路板中。在该实施方式中，最上层的线圈层埋在最上层的树脂绝缘层中。 
第2实施方式的第2改变例
图52表示第2实施方式的第2改变例的印刷电路板410的截面。 
在第2实施方式的第2改变例中，在电感元件的最上层的线圈层(第4线圈层)558G上形成有导体柱(突出电极)498。突出电极由铜形成。形成有突出电极的位置是最上层的线圈层的一端。在该突出电极上形成有连接导通孔导体。第4线圈层558G和连接导通孔导体460Aa通过该导体柱498相连接。 
在第2实施方式的第2改变例的印刷电路板410中，由于导体柱498，对电感元件的厚度能够进行调整。 
即使将比芯基板430的厚度薄的电感元件510内置于芯基板中，电感元件也能够配置在芯基板的大致中心。芯基板的中 心线C1-C1和电感元件的中心线接近。由于内置有电感元件的印刷电路板为对称构造，因此能够抑制翘曲。 
在第2实施方式中，优选形成线圈层的布线图案的厚度厚于芯基板的导体层的厚度。线圈层的电阻值变小。 
第3实施方式
图53表示第3实施方式的印刷电路板410的截面。在第3实施方式中，第2叠合层在包含线圈层在内的区域的正下方不具有导体层。能够抑制电感值减少。第2叠合层的导体层具有导体电路459Bo，该导体电路459Bo从芯基板下方越过间隙内的填充树脂延伸至电感元件的外周的正下方。该间隙是指电感元件与芯基板的侧壁之间的空间。由于形成有该导体电路459Bo，因此，即使第2叠合层的导体层在电感元件正下方具有开口，印刷电路板的翘曲也较小。另外，第2叠合层不易产生裂纹。 
在第3实施方式中，优选形成线圈层的布线图案的厚度厚于芯基板的导体层的厚度。线圈层的电阻值变小。 
第4实施方式
图54表示第4实施方式的印刷电路板410的截面。在第4实施方式中，第2叠合层的位于电感元件的正下方的部分由具有电源用、接地用的固体层(固体图案)459F、459H等导体电路的层和不具有导体电路的层形成。优选在电感元件正下方，在第2叠合层的绝缘层450B(芯基板正下方的绝缘层)下没有形成导体层。接近电感元件的导体层在电感元件正下方不具有导体电路。导体层在电感元件正下方具有开口。另外，电感元件正下方的固体层具有狭缝59Fs、59Hs，被分割成多个。优选电感元件到电感元件正下方的导体电路的距离K为60μm以上。优选该距离K为60μm～400μm。能够抑制电感降低。 
在第4实施方式的印刷电路板中，形成于电感元件的正下 方的固体层459F隔着多个绝缘层与电感元件分开，因此，电感值不易变小。优选接近芯基板的两层导体层在电感元件正下方不具有导体电路。并且，由于固体层459F、459H被分割，因此，电感值不易变小。 
在第4实施方式中，优选形成线圈层的布线图案的厚度厚于芯基板的导体层的厚度。线圈层的电阻值变小。 
第5实施方式的电感元件和印刷电路板
图56表示第5实施方式的电感元件和内置有该电感元件的印刷电路板。 
与第2实施方式同样地将铜箔接合于覆铜层叠板。在最下层的树脂绝缘层上形成下侧的电极和第1线圈层。下侧的电极形成于第1线圈层的一端，在第1线圈层的另一端形成有导通孔焊盘。在最下层的树脂绝缘层和第1线圈层上形成第2树脂绝缘层。在第2树脂绝缘层上形成到达导通孔焊盘的导通孔导体用的开口。在第2树脂绝缘层上形成第2线圈层和上侧的电极。第1线圈层和第2线圈层利用导通孔导体相连接。在该例子中，电感元件在上下具有电极(上侧的电极和下侧的电极)。在上下具有电极的电感元件内置于芯基板中时，第2叠合层的导体层和电感元件利用下侧的连接导通孔导体460Bb相连接，第1叠合层的导体层和电感元件利用上侧的连接导通孔导体460Aa相连接。下侧的连接导通孔导体连接于下侧的电极，上侧的连接导通孔导体连接于上侧的电极。即使内置有电感元件，也能够简单地进行印刷电路板内的布线设计。在截面方向上印刷电路板易于形成对称。另外，由于电感元件被连接导通孔导体夹持，因此，电感元件与叠合层的导体层间的连接可靠性升高。 
在第5实施方式中，优选形成线圈层的布线图案的厚度厚于芯基板的导体层的厚度。线圈层的电阻值变小。 
第6实施方式
第6实施方式的电感元件的树脂绝缘层不含有磁性体颗粒。第6实施方式的电感元件的树脂绝缘层由二氧化硅等无机颗粒和环氧树脂等树脂形成。 
(含有无机颗粒的树脂绝缘层用膜的制作)
(A)含树脂溶液的制作
向MEK6.8g与二甲苯27.2g的混合溶剂中添加环氧树脂(ジヤパン·エポキシ·レジン公司制，商品名称：环氧树脂(epikote)1007)85g和二氧化硅等的无机颗粒。无机颗粒不包括磁性体颗粒。 
(B)树脂绝缘层用膜的制作
向上述(A)的含树脂溶液中添加作为固化剂的双氰胺(ビイ·テイ·アイ·ジヤパン公司制，商品名称：CG-1200)和固化催化剂(日本四国化成公司制，商品名称：キユアゾ一ル2E 4HZ)。之后，利用三个辊对该混合物进行混炼，形成树脂绝缘层用溶液。固化剂和固化催化剂的添加量均为每100g环氧树脂添加3.3g。 
利用辊涂机(サ一マトロニクス贸易公司制)将该树脂绝缘层用溶液涂敷在聚对苯二甲酸乙二醇酯的片材上。然后，在160℃、5分钟的条件下将该溶液加热干燥，除去溶剂。能够得到含有无机颗粒的树脂绝缘层用膜。该树脂绝缘层用膜的厚度约为20μm～50μm。另外，固化后的树脂绝缘层中的无机颗粒的量为30vol％～60vol％。 
(C)电感元件的制造方法
图33表示第6实施方式的电感元件。 
第6实施方式的电感元件的制造方法与第1实施方式的电感元件的制造方法相同。 
在第6实施方式中，通过采用该含有无机颗粒的树脂绝缘层用膜，能够与第1实施方式同样地得到电感元件。在第6实施方式中，包含最上层和最下层的树脂绝缘层在内的树脂绝缘层由无机颗粒和环氧树脂等树脂形成。 
(D)印刷电路板的制造方法
图32表示第6实施方式的印刷电路板。 
第6实施方式的印刷电路板的制造方法与第1实施方式的印刷电路板的制造方法相同。 
第6实施方式的改变例
(A)树脂溶液的制作
向MEK6.8g与二甲苯27.2g的混合溶剂中添加环氧树脂(ジヤパン·エポキシ·レジン公司制，商品名称：环氧树脂(epikote)1007)85g和氧化铁(III)等磁性体颗粒。作为磁性体颗粒的例子，能够列举出钴氧化铁、钡铁氧体等。 
(B)填充树脂溶液的制作
向上述(A)的含树脂溶液中添加作为固化剂的双氰胺(ビイ·テイ·アイ·ジヤパン公司制，商品名称：CG-1200)和固化催化剂(日本四国化成公司制，商品名称：キユアゾ一ル2E4HZ)。之后，利用三个辊对该混合物进行混炼，形成树脂绝缘层用溶液。固化剂和固化催化剂的添加量均为每100g环氧树脂添加3.3g。 
(C)电感元件的制作
在第6实施方式的改变例中使用的电感元件是第6实施方式的电感元件。 
(D)印刷电路板的制作
与第1实施方式同样地制造芯基板，在芯基板的第1面粘贴带(图42的(C))。 
电感元件放置在带上。电感器的电极与带相对。电感器的电极与芯基板的第1面相对(图42的(D))。 
利用分配器向电感元件和芯基板之间(空间)加入上述(B)的填充树脂溶液。之后，对填充树脂溶液进行干燥和固化。在电感元件和芯基板之间(空间)形成填充树脂450(图60的(A))。该填充树脂中的磁性体颗粒的量为30vol％～60vol％。 
之后，自芯基板将带剥离。然后，在芯基板的第1面和电感元件上形成第1层间树脂绝缘层。在芯基板的第2面和电感元件下形成第2层间树脂绝缘层(图43的(B))。之后，利用与图43的(C)～图45的(B)同样的工序制造印刷电路板(图60的(B))。在该实施方式中，在第2叠合层的第2层间树脂绝缘层与电感元件之间存在含有磁性体颗粒的填充树脂。因此，即使在电感元件正下方的第2层间树脂绝缘层下形成下侧的导体层，也能够抑制电感值降低。由于能够在第2叠合层的位于电感元件正下方的部分形成导体层，因此，能够提供一种较薄的印刷电路板。并且，印刷电路板的翘曲变小。 
第7实施方式
在第3实施方式中，第2叠合层在包含线圈层的区域的正下方不具有导体层。 
在该例子中，在第2叠合层的位于电感元件正下方的部分形成有线圈层(图61)。在该例子中，电感元件的线圈层为两层。图61的(B)表示各线圈层的俯视图。图61中的附图标记L 1是电感元件的最上层的线圈层的俯视图，附图标记L2是电感元件的最下层的线圈层的俯视图。图61中的附图标记L 3表示电感元件正下方的下侧的导体层，图61中的附图标记L4表示电感元件正下方的最下层的导体层。在第2叠合层的位于电感元件正下方的部分形成有线圈层。下侧的导体层和最下侧的导体层 在电感元件的正下方具有线圈层。形成于第2叠合层的线圈层通过第2叠合层的导通孔导体与电感元件相连接。在该例子中，由电感元件的线圈层和第2叠合层内的线圈层形成电感器。电感值变大。优选电感元件内的线圈层与第2叠合层的线圈层重叠。即，在这些线圈层等倍地投射于芯基板的第1面时，各线圈层的投影重叠。 
在形成有第2叠合层时，通过精心设计导通孔导体的位置、抗镀层的图案，利用与第2实施方式同样的方法制造图61所示的印刷电路板。 
在各实施方式、各改变例、各实施例中，优选电感元件内的各线圈层重叠。即，在各线圈层等倍地投影于芯基板的第1面时，各线圈层的投影重叠。 
优选各实施方式、各改变例、实施例所示的电感元件具有对准标记ALM(图58)。另外，也可以是线圈层内的导通孔焊盘、连接部的宽度小于线圈层的布线宽度。电感器的电阻降低。 
(实施例1)
图35～图40表示实施例1的电感元件的制造工序。 
(含有磁性体颗粒的树脂绝缘层用膜的制作)
(A)含树脂溶液的制作
向ME K6.8g与二甲苯27.2g的混合溶剂中添加环氧树脂(ジヤパン·エポキシ·レジン公司制，商品名称：环氧树脂(epikote)1007)85g和氧化铁(III)。 
(B)树脂绝缘层用膜的制作
向上述(A)的含树脂溶液中添加作为固化剂的双氰胺(ビイ·テイ·アイ·ジヤパン公司制，商品名称：CG-1200)和固化催化剂(日本四国化成公司制，商品名称：キユアゾ一ル2E4HZ)。之后，利用三个辊对该混合物进行混炼，形成树 脂绝缘层用溶液。固化剂和固化催化剂的添加量均为每100g环氧树脂添加3.3g。 
利用辊涂机(サ一マトロニクス贸易公司制)将该树脂绝缘层用溶液涂敷在聚对苯二甲酸乙二醇酯的片材上。然后，在160℃、5分钟的条件下将该溶液加热干燥，除去溶剂。树脂绝缘层用膜的厚度约为50μm，氧化铁(III)的量为45vol％。 
准备市面上销售的双面覆铜层叠板530和铜箔534A、534B，在双面覆铜层叠板的两个面层叠铜箔(图35的(A))。利用超声波将铜箔的外周部和双面覆铜层叠板530的外周部接合(图35的(B))。在铜箔534A、534B上层叠有上述(B)的膜，之后使该膜固化，从而形成最下层的树脂绝缘层550A、550B(图35的(C))。 
在树脂绝缘层550A、550B上形成无电解镀铜膜552A、552B(图36的(A))。在无电解镀铜膜上形成规定图案的抗镀层，利用电解镀，在自抗镀层暴露的无电解镀铜膜552A、552B上形成电解镀膜556A、556B。之后，除去抗镀层，除去电解镀膜556A、556B间的无电解镀铜膜。形成由无电解镀铜膜552A、552B和无电解镀铜膜上的电解镀铜膜556A、556B形成的第1线圈层558A、558B(图36的(B))。在第1线圈层和最下层的树脂绝缘层上层叠上述(B)的膜，之后使该膜固化，从而形成第2树脂绝缘层550C、550D(图36的(C))。 
利用激光在第2树脂绝缘层550C、550D上形成到达第1线圈层的导通孔焊盘P1I、P1O的导通孔导体用开口551C、551D(图37的(A))。在第2树脂绝缘层550C、550D上及导通孔导体用开口551C、551D内形成无电解镀铜膜552C、552D(图37的(B))。 
在无电解镀铜膜552C、552D上形成规定图案的抗镀层 554C、554D(图38的(A))。利用电解镀，在自抗镀层暴露的无电解镀铜膜上形成电解镀膜556C、556D(图38的(B))。除去抗镀层，除去电解镀膜556C、556D间的无电解镀铜膜。形成由无电解镀铜膜552C、552D和无电解镀铜膜上的电解镀铜膜556C、556D形成的第2线圈层558C、558D、导通孔导体560C、560D和连接部V2I、V2O(图38的(C))。导通孔导体560C、560D将第1线圈层的导通孔焊盘和第2线圈层的连接部连接起来。将第2线圈层的表面粗糙化(图39的(A))。 
利用与第2树脂绝缘层的形成方法和第2线圈层的形成方法同样的方法，在第2树脂绝缘层和第2线圈层上依次形成第3树脂绝缘层、第3线圈层、第4树脂绝缘层和第4线圈层(最上层的线圈层)。在最上层的树脂绝缘层上，除线圈层之外还以布线图案的方式形成有输入电极、连接布线、输出电极。在覆铜层叠板上形成两个层叠体。完成了由层叠线圈和覆铜层叠板构成的层叠体。在图39的(B)中，在覆铜层叠板的一个面上图示了3个层叠线圈(第1层叠线圈CA、第2层叠线圈CB、第3层叠线圈CC)。在该例子中，电感元件由第1层叠线圈CA、第2层叠线圈CB、第3层叠线圈CC形成。各层叠线圈具有输入电极558GDI，各层叠线圈具有输出电极558GDO。各层叠线圈的输出电极利用未图示的连接布线连接于共用电极KD。第1层叠线圈、第2层叠线圈和第3层叠线圈并联连接。在各线圈层和各层叠线圈中流动的电流的流向相同。 
利用刳刨机等沿着图39的(B)所示的接合部位536A、536B内侧的X1、X1线切断层叠体，层叠体分离开成为带有铜箔534A的层叠线圈、带有铜箔534B的层叠线圈和双面覆铜层叠板530(图40的(A))。在第4线圈层和最上层的树脂绝缘层上粘贴PET膜535(图40的(B))，利用蚀刻除去铜箔534A。之后， 剥离PET膜，完成了电感元件510(图40的(C))。各树脂绝缘层的厚度为50μm，各线圈层的厚度为30μm，电感元件的厚度约为230μm。 
图41～图45表示了实施例的印刷电路板410的制造方法。 
(1)由绝缘性基材430A和在其两个面层叠的铜箔432构成的双面覆铜层叠板430Z是起始材料。绝缘性基材的厚度为200μm。铜箔的厚度为3μm。对铜箔432的表面实施了未图示的黑化处理(图41的(A))。 
(2)自绝缘性基材的第1面F侧向双面覆铜层叠板430Z照射激光。形成从绝缘性基材的第1面朝向第2面变细的第1开口部431a(图41的(B))。 
(3)自绝缘性基材的第2面S侧向双面覆铜层叠板430Z照射激光。形成从绝缘性基材的第2面朝向第1面变细的第2开口部431b(图41的(C))。第2开口部431b在绝缘性基材内与第1开口部431a相连，形成通孔导体用的通孔。 
(4)利用无电解镀铜处理，在通孔的内壁和铜箔上形成无电解镀铜膜433(图41的(D))。 
(5)利用电解镀铜处理，在无电解镀铜膜上形成电解镀铜膜437。在通孔内形成通孔导体436。通孔导体436由形成于通孔的内壁的无电解镀铜膜433和填充通孔的电解镀铜膜437形成(图41的(E))。 
(6)在芯基板430的表面的电解镀铜膜437上形成规定图案的抗蚀层435(图41的(F))。 
(7)除去自抗蚀层暴露的电解镀铜膜437、无电解镀铜膜433、铜箔432。之后，除去抗蚀层，形成导体层434A、434B和通孔导体436(图42的(A))。芯基板的导体层434A、434B为20μm。芯基板的厚度CT(图42的(B))为240μm。 
(8)利用激光在芯基板430的中央部形成用于收容电感元件的开口420(图42的(B))。完成了芯基板430。 
(9)在芯基板的第1面粘贴带494。用带封堵开口420(图42的(C))。作为带494的例子，能够列举出PET膜。 
(10)在自开口420暴露的带494上放置电感元件(图42的(D))。 
(11)在芯基板430的第2面S上层叠B阶段的ABF-GX13GC(味の素フアインテクノ株式会社制)。利用加热加压使树脂自预浸料渗出到开口内，用填充剂450填充开口420(图42的(E))。填充剂含有玻璃颗粒。 
(12)在将带剥离之后(图43的(A))，在芯基板430的第1面F上层叠B阶段的ABF-GX13GC(味の素フアインテクノ株式会社制)。将芯基板的第1面和第2面上的预浸料固化。在芯基板的第1面和第2面上形成绝缘层(层间绝缘层)450A、450B(图43的(B))。 
(13)自第1面侧，利用CO2气体激光在绝缘层450A上形成到达电感元件的电极的连接导通孔导体用的开口451A。同时，形成到达导体层434A、通孔导体436的导通孔导体用的开口451。自第2面侧，在绝缘层450B上形成到达导体层434B、通孔导体436的导通孔导体用的开口451(参照图43的(C))。在绝缘层450A、450B上形成粗糙表面(未图示)。 
(14)利用无电解镀铜处理，在导通孔导体用的开口的内壁和绝缘层上形成无电解镀铜膜452(图43的(D))。 
(15)在无电解镀铜膜452上形成抗镀层454(图44的(A))。 
(16)接着，利用电解镀铜处理，在自抗镀层暴露的无电解镀铜膜上形成电解镀铜膜456(参照图44的(B))。 
(17)接着，利用5％NaOH除去抗镀层454。之后，利用蚀刻除去自电解镀铜膜暴露的无电解镀铜膜452，形成由无电解镀铜膜452和电解镀铜膜456构成的导体层458A、458B。导体层458A、458B的厚度为15μm(图44的(C))。同时，形成导通孔导体460A、460B、连接导通孔导体460Aa。导体层458B在电感元件的正下方不具有导体电路。 
(18)重复图43的(B)～图44的(C)的处理，在绝缘层450A、450B上形成最上层和最下层的绝缘层450C、450D。在最上层和最下层的绝缘层450C、450D上形成导体层458C、458D。在最上层和最下层的绝缘层450C、450D上形成导通孔导体460C、460D(图44的(D))。导体层458C、458D的厚度为15μm。导体层458D在电感元件的正下方不具有导体电路。 
(19)在第1叠合层和第2叠合层上形成具有开口471的阻焊层470(图45的(A))。开口471使导体层、导通孔导体的上表面暴露。该部分起到焊盘的功能。 
(20)在焊盘上形成由镍层472和镍层472上的金层474形成的金属膜(图45的(B))。 
(21)之后，在第1叠合层的焊盘上形成焊锡凸块476U，在第2叠合层的焊盘上形成焊锡凸块476D。完成了具有焊锡凸块的印刷电路板410(图32)。 
实施例2
具有突出电极的电感元件的制造方法
与实施例1同样地形成最上层的线圈层。之后，在最上层的线圈层和最上层的树脂绝缘层上形成无电解镀铜膜。然后，在该无电解镀铜膜上形成抗镀层。抗镀层具有开口，该开口使最上层的线圈层的端部暴露。在自抗镀层暴露的无电解镀铜膜上形成电解镀铜膜。除去抗镀层。除去由于抗镀层被除去而暴 露的无电解镀铜膜。形成由无电解镀铜膜和电解镀铜膜构成的突出电极。突出电极的厚度为10μm。 
印刷电路板的制造方法与实施例1相同。 
在各实施方式、各改变例、各实施例中，优选电感元件内的各线圈层重叠。即，在各线圈层等倍地投影于芯基板的第1面时，各线圈层的投影重叠。 
在各实施方式、各改变例、各实施例中内置的电感元件的热膨胀系数的值小于绝缘性基材的热膨胀系数的值。 
附图标记说明
10、电路板；11、第1叠合层；12、第2叠合层；20、绝缘性基材；20a、通孔；20b、空腔；20c、空腔；21、第1层间树脂绝缘层；22、第2层间树脂绝缘层；22a、21a、导通孔；23、24、阻焊层；23a、24a、开口；31～34、导体层；33a、34a、导通孔导体；40、通孔导体；51、52、焊锡连接层；53、54、焊锡；60、电感元件；61a～61e、磁性体层；62、电极；63a、电极；63b、电极；64、65、保护膜；71、72、电感器；71a～71d、72a～72d、导体图案；75、导通孔导体；75a、导通孔；80、片状电容器；90、薄膜电容器；100、基底基板；101、粘合片；200、覆铜层叠板；201、202、铜箔；203～208、镀膜；221、222、膜；301、302、抗镀层；301a、302a、开口；410、印刷电路板；420、开口；430、芯基板；434、导体层；450A、第1层间树脂绝缘层；458A、上侧的导体层；460A、导通孔导体；460Aa、连接导通孔导体；510、电感元件；550G、树脂绝缘层；558G、线圈层；560G、导通孔导体。 

Claims (20)

1.一种电路板，该电路板包括：
基材；
叠合层，其形成于该基材上，由交替层叠导体层和绝缘层而成；
电感元件，其收容在上述基材的内部，具有第2绝缘层和形成于该第2绝缘层的第2导体图案；其中，
在上述电感元件的厚度方向上的截面的面积为S1、该截面中的上述第2导体图案的截面的面积之和为P1、上述基材和上述叠合层的厚度方向上的截面的面积为S2、该截面中的上述导体层的截面的面积之和为P2时，P1/S1大于P2/S2。
2.根据权利要求1所述的电路板，其中，
上述P1/S1与上述P2/S2的比为2～3。
3.根据权利要求1或2所述的电路板，其中，
上述P1/S1的值为0.6～0.9。
4.根据权利要求1所述的电路板，其中，
上述第2导体图案的厚度大于上述导体层的厚度。
5.根据权利要求1所述的电路板，其中，
上述电感元件的第2导体图案与上述叠合层的导体层通过多个导通孔导体相连接。
6.根据权利要求1所述的电路板，其中，
形成上述电感元件的多个第2导体图案构成彼此并列连接的电感体。
7.根据权利要求1所述的电路板，其中，
在上述基材的内部设有片状电容器。
8.根据权利要求7所述的电路板，其中，
上述电感元件和上述片状电容器电连接。
9.一种电路板的制造方法，该电路板是权利要求1所述的电路板，其中，
该电路板的制造方法包括以下步骤：
准备具有第2绝缘层和形成于该第2绝缘层上的第2导体图案的电感元件；
准备基材；
将上述电感元件收容在该基材的内部；
在上述基材上形成由交替层叠导体层和绝缘层而成的叠合层；
在该电路板的制造方法中，在上述电感元件的厚度方向上的截面的面积为S1、该截面中的上述第2导体图案的截面的面积之和为P1、上述基材和上述叠合层的厚度方向上的截面的面积为S2、该截面中的上述导体层的截面的面积之和为P2时，P1/S1大于P2/S2。
10.一种印刷电路板，该印刷电路板包括：
芯基板，其具有用于内置电感元件的开口，并具有第1面和该第1面的相反侧的第2面；
电感元件，其收容在上述开口中；
填充树脂，其填充于上述芯基板的开口的侧壁和上述电感元件之间的间隙；
第1叠合层，其形成于上述芯基板的第1面和上述电感元件；其中，
上述电感元件由以布线图案的方式形成于1个平面的至少1层线圈层、形成在该线圈层上的至少1层树脂绝缘层、形成在该树脂绝缘层上的电极、及形成于上述树脂绝缘层且将上述线圈层和上述电极连接起来的导通孔导体形成，上述电感元件以上述电极朝向上述芯基板的第1面的方式收容在上述开口中，上述第1叠合层具有形成在上述芯基板的第1面和上述电感元件上的第1层间树脂绝缘层、该第1层间树脂绝缘层上的上侧的导体层、及将该上侧的导体层和上述电极连接起来的连接导通孔导体。
11.根据权利要求10所述的印刷电路板，其中，
上述电感元件由多个线圈层和包含最上层的树脂绝缘层在内的多个树脂绝缘层形成，该线圈层和该树脂绝缘层交替层叠，上述多个线圈层中的相邻的线圈层利用导通孔导体相连接，该导通孔导体形成于设置在该相邻的线圈层之间的树脂绝缘层，上述电极形成于上述最上层的树脂绝缘层。
12.根据权利要求11所述的印刷电路板，其中，
上述多个树脂绝缘层包含最下层的树脂绝缘层，上述多个线圈层包含最下层的线圈层，该最下层的线圈层形成在上述最下层的树脂绝缘层上。
13.根据权利要求10或11所述的印刷电路板，其中，
上述树脂绝缘层包含磁性体颗粒。
14.根据权利要求10或11所述的印刷电路板，其中，
电感元件由包含磁性体膜或者磁性体颗粒的涂敷层覆盖。
15.根据权利要求11所述的印刷电路板，其中，
在上述最上层的树脂绝缘层上还形成有由布线图案形成的最上层的线圈层，上述电极形成在上述最上层的线圈层的一端。
16.根据权利要求11所述的印刷电路板，其中，
还在上述最上层的树脂绝缘层上形成有由布线图案形成的最上层的线圈层，上述电极形成在上述最上层的线圈层上。
17.一种电感元件的制造方法，其中，
该电感元件的制造方法包括以下步骤：
在支承板上形成最下层的树脂绝缘层；
在上述最下层的树脂绝缘层上形成由布线图案形成的线圈层；
在上述线圈层和上述最下层的树脂绝缘层上形成第2树脂绝缘层；
在上述第2树脂绝缘层上形成到达上述线圈层的导通孔导体用的开口；
在上述第2树脂绝缘层上形成电极；
在上述导通孔导体用的开口形成将上述电极和上述线圈层连接起来的导通孔导体；
将上述支承体和上述最下层的树脂绝缘层分离。
18.根据权利要求17所述的电感元件的制造方法，其中，
形成上述电极的步骤包括在上述第2树脂绝缘层上形成由布线图案形成的第2线圈层的步骤，上述电极形成在上述第2线圈层的终端。
19.根据权利要求17所述的电感元件的制造方法，其中，
上述树脂绝缘层包含磁性颗粒。
20.一种电感元件，该电感元件利用权利要求17所述的电感元件的制造方法来制造，其中，
该电感元件是用于内置在印刷电路板中的元件。
CN201210037352.5A 2011-02-18 2012-02-17 电感元件、内置有该元件的印刷电路板及电感元件的制造方法 Active CN102647854B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011034022 2011-02-18
JP2011-034022 2011-02-18
JP2011-239304 2011-10-31
JP2011239304A JP2012186440A (ja) 2011-02-18 2011-10-31 インダクタ部品とその部品を内蔵しているプリント配線板及びインダクタ部品の製造方法

Publications (2)

Publication Number Publication Date
CN102647854A true CN102647854A (zh) 2012-08-22
CN102647854B CN102647854B (zh) 2015-07-15

Family

ID=46652570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210037352.5A Active CN102647854B (zh) 2011-02-18 2012-02-17 电感元件、内置有该元件的印刷电路板及电感元件的制造方法

Country Status (5)

Country Link
US (1) US9265158B2 (zh)
JP (1) JP2012186440A (zh)
KR (3) KR20120095294A (zh)
CN (1) CN102647854B (zh)
TW (1) TWI496519B (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104010448A (zh) * 2013-02-21 2014-08-27 味之素株式会社 部件内置型布线基板的制造方法以及半导体装置
CN104244603A (zh) * 2013-06-17 2014-12-24 味之素株式会社 部件内置型布线基板的制造方法及半导体装置
CN104582262A (zh) * 2013-10-24 2015-04-29 欧姆龙汽车电子株式会社 线圈一体型印刷基板以及磁设备
CN104869748A (zh) * 2014-02-21 2015-08-26 Lg伊诺特有限公司 印刷电路板及其制造方法
CN105097186A (zh) * 2014-05-08 2015-11-25 三星电机株式会社 芯片电子组件及其制造方法
CN105321676A (zh) * 2014-07-02 2016-02-10 三星电机株式会社 线圈单元及其制造方法、薄膜电感器及其制造方法
CN106024763A (zh) * 2015-03-24 2016-10-12 三星电机株式会社 线圈嵌入式集成电路基板及其制造方法
CN106062903A (zh) * 2014-03-04 2016-10-26 株式会社村田制作所 电感器装置、电感器阵列和多层基板以及电感器装置的制造方法
CN106205942A (zh) * 2016-09-22 2016-12-07 电子科技大学 磁性复合材料、制备方法及其在pcb埋嵌电感中作为磁芯的应用
CN106323151A (zh) * 2015-07-03 2017-01-11 株式会社村田制作所 线圈部件
CN104241241B (zh) * 2013-06-20 2017-06-09 揖斐电株式会社 封装基板和封装基板的制造方法
CN107025989A (zh) * 2015-10-19 2017-08-08 Tdk株式会社 线圈部件以及内藏该线圈部件的电路基板
CN108231365A (zh) * 2016-12-22 2018-06-29 奥特斯奥地利科技与系统技术有限公司 包括导电板结构的由器件载体材料制成的电感器
CN108781517A (zh) * 2016-03-10 2018-11-09 三井金属矿业株式会社 多层层叠板以及使用其的多层印刷电路板的制造方法
CN112038041A (zh) * 2019-06-03 2020-12-04 株式会社村田制作所 层叠线圈部件
CN113053667A (zh) * 2019-12-26 2021-06-29 Tdk株式会社 电子部件

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287034B2 (en) 2012-02-27 2016-03-15 Ibiden Co., Ltd. Printed wiring board, inductor component, and method for manufacturing inductor component
JP2014032978A (ja) * 2012-07-31 2014-02-20 Ibiden Co Ltd インダクタ部品、インダクタ部品の製造方法及び配線板
US9615453B2 (en) 2012-09-26 2017-04-04 Ping-Jung Yang Method for fabricating glass substrate package
CN103716999A (zh) * 2012-09-29 2014-04-09 深南电路有限公司 印刷电路板加工方法和印刷电路板
JP5672414B2 (ja) * 2012-10-12 2015-02-18 株式会社村田製作所 Ｈｆ帯無線通信デバイス
KR101420514B1 (ko) 2012-10-23 2014-07-17 삼성전기주식회사 전자부품들이 구비된 기판구조 및 전자부품들이 구비된 기판구조의 제조방법
JP2014090080A (ja) * 2012-10-30 2014-05-15 Ibiden Co Ltd プリント配線板、プリント配線板の製造方法及び電子部品
JP2014096446A (ja) * 2012-11-08 2014-05-22 Ibiden Co Ltd 電子部品内蔵配線板およびその製造方法
JP2014107431A (ja) * 2012-11-28 2014-06-09 Ibiden Co Ltd 電子部品内蔵配線板、及び、電子部品内蔵配線板の製造方法
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
US20140158414A1 (en) * 2012-12-11 2014-06-12 Chris Baldwin Recessed discrete component mounting on organic substrate
KR101472640B1 (ko) * 2012-12-31 2014-12-15 삼성전기주식회사 회로 기판 및 회로 기판 제조방법
JP2014154813A (ja) * 2013-02-13 2014-08-25 Ibiden Co Ltd プリント配線板
JP2014175406A (ja) * 2013-03-07 2014-09-22 Ibiden Co Ltd インダクタ部品、インダクタ部品の製造方法及びプリント配線板
JP2014216478A (ja) * 2013-04-25 2014-11-17 イビデン株式会社 プリント配線板、プリント配線板の製造方法
KR101506794B1 (ko) * 2013-07-18 2015-03-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20150025245A (ko) * 2013-08-28 2015-03-10 삼성전기주식회사 인쇄회로기판용 동박 적층판 및 그의 제조방법
US10051741B2 (en) * 2013-11-06 2018-08-14 Qualcomm Incorporated Embedded layered inductor
JP6350093B2 (ja) * 2013-12-16 2018-07-04 味の素株式会社 部品内蔵基板の製造方法および半導体装置
JP2015138935A (ja) * 2014-01-24 2015-07-30 イビデン株式会社 プリント配線板
JP6075789B2 (ja) * 2014-01-31 2017-02-08 京セラ株式会社 配線基板の製造方法
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
JP2016004888A (ja) * 2014-06-17 2016-01-12 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2016004889A (ja) * 2014-06-17 2016-01-12 イビデン株式会社 プリント配線板
JP6304376B2 (ja) * 2014-06-18 2018-04-04 株式会社村田製作所 部品内蔵多層基板
JP6323213B2 (ja) * 2014-06-26 2018-05-16 株式会社村田製作所 コイルモジュール
JP2016039255A (ja) * 2014-08-07 2016-03-22 イビデン株式会社 プリント配線板
GB2528990B (en) * 2014-08-14 2019-03-06 Murata Manufacturing Co An embedded magnetic component device
JP6434763B2 (ja) 2014-09-29 2018-12-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2016076658A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US9425143B2 (en) * 2014-11-17 2016-08-23 Qualcomm Incorporated Integrated device package comprising an electromagnetic (EM) passive device in an encapsulation layer, and an EM shield
US9871004B2 (en) * 2014-12-10 2018-01-16 Suzhou Qing Xin Fang Electronics Technology Co., Ltd. Laminates of integrated electromagnetically shieldable thin inductors, capacitors, and semiconductor chips
US10424541B2 (en) * 2014-12-16 2019-09-24 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method for manufacturing the same
KR102109634B1 (ko) 2015-01-27 2020-05-29 삼성전기주식회사 파워 인덕터 및 그 제조 방법
KR102260374B1 (ko) * 2015-03-16 2021-06-03 삼성전기주식회사 인덕터 및 인덕터의 제조 방법
JP2016207940A (ja) * 2015-04-27 2016-12-08 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
JP2017050313A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2017050315A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
KR101770215B1 (ko) * 2015-09-07 2017-08-23 주식회사 코리아써키트 칩 온 다층회로기판 및 그 제조방법
US20170092412A1 (en) * 2015-09-26 2017-03-30 Mathew J. Manusharow Package integrated power inductors using lithographically defined vias
KR102138888B1 (ko) * 2015-11-18 2020-07-28 삼성전기주식회사 코일 부품 및 그 제조 방법
CN105489597B (zh) * 2015-12-28 2018-06-15 华为技术有限公司 系统级封装模块组件、系统级封装模块及电子设备
US11600432B2 (en) 2016-02-24 2023-03-07 Murata Manufacturing Co., Ltd. Substrate-embedded transformer with improved isolation
US10026546B2 (en) 2016-05-20 2018-07-17 Qualcomm Incorported Apparatus with 3D wirewound inductor integrated within a substrate
JP2019067858A (ja) * 2017-09-29 2019-04-25 イビデン株式会社 プリント配線板及びその製造方法
JP2019207979A (ja) * 2018-05-30 2019-12-05 イビデン株式会社 プリント配線板
US10777514B2 (en) 2018-06-19 2020-09-15 Intel Corporation Techniques for an inductor at a second level interface
US11804420B2 (en) * 2018-06-27 2023-10-31 Intel Corporation Core-shell particles for magnetic packaging
KR102111302B1 (ko) * 2018-07-27 2020-05-15 삼성전자주식회사 팬-아웃 반도체 패키지
JP7222228B2 (ja) * 2018-11-29 2023-02-15 味の素株式会社 基板の製造方法
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
WO2020189692A1 (ja) 2019-03-18 2020-09-24 味の素株式会社 回路基板の製造方法
KR102662847B1 (ko) * 2019-09-30 2024-05-03 삼성전기주식회사 인쇄회로기판
KR20210050741A (ko) * 2019-10-29 2021-05-10 삼성전기주식회사 인쇄회로기판
CN111128993A (zh) 2019-12-18 2020-05-08 台达电子企业管理（上海）有限公司 基板及其所适用的制造方法及功率模块
JP2021129073A (ja) * 2020-02-17 2021-09-02 日東電工株式会社 インダクタの加工物の製造方法および積層シートの製造方法
US11657951B2 (en) 2020-06-24 2023-05-23 Murata Manufacturing Co., Ltd. Integrated embedded transformer module
TWI788775B (zh) * 2021-02-05 2023-01-01 恆勁科技股份有限公司 電感結構及其製法與電子封裝件及其製法暨封裝載板之製法
EP4093164A1 (en) * 2021-05-18 2022-11-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with magnetic element, magnetic inlay, and manufacturing method
JP7452517B2 (ja) 2021-11-04 2024-03-19 株式会社村田製作所 インダクタ部品および実装部品
CN114420419B (zh) * 2021-12-08 2022-10-11 珠海越亚半导体股份有限公司 嵌埋电感结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129449A (ja) * 1995-10-30 1997-05-16 Toshiba Corp インダクタおよびその製造方法
JP2000348940A (ja) * 1999-06-04 2000-12-15 Murata Mfg Co Ltd 積層型インダクタ
CN1321410A (zh) * 1999-09-02 2001-11-07 伊比登株式会社 印刷布线板及其制造方法
JP2010153721A (ja) * 2008-12-26 2010-07-08 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5499005A (en) * 1994-01-28 1996-03-12 Gu; Wang-Chang A. Transmission line device using stacked conductive layers
JPH0845738A (ja) * 1994-07-27 1996-02-16 Canon Inc インダクタンス素子
US6470545B1 (en) * 1999-09-15 2002-10-29 National Semiconductor Corporation Method of making an embedded green multi-layer ceramic chip capacitor in a low-temperature co-fired ceramic (LTCC) substrate
US6452247B1 (en) * 1999-11-23 2002-09-17 Intel Corporation Inductor for integrated circuit
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP4437361B2 (ja) * 2000-07-21 2010-03-24 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
DE10139707A1 (de) * 2001-08-11 2003-02-20 Philips Corp Intellectual Pty Leiterplatte
JP2004274004A (ja) * 2003-01-16 2004-09-30 Fuji Electric Device Technology Co Ltd 超小型電力変換装置
JP2004363568A (ja) * 2003-05-09 2004-12-24 Matsushita Electric Ind Co Ltd 回路素子内蔵モジュール
JP4738923B2 (ja) * 2005-07-15 2011-08-03 東光株式会社 大電流用積層型インダクタの製造方法
TWI305479B (en) * 2006-02-13 2009-01-11 Advanced Semiconductor Eng Method of fabricating substrate with embedded component therein
US7843302B2 (en) * 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
WO2008016089A1 (fr) * 2006-08-01 2008-02-07 Nec Corporation Élément inducteur, procédé de fabrication d'élément inducteur et dispositif à semi-conducteur sur lequel est monté l'élément inducteur
JP2008159654A (ja) * 2006-12-21 2008-07-10 Seiko Epson Corp 半導体装置及び電子機器
JP2009016504A (ja) 2007-07-03 2009-01-22 Shinko Electric Ind Co Ltd インダクタ内蔵型多層配線基板
KR101282143B1 (ko) * 2008-10-30 2013-07-04 가부시키가이샤 무라타 세이사쿠쇼 전자 부품
JP4518214B2 (ja) * 2008-10-30 2010-08-04 住友ベークライト株式会社 多層配線基板およびその製造方法
JP2010154591A (ja) * 2008-11-26 2010-07-08 Kyocera Corp スイッチング電源回路および撮像モジュール
US8299883B2 (en) * 2010-03-25 2012-10-30 Hamilton Sundstrand Corporation Laminated inductive device
JP5482554B2 (ja) * 2010-08-04 2014-05-07 株式会社村田製作所 積層型コイル
JP2014154813A (ja) * 2013-02-13 2014-08-25 Ibiden Co Ltd プリント配線板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129449A (ja) * 1995-10-30 1997-05-16 Toshiba Corp インダクタおよびその製造方法
JP2000348940A (ja) * 1999-06-04 2000-12-15 Murata Mfg Co Ltd 積層型インダクタ
CN1321410A (zh) * 1999-09-02 2001-11-07 伊比登株式会社 印刷布线板及其制造方法
JP2010153721A (ja) * 2008-12-26 2010-07-08 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104010448B (zh) * 2013-02-21 2018-04-10 味之素株式会社 部件内置型布线基板的制造方法以及半导体装置
CN104010448A (zh) * 2013-02-21 2014-08-27 味之素株式会社 部件内置型布线基板的制造方法以及半导体装置
CN104244603A (zh) * 2013-06-17 2014-12-24 味之素株式会社 部件内置型布线基板的制造方法及半导体装置
CN104244603B (zh) * 2013-06-17 2018-05-29 味之素株式会社 部件内置型布线基板的制造方法及半导体装置
CN104241241B (zh) * 2013-06-20 2017-06-09 揖斐电株式会社 封装基板和封装基板的制造方法
CN104582262A (zh) * 2013-10-24 2015-04-29 欧姆龙汽车电子株式会社 线圈一体型印刷基板以及磁设备
CN104582262B (zh) * 2013-10-24 2017-12-05 欧姆龙汽车电子株式会社 磁设备
CN104869748A (zh) * 2014-02-21 2015-08-26 Lg伊诺特有限公司 印刷电路板及其制造方法
CN104869748B (zh) * 2014-02-21 2019-03-26 Lg伊诺特有限公司 印刷电路板及其制造方法
US10734150B2 (en) 2014-03-04 2020-08-04 Murata Manufacturing Co., Ltd. Inductor device, inductor array, and multilayered substrate, and method for manufacturing inductor device
CN106062903A (zh) * 2014-03-04 2016-10-26 株式会社村田制作所 电感器装置、电感器阵列和多层基板以及电感器装置的制造方法
CN105097186B (zh) * 2014-05-08 2018-07-27 三星电机株式会社 芯片电子组件及其制造方法
CN105097186A (zh) * 2014-05-08 2015-11-25 三星电机株式会社 芯片电子组件及其制造方法
CN105321676A (zh) * 2014-07-02 2016-02-10 三星电机株式会社 线圈单元及其制造方法、薄膜电感器及其制造方法
CN106024763A (zh) * 2015-03-24 2016-10-12 三星电机株式会社 线圈嵌入式集成电路基板及其制造方法
CN106024763B (zh) * 2015-03-24 2020-10-13 三星电机株式会社 线圈嵌入式集成电路基板及其制造方法
CN106323151A (zh) * 2015-07-03 2017-01-11 株式会社村田制作所 线圈部件
CN106323151B (zh) * 2015-07-03 2021-12-07 株式会社村田制作所 线圈部件
CN107025989A (zh) * 2015-10-19 2017-08-08 Tdk株式会社 线圈部件以及内藏该线圈部件的电路基板
CN107025989B (zh) * 2015-10-19 2019-11-05 Tdk株式会社 线圈部件以及内藏该线圈部件的电路基板
CN108781517A (zh) * 2016-03-10 2018-11-09 三井金属矿业株式会社 多层层叠板以及使用其的多层印刷电路板的制造方法
CN106205942B (zh) * 2016-09-22 2018-04-13 电子科技大学 一种形成pcb埋嵌电感磁芯的磁性复合材料及其制备方法和应用
CN106205942A (zh) * 2016-09-22 2016-12-07 电子科技大学 磁性复合材料、制备方法及其在pcb埋嵌电感中作为磁芯的应用
CN108231365A (zh) * 2016-12-22 2018-06-29 奥特斯奥地利科技与系统技术有限公司 包括导电板结构的由器件载体材料制成的电感器
US10861636B2 (en) 2016-12-22 2020-12-08 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Inductor made of component carrier material comprising electrically conductive plate structures
CN112038041A (zh) * 2019-06-03 2020-12-04 株式会社村田制作所 层叠线圈部件
CN113053667A (zh) * 2019-12-26 2021-06-29 Tdk株式会社 电子部件

Also Published As

Publication number Publication date
US9265158B2 (en) 2016-02-16
TW201249270A (en) 2012-12-01
KR20130135217A (ko) 2013-12-10
CN102647854B (zh) 2015-07-15
JP2012186440A (ja) 2012-09-27
TWI496519B (zh) 2015-08-11
KR20120095294A (ko) 2012-08-28
US20120212919A1 (en) 2012-08-23
KR101465369B1 (ko) 2014-11-25
KR20140109347A (ko) 2014-09-15

Similar Documents

Publication Publication Date Title
CN102647854A (zh) 电感元件、内置有该元件的印刷电路板及电感元件的制造方法
US9287034B2 (en) Printed wiring board, inductor component, and method for manufacturing inductor component
US9478343B2 (en) Printed wiring board
KR101095161B1 (ko) 전자부품 내장형 인쇄회로기판
CN106205954B (zh) 电感器及其形成方法
US20040041270A1 (en) Semiconductor package, method of production of same, and semiconductor device
US8018311B2 (en) Microminiature power converter
US20060152329A1 (en) Conductive polymer device and method of manufacturing same
US9460841B2 (en) Integrated inductor device with high inductance in a radiofrequency identification system
KR20160023585A (ko) 임베디드 반도체 디바이스 패키지를 위한 전기 상호접속 구조물 및 그 제조 방법
JP3543955B2 (ja) チップ型固体電解コンデンサ
US9307645B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2016225611A (ja) チップインダクター
JP2004104048A (ja) チップ型固体電解コンデンサ
JP5439560B2 (ja) 複合多層基板およびそれを用いたモジュール
JP5394560B2 (ja) 複合多層基板およびそれを用いたモジュール
JP5091021B2 (ja) 複合多層基板およびそれを用いたモジュール
EP3846598A1 (en) Arrangement with a central carrier and two opposing layer stacks, component carrier and manufacturing method
US20040050708A1 (en) Plating method for PCB
CN114093592A (zh) 表面安装型无源部件
TW202113881A (zh) 線圈裝置
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2004146419A (ja) 複合多層基板およびそれを用いたモジュール
CN118102575A (zh) 部件承载件
TW201140776A (en) Substrate for a semiconductor package and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant