JP2014216478A - プリント配線板、プリント配線板の製造方法 - Google Patents

プリント配線板、プリント配線板の製造方法 Download PDF

Info

Publication number
JP2014216478A
JP2014216478A JP2013092571A JP2013092571A JP2014216478A JP 2014216478 A JP2014216478 A JP 2014216478A JP 2013092571 A JP2013092571 A JP 2013092571A JP 2013092571 A JP2013092571 A JP 2013092571A JP 2014216478 A JP2014216478 A JP 2014216478A
Authority
JP
Japan
Prior art keywords
layer
wiring board
printed wiring
insulating substrate
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013092571A
Other languages
English (en)
Inventor
直人 石田
Naoto Ishida
直人 石田
孝一 北林
Koichi Kitabayashi
孝一 北林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2013092571A priority Critical patent/JP2014216478A/ja
Publication of JP2014216478A publication Critical patent/JP2014216478A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 ヒートサイクルにおいて反り量が小さいプリント配線板を提供する。
【解決手段】 絶縁基板30の第1面側にビルドアップ層を多く積層し、絶縁基板30の上下で非対称にして、メモリーチップ実装基板を実装したPKGの状態で、常温時、高温時、共に基板の中心部に対して端部側がBGA側に下がる反り状態を維持させることで、反り量の変化量が小さくなり、ヒートサイクルにおける信頼性の低下が少なくなる。
【選択図】 図8

Description

本発明は、絶縁基板上に樹脂絶縁層と導体層とをビルドアップ積層して成るプリント配線板、及び、プリント配線板の製造方法に関する。
半導体素子を搭載するパッケージ基板として、ビルドアップ式のプリント配線板が用いられている。小型化のため、係るビルドアップ式のプリント配線板の厚みを薄くすることが求められている。ここで、プリント配線板は、その厚みを薄くすると、反りが生じ易くなり、半導体素子の実装が難しくなる。特許文献1には、砂時計形状のスルーホール導体を備える、絶縁基板(コア基板)の一方の側にビルドアップ層を設けたスルーホール配線基板が開示されている。
また、プロセッサを搭載するプリント配線板においては、プロセッサへの給電性能を高めるため、チップコンデンサからの配線長が短縮するように、絶縁基板(コア基板)内にチップコンデンサを埋め込むことが行われている。
特開2004−193292号
一般に、ビルドアップ式のプリント配線板は、反りが小さくなるように、絶縁基板(コア基板)の両面に同じ層数のビルドアップ層が形成された対称構造が取られている。プリント配線板の絶縁基板にチップコンデンサを埋め込むと、絶縁基板の剛性が下がり、プリント配線板は、メモリーチップ実装基板を実装したPKGの状態で、常温時、基板の中心部に対して端部側がBGA側に下がる反り状態(図11(A))になり、高温時、反転して基板の中心部に対して端部がICチップ実装面側に上がる反り状態(図11(B))になる。ヒートサイクルにおいて、反りの反転を繰り返し、プリント配線板内でクラック等が発生し易くなる。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、ヒートサイクルにおいて反り量が小さいプリント配線板及び該プリント配線板の製造方法を提供することにある。
本願発明のプリント配線板の製造方法は、
第1面と前記第1面と反対側の第2面を有する絶縁基板を準備することと、
前記絶縁基板に電子部品収容用の開口を形成することと、
前記電子部品収容用の開口が塞がれるように、前記絶縁基板の第1面にフィルムを貼ることと、
前記電子部品収容用の開口により露出する前記フィルム上に電子部品を置くことと、
前記開口の側壁と前記電子部品との間に樹脂を形成することと、
前記絶縁基板の第2面と前記電子部品上に下側の樹脂絶縁層を形成することと、
前記絶縁基板から前記フィルムを除去することで中間体を得ることと、
支持板を準備することと、
前記中間体の前記下側の樹脂絶縁層と前記支持体が対向するように、前記中間体と前記支持板を剥離層を介して積層することと、
前記支持板に積層されている前記中間体の前記絶縁基板の第1面上に上側の樹脂絶縁層と上側の導体層と前記上側の樹脂絶縁層を貫通する上側のビア導体とからなる上側のビルドアップ層を形成することと、
前記支持板から前記上側のビルドアップ層を有する前記中間体を分離することと、を含むことを技術的特徴とする。
本願発明のプリント配線板は、
第1面と前記第1面と反対側の第2面を有し、電子部品収容用の開口を有する絶縁基板と、
前記電子部品収容用の開口に収容されている電子部品と、
前記絶縁基板の前記第1面に形成されている第1導体層と、
前記絶縁基板の前記第2面に形成されている第2導体層と、
前記第1導体層と前記第2導体層を接続していて、前記絶縁基板を貫通しているスルーホール導体と、
前記絶縁基板の第1面上に形成されている上側の樹脂絶縁層と前記上側の樹脂絶縁層上に形成されている上側の導体層とを有する上側のビルドアップ層と、
前記絶縁基板の第2面上に形成されている下側の樹脂絶縁層と前記下側の樹脂絶縁層上に形成されている下側の導体層とを有する下側のビルドアップ層とを有するプリント配線板であって、
前記上側のビルドアップ層に含まれる上側の導体層の層数は前記下側のビルドアップ層に含まれる下側の導体層の層数より多い、
ことを技術的特徴とする。
本願発明の製造方法に係るプリント配線板は、絶縁基板の第1面側(ICチップ実装側)にビルドアップ層を多く積層する構造を有する。プリント配線板は、プリント配線板の第2面側にCTEの小さな絶縁基板30を位置させ、プリント配線板の第1面側に絶縁基板30のCTEより大きいCTEのビルドアップ層を位置させている。つまり、プリント配線板は、第1面側のCETは第2面側より大きくなるため、ビルドアップ層の積層数が同じ対称構造のプリント配線板に対して、メモリーチップ実装基板を実装したPKGの状態で、常温時、基板の中心部に対して端部側がBGA側により大きい反りを生じる(図10(A))。これにより、プリント配線板は、高温時、基板の中心部に対して端部側がBGA側に下がる反り状態を維持させることが可能となる(図10(B))。これによって、プリント配線板は、常温時と高温時における反り量の変化量が小さくなり、ヒートサイクルによる信頼性の低下が少なくなる。
本願発明のプリント配線板は、絶縁基板のICチップ実装側にビルドアップ層を多く積層し、絶縁基板のICチップ実装側とBGA側で非対称な構造を有する。プリント配線板は、メモリーチップ実装基板を実装したPKGの状態で、常温時、高温時、共に基板の中心部に対して端部側がBGA側に下がる反り状態を維持できるため、常温時と高温時の温度変化による反り量の変化量が小さくなり、ヒートサイクルにおける信頼性の低下が少なくなる。プリント配線板は、第1面側(ICチップ実装側)の最上層(最上面)に剛性の高いソルダーレジスト層が位置し、絶縁基板の第2面側(BGA側)に剛性の低い樹脂絶縁層が位置するため、上面側の剛性が高まり、常温時、高温時、共に基板の中心部に対して端部側がBGA側に下がる反り状態を維持させることができる。
本発明の第1実施形態に係るプリント配線板の製造方法を示す工程図。 第1実施形態のプリント配線板の製造方法を示す工程図。 第1実施形態のプリント配線板の製造方法を示す工程図。 第1実施形態のプリント配線板の製造方法を示す工程図。 第1実施形態のプリント配線板の製造方法を示す工程図。 第1実施形態のプリント配線板の製造方法を示す工程図。 第1実施形態のプリント配線板の製造方法を示す工程図。 第1実施形態のプリント配線板の一部を示す断面図。 第1実施形態のプリント配線板を示す工程図。 第1実施形態のプリント配線板の反りを示す模式図。 比較例のプリント配線板の反りを示す模式図。 第1実施形態の改変例に係るプリント配線板の製造方法を示す工程図。 第1実施形態の改変例に係るプリント配線板の製造方法を示す工程図。 第2実施形態のプリント配線板の製造方法を示す工程図。 第2実施形態のプリント配線板の製造方法を示す工程図。 第2実施形態のプリント配線板の一部を示す断面図。 第2実施形態の改変例に係るプリント配線板の製造方法を示す工程図。
[第1実施形態]
図8は第1実施形態のプリント配線板の一部を示す。第1実施形態のプリント配線板10は、絶縁基板30を有する。その絶縁基板30は、第1面Fとその第1面と反対側の第2面Sとを有する銅貼積層基板20zと銅貼積層基板20zの第1面F上に形成されている第1導体層34Fと銅貼積層基板20zの第2面上に形成されている第2導体層34Sを有する。絶縁基板30はさらに第1導体層34Fと第2導体層34Sとを接続しているスルーホール導体36を有する。スルーホール導体36は絶縁基板30を貫通している貫通孔28に形成されている。貫通孔28の形状やスルーホール導体36の形状は、絶縁基板30の第1面Fと第2面Sのそれぞれの表面に開口を有するそれぞれの開口部が中心に向かってテーパし、中心部で接続する砂時計形状である。図8に示されている絶縁基板30は例えば、US7786390に開示されている方法で製造される。絶縁基板30の導体層は図示しない複数の導体回路やスルーホール導体36の周りに形成されているスルーホールランドを含む。プリント配線板及び絶縁基板30の第1面と絶縁基板30の第1面は同じ面であり、プリント配線板及び絶縁基板30の第2面と絶縁基板30の第2面は同じ面である。
絶縁基板30の第1面Fと第1導体層34F上に樹脂絶縁層50Fが形成されている。この樹脂絶縁層50F上に導体層58Fが形成されている。導体層58Fと第1導体層34Fは、樹脂絶縁層50Fを貫通するビア導体60Fで接続されている。樹脂絶縁層50F上に樹脂絶縁層150Fが形成されている。この樹脂絶縁層150F上に導体層158Fが形成されている。導体層158Fと導体層58Fは、樹脂絶縁層150Fを貫通するビア導体160Fで接続されている。樹脂絶縁層150F上に樹脂絶縁層250Fが形成されている。この樹脂絶縁層250F上に導体層258Fが形成されている。導体層258Fと導体層158Fは、樹脂絶縁層250Fを貫通するビア導体260Fで接続されている。樹脂絶縁層50F、150F、250F、導体層58F、158F、258F、ビア導体60F、160F、260Fで第1面側の3層のビルドアップ層55Fが形成されている。
絶縁基板30の第2面Sと第2導体層34S上に樹脂絶縁層50Sが形成されている。樹脂絶縁層50Sにパッドを露出する開口51Sが形成されている。
第1面側のビルドアップ層55F上にソルダーレジスト層70Fが形成されている。第1面側のソルダーレジスト層70Fは、導体層258Fとビア導体(ビアランド)260Fの上面を露出させる半田バンプ用の開口71Fを有する。半田バンプ用の開口71Fには半田バンプ76Fが形成されている。
図9は、第1実施形態のプリント配線板10に、ICチップ(ロジックチップ)90が実装され、ICチップ(メモリーチップ)190を実装したパッケージ基板110が搭載された状態を示す。プリント配線板10には、内側に形成された半田バンプ76FIを介してICチップ90が実装される。プリント配線板10には、外周側に形成された半田バンプ76FOを介してパッケージ基板110が搭載される。プリント配線板10とパッケージ基板110との間にはアンダーフィル樹脂102が充填されている。パッケージ基板110の上部には、ICチップ190を封止するアンダーフィル樹脂202が設けられている。また、プリント配線板10の下面側には、樹脂絶縁層50Sの開口51Sにマザーボード実装用の半田バンプ76Sが形成されている。
プリント配線板10は、第1面Fと前記第1面と反対側の第2面Sを有し、電子部品収容用の開口26を有する絶縁基板30と、電子部品収容用の開口26に収容されている電子部品のチップコンデンサ80と、絶縁基板30の第1面Sに形成されている第1導体層34Fと、絶縁基板30の第2面Sに形成されている第2導体層34Sと、第1導体層34Fと第2導体層34Sを接続していて、絶縁基板30を貫通しているスルーホール導体36と、絶縁基板30の第1面F上に形成されている上側の樹脂絶縁層50Fと上側の樹脂絶縁層50F上に形成されている上側の導体層とを有する上側のビルドアップ層と、絶縁基板30の第2面S上に形成されている下側の樹脂絶縁層50Sと前記下側の樹脂絶縁層50S上に形成されている下側の導体層とを有する下側のビルドアップ層とを有し、上側のビルドアップ層に含まれる上側の導体層の層数は下側のビルドアップ層に含まれる下側の導体層の層数より多く構成される。絶縁基板30のICチップ実装側である上面F側の方がビルドアップ層の層数がマザーボードに実装する側である下面S側より多く構成することで、プリント配線板10は、メモリーチップ実装基板を実装したPKGの状態で、常温時、高温時、共に基板の中心部に対して端部側がBGA側に下がる反り状態を維持することが可能となるため、常温時と高温時の温度変化による反り量の変化量が小さくなり、ヒートサイクルにおける信頼性の低下を抑制することが可能となると思われる。
図10は、メモリーチップ実装基板を実装したPKGの状態の第1実施形態のプリント配線板(大きさ20mm×20mm)の反りの状態を示す模式図である。図10(A)に示す常温(20℃)時に、基板の中心部に対して端部側がBGA側に下がる反りが210μm生じている(シミュレーション結果)。高温(120℃)時に、基板の中心部に対して端部側がBGA側に下がる反りが60μmに減っている(シミュレーション結果)。
図11は、比較例のメモリーチップ実装基板を実装したPKGの状態のプリント配線板(大きさ20mm×20mm)の反りの状態を示す模式図である。比較例では、絶縁基板の第1面と第2面に同じ層数のビルドアップ層(対称構造)が形成されている。図11(A)に示す常温(20℃)時に、基板の中心部に対して端部側がBGA側に下がる反りが180μm生じている(シミュレーション結果)。高温(120℃)時に、基板の中心部に対して端部側がIC実装面側に上がる反りが100μm発生している(シミュレーション結果)。
本願発明のプリント配線板は、絶縁基板30の第1面側(ICチップ実装側)にビルドアップ層を多く積層し、絶縁基板30の第1面側(ICチップ実装側)と第2面側(BGA側)で非対称な構造を有する。プリント配線板は、メモリーチップ実装基板を実装したPKGの状態で、常温時、高温時、共に基板の中心部に対して端部側がBGA側に下がる反り状態を維持できるため、常温時と高温時の温度変化による反り量の変化量が小さくなり、ヒートサイクルにおける信頼性の低下が少なくなる。プリント配線板は、第1面側(ICチップ実装側)の最上層(最上面)に剛性の高いソルダーレジスト層が位置し、絶縁基板30の第2面側(BGA側)に剛性の低い樹脂絶縁層が位置するため、上面側の剛性が高まり、常温時、高温時、共に基板の中心部に対して端部側がBGA側に下がる反り状態を維持させることができる。
実施形態1のプリント配線板は、第1面と前記第1面と反対側の第2面を有する絶縁基板30を準備し、絶縁基板30に電子部品収容用の開口を形成し、電子部品収容用の開口が塞がれるように、絶縁基板30の第1面にフィルムを貼り、電子部品収容用の開口により露出するフィルム上に電子部品を置き、開口の側壁と電子部品との間に樹脂を形成し、絶縁基板の第2面と電子部品上に下側の樹脂絶縁層を形成し、絶縁基板からフィルムを除去することで中間体を得て、支持板の両面に中間体の下側の樹脂絶縁層と支持体が対向するように、中間体と支持板を剥離層を介して積層し、支持板に積層されている中間体の絶縁基板の第1面上に上側の樹脂絶縁層と上側の絶縁樹脂層を貫通する上側のビア導体とからなる上側のビルドアップ層を形成し、支持板から上側のビルドアップ層を有する中間体を分離することで形成される。この製造方法では、絶縁基板30の第1面側と第2面側の両面で異なる層数のビルドアップ層の形成が、支持板の両面に中間体(絶縁基板30)を貼りビルドアップ層を形成することで可能となるため、コスト低下が可能となる。さらに、支持板の両面のそれぞれの面に絶縁基板30を貼り両面同時にビルドアップ層が形成されるので、製造過程で反りが生じにくく、高い精度でのパターン形成が可能である。
プリント配線板は、上側(第1面側)のビルドアップ層上に形成されている上側のソルダーレジスト層と下側(第2面側)のビルドアップ層上に形成されている下側のソルダーレジスト層を含み、ソルダーレジスト層の剛性は樹脂絶縁層の剛性よりも高い。第1実施形態のプリント配線板では、第1面側(ICチップ実装側)の最上層(最上面)に剛性の高いソルダーレジスト層が位置し、絶縁基板の第2面側(BGA側)に剛性の低い樹脂絶縁層が位置することで、上面側(ICチップ実装側)の剛性が高まり、プリント配線板は、常温時、高温時、共に基板の中心部に対して端部側がBGA側に下がる反り状態を維持させることができる。
[第1実施形態のプリント配線板の製造方法]
第1実施形態のプリント配線板10の製造方法が図1〜図7に示される。
(1)第1面Fとその第1面と反対側の第2面Sを有する絶縁層と、その両面に積層されている銅箔22、22からなる銅張積層板20zが準備される(図1(A))。銅張積層板20zとして住友ベークライト社製のELC4785TH−Gを用いることができる。
銅貼積層基板20zの絶縁層は樹脂と補強材で形成されていて、その補強材として例えばガラスクロス、アラミド繊維、ガラス繊維などが挙げられる。樹脂としてエポキシ樹脂、BT(ビスマレイミドトリアジン)樹脂などが挙げられる。
(2)出発基板の銅貼積層基板20zの第1面F(上面)にCO2レーザが照射され、銅貼積層基板20zの第1面F側にスルーホール導体用の貫通孔を形成するための第1開口部28Fが銅貼積層基板20zに形成される。更に、銅貼積層基板20zの第2面SにCO2レーザが照射され、第1開口部28Fに繋がる第2開口部28Sが形成される。第1開口部の軸線と第2開口部の軸線が一致するようにレーザが照射される。スルーホール導体用の貫通孔28が形成される(図1(B))。第1開口部は第1面Fから第2面Sに向かってテーパするように、また、第2開口部は第2面Sから第1面Fに向かってテーパするようにレーザの密度や強度、ショット数などが調整される。
(3)無電解めっき、電解めっきから構成されるめっき膜24によりスルーホール導体36、第1導体層34F、第2導体層34Sを備える絶縁基板30が完成する(図1(C))。絶縁基板30の第1面と銅貼積層基板20zの第1面は同じ面であり、絶縁基板30の第2面と銅貼積層基板20zの第2面は同じ面である。絶縁基板30はUS7786390に開示されている方法で製造される。
(4)絶縁基板30にCO2ガスレーザにより電子部品収容用の開口26が形成される(図1(D))。
(5)電子部品収容用の開口26が塞がれるように絶縁基板30の第1面FにPETフィルム98が貼られる(図1(E))。
(6)電子部品収容用の開口26により露出するPETフィルム上に、電子部品のチップコンデンサ80を置くことで、チップコンデンサ80が開口26内に収容される(図2(A))。チップコンデンサ80は、PETフィルム98の粘着力により、PETフィルム98に接着された状態で保持される。
(7)絶縁基板30の第2面と電子部品上に無機繊維に無機フィラーを含有する樹脂を含浸することで構成された下側の樹脂絶縁層を形成し、さらに、樹脂絶縁層の第2面と接着しない側の層上に銅箔を貼る。このとき、加熱プレスすることで樹脂絶縁層50Sが形成され、銅箔48Sが樹脂絶縁層50Sに接着される(図2(B))。この際に、樹脂絶縁層50Sからの樹脂50SSが開口26の側壁と電子部品のチップコンデンサ80との間に樹脂50SSを形成することで、チップコンデンサ80と開口26の隙間が樹脂で充填される。樹脂を形成することと下側の樹脂絶縁層50Sを形成することは同時に行われる。ここで、樹脂絶縁層50Sは、無機フィラーと樹脂から構成される絶縁層を用いることもできる。
(8)絶縁基板30からPETフィルム98が剥離され、中間体300が形成される。
(9)無機繊維に樹脂を含浸して形成された支持板96を準備し、中間体300の下側の樹脂絶縁層50Sと支持体96が対向するように、支持板96の両面に、中間体300と支持板96を剥離層94を介して積層する。剥離層94は、上側の3μm〜10μm層厚の銅から成る金属箔94Aと、下側の15μm〜30μm層厚の銅から成る金属箔94Bと、金属箔94Aと金属箔94Bの間にある3μm〜10μm層厚のニッケルから成る金属層94Cで形成されていて、中間体300は上側の金属箔94A上に積層されていて、支持板96は下側の金属箔94B上に積層されていて、分離は上側の金属箔94Aと下側の金属箔94Bとの間の金属層94Cで行われる。
同時に、支持板96の両面に積層されているそれぞれの中間体300の絶縁基板30の第1面上に上側の樹脂絶縁層と銅箔が順に積層される。その後、加熱プレスで樹脂絶縁層50Fが形成され、銅箔48Fが樹脂絶縁層50Fに接着される(図3(A))。
なお、積層することは、上側の金属箔と下側の樹脂絶縁層を接着することと下側の金属箔と支持板を接着することと上側の金属箔の外周と下側の金属箔の外周を接合することを含む。
(10)次に、CO2ガスレーザにて樹脂絶縁層50Fにビア導体用の開口51Fが形成される(図3(B))。
(11)銅箔48F上と開口51Fの内壁に無電解銅めっき層52が形成される(図4(A))。
(12)無電解銅めっき層52上にめっきレジスト54が形成される(図4(B))。
(13)めっきレジスト54から露出する無電解銅めっき層52上に、電解銅めっき層56が形成される(図5(A))。
(14)めっきレジスト54が除去される。電解銅めっき層56間の無電解銅めっき層52と銅箔48がエッチングで除去されることで、導体層58F及びビア導体60Fが形成される(図5(B))。
(15)中間体300に樹脂絶縁層と銅箔とが積層された後、上記(10)〜(14)の工程が繰り返され、樹脂絶縁層150Fと導体層158Fが形成される。樹脂絶縁層150Fにはビア導体160Fが設けられる。更に、樹脂絶縁層250Fと導体層258Fが形成される。樹脂絶縁層250Fにはビア導体260Fが設けられる。これにより、第1面側に3層のビルドアップ層55Fが形成される(図6(A))。
こうして、支持板96の両面に積層されている中間体300の絶縁基板30の第1面上に上側の樹脂絶縁層と上側の導体層と上側の樹脂絶縁層を貫通する上側のビア導体とからなる上側のビルドアップ層が形成される。
(16)第1面F側のビルドアップ層上に第1面F側のソルダーレジスト組成物が形成され、開口71Fを備えるソルダーレジスト層70Fが形成される(図6(B))。
(17)支持板96から上側のビルドアップ層を有する中間体300を分離する(図7(A))。分離は、上側の金属箔94Aと下側の金属箔94Bとの間の金属層94Cで行われる。このとき、上側の金属箔94Aは中間体300の表面に密着し、一方、下側の金属箔94Bは支持板96に接着し残留する。こうして中間体300が支持板96から剥離される。
(18)上側の金属箔94Aがエッチングにより剥離される(図7(B))。
(19)絶縁基板30の第2面側の樹脂絶縁層50Sにレーザで開口51Sが形成される(図7(C))。こうして、下側の樹脂絶縁層50Sは下側のソルダーレジスト層として構成される。つまり、上側のソルダーレジスト層の形成は、中間体300が支持板96からの分離前に行われ、下側のソルダーレジスト層は、中間体300が支持板96からの分離後、樹脂絶縁層50Sにレーザで開口51Sが形成されることで行われる。
(20)上側のソルダーレジスト層の開口71F、下側のソルダーレジスト層である樹脂絶縁層50Sの開口51Sからの露出部にニッケルめっき層が形成され、さらにニッケルめっき層上に金めっき層が形成される(図示せず)。この表面処理は、ニッケル−金層(Ni/Au)の代わりに、Snめっき、ニッケル−パラジウム−金層(Ni/Pd/Au)、Pd/Agめっき、OSP(Organic Solderability Preservative)膜が形成されてもよい。
(21)ソルダーレジスト層70Fの開口71F内に半田ボールが搭載され、リフローにより半田バンプ76Fが形成され、プリント配線板が完成する(図8)。
プリント配線板の樹脂絶縁層50Sの開口51Sに半田バンプ76Sが形成され、半田バンプ76FIを介してICチップ90が実装される。半田バンプ76FOを介してアンダーフィル樹脂202が形成されたパッケージ基板110が搭載される。プリント配線板10とパッケージ基板110との間にアンダーフィル樹脂102が充填される(図9)。
第1実施形態の製造方法に係るプリント配線板においては、絶縁基板の第1面側(ICチップ実装側)にビルドアップ層を多く積層する構造を有する。プリント配線板は、プリント配線板の第2面側にCTEの小さな絶縁基板30を位置させ、プリント配線板の第1面側に絶縁基板30のCTEより大きいCTEのビルドアップ層を位置させている。つまり、プリント配線板は、第1面側のCETは第2面側より大きくなるため、ビルドアップ層の積層数が同じ対称構造のプリント配線板に対して、メモリーチップ実装基板を実装したPKGの状態で、常温時、基板の中心部に対して端部側がBGA側により大きい反りを生じる(図10(A))。これにより、プリント配線板は、高温時、基板の中心部に対して端部側がBGA側に下がる反り状態を維持させることが可能となる(図10(B))。これによって、プリント配線板は、常温時と高温時における反り量の変化量が小さくなり、ヒートサイクルによる信頼性の低下が少なくなる。
[第1実施形態の改変例]
第1実施形態の改変例に係るプリント配線板の製造方法が図12、図13に示される。
図1、図2に示された第1実施形態と同様に中間体300が形成される。そして、支持板96に中間体300が剥離層94を介して積層される(図12(A))。剥離層の大きさは中間体300の大きさ及び支持板96の大きさより小さく、積層は、中間体300と支持板96を外周部で接着する。中間体300の樹脂絶縁層50Sの外周部が直接支持板96に接することで、樹脂絶縁層50Sと、支持板96の接合が成される。この場合、外周部は樹脂絶縁層(支持板)と樹脂絶縁層(樹脂絶縁層50S)の接合となり、接着強度は高くなり、ビルドアップ層を形成する工程で剥離する可能性はより低下する。
図3〜図6に示された第1実施形態と同様に第1面側にビルドアップ層が形成される(図12(B))。そして、図中X1−X1で示す位置で、積層体は、剥離層が露出するように外周部より内側で切断され、中間体300が剥離層94で分離される(図13(A))。中間体300は上側の金属箔94A上に積層されていて、支持板96は下側の金属箔94B上に積層されていて、分離は上側の金属箔94Aと下側の金属箔94Bとの間の金属層94Cで行われる。その後、金属箔94Aはエッチング液により削除される(図13(B))。
中間体300が剥離層94から剥離された以降の工程は、図7〜図8を参照して上述した第1実施形態と同様であるため、説明が省略される。
[第2実施形態]
図16は第2実施形態のプリント配線板の一部を示す。第2実施形態のプリント配線板10は、第1実施形態と同様な絶縁基板30を有する。
絶縁基板30の第1面Fと第1導体層34F上に樹脂絶縁層50Fが形成されている。この樹脂絶縁層50F上に導体層58Fが形成されている。導体層58Fと第1導体層34Fは、樹脂絶縁層50Fを貫通するビア導体60Fで接続されている。樹脂絶縁層50F上に樹脂絶縁層150Fが形成されている。この樹脂絶縁層150F上に導体層158Fが形成されている。導体層158Fと導体層58Fは、樹脂絶縁層150Fを貫通するビア導体160Fで接続されている。絶縁基板30の第1面側には2層のビルドアップ層55Fが形成されている。
絶縁基板30の第2面Sと第2導体層34S上に樹脂絶縁層50Sが形成されている。この樹脂絶縁層50S上に導体層58Sが形成されている。導体層58Sと第2導体層34Sは、樹脂絶縁層50Sを貫通するビア導体60Sで接続されている。絶縁基板30の第2面側には1層のビルドアップ層55Sが形成されている。
第1面側のビルドアップ層55F上にソルダーレジスト層70Fが形成されている。第1面側のソルダーレジスト層70Fは、導体層158Fとビア導体(ビアランド)160Fの上面を露出させる半田バンプ用の開口71Fを有する。半田バンプ用の開口71Fには半田バンプ76Fが形成されている。第2面側のビルドアップ層55S上にソルダーレジスト層70Sが形成されている。第2面側のソルダーレジスト層70Sは、導体層58Sとビア導体(ビアランド)60Sの上面を露出させる半田バンプ用の開口71Sを有する。
第2実施形態のプリント配線板においては、絶縁基板30の第1面側(ICチップ実装側)にビルドアップ層を多く積層し、絶縁基板30の第1面側と第2面側でビルドアップ層の積層数を非対称にすることで、プリント配線板は、メモリーチップ実装基板を実装したPKGの状態で、常温時、高温時、共に基板の中心部に対して端部側がBGA側に下がる反り状態を維持することが可能となり、反り量の変化を小さくできる。その結果、ヒートサイクルにおける信頼性の低下を抑制することが可能となると思われる。
[第2実施形態のプリント配線板の製造方法]
図1〜図5(B)を参照した上記(1)〜(15)の工程は第1実施形態と同様である(図14(A))。
支持板96の両面に接着する上下の中間体300に、樹脂絶縁層と銅箔が順に積層される。その後、加熱プレスで樹脂絶縁層から樹脂絶縁層150Fが形成され、銅箔148Fが樹脂絶縁層150Fに接着される(図14(B))。
支持板96から上側のビルドアップ層を有する中間体300を分離する(図15(A))。分離は、上側の金属箔94Aと下側の金属箔94Bとの間の金属層94Cで行われる。このとき、上側の金属箔94Aは中間体300の表面に密着し、一方、下側の金属箔94Bは支持板96に接着し残留する。こうして中間体300が支持板96から剥離される。
図3(B)〜図5(B)を参照した上記(10)〜(15)と同様な工程で、第1面側の樹脂絶縁層150Fに導体層158Fとビア導体160Fが形成され、第2面側の樹脂絶縁層50Sに導体層58Sとビア導体60Sが形成される(図15(B))。
第1面F側のビルドアップ層上に第1面側のソルダーレジスト組成物が形成され、開口71Fを備えるソルダーレジスト層70Fが形成され、第2面S側のビルドアップ層上に第1面側のソルダーレジスト組成物が形成され、開口71Sを備えるソルダーレジスト層70Sが形成される(図15(C))。
(22)ソルダーレジスト層の開口71F、71Sからの露出部にニッケルめっき層が形成され、さらにニッケルめっき層上に金めっき層が形成される(図示せず)。この表面処理は、ニッケル−金層(Ni/Au)の代わりに、Snめっき、ニッケル−パラジウム−金層(Ni/Pd/Au)、Pd/Agめっき、OSP(Organic Solderability Preservative)膜が形成されてもよい。ソルダーレジスト層70Fの開口71F内に半田ボールが搭載され、リフローにより半田バンプ76Fが形成され、プリント配線板が完成する(図16)。
第2実施形態の製造方法に係るプリント配線板においては、絶縁基板の第1面側(ICチップ実装側)にビルドアップ層を多く積層する構造を有する。プリント配線板は、プリント配線板の第2面側にCTEの小さな絶縁基板30を位置させ、プリント配線板の第1面側に絶縁基板30のCTEより大きいCTEのビルドアップ層を位置させている。つまり、プリント配線板は、第1面側のCETは第2面側より大きくなるため、ビルドアップ層の積層数が同じ対称構造のプリント配線板に対して、メモリーチップ実装基板を実装したPKGの状態で、常温時、基板の中心部に対して端部側がBGA側により大きい反りを生じる(図10(A))。これにより、プリント配線板は、高温時、基板の中心部に対して端部側がBGA側に下がる反り状態を維持させることが可能となる(図10(B))。これによって、プリント配線板は、常温時と高温時における反り量の変化量が小さくなり、ヒートサイクルによる信頼性の低下が少なくなる。
[第2実施形態の改変例]
第2実施形態の改変例に係るプリント配線板の製造方法が図17に示される。
図1、図2に示された第1実施形態と同様に中間体が形成される。そして、第1実施形態の改変例と同様に支持板96に中間体300が剥離層94を介して積層される(図12(A))。剥離層の大きさは中間体300の大きさ及び支持板96の大きさより小さく、積層は、中間体300と支持板96を外周部で接着する。中間体300の樹脂絶縁層50Sの外周部が直接中間体300に接することで、樹脂絶縁層50Sで、支持板96への接合が成される。この場合、外周部は樹脂絶縁層(支持板)と樹脂絶縁層(樹脂絶縁層50S)の接合となり、接着強度は高くなり、ビルドアップ層を形成する工程で剥離する可能性はより低下する。
図14(A)に示された第2実施形態と同様に、支持板96の両面に接着する上下の中間体300に、樹脂絶縁層と銅箔148Fが順に積層される。その後、加熱プレスで樹脂絶縁層から樹脂絶縁層150Fが形成され、銅箔148Fが樹脂絶縁層150Fに接着される(図17(A))。そして、図中X2−X2で示す位置で、積層体は、剥離層94が露出するように外周部より内側で切断され、中間体300が剥離層94で分離される(図17(B))。中間体300は上側の金属箔94A上に積層されていて、支持板96は下側の金属箔94B上に積層されていて、分離は上側の金属箔94Aと下側の金属箔94Bとの間の金属層94Cで行われる。
中間体300が剥離層94から剥離された以降の工程は、図15〜図16を参照して上述した第2実施形態と同様であるため、説明が省略される。
10 プリント配線板
20z 銅貼積層基板
26 開口
28 貫通孔
30 絶縁基板
36 スルーホール導体
50F 樹脂絶縁層
58F 導体層
60F ビア導体
80 チップコンデンサ
90 ICチップ
94 剥離層
96 支持板
98 PETフィルム
300 中間体

Claims (10)

  1. 第1面と前記第1面と反対側の第2面を有する絶縁基板を準備することと、
    前記絶縁基板に電子部品収容用の開口を形成することと、
    前記電子部品収容用の開口が塞がれるように、前記絶縁基板の第1面にフィルムを貼ることと、
    前記電子部品収容用の開口により露出する前記フィルム上に電子部品を置くことと、
    前記開口の側壁と前記電子部品との間に樹脂を形成することと、
    前記絶縁基板の第2面と前記電子部品上に下側の樹脂絶縁層を形成することと、
    前記絶縁基板から前記フィルムを除去することで中間体を得ることと、
    支持板を準備することと、
    前記中間体の前記下側の樹脂絶縁層と前記支持体が対向するように、前記中間体と前記支持板を剥離層を介して積層することと、
    前記支持板に積層されている前記中間体の前記絶縁基板の第1面上に上側の樹脂絶縁層と上側の導体層と前記上側の樹脂絶縁層を貫通する上側のビア導体とからなる上側のビルドアップ層を形成することと、
    前記支持板から前記上側のビルドアップ層を有する前記中間体を分離することとを含むプリント配線板の製造方法。
  2. 請求項1のプリント配線板の製造方法であって、前記下側の樹脂絶縁層は下側のソルダーレジスト層であって、さらに、前記支持板上で前記上側のビルドアップ層上に上側のソルダーレジストを形成することと、前記分離後、前記下側のソルダーレジスト層に開口を形成することを含む。
  3. 請求項1のプリント配線板の製造方法であって、さらに、前記分離後、前記下側の樹脂絶縁層に下側のビア導体用の開口を形成することと前記下側の樹脂絶縁層上に下側の導体層を形成することと前記下側のビア導体用の開口に前記下側のビア導体を形成することで前記絶縁基板の第2面上に下側のビルドアップ層を形成することと、前記上側のビルドアップ層上に上側のソルダーレジスト層を形成することと、前記下側のビルドアップ層上に下側のソルダーレジスト層を形成することとを含む。
  4. 請求項1のプリント配線板の製造方法であって、前記剥離層は上側と下側の金属箔で形成されていて、前記中間体は前記上側の金属箔上に積層されていて、前記支持板は前記下側の金属箔上に積層されていて、前記分離は前記上側の金属箔と前記下側の金属箔との間で行われる。
  5. 請求項4のプリント配線板の製造方法であって、前記積層することは、前記上側の金属箔と前記下側の樹脂絶縁層を接着することと前記下側の金属箔と前記支持板を接着することと前上側の金属箔の外周と前記下側の金属箔の外周を接合することを含む。
  6. 請求項1のプリント配線板の製造方法であって、前記樹脂を形成することと前記下側の樹脂絶縁層を形成することは同時に行われる。
  7. 第1面と前記第1面と反対側の第2面を有し、電子部品収容用の開口を有する絶縁基板と、
    前記電子部品収容用の開口に収容されている電子部品と、
    前記絶縁基板の前記第1面に形成されている第1導体層と、
    前記絶縁基板の前記第2面に形成されている第2導体層と、
    前記第1導体層と前記第2導体層を接続していて、前記絶縁基板を貫通しているスルーホール導体と、
    前記絶縁基板の第1面上に形成されている上側の樹脂絶縁層と前記上側の樹脂絶縁層上に形成されている上側の導体層とを有する上側のビルドアップ層と、
    前記絶縁基板の第2面上に形成されている下側の樹脂絶縁層と前記下側の樹脂絶縁層上に形成されている下側の導体層とを有する下側のビルドアップ層とを有するプリント配線板であって、
    前記上側のビルドアップ層に含まれる上側の導体層の層数は前記下側のビルドアップ層に含まれる下側の導体層の層数より多い。
  8. 請求項7のプリント配線板であって、
    さらに、前記上側のビルドアップ層上に形成されている上側のソルダーレジスト層と前記下側のビルドアップ層上に形成されている下側のソルダーレジスト層を含み、前記ソルダーレジスト層の剛性は前記樹脂絶縁層の剛性より高い。
  9. 請求項2のプリント配線板の製造方法であって、
    前記剥離層の大きさは前記中間体の大きさ及び前記支持板の大きさより小さく、前記積層は、前記中間体と前記支持板を外周部で接着することを含み、前記分離は、前記剥離層が露出するように前記外周部より内側で切断することを含む。
  10. 請求項3のプリント配線板の製造方法であって、
    前記剥離層の大きさは前記中間体の大きさ及び前記支持板の大きさより小さく、前記積層は、前記中間体と前記支持板を外周部で接着することを含み、前記分離は、前記剥離層が露出するように前記外周部より内側で切断することを含む。
JP2013092571A 2013-04-25 2013-04-25 プリント配線板、プリント配線板の製造方法 Pending JP2014216478A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013092571A JP2014216478A (ja) 2013-04-25 2013-04-25 プリント配線板、プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013092571A JP2014216478A (ja) 2013-04-25 2013-04-25 プリント配線板、プリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2014216478A true JP2014216478A (ja) 2014-11-17

Family

ID=51941969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013092571A Pending JP2014216478A (ja) 2013-04-25 2013-04-25 プリント配線板、プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JP2014216478A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101605172B1 (ko) 2015-04-07 2016-03-22 삼성전자주식회사 패키지 기판 및 그 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217514A (ja) * 2000-02-03 2001-08-10 Denso Corp 多層配線基板
JP2004128481A (ja) * 2002-07-31 2004-04-22 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2006332115A (ja) * 2005-05-23 2006-12-07 Ngk Spark Plug Co Ltd コアレス配線基板及びその製造方法
JP2011249711A (ja) * 2010-05-31 2011-12-08 Kyocera Corp 配線基板およびその実装構造体
JP2012146990A (ja) * 2012-02-22 2012-08-02 Sumitomo Bakelite Co Ltd 多層回路基板、多層回路基板の製造方法および半導体装置
JP2012186440A (ja) * 2011-02-18 2012-09-27 Ibiden Co Ltd インダクタ部品とその部品を内蔵しているプリント配線板及びインダクタ部品の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217514A (ja) * 2000-02-03 2001-08-10 Denso Corp 多層配線基板
JP2004128481A (ja) * 2002-07-31 2004-04-22 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2006332115A (ja) * 2005-05-23 2006-12-07 Ngk Spark Plug Co Ltd コアレス配線基板及びその製造方法
JP2011249711A (ja) * 2010-05-31 2011-12-08 Kyocera Corp 配線基板およびその実装構造体
JP2012186440A (ja) * 2011-02-18 2012-09-27 Ibiden Co Ltd インダクタ部品とその部品を内蔵しているプリント配線板及びインダクタ部品の製造方法
JP2012146990A (ja) * 2012-02-22 2012-08-02 Sumitomo Bakelite Co Ltd 多層回路基板、多層回路基板の製造方法および半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101605172B1 (ko) 2015-04-07 2016-03-22 삼성전자주식회사 패키지 기판 및 그 제조방법
US10332755B2 (en) 2015-04-07 2019-06-25 Samsung Electronics Co., Ltd. Package substrates and methods of fabricating the same

Similar Documents

Publication Publication Date Title
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP6358431B2 (ja) 電子部品装置及びその製造方法
JP4073945B1 (ja) 多層配線基板の製造方法
JP2015106615A (ja) プリント配線板、プリント配線板の製造方法
US11152293B2 (en) Wiring board having two insulating films and hole penetrating therethrough
JP2016081961A (ja) 多層配線板及びその製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2007158341A (ja) メタルコア、パッケージ基板およびその製造方法
JPWO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JP2016201529A (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
JP2015028986A (ja) プリント配線板及びプリント配線板の製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP2016035987A (ja) 電子部品内蔵配線板及びその製造方法
JP2017084997A (ja) プリント配線板及びその製造方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2019192886A (ja) 配線基板及び配線基板の製造方法
JPWO2007069427A1 (ja) 電子部品内蔵モジュールとその製造方法
JP2016058472A (ja) 電子部品内蔵配線板及びその製造方法
JP2016149517A (ja) 配線基板及びその製造方法
JP2016082163A (ja) プリント配線板
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
JP2016082143A (ja) プリント配線板
JP2020184596A (ja) 電子部品内蔵配線板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170725