KR102662847B1 - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR102662847B1
KR102662847B1 KR1020190121006A KR20190121006A KR102662847B1 KR 102662847 B1 KR102662847 B1 KR 102662847B1 KR 1020190121006 A KR1020190121006 A KR 1020190121006A KR 20190121006 A KR20190121006 A KR 20190121006A KR 102662847 B1 KR102662847 B1 KR 102662847B1
Authority
KR
South Korea
Prior art keywords
layer
build
wiring
printed circuit
circuit board
Prior art date
Application number
KR1020190121006A
Other languages
English (en)
Other versions
KR20210038187A (ko
Inventor
성기정
김태성
최재웅
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190121006A priority Critical patent/KR102662847B1/ko
Priority to US16/728,364 priority patent/US11229119B2/en
Priority to CN202010102317.1A priority patent/CN112584604A/zh
Publication of KR20210038187A publication Critical patent/KR20210038187A/ko
Application granted granted Critical
Publication of KR102662847B1 publication Critical patent/KR102662847B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F2017/048—Fixed inductances of the signal type  with magnetic core with encapsulating core, e.g. made of resin and magnetic powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 개시는 제1관통부를 갖는 코어층, 상기 제1관통부에 배치되며 지지부재와 상기 지지부재의 일면 상에 배치된 평면 나선 형태의 제1코일패턴과 자성물질을 포함하는 바디를 포함하며 상기 지지부재 및 상기 제1코일패턴이 상기 바디 내에 내장된 코일 구조체, 상기 코어층의 적어도 일면을 덮으며 상기 코일 구조체가 내장되도록 상기 제1관통부의 적어도 일부를 채우는 제1빌드업층, 상기 제1빌드업층의 일면 상에 배치된 제1배선층, 및 상기 제1빌드업층의 적어도 일부를 관통하며 상기 제1배선층과 전기적으로 연결된 제1비아층을 포함하며, 상기 제1비아층은 상기 제1배선층 중 적어도 일부를 상기 제1코일패턴과 전기적으로 연결하는 제1배선비아를 포함하는, 인쇄회로기판에 관한 것이다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 개시는 인쇄회로기판에 관한 것이다.
CPU(Central Processing Unit), ASIC(Application Specific Integrated Circuit), AP(Application Processor) 등은 PMIC(Power Management Integrated Circuit)로부터 전력을 공급받고 있는데, 최근에 전력효율을 향상하기 위해 PMIC의 전력공급 스위칭 주파수가 상승하고 있다. 이에, 인덕터 기능을 갖는 다층 인쇄회로기판 형태의 패키지 기판이 요구되고 있다.
본 개시의 여러 목적 중 하나는 고주파에서도 투자율이 높게 유지될 수 있는 인덕터 기능을 갖는 인쇄회로기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 그럼에도 불구하고 두께 감소로 박형화 및 소형화가 가능한 인쇄회로기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 인덕터 기능에 추가하여 캐패시터 기능을 더 갖는 인쇄회로기판을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 박막 타입의 인덕터를 인쇄회로기판 내에 내장하되, 외부전극 없이 배선비아를 통하여 인덕터의 코일패턴과 인쇄회로기판 내의 배선층 사이에 전기적 연결 경로를 제공하는 것이다. 또한, 필요에 따라서 칩 타입의 캐패시터를 인덕터와 함께 더 내장하는 것이다.
예를 들면, 본 개시에서 제안하는 일례에 따른 인쇄회로기판은 제1관통부를 갖는 코어층; 상기 제1관통부에 배치되며, 지지부재, 상기 지지부재의 일면 상에 배치된 평면 나선 형태의 제1코일패턴, 및 자성물질을 포함하는 바디를 포함하며, 상기 지지부재 및 상기 제1코일패턴이 상기 바디 내에 내장된 코일 구조체; 상기 코어층의 적어도 일면을 덮으며, 상기 코일 구조체가 내장되도록 상기 제1관통부의 적어도 일부를 채우는 제1빌드업층; 상기 제1빌드업층의 일면 상에 배치된 제1배선층; 및 상기 제1빌드업층의 적어도 일부를 관통하며, 상기 제1배선층과 전기적으로 연결된 제1비아층; 을 포함하며, 상기 제1비아층은 상기 제1배선층 중 적어도 일부를 상기 제1코일패턴과 전기적으로 연결하는 제1배선비아를 포함하는 것일 수 있다.
예를 들면, 본 개시에서 제안하는 일례에 따른 인쇄회로기판은 복수의 절연층, 복수의 배선층, 및 복수의 비아층을 포함하며, 상기 복수의 절연층 내에, 지지부재, 상기 지지부재의 적어도 일면 상에 배치된 평면 나선 형태의 코일패턴, 및 자성물질을 포함하는 바디를 포함하며, 상기 지지부재 및 상기 코일패턴이 상기 바디 내에 내장된 코일 구조체가 내장되며, 상기 복수의 비아층 중 적어도 하나는 상기 복수의 배선층 중 적어도 하나를 상기 코일패턴과 전기적으로 연결하는 배선비아를 포함하는 것일 수도 있다.
필요에 따라서, 본 개시에서 제안하는 일례에 따른 인쇄회로기판은 상기 제1관통부에 상기 코일 구조체와 나란하게 배치되며, 상기 제1빌드업층에 내장된 캐패시터; 를 더 포함할 수 있으며, 상기 제1비아층은 상기 제1배선층 중 적어도 다른 일부를 상기 캐패시터와 전기적으로 연결하는 제3배선비아를 더 포함할 수 있다. 또는, 상기 코어층은 상기 제1관통부와 이격된 제2관통부를 더 가질 수 있고, 이때, 인쇄회로기판은 상기 제2관통부에 상기 코일 구조체와 나란하게 배치되며, 상기 제1빌드업층에 내장된 캐패시터; 를 더 포함할 수 있으며, 상기 제1비아층은 상기 제1배선층 중 적어도 다른 일부를 상기 캐패시터와 전기적으로 연결하는 제3배선비아를 더 포함할 수도 있다.
본 개시의 여러 효과 중 일 효과로서 고주파에서도 투자율이 높게 유지될 수 있는 인덕터 기능을 갖는 인쇄회로기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 일 효과로서 그럼에도 불구하고 두께 감소로 박형화 및 소형화가 가능한 인쇄회로기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 일 효과로서 인덕터 기능에 추가하여 캐패시터 기능을 더 갖는 인쇄회로기판을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.
도 4는 도 3의 인쇄회로기판에 적용된 코일 구조체의 일례를 개략적으로 나타낸 사시도다.
도 5는 도 3의 인쇄회로기판에 적용된 코일 구조체의 일례를 개략적으로 나타낸 단면도다.
도 6 및 도 7은 도 3의 인쇄회로기판에 적용된 코일 구조체의 일례를 개략적으로 나타낸 평면도다.
도 8은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 9는 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 10은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 전자부품(1020)이 서로 조합될 수 있음은 물론이다. 칩 관련부품(1020)은 상술한 칩이나 전자부품을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 전자부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 전자부품(1020) 및/또는 네트워크 관련 전자부품(1030)과 서로 조합될 수도 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 메인보드(1110)가 수용되어 있으며, 이러한 메인보드(1110)에는 다양한 전자부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140)와 같이 메인보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품이 내부에 수용되어 있다. 전자부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 반도체 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 반도체 패키지(1121)는 다층 인쇄회로기판 형태의 패키지 기판 상에 반도체칩이나 수동부품이 표면 실장 된 형태일 수 있으나, 이에 한정되는 것은 아니다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
인쇄회로기판
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 일례에 따른 인쇄회로기판(500A)은 복수의 절연층(111, 121a, 121b, 121c, 121d, 121e, 121f), 복수의 배선층(112a, 112b, 122a, 122b, 122c, 122d, 122e, 122f), 및 복수의 비아층(113, 123a, 123b, 123c, 123d, 123e, 123f)을 포함하며, 복수의 절연층(111, 121a, 121b, 121c, 121d, 121e, 121f) 내에 코일 구조체(200A)가 내장된, 다층 인쇄회로기판 형태를 가진다.
예를 들면, 일례에 따른 인쇄회로기판(500A)은 코어층(111), 코어층(111)의 상면 및 하면 상에 각각 배치된 제1 및 제2코어 배선층(112a, 112b), 코어층(111)의 적어도 일부를 관통하며 제1 및 제2코어 배선층(112a, 112b)을 전기적으로 연결하는 코어 비아층(113), 코어층(111)의 양면을 덮는 제1빌드업층(121A), 제1빌드업층(121A)의 상측 절연층(121a)의 상면 상에 배치된 제1배선층(122a), 제1빌드업층(121A)의 하측 절연층(121b)의 하면 상에 배치된 제2배선층(122b), 제1빌드업층(121A)의 상측 절연층(121a)의 적어도 일부를 관통하며 제1코어 배선층(112a) 및 제1배선층(122b)을 전기적으로 연결하는 제1비아층(123a), 및 제1빌드업층(121A)의 하측 절연층(121b)의 적어도 일부를 관통하며 제2코어 배선층(112b) 및 제2배선층(122b)을 전기적으로 연결하는 제2비아층(123b)을 포함한다.
필요에 따라서, 일례에 따른 인쇄회로기판(500A)은 제1빌드업층(121A)의 상측 절연층(121a)의 상면 상에 배치된 제2빌드업층(121c), 제2빌드업층(121c)의 상면 상에 배치된 제3배선층(122c), 제2빌드업층(121c)의 적어도 일부를 관통하며 제1 및 제3배선층(122a, 122c)을 전기적으로 연결하는 제3비아층(123c), 제1빌드업층(121A)의 하측 절연층(121b)의 하면 상에 배치된 제3빌드업층(121d), 제3빌드업층(121d)의 하면 상에 배치된 제4배선층(122d), 및 제3빌드업층(121d)의 적어도 일부를 관통하며 제2 및 제4배선층(122b, 122d)을 전기적으로 연결하는 제4비아층(123d)을 더 포함할 수 있다.
필요에 따라서, 일례에 따른 인쇄회로기판(500A)은 제2빌드업층(121c)의 상면 상에 배치된 제4빌드업층(121e), 제4빌드업층(121e)의 상면 상에 배치된 제5배선층(122e), 제4빌드업층(121e)의 적어도 일부를 관통하며 제3 및 제5배선층(122c, 122e)을 전기적으로 연결하는 제5비아층(123e), 제3빌드업층(121d)의 하면 상에 배치된 제5빌드업층(121f), 제5빌드업층(121f)의 하면 상에 배치된 제6배선층(122f), 및 제5빌드업층(121f)의 적어도 일부를 관통하며 제4 및 제6배선층(122d, 122f)을 전기적으로 연결하는 제6비아층(123f)을 더 포함할 수 있다.
필요에 따라서, 일례에 따른 인쇄회로기판(500A)은 제4빌드업층(121e)의 상면 상에 배치되며 제5배선층(122e)의 적어도 일부를 각각 노출시키는 복수의 제1개구부(130h)를 갖는 제1패시베이션층(130), 제5빌드업층(121f)의 하면 상에 배치되며 제6배선층(122f)의 적어도 일부를 각각 노출시키는 복수의 제2개구부(140h)를 갖는 제2패시베이션층(140), 복수의 제1개구부(130h) 상에 각각 배치되어 노출된 제5배선층(122e)과 각각 전기적으로 연결된 복수의 제1전기연결금속(150), 및 복수의 제2개구부(140h) 상에 각각 배치되어 노출된 제6배선층(122f)과 각각 전기적으로 연결된 복수의 제2전기연결금속(160)을 더 포함할 수 있다.
상술한 바와 같이, 최근 CPU, ASIC, AP 등은 PMIC로부터 전력을 공급받고 있는데, 최근에 전력효율을 향상하기 위해 PMIC의 전력공급 스위칭 주파수가 상승하고 있다. 이에, 집적회로(IC)가 표면실장 된 패키지 기판과는 별도로 메인보드 상에 인덕터를 배치하는 것을 고려해볼 수 있다. 그러나, 이 경우 고용량의 인덕터가 필요하며, 특히 인덕터와 패키지 기판 상에 실장된 집적회로(IC) 사이의 전기적 경로가 길어지기 때문에 저항이 증가하여 전력 효율이 낮아질 수 있다. 또는, 패키지 기판 내에 패턴으로 코일을 형성하는 것을 고려해볼 수 있다. 그러나, 이 경우 자성체가 아닌 에어(air)에 코일을 형성하는 것이기 때문에, 용량 구현에 어려움이 있을 수 있으며, 패키지 기판 내의 많은 면적을 패턴 코일을 형성하는데 이용해야 하는바, 패키지 기판의 전체 사이즈가 커질 수 있다. 또는, 다이 형태의 인덕터를 패키지 기판의 바닥면에 표면실장 하는 것을 고려해볼 수 있다. 그러나, 이 경우 다이 형태의 인덕터의 가격이 상당할 수 있다.
반면, 일례에 따른 인쇄회로기판(500A)은 코어층(111)이 관통부(111H)를 가지며, 관통부(111H)에 코일 구조체(200A)가 배치된다. 코일 구조체(200A)는 관통부(111H)의 적어도 일부를 채우는 제1빌드업층(121A)에 내장된다. 코일 구조체(200A)는 별도의 외부전극이 없는 박막 타입의 인덕터 구조일 수 있다. 코일 구조체(200A)의 제1 및 제2코일패턴(231, 232)은 각각 제1 및 제2비아층(113a, 113b)의 제1 및 제2배선비아(113a1, 113b1)을 통하여 제1 및 제2배선층(122a, 122b) 각각의 적어도 일부와 전기적으로 연결된다. 예를 들면, 일례에 따른 코일 구조체(200A)는 제1 및 제2코일패턴(231, 232)을 매립하며 자성물질을 포함하는 바디(210)를 포함한다. 바디(210)는 제1 및 제2코일패턴 각각의 일부를 오픈하는 제1 및 제2오프닝(210h1, 210h2)을 가진다. 제1빌드업층(121A)은 제1 및 제2오프닝(210h1, 210h2) 각각의 적어도 일부를 채운다. 제1 및 제2배선비아(113a1, 113b1)은 각각 제1 및 제2오프닝(210h1, 210h2) 상에서 제1빌드업층(121A)의 적어도 일부를 관통하며 제1 및 제2코일패턴(231, 232)과 연결된다. 제1 및 제2오프닝(210h1, 210h2) 내에서 제1 및 제2배선비아(113a1, 113b1) 각각의 측면의 적어도 일부는 제1빌드업층(121A)로 덮인다. 예컨대, 제1 및 제2배선비아(113a1, 113b1) 각각의 측면이 제1빌드업층(121A)의 절연물질로 둘러싸여 절연될 수 있다.
이와 같이, 일례에 따른 인쇄회로기판(500A)에는 자성물질을 포함하는 바디(210)에 제1 및 제2코일패턴(231, 232)이 내장된 일례에 따른 코일 구조체(200A)가 내장되는바, 비교적 저렴한 가격으로, 고주파에서도 투자율이 높게 유지될 수 있는 인덕터 기능을 가질 수 있다. 또한, 일례에 따른 코일 구조체(200A)는 후술하는 바와 같이 박막 타입의 구조를 가질 수 있는바, 박형화 및 소형화가 가능하며, 특히 외부전극 없이 배선비아(113a1, 113b1)를 통하여 전기적 연결 경로를 가질 수 있는바, 더욱 낮은 두께를 가질 수 있고, 따라서 이러한 코일 구조체(200A)가 내장된 일례에 따른 인쇄회로기판(500A) 역시 박형화 및 소형화가 가능할 수 있다. 또한, 제1 및 제2배선비아(113a1, 113b1) 각각의 측면이 바디(210)의 자성물질과 물리적으로 이격되어 바디(210)의 자성물질과 절연될 수 있는바, 전기적 쇼트 등이 발생하는 것을 방지할 수 있다. 한편, 일례에 따른 인쇄회로기판(500A)은 패키지 기판으로 이용될 수 있으며, 이 경우 일례에 따른 인쇄회로기판(500A) 상에는 반도체칩과 같은 전자부품(320)이 제1전기연결금속(150)을 통하여 표면실장 될 수 있다. 이때, 코일 구조체(500A)가 인쇄회로기판(500A)에 내장되어 전자부품(320)의 직하에 위치할 수 있기 때문에, 양자의 전기적 경로를 최소화할 수 있으며, 그 결과 저항 감소로, 인덕터의 성능을 보다 개선할 수 있다.
한편, 일례에 따른 인쇄회로기판(500A)은 관통부(111H)에 코일 구조체(200A)와 나란하게 배치되며 제1빌드업층(121A)에 내장된 캐패시터(310)를 더 포함할 수 있다. 캐패시터(310)는 내부전극을 갖는 바디(311)와 바디(311) 상에 서로 이격 배치된 제1 및 제2외부전극(312, 313)을 포함하는 칩 타입의 부품일 수 있다. 예를 들면, 캐패시터(310)는 MLCC(Multi Layer Ceramic Capacitor)일 수 있으나, 이에 한정되는 것은 아니다. 제1 및 제2외부전극(312, 313)은 제1비아층(113a)의 제3 및 제4배선비아(113a2, 113a3)를 통하여 각각 제1배선층(122a)의 적어도 일부와 전기적으로 연결될 수 있다.
이와 같이, 일례에 따른 인쇄회로기판(500A)에는 코일 구조체(200A) 외에도 캐패시터(310)가 더 내장될 수 있다. 따라서, 일례에 따른 인쇄회로기판(500A)은, 비교적 저렴한 가격으로, 인덕터 기능에 추가하여 캐패시터 기능을 더 가질 수 있다. 또한, 캐패시터(310) 역시 별도 부품 형태로 제작되어 인쇄회로기판(500A) 내부에 내장되는바, 박형화 및 소형화가 가능하며, 그 결과 캐패시터(310)가 내장된 일례에 따른 인쇄회로기판(500A) 역시 박형화 및 소형화가 가능할 수 있다. 또한, 일례에 따른 인쇄회로기판(500A)은 패키지 기판으로 이용될 때, 캐패시터(310) 역시 코일 구조체(200A)와 마찬가지로 전자부품(320)의 직하에 위치할 수 있기 때문에, 양자의 전기적 경로를 최소화할 수 있으며, 그 결과 ESL(Equivalent Series Inductance) 감소로, 캐패시터의 성능을 보다 개선할 수 있다.
이하에서는 도면을 참조하여 일례에 따른 인쇄회로기판(500A)의 구성요소에 대하여 보다 자세히 설명한다.
코어층(111)은 인쇄회로기판(500A)의 중심인 코어기판일 수 있다. 코어층(111)의 재료로는 절연물질이 사용될 수 있으며, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들과 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 및/또는 무기필러와 같은 보강재를 포함하는 재료, 예를 들면, 동박적층판(CCL: Copper Clad Laminate), 또는 언클레드 동박적층판(Unclad CCL) 등이 사용될 수 있다. 다만, 이에 한정되는 것은 아니며, 코어층(111)으로 메탈판(metal plate)나 유리판(glass plate)이 사용될 수도 있고, 세라믹 판(Ceramic plate)이 사용될 수도 있다. 필요에 따라서는, 코어층(111)의 재료로 LCP(Liquid Crystal Polymer)가 사용될 수도 있다.
코어 배선층(112a, 112b)의 재료로는 금속물질이 사용될 수 있으며, 이때 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 코어 배선층(112a, 112b)은 AP(Additive Process), SAP(Semi Additive Process), MSAP(Modified Semi Additive Process), TT(Tenting) 등의 도금 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 코어 배선층(112a, 112b)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 필요에 따라서, 그라운드(GND) 패턴과 파워(PWR) 패턴은 서로 동일한 패턴일 수도 있다. 이들 패턴은 각각 라인(line) 패턴, 플레인(Plane) 패턴 및/또는 패드(Pad) 패턴을 포함할 수 있다.
코어 비아층(113)의 재료로도 금속물질이 사용될 수 있으며, 이때 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 코어 비아층(113)도 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 코어 비아층(113)의 배선비아는 각각 금속물질로 완전히 충전될 수 있으며, 또는 금속물질이 비아홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 모래시계 형상, 원통 형상 등 공지된 모든 형상이 적용될 수 있다. 코어 비아층(113) 역시 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 신호 연결을 위한 배선비아, 그라운드 연결을 위한 배선비아, 파워 연결을 위한 배선비아 등을 포함할 수 있다. 그라운드 연결을 위한 배선비아와 파워 연결을 위한 배선비아는 동일한 배선비아일 수도 있다.
빌드업층(121A, 121c, 121d, 121e, 121f)은 코어층(111)을 기준으로 양측으로 다층의 배선을 형성하기 위한 절연영역을 제공할 수 있다. 빌드업층(121A, 121c, 121d, 121e, 121f)의 재료로는 절연물질이 사용될 수 있으며, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들과 함께 유리섬유 및/또는 무기필러와 같은 보강재를 포함하는 재료, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다. 필요에 따라서는, 빌드업층(121A, 121c, 121d, 121e, 121f)의 재료로 PID(Photo Image-able Dielectric)가 사용될 수도 있다. 한편, 빌드업층(121A, 121c, 121d, 121e, 121f)은 서로 동일한 재료를 포함할 수 있고, 또는 서로 다른 재료를 포함할 수도 있다. 빌드업층(121A, 121c, 121d, 121e, 121f)은 서로 경계가 분명할 수도 있고, 불분명할 수도 있다. 제1빌드업층(121A)은 상측 절연층(121a)과 하측 절연층(121b)을 포함할 수 있으며, 양자 역시 서로 일체화되어 경계가 분명할 수 있고, 불분명할 수도 있다.
배선층(122a, 122b, 122c, 122d, 122e, 122f)의 재료로는 금속물질이 사용될 수 있으며, 이때 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 배선층(122a, 122b, 122c, 122d, 122e, 122f)은 각각 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 배선층(122a, 122b, 122c, 122d, 122e, 122f)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GND) 패턴, 파워(PWR) 패턴, 신호(S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 필요에 따라서, 그라운드(GND) 패턴과 파워(PWR) 패턴은 서로 동일한 패턴일 수도 있다. 이들 패턴은 각각 라인(line) 패턴, 플레인(Plane) 패턴 및/또는 패드(Pad) 패턴을 포함할 수 있다.
비아층(123a, 123b, 123c, 123d, 123e, 123f)의 재료로도 금속물질이 사용될 수 있으며, 이때 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 비아층(123a, 123b, 123c, 123d, 123e, 123f)도 각각 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 비아층(123a, 123b, 123c, 123d, 123e, 123f)의 배선비아는 각각 금속물질로 완전히 충전될 수 있으며, 또는 금속물질이 비아홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 테이퍼 형상 등 공지된 모든 형상이 적용될 수 있다. 일례로, 제1, 제3, 제5비아층(123a, 123c, 123e)의 배선비와 제2, 제4, 제6비아층(123b, 123d, 123f)의 배선비아는 서로 반대 방향의 테이퍼 형상을 가질 수 있다. 비아층(123a, 123b, 123c, 123d, 123e, 123f) 역시 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 신호 연결을 위한 배선비아, 그라운드 연결을 위한 배선비아, 파워 연결을 위한 배선비아 등을 포함할 수 있다. 그라운드 연결을 위한 배선비아와 파워 연결을 위한 배선비아는 동일한 배선비아일 수도 있다.
패시베이션층(130, 140)은 일례에 따른 인쇄회로기판(500A)의 내부 구성을 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 패시베이션층(130, 140)은 열경화성 수지를 포함할 수 있다. 예컨대, 패시베이션층(130, 140)은 ABF일 수 있다. 다만, 이에 한정되는 것은 아니며, 패시베이션층(130, 140) 각각 공지의 SR(Solder Resist)층일 수 있다. 또한, 필요에 따라서는 PID를 포함할 수도 있다. 패시베이션층(130, 140)은 각각 복수의 개구부(130h, 140h)를 가질 수 있으며, 복수의 개구부(130h, 140h)는 각각 일례에 따른 인쇄회로기판(500A)의 최상측 및 최하측 배선층인 제5 및 제6배선층(122e, 122f)의 적어도 일부를 노출시킬 수 있다. 한편, 노출된 제5 및 제6배선층(122e, 122f)의 표면에는 표면 처리층이 형성될 수 있다. 표면 처리층은, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다. 필요에 따라서는, 각각의 개구부(130h, 140h)가 복수의 비아홀로 구성될 수 있다. 필요에 따라서는, 신뢰성 개선을 위하여 각각의 개구부(130h, 140h) 상에 언더범프금속(UBM: Under Bump Metal)이 배치될 수도 있다.
전기연결금속(150, 160)은 일례에 따른 인쇄회로기판(500A)을 외부와 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 예를 들면, 일례에 따른 인쇄회로기판(500A)에는 제1전기연결금속(150)을 통하여 전자부품(320)이 실장 될 수 있다. 또한, 일례에 따른 인쇄회로기판(500A)은 제2전기연결금속(160)을 통하여 전자기기의 메인보드에 실장 될 수 있다. 예컨대, 일례에 따른 인쇄회로기판(500A)은 BGA(Ball Grid Array) 타입의 패키지 기판일 수 있다. 전기연결금속(150, 160)은 각각 패시베이션층(130, 140)의 복수의 개구부(130h, 140h) 상에 배치될 수 있다. 전기연결금속(150, 160)은 각각 구리(Cu)보다 융점이 낮은 저융점 금속, 예를 들면, 주석(Sn)이나 또는 주석(Sn)을 포함하는 합금으로 구성될 수 있다. 예를 들면, 전기연결금속(150, 160)은 솔더(solder)로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다.
전기연결금속(150, 160)은 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결금속(150, 160)은 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 기둥(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 전기연결금속(150, 160)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 제2전기연결금속(160)은 메인보드에 실장을 위한 것인바, 제1전기연결금속(150)에 비하여 수가 더 많을 수 있으며, 크기가 더 클 수 있다. 이러한 관점에서, 복수의 제2개구부(140h)는 복수의 제1개구부(130h)에 비하여 수가 더 많을 수 있으며, 크기가 더 클 수 있다.
도 4는 도 3의 인쇄회로기판에 적용된 코일 구조체의 일례를 개략적으로 나타낸 사시도며, 도 5는 도 3의 인쇄회로기판에 적용된 코일 구조체의 일례를 개략적으로 나타낸 단면도며, 도 6 및 도 7은 도 3의 인쇄회로기판에 적용된 코일 구조체의 일례를 개략적으로 나타낸 평면도다.
도면을 참조하면, 일례에 따른 코일 구조체(200A)는 지지부재(220), 지지부재(220)의 상면 상에 배치된 평면 나선 형태의 제1코일패턴(231), 및 자성물질을 포함하는 바디(210)를 포함한다. 지지부재(220)와 제1코일패턴(231)은 바디(210) 내에 내장된다. 필요에 따라서는, 지지부재(220)의 하면 상에 배치되며 바디(210)네 내장되는 평면 나선 형태의 제2코일패턴(232), 및 지지부재(220)를 관통하며 제1 및 제2코일패턴(231, 232)을 전기적으로 연결하는 접속비아(233)를 더 포함할 수 있다. 필요에 따라서는, 지지부재(220)의 상면 상에 배치되어 제1코일패턴(231)의 적어도 일부를 덮는 제1절연막(241) 및 지지부재(220)의 하면 상에 배치되어 제2코일패턴(232)의 적어도 일부를 덮는 제2절연막(242)을 더 포함할 수 있다. 예를 들면, 일례에 따른 코일 구조체(200A)는 상술한 바와 같이 별도의 외부전극이 없는 박막 타입의 인덕터 구조일 수 있다.
한편, 일례에 따른 코일 구조체(200A)는 바디(210)가 제1 및 제2코일패턴 각각의 일부를 오픈하는 제1 및 제2오프닝(210h1, 210h2)을 가진다. 이러한 코일 구조체(200)가 인쇄회로기판(500A)에 내장되는 경우, 인쇄회로기판(500A)의 제1빌드업층(121A)은 제1 및 제2오프닝(210h1, 210h2) 각각의 적어도 일부를 채운다. 또한, 인쇄회로기판(500A)의 제1 및 제2배선비아(113a1, 113b1)는 각각 제1 및 제2오프닝(210h1, 210h2) 상에서 제1빌드업층(121A)의 적어도 일부를 관통하여 제1 및 제2코일패턴(231, 232)과 연결된다. 따라서, 상술한 바와 같이, 인쇄회로기판(500A)이 비교적 저렴한 가격으로 고주파에서도 투자율이 높게 유지될 수 있는 인덕터 기능을 가질 수 있고, 또한 보다 효과적으로 박형화 및 소형화가 가능할 수 있다. 또한, 인쇄회로기판(500A) 상에 실장 되는 상술한 전자부품(320)과의 전기적 경로를 최소화할 수 있다.
또한, 일례에 따른 코일 구조체(200A)가 인쇄회로기판(500A)에 내장되는 경우, 제1 및 제2오프닝(210h1, 210h2) 내에서 인쇄회로기판(500A)의 제1 및 제2배선비아(113a1, 113b1) 각각의 측면의 적어도 일부는 인쇄회로기판(500A)의 제1빌드업층(121A)로 덮일 수 있다. 예컨대, 인쇄회로기판(500A)의 제1 및 제2배선비아(113a1, 113b1) 각각의 측면이 제1빌드업층(121A)의 절연물질로 둘러싸여 절연될 수 있다. 따라서, 인쇄회로기판(500A)의 제1 및 제2배선비아(113a1, 113b1) 각각의 측면이 바디(210)의 자성물질과 물리적으로 이격되어 바디(210)의 자성물질과 절연될 수 있다. 그 결과, 전기적 쇼트 등이 발생하는 것을 방지할 수 있다.
한편, 일례에 따른 코일 구조체(200A)는 지지부재(220)와 제1 및 제2코일패턴(231, 232)이 바디(210)의 측면으로 노출되지 않을 수 있다. 예를 들면, 지지부재(220)의 외측 측면과 제1 및 제2코일패턴(231, 232)의 외측 측면이 각각 인쇄회로기판(500A)의 제1빌드업층(121A)과 물리적으로 이격될 수 있다. 이때, 지지부재(220)의 외측 측면과 제1빌드업층(121A) 사이의 적어도 일부, 그리고 제1 및 제2코일패턴(231, 232)의 외측 측면 각각과 제1빌드업층(121A) 사이의 적어도 일부에는 바디(210)의 자성물질이 채워질 수 있다. 이 경우, 제1 및 제2코일패턴(231, 232)의 측면이 바디(210)의 자성물질로 보다 효과적으로 둘러싸일 수 있으며, 바디(210)의 자성물질의 용량이 증가할 수 있는바, 인덕터 특성을 보다 개선할 수 있다.
이하에서는 도면을 참조하여 일례에 따른 코일 구조체(200A)의 구성요소에 대하여 보다 자세히 설명한다.
바디(210)는 코일 구조체(200A)의 외관을 이룬다. 바디(210)는 제1방향으로 마주보는 제1면 및 제2면과, 제2방향으로 마주보는 제3면 및 제4면과, 제3방향으로 마주보는 제5면 및 제6면을 포함할 수 있다. 바디(210)는 이와 같이 육면체 형상일 수 있으나, 이에 한정되는 것은 아니다. 바디(210)는 자성물질을 포함한다. 자성물질은 자성성질을 가지는 것이면 특별히 한정되지 않는다. 예를 들면, 순철 분말, Fe-Si계 합금 분말, Fe-Si-Al계 합금 분말, Fe-Ni계 합금 분말, Fe-Ni-Mo계 합금 분말, Fe-Ni-Mo-Cu계 합금 분말, Fe-Co계 합금 분말, Fe-Ni-Co계 합금 분말, Fe-Cr계 합금 분말, Fe-Cr-Si계 합금 분말, Fe-Ni-Cr계 합금 분말, 또는 Fe-Cr-Al계 합금 분말 등의 Fe 합금류, Fe기 비정질, Co기 비정질 등의 비정질 합금류, Mg-Zn계 페라이트, Mn-Zn계 페라이트, Mn-Mg계 페라이트, Cu-Zn계 페라이트, Mg-Mn-Sr계 페라이트, Ni-Zn계 페라이트 등의 스피넬형 페라이트류, Ba-Zn계 페라이트, Ba-Mg계 페라이트, Ba-Ni계 페라이트, Ba-Co계 페라이트, Ba-Ni-Co계 페라이트 등의 육방정형 페라이트류, Y계 페라이트 등의 가닛형 페라이트류를 예로 들 수 있다.
한편, 바디(210)의 자성물질은 금속 자성체 분말 및 수지 혼합물을 포함하는 자성체 수지 복합체일 수도 있다. 금속 자성체 분말은 철(Fe), 크롬(Cr), 또는 실리콘(Si)을 주성분으로 포함할 수 있다. 예를 들면, 철(Fe)-니켈(Ni), 철(Fe), 철(Fe)-크롬(Cr)-실리콘(Si) 등을 포함할 수 있으나, 이에 한정되는 것은 아니다. 수지 혼합물은 에폭시, 폴리이미드, 액정 결정성 폴리머 등을 포함할 수 있으나, 이에 한정되는 것은 아니다. 금속 자성체 분말은 적어도 둘 이상, 또는 적어도 셋 이상의 평균 입경을 갖는 금속 자성체 분말의 혼합체일 수 있다. 예컨대, 서로 다른 평균 입경을 갖는 바이모달(bimodal)의 금속 자성체 분말 또는 서로 다른 평균 입경을 갖는 트라이모달(trimodal)의 금속 자성체 분말이 이용될 수 있다. 이 경우, 금속 자성체 분말의 충진율을 높일 수 있다. 따라서, 이를 포함하는 코일 구조체(200A)의 인덕터 특성을 보다 개선할 수 있다.
지지부재(220)는 코일패턴(231, 232)을 보다 박형으로, 또한 보다 쉽게 형성하기 위한 것으로, 절연수지로 이루어진 절연기재일 수 있다. 이때, 절연수지로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들과 함께 유리섬유 및/또는 무기필러와 같은 보강재를 포함하는 재료, 예를 들면, 동박적층판(CCL), 언클레드 동박적층판(Unclad CCL), 프리프레그, ABF 등이 사용될 수 있다. 지지부재(220)가 유리섬유를 포함하는 경우, 강성이 우수할 수 있다. 지지부재(220)는 코일패턴(231, 232) 각각의 중심부에 대응되는 영역에서 지지부재(220)를 관통하는 관통홀(220H)을 가질 수 있다. 관통홀(220H)의 적어도 일부는 바디(210)의 자성물질로 채워질 수 있다. 이 경우, 관통홀(220H)이 자성물질로 채워짐으로써, 코일패턴(231, 232)의 중심부에 자성코어가 형성될 수 있다. 따라서, 인덕턴스 특성을 더욱 개선할 수 있다.
코일패턴(231, 232)은 각각 평면 나선 형태를 가진다. 예를 들면, 평면 상에서 코일패턴(231, 232)은 각각 최소 2 이상의 턴 수를 가질 수 있다. 따라서, 박형이면서 높은 인덕턴스 구현이 가능할 수 있다. 코일패턴(231, 232)은 각각 금속물질을 포함할 수 있으며, 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 코일패턴(231, 232)은 등방 도금으로 형성될 수 있다. 예컨대, 코일패턴(231, 232)은 각각 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 코일패턴(231, 232)은 이방 도금으로 형성될 수도 있다. 이 경우, 코일패턴(231, 232)은 각각 보다 많은 수의 도금층을 포함할 수 있으며, 구조적으로 선폭에 대한 높이의 비인 어스펙트 비(Aspect Ratio: AR)를 높은 수치로 구현할 수 있다. 코일패턴(231, 232)은 각각 인출단자(231d, 232d)을 가질 수 있다. 인출단자(231d, 232d)는 각각 바디(210)의 오프닝(210h1, 210h2)에 의하여 노출될 수 있다. 인출단자(231d, 232d) 각각의 노출된 부분에서 인쇄회로기판(500A)의 배선비아(113a1, 113b1)가 연결될 수 있다.
접속비아(233)는 코일패턴(231, 232)을 서로 전기적으로 연결하며, 그 결과 동일 방향으로 회전하는 하나의 코일을 형성할 수 있게 한다. 접속비아(233)도 금속물질을 포함할 수 있으며, 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 접속비아(233)는 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 접속비아(233)의 단면 형상 역시 특별히 한정되지 않으며, 예를 들면, 테이퍼 형상, 역테이퍼 형상, 모래시계 형상, 원기둥 형상 등일 수 있다.
절연막(241, 242)은 코일패턴(231, 232)을 보호하고, 절연시키기 위한 것으로, 공지의 절연물질을 포함할 수 있다. 예를 들면, 통상의 절연코팅에 사용되는 절연물질, 예컨대 에폭시 수지, 폴리이미드 수지 등의 열경화성 수지를 포함할 수 있으나, 이에 한정되는 것도 아니다. 절연막(241, 242)은 코팅 공정으로 형성될 수 있으며, 코일패턴(231, 232)과 비교하여 상대적으로 매우 얇은 두께를 가질 수 있다. 절연막(241, 242)은 코일패턴(231, 232)의 외면을 따라 소정의 두께로 형성될 수 있다. 절연막(241, 242) 각각의 일부는 바디(210)의 오프닝(210h1, 210h2)이 연장되어, 이에 의하여 관통될 수 있다.
도 8은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 인쇄회로기판(500B)은 코일 구조체(200B)의 상측에만 제1오프닝(210h1)이 형성된다. 예를 들면, 코일 구조체(200B)의 바디(210)는 서로 다른 위치에서 제1코일패턴(231)의 일부를 오픈하는 복수의 제1오프닝(210h1)을 가질 수 있다. 제1빌드업층(121A)은 복수의 제1오프닝(210h1) 각각의 적어도 일부를 채울 수 있다. 제1비아층(123a)은 복수의 제1배선비아(113a1)를 포함할 수 있으며, 복수의 제1배선비아(113a1)는 각각 복수의 제1오프닝(210h1) 상에서 제1빌드업층(121A)의 적어도 일부를 관통하여 서로 다른 위치에서 제1코일패턴(231)과 연결될 수 있다. 복수의 제1오프닝(210h1) 내에서 복수의 제1배선비아(113a1) 각각의 측면의 적어도 일부는 제1빌드업층(121A)으로 덮일 수 있다. 이러한 구조에 맞춰서, 코일 구조체(200B)의 코일패턴(231, 232)의 턴 형상이나 인출단자의 위치, 접속비아를 통한 연결위치 등이 적절하게 변경될 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 9는 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 인쇄회로기판(500C)은 코어층(111)이 서로 이격된 제1 및 제2관통부(111H1, 111H2)를 가지며, 제1 및 제2관통부(111H1, 111H2)에 각각 코일 구조체(200C) 및 캐패시터(310)가 서로 나란하게 배치된다. 제1빌드업층(121A)은 제1 및 제2관통부(111H1, 111H2) 각각의 적어도 일부를 채움으로써, 코일 구조체(200C) 및 캐패시터(310)를 내장한다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 10은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 인쇄회로기판(500D)은 코일 구조체(200B)의 상측에만 제1오프닝(210h1)이 형성된다. 예를 들면, 코일 구조체(200D)의 바디(210)는 서로 다른 위치에서 제1코일패턴(231)의 일부를 오픈하는 복수의 제1오프닝(210h1)을 가질 수 있다. 제1빌드업층(121A)은 복수의 제1오프닝(210h1) 각각의 적어도 일부를 채울 수 있다. 제1비아층(123a)은 복수의 제1배선비아(113a1)를 포함할 수 있으며, 복수의 제1배선비아(113a1)는 각각 복수의 제1오프닝(210h1) 상에서 제1빌드업층(121A)의 적어도 일부를 관통하여 서로 다른 위치에서 제1코일패턴(231)과 연결될 수 있다. 복수의 제1오프닝(210h1) 내에서 복수의 제1배선비아(113a1) 각각의 측면의 적어도 일부는 제1빌드업층(121A)으로 덮일 수 있다. 이러한 구조에 맞춰서, 코일 구조체(200D)의 코일패턴(231, 232)의 턴 형상이나 인출단자의 위치, 접속비아를 통한 연결위치 등이 적절하게 변경될 수 있다. 또한, 코어층(111)이 서로 이격된 제1 및 제2관통부(111H1, 111H2)를 가지며, 제1 및 제2관통부(111H1, 111H2)에 각각 코일 구조체(200D) 및 캐패시터(310)가 서로 나란하게 배치된다. 제1빌드업층(121A)은 제1 및 제2관통부(111H1, 111H2) 각각의 적어도 일부를 채움으로써, 코일 구조체(200D) 및 캐패시터(310)를 내장한다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
본 개시에서 측부, 측면 등의 표현은 편의상 제1방향 또는 제2방향을 향하는 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등의 표현은 편의상 제3방향을 향하는 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였으며, 하측, 하부, 하면 등은 편의상 제3방향의 반대 방향을 향하는 방향, 또는 그 방향에서의 면을 의미하는 것으로 사용하였다. 더불어, 측부, 상측, 상부, 하측, 또는 하부에 위치한다는 것은 대상 구성요소가 기준이 되는 구성요소와 해당 방향으로 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우도 포함하는 개념으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아니며, 상/하의 개념 등은 언제든지 바뀔 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

Claims (16)

  1. 제1관통부를 갖는 코어층;
    상기 제1관통부에 배치되며, 지지부재, 상기 지지부재의 일면 상에 배치된 평면 나선 형태의 제1코일패턴, 및 자성물질을 포함하는 바디를 포함하며, 상기 지지부재 및 상기 제1코일패턴이 상기 바디 내에 내장된 코일 구조체;
    상기 코어층의 적어도 일면을 덮으며, 상기 코일 구조체가 내장되도록 상기 제1관통부의 적어도 일부를 채우는 제1빌드업층;
    상기 제1빌드업층의 일면 상에 배치된 제1배선층; 및
    상기 제1빌드업층의 적어도 일부를 관통하며, 상기 제1배선층과 연결된 제1비아층; 을 포함하며,
    상기 제1비아층은 상기 제1배선층 중 적어도 일부를 상기 제1코일패턴과 연결하는 제1배선비아를 포함하며,
    상기 바디는 상기 제1코일패턴의 일부를 오픈하는 제1오프닝을 가지며,
    상기 제1빌드업층은 상기 제1오프닝의 적어도 일부를 채우며,
    상기 제1배선비아는 상기 제1오프닝 상에서 상기 제1빌드업층의 적어도 일부를 관통하여 상기 제1코일패턴과 연결된,
    인쇄회로기판.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제1오프닝 내에서 상기 제1배선비아의 측면의 적어도 일부는 상기 제1빌드업층으로 덮인,
    인쇄회로기판.
  4. 제 1 항에 있어서,
    상기 지지부재 및 상기 제1코일패턴은 상기 바디의 측면으로 노출되지 않는,
    인쇄회로기판.
  5. 제 4 항에 있어서,
    상기 지지부재의 외측 측면 및 상기 제1코일패턴의 외측 측면은 각각 상기 제1빌드업층과 물리적으로 이격되며,
    상기 지지부재의 외측 측면 및 상기 제1빌드업층 사이의 적어도 일부, 및 상기 제1코일패턴의 외측 측면 및 상기 제1빌드업층 사이의 적어도 일부에는 각각 상기 자성물질이 채워진,
    인쇄회로기판.
  6. 제 1 항에 있어서,
    상기 코일 구조체는 상기 지지부재의 타면 상에 배치되며 상기 바디 내에 내장된 평면 나선 형태의 제2코일패턴, 및 상기 지지부재를 관통하며 상기 제1 및 제2코일패턴을 전기적으로 연결하는 접속비아를 더 포함하며,
    상기 지지부재는 상기 제1 및 제2코일패턴 각각의 중심부에 대응되는 영역에서 상기 지지부재를 관통하는 관통홀을 가지며,
    상기 자성물질은 상기 관통홀의 적어도 일부를 채우는,
    인쇄회로기판.
  7. 제 6 항에 있어서,
    상기 코일 구조체는 상기 지지부재의 일면 상에 배치되어 상기 제1코일패턴의 적어도 일부를 덮는 제1절연막, 및 상기 지지부재의 타면 상에 배치되어 상기 제2코일패턴의 적어도 일부를 덮는 제2절연막을 더 포함하는,
    인쇄회로기판.
  8. 제 6 항에 있어서,
    상기 제1배선비아는 복수 개이며,
    복수의 제1배선비아는 각각 서로 다른 위치에서 상기 제1코일패턴과 연결된,
    인쇄회로기판.
  9. 제 8 항에 있어서,
    상기 바디는 서로 다른 위치에서 상기 제1코일패턴의 일부를 오픈하는 복수의 제1오프닝을 가지며,
    상기 제1빌드업층은 상기 복수의 제1오프닝의 적어도 일부를 채우며,
    상기 복수의 제1배선비아는 상기 복수의 제1오프닝 상에서 상기 제1빌드업층의 적어도 일부를 관통하여 상기 제1코일패턴과 연결되며,
    상기 복수의 제1오프닝 내에서 상기 복수의 제1배선비아의 측면의 적어도 일부는 상기 제1빌드업층으로 덮인,
    인쇄회로기판.
  10. 제 6 항에 있어서,
    상기 제1빌드업층의 타면 상에 배치된 제2배선층; 및
    상기 제1빌드업층의 적어도 일부를 관통하며, 상기 제2배선층과 전기적으로 연결된 제2비아층; 을 더 포함하며,
    상기 제2비아층은 상기 제2배선층 중 적어도 일부를 상기 제2코일패턴과 전기적으로 연결하는 제2배선비아를 포함하는,
    인쇄회로기판.
  11. 제 10 항에 있어서,
    상기 바디는 상기 제2코일패턴의 일부를 오픈하는 제2오프닝을 더 가지며,
    상기 제1빌드업층은 상기 제2오프닝의 적어도 일부를 채우며,
    상기 제2배선비아는 상기 제2오프닝 상에서 상기 제1빌드업층의 적어도 일부를 관통하여 상기 제2코일패턴과 연결되며,
    상기 제1 및 제2오프닝 내에서 상기 제1 및 제2배선비아의 측면의 적어도 일부는 상기 제1빌드업층으로 덮인,
    인쇄회로기판.
  12. 제 1 항에 있어서,
    상기 제1관통부에 상기 코일 구조체와 나란하게 배치되며, 상기 제1빌드업층에 내장된 캐패시터; 를 더 포함하며,
    상기 제1비아층은 상기 제1배선층 중 적어도 다른 일부를 상기 캐패시터와 전기적으로 연결하는 제3배선비아를 더 포함하는,
    인쇄회로기판.
  13. 제 1 항에 있어서,
    상기 코어층은 상기 제1관통부와 이격된 제2관통부를 더 가지며,
    상기 인쇄회로기판은 상기 제2관통부에 상기 코일 구조체와 나란하게 배치되며, 상기 제1빌드업층에 내장된 캐패시터; 를 더 포함하며,
    상기 제1비아층은 상기 제1배선층 중 적어도 다른 일부를 상기 캐패시터와 전기적으로 연결하는 제3배선비아를 더 포함하는,
    인쇄회로기판.
  14. 제 1 항에 있어서,
    상기 코어층의 일면 및 타면 상에 각각 배치된 제1 및 제2코어 배선층;
    상기 코어층의 적어도 일부를 관통하며, 상기 제1 및 제2코어 배선층을 전기적으로 연결하는 코어 비아층;
    상기 제1빌드업층의 타면 상에 배치된 제2배선층; 및
    상기 제1빌드업층의 적어도 일부를 관통하며, 상기 제2배선층과 전기적으로 연결된 제2비아층; 을 더 포함하며,
    상기 제1코어 배선층 및 상기 제1배선층은 상기 제1비아층을 통하여 서로 전기적으로 연결되며,
    상기 제2코어 배선층 및 상기 제2배선층은 상기 제2비아층을 통하여 서로 전기적으로 연결되는,
    인쇄회로기판.
  15. 제 14 항에 있어서,
    상기 제1빌드업층의 일면 상에 배치된 제2빌드업층;
    상기 제2빌드업층 상에 배치된 제3배선층;
    상기 제2빌드업층의 적어도 일부를 관통하며, 상기 제1 및 제3배선층을 전기적으로 연결하는 제3비아층;
    상기 제2빌드업층 상에 배치되며, 상기 제3배선층의 적어도 일부를 각각 노출시키는 복수의 제1개구부를 갖는 제1패시베이션층;
    상기 제1빌드업층의 타면 상에 배치된 제3빌드업층;
    상기 제3빌드업층 상에 배치된 제4배선층;
    상기 제3빌드업층의 적어도 일부를 관통하며, 상기 제2 및 제4배선층을 전기적으로 연결하는 제4비아층; 및
    상기 제3빌드업층 상에 배치되며, 상기 제4배선층의 적어도 일부를 각각 노출시키는 복수의 제2개구부를 갖는 제2패시베이션층; 을 더 포함하는,
    인쇄회로기판.
  16. 복수의 절연층, 복수의 배선층, 및 복수의 비아층을 포함하며,
    상기 복수의 절연층 내에, 지지부재, 상기 지지부재의 적어도 일면 상에 배치된 평면 나선 형태의 코일패턴, 및 자성물질을 포함하는 바디를 포함하며, 상기 지지부재 및 상기 코일패턴이 상기 바디 내에 내장된 코일 구조체가 내장되며,
    상기 복수의 비아층 중 적어도 하나는 상기 복수의 배선층 중 적어도 하나를 상기 코일패턴과 연결하는 배선비아를 포함하며,
    상기 지지부재 및 상기 코일패턴은 상기 바디의 측면으로 노출되지 않는,
    인쇄회로기판.
KR1020190121006A 2019-09-30 2019-09-30 인쇄회로기판 KR102662847B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190121006A KR102662847B1 (ko) 2019-09-30 2019-09-30 인쇄회로기판
US16/728,364 US11229119B2 (en) 2019-09-30 2019-12-27 Printed circuit board
CN202010102317.1A CN112584604A (zh) 2019-09-30 2020-02-19 印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190121006A KR102662847B1 (ko) 2019-09-30 2019-09-30 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20210038187A KR20210038187A (ko) 2021-04-07
KR102662847B1 true KR102662847B1 (ko) 2024-05-03

Family

ID=75119364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190121006A KR102662847B1 (ko) 2019-09-30 2019-09-30 인쇄회로기판

Country Status (3)

Country Link
US (1) US11229119B2 (ko)
KR (1) KR102662847B1 (ko)
CN (1) CN112584604A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11810859B2 (en) * 2020-02-18 2023-11-07 Intel Corporation Multi-layered adhesion promotion films

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186440A (ja) * 2011-02-18 2012-09-27 Ibiden Co Ltd インダクタ部品とその部品を内蔵しているプリント配線板及びインダクタ部品の製造方法
JP6215518B2 (ja) * 2011-08-26 2017-10-18 ローム株式会社 磁性金属基板およびインダクタンス素子
US9439289B2 (en) * 2012-01-12 2016-09-06 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2014090080A (ja) * 2012-10-30 2014-05-15 Ibiden Co Ltd プリント配線板、プリント配線板の製造方法及び電子部品
KR101525703B1 (ko) * 2013-12-18 2015-06-03 삼성전기주식회사 칩 전자부품 및 그 제조방법
JP6682741B2 (ja) * 2014-06-23 2020-04-15 サムソン エレクトロ−メカニックス カンパニーリミテッド． 回路基板及び回路基板組立体
KR20160090625A (ko) * 2015-01-22 2016-08-01 삼성전기주식회사 전자소자내장형 인쇄회로기판 및 그 제조방법
KR20160114792A (ko) * 2015-03-24 2016-10-06 삼성전기주식회사 코일 내장 집적회로 기판 및 그 제조 방법
US10199337B2 (en) * 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US10290414B2 (en) * 2015-08-31 2019-05-14 Qualcomm Incorporated Substrate comprising an embedded inductor and a thin film magnetic core
JP6528636B2 (ja) * 2015-10-08 2019-06-12 Tdk株式会社 積層コイル部品
KR102281449B1 (ko) * 2015-12-18 2021-07-27 삼성전기주식회사 코일 부품 및 그 제조 방법
KR101872593B1 (ko) * 2016-08-01 2018-06-28 삼성전기주식회사 코일 전자부품
US11756948B2 (en) * 2019-05-01 2023-09-12 Intel Corporation In situ package integrated thin film capacitors for power delivery
KR20210073162A (ko) * 2019-12-10 2021-06-18 삼성전기주식회사 인쇄회로기판

Also Published As

Publication number Publication date
US11229119B2 (en) 2022-01-18
CN112584604A (zh) 2021-03-30
KR20210038187A (ko) 2021-04-07
US20210100104A1 (en) 2021-04-01

Similar Documents

Publication Publication Date Title
JP2017188645A (ja) ファンアウト半導体パッケージ
KR102574415B1 (ko) 안테나 모듈
KR102596759B1 (ko) 반도체 패키지
US10998247B2 (en) Board with embedded passive component
US10842021B1 (en) Printed circuit board
KR20210031304A (ko) 인쇄회로기판 및 이를 포함하는 안테나 모듈
JP2021061387A (ja) 予め製造されたフェライトコアを有する同軸磁性インダクタ
US11044808B2 (en) Printed circuit board
KR102597149B1 (ko) 패키지 기판
KR102662853B1 (ko) 인쇄회로기판
KR102662847B1 (ko) 인쇄회로기판
US10863627B1 (en) Electronic component embedded substrate
KR102164793B1 (ko) 수동부품 내장기판
US20220256710A1 (en) Substrate structure and electronic device including the same
US11758655B2 (en) Printed circuit board
US11770898B2 (en) Substrate structure and electronic device including the same
US10980125B1 (en) Printed circuit board
US20220159839A1 (en) Printed circuit board
CN112954895B (zh) 印刷电路板
KR20210027002A (ko) 인쇄회로기판
JP2024018878A (ja) プリント回路基板
KR20240076408A (ko) 인쇄회로기판
KR20210050358A (ko) 인쇄회로기판
KR20210073803A (ko) 기판 온 기판 구조 및 이를 포함하는 전자기기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant