CN112584604A - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN112584604A
CN112584604A CN202010102317.1A CN202010102317A CN112584604A CN 112584604 A CN112584604 A CN 112584604A CN 202010102317 A CN202010102317 A CN 202010102317A CN 112584604 A CN112584604 A CN 112584604A
Authority
CN
China
Prior art keywords
layer
circuit board
printed circuit
support member
coil pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010102317.1A
Other languages
English (en)
Inventor
成耆正
金台城
崔载雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190121006A external-priority patent/KR102662847B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN112584604A publication Critical patent/CN112584604A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F2017/048—Fixed inductances of the signal type  with magnetic core with encapsulating core, e.g. made of resin and magnetic powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本公开提供一种印刷电路板，所述印刷电路板包括：芯层，具有第一贯通部；线圈结构，设置在所述第一贯通部中并且包括支撑构件、以平面螺旋形式设置在所述支撑构件的一个表面上的第一线圈图案以及包括磁性物质的主体，其中，所述支撑构件和所述第一线圈图案容纳在所述主体中；第一积聚层，覆盖所述芯层的至少一部分并且设置在所述第一贯通部的至少一部分中；第一布线层，设置在所述第一积聚层的一个表面上；以及第一过孔层，贯穿所述第一积聚层的至少一部分并且连接到所述第一布线层。所述第一过孔层包括第一布线过孔，所述第一布线过孔使所述第一布线层的至少一部分连接到所述第一线圈图案。

Description

印刷电路板
本申请要求于2019年9月30日在韩国知识产权局提交的第10-2019-0121006号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种印刷电路板。
背景技术
中央处理单元(CPU)、专用集成电路(ASIC)、应用处理器(AP)等从电源管理集成电路(PMIC)接收电力。近来，PMIC的电源开关频率一直在增大以提高功率效率。在这方面，存在对具有电感器的功能的呈多层印刷电路板形式的封装基板的需求。
发明内容
本公开的一方面在于提供一种即使在高频下也具有高的磁导率并且具有电感器的功能的印刷电路板。
本公开的另一方面在于提供一种能够通过减小厚度而被薄型化和小型化的印刷电路板。
本公开的另一方面在于提供一种除电感器的功能之外还具有电容器的功能的印刷电路板。
根据本公开的一方面，当将薄膜电感器容纳在印刷电路板中时，在没有外电极的情况下通过布线过孔在印刷电路板中的电感器的线圈图案与布线层之间提供电连接路径。另外，如果需要，进一步将片型电容器与电感器一起容纳。
例如，根据本公开的实施例的印刷电路板可包括：芯层，具有第一贯通部；线圈结构，设置在所述第一贯通部中并且包括支撑构件、以平面螺旋形式设置在所述支撑构件的一个表面上的第一线圈图案以及包括磁性物质的主体，其中，所述支撑构件和所述第一线圈图案容纳在所述主体中；第一积聚层，覆盖所述芯层的至少一部分并且设置在所述第一贯通部的至少一部分中，使得所述线圈结构容纳在其中；第一布线层，设置在所述第一积聚层的一个表面上；以及第一过孔层，贯穿所述第一积聚层的至少一部分并且连接到所述第一布线层。所述第一过孔层可包括第一布线过孔，所述第一布线过孔使所述第一布线层的至少一部分连接到所述第一线圈图案。
例如，根据本公开的实施例的印刷电路板可包括：多个绝缘层、多个布线层和多个过孔层；以及线圈结构，嵌在所述多个绝缘层中。所述线圈结构包括：支撑构件；线圈图案，以平面螺旋形式设置在所述支撑构件的至少一个表面上；以及主体，包括磁性物质，所述支撑构件和所述线圈图案嵌在所述主体中。所述多个过孔层中的至少一个使所述多个布线层中的至少一个电连接到所述线圈图案。
如果需要，根据实施例的印刷电路板还可包括电容器，所述电容器与所述线圈结构平行地设置在所述第一贯通部中并且容纳在所述第一积聚层中。所述第一过孔层还可包括第三布线过孔，所述第三布线过孔使所述电容器连接到所述第一布线层的至少另一部分。可选地，所述芯层还可包括与所述第一贯通部间隔开的第二贯通部。所述印刷电路板还可包括电容器，所述电容器与所述线圈结构平行地设置在所述第二贯通部中并且容纳在所述第一积聚层中。所述第一过孔层还可包括第三布线过孔，所述第三布线过孔使所述电容器连接到所述第一布线层的至少另一部分。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和其他优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的框图；
图2是示意性示出电子装置的示例的透视图；
图3是示意性示出印刷电路板的示例的截面图；
图4是示意性示出应用于图3的印刷电路板的线圈结构的透视图；
图5是示意性示出应用于图3的印刷电路板的线圈结构的截面图；
图6和图7是示意性示出应用于图3的印刷电路板的线圈结构的平面图；
图8是示意性示出印刷电路板的另一示例的截面图；
图9是示意性示出印刷电路板的另一示例的截面图；以及
图10是示意性示出印刷电路板的另一示例的截面图。
具体实施方式
在下文中，将参照附图描述本公开。在附图中，为了清楚起见，可夸大或省略组件的形状、尺寸等。
电子装置
图1是示出电子装置系统的示例的框图。
基于图1，电子装置1000将主板1010容纳在其中。主板1010包括物理连接和/或电连接到其的芯片相关组件1020、网络相关组件1030、各种各样的其他组件1040等。所述组件通过各种信号线1090连接到下面描述的其他电子组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器、专用集成电路(ASIC)等，但不限于此。可包括其他类型的芯片相关组件。此外，这些芯片相关组件1020可彼此组合。芯片相关组件1020可以呈包含前述的芯片相关组件和/或电子组件的封装件的形式。
网络相关组件1030可包括根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进仅数据(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议，但不限于此。网络相关组件1030还可包括根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等，但不限于此。其他组件1040还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接和/或电连接到主板1010或者可不物理连接和/或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080，但不限于此。其他组件还可包括音频编解码器、视频编解码器、功率放大器、指南针、加速计、陀螺仪、扬声器、大容量存储单元(例如，硬盘驱动器)、光盘(CD)、数字通用光盘等。这些其他组件还可根据电子装置1000的类型而包括用于各种目的的其他组件等。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等，但不限于此。电子装置1000可以是处理数据的任意其他电子装置。
图2是示意性示出电子装置的示例的透视图。
基于图2，电子装置可以是智能电话1100。各种电子组件1120物理连接和/或电连接到其的主板1110容纳在智能电话1100中。此外，可物理连接和/或电连接到主板1110或者可不物理连接和/或电连接到主板1110的其他组件(诸如，相机模块1130和/或扬声器1140)可容纳在智能电话1100中。电子组件1120中的一些可以是先前描述的芯片相关组件(例如，半导体封装件1121)，但不限于此。半导体封装件1121可以是表面安装有半导体芯片或无源组件的形式，但不限于此。此外，电子装置不必然局限于智能电话1100，而可以是如上所述的其他电子装置。
印刷电路板
图3是示意性示出印刷电路板的示例的截面图。
基于图3，根据实施例的印刷电路板500A具有包括多个绝缘层111和121a至121f以及多个过孔层113和123a至123f的多层印刷电路板形状。线圈结构200A容纳在多个绝缘层111和121a至121f中。
例如，根据实施例的印刷电路板500A可包括：芯层111；第一芯布线层112a和第二芯布线层112b，分别设置在芯层111的上表面和下表面上；芯过孔层113，贯穿芯层111的至少一部分并且使第一芯布线层112a和第二芯布线层112b电连接；第一积聚层121A，覆盖芯层111的两个表面；第一布线层122a，设置在第一积聚层121A的上绝缘层121a的上表面上；第二布线层122b，设置在第一积聚层121A的下绝缘层121b的下表面上；第一过孔层123a，贯穿第一积聚层121A的上绝缘层121a的至少一部分并且使第一芯布线层112a和第一布线层122a电连接；第二过孔层123b，贯穿第一积聚层121A的下绝缘层121b的至少一部分并且使第二芯布线层112b和第二布线层122b电连接。
如果需要，根据实施例的印刷电路板500A可进一步包括：第二积聚层121c，设置在第一积聚层121A的上绝缘层121a的上表面上；第三布线层122c，设置在第二积聚层121c的上表面上；第三过孔层123c，贯穿第二积聚层121c的至少一部分并且使第一布线层122a和第三布线层122c电连接；第三积聚层121d，设置在第一积聚层121A的下绝缘层121b的下表面上；第四布线层122d，设置在第三积聚层121d的下表面上；以及第四过孔层123d，贯穿第三积聚层121d的至少一部分并且使第二布线层122b和第四布线层122d电连接。
如果需要，根据实施例的印刷电路板500A可进一步包括：第四积聚层121e，设置在第二积聚层121c的上表面上；第五布线层122e，设置在第四积聚层121e的上表面上；第五过孔层123e，贯穿第四积聚层121e的至少一部分并且使第三布线层122c和第五布线层122e电连接；第五积聚层121f，设置在第三积聚层121d的下表面上；第六布线层122f，设置在第五积聚层121f的下表面上；以及第六过孔层123f，贯穿第五积聚层121f的至少一部分并且使第四布线层122d和第六布线层122f电连接。
如果需要，根据实施例的印刷电路板500A可进一步包括：第一钝化层130，设置在第四积聚层121e的上表面上并且包括使第五布线层122e的至少一部分暴露的多个第一开口130h；第二钝化层140，设置在第五积聚层121f的下表面上并且包括使第六布线层122f的至少一部分暴露的多个第二开口140h；多个第一电连接金属150，独立设置在多个第一开口130h上并且电连接到暴露的第五布线层122e；以及多个第二电连接金属160，独立设置在多个第二开口140h上并且电连接到暴露的第六布线层122f。
如先前所述，CPU、ASIC、AP等近来已经在从PMIC接收电力。在这方面，PMIC的电源开关频率一直在增大以提高功率效率。因此，可考虑将电感器与其上表面安装有集成电路(IC)的封装基板分开地布置在主板上。然而，在这种情况下，不仅需要高容量的电感器，而且电感器与安装在封装基板上的IC之间的电路径变长，从而增大电阻并且降低功率效率。可选地，可考虑在封装基板内部形成具有图案的线圈。然而，在这种情况下，由于线圈形成在空气中而不是形成在磁体中，因此可能难以实现容量。此外，需要使用相当大的表面面积的封装基板来形成图案线圈，这可能增大封装基板的整体尺寸。还可考虑在封装基板的底表面上安装片形状(die-shaped)的电感器，但其价格可能高。
对比之下，根据实施例的印刷电路板500A包括芯层111和贯通部111H，并且线圈结构200A设置在贯通部111H中。线圈结构200A嵌在填充贯通部111H的至少一部分的第一积聚层121A中。线圈结构200A可具有没有单独的外电极的薄膜型电感器结构。线圈结构200A的第一线圈图案231通过第一过孔层123a的第一布线过孔113a1电连接到第一布线层122a的至少一部分，线圈结构200A的第二线圈图案232通过第二过孔层123b的第二布线过孔113b1电连接到第二布线层122b的至少一部分。例如，根据实施例的线圈结构200A包括嵌有第一线圈图案231和第二线圈图案232并且包括磁性物质的主体210。主体210包括使第一线圈图案部分敞开的第一开口210h1和使第二线圈图案部分敞开的第二开口210h2。第一积聚层121A填充第一开口210h1的至少一部分和第二开口210h2的至少一部分。第一布线过孔113a1和第二布线过孔113b1贯穿第一积聚层121A的至少一部分并且分别连接到位于第一开口210h1上的第一线圈图案231和位于第二开口210h2上的第二线圈图案232。第一开口210h1中的第一布线过孔113a1和第二开口210h2中的第二布线过孔113b1中的每个的侧表面的至少一部分被第一积聚层121A覆盖。例如，第一布线过孔113a1和第二布线过孔113b1中的每个的侧表面可被第一积聚层121A的绝缘物质围绕以被电隔离。
这样，由于根据实施例的印刷电路板500A包括根据实施例的线圈结构200A在其中容纳有第一线圈图案231和第二线圈图案232的主体210，因此印刷电路板500A可以以低成本具有即使在高频下也能够保持高磁导率的电感器功能。此外，由于根据实施例的线圈结构200A可具有如将在下面描述的薄膜型结构，因此其可被薄型化和小型化。具体地，印刷电路板500A可在没有外电极的情况下通过布线过孔113a1和113b1而具有电连接路径，这使得厚度进一步减小。因此，根据实施例的其中容纳有这样的线圈结构200A的印刷电路板500A也能够被薄型化和小型化。此外，由于第一布线过孔113a1和第二布线过孔113b1中的每个的侧表面与主体210的磁性物质物理地间隔开并且因此可与其电隔离，因此能够防止电短路等。此外，根据实施例的印刷电路板500A能够用作封装基板，这是电子组件320(诸如半导体芯片)可通过第一电连接金属150表面安装在印刷电路板500A上的情况。由于线圈结构200A可内置在印刷电路板500A中并位于电子组件320的正下方，因此能够使电路径最小化。由于减小的电阻，能够进一步改善电感器性能。
此外，根据实施例的印刷电路板500A可包括与线圈结构200A平行设置在贯通部111H中并且嵌在第一积聚层121A中的电容器310。电容器310可以是包括具有内电极的主体311以及在主体311上并且彼此间隔开的第一外电极312和第二外电极313的片类型组件。例如，电容器310可以是多层陶瓷电容器(MLCC)，但不限于此。第一外电极312和第二外电极313可分别通过第一过孔层123a的第三布线过孔113a2和第四布线过孔113a3电连接到第一布线层122a的至少一部分。
除线圈结构200A之外，电容器310可进一步容纳在根据实施例的印刷电路板500A中，并且这以相对低的价格为印刷电路板500A进一步提供除电感器功能之外的电容器功能。此外，电容器310按照单独组件的形式制造以被容纳在印刷电路板500A中，从而能够实现印刷电路板500A的薄型化和小型化。这也将能够实现根据实施例的内置有电容器310的印刷电路板500A的薄型化和小型化。此外，当根据实施例的印刷电路板500A用作封装基板时，像线圈结构200A一样，电容器310能够定位在电子组件320的正下方。这能够使它们之间的电路径最小化，并且由于减小的等效串联电感(ESL)，能够进一步改善电容器性能。
在下文中，将参照附图描述根据实施例的印刷电路板500A的组件。
芯层111可以是芯板(印刷电路板500A的中央)。芯层111可利用绝缘材料形成，并且可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者包括玻璃纤维(或玻璃布或玻璃织物)和/或增强材料(诸如无机填料)以及热固性树脂或热塑性树脂的材料(诸如覆铜层压板(CCL)、裸CCL等)作为绝缘材料，但不限于此。可使用金属板、玻璃板或陶瓷板作为芯层111。如果需要，液晶聚合物可用作芯层111的材料。
芯布线层112a和112b的材料可以是金属，并且可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)以及它们的合金作为所述金属。可通过诸如加成工艺(AP)、半加成工艺(SAP)、改进的半加成工艺(MSAP)、封孔(TT)等的镀覆工艺形成芯布线层112a和112b，结果，芯布线层112a和112b可包括种子层(无电镀层)和基于所述种子层形成的电镀层。芯布线层112a和112b可根据相应层的设计而执行各种功能。例如，可包括接地(GrouND：GND)图案、电力(PoWeR：PWR)图案、信号(Signal：S)图案等。S图案可包括除GND图案和PWR图案之外的各种信号图案(例如，数据信号图案等)。如果需要，GND图案和PWR图案可以是相同的。这些图案可包括线图案、平面图案和/或垫图案。
金属也可用作芯过孔层113的材料，并且可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)以及它们的合金作为所述金属。芯过孔层113可通过AP、SAP、MSAP、TT或其他镀覆方法形成，并且因此能够包括种子层(无电镀层)和基于所述种子层形成的电镀层。芯过孔层113中的每个布线过孔可利用金属完全填充或通过沿着壁表面形成的金属形成。另外，可将包括沙漏形状、圆柱形状等的所有已知的形状应用于此。芯过孔层113也可根据相应层的设计而执行各种功能。例如，芯过孔层113可包括用于信号连接的布线过孔、用于接地连接的布线过孔、用于电力连接的布线过孔等。用于接地连接和电力连接的布线过孔可以是相同的。
积聚层121A和121c至121f可提供用于在芯层111的两侧上形成多层布线线路的绝缘区域。积聚层121A和121c至121f的材料可以是绝缘材料，并且对于绝缘材料，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者包括玻璃纤维和/或增强材料(诸如无机填料)以及热固性树脂或热塑性树脂的材料(诸如半固化片、ABF等)。如果需要，可使用感光电介质(PID)作为积聚层121A和121c至121f的材料。此外，积聚层121A和121c至121f可包括相同或不同的材料。积聚层121A和121c至121f可具有清楚或不清楚的边界。第一积聚层121A可包括一体的上绝缘层121a和一体的下绝缘层121b，从而使其边界清楚或不清楚。
金属可用作布线层122a至122f的材料，并且可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)以及它们的合金作为所述金属。可通过AP、SAP、MSAP、TT或者其他镀覆方法形成布线层122a至122f，并且因此能够包括种子层(无电镀层)和基于所述种子层形成的电镀层。布线层122a至122f可根据相应层的设计而执行各种功能。例如，可包括GND图案、PWR图案、S图案等。S图案可包括除GND图案和PWR图案之外的各种信号图案(例如，数据信号图案等)。如果需要，GND图案和PWR图案可以是相同的。这些图案可包括线图案、平面图案和/或垫图案。
金属也可用作过孔层123a至123f的材料，并且可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)以及它们的合金作为所述金属。过孔层123a至123f可通过AP、SAP、MSAP、TT或其他镀覆方法形成，并且因此能够包括种子层(无电镀层)和基于所述种子层形成的电镀层。过孔层123a至123f中的每个布线过孔可利用金属完全填充或通过沿着壁表面形成的金属形成。另外，可将包括沙漏形状、圆柱形状等的所有已知的形状应用于此。例如，第一过孔层123a、第三过孔层123c和第五过孔层123e的布线过孔与第二过孔层123b、第四过孔层123d和第六过孔层123f的布线过孔可具有沿相反方向渐缩的形状。过孔层123a至123f可根据相应层的设计而执行各种功能。例如，过孔层123a至123f可包括用于信号连接的布线过孔、用于接地连接的布线过孔、用于电力连接的布线过孔等。用于接地连接和电力连接的布线过孔可以是相同的。
钝化层130和140可保护根据实施例的印刷电路板的内部构造免受来自外部的物理损坏或化学损坏等。钝化层130和140可包括热固性树脂。例如，钝化层130和140可以是ABF，但不限于此。钝化层130和140可以是已知的阻焊剂(SR)层。此外，如果需要，可包括PID。钝化层130和140中的每个可包括多个开口130h和140h，并且开口130h和140h中的每个可使第五布线层122e的至少一部分和第六布线层122f的至少一部分暴露，第五布线层122e和第六布线层122f分别是根据实施例的印刷电路板500A的最上布线层和最下布线层。此外，暴露的第五布线层122e和暴露的第六布线层122f可具有形成在它们的表面上的表面处理层。表面处理层可通过例如电镀金、无电镀金、有机可焊性保护层(OSP)或无电镀锡、无电镀银、无电镀镍/置换镀金、直接浸金(DIG)镀覆、热风平整(HASL)等形成。如果需要，开口130h和140h中的每个可利用多个通路孔组成。如果需要，凸块下金属(UBM)可布置在每个开口130h和140h中以用于可靠性改善。
电连接金属150和160是用于将印刷电路板500A物理连接和/或电连接到外部的构造。例如，电子组件320可经由第一电连接金属150安装在根据实施例的印刷电路板500A上。可选地，根据实施例的印刷电路板500A可经由第二电连接金属160安装在电子装置的主板上。例如，根据实施例的印刷电路板500A可以是球栅阵列(BGA)型封装板。电连接金属150和160可分别设置在钝化层130的多个开口130h和钝化层140的多个开口140h上。电连接金属150和160可包括具有低熔点的金属(例如，Sn或包括Sn的合金)，即，具有低于Cu的熔点的金属。例如，电连接金属150和160可利用焊料形成，但仅是示例。电连接金属150和160的材料不特别限于此。
电连接金属150和160可以是焊盘、焊球、引脚等。电连接金属150和160可形成为多层结构或单层结构。在多层结构的情况下，可包括铜柱和焊料，而在单层的情况下，可包括锡-银焊料；然而，这仅是示例，并不限于此。就数量、间隔、布置等而言，电连接金属150和160没有特别限制，并且本领域普通技术人员可根据设计细节充分地修改。第二电连接金属160用于安装在主板上，并且与第一电连接金属150相比，第二电连接金属160可以以更大的数量存在并且具有更大的尺寸。在这方面，与第一开口130h相比，可存在更大数量的第二开口140h并且第二开口140h的尺寸可更大。
图4是示意性示出应用于图3的印刷电路板的线圈结构的透视图，图5是示意性示出应用于图3的印刷电路板的线圈结构的截面图，而图6和图7是示意性示出应用于图3的印刷电路板的线圈结构的平面图。
基于图4至图7，根据实施例的线圈结构200A包括：支撑构件220；第一线圈图案231，以平面螺旋形式设置在支撑构件220的上表面上；以及主体210，包括磁性物质。支撑构件220和第一线圈图案231容纳在主体210中。如果需要，线圈结构200A可进一步包括：第二线圈图案232，以平面螺旋形式设置在支撑构件的下表面上并且容纳在主体210中；以及连接过孔233，贯穿支撑构件220并且使第一线圈图案231和第二线圈图案232电连接。如果需要，线圈结构200A可进一步包括：第一绝缘膜241，设置在支撑构件220的上表面上并且覆盖第一线圈图案231的至少一部分；以及第二绝缘膜242，设置在支撑构件220的下表面上并且覆盖第二线圈图案232的至少一部分。例如，如先前所述，根据实施例的线圈结构200A可具有没有外电极的薄膜型电感器结构。
此外，根据实施例的线圈结构200A包括分别使第一线圈图案的至少一部分和第二线圈图案的至少一部分暴露的第一开口210h1和第二开口210h2。当这样的线圈结构200A容纳在印刷电路板500A中时，印刷电路板500A的第一积聚层121A填充第一开口210h1和第二开口210h2中的每个的至少一部分。此外，印刷电路板500A的第一布线过孔113a1和第二布线过孔113b1分别贯穿第一积聚层121A的位于第一开口210h1中的至少一部分和位于第二开口210h2中的至少一部分，以分别电连接到第一线圈图案和第二线圈图案。因此，如先前所述，印刷电路板500A可以以相对低的成本具有即使在高频下也能够保持高磁导率的电感器功能，并且可更有效地被薄型化和小型化。另外，可使表面安装在印刷电路板500A上的前述电子组件320之间的电路径最小化。
可选地，当根据实施例的线圈结构200A内置在印刷电路板500A中时，印刷电路板500A的第一布线过孔113a1和第二布线过孔113b1中的每个的侧表面的至少一部分可在第一开口210h1和第二开口210h2中被印刷电路板500A的第一积聚层121A覆盖。例如，第一布线过孔113a1和第二布线过孔113b1中的每个的侧表面可被第一积聚层121A的绝缘物质围绕以被电隔离。因此，第一布线过孔113a1和第二布线过孔113b1中的每个的侧表面与主体210的磁性物质物理地间隔开，并且因此可与其电隔离。因此，可防止电击等。
此外，根据实施例的线圈结构200A可包括支撑构件220以及没有暴露于主体210的侧表面的第一线圈图案231和第二线圈图案232。例如，支撑构件220的外侧表面以及第一线圈图案231和第二线圈图案232的外侧表面可与印刷电路板500A的第一积聚层121A物理地间隔开。第一积聚层121A与支撑构件220的外侧表面之间的至少一部分以及第一积聚层121A与第一线圈图案231和第二线圈图案232的外侧表面之间的至少一部分可利用磁性物质填充。在这种情况下，第一线圈图案231和第二线圈图案232的外侧表面可被主体210的磁性物质更有效地围绕，这可增大磁性物质的量。这将改善电感特性。
在下文中，将参照附图更详细地描述根据实施例的线圈结构200A的构成组件。
主体210形成线圈结构200A的外观。主体210可包括面向第一方向的第一表面和第二表面、面向第二方向的第三表面和第四表面以及面向第三方向的第五表面和第六表面。在这方面，主体210可以是六面体的，但不限于此。主体210包括磁性物质。磁性物质没有特别限制，只要其具有磁性能即可。例如，磁性物质可以是：纯铁粉末；Fe合金，诸如Fe-Si合金粉末、Fe-Si-Al合金粉末、Fe-Ni合金粉末、Fe-Ni-Mo合金粉末、Fe-Ni-Mo-Cu合金粉末、Fe-Co合金粉末、Fe-Ni-Co合金粉末、Fe-Cr合金粉末、Fe-Cr-Si合金粉末、Fe-Ni-Cr合金粉末、Fe-Cr-Al合金粉末等；非晶合金，诸如Fe基非晶合金、Co基非晶合金等；尖晶石型铁氧体，诸如Mg-Zn铁氧体、Mn-Zn铁氧体、Mn-Mg铁氧体、Cu-Zn铁氧体、Mg-Mn-Sr铁氧体、Ni-Zn铁氧体等；六角晶系铁氧体，诸如Ba-Zn铁氧体、Ba-Mg铁氧体、Ba-Ni铁氧体、Ba-Co铁氧体、Ba-Ni-Co铁氧体等；或者石榴石型铁氧体，诸如Y基铁氧体。
此外，主体210的磁性物质可以是包含金属磁性粉末和树脂混合物的磁性树脂复合物。金属磁性粉末可包括作为主成分的铁(Fe)、铬(Cr)或硅(Si)。例如，金属磁性粉末可包括Fe-Ni、Fe、Fe-Cr-Si等，但不限于此。树脂混合物可包括环氧树脂、聚酰亚胺、液晶聚合物等，但不限于此。金属磁性粉末可以是具有至少两个或至少三个平均粒径的磁性金属粉末颗粒的混合物。例如，可使用具有不同平均粒径的双峰金属磁性粉末颗粒或具有不同平均粒径的三峰金属磁性粉末颗粒。在这种情况下，可增大金属磁性粉末颗粒的填充率。因此，可进一步改善包括金属磁性粉末颗粒的线圈结构200A的电感特性。
支撑构件220用于使线圈图案231和232形成得更薄并且更容易形成线圈图案231和232，并且可以是利用绝缘树脂形成的绝缘基体。绝缘树脂可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者包括玻璃纤维和/或增强材料(诸如无机填料)以及热固性树脂或热塑性树脂的材料(诸如覆铜层压板(CCL)、裸CCL、半固化片、ABF等)。当支撑构件220包括玻璃纤维时，其刚性可以是优异的。支撑构件220可具有在与线圈图案231和232中的每个的中央部分对应的区域中贯穿支撑构件220的通孔220H。通孔220H的至少一部分可利用主体210的磁性物质填充。在这种情况下，通孔220H可利用磁性物质填充，使得可在线圈图案231和232的中央处形成磁芯。因此，能够进一步改善电感特性。
线圈图案231和232具有平面螺旋形状。例如，线圈图案231和232可在平面上具有至少两匝。因此，能够实现具有高电感的薄的电感器。线圈图案231和232可包括金属，并且所述金属可以是铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金等。线圈图案231和232可通过各向同性镀覆形成。例如，可通过诸如AP、SAP、MSAP和TT的镀覆工艺来形成线圈图案231和232。这可使线圈图案231和232均包括种子层(无电镀层)和基于种子层形成的电镀层。然而，线圈图案231和232不限于此。线圈图案231和232可通过各向异性镀覆形成。在这种情况下，线圈图案231和232中的每个可包括更大数量的镀层，并且可在结构上具有高的纵横比(AR)(高度与线宽度的比)。线圈图案231和232中的每个可具有引线端子231d和232d。引线端子231d和232d可分别通过主体210的开口210h1和210h2暴露。印刷电路板500A的布线过孔113a1和113b1可连接到引线端子231d和232d中的每个的暴露的部分。
连接过孔233将线圈图案231和232彼此电连接，从而形成单个线圈。连接过孔233还可包括金属，并且所述金属可以是Cu、Al、Ag、Sn、Au、Ni、Pb、Ti、它们的合金等。可通过诸如AP、SAP、MSAP、TT等的镀覆工艺形成连接过孔233。这可使连接过孔233包括种子层(无电镀层)和基于种子层形成的电镀层。连接过孔233的截面形状也没有特别限制，并且可以是例如锥形形状、倒锥形形状、沙漏形状、圆柱形状等。
绝缘膜241和242用于保护线圈图案231和232并使线圈图案231和232绝缘，并且可包含绝缘材料。例如，可包含用在绝缘涂敷中的常规绝缘材料(诸如环氧树脂、热塑性树脂(诸如聚酰亚胺树脂)等)，但不限于此。绝缘膜241和242可通过涂敷工艺形成，并且与线圈图案231和232相比，绝缘膜241和242可薄得多。绝缘膜241和242可沿着线圈图案231和232的外表面形成为特定厚度。主体的开口210h1和210h2可分别延伸并且贯穿绝缘膜241和242中的每个的一部分。
图8是示意性示出印刷电路板的另一示例的截面图。
基于图8，根据另一实施例的印刷电路板500B可具有仅形成在线圈结构200B的上侧上的第一开口210h1。例如，线圈结构200B的主体210可具有在不同位置处使第一线圈图案231部分暴露的多个第一开口210h1。第一积聚层121A可填充多个第一开口210h1的至少一部分。第一过孔层123a可包括多个第一布线过孔113a1，并且多个第一布线过孔113a1可贯穿第一积聚层121A的位于多个第一开口210h1中的至少一部分，以在不同位置处连接到第一线圈图案231。多个第一开口210h1中的多个第一布线过孔113a1中的每个的侧表面的至少一部分可被第一积聚层121A覆盖。根据这样的结构，可适当地改变线圈结构200B的线圈图案231和232的匝形状、引线端子的位置、通过连接过孔的连接位置等。其他描述与上述基本相同，因此将省略对其的详细描述。
图9是示意性示出印刷电路板的另一示例的截面图。
基于图9，根据另一实施例的印刷电路板500C可具有第一贯通部111H1和第二贯通部111H2在其中彼此间隔开的芯层111，并且在第一贯通部111H1和第二贯通部111H2中，线圈结构200C和电容器310平行设置。第一积聚层121A填充第一贯通部111H1和第二贯通部111H2中的每个的至少一部分，以容纳线圈结构200C和电容器310。其他描述与上述基本相同，因此将省略对其的详细描述。
图10是示意性示出印刷电路板的另一示例的截面图。
基于图10，根据另一实施例的印刷电路板500D可具有仅形成在线圈结构200D的上侧上的第一开口210h1。例如，线圈结构200D的主体210可具有在不同位置处使第一线圈图案231部分暴露的多个第一开口210h1。第一积聚层121A可填充多个第一开口210h1的至少一部分。第一过孔层123a可包括多个第一布线过孔113a1，并且多个第一布线过孔113a1可贯穿第一积聚层121A的位于多个第一开口210h1中的至少一部分，以在不同位置处连接到第一线圈图案231。多个第一开口210h1中的多个第一布线过孔113a1中的每个的侧表面的至少一部分可被第一积聚层121A覆盖。根据这样的结构，可适当地改变线圈结构200D的线圈图案231和232的匝形状、引线端子的位置、通过连接过孔的连接位置等。另外，芯层111具有彼此间隔开的第一贯通部111H1和第二贯通部111H2。在第一贯通部111H1和第二贯通部111H2中，线圈结构200D和电容器310平行设置。第一积聚层121A填充第一贯通部111H1和第二贯通部111H2中的每个的至少一部分，以容纳线圈结构200D和电容器310。其他描述与上述基本相同，因此将省略对其的详细描述。
作为本公开的效果之一，可提供一种即使在高频下也具有高的磁导率以及电感器的功能的印刷电路板。
作为另一效果，可提供一种能够通过减小厚度而被薄型化和小型化的印刷电路板。
作为另一效果，可提供一种除电感器的功能之外还具有电容器的功能的印刷电路板。
如这里所使用的，术语“侧部”、“侧表面”等用于指第一方向或第二方向或在所述方向上的表面。术语“上侧”、“上部”、“上表面”等用于指第三方向或在所述方向上的表面，而术语“下侧”、“下部”、“下表面”等用于指与第三方向相反的方向或在所述方向上的表面。另外，所述空间相对术语已被用作这样的概念：包括目标组件定位在对应方向上但不直接接触参照组件的情况以及目标组件在对应方向上直接接触参照组件的情况。然而，为了便于描述，可如上定义术语，并且示例性实施例的权利范围不特别限于以上术语。
如这里所使用的，术语“连接”可不仅指“直接连接”，而且还包括凭借粘合层等的“间接连接”。术语“电连接”可包括构成元件“物理连接”的情况和构成元件“不物理连接”的情况两者。此外，术语“第一”、“第二”等可用于将一个构成元件与另一个构成元件区分开，并且可不限制与构成元件有关的顺序和/或重要性或其他。在一些情况下，在不脱离示例性实施例的权利范围的情况下，第一构成元件可被称为第二构成元件，类似地，第二构成元件可被称为第一构成元件。
如这里所使用的，提供术语“实施例”以强调特定的特征、结构或特性，并且不必然指相同的实施例。此外，在一个或更多个实施例中，可以以任意合适的方式组合特定的特性或特征。例如，除非描述得与其他实施例中的特征或语境相反或不一致，否则即使在其他实施例中没有描述，在特定示例性实施例中描述的特征或语境也可适用于其他实施例。
这里使用的术语仅用于描述示例性实施例而不是限制本公开。在这种情况下，除非在上下文中另有说明，否则单数形式包括复数形式。
尽管上面已经示出并描述了示例性实施例，但是对于本领域技术人员将明显的是，可在不脱离由所附权利要求限定的本发明的范围的情况下做出修改和改变。

Claims (20)

1.一种印刷电路板，包括：
芯层，具有第一贯通部；
线圈结构，设置在所述第一贯通部中并且包括支撑构件、以平面螺旋形式设置在所述支撑构件的一个表面上的第一线圈图案以及包括磁性物质的主体，其中，所述支撑构件和所述第一线圈图案容纳在所述主体中；
第一积聚层，覆盖所述芯层的至少一部分并且设置在所述第一贯通部的至少一部分中，所述线圈结构容纳在所述第一积聚层中；
第一布线层，设置在所述第一积聚层的一个表面上；以及
第一过孔层，贯穿所述第一积聚层的至少一部分并且连接到所述第一布线层，
其中，所述第一过孔层包括第一布线过孔，所述第一布线过孔使所述第一布线层的至少一部分连接到所述第一线圈图案。
2.如权利要求1所述的印刷电路板，其中，所述主体包括使所述第一线圈图案的一部分暴露的第一开口，
所述第一积聚层设置在所述第一开口的至少一部分中，并且
所述第一开口中的所述第一布线过孔贯穿所述第一积聚层的至少一部分以连接到所述第一线圈图案。
3.如权利要求2所述的印刷电路板，其中，所述第一开口中的所述第一布线过孔的侧表面的至少一部分被所述第一积聚层覆盖。
4.如权利要求1所述的印刷电路板，其中，所述支撑构件和所述第一线圈图案与所述主体的侧表面间隔开。
5.如权利要求4所述的印刷电路板，其中，所述支撑构件的外侧表面和所述第一线圈图案的外侧表面与所述第一积聚层物理地间隔开，并且
所述磁性物质设置在所述第一积聚层与所述支撑构件的所述外侧表面之间的至少一部分以及所述第一积聚层与所述第一线圈图案的所述外侧表面之间的至少一部分中。
6.如权利要求1所述的印刷电路板，其中，所述线圈结构还包括：第二线圈图案，以平面螺旋形式设置在所述支撑构件的另一表面上并且容纳在所述主体中；以及连接过孔，贯穿所述支撑构件并且使所述第一线圈图案和所述第二线圈图案彼此连接，
其中，所述支撑构件包括通孔，所述通孔在与所述第一线圈图案的中央部分对应的区域和与所述第二线圈图案的中央部分对应的区域中贯穿所述支撑构件，并且
所述磁性物质设置在所述通孔的至少一部分中。
7.如权利要求6所述的印刷电路板，其中，所述线圈结构还包括：第一绝缘膜，设置在所述支撑构件的所述一个表面上并且覆盖所述第一线圈图案的至少一部分；以及第二绝缘膜，设置在所述支撑构件的所述另一表面上并且覆盖所述第二线圈图案的至少一部分。
8.如权利要求6所述的印刷电路板，所述印刷电路板还包括：第二布线层，设置在所述第一积聚层的另一表面上；以及
第二过孔层，贯穿所述第一积聚层的至少一部分并且连接到所述第二布线层，
其中，所述第二过孔层包括第二布线过孔，所述第二布线过孔使所述第二布线层的至少一部分连接到所述第二线圈图案。
9.如权利要求8所述的印刷电路板，其中，所述主体包括：第一开口，使所述第一线圈图案的至少一部分暴露；以及第二开口，使所述第二线圈图案的至少一部分暴露，
所述第一积聚层设置在所述第一开口的至少一部分和所述第二开口的至少一部分中，
所述第一布线过孔贯穿所述第一积聚层的位于所述第一开口中的至少一部分以连接到所述第一线圈图案，
所述第二布线过孔贯穿所述第一积聚层的位于所述第二开口中的至少一部分以连接到所述第二线圈图案，并且
所述第一开口中的所述第一布线过孔的至少一部分和所述第二开口中的所述第二布线过孔的至少一部分被所述第一积聚层覆盖。
10.如权利要求1所述的印刷电路板，其中，所述第一过孔层还包括第三布线过孔，所述第三布线过孔在与所述第一布线过孔的位置不同的位置处使所述第一布线层的至少另一部分连接到所述第一线圈图案。
11.如权利要求10所述的印刷电路板，其中，所述主体包括第一开口和第三开口，所述第一开口和所述第三开口在不同位置处使所述第一线圈图案的部分暴露，
所述第一积聚层设置在所述第一开口的一部分和所述第三开口的一部分中，并且
所述第一布线过孔贯穿所述第一积聚层的位于所述第一开口中的一部分并且所述第三布线过孔贯穿所述第一积聚层的位于所述第三开口中的一部分，以分别连接到所述第一线圈图案，
其中，所述第一开口中的所述第一布线过孔的侧表面的至少一部分和所述第三开口中的所述第三布线过孔的侧表面的至少一部分被所述第一积聚层覆盖。
12.如权利要求1所述的印刷电路板，所述印刷电路板还包括电容器，所述电容器与所述线圈结构平行地设置在所述第一贯通部中并且容纳在所述第一积聚层中，
其中，所述第一过孔层还包括第四布线过孔，所述第四布线过孔使所述第一布线层的至少另一部分连接到所述电容器。
13.如权利要求1所述的印刷电路板，其中，所述芯层还包括与所述第一贯通部间隔开的第二贯通部，
所述印刷电路板还包括电容器，所述电容器与所述线圈结构平行地设置在所述第二贯通部中并且容纳在所述第一积聚层中，
其中，所述第一过孔层还包括第四布线过孔，所述第四布线过孔使所述第一布线层的至少另一部分连接到所述电容器。
14.如权利要求1所述的印刷电路板，所述印刷电路板还包括：第一芯布线层和第二芯布线层，分别设置在所述芯层的一个表面和另一个表面上；
芯过孔层，贯穿所述芯层的至少一部分并且使所述第一芯布线层和所述第二芯布线层彼此连接；
第二布线层，设置在所述第一积聚层的另一表面上；以及
第二过孔层，贯穿所述第一积聚层的至少一部分并且连接到所述第二布线层，
其中，所述第一芯布线层和所述第一布线层经由所述第一过孔层彼此连接，并且
所述第二芯布线层和所述第二布线层经由所述第二过孔层彼此连接。
15.如权利要求14所述的印刷电路板，所述印刷电路板还包括：
第二积聚层，设置在所述第一积聚层的所述一个表面上；
第三布线层，设置在所述第二积聚层上；
第三过孔层，贯穿所述第二积聚层的至少一部分并且使所述第一布线层和所述第三布线层彼此连接；
第一钝化层，设置在所述第二积聚层上并且包括使所述第三布线层的至少一部分暴露的多个第一开口；
第三积聚层，设置在所述第一积聚层的所述另一表面上；
第四布线层，设置在所述第三积聚层上；
第四过孔层，贯穿所述第三积聚层的至少一部分并且使所述第二布线层和所述第四布线层彼此连接；以及
第二钝化层，设置在所述第三积聚层上并且包括使所述第四布线层的至少一部分暴露的多个第二开口。
16.如权利要求1所述的印刷电路板，其中，所述支撑构件包括通孔，所述通孔在与所述第一线圈图案的中央部分对应的区域中贯穿所述支撑构件，并且
所述磁性物质设置在所述通孔的至少一部分中。
17.如权利要求1所述的印刷电路板，其中，所述支撑构件和所述主体利用不同的材料构成。
18.一种印刷电路板，包括：
多个绝缘层、多个布线层和多个过孔层；以及
线圈结构，嵌在所述多个绝缘层中，
其中，所述线圈结构包括：支撑构件；线圈图案，以平面螺旋形式设置在所述支撑构件的至少一个表面上；以及主体，包括磁性物质，所述支撑构件和所述线圈图案嵌在所述主体中，并且
其中，所述多个过孔层中的至少一个使所述多个布线层中的至少一个连接到所述线圈图案。
19.如权利要求18所述的印刷电路板，其中，所述支撑构件包括通孔，所述通孔在与所述线圈图案的中央部分对应的区域中贯穿所述支撑构件，并且
所述磁性物质设置在所述通孔的至少一部分中。
20.如权利要求18所述的印刷电路板，其中，所述支撑构件和所述主体利用不同的材料构成。
CN202010102317.1A 2019-09-30 2020-02-19 印刷电路板 Pending CN112584604A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0121006 2019-09-30
KR1020190121006A KR102662847B1 (ko) 2019-09-30 인쇄회로기판

Publications (1)

Publication Number Publication Date
CN112584604A true CN112584604A (zh) 2021-03-30

Family

ID=75119364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010102317.1A Pending CN112584604A (zh) 2019-09-30 2020-02-19 印刷电路板

Country Status (2)

Country Link
US (1) US11229119B2 (zh)
CN (1) CN112584604A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11810859B2 (en) * 2020-02-18 2023-11-07 Intel Corporation Multi-layered adhesion promotion films

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120212919A1 (en) * 2011-02-18 2012-08-23 Ibiden Co., Ltd. Inductor component and printed wiring board incorporating inductor component and method for manufacturing inductor component
US20140118976A1 (en) * 2012-10-30 2014-05-01 Ibiden Co., Ltd. Printed circuit board, method for manufacturing printed circuit board, and electronic component
US20150042440A1 (en) * 2011-08-26 2015-02-12 Rohm Co., Ltd. Magnetic metal substrate and inductance element
CN104733154A (zh) * 2013-12-18 2015-06-24 三星电机株式会社 片式电子组件及其制造方法
US20160309575A1 (en) * 2014-06-23 2016-10-20 Samsung Electro-Mechanics Co., Ltd. Circuit board and circuit board assembly
US20160338202A1 (en) * 2015-05-11 2016-11-17 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
CN107680774A (zh) * 2016-08-01 2018-02-09 三星电机株式会社 线圈电子部件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9439289B2 (en) * 2012-01-12 2016-09-06 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR20160090625A (ko) * 2015-01-22 2016-08-01 삼성전기주식회사 전자소자내장형 인쇄회로기판 및 그 제조방법
KR20160114792A (ko) * 2015-03-24 2016-10-06 삼성전기주식회사 코일 내장 집적회로 기판 및 그 제조 방법
US10290414B2 (en) * 2015-08-31 2019-05-14 Qualcomm Incorporated Substrate comprising an embedded inductor and a thin film magnetic core
JP6528636B2 (ja) * 2015-10-08 2019-06-12 Tdk株式会社 積層コイル部品
US11756948B2 (en) * 2019-05-01 2023-09-12 Intel Corporation In situ package integrated thin film capacitors for power delivery
KR20210073162A (ko) * 2019-12-10 2021-06-18 삼성전기주식회사 인쇄회로기판

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120212919A1 (en) * 2011-02-18 2012-08-23 Ibiden Co., Ltd. Inductor component and printed wiring board incorporating inductor component and method for manufacturing inductor component
US20150042440A1 (en) * 2011-08-26 2015-02-12 Rohm Co., Ltd. Magnetic metal substrate and inductance element
US20140118976A1 (en) * 2012-10-30 2014-05-01 Ibiden Co., Ltd. Printed circuit board, method for manufacturing printed circuit board, and electronic component
CN104733154A (zh) * 2013-12-18 2015-06-24 三星电机株式会社 片式电子组件及其制造方法
US20160309575A1 (en) * 2014-06-23 2016-10-20 Samsung Electro-Mechanics Co., Ltd. Circuit board and circuit board assembly
US20160338202A1 (en) * 2015-05-11 2016-11-17 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
CN107680774A (zh) * 2016-08-01 2018-02-09 三星电机株式会社 线圈电子部件

Also Published As

Publication number Publication date
US11229119B2 (en) 2022-01-18
KR20210038187A (ko) 2021-04-07
US20210100104A1 (en) 2021-04-01

Similar Documents

Publication Publication Date Title
CN111786074B (zh) 天线模块
JP2017188645A (ja) ファンアウト半導体パッケージ
CN112133678A (zh) 半导体封装件
CN111146095B (zh) 半导体封装件及板组件
CN111725148A (zh) 半导体封装件
US10842021B1 (en) Printed circuit board
CN112492740A (zh) 印刷电路板和包括该印刷电路板的天线模块
CN113038705A (zh) 嵌有电子组件的基板
CN112584605A (zh) 印刷电路板
CN112584604A (zh) 印刷电路板
CN113948482A (zh) 其中嵌入有电子组件的基板
US11284515B2 (en) Electronic component embedded substrate
US11044808B2 (en) Printed circuit board
CN113905516A (zh) 电子组件嵌入式基板
CN112420626A (zh) 嵌有电子组件的基板
US11758655B2 (en) Printed circuit board
CN115942608A (zh) 电路板
CN112752391A (zh) 印刷电路板
KR102662847B1 (ko) 인쇄회로기판
CN110828421B (zh) 半导体封装件
CN113411963A (zh) 基板结构和包括该基板结构的电子装置
US20220159839A1 (en) Printed circuit board
US20230189451A1 (en) Printed circuit board and method for manufacturing the same
KR102662853B1 (ko) 인쇄회로기판
US20230108748A1 (en) Electronic component embedded substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination