CN114269060A - 电子组件嵌入式基板 - Google Patents

电子组件嵌入式基板 Download PDF

Info

Publication number
CN114269060A
CN114269060A CN202110695840.4A CN202110695840A CN114269060A CN 114269060 A CN114269060 A CN 114269060A CN 202110695840 A CN202110695840 A CN 202110695840A CN 114269060 A CN114269060 A CN 114269060A
Authority
CN
China
Prior art keywords
electronic component
wiring
layer
disposed
embedded substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110695840.4A
Other languages
English (en)
Inventor
池润禔
金容勳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN114269060A publication Critical patent/CN114269060A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开提供一种电子组件嵌入式基板，所述电子组件嵌入式基板包括：布线结构，包括多个绝缘层和多个布线层并且具有穿透所述多个绝缘层中的至少一个绝缘层的腔；第一电子组件，设置在所述腔中；坝结构，设置在所述布线结构上并且具有贯通部；第一绝缘材料，设置在所述腔和所述贯通部中的每个的至少一部分中并且覆盖所述布线结构和所述第一电子组件中的每个的至少一部分；以及第一电路层，设置在第一绝缘材料上。

Description

电子组件嵌入式基板
本申请要求于2020年9月16日在韩国知识产权局提交的第10-2020-0118805号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
技术领域
本公开涉及一种电子组件嵌入式基板。
背景技术
由于在信息技术(IT)领域中使用的电子装置(包括移动电话)已经变得更轻且更薄，因此响应于技术需求，需要将电子组件(诸如集成电路(IC))插入印刷电路板中的技术。正在开发使用各种方法将电子组件嵌入印刷电路板中的技术。因此，在印刷电路板中形成各种腔结构。
发明内容
示例性实施例提供一种具有减小的厚度的电子组件嵌入式基板，并且其中电子组件可以以面朝上的形式嵌入腔中。
示例性实施例提供一种电子组件嵌入式基板，其中微电路区域可以局部地应用在电子组件上。
例如，使用如下方法提供电子组件嵌入式基板：将具有贯通部的坝结构定位在具有腔的布线结构上，将电子组件定位在腔中，然后用具有优异流动性质的绝缘材料填充腔和贯通部，并且在绝缘材料上形成电路层。
例如，一种电子组件嵌入式基板包括：布线结构，包括多个绝缘层和多个布线层并且具有穿透所述多个绝缘层中的至少一个绝缘层的腔；第一电子组件，设置在所述腔中；坝结构，设置在所述布线结构上方并且具有贯通部；第一绝缘材料，设置在所述腔和所述贯通部中的每个的至少一部分中，并且覆盖所述布线结构和所述第一电子组件中的每个的至少一部分；以及第一电路层，设置在所述第一绝缘材料上。
根据示例性实施例，一种电子组件嵌入式基板包括：布线结构，包括绝缘层和设置在所述绝缘层上和/或设置在所述绝缘层中的布线层并且具有腔，所述腔具有底表面；电子组件，具有一个表面和与所述一个表面相对的另一表面，并且以使所述另一表面面向所述腔的所述底表面的方式设置，所述一个表面上设置有连接垫；坝结构，设置在所述布线结构上方并且具有贯通部，在平面上，所述贯通部的面积大于所述腔的面积；以及电路结构，设置在所述贯通部中并且包括绝缘材料和电路层，所述电子组件嵌入所述绝缘材料中，所述电路层设置在所述绝缘材料上。所述布线层的至少一部分和所述连接垫的至少一部分通过所述电路层的至少一部分彼此连接。
根据示例性实施例，一种电子组件嵌入式基板包括：布线结构，包括多个绝缘层和多个布线层；第一电子组件，附接到所述布线结构；坝结构，设置在所述布线结构上方并且具有贯通部；绝缘材料，设置在所述贯通部中，并且覆盖所述布线结构和所述第一电子组件中的每个的至少一部分；以及电路层，设置在所述绝缘材料上。
根据示例性实施例，一种电子组件嵌入式基板，包括：布线结构，包括多个绝缘层和多个布线层并且具有穿透所述多个绝缘层的至少一部分的腔；第一电子组件，设置在所述腔中；坝结构，设置在所述布线结构上方并且具有贯通部；第一绝缘材料，设置在所述腔和所述贯通部中的每个的至少一部分中，并且覆盖所述布线结构和所述第一电子组件中的每个的至少一部分；以及第一电路层，在所述坝结构内设置在所述第一绝缘材料上并且使所述第一电子组件电连接到所述多个布线层中的最上面的布线层。
附图说明
通过结合附图以及以下具体实施方式，本发明的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示意性示出电子装置系统的示例的框图；
图2是示意性示出电子装置的示例的立体图；
图3是示出电子组件嵌入式基板的示例的示意性截面图；
图4是沿着图3中的线I-I'截取的电子组件嵌入式基板的截面的示意性平面图；
图5是示意性示出图3的电子组件嵌入式基板的电路结构的第一电路层的局部区域的平面图；
图6是示意性示出图3的电子组件嵌入式基板的布线结构的第二布线层的局部区域的平面图；
图7和图8是示意性示出制造图3的电子组件嵌入式基板的示例的工艺图；
图9是示出电子组件嵌入式基板的另一示例的示意性截面图；
图10是沿着图9中的线II-II'截取的电子组件嵌入式基板的截面的示意性平面图；
图11是示出电子组件嵌入式基板的另一示例的示意性截面图；
图12是电子组件嵌入式基板的另一示例的示意性截面图；
图13是电子组件嵌入式基板的另一示例的示意性截面图；
图14是电子组件嵌入式基板的另一示例的示意性截面图；
图15是示出电子组件嵌入式基板的另一示例的示意性截面图；以及
图16是电子组件嵌入式基板的另一示例的示意性截面图。
具体实施方式
提供以下具体实施方式以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。然而，在此描述的方法、设备和/或系统的各种变化、修改和等同方案对于本领域的普通技术人员将是显而易见的。在此描述的操作的顺序仅仅是示例，并不限于在此阐述的顺序，而是除了必然以特定顺序发生的操作以外，可做出对于本领域的普通技术人员将是显而易见的改变。此外，为了提高清楚性和简洁性，可省略对于本领域的普通技术人员将是公知的功能和构造的描述。
在此描述的特征可以以不同的形式实施，并且将不被解释为局限于在此描述的示例。更确切地说，已经提供在此描述的示例使得本公开将是彻底且完整的，并且将把本公开的范围充分地传达给本领域的普通技术人员。
这里，应注意，关于实施例或示例的术语“可”的使用(例如，关于示例或实施例可包括或实现什么)意味着存在包括或实现这样的特征的至少一个实施例或示例，并不限于所有的示例和实施例均包括或实现这样的特征。
在整个说明书中，当元件(诸如层、区域或基板)被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，该元件可直接“在”所述另一元件“上”、直接“连接到”所述另一元件或直接“结合到”所述另一元件，或者可存在介于它们之间的一个或更多个其他元件。相比之下，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，不存在介于它们之间的其他元件。
如在此使用的，术语“和/或”包括相关所列项中的任意一项或任意两项或更多项的任意组合。
尽管在此可使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分不受这些术语限制。更确切地说，这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例的教导的情况下，在此描述的示例中所称的第一构件、第一组件、第一区域、第一层或第一部分也可被称为第二构件、第二组件、第二区域、第二层或第二部分。
为了便于描述，在此可使用诸如“上方”、“上面”、“下方”和“下面”的空间相对术语来描述如附图中所示的一个元件与另一元件的关系。这样的空间相对术语意图除了包含附图中描绘的方位之外还包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为相对于另一元件位于“上方”或“上面”的元件于是将相对于所述另一元件位于“下方”或“下面”。因此，术语“上方”根据装置的空间方位包含上方和下方两种方位。装置也可按照其他方式(例如，旋转90度或处于其他方位)定位，并且在此使用的空间相对术语将被相应地解释。
在此使用的术语仅用于描述各种示例，并不用于限制本公开。除非上下文另有明确说明，否则单数形式也意图包括复数形式。术语“包括”、“包含”和“具有”列举存在所陈述的特征、数量、操作、构件、元件和/或它们的组合，但不排除存在或添加一个或更多个其他特征、数量、操作、构件、元件和/或它们的组合。
由于制造技术和/或公差，可能出现附图中示出的形状的变化。因此，在此描述的示例不限于附图中示出的特定形状，而是包括在制造期间发生的形状的改变。
在此描述的示例的特征可按照在理解本申请的公开内容之后将是显而易见的各种方式组合。此外，尽管在此描述的示例具有各种构造，但在理解本申请的公开内容之后将是显而易见的其他构造是可行的。
在下文中，将参照附图描述实施例。在附图中，为了更加清楚地解释，可夸大或缩小元件的形状和尺寸。
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。芯片相关组件1020、网络相关组件1030、其他组件1040等可物理连接或电连接到主板1010。这些组件可通过各种信号线1090连接到下面将要描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM)、闪存等)；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模数转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是除了这些芯片相关组件之外，还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。芯片相关组件1020可以是包括上述芯片的封装件的形式。
网络相关组件1030可包括与诸如以下协议兼容或者使用诸如以下协议进行操作的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进仅数据(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括与各种其他无线标准或协议或者有线标准或协议兼容或者使用各种其他无线标准或协议或者有线标准或协议进行操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020组合，并且以封装件形式设置。
其他组件1040可包括高频率电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)组件、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的片组件的形式的无源器件等。此外，其他组件1040可与芯片相关组件1020和/或网络相关组件1030组合，并且可以以封装件形式设置。
根据电子装置1000的类型，电子装置1000可包括物理连接或电连接到主板1010或者不物理连接或不电连接到主板1010的其他电子组件。例如，这些其他电子组件可包括相机1050、天线1060、显示器1070、电池1080等。然而，这些其他电子组件不限于此，而还可以是音频编解码器、视频编解码器、功率放大器、指南针、加速度计、陀螺仪、扬声器、大容量存储装置(例如，硬盘驱动器)、光盘(CD)驱动器、数字通用光盘(DVD)驱动器等。此外，电子装置1000还可根据电子装置1000的类型而包括用于各种目的的其他电子组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，并且可以是能够处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性立体图。
参照图2，电子装置可以是例如智能电话1100。例如，主板1110可容纳在智能电话1100中，并且各种组件1120可物理连接和/或电连接到主板1110。另外，相机模块1130和/扬声器1140等可容纳在智能电话1100中。组件1120中的一些可以是芯片相关组件，例如，半导体封装件1121，但不限于此。半导体封装件1121可以是其中半导体芯片以表面安装的形式设置在多层印刷电路板上的封装件形式，但不限于此。电子装置不必限于智能电话1100，而可以是如上所述的其他电子装置。
图3是示出电子组件嵌入式基板的示例的示意性截面图。
图4是示出沿着图3中的线I-I'截取的电子组件嵌入式基板的截面的示意性平面图。
图5是示意性示出图3的电子组件嵌入式基板的电路结构的第一电路层的局部区域的平面图。
图6是示意性示出图3的电子组件嵌入式基板的布线结构的第二布线层的局部区域的平面图。
参照图3至图6，根据示例的电子组件嵌入式基板100A可包括：布线结构110，具有腔110H；电子组件120(也可称为第一电子组件120)，设置在腔110H中；坝结构130，设置在布线结构110上并且具有贯通部130H；以及电路结构140，设置在布线结构110以及贯通部130H中的电子组件120上。电路结构140可包括：第一绝缘材料141a，填充腔110H和贯通部130H中的每个的至少一部分并且覆盖布线结构110和电子组件120中的每个的至少一部分；以及第一电路层142a，设置在第一绝缘材料141a上。
另一方面，如上所述，最近已经开发了以各种方式将电子组件嵌入印刷电路板中的技术，因此，在印刷电路板中形成了各种腔结构。例如，提供如下结构作为示例：腔形成在印刷电路板中，凸块垫形成在腔的内部区域中并且裸片(die)以面朝下的形式安装。在这种情况下，需要阻挡件以防止在形成腔的过程中损坏凸块垫。另外，由于裸片下方的布线数量增加，因此基板的层数会增加，并且会难以减小厚度。另外，当安装多个裸片时，用于裸片之间的互连的路径会被加长，并且电路紧密度可能变得复杂。此外，在应对微电路方面会存在一些困难。另外，由于裸片的后表面仅仅被模制材料覆盖，因此散热效率会相对较低。
另外，在根据示例的电子组件嵌入式基板100A的情况下，在将电子组件120设置在布线结构110的腔110H中之后，利用具有贯通部130H的坝结构130，用具有优异流动性的第一绝缘材料141a填充腔110H和贯通部130H，并且在第一绝缘材料141a上形成第一电路层142a。因此，在腔110H的内部区域中不需要凸块垫，并且在电子组件120是裸片的情况下，电子组件可以以面朝上的形式安装。另外，由于布线层的数量整体上可以减少，因此对于减薄也是有利的。另外，在安装多个裸片的情况下，由于可以通过电路结构140进行互连，因此可以减少互连的路径并且可以简化电路紧密度。另外，电路结构140可以通过在具有优异流动性质的绝缘材料上执行镀覆工艺来制造，该绝缘材料(例如，感光电介质(PID)或味之素堆积膜(Ajinomoto Build-up Film，ABF)等(包括无机填料和绝缘树脂而不包括玻璃纤维))可以用于易于形成微电路的工艺(例如，光刻工艺或半加成工艺(SAP))中，因此电路结构140易于实现微电路。结果，可以在电子组件120上容易地、局部地实现微电路。
另一方面，坝结构130可以被设置成在平面上围绕腔110H。贯通部130H可以使腔110H暴露。例如，贯通部130H在平面上可以具有比腔110H的面积更大的面积。坝结构130可以连续地设置，从而稳定地形成电路结构140。坝结构130在平面上可以具有四边形环形形状，但是其形状不限于此，并且可以具有其他形状的环形形状。在一个示例中，平面可以指平行于布线结构110的上表面的平面。坝结构130可以包括作为感光介电材料的阻焊剂(SR)，并且在这种情况下，可以通过光刻工艺更容易地形成贯通部130H。
另一方面，布线结构110可以包括多个绝缘层111a和111b以及多个布线层112a、112b和112c。腔110H可以穿透多个绝缘层111a和111b中的至少一个。阻挡层(例如，金属层M)可以设置在腔110H的底表面上，因此，可以容易地加工腔110H，并且可以使用粘合构件A等将电子组件120以面朝上的形式容易地设置在金属层M上。另外，热可以通过金属层M容易地辐射到电子组件120的下侧。金属层M与多个布线层112a、112b和112c中的任意一个可以一起通过镀覆工艺形成，并且可以位于相同的高度上。例如，金属层M可与第二布线层112b一起通过镀覆工艺形成，以位于相同的高度上。例如，可以在不使用附加工艺的情况下形成阻挡层。
布线结构110的多个布线层112a、112b和112c中的至少一个布线层的至少一部分(例如，第三布线层112c的至少一部分)可通过第一电路层142a的至少一部分电连接到设置在电子组件120的顶表面上的多个连接垫120P(也可称为第一连接垫120P)中的至少一个。例如，电子组件120的多个连接垫120P中的至少一个连接垫和第三布线层112c的至少一部分分别通过穿透第一绝缘材料141a的至少一部分的第一连接过孔V1和第二连接过孔V2电连接到第一电路层142a的至少一部分，因此，电子组件120和第三布线层112c可通过第一电路层142a彼此电连接。
另一方面，布线结构110还可以包括：第一钝化层115a，设置在多个绝缘层111a和111b中的设置在最上面的第二绝缘层111b上方；以及第二钝化层115b，设置在多个绝缘层111a和111b中的设置在最下面的第一绝缘层111a下方。第一钝化层115a可具有开口115ah1，开口115ah1使多个布线层112a、112b和112c中的设置在最上面的第三布线层112c的至少一部分暴露。开口115ah1在平面上可以位于贯通部130H中。因此，第一绝缘材料141a可以填充开口115ah1的至少一部分。第二连接过孔V2可穿透开口115ah1中的第一绝缘材料141a以电连接到第三布线层112c的至少一部分。
另一方面，电路结构140的第一电路层142a可以比布线结构110的多个布线层112a、112b和112c中的至少一个布线层更薄，并且第一电路层142a的图案之间可具有比所述至少一个布线层的图案之间的间距相对更小的间距。例如，当第一电路层142a的厚度为t1且第二布线层112b的厚度为t2时，可满足t1<t2。此外，当第一电路层142a的图案之间的间距为P1且第二布线层112b的图案之间的间距为P2时，可满足P1<P2。例如，可以提供具有相对更精细的间距的高密度微电路。
另一方面，电路结构140可以被构造为多层。例如，电路结构140还可以包括：第二绝缘材料141b，在贯通部130H内设置在第一绝缘材料141a上并覆盖第一电路层142a的至少一部分；以及第二电路层142b，设置在第二绝缘材料141b上。与第一绝缘材料141a类似，第二绝缘材料141b可以包括具有良好流动性的绝缘材料，诸如PID或ABF。与第一电路层142a类似，第二电路层142b可以比布线结构110的多个布线层112a、112b和112c中的至少一个布线层更薄，并且在第二电路层142b的图案之间可具有相对更精细的间距。例如，可以提供具有相对更精细的间距的高密度微电路。
如果需要，根据示例的电子组件嵌入式基板100A还可以包括覆盖层150，覆盖层150设置在电路结构140上以覆盖布线结构110、坝结构130和电路结构140中的每个的至少一部分。另外，电子组件嵌入式基板100A还可以包括电连接金属件160，电连接金属件160设置在布线结构110下方并且电连接到多个布线层112a、112b和112c中的最下面的第一布线层112a。
在下文中，将参照附图更详细地描述根据示例的电子组件嵌入式基板100A中包括的每个构造。
布线结构110可以包括多个绝缘层111a和111b以及多个布线层112a、112b和112c，并且具有穿透多个绝缘层111a、111b中的至少一个绝缘层的腔110H。布线结构110还可包括多个布线过孔层113a和113b和/或多个钝化层115a和115b。例如，布线结构110可包括：第一绝缘层111a；第一布线层112a，嵌入第一绝缘层111a的下侧中且具有从第一绝缘层111a的下表面暴露的下表面；第二布线层112b，设置在第一绝缘层111a的上表面上；第一布线过孔层113a，穿透第一绝缘层111a的至少一部分且连接第一布线层112a和第二布线层112b；第二绝缘层111b，设置在第一绝缘层111a的上表面上且覆盖第二布线层112b的至少一部分；第三布线层112c，设置在第二绝缘层111b的上表面上；第二布线过孔层113b，穿透第二绝缘层111b的至少一部分且连接第二布线层112b和第三布线层112c；第一钝化层115a，设置在第二绝缘层111b上方；以及第二钝化层115b，设置在第一绝缘层111a下方，并且布线结构110可具有腔110H，腔110H穿透第二绝缘层111b和第一钝化层115a中的每者的至少一部分。
绝缘材料可以用作多个绝缘层111a和111b的材料，并且可以使用热固性树脂(诸如环氧树脂)或热塑性树脂(诸如聚酰亚胺)以及其中这些树脂与无机填料(诸如二氧化硅)和/或增强材料(诸如玻璃纤维)混合的材料作为绝缘材料。例如，可以将半固化片(PPG)用作多个绝缘层111a和111b中的每个的材料。多个绝缘层111a和111b可以以无芯形式堆积。例如，多个绝缘层111a和111b可以具有大致相同的厚度，但是其结构不限于此。
金属材料可用作多个布线层112a、112b和112c的材料，并且可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金作为金属材料。多个布线层112a、112b和112c中的每个可根据设计执行各种功能。例如，多个布线层112a、112b和112c可包括接地图案、电力图案、信号图案等。在这种情况下，信号图案包括除了接地图案和电力图案之外的各种信号图案，例如，数据信号图案。这些图案中的每个可具有线形状、面形状或垫形状。多个布线层112a、112b和112c可以通过镀覆工艺(诸如改进的SAP(MSAP)、封孔(TT)工艺等)形成，因此多个布线层112a、112b和112c可以包括种子层(无电镀层)和基于种子层形成的电解镀层。特定层还可以包括铜箔。
另一方面，第一布线层112a的下表面与第一绝缘层111a的下表面可具有台阶差。例如，第一布线层112a的下表面可位于比第一绝缘层111a的下表面的高度高的高度上。另外，金属层M的上表面可以具有台阶。例如，金属层M的在暴露于腔110H的区域中的厚度可以比其在覆盖有第二绝缘层111b的区域中的厚度薄。台阶的这些特性可以通过形成布线结构110和腔110H的工艺的特性来提供。
金属材料可用作多个布线过孔层113a和113b的材料，并且可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金作为金属材料。根据设计，多个布线过孔层113a和113b中的每个可以包括信号连接过孔、接地连接过孔、电力连接过孔等。多个布线过孔层113a和113b的布线过孔中的每个可以是通路孔被金属材料填满的填充型过孔，或者可以是金属材料沿着通路孔的壁表面形成的共形型过孔。另外，布线过孔可以具有在相同方向上渐缩的形状。多个布线过孔层113a和113b可以通过镀覆工艺(例如，MSAP或TT工艺)形成，因此，多个布线过孔层113a和113b可以包括作为无电镀层的种子层和基于种子层形成的电解镀层。
多个钝化层115a和115b可以保护布线结构110的内部构造免受外部的物理损坏和化学损坏。多个钝化层115a和115b可分别覆盖第三布线层112c的至少一部分和第一布线层112a的至少一部分，并且可分别具有暴露第三布线层112c的至少一部分的开口和暴露第一布线层112a的至少一部分的开口。绝缘材料也可以用作多个钝化层115a和115b的材料。在这种情况下，绝缘材料可以是热固性树脂(诸如环氧树脂)、热塑性树脂(诸如聚酰亚胺)或者可以使用其中这些树脂与无机填料混合的材料(例如，ABF)，但本公开不限于此。例如，可以使用作为感光介电材料的SR。
电子组件120可以设置在腔110H中。电子组件120可以是其中数百至数百万个器件被集成在单个芯片中的IC。例如，电子组件120可以是诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、现场可编程门阵列(FPGA)、数字信号处理器、密码处理器、微处理器、微控制器等的处理器芯片，具体地，电子组件120可以是应用处理器(AP)，但不限于此。另外，电子组件120可以是诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM)、闪存等)的存储器、或者可以是逻辑芯片(诸如模数转换器(ADC)、专用集成电路(ASIC))等。电子组件120可以是片式无源组件，例如，片式电感器或片式电容器。可选地，电子组件120可以是IC与片式无源组件的组合，并且在这种情况下，腔110H可以被设置为多个腔。
电子组件120可以以面朝上形式设置，使得其上设置有连接垫120P的表面被设置为面对电路结构140。电子组件120可以通过粘合构件A(诸如管芯附接膜(DAF)等)附接到腔110H的底表面。连接垫120P可以包括金属材料(诸如铜(Cu)或铝(Al))。连接垫120P可以设置为从电子组件120的绝缘主体凸出，或者可选地，连接垫120P可以被设置为嵌入电子组件120的绝缘主体中。金属凸块(诸如铜凸块)还可以分别设置在连接垫120P上。
坝结构130可以设置为在平面上围绕腔110H。贯通部130H可以使腔110H暴露。例如，贯通部130H在平面上可以具有比腔110H的面积大的面积。坝结构130可以连续地设置，因此可以允许电路结构140稳定地形成。坝结构130在平面上可具有四边形环形形状，但是其形状不限于此，并且可以具有其他形状的环形形状。坝结构130可以包括作为感光介电材料的SR，但是其材料不限于此。
电路结构140可以包括一个或更多个绝缘材料141a和141b以及一个或更多个电路层142a和142b，并且还可以包括一个或更多个连接过孔层143a和143b。例如，电路结构140可包括：第一绝缘材料141a；第一电路层142a，设置在第一绝缘材料141a上；第一连接过孔层143a，穿透第一绝缘材料141a的至少一部分且将第一电路层142a连接到连接垫120P和第三布线层112c；第二绝缘材料141b，设置在第一绝缘材料141a上且覆盖第一电路层142a的至少一部分；第二电路层142b，设置在第二绝缘材料141b上；以及第二连接过孔层143b，穿透第二绝缘材料141b的至少一部分且连接第一电路层142a和第二电路层142b。
绝缘材料可以用作被设置为一层或更多层的绝缘材料141a和141b的材料，并且可以使用具有良好流动性的材料作为绝缘材料，例如，可以使用作为感光介电材料的PID，或者包括无机填料和绝缘树脂而不包括玻璃纤维的材料(诸如ABF)等。
金属材料可用作一个或更多个电路层142a和142b的材料，并且可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金作为金属材料。一个或更多个电路层142a和142b中的每个可根据设计执行各种功能。例如，电路层142a和142b可以包括接地图案、电力图案、信号图案等。在这种情况下，信号图案包括除了接地图案和电力图案之外的各种信号图案(诸如数据信号图案)。这些图案中的每个可以具有线形状、面形状或垫形状。一个或更多个电路层142a和142b可通过镀覆工艺(诸如AP或SAP)形成，因此，每个电路层可包括种子层(无电镀层)和基于种子层形成的电解镀层。
金属材料可用作一个或更多个连接过孔层143a和143b的材料，并且可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金作为金属材料。根据设计，一个或更多个连接过孔层143a和143b中的每个可以包括信号连接过孔、接地连接过孔、电力连接过孔等。一个或更多个连接过孔层143a和143b的布线过孔中的每个可以是其中通路孔被金属材料填满的填充型过孔，或者可以是其中金属材料沿着通路孔的壁表面形成的共形型过孔。另外，一个或更多个连接过孔层143a和143b的布线过孔可以具有在相同方向上渐缩的锥形形状。一个或更多个连接过孔层143a和143b可以通过镀覆工艺(例如，AP、SAP等)形成，因此，一个或更多个连接过孔层143a和143b可以包括种子层(无电镀层)和基于种子层形成的电解镀层。
覆盖层150可以保护电路结构140等免受外部的物理损坏和化学损坏。覆盖层150的材料可以是绝缘材料。在这种情况下，热固性树脂(诸如环氧树脂)、热塑性树脂(诸如聚酰亚胺)或其中这些树脂与无机填料混合的材料(例如ABF)可用作绝缘材料，但不限于此。例如，可以使用其他已知的环氧塑封料(EMC)等。
电连接金属件160可以将电子组件嵌入式基板100A物理连接和/或电连接到外部组件，因此，例如，电子组件嵌入式基板100A可以安装在电子装置的主板或其他BGA(球珊阵列)基板上。电连接金属件160可以利用锡(Sn)或含锡(Sn)的合金(诸如焊料)形成，这仅是示例，并且材料不受此特别限制。电连接金属件160可以分别是焊盘、焊球或引脚。
图7和图8是示意性示出制造图3的电子组件嵌入式基板的示例的工艺图。
参照图7，首先，通过使用分离载体的无芯工艺制备布线结构110。此后，通过使用阻焊材料和光刻工艺，在布线结构110的第一钝化层115a上形成具有贯通部130H的坝结构130。接着，通过喷砂加工或激光加工在布线结构110中形成腔110H。接着，使用粘合构件A等将电子组件120以面朝上的形式附接到腔110H的底表面。
参照图8，接着，将具有优异流动性的绝缘材料引入坝结构130中，以形成第一绝缘材料141a。例如，可以应用感光介电材料(诸如PID)，或者绝缘材料(诸如不含玻璃纤维的ABF)。接着，通过光刻或激光加工在第一绝缘材料141a中形成通路孔，并且通过镀覆工艺形成第一电路层142a和第一连接过孔层143a。接着，将具有优异流动性的绝缘材料再引入坝结构130以形成第二绝缘材料141b。另外，类似地，在第二绝缘材料141b中形成通路孔，并且通过镀覆工艺形成第二电路层142b和第二连接过孔层143b。通过一系列工艺，可以形成电路结构140。此后，当根据需要形成覆盖层150或电连接金属件160时，可以提供根据上述示例的电子组件嵌入式基板100A。
其他细节与如上所述基本相同，因此可以省略其详细描述。
图9是示出电子组件嵌入式基板的另一示例的示意性截面图。
图10是沿着图9中的线II-II'截取的电子组件嵌入式基板的截面的示意性平面图。
参照图9和图10，在根据另一示例的电子组件嵌入式基板100B的情况下，坝结构130包括分别具有贯通部131H和132H的多个坝部131和132。例如，坝结构130可包括第一坝部131和第二坝部132，第一坝部131具有第一贯通部131H，第二坝部132设置在第一坝部131上并且具有连通到第一贯通部131H的第二贯通部132H。第一贯通部131H的内壁与第二贯通部132H的内壁可以具有台阶差，在这种情况下，电路结构140可以形成为具有相对更大的面积。如果需要，可以相应地将电路结构140构造为更多个层。
其他细节与如上所述基本相同，因此可以省略其详细描述。
图11是示出电子组件嵌入式基板的另一示例的示意性截面图。
图12是电子组件嵌入式基板的另一示例的示意性截面图。
参照图11和图12，根据其他示例的电子组件嵌入式基板100C和100D还包括第二电子组件180，第二电子组件180设置在第一钝化层115a上，并且在图11或12所示的截面上，第二电子组件180与第一电子组件120至少部分地叠置。在这种情况下，电路结构140设置在第一电子组件120和第二电子组件180之间，并且可以用作它们之间的互连。例如，第二电子组件180可以以面朝下的形式设置，使得多个第二连接垫1801P1和180P2面向电路结构140，并且多个第二连接垫180P1和180P2中的至少一个第二连接垫180P1可以通过第一连接构件191和电路结构140电连接到第一电子组件120的多个第一连接垫120P中的至少一个。另外，第一钝化层115a可不仅包括使电路结构140的最上面的第三布线层112c的至少一部分暴露的第一开口115ah1，而且还包括使最上面的第三布线层112c的至少另一部分暴露的第二开口115ah2。在这种情况下，第二电子组件180的多个第二连接垫180P1和180P2中的至少另一个第二连接垫180P2电连接到通过第一钝化层115a的第二开口115ah2暴露的第三布线层112c的至少另一部分。第二开口115ah2可以位于坝结构130的贯通部130H的外侧。另外，在由坝结构130围绕的内部空间和坝结构130外侧的外部空间中，绝缘材料(例如第一绝缘材料141a和第二绝缘材料141b)可仅设置在内部空间中，电路层(例如第一电路层142a和第二电路层142b)也可仅设置在所述内部空间中。
第二电子组件180可以是其中数百到数百万个器件被集成在单个芯片中的IC。例如，第二电子组件180可以是处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、现场可编程门阵列(FPGA)、数字信号处理器、密码处理器、微处理器、微控制器等，具体地，第二电子组件180可以是应用处理器(AP)，但不限于此。另外，第二电子组件180是诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM)、闪存等)的存储器、或者逻辑芯片(诸如模数转换器(ADC)、专用集成电路(ASIC))等。第二电子组件180可以是片式无源组件，例如，片式电感器或片式电容器。可选地，第二电子组件180可以是IC与片式无源组件的组合。
第二电子组件180可以以面朝下的形式设置，使得其上设置有第二连接垫180P1和180P2的表面面向电路结构140。第二电子组件180可以通过第一连接构件191和第二连接构件192表面安装在电路结构140和布线结构110上。第二连接垫180P1和180P2可包括金属材料(诸如铜(Cu)、铝(Al)等)。第二连接垫180P1和180P2可以被设置为从第二电子组件180的绝缘主体凸出，或者可选地，第二连接垫180P1和180P2可以被设置为嵌入第二电子组件180的绝缘主体中。第二连接垫180P1和180P2上还设置有金属凸块(诸如铜凸块)，以分别连接到第一连接构件191和第二连接构件192。第一连接构件191和第二连接构件192可以利用锡(Sn)或含锡(Sn)的合金(例如，焊料等)形成，这仅是示例，并且材料不受此特别限制。第一连接构件191和第二连接构件192中的每个可以是焊球等。
其他细节与如上所述基本相同，因此可以省略其详细描述。
图13是电子组件嵌入式基板的另一示例的示意性截面图。
参照图13，在根据另一示例的电子组件嵌入式基板100E的情况下，布线结构110具有芯基板形状。例如，布线结构110可包括：第一绝缘层111a；第一布线层112a，设置在第一绝缘层111a的下表面上；第二布线层112b，设置在第一绝缘层111a的上表面上；第一布线过孔层113a，穿透第一绝缘层111a且连接第一布线层112a和第二布线层112b；第二绝缘层111b，设置在第一绝缘层111a的下表面上以覆盖第一布线层112a的至少一部分；第三布线层112c，设置在第二绝缘层111b的下表面上；第二布线过孔层113b，穿透第二绝缘层111b的至少一部分且连接第一布线层112a和第三布线层112c；第三绝缘层111c，设置在第一绝缘层111a的上表面上且覆盖第二布线层112b的至少一部分；第四布线层112d，设置在第三绝缘层111c的上表面上；第三布线过孔层113c，穿透第三绝缘层111c的至少一部分且连接第二布线层112b和第四布线层112d；第一钝化层115a，设置在第三绝缘层111c的上表面上；以及第二钝化层115b，设置在第二绝缘层111b的下表面上，并且布线结构110可具有穿透第一绝缘层111a和第三绝缘层111c以及第一钝化层115a的腔110H。作为阻挡层的金属层M可位于与第一布线层112a的高度相同的高度上。在多个绝缘层111a、111b和111c中，最上面的绝缘层可以是第三绝缘层111c，最下面的绝缘层可以是第二绝缘层111b。多个布线层112a、112b、112c和112d中的最上面的布线层可以是第四布线层112d，并且最下面的布线层可以是第三布线层112c。
绝缘材料可以用作多个绝缘层111a、111b和111c的材料，并且可以使用热固性树脂(诸如环氧树脂)或热塑性树脂(诸如聚酰亚胺)以及其中这些树脂与无机填料(诸如二氧化硅)和/或增强材料(诸如玻璃纤维)混合的材料作为绝缘材料。例如，可以使用覆铜层压板(CCL)的绝缘材料作为第一绝缘层111a的材料，并且可以分别使用聚丙二醇(PPG)作为第二绝缘层111b的材料和第三绝缘层111c的材料。多个绝缘层111a、111b和111c可以以芯形状层叠。例如，第一绝缘层111a的厚度可以大于第二绝缘层111b和第三绝缘层111c中的每个的厚度，但不限于此。
可以使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料作为多个布线层112a、112b、112c和112d的材料。多个布线层112a、112b、112c和112d中的每个可根据设计执行各种功能。例如，多个布线层112a、112b、112c和112d可包括接地图案、电力图案、信号图案等。在这种情况下，信号图案包括除了接地图案和电力图案之外的各种信号图案(诸如数据信号图案)。这些图案中的每个可以具有线形状、面形状或垫形状。多个布线层112a、112b、112c和112d可通过镀覆工艺(诸如MSAP或TT工艺)形成，因此，每个布线层可包括种子层(无电镀层)以及基于种子层形成的电解镀层。特定层还可以包括铜箔。
金属材料可以用作多个布线过孔层113a、113b和113c的材料，可以使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金作为金属材料。根据设计，多个布线过孔层113a、113b和113c中的每个可以包括信号连接过孔、接地连接过孔、电力连接过孔等。多个布线过孔层113a、113b和113c的布线过孔中的每个可以是通路孔被金属材料填满的填充型过孔，或者可以是金属材料沿着通路孔的壁表面形成的共形型过孔。第一布线过孔层113a的布线过孔可具有沙漏形状或圆柱形状，并且第二布线过孔层113b的布线过孔和第三布线过孔层113c的布线过孔可具有在相反方向上渐缩的形状。多个布线过孔层113a、113b和113c可以通过镀覆工艺(例如，MSAP、TT工艺等)形成，因此，多个布线过孔层113a、113b和113c可以包括种子层(无电镀层)和基于种子层形成的电解镀层。
其他细节与如上所述基本相同，因此可以省略其相应的描述。
图14是电子组件嵌入式基板的另一示例的示意性截面图。
参照图14，在根据另一示例的电子组件嵌入式基板100F中，坝结构130包括分别具有贯通部131H和132H的多个坝部131和132。例如，坝结构130可包括第一坝部131和第二坝部132，第一坝部131具有第一贯通部131H，第二坝部132设置在第一坝部131上并且具有连通到第一贯通部131H的第二贯通部132H。第一贯通部131H的内壁与第二贯通部132H的内壁可以具有台阶差，在这种情况下，电路结构140可以形成为具有相对更大的面积。如果需要，可以相应地将电路结构140构造为更多个层。
其他细节与如上所述基本相同，因此可以省略其相应的描述。
图15是示出电子组件嵌入式基板的另一示例的示意性截面图。
图16是电子组件嵌入式基板的另一示例的示意性截面图。
参照图15和图16，根据其他示例的电子组件嵌入式基板100G和100H还包括第二电子组件180，第二电子组件180设置在第一钝化层115a上，并且在如图15或16所示的截面上，第二电子组件180与第一电子组件120至少部分地叠置。在这种情况下，电路结构140设置在第一电子组件120和第二电子组件180之间，并且可以用作它们之间的互连。例如，第二电子组件180可以以面朝下的形式设置，使得多个第二连接垫1801P1和180P2面向电路结构140，并且多个第二连接垫180P1和180P2中的至少一个第二连接垫180P1可以通过第一连接构件191和电路结构140电连接到第一电子组件120的多个第一连接垫120P中的至少一个。另外，第一钝化层115a可不仅包括使电路结构140的最上面的第四布线层112d的至少一部分暴露的第一开口115ah1，而且还包括使最上面的第四布线层112d的至少另一部分暴露的第二开口115ah2。在这种情况下，第二电子组件180的多个第二连接垫180P1和180P2中的至少另一第二连接垫180P2可通过第二连接构件192电连接到通过第一钝化层115a的第二开口115ah2暴露的第四布线层112d的至少另一部分。第二开口115ah2可以位于坝结构130的贯通部130H的外侧。
第二电子组件180可以是其中数百到数百万个器件被集成在一个芯片中的IC。例如，第二电子组件180可以是处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、现场可编程门阵列(FPGA)、数字信号处理器、密码处理器、微处理器、微控制器等，具体地，第二电子组件180可以是AP，但不限于此。另外，第二电子组件180是诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM)、闪存等)的存储器、或者逻辑芯片(诸如模数转换器(ADC)、专用集成电路(ASIC))等。第二电子组件180可以是片式无源组件，例如，片式电感器或片式电容器。可选地，第二电子组件180可以是IC与片式无源组件的组合。
第二电子组件180可以以面朝下的形式设置，使得其上设置有第二连接垫180P1和180P2的表面面向电路结构140。第二电子组件180可以通过第一连接构件191和第二连接构件192表面安装在电路结构140和布线结构110上。第二连接垫180P1和180P2可包括金属材料(诸如铜(Cu)或铝(Al))。第二连接垫180P1和180P2可以被设置为从第二电子组件180的绝缘主体凸出，或者可选地，第二连接垫180P1和180P2可以被设置为嵌入第二电子组件180的绝缘主体中。第二连接垫180P1和180P2上还设置有金属凸块(诸如铜凸块)，以分别连接到第一连接构件191和第二连接构件192。第一连接构件191和第二连接构件192可以利用锡(Sn)或含锡(Sn)的合金(例如，焊料等)形成，这仅是示例，并且第一连接构件191和第二连接构件192的材料不受此特别限制。第一连接构件191和第二连接构件192中的每个可以是焊球等。
其他细节与如上所述基本相同，因此可以省略其相应的描述。
如上所述，根据实施例，可以提供一种电子组件嵌入式基板，其中基板的尺寸和厚度可以减小并且电子组件可以以面朝上的形式嵌入腔中。
此外，可以提供一种电子组件嵌入式基板，其中微电路区域可以局部地应用在电子组件上。
尽管本公开包括具体示例，但是对于本领域的普通技术人员将是显而易见的是，在不脱离权利要求及其等同方案的精神和范围的情况下，可在这些示例中做出形式上和细节上的各种改变。在此描述的示例将仅被认为是描述性的意义，而不是出于限制的目的。每个示例中的特征或方面的描述将被认为是可适用于其他示例中的类似的特征或方面。如果以不同的顺序执行描述的技术，和/或如果以不同的方式组合描述的系统、架构、装置或电路中的组件和/或用其他组件或它们的等同组件替代或补充描述的系统、架构、装置或电路中的组件，则可获得合适的结果。因此，本公开的范围不由具体实施方式限定，而是由权利要求及其等同方案来限定，并且在权利要求及其等同方案的范围内的所有变型将被解释为包括在本公开中。

Claims (25)

1.一种电子组件嵌入式基板，包括：
布线结构，包括多个绝缘层和多个布线层并且具有穿透所述多个绝缘层中的至少一个绝缘层的腔；
第一电子组件，设置在所述腔中；
坝结构，设置在所述布线结构上方并且具有贯通部；
第一绝缘材料，设置在所述腔和所述贯通部中的每个的至少一部分中，并且覆盖所述布线结构和所述第一电子组件中的每个的至少一部分；以及
第一电路层，设置在所述第一绝缘材料上。
2.根据权利要求1所述的电子组件嵌入式基板，其中，所述坝结构在平面上围绕所述腔，并且所述贯通部使所述腔暴露。
3.根据权利要求1或2所述的电子组件嵌入式基板，其中，所述坝结构包括第一坝部和第二坝部，所述第一坝部具有第一贯通部，所述第二坝部设置在所述第一坝部上并且具有连通到所述第一贯通部的第二贯通部，
其中，所述第一贯通部的内壁与所述第二贯通部的内壁具有台阶差。
4.根据权利要求1所述的电子组件嵌入式基板，所述电子组件嵌入式基板还包括：
第二绝缘材料，在所述贯通部内设置在所述第一绝缘材料上并且覆盖所述第一电路层的至少一部分；以及
第二电路层，设置在所述第二绝缘材料上。
5.根据权利要求1所述的电子组件嵌入式基板，其中，所述坝结构包括阻焊剂。
6.根据权利要求1所述的电子组件嵌入式基板，其中，所述第一绝缘材料包括感光介电材料。
7.根据权利要求1所述的电子组件嵌入式基板，其中，所述第一绝缘材料包括绝缘树脂和无机填料而不包括玻璃纤维。
8.根据权利要求1-2以及4-7中的任一项所述的电子组件嵌入式基板，其中，所述第一电路层的厚度小于所述多个布线层中的至少一个布线层的厚度，并且所述第一电路层的图案之间的间距小于所述多个布线层中的所述至少一个布线层的图案之间的间距。
9.根据权利要求1所述的电子组件嵌入式基板，其中，所述腔设置有阻挡层，所述阻挡层设置在所述腔的底表面上，并且
所述第一电子组件通过粘合构件附接到所述阻挡层。
10.根据权利要求9所述的电子组件嵌入式基板，其中，所述第一电子组件设置有多个第一连接垫，所述多个第一连接垫设置在所述第一电子组件的上表面上，并且
所述第一电路层的至少一部分通过穿透所述第一绝缘材料的至少一部分的第一连接过孔连接到所述多个第一连接垫中的至少一个第一连接垫。
11.根据权利要求1所述的电子组件嵌入式基板，其中，所述布线结构还包括：第一钝化层，设置在所述多个绝缘层中的最上面的绝缘层上；以及第二钝化层，设置在所述多个绝缘层中的最下面的绝缘层上。
12.根据权利要求11所述的电子组件嵌入式基板，其中，所述第一钝化层具有第一开口，所述第一开口使所述多个布线层中的最上面的布线层的至少一部分暴露，
其中，所述第一开口在平面上位于所述贯通部中，
所述第一绝缘材料设置在所述第一开口的至少一部分中，并且
所述第一电路层的至少一部分通过穿透所述第一开口中的所述第一绝缘材料的至少一部分的第二连接过孔连接到所述最上面的布线层的所述至少一部分。
13.根据权利要求11所述的电子组件嵌入式基板，所述电子组件嵌入式基板还包括第二电子组件，所述第二电子组件设置在所述第一钝化层上并且设置为在平面上与所述第一电子组件至少部分地叠置，
其中，所述第一电路层设置在所述第一电子组件和所述第二电子组件之间。
14.根据权利要求13所述的电子组件嵌入式基板，其中，所述第一电子组件的上表面设置有多个第一连接垫，
所述第二电子组件的下表面设置有多个第二连接垫，
所述第一钝化层具有第二开口，所述第二开口使所述多个布线层中的最上面的布线层的至少另一部分暴露，
所述第二开口在平面上位于所述贯通部的外侧，
所述多个第二连接垫中的至少一个第二连接垫通过第一连接构件和所述第一电路层连接到所述多个第一连接垫中的至少一个第一连接垫，
所述多个第二连接垫中的至少另一个第二连接垫通过第二连接构件连接到通过所述第二开口暴露的所述最上面的布线层的所述至少另一部分。
15.一种电子组件嵌入式基板，包括：
布线结构，包括绝缘层和设置在所述绝缘层上和/或设置在所述绝缘层中的布线层，并且具有腔，所述腔具有底表面；
电子组件，具有一个表面和与所述一个表面相对的另一表面，并且以使所述另一表面面向所述腔的所述底表面的方式设置，所述一个表面上设置有连接垫；
坝结构，设置在所述布线结构上方并且具有贯通部，在平面上，所述贯通部的面积大于所述腔的面积；以及
电路结构，设置在所述贯通部中并且包括绝缘材料和电路层，所述电子组件嵌入所述绝缘材料中，所述电路层设置在所述绝缘材料上，
其中，所述布线层的至少一部分和所述连接垫的至少一部分通过所述电路层的至少一部分彼此连接。
16.根据权利要求15所述的电子组件嵌入式基板，其中，所述布线层的所述至少一部分和所述连接垫的所述至少一部分通过穿透所述绝缘材料的至少一部分的连接过孔分别连接到所述电路层的所述至少一部分。
17.根据权利要求15所述的电子组件嵌入式基板，其中，所述电路结构也设置在所述腔上方。
18.一种电子组件嵌入式基板，包括：
布线结构，包括多个绝缘层和多个布线层；
第一电子组件，附接到所述布线结构；
坝结构，设置在所述布线结构上方并且具有贯通部；
绝缘材料，设置在所述贯通部中，并且覆盖所述布线结构和所述第一电子组件中的每个的至少一部分；以及
电路层，设置在所述绝缘材料上。
19.根据权利要求18所述的电子组件嵌入式基板，其中，所述坝结构从所述布线结构凸出，并且
在由所述坝结构围绕的内部空间和所述坝结构外侧的外部空间中，所述绝缘材料仅设置在所述内部空间中。
20.根据权利要求18所述的电子组件嵌入式基板，其中，所述坝结构从所述布线结构凸出，并且
在由所述坝结构围绕的内部空间和所述坝结构外侧的外部空间中，所述电路层仅设置在所述内部空间中。
21.根据权利要求18至20中的任一项所述的电子组件嵌入式基板，其中，所述坝结构包括第一坝部和第二坝部，所述第一坝部具有第一贯通部，所述第二坝部设置在所述第一坝部上并且具有连通到所述第一贯通部的第二贯通部。
22.根据权利要求18至20中的任一项所述的电子组件嵌入式基板，其中，所述电路层的厚度小于所述多个布线层中的至少一个布线层的厚度，并且所述电路层的图案之间的间距小于所述多个布线层中的所述至少一个布线层的图案之间的间距。
23.根据权利要求18所述的电子组件嵌入式基板，其中，所述第一电子组件设置有多个第一连接垫，所述多个第一连接垫设置在所述第一电子组件的上表面上，
所述电路层的一部分通过穿透所述绝缘材料的至少一部分的第一连接过孔连接到所述多个第一连接垫中的至少一个第一连接垫，并且
所述电路层的另一部分通过穿透所述绝缘材料的至少另一部分的第二连接过孔连接到所述多个布线层中的最上面的布线层的至少一部分。
24.根据权利要求18所述的电子组件嵌入式基板，所述电子组件嵌入式基板还包括设置在所述电路层上的第二电子组件，
其中，所述第一电子组件的上表面设置有多个第一连接垫，
所述第二电子组件的下表面设置有多个第二连接垫，并且
所述多个第一连接垫中的至少一个第一连接垫通过设置在所述第一电子组件与所述第二电子组件之间的所述电路层的至少一部分连接到所述多个第二连接垫中的至少一个第二连接垫。
25.一种电子组件嵌入式基板，包括：
布线结构，包括多个绝缘层和多个布线层，并且具有穿透所述多个绝缘层的至少一部分的腔；
第一电子组件，设置在所述腔中；
坝结构，设置在所述布线结构上方并且具有贯通部；
第一绝缘材料，设置在所述腔和所述贯通部中的每个的至少一部分中，并且覆盖所述布线结构和所述第一电子组件中的每个的至少一部分；以及
第一电路层，在所述坝结构内设置在所述第一绝缘材料上并且使所述第一电子组件电连接到所述多个布线层中的最上面的布线层。
CN202110695840.4A 2020-09-16 2021-06-23 电子组件嵌入式基板 Pending CN114269060A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0118805 2020-09-16
KR1020200118805A KR20220036507A (ko) 2020-09-16 2020-09-16 전자부품 내장기판

Publications (1)

Publication Number Publication Date
CN114269060A true CN114269060A (zh) 2022-04-01

Family

ID=80628056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110695840.4A Pending CN114269060A (zh) 2020-09-16 2021-06-23 电子组件嵌入式基板

Country Status (3)

Country Link
US (1) US11439020B2 (zh)
KR (1) KR20220036507A (zh)
CN (1) CN114269060A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140013612A (ko) 2012-07-25 2014-02-05 서호이노베이션(주) 칩 온 메탈 타입 인쇄회로기판 제조방법
US8994176B2 (en) * 2012-12-13 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
JP2016149411A (ja) * 2015-02-10 2016-08-18 イビデン株式会社 半導体素子内蔵配線板及びその製造方法
JP2017162849A (ja) * 2016-03-07 2017-09-14 イビデン株式会社 配線基板及びその製造方法
WO2018125166A1 (en) * 2016-12-29 2018-07-05 Intel Corporation Package with underfill containment barrier

Also Published As

Publication number Publication date
US11439020B2 (en) 2022-09-06
KR20220036507A (ko) 2022-03-23
US20220087025A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
CN110891368B (zh) 具有嵌入式互连结构的基板
CN109755191B (zh) 扇出型半导体封装件
CN110137149B (zh) 扇出型半导体封装件
CN109727965B (zh) 扇出型半导体封装模块及其制造方法
US10665549B2 (en) Fan-out semiconductor package
CN111786074B (zh) 天线模块
CN111725148B (zh) 半导体封装件
CN111048484B (zh) 半导体封装件
CN110993586B (zh) 半导体封装件
CN110867418B (zh) 扇出型半导体封装件
CN111276464B (zh) 半导体封装件
CN109755189B (zh) 扇出型半导体封装件
CN110729547A (zh) 天线模块
CN110197816B (zh) 扇出型半导体封装件
CN111341733B (zh) 扇出型半导体封装件
CN110556364A (zh) 半导体封装件
CN111146095A (zh) 半导体封装件及板组件
CN111755426B (zh) 半导体封装件
CN110783295A (zh) 半导体封装件安装板
CN111326485B (zh) 半导体封装件和连接结构
CN111223832B (zh) 扇出型半导体封装件
CN115209608A (zh) 印刷电路板和包括该印刷电路板的电子组件封装件
CN111244079A (zh) 封装件模块
TWI685934B (zh) 扇出型半導體封裝
CN111584476A (zh) 半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination