JP2017162849A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2017162849A
JP2017162849A JP2016043015A JP2016043015A JP2017162849A JP 2017162849 A JP2017162849 A JP 2017162849A JP 2016043015 A JP2016043015 A JP 2016043015A JP 2016043015 A JP2016043015 A JP 2016043015A JP 2017162849 A JP2017162849 A JP 2017162849A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
wiring board
conductive layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016043015A
Other languages
English (en)
Inventor
一 坂本
Hajime Sakamoto
一 坂本
清水　敬介
Keisuke Shimizu
敬介 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2016043015A priority Critical patent/JP2017162849A/ja
Priority to US15/451,520 priority patent/US10090238B2/en
Publication of JP2017162849A publication Critical patent/JP2017162849A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material

Abstract

【課題】強度を向上することができる配線基板の提供を目的とする。
【解決手段】本発明の配線基板１０は、複数の絶縁樹脂層１１，１４，１６のうち積層方向の一端に配置された第１絶縁樹脂層１１と、第１絶縁樹脂層１１に貫通した状態に形成され、半導体素子３０を収容するキャビティ２０と、複数の絶縁樹脂層１１，１４，１６のうち第１絶縁樹脂層１１と反対側の端部に配置され、上面に複数のパッド２６を有する第４導電層１７が積層され、繊維状又は布状の補強材１９を含む第３絶縁層１６と、を備え、複数の絶縁樹脂層１１，１４，１６のうち第３絶縁層１６を除く残りを占める絶縁樹脂層１１，１４の全てが、繊維状又は布状の補強材１９を含まない。
【選択図】図１

Description

本発明は、複数の導電層と複数の絶縁層とを積層してなる配線基板及びその製造方法に関する。
この種の配線基板として、半導体素子が内蔵されているものが知られている（例えば、特許文献１参照）。
特開２００６−０５９９９２（段落［００２１］、図１１）
上述した配線基板においては、強度の向上が求められている。
本発明に係る配線基板は、導電路を含んでなる複数の導電層と複数の絶縁層とを積層してなり、前記絶縁層により導電層同士の間が絶縁されている配線基板において、前記複数の絶縁層のうち積層方向の一端に配置される第１絶縁層と、前記第１絶縁層を貫通する収容部と、前記収容部に収容される半導体素子と、前記複数の導電層のうち前記積層方向の一端と反対側の端部に配置され、複数のパッドを有する最外導電層と、前記複数の絶縁層のうち前記第１絶縁層と反対側の端部に配置され、前記積層方向の一端と反対側の面に前記最外導電層が積層され、繊維状又は布状の補強材を含む最外絶縁層と、を備え、前記複数の絶縁層のうち前記最外絶縁層を除く残りを占める絶縁層の全てが、前記繊維状又は布状の補強材を含まない。
本発明の第１実施形態に係る配線基板の側断面図 配線基板の製造工程を示す側断面図 配線基板の製造工程を示す側断面図 配線基板の製造工程を示す側断面図 配線基板の製造工程を示す側断面図 配線基板の製造工程を示す側断面図 配線基板の製造工程を示す側断面図 配線基板の製造工程を示す側断面図 配線基板の製造工程を示す側断面図 配線基板の製造工程を示す側断面図 配線基板の製造工程を示す側断面図 配線基板の製造工程を示す側断面図 配線基板の製造工程を示す側断面図 配線基板の製造工程を示す側断面図 配線基板の使用状態を示す側断面図 配線基板の拡大側断面図 変形例に係る配線基板の側断面図 変形例に係る配線基板の側断面図
［第１実施形態］
以下、本発明の第１実施形態を図１〜図１６に基づいて説明する。図１に示すように、本実施形態の配線基板１０は、絶縁樹脂層１１，１４，１６（本発明の「絶縁層」に相当する）と導電路を含む導電層１２，１３，１５，１７とが複数ずつ交互に積層されてなるビルドアップ層２４を有している。
ビルドアップ層２４の複数の絶縁樹脂層１１，１４，１６のうち積層方向の一端には、本発明の第１絶縁樹脂層１１が配置されている。第１絶縁樹脂層１１のうち積層方向の一端と反対側の面である主面１１Ａには、第２導電層１３が積層されている。一方、第１絶縁樹脂層１１のうち主面１１Ａと反対側の副面１１Ｂ側には第１導電層１２が配されている。この第１導電層１２は、第１絶縁樹脂層１１の副面１１Ｂ側に埋め込まれかつ副面１１Ｂに一部が露出している。また、第１導電層１２における第１絶縁樹脂層１１の副面１１Ｂ側の面は、第１絶縁樹脂層１１の副面１１Ｂよりも内側に位置している。なお、本実施形態においては、第１絶縁樹脂層１１の副面１１Ｂから主面１１Ａに向かう方を「上方」とする。また、第１絶縁樹脂層１１は、後述する第２及び第３の絶縁樹脂層１４，１６よりも厚くなっている。
また、第１絶縁樹脂層１１には、ビアホール１１Ｈとキャビティ２０（本発明の「収容部」に相当する）とが形成されている。ビアホール１１Ｈは、主面１１Ａ側から副面１１Ｂ側に向かって徐々に縮径したテーパー状になっている。ビアホール１１Ｈ内にめっきが充填されてビア導体１１Ｄが形成されている。そして、この第１絶縁樹脂層１１のビア導体１１Ｄによって、第１導電層１２と第２導電層１３との間が接続されている。
キャビティ２０は、主面１１Ａ側から副面１１Ｂ側に向かって徐々に縮径した四角錐台状の空間を有する形状をなし、第１絶縁樹脂層１１を貫通している。また、第１導電層１２のうちキャビティ２０の下方部分はプレーン部１８になっていて、プレーン部１８の上面がキャビティ２０内に底面として露出している。
キャビティ２０には、半導体素子３０が収容されている。半導体素子３０は、第１絶縁樹脂層１１の主面１１Ａ側に、端子３０Ａ，３０Ａを有するアクティブ面３０Ｃを備える一方、第１絶縁樹脂層１１の副面１１Ｂ側に、端子を有しない非アクティブ面３０Ｄを備えていて、非アクティブ面３０Ｄがプレーン部１８に接着剤３１によって接合されている。また、半導体素子３０はキャビティ２０から僅かに突出し、端子３０Ａ，３０Ａの上面が第２導電層１３の上面と略面一になっている。
第１絶縁樹脂層１１の主面１１Ａ上には、第２導電層１３を覆う第２絶縁樹脂層１４が積層されている。第２絶縁樹脂層１４の一部は、半導体素子３０とキャビティ２０の内側面との間に入り込み、半導体素子３０を覆っている。また、第２絶縁樹脂層１４の上面には第３導電層１５が形成されている。
第２絶縁樹脂層１４上には、複数の絶縁樹脂層１１，１４，１６のうち第１絶縁樹脂層１１と反対側の端部に配されている本発明の「最外絶縁層」に相当する第３絶縁樹脂層１６が積層されている。第３絶縁樹脂層１６上には、第４導電層１７（本発明の「最外導電層」に相当する）が形成され、第４導電層１７上には、ソルダーレジスト層２５が積層されている。ソルダーレジスト層２５には、複数のパッド用孔が形成され、第４導電層１７のうちパッド用孔から露出した部分がパッド２６になっている。なお、パッド２６には、ニッケル層、パラジウム層、金層からなる金属膜２７が形成されている。
また、第２及び第３の絶縁層１４，１６にも、複数のビアホール１４Ｈ，１６Ｈが形成され、それらビアホール１４Ｈ，１６Ｈ内にめっきが充填されて複数のビア導体１４Ｄ，１６Ｄが形成されている。そして、第２絶縁樹脂層１４のビア導体１４Ｄによって、第２導電層１３と第３導電層１５との間及び半導体素子３０の端子３０Ａ，３０Ａと第３導電層１５との間が接続され、第３絶縁樹脂層１６のビア導体１６Ｄによって、第３導電層１５と第４導電層１７との間が接続されている。
さて、絶縁樹脂層１１，１４，１６はいずれもＢステージの樹脂シート（例えば、プリプレグ、ビルドアップ基板用の絶縁性フィルムなど）から形成されている。ここで、本実施形態の配線基板１０では、複数の絶縁樹脂層１１，１４，１６のうち、第３絶縁樹脂層１６は、例えばガラスクロス等からなる繊維状又は布状の補強材１９（図１６参照）を含んでいるのに対し、第１及び第２の絶縁樹脂層１１，１４は、繊維状又は布状の補強材を含んでいない。以降、繊維状又は布状の補強材を単に「補強材」という。
次に、本実施形態の配線基板１０の製造方法について説明する。
（１）図２（Ａ）に示すように、支持基板５０の表側の面であるＦ面５０Ｆと裏側の面であるＢ面５０Ｂとに、銅製のキャリア３４，３４（本発明の「支持部材」に設けられている「金属膜」に相当する）が積層されている支持部材５１が用意される。支持基板５０は、樹脂層５０Ａの表裏の両面に銅箔５０Ｂが積層されてなり、支持基板５０の銅箔５０Ｂとキャリア３４とは外周部同士が接着されている。
なお、支持基板５０のＦ面５０Ｆ側のキャリア３４上とＢ面５０Ｂ側のキャリア３４上とには同じ処理が施されるため、以降、Ｆ面５０Ｆ側のキャリア３４上を例にして説明する。
（２）図２（Ｂ）に示すように、支持部材５１のキャリア３４上に所定パターンのめっきレジスト３５が形成される。
（３）図２（Ｃ）に示すように、Ｎｉ電解めっき処理が行われてキャリア３４上のうちめっきレジスト３５から露出している部分にＮｉめっき層３６が形成され、さらに、Ｃｕ電解めっき処理が行われてＮｉめっき層３６上に銅めっき層３７が形成される。
（４）めっきレジスト３５が剥離され、図３（Ａ）に示すように、残された銅めっき層３７より、導電路とプレーン部１８とを含む第１導電層１２が形成される。
（５）図３（Ｂ）に示すように、第１導電層１２上に第１絶縁樹脂層１１としての補強材なしの樹脂シートが積層されて、加熱プレスされる。
（６）図４（Ａ）に示すように、第１絶縁樹脂層１１にＣＯ２レーザが照射されて、ビアホール１１Ｈが形成される。ビアホール１１Ｈは、第１導電層１２における導電路上に配置される。
（７）無電解めっき処理が行われ、第１絶縁樹脂層１１上と、ビアホール１１Ｈ内とに無電解めっき膜（図示せず）が形成される。
（８）図４（Ｂ）に示すように、無電解めっき膜上に、所定パターンのめっきレジスト４０が形成される。
（９）電解めっき処理が行われ、図５（Ａ）に示すように、めっきがビアホール１１Ｈ内に充填されてビア導体１１Ｄが形成され、さらには、第１絶縁樹脂層１１上の無電解めっき膜（図示せず）のうちめっきレジスト４０から露出している部分に電解めっき膜４１が形成される。
（１０）めっきレジスト４０が剥離されると共に、めっきレジスト４０の下方の無電解めっき膜（図示せず）が除去され、図５（Ｂ）に示すように、残された電解めっき膜４１及び無電解めっき膜により、第１絶縁樹脂層１１上に第２導電層１３が形成される。そして、第１導電層１２と第２導電層１３とがビア導体１１Ｄによって接続される。
（１１）図６（Ａ）に示すように、第１絶縁樹脂層１１のうちプレーン部１８上に、ＣＯ２レーザによってキャビティ２０が形成される。
（１２）図６（Ｂ）に示すように、キャビティ２０内に接着剤３１が注入され、その後、半導体素子３０がマウンター（図示せず）によってキャビティ２０に収められる。このとき、半導体素子３０は、端子３０Ａ，３０Ａが上方を向くように配される。
（１３）図７（Ａ）に示すように、第１絶縁樹脂層１１上に、第２導電層１３の上から第２絶縁樹脂層１４としての補強材なしの樹脂シートが積層されて加熱プレスされる。その際、第２導電層１３同士の間が樹脂シートにて埋められると共に、樹脂シートから染み出た熱硬化性樹脂がキャビティ２０の内面と半導体素子３０との隙間に充填される。
（１４）図７（Ｂ）に示すように、第２絶縁樹脂層１４の第２導電層１３上にＣＯ２レーザが照射されて、複数のビアホール１４Ｈが形成される。
（１５）図８（Ａ）に示すように、第２絶縁樹脂層１４における半導体素子３０の端子３０Ａ上にＵＶレーザが照射されて、第２導電層１３上のビアホール１４Ｈよりも径が小さいビアホール１４Ｈが形成される。
（１６）無電解めっき処理が行われ、第２絶縁樹脂層１４上と、ビアホール１４Ｈ内とに無電解めっき膜（図示せず）が形成される。
（１７）図８（Ｂ）に示すように、第２絶縁樹脂層１４上の無電解めっき膜上に、所定パターンのめっきレジスト４２が形成される。
（１８）電解めっき処理が行われ、図９（Ａ）に示すように、めっきがビアホール１４Ｈ内に充填されてビア導体１４Ｄが形成され、さらには、第２絶縁樹脂層１４上の無電解めっき膜（図示せず）のうちめっきレジスト４２から露出している部分に電解めっき膜４３が形成される。
（１９）めっきレジスト４２が剥離されると共に、めっきレジスト４２の下方の無電解めっき膜（図示せず）が除去され、図９（Ｂ）に示すように、残された電解めっき膜４３、及び無電解めっき膜により、第２絶縁樹脂層１４上に第３導電層１５が形成される。そして、第３導電層１５の一部と第２導電層１３とがビア導体１４Ｄによって接続されると共に、第３導電層１５の他の一部と半導体素子３０とがビア導体１４Ｄによって接続された状態になる。
（２０）第２絶縁樹脂層１４上に、第３導電層１５の上から第３絶縁樹脂層１６としての補強材１９（図１６参照）入りの樹脂シートが積層されて加熱プレスされた後、上記した（１４）〜（１９）と同様の処理が施されることにより、図１０に示すように、第３導電層１５上に補強材１９入りの第３絶縁樹脂層１６と第４導電層１７とが形成されて、第４導電層１７と第３導電層１５とがビア導体１６Ｄによって接続された状態になる。
（２１）図１１に示すように、第４導電層１７上にソルダーレジスト層２５が積層される。
（２２）図１２に示すように、ソルダーレジスト層２５の所定箇所にテーパー状のパッド用孔が形成され、第４導電層１７のうちパッド用孔から露出した部分がパッド２６になる。
（２３）パッド２６上に、ニッケル層、パラジウム層、金層の順に積層されて図１３に示した金属膜２７が形成される。なお、金属膜２７の代わりに、ＯＳＰ（プリフラックス）による表面処理をおこなっても良い。
（２４）図１４に示すように、支持基板５０から剥離される。
（２５）キャリア３４とＮｉめっき層３６とがそれぞれエッチングにより除去される。以上で図１に示される配線基板１０が完成する。
本実施形態の配線基板１０の構造及び製造方法に関する説明は以上である。次に配線基板１０の使用例と作用効果とを説明する。本実施形態の配線基板１０は、例えば、図１５に示すように、第４導電層１７側がマザーボード９０に接続される一方、第１導電層１２側にＣＰＵ等の電子部品９５が搭載されて使用される。具体的には、パッド２６上に半田バンプ２８が形成され、その半田バンプ２８をマザーボード９０に向けた状態でマザーボード９０上に載置され、かつ、第１導電層１２における導電路の一部の下面上にも半田バンプ２８が形成され、その半田バンプ２８上に電子部品９５が実装されている。
ところで、本実施形態の配線基板１０では、複数の絶縁樹脂層１１，１４，１６の中に補強材１９入りの樹脂シートにより構成されているもの（第３絶縁樹脂層１６）が含まれているため、全ての絶縁樹脂層が補強材１９なしの樹脂シートにより構成されているものと比べて、強度を向上することができる。
ここで、全ての絶縁樹脂層を補強材１９入りの樹脂シートにより構成することも考えられるが、一般的に、補強材１９入りの樹脂シートでは、補強材１９なしの樹脂シートよりも、ビア導体のビア径を小さくしにくいし、配線パターンを密（ファイン）にしにくいと考えられる。これに伴い、全ての絶縁樹脂層を補強材１９入りの樹脂シートにより構成すると、配線板の厚みが大きくなってしまうという問題も発生し得る。
これに対して、本実施形態の配線基板１０では、複数の絶縁樹脂層１１，１４，１６のうち第３絶縁樹脂層１６のみに補強材１９を含有させているため、強度を向上しつつ、ビア導体のビア径が大きくなることや配線パターンが疎になることを、最小限に抑えることができる。
しかも、補強材１９入りの絶縁樹脂層として、マザーボード９０側に配される第３絶縁樹脂層１６を選択したので、比較的密であることが望まれる電子部品９５側の配線パターンをマザーボード９０側の配線パターンよりも密にしやすくなる。
また、本実施形態の配線基板１０では、第１導電層１２が第１絶縁樹脂層１１に埋め込まれているので、第１導電層１２を第１絶縁樹脂層１１の副面１１Ｂ上に形成するものよりも配線基板１０全体の厚さを小さくすることができる。さらに、第１導電層１２の下面が第１絶縁樹脂層１１の副面１１Ｂよりも内側に位置しているので、第１導電層１２と電子部品９５との不必要な接触を抑えることができる。
［他の実施形態］
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
（１）上記実施形態では、１つのキャビティ２０に半導体素子３０が１つ収容されていたが、１つのキャビティ２０に複数の半導体素子３０が収容されていてもよい。
（２）上記実施形態では、第１絶縁樹脂層１１が第２及び第３の絶縁樹脂層１４，１６よりも厚くなっていたが、第２及び第３の絶縁樹脂層１４，１６が厚くなっていてもよいし、両者の厚さが同じであってもよい。
（３）上記実施形態では、第４導電層１７側がマザーボード９０に接続される一方、第１導電層１２側にＣＰＵ等の電子部品９５が搭載されて使用されていたが、逆であってもよい。
（４）上記実施形態では、キャリア３４上にＮｉめっき層３６が形成された後、第１導電層１２となる銅めっき層３７が形成される構成であったが、キャリア３４上に第１導電層１２となる銅めっき層３７が直接形成される構成であってもよい。
（５）上記実施形態では、絶縁樹脂層の数が３層であったが、２層であってもよいし、４層以上であってもよい。
（６）上記実施形態では、第１導電層１２が第１絶縁樹脂層１１に埋め込まれていたが、第１絶縁樹脂層１１上に積層される構成であってもよい。
（７）上記実施形態では、第１導電層１２に、半導体素子３０が接合されるプレーン部１８が設けられていたが、図１７に示すように、プレーン部１８が設けられず、半導体素子３０の下の接着剤３１が露出する構成であってもよい。
（８）「繊維状又は布状の補強材」はガラスクロスであってもよいし、炭素繊維、ガラス不織布、アラミドクロス又はアラミド不織布等であってもよいし、これらを組み合わせたものであってもよい。
（９）上記実施形態では、第２絶縁樹脂層１４が１層構造であったが、図１８に示すように、第１層１４Ａと第２層１４Ｂとからなる２層構造であってもよい。この場合、キャビティ２０を、第１絶縁樹脂層１１と第２絶縁樹脂層１４のうちの第１層１４Ａとを合わせて貫通して形成し、第２絶縁樹脂層１４のうちの第２層１４Ｂをこのキャビティ２０の中に入り込ませて半導体素子３０を覆う構成とすることで、キャビティ２０が形成された後にプレーン部１８上の樹脂残渣を除去するときなどに、誤って第２導電層１３の一部が除去されることを防ぐことができる。
１０ 配線基板
１１ 第１絶縁樹脂層（第１絶縁層）
１１Ａ 主面
１１Ｂ 副面
１６ 第３絶縁樹脂層（最外絶縁層）
１７ 第４導電層（最外導電層）
１８ プレーン部
１９ 補強材（繊維状又は布状の補強材）
２０ キャビティ（収容部）
３０ 半導体素子
３０Ａ 端子
３０Ｃ アクティブ面
３０Ｄ 非アクティブ面
３４ キャリア（第１金属膜）
３６ Ｎｉめっき層（第２金属膜）
５０ 支持基板
５１ 支持部材

Claims (13)

  1. 導電路を含んでなる複数の導電層と複数の絶縁層とを積層してなり、前記絶縁層により導電層同士の間が絶縁されている配線基板において、
    前記複数の絶縁層のうち積層方向の一端に配置される第１絶縁層と、
    前記第１絶縁層を貫通する収容部と、
    前記収容部に収容される半導体素子と、
    前記複数の導電層のうち前記積層方向の一端と反対側の端部に配置され、複数のパッドを有する最外導電層と、
    前記複数の絶縁層のうち前記第１絶縁層と反対側の端部に配置され、前記積層方向の一端と反対側の面に前記最外導電層が積層され、繊維状又は布状の補強材を含む最外絶縁層と、を備え、
    前記複数の絶縁層のうち前記最外絶縁層を除く残りを占める絶縁層の全てが、前記繊維状又は布状の補強材を含まない。
  2. 請求項１に記載の配線基板であって、
    前記第１絶縁層のうち前記積層方向の一端側の面である副面側に形成されている第１導電層と、
    前記第１絶縁層のうち前記積層方向の一端と反対側の面である主面に積層されている第２導電層と、
    前記第１絶縁層に積層されて前記第２導電層と前記半導体素子とを覆うと共に前記収容部内の前記半導体素子との隙間を充填し、かつ、前記繊維状又は布状の補強材を含まない第２絶縁層と、を備える。
  3. 請求項２に記載の配線基板であって、
    前記第１導電層は、前記第１絶縁層の前記副面側に埋め込まれかつ前記副面に一部が露出している。
  4. 請求項３に記載の配線基板であって、
    前記第１導電層における前記第１絶縁層の前記副面側の面は、前記第１絶縁層の前記副面よりも内側に位置している。
  5. 請求項２乃至４の何れか１の請求項に記載の配線基板であって、
    前記半導体素子は、前記第１絶縁層の前記主面側に、端子を有するアクティブ面を備える一方、前記第１絶縁層の前記副面側に、端子を有しない非アクティブ面を備え、
    前記第１導電層は、前記収容部に一部が露出して前記半導体素子の前記非アクティブ面が接合されるプレーン部を備える。
  6. 請求項１乃至５の何れか１の請求項に記載の配線基板であって、
    前記繊維状又は布状の補強材は、ガラスクロス、炭素繊維、ガラス不織布、アラミドクロス、及びアラミド不織布のうちの少なくとも１種類からなる。
  7. 導電路を含んでなる複数の導電層と複数の絶縁層とを積層してなり、前記絶縁層により導電層同士の間が絶縁されている配線基板の製造方法であって、
    支持部材を準備することと、
    主面と、前記主面と反対側の面である副面とを有し、繊維状又は布状の補強材を含まない第１絶縁層を、前記副面が前記支持部材に向くように、前記支持部材上に積層することと、
    前記第１絶縁層を貫通する収容部を形成することと、
    前記収容部に半導体素子を収容すること、
    前記第１絶縁層を、前記複数の絶縁層のうち積層方向の一端に配することと、
    前記複数の導電層のうち前記積層方向の一端と反対側の端部に、複数のパッドを有する最外導電層を配することと、
    前記複数の絶縁層のうち前記第１絶縁層と反対側の端部に、前記積層方向の一端と反対側の面である主面に前記最外導電層が積層され、かつ、繊維状又は布状の補強材を含む最外絶縁層を配することと、
    前記支持部材を剥離することと、を行うと共に、
    前記収容部の形成及び前記半導体素子の収容を、前記支持部材を剥離する前に行う。
  8. 請求項７に記載の配線基板の製造方法であって、
    前記第１絶縁層の前記主面に第２導電層を形成することと、
    前記第１絶縁層に前記繊維状又は布状の補強材を含まない第２絶縁層を積層し、その第２絶縁層により前記第２導電層と前記半導体素子とを覆うと共に前記収容部内の前記半導体素子との隙間を充填することと、を行う。
  9. 請求項７又は８に記載の配線基板の製造方法であって、
    前記第１絶縁層の積層に先立って、さらに、前記支持部材上に第１導電層を形成することを含み、
    前記第１絶縁層の積層を、前記第１導電層を前記第１絶縁層の前記副面側に埋め込むように行う。
  10. 請求項９に記載の配線基板の製造方法であって、
    さらに、前記支持部材として、支持基板の上面に第１金属膜を有するものを使用することと、
    前記第１金属膜付きの前記第１絶縁層を前記支持基板から剥離した後、前記第１金属膜をエッチングにより除去することと、を含む。
  11. 請求項１０に記載の配線基板の製造方法であって、
    さらに、前記第１導電層を形成する前に、前記第１金属膜上のうち前記第１導電層が形成される箇所に、前記第１金属膜及び前記第１導電層と異種の材料からなる第２金属膜を形成することと、
    前記第１金属膜をエッチングにより除去した後に、前記第２金属膜を選択性エッチングにより除去することと、を含む。
  12. 請求項９乃至１１の何れか１の請求項に記載の配線基板の製造方法であって、
    前記半導体素子を収容するときに、前記第１絶縁層の前記主面側に端子を有するアクティブ面を配し、かつ、前記第１絶縁層の前記副面側に端子を有しない非アクティブ面を配することと、
    前記支持部材上に、前記第１導電層の一部として、前記収容部に露出して前記半導体素子の前記非アクティブ面が接合されるプレーン部を積層することと、を行う。
  13. 請求項７乃至１２の何れか１の請求項に記載の配線基板の製造方法であって、
    前記繊維状又は布状の補強材を、ガラスクロス、炭素繊維、ガラス不織布、アラミドクロス、及びアラミド不織布のうちの少なくとも１種類から構成する。
JP2016043015A 2016-03-07 2016-03-07 配線基板及びその製造方法 Pending JP2017162849A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016043015A JP2017162849A (ja) 2016-03-07 2016-03-07 配線基板及びその製造方法
US15/451,520 US10090238B2 (en) 2016-03-07 2017-03-07 Wiring substrate and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016043015A JP2017162849A (ja) 2016-03-07 2016-03-07 配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2017162849A true JP2017162849A (ja) 2017-09-14

Family

ID=59723719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016043015A Pending JP2017162849A (ja) 2016-03-07 2016-03-07 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US10090238B2 (ja)
JP (1) JP2017162849A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020057733A (ja) * 2018-10-04 2020-04-09 新光電気工業株式会社 電子部品内蔵基板、電子部品内蔵基板の製造方法
JP2020161781A (ja) * 2019-03-28 2020-10-01 Tdk株式会社 電子部品内蔵構造体
US11244905B2 (en) 2019-12-11 2022-02-08 Samsung Electro-Mechanics Co., Ltd. Substrate with electronic component embedded therein

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018049938A (ja) * 2016-09-21 2018-03-29 株式会社東芝 半導体装置
US11393762B2 (en) * 2017-03-30 2022-07-19 Intel Corporation Formation of tall metal pillars using multiple photoresist layers
KR102029100B1 (ko) * 2018-02-09 2019-11-08 삼성전자주식회사 팬-아웃 반도체 패키지
US10804188B2 (en) * 2018-09-07 2020-10-13 Intel Corporation Electronic device including a lateral trace
US11069622B2 (en) * 2019-03-22 2021-07-20 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Interposer-type component carrier and method of manufacturing the same
US11574862B2 (en) * 2019-04-23 2023-02-07 Intel Corporation Optimal signal routing performance through dielectric material configuration designs in package substrate
KR20220036507A (ko) * 2020-09-16 2022-03-23 삼성전기주식회사 전자부품 내장기판

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006059992A (ja) 2004-08-19 2006-03-02 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP5977051B2 (ja) * 2012-03-21 2016-08-24 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP6375121B2 (ja) * 2014-02-27 2018-08-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020057733A (ja) * 2018-10-04 2020-04-09 新光電気工業株式会社 電子部品内蔵基板、電子部品内蔵基板の製造方法
JP7199898B2 (ja) 2018-10-04 2023-01-06 新光電気工業株式会社 電子部品内蔵基板、電子部品内蔵基板の製造方法
JP2020161781A (ja) * 2019-03-28 2020-10-01 Tdk株式会社 電子部品内蔵構造体
US11244905B2 (en) 2019-12-11 2022-02-08 Samsung Electro-Mechanics Co., Ltd. Substrate with electronic component embedded therein

Also Published As

Publication number Publication date
US10090238B2 (en) 2018-10-02
US20170256478A1 (en) 2017-09-07

Similar Documents

Publication Publication Date Title
JP2017162849A (ja) 配線基板及びその製造方法
JP6381750B2 (ja) 配線基板、半導体装置
US9232656B2 (en) Wiring board and method for manufacturing the same
KR101290471B1 (ko) 다층 배선 기판 및 그 제조방법
JP2014236188A (ja) 配線板及びその製造方法
JP2016207940A (ja) 電子部品内蔵配線板及びその製造方法
JPWO2007032213A1 (ja) プリント配線基板および半導体パッケージ
US10186486B2 (en) Wiring board
JP2016039214A (ja) 電子部品内蔵用キャビティ付き配線板及びその製造方法
JP2016058472A (ja) 電子部品内蔵配線板及びその製造方法
KR101579019B1 (ko) 다층배선기판
JP2015159153A (ja) 電子部品内蔵多層配線板
JP2014049578A (ja) 配線板、及び、配線板の製造方法
JP6084283B2 (ja) 部品内蔵基板及びその製造方法
JP2014063932A (ja) 配線基板及びその製造方法
KR102268388B1 (ko) 인쇄회로기판 및 그 제조방법
JP5367306B2 (ja) セラミック部品の製造方法
KR101766476B1 (ko) 캐비티 인쇄회로기판 제조 방법
KR20110098677A (ko) 다층 배선 기판 및 그 제조방법
JP2020184596A (ja) 電子部品内蔵配線板及びその製造方法
JP2017162848A (ja) 配線基板及びその製造方法
JP2022079292A (ja) 配線基板及び半導体装置
JP5621311B2 (ja) 回路基板の製造方法
JP2017045846A (ja) 回路基板及び回路基板の製造方法
JP5997197B2 (ja) 配線基板