JP2020057733A - 電子部品内蔵基板、電子部品内蔵基板の製造方法 - Google Patents

電子部品内蔵基板、電子部品内蔵基板の製造方法 Download PDF

Info

Publication number
JP2020057733A
JP2020057733A JP2018189082A JP2018189082A JP2020057733A JP 2020057733 A JP2020057733 A JP 2020057733A JP 2018189082 A JP2018189082 A JP 2018189082A JP 2018189082 A JP2018189082 A JP 2018189082A JP 2020057733 A JP2020057733 A JP 2020057733A
Authority
JP
Japan
Prior art keywords
electronic component
insulating layer
housing portion
wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018189082A
Other languages
English (en)
Other versions
JP7199898B2 (ja
Inventor
能久 神部
Yoshihisa Kambe
能久 神部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2018189082A priority Critical patent/JP7199898B2/ja
Priority to US16/589,861 priority patent/US11075153B2/en
Publication of JP2020057733A publication Critical patent/JP2020057733A/ja
Application granted granted Critical
Publication of JP7199898B2 publication Critical patent/JP7199898B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】電子部品の位置ずれを抑制すること。【解決手段】電子部品内蔵基板１は、上面に第１収容部７１を有する搭載部６０と、第１収容部７１及び第１収容部７１の周囲の平坦な搭載部上面６０ｂを露出する開口部４３Ｘ，４４Ｘからなる第２収容部７２を有する絶縁層４３．４４とを有している。第１収容部７１と第２収容部７２は、電子部品８０を収容する収容部７０を構成する。電子部品８０は、上面８１ａに接続用パッド８２を有し、接着剤８５により第１収容部７１の底面７１ａに接着される。更に、電子部品内蔵基板１は、電子部品８０及び接続用パッド８２と絶縁層４４とを覆う絶縁層４５と、絶縁層４５の上面の配線層５４とを有している。配線層５４は、絶縁層４５を貫通するビア配線５４Ｖａと、ビア配線５４Ｖａを介して電子部品８０の接続用パッド８２に接続される配線パターン５４Ｐａとを有している。【選択図】図２

Description

電子部品内蔵基板、電子部品内蔵基板の製造方法に関する。
従来、半導体チップなどの電子部品を内蔵した配線基板が知られている（例えば、特許文献１参照）。配線基板は、絶縁層にキャビティが形成され、電子部品は、キャビティに搭載される。そして、電子部品の端子は、電子部品を埋め込んだ絶縁層を貫通するビア配線を介して絶縁層の上面の配線層と接続される。
特開２０１６−１２２７２８号公報
ところで、キャビティに搭載された電子部品に位置ずれが生じると、その電子部品の端子とビア配線との間の接続信頼性が低下する虞がある。このため、電子部品の位置ずれを抑制することが求められる。
本発明の一観点によれば、上面に第１収容部を有し金属からなる搭載部と、前記第１収容部及び前記第１収容部の周囲の平坦な搭載部上面を露出する開口部からなる第２収容部を有する第１の絶縁層と、上面に接続用パッドを有し、前記第１収容部に搭載された電子部品と、前記第１の絶縁層と前記電子部品及び前記接続用パッドを覆う第２の絶縁層と、前記第２の絶縁層の上面に形成され、前記第２の絶縁層を厚さ方向に貫通するビア配線と、前記ビア配線により前記電子部品の前記接続用パッドに接続された配線パターンとを有する配線層と、を有する。
本発明の別の一観点によれば、金属からなり上面が平坦な搭載部を形成する工程と、前記搭載部の上面を覆う第１の絶縁層を形成する工程と、前記第１の絶縁層の上面にレーザ光を照射し、前記搭載部の上面の一部を露出する開口部からなる第２収容部を前記第１の絶縁層に形成する工程と、前記第１の絶縁層の開口部から露出する前記搭載部の上面にレーザ光を照射し、前記搭載部の上面に前記第２収容部より小さな第１収容部を前記第１収容部の周囲に搭載部上面を残して形成する工程と、前記第１収容部に、上面に接続用パッドを有する電子部品を搭載する工程と、前記第１の絶縁層と前記電子部品及び前記接続用パッドを覆う第２の絶縁層を形成する工程と、前記第２の絶縁層の上面に、前記第２の絶縁層を厚さ方向に貫通するビア配線と、前記ビア配線により前記電子部品の前記接続用パッドに接続された配線パターンとを有する配線層を形成する工程と、を有する。
本発明の一観点によれば、電子部品の位置ずれを抑制できる。
一実施形態の電子部品内蔵基板の概略断面図。 収容部及び電子部品を示す概略断面図。 収容部及び電子部品を示す概略平面図。 （ａ）〜（ｃ）は、一実施形態における電子部品とビア配線の位置ずれを示す説明図。 （ａ）〜（ｃ）は、比較例における電子部品とビア配線の位置ずれを示す説明図。 一実施形態における収容部と電子部品を示す概略平面図。 一実施形態における収容部と電子部品を示す概略平面図。 比較例における収容部と電子部品の位置ずれを示す概略平面図。 比較例における収容部と電子部品の位置ずれを示す概略平面図。 電子部品内蔵基板の製造工程を示す概略断面図。 （ａ），（ｂ）は、電子部品内蔵基板の製造工程を示す概略断面図。 （ａ），（ｂ）は、電子部品内蔵基板の製造工程を示す概略断面図。 （ａ），（ｂ）は、電子部品内蔵基板の製造工程を示す概略断面図。 電子部品内蔵基板の製造工程を示す概略断面図。 電子部品内蔵基板の製造工程を示す概略断面図。 （ａ）は変更例を示す一部断面図、（ｂ）は変更例を示す一部平面図。 （ａ）は比較例を示す一部断面図、（ｂ）は比較例を示す一部平面図。
以下、一実施形態を説明する。
なお、添付図面は、理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、または別の図面中のものと異なる場合がある。また、断面図では、理解を容易にするために、一部の構成要素のハッチングを省略している場合がある。
図１は、電子部品内蔵基板１の一例を示す概略断面図である。一例の電子部品内蔵基板１は、収容部７０に電子部品８０を内蔵している。
電子部品内蔵基板１は、電子部品内蔵基板１の厚さ方向の中心付近の基板本体１０と、基板本体１０の下面側の積層体２０と、基板本体１０の上面側の積層体４０とを有している。本実施形態の電子部品内蔵基板１は、積層体４０に収容部７０を有してその収容部に電子部品８０が内蔵されている。
基板本体１０は、コア基板１１を有している。コア基板１１は、コア基板１１を厚さ方向に貫通する貫通孔１１Ｘを有している。貫通孔１１Ｘには貫通電極１２が形成され、貫通電極１２の内部には樹脂材１３が充填されている。なお、この例では、貫通電極１２に充填された樹脂材１３を有しているが、貫通孔１１Ｘに貫通電極１２が充填されたものであってもよい。コア基板１１の下面には配線層１４が形成され、コア基板１１の上面には配線層１５が形成されている。配線層１４，１５は、貫通電極１２を介して互いに接続されている。
コア基板１１の材料としては、例えば、補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ樹脂を用いることができる。補強材としてはガラスクロスに限らず、例えば、ガラス不織布、アラミド織布、アラミド不織布、液晶ポリマ（ＬＣＰ：Liquid Crystal Polymer）織布やＬＣＰ不織布を用いることができる。熱硬化性の絶縁性樹脂としてはエポキシ樹脂に限らず、例えば、ポリイミド樹脂やシアネート樹脂などの樹脂材を用いることができる。樹脂材１３の材料としては、例えばコア基板１１の材料と同じものを用いることができる。なお、樹脂材１３の材料として、コア基板１１の材料と異なる材料を用いることもできる。貫通電極１２及び配線層１４，１５の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。
電子部品内蔵基板１は、基板本体１０の下面側の積層体２０を有している。積層体２０は、コア基板１１の下面側に積層された複数層（図１では４層）の絶縁層２１，２２，２３，２４及び配線層３１，３２，３３，３４、ソルダーレジスト層２５、表面処理層３５を有している。
絶縁層２１〜２４の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら絶縁性樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。配線層３１〜３４の材料としては、例えば銅（Ｃｕ）や銅合金を用いることができる。
絶縁層２１は、コア基板１１の下面に、配線層１４を被覆するように形成されている。配線層３１は、絶縁層２１の下面に積層されている。配線層３１は、絶縁層２１を厚さ方向に貫通するビア配線と、そのビア配線を介して配線層１４と電気的に接続され、絶縁層２１の下面に積層された配線パターンとを有している。絶縁層２２は、絶縁層２１の下面に、配線層３１を被覆するように形成されている。配線層３２は、絶縁層２２の下面に積層されている。配線層３２は、絶縁層２２を厚さ方向に貫通するビア配線と、そのビア配線を介して配線層３１と電気的に接続され、絶縁層２２の下面に積層された配線パターンとを有している。絶縁層２３は、絶縁層２２の下面に、配線層３２を被覆するように形成されている。配線層３３は、絶縁層２３の下面に積層されている。配線層３３は、絶縁層２３を厚さ方向に貫通するビア配線と、そのビア配線を介して配線層３２と電気的に接続され、絶縁層２３の下面に積層された配線パターンとを有している。絶縁層２４は、絶縁層２３の下面に、配線層３３を被覆するように形成されている。配線層３４は、絶縁層２４の下面に積層されている。配線層３４は、絶縁層２４を厚さ方向に貫通するビア配線と、そのビア配線を介して配線層３３と電気的に接続され、絶縁層２４の下面に積層された配線パターンとを有している。ソルダーレジスト層２５は、絶縁層２４の下面に、絶縁層２４の下面と配線層３４の一部を覆うように形成されている。ソルダーレジスト層２５は、配線層３４の下面の一部を露出する開口部２５Ｘを有している。
ソルダーレジスト層２５の開口部２５Ｘから露出する配線層３４の下面には、表面処理層３５が形成されている。表面処理層３５は、例えば、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。これらＡｕ層、Ｎｉ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。また、表面処理層３５は、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して形成するようにしてもよい。例えば、ＯＳＰ処理を施した場合には、配線層３４の表面に、アゾール化合物やイミダゾール化合物等の有機被膜による表面処理層３５が形成される。
表面処理層３５の表面は外部接続用パッドＰ１２として利用される。この外部接続用パッドＰ１２には、この電子部品内蔵基板１をマザーボード等の実装基板に実装するために使用される外部接続端子が接続される。外部接続端子としては、例えば、はんだバンプ、はんだボール、リードピン、等を用いることができる。なお表面処理層３５は省略されてもよい。その場合、ソルダーレジスト層２５の開口部２５Ｘから露出する配線層３４の表面が外部接続用パッドＰ１２として利用される。
電子部品内蔵基板１は、基板本体１０の上面側の積層体４０を有している。積層体４０は、コア基板１１の上面側に、複数層（図１では５層）の絶縁層４１，４２，４３，４４，４５と、複数層（図１では４層）の配線層５１，５２，５３，５４と、ソルダーレジスト層４６とを有している。
絶縁層４１〜４５の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら絶縁性樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。配線層５１〜５４の材料としては、例えば銅や銅合金を用いることができる。
絶縁層４１は、コア基板１１の上面に、配線層１５を被覆するように形成されている。配線層５１は、絶縁層４１の上面に積層されている。配線層５１は、絶縁層４１を厚さ方向に貫通するビア配線と、そのビア配線を介して配線層１５と電気的に接続され、絶縁層４１の上面に積層された配線パターンとを有している。絶縁層４２は、絶縁層４１の上面に、配線層５１を被覆するように形成されている。配線層５２は、絶縁層４２の上面に積層されている。配線層５２は、絶縁層４２を厚さ方向に貫通するビア配線と、そのビア配線を介して配線層５１と電気的に接続され、絶縁層４２の上面に積層された配線パターンとを有している。
また、配線層５２は、絶縁層４２の上面の搭載部６０を含む。搭載部６０は、平面視において、電子部品８０よりも大きな平板状である。搭載部６０の上面６０ａには第１収容部７１が形成されている。第１収容部７１は、搭載部６０の上面６０ａから凹設されている。上面６０ａは、平坦面である。
絶縁層４３は、絶縁層４２の上面に、配線層５２を被覆するように形成されている。絶縁層４３は、搭載部６０の一部を露出する開口部４３Ｘを有している。開口部４３Ｘは、搭載部６０の第１収容部７１を露出するとともに、その第１収容部７１より外側であって、第１収容部７１を囲むような枠状の搭載部上面６０ｂを露出するように形成されている。
配線層５３は、絶縁層４３の上面に積層されている。配線層５３は、絶縁層４３を厚さ方向に貫通するビア配線と、そのビア配線を介して配線層５２と電気的に接続され、絶縁層４３の上面に積層された配線パターンとを有している。
絶縁層４４は、絶縁層４３の上面に、配線層５３を被覆するように形成されている。絶縁層４４は、搭載部６０の一部を露出する開口部４４Ｘを有している。本実施形態において、絶縁層４４の開口部４４Ｘは、下層の絶縁層４３の開口部４３Ｘと連続するように形成されている。例えば、開口部４３Ｘ，４４Ｘは、両開口部４３Ｘ，４４Ｘの内壁面が互いに連続するように形成されている。従って、開口部４４Ｘは、開口部４３Ｘと同様に、搭載部６０の第１収容部７１を露出するとともに、その第１収容部７１より外側であって、第１収容部７１を囲むような枠状の搭載部上面６０ｂを露出するように形成されている。
これらの絶縁層４３，４４の開口部４３Ｘ，４４Ｘと、搭載部６０の第１収容部７１及び搭載部上面６０ｂは、電子部品８０を収容する収容部７０を構成する。絶縁層４３，４４の開口部４３Ｘ，４４Ｘは、搭載部６０の第１収容部７１より大きい第２収容部７２を構成する。したがって、電子部品８０を収容する収容部７０は、搭載部６０の第１収容部７１と、その第１収容部７１より大きな第２収容部７２とからなる２段収容部である。
収容部７０には、電子部品８０が収容されている。電子部品８０は、部品本体８１と、部品本体８１の上面８１ａに接続用パッド８２とを有する部品である。電子部品８０は、接続用パッド８２が設けられた上面８１ａとは反対側の背面８１ｂを、接着剤８５を介して搭載部６０の第１収容部７１に接着されている。電子部品８０としては、例えば、コンデンサ、コイル、抵抗、等の電子部品、所定の半導体チップ（例えばＣＰＵ）等のチップ部品、配線構造体、等とすることができる。接着剤８５の材料としては、例えば、粘着性を有したシート状の樹脂（例えば、ＮＣＦ（Non Conductive Film））や、ペースト状の樹脂（例えば、ＮＣＰ（Non Conductive Paste））等を用いることができる。接着剤８５として、シリコーン系樹脂やポリイミド系樹脂等を主成分とする有機系接着剤を用いることができる。
絶縁層４５は、絶縁層４４の上面に、絶縁層４４の上面と電子部品８０とを覆うように形成されている。絶縁層４５は、絶縁層４４，４３の開口部４４Ｘ，４３Ｘに充填され、電子部品８０の側面と、開口部４４Ｘ，４３Ｘの内壁面とを覆うように形成される。配線層５４は、絶縁層４５の上面に積層されている。
配線層５４は、絶縁層４５を厚さ方向に貫通するビア配線５４Ｖａと、絶縁層４５の上面に積層され、ビア配線５４Ｖａを介して電子部品８０の接続用パッド８２と電気的に接続された配線パターン５４Ｐａとを有している。また、配線層５４は、絶縁層４５，４４を厚さ方向に貫通するビア配線５４Ｖｂと、絶縁層４５の上面に積層され、ビア配線５４Ｖｂを介して配線層５３と電気的に接続された配線パターン５４Ｐｂとを有している。
ソルダーレジスト層４６は、絶縁層４５の上面側に、絶縁層４５の上面と配線層５４の一部とを覆うように形成されている。ソルダーレジスト層４６は、配線層５４の上面の一部を外部接続用パッドＰ１１として露出する開口部４６Ｘを有している。ソルダーレジスト層４６の材料としては、例えば、エポキシ系樹脂やアクリル系樹脂などの絶縁性樹脂を用いることができる。
なお、必要に応じて、開口部４６Ｘから露出する配線層５４の表面に表面処理層を形成してもよい。表面処理層の例としては、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層などを挙げることができる。これらＡｕ層、Ｎｉ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。また、配線層５４の表面に、ＯＳＰ処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。例えば、ＯＳＰ処理を施した場合には、配線層５４（外部接続用パッドＰ１１）の表面に、アゾール化合物やイミダゾール化合物等の有機被膜による表面処理層が形成される。なお、開口部４６Ｘから露出する配線層５４（又は、配線層５４の表面上に表面処理層が形成されている場合には、その表面処理層）自体を、外部接続用パッドＰ１１としてもよい。
この電子部品内蔵基板１には、電子装置１００が搭載される。電子装置１００は、接続用パッド１０１がはんだ１０５により電子部品内蔵基板１の外部接続用パッドＰ１１に接続される。電子装置１００としては、例えばＣＰＵチップやＧＰＵ(Graphics Processing Unit)チップなどのロジックチップ、ＤＲＡＭ(Dynamic Random Access Memory)チップ、ＳＲＡＭ(Static Random Access Memory)チップやフラッシュメモリチップなどのメモリチップ、等の１つ以上のチップを含む。なお、各種のチップが外部接続用パッドＰ１１に直接接続されてもよい。
次に、収容部７０について詳述する。
図２及び図３は、図１に示す電子部品内蔵基板１の一部拡大図である。図２は、電子部品内蔵基板１の一部拡大断面図、図３は、収容部７０及び電子部品８０を示す概略平面図である。なお、図２及び図３では、図１のソルダーレジスト層４６が省略されている。
図２に示すように、電子部品内蔵基板１は、上面に第１収容部７１を有する搭載部６０と、第１収容部７１及び第１収容部７１の周囲の平坦な搭載部上面６０ｂを露出する開口部４３Ｘ，４４Ｘからなる第２収容部７２を有する絶縁層４３．４４とを有している。第１収容部７１と第２収容部７２は、電子部品８０を収容する収容部７０を構成する。電子部品８０は、上面８１ａに接続用パッド８２を有し、接着剤８５により第１収容部７１の底面７１ａに接着される。更に、電子部品内蔵基板１は、電子部品８０及び接続用パッド８２と絶縁層４４とを覆う絶縁層４５と、絶縁層４５の上面の配線層５４とを有している。配線層５４は、絶縁層４５を貫通するビア配線５４Ｖａと、ビア配線５４Ｖａを介して電子部品８０の接続用パッド８２に接続される配線パターン５４Ｐａとを有している。
搭載部６０の第１収容部７１は、底面７１ａと、底面７１ａと搭載部上面６０ｂとの間の側面７１ｂとを有している。第１収容部７１の側面７１ｂは、第１収容部７１の底面７１ａから搭載部６０の搭載部上面６０ａにかけて、第１収容部７１の幅が広くなるように傾斜している。
第１収容部７１は、搭載部６０を、その搭載部６０の上面６０ａの側からレーザ光を照射するレーザ加工法により形成されている。レーザ光を照射する装置としては、ＣＯ２レーザ装置やＵＶ−ＹＡＧレーザ装置等の一般的なレーザ加工装置を用いることができる。
第１収容部７１は、収容する電子部品８０の大きさと、第１収容部７１を形成するレーザ加工における加工位置精度とに応じた大きさである。第１収容部７１の底面７１ａの長さＬ１は、電子部品８０の長さＬ８０と、レーザ加工における加工位置精度とを含む大きさである。電子部品８０の長さＬ８０は、例えば１ｍｍである。レーザ加工における加工位置精度は、例えば±５〜１０μｍである。第１収容部７１の深さＤ１（搭載部６０の搭載部上面６０ｂから第１収容部７１の底面７１ａまでの高さ）は、例えば５〜２０μｍである。
絶縁層４３の開口部４３Ｘの内側面と絶縁層４４の開口部４４Ｘの内側面は第２収容部７２の内側面を構成する。その第２収容部７２の内側面は、搭載部６０の搭載部上面６０ｂから、絶縁層４４の上面にかけて、第２収容部７２の幅が広くなるように傾斜している。第２収容部７２は、収容する電子部品８０の大きさと、電子部品８０を搭載する搭載機械（搬送装置）の位置精度（搭載精度）と、第２収容部７２を形成する加工装置における加工位置精度とに応じた大きさである。第２収容部７２の下端における長さＬ２は、電子部品８０の長さＬ８０と、電子部品８０を搭載する搭載装置の位置精度と、第２収容部７２を加工するレーザ加工における加工位置精度とを含む大きさである。加工装置としては、例えば、レーザ光を照射するＣＯ２レーザ装置やＵＶ−ＹＡＧレーザ装置等のレーザ加工装置を用いることができる。この場合、第２収容部７２の加工位置精度は、上述の第１収容部７１の加工位置精度と同程度（±５〜１０μｍ）とすることができる。搭載装置における搭載精度は、±２０μｍ程度である。第２収容部７２の深さＤ２（搭載部６０の搭載部上面６０ｂから絶縁層４４の上面４４ａまでの高さ）は、例えば５０〜１００μｍである。搭載部６０の搭載部上面６０ｂの幅（搭載部６０の上面６０ｂにおける第１収容部７１の側面７１ｂから第２収容部７２の内側面までの長さ）は、例えば、２０μｍである。
図３に示すように、電子部品８０は、上面８１ａに、複数（図３では１０個）の接続用パッド８２を有している。
図３に示すように、第１収容部７１は、電子部品８０に対応して平面視矩形状に形成されている。第１収容部７１は、第１収容部７１の外側に向かう凹部７１ｃを有している。凹部７１ｃは、平面視で第１収容部７１の角部から外側に向かうように形成されている。第１収容部７１の角部は、平面視で第１収容部７１の各側面７１ｂの交差部分である。凹部７１ｃは、平面視円弧状である。なお、凹部７１ｃの形状としては、四角形状又は多角形状としてもよい。このように、第１収容部７１及び凹部７１ｃを設けることで、第１収容部７１に電子部品８０を接着剤８５にて接着した際、凹部７１ｃに余分な接着剤８５がはみ出すことで、接着剤８５による電子部品８０の位置ずれを抑制する。なお、凹部７１ｃは、少なくとも１つの交差部分に形成してもよい。なお、凹部７１ｃは、第１収容部７１の側面７１ｂに形成してもよい。また、凹部７１ｃは、第１収容部７１の各側面７１ｂと、各側面７１ｂの交差部（角部）とに形成してもよい。また、凹部７１ｃは省略されてもよい。
［製造方法］
次に、上記の電子部品内蔵基板１の製造する工程を説明する。
図１０に示す工程では、配線基板２００を用意する。配線基板２００は、上述した電子部品内蔵基板１を形成するための収容部を形成する前の積層構造体である。
先ず、コア基板１１を用意する。コア基板１１は、例えば銅張積層板（ＣＣＬ:Copper Clad Laminated）に貫通孔１１Ｘを形成し、貫通孔１１Ｘの側面に電解めっきを施すことで貫通電極１２を形成した後、貫通電極１２の内部に樹脂材１３を充填する。その後、例えばサブトラクティブ法により配線層１４，１５を形成する。なお、電解めっきや導電性ペースト充填法等の方法によって貫通孔１１Ｘの内部に導電性ペースト等を充填して貫通電極を形成してもよい。
次に、配線層１４，１５を覆う絶縁層２１，４１を形成する。例えば、絶縁層２１，４１の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの有機樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。絶縁層２１，４１は、例えば樹脂フィルムを真空ラミネートし、加熱して硬化することにより得られる。なお、ペースト状や液状の樹脂の塗布と加熱により絶縁層２１，４１を形成してもよい。
次に、絶縁層２１の下面の配線層３１と、絶縁層４１の上面の配線層５１とを形成する。絶縁層２１，４１にそれぞれ開口部を形成し、必要であればデスミア処理した後、例えばセミアディティブ法により配線層３１，５１を形成する。
次に、配線層３１，５１を覆う絶縁層２２，４２を形成する。例えば、絶縁層２２，４２の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの有機樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。絶縁層２２，４２は、例えば樹脂フィルムを真空ラミネートし、加熱して硬化することにより得られる。なお、ペースト状や液状の樹脂の塗布と加熱により絶縁層２２，４２を形成してもよい。
次に、絶縁層２２の下面の配線層３２と、絶縁層４２の上面の配線層５３とを形成する。絶縁層２２，４２にそれぞれ開口部を形成し、必要であればデスミア処理した後、例えばセミアディティブ法により配線層３２，５２を形成する。
次に、配線層３２，５２を覆う絶縁層２３，４３を形成する。例えば、絶縁層２３，４３の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの有機樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。絶縁層２３，４３は、例えば樹脂フィルムを真空ラミネートし、加熱して硬化することにより得られる。なお、ペースト状や液状の樹脂の塗布と加熱により絶縁層２３，４３を形成してもよい。
次に、絶縁層２３の下面の配線層３３と、絶縁層４３の上面の配線層５３とを形成する。絶縁層２３，４３にそれぞれ開口部を形成し、必要であればデスミア処理した後、例えばセミアディティブ法により配線層３３，５３を形成する。
次に、配線層３３，５３を覆う絶縁層２４，４４を形成する。例えば、絶縁層２４，４４の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの有機樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。絶縁層２４，４４は、例えば樹脂フィルムを真空ラミネートし、加熱して硬化することにより得られる。なお、ペースト状や液状の樹脂の塗布と加熱により絶縁層２４，４４を形成してもよい。
上記の工程により、配線基板２００が得られる。
先ず、図１１（ａ）に示す工程では、絶縁層４３，４４に第２収容部７２を形成する。なお、図１１（ａ）では、図１０に示すコア基板１１より下側の部分を省略し、工程に必要な部分を示している。また、以下で説明する工程で参照する図についても同様とする場合がある。第２収容部７２は、搭載部６０の上側の絶縁層４３と絶縁層４４とに、絶縁層４４の上面側からレーザ光を照射し、絶縁層４４の開口部４４Ｘと絶縁層４３の開口部４３Ｘとを形成する。このとき、金属製の搭載部６０は、照射するレーザ光に対するストッパとして機能する。
次に、図１１（ｂ）に示す工程では、搭載部６０に第１収容部７１を形成する。第１収容部７１は、搭載部６０の上面側から搭載部６０にレーザ光を照射し、第１収容部７１を形成する。
図１１（ａ）に示す工程と、図１１（ｂ）に示す工程により、第１収容部７１と第２収容部７２とからなる収容部７０を形成する。このような工程により、２段の収容部を形成することができる。
図１２（ａ）及び図１２（ｂ）に示す工程では、電子部品８０を搭載する。
図１２（ａ）に示すように、電子部品８０は、上面８１ａを搭載治具２１０の側に向けてその搭載治具２１０にて支持される。
第１収容部７１には、接着剤８５が配設される。接着剤８５の材料としては、例えば、粘着性を有したシート状の樹脂（例えば、ＮＣＦ（Non Conductive Film））や、ペースト状の樹脂（例えば、ＮＣＰ（Non Conductive Paste））等を用いることができる。接着剤８５として、シリコーン系樹脂やポリイミド系樹脂等を主成分とする有機系接着剤を用いることができる。なお、図１２（ａ）では、接着剤８５を第１収容部７１に配設した例を示したが、接着剤８５を電子部品８０の背面８１ｂに取着してその電子部品８０を第１収容部７１に搭載してもよい。
次に、図１２（ｂ）に示すように、収容部７０に電子部品８０を搭載する。このとき、搭載治具２１０により電子部品８０を搭載部６０に向かって押圧し、電子部品８０の背面８１ｂを接着剤８５に密着させ、電子部品８０を搭載部６０に接着する。
図１３（ａ）に示すように、この電子部品８０を搭載する工程において、搭載装置による搭載治具２１０の位置精度によって、電子部品８０に位置ずれが生じる場合がある。図１３（ａ）では、搭載精度によって、電子部品８０が搭載部６０の搭載部上面６０ｂの上に配設される。搭載治具２１０は、揺動可能に支持されている。従って、電子部品８０が搭載部６０の第１収容部７１の底面７１ａと搭載部上面６０ｂとの段差によって搭載治具２１０及び電子部品８０が傾き、電子部品８０を搭載部６０に向かって押圧する力により電子部品８０が矢印方向に移動する。これにより、図１３（ｂ）に示すように、電子部品８０は、搭載部６０の第１収容部７１に配設される。
図１４に示す工程では、電子部品８０を覆う絶縁層４５を形成する。例えば、絶縁層４５の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの有機樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。絶縁層４５は、例えば樹脂フィルムを真空ラミネートし、加熱して硬化することにより得られる。なお、ペースト状や液状の樹脂の塗布と加熱により絶縁層４５を形成してもよい。
図１５に示す工程では、配線層３４，５４、ソルダーレジスト層２５，４６、表面処理層３５を形成する。
先ず、配線層３４，５４を形成する。絶縁層２４に、配線層３３の下面の一部を露出する開口部を形成する。また、絶縁層４４に、電子部品８０の接続用パッド８２の一部を露出する開口部と、配線層５３の上面の一部を露出する開口部を形成する。必要に応じてデスミア処理した後、例えばセミアディティブ法により配線層３４，５４を形成する。
次に、ソルダーレジスト層２５，４６を形成する。ソルダーレジスト層２５，４６は、例えば、液状又はペースト状の感光性のエポキシ系樹脂等の絶縁性樹脂を、配線層３４，５４を被覆するように絶縁層２４，４５の表面にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。
次に、表面処理層３５を形成する。表面処理層３５は、例えば、無電解めっき法により形成できる。なお、表面処理層３５として、ＯＳＰ処理などの酸化防止処理により有機被膜を形成することもできる。
上記の工程により、図１に示す電子部品内蔵基板１が得られる。
［作用］
先ず、比較例について説明する。なお、比較例について、本実施形態と同様の部材については同じ符号を用いて説明する。
図８に示すように、比較例の搭載部２６０は、上面全体が平坦である。絶縁層２６１の開口部２６１Ｘのみにより構成される収容部２６２は、搭載部２６０に搭載される電子部品８０の大きさと、電子部品８０の搭載精度と、開口部２６１Ｘの加工位置精度とに応じた大きさに形成される。このため、収容部２６２に搭載される電子部品８０は、搭載時や電子部品８０を覆う絶縁層を形成するときに、二点鎖線にて示す正規の位置からずれる場合がある。なお、電子部品８０のずれは、図８に示すように、収容部２６２内における移動と、図９に示すように、電子部品８０の回転と、その複合とが生じる場合がある。
電子部品８０の接続用パッド８２に対して接続されるビア配線（図１等参照）は、電子部品８０を覆う絶縁層を形成した後、その絶縁層を貫通するビアホールに形成される。電子部品８０は絶縁層により覆われており確認することができないため、ビアホールの加工は、電子部品８０が正規の位置（図にて二点鎖線にて外形を示す位置）に対して行われる。このため、電子部品８０に位置ずれが生じていると、電子部品８０の接続用パッド８２とビア配線との接続信頼性が低下する虞がある。
次に、本実施形態における電子部品８０と収容部７０との関係について説明する。
図６に示すように、本実施形態の搭載部６０は、第１収容部７１を有している。第１収容部７１は、第１収容部７１に搭載される電子部品８０の大きさと、第１収容部７１の加工位置精度とに応じた大きさに形成され、上述の絶縁層４３，４４の開口部４３Ｘ，４４Ｘより小さい。そして、図２に示すように、第１収容部７１は、搭載部６０の上面６０ａより低い底面７１ａを有する凹状である。また、図３，図６，図７では、搭載部６０において、第１収容部７１の周囲の搭載部上面６０ｂを拡大して示しているが、電子部品８０の大きさに対して、搭載部上面６０ｂの幅は小さい。このため、電子部品８０は、搭載時の押圧力によって、第１収容部７１内に収容される。
そして、第１収容部７１に収容された後、電子部品８０は、第１収容部７１の側面７１ｂにより、図６に二点鎖線にて示すような移動や、図７に二点鎖線にて示す回転が抑制される。このため、電子部品８０の接続用パッド８２との位置ずれが抑制され、接続信頼性の低下を抑制できる。
次に、位置ずれと接続信頼性について説明する。
図５（ａ）〜図５（ｃ）は、比較例における電子部品８０とビア配線５４Ｖａとの関係を示す説明図である。図５（ａ）〜図５（ｃ）において、一点鎖線は、接続用パッド８２とビア配線５４Ｖａとの設計上の中心位置Ｃ１を示す。
図５（ａ）は、電子部品８０及びビア配線５４Ｖａに位置ずれが無い状態を示す。
図５（ａ）に示すように、電子部品８０は、搭載部２６０の上面２６０ａと、絶縁層２６１の開口部２６１Ｘとから構成される収容部２６２に搭載される。絶縁層２６１は、上記実施形態の絶縁層４３，４４に相当する。電子部品８０は、絶縁層４５により覆われ、その電子部品８０の接続用パッド８２には、絶縁層４５の開口部（ビアホール）４５Ｘに形成されたビア配線５４Ｖａが接続される。接続用パッド８２は、例えば平面視円形状であり、その直径は例えば１００μｍである。ビア配線５４Ｖａの下端における直径は、例えば６０μｍである。
収容部２６２は、電子部品８０の大きさと、電子部品８０の搭載精度と、収容部２６２の加工位置精度に応じた大きさにて形成される。例えば、電子部品８０の搭載精度を±２０μｍ、収容部２６２の加工位置精度を±１０μｍとする。また、ビア配線５４Ｖａを形成する絶縁層４５の開口部４５Ｘ（ビアホール）の加工位置精度を±１０μｍとする。電子部品８０の大きさをＡとする。この場合、収容部２６２の大きさＬ１１は、最大でＡ＋４０＋２０（μｍ）となる。
図５（ｂ）に示すように、収容部２６２に搭載された電子部品８０の位置ずれが生じる。例えば、電子部品８０が図５（ｂ）において右方向に最大のずれが生じた場合、電子部品８０の接続用パッド８２は、その中心位置Ｃ２が設計中心Ｃ１から右方向に３０μｍずれる。
図５（ｃ）に示すように、電子部品８０を覆う絶縁層４５を形成し、その絶縁層４５に開口部４５Ｘを形成する。この開口部４５Ｘの加工位置精度は、上述したように±１０μｍである。そして、開口部４５Ｘの形成が電子部品８０の移動方向（図５（ｂ）及び図５（ｃ）では右方向）と反対方向（図５（ｃ）では左方向）にずれると、その開口部４５Ｘに形成されたビア配線５４Ｖａの中心位置Ｃ３は、設計中心Ｃ１から左方向に１０μｍずれる。
すると、接続用パッド８２の中心位置Ｃ２と、ビア配線５４Ｖａの中心位置Ｃ３とのずれ量は、４０μｍとなる。接続用パッド８２の直径は１００μｍであるため、ビア配線５４Ｖａの下端は、接続用パッド８２から２０μｍはみ出すことになる。このように、ビア配線５４Ｖａと接続用パッド８２との間の接続面積が小さくなり、ビア配線５４Ｖａと接続用パッド８２との間の接続信頼性が低下する。なお、開口部４５Ｘに位置ずれが生じない場合でも、ビア配線５４Ｖａの下端は、接続用パッド８２から１０μｍはみ出すことになり、やはり接続信頼性が低下する。また、開口部４５Ｘを形成するレーザ光が電子部品８０の部品本体８１に照射されるため、部品本体８１を損傷して信頼性の低下を招く虞がある。
本実施形態における電子部品８０とビア配線５４Ｖａとの接続について説明する。
図４（ａ）〜図４（ｃ）は、本実施形態における電子部品８０とビア配線５４Ｖａとの関係を示す説明図である。図４（ａ）〜図４（ｃ）において、一点鎖線は、接続用パッド８２とビア配線５４Ｖａとの設計上の中心位置Ｃ１を示す。
図４（ａ）は、電子部品８０及びビア配線５４Ｖａに位置ずれが無い状態を示す。
図４（ａ）に示すように、電子部品８０は、搭載部６０の第１収容部７１と、絶縁層４３，４４の第２収容部７２とから構成される収容部７０に搭載される。電子部品８０は、絶縁層４５により覆われ、その電子部品８０の接続用パッド８２には、絶縁層４５の開口部（ビアホール）４５Ｘに形成されたビア配線５４Ｖａが接続される。接続用パッド８２は、例えば平面視円形状であり、その直径は例えば１００μｍである。ビア配線５４Ｖａの下端における直径は、例えば６０μｍである。
第１収容部７１は、電子部品８０の大きさと、収容部７０の加工位置精度に応じた大きさにて形成される。例えば、収容部７０の加工位置精度を±１０μｍとする。また、ビア配線５４Ｖａを形成する絶縁層４５の開口部４５Ｘ（ビアホール）の加工位置精度を±１０μｍとする。電子部品８０の大きさをＡとする。この場合、第１収容部７１の大きさＬ１は、最大でＡ＋２０（μｍ）となる。
図４（ｂ）に示すように、第１収容部７１に搭載された電子部品８０の位置ずれが生じる。例えば、電子部品８０が図４（ｂ）において右方向に最大のずれが生じた場合、電子部品８０の接続用パッド８２は、その中心位置Ｃ３が設計中心Ｃ１から右方向に１０μｍずれる。
図４（ｃ）に示すように、電子部品８０を覆う絶縁層４５を形成し、その絶縁層４５に開口部４５Ｘを形成する。この開口部４５Ｘの加工位置精度は、上述したように±１０μｍである。そして、開口部４５Ｘの形成が電子部品８０の移動方向（図４（ｂ）及び図４（ｃ）では右方向）と反対方向（図４（ｃ）では左方向）にずれると、その開口部４５Ｘに形成されたビア配線５４Ｖａの中心位置Ｃ３は、設計中心Ｃ１から左方向に１０μｍずれる。
すると、接続用パッド８２の中心位置Ｃ２と、ビア配線５４Ｖａの中心位置Ｃ３とのずれ量は、２０μｍとなる。接続用パッド８２の直径は１００μｍであるため、ビア配線５４Ｖａの下端は、接続用パッド８２上に位置し、はみ出さない。従って、ビア配線５４Ｖａと接続用パッド８２との間の接続面積が確保され、ビア配線５４Ｖａと接続用パッド８２との間の接続信頼性の低下が抑制される。また、ビア配線５４Ｖａのための開口部４５Ｘを形成するレーザ光は電子部品８０の部品本体８１に照射されないため、部品本体８１が損傷を受けることがなく、信頼性の低下を抑制できる。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）電子部品内蔵基板１は、上面に第１収容部７１を有する搭載部６０と、第１収容部７１及び第１収容部７１の周囲の平坦な搭載部上面６０ｂを露出する開口部４３Ｘ，４４Ｘからなる第２収容部７２を有する絶縁層４３．４４とを有している。第１収容部７１と第２収容部７２は、電子部品８０を収容する収容部７０を構成する。電子部品８０は、上面８１ａに接続用パッド８２を有し、接着剤８５により第１収容部７１の底面７１ａに接着される。更に、電子部品内蔵基板１は、電子部品８０及び接続用パッド８２と絶縁層４４とを覆う絶縁層４５と、絶縁層４５の上面の配線層５４とを有している。配線層５４は、絶縁層４５を貫通するビア配線５４Ｖａと、ビア配線５４Ｖａを介して電子部品８０の接続用パッド８２に接続される配線パターン５４Ｐａとを有している。
第１収容部７１と第２収容部７２とからなる収容部７０に電子部品８０を搭載する。電子部品８０は、第１収容部７１によって移動が規制されるため、その電子部品８０の位置ずれを抑制できる。そして、電子部品８０の位置ずれを抑制することで、電子部品８０の接続用パッド８２と、その接続用パッド８２に接続されるビア配線５４Ｖａとの接続信頼性の低下を抑制できる。
（２）第１収容部７１は、収容する電子部品８０の大きさと、第１収容部７１を形成するレーザ加工における加工位置精度とに応じた大きさである。第２収容部７２は、収容する電子部品８０の大きさと、電子部品８０を搭載する搭載機械（搬送装置）の位置精度（搭載精度）と、第２収容部７２を形成する加工装置における加工位置精度とに応じた大きさである。従って、第２収容部７２により電子部品８０を収容部７０に収容できる。そして、第１収容部７１によって電子部品８０の移動を規制してその電子部品８０の位置ずれを抑制できる。
（３）搭載部６０は、底面７１ａと、底面７１ａの周囲の側面７１ｂとを有し、側面７１ｂは、底面７１ａから搭載部６０の上面である搭載部上面６０ｂに向かって第１収容部７１の幅が広くなるように傾斜した面である。電子部品８０が傾斜した側面７１ｂを滑り落ちることで、第１収容部７１に電子部品８０を容易に搭載できる。
（４）搭載部６０は、第１収容部７１の周囲の搭載部上面６０ｂが平滑面である。このため、電子部品８０が平滑な搭載部上面６０ｂにより第１収容部７１に移動し易く、第１収容部７１に電子部品８０を容易に搭載できる。
（５）第１収容部７１は、平面視で第１収容部７１の角部から外側に向かう凹部７１ｃを有している。凹部７１ｃは、第１収容部７１の各側面７１ｂの交差部分（第１収容部７１の角部）にそれぞれ形成されている。凹部７１ｃは、平面視円弧状である。このように、第１収容部７１及び凹部７１ｃを設けることで、第１収容部７１に電子部品８０を接着剤８５にて接着した際、凹部７１ｃに余分な接着剤８５がはみ出すことで、接着剤８５による電子部品８０の位置ずれを抑制できる。
［変更例］
次に、上記実施形態に対する変更例を説明する。なお、以下に説明する変更例において、上記実施形態と同じ構成部材については同じ符号を付してその説明を省略することがある。
・上記実施形態では、１つの電子部品８０を内蔵する例について説明したが、複数の電子部品を内蔵するようにしてもよい。その際、内蔵する電子部品毎に第１収容部を形成する。
図１６（ａ）及び図１６（ｂ）は、２つの電子部品８０を内蔵した電子部品内蔵基板の一部分を示す。搭載部６０には、電子部品８０にそれぞれ対応する第１収容部７１が形成されている。第１収容部７１の大きさは、上記した実施形態と同様である。そして、絶縁層４４，４３には、各電子部品８０に対応する２つの第２収容部７２が連続して形成され、これら第１収容部７１と第２収容部７２とにより収容部７０が構成される。図１６（ａ）及び図１６（ｂ）において、破線は、連続する２つの第２収容部７２境界を示す。
図１７（ａ）及び図１７（ｂ）は、比較例の電子部品内蔵基板の一部を示す。この比較例では、電子部品８０の位置ずれにより電子部品８０同士の接触を防ぐため、収容部２６２が独立するように、壁部２６５が設けられる。このように、比較例では、図１６（ａ）及び図１６（ｂ）に比べて、電子部品８０を搭載するために必要な面積が大きくなり、基板の大型化を招く虞がある。つまり、図１６（ａ）及び図１６（ｂ）に示す変更例では、上記実施形態の効果に加え、２つの電子部品８０に対応する第２収容部７２をすきまなく隣接して設けることができ、複数の電子部品を内蔵した電子部品搭載基板の大型化を抑制できる。なお、２つの電子部品８０を搭載する際に互いに干渉しなければよく、２つの電子部品８０の間隔をより狭くすることもできる。
・上記実施形態は、コア基板１１を有する電子部品内蔵基板１としたが、コア基板を有していない電子部品内蔵基板（コアレス基板）としてもよい。
・上記実施形態に対し、配線層の層数を適宜変更してもよい。また、複数の半導体素子を実装可能な配線基板としてもよい。また、半導体素子以外の電子部品（例えば、インダクタ、抵抗等）を実装するようにしてもよい。
１ 電子部品内蔵基板
８０ 電子部品
７０ 収容部
７１ 第１収容部
７２ 第２収容部
６０ 搭載部
６０ｂ 搭載部上面
４３，４４ 絶縁層
４３Ｘ，４４Ｘ 開口部
５４ 配線層
５４Ｖａ ビア配線
５４Ｐａ 配線パターン

Claims (8)

  1. 上面に第１収容部を有し金属からなる搭載部と、
    前記第１収容部及び前記第１収容部の周囲の平坦な搭載部上面を露出する開口部からなる第２収容部を有する第１の絶縁層と、
    上面に接続用パッドを有し、前記第１収容部に搭載された電子部品と、
    前記第１の絶縁層と前記電子部品及び前記接続用パッドを覆う第２の絶縁層と、
    前記第２の絶縁層の上面に形成され、前記第２の絶縁層を厚さ方向に貫通するビア配線と、前記ビア配線により前記電子部品の前記接続用パッドに接続された配線パターンとを有する配線層と、
    を有することを特徴とする電子部品内蔵基板。
  2. 前記第１収容部の側面は、前記第１収容部の底面から前記搭載部の上面にかけて前記第１収容部の幅が広くなるように傾斜していることを特徴とする請求項１に記載の電子部品内蔵基板。
  3. 前記第１収容部は、平面視で前記第１収容部の角部から外側に向かう凹部を有することを特徴とする請求項１又は２に記載の電子部品内蔵基板。
  4. 前記第１収容部は、前記電子部品の大きさと、前記第１収容部を形成するレーザ加工における加工位置精度とに応じて設定された大きさであり、
    前記第２収容部は、前記電子部品の大きさと、前記電子部品の搭載精度と、前記第２収容部を形成するレーザ加工における加工位置精度とに応じて設定された大きさであること、
    を特徴とする請求項１〜３の何れか一項に記載の電子部品内蔵基板。
  5. 金属からなり上面が平坦な搭載部を形成する工程と、
    前記搭載部の上面を覆う第１の絶縁層を形成する工程と、
    前記第１の絶縁層の上面にレーザ光を照射し、前記搭載部の上面の一部を露出する開口部からなる第２収容部を前記第１の絶縁層に形成する工程と、
    前記第１の絶縁層の開口部から露出する前記搭載部の上面にレーザ光を照射し、前記搭載部の上面に前記第２収容部より小さな第１収容部を前記第１収容部の周囲に搭載部上面を残して形成する工程と、
    前記第１収容部に、上面に接続用パッドを有する電子部品を搭載する工程と、
    前記第１の絶縁層と前記電子部品及び前記接続用パッドを覆う第２の絶縁層を形成する工程と、
    前記第２の絶縁層の上面に、前記第２の絶縁層を厚さ方向に貫通するビア配線と、前記ビア配線により前記電子部品の前記接続用パッドに接続された配線パターンとを有する配線層を形成する工程と、
    を有することを特徴とする電子部品内蔵基板の製造方法。
  6. 前記第１収容部の側面を、前記第１収容部の底面から前記搭載部の上面にかけて前記第１収容部の幅が広くなるように傾斜して形成することを特徴とする請求項５に記載の電子部品内蔵基板の製造方法。
  7. 前記第１収容部に、平面視で前記第１収容部の角部から外側に向かう凹部を形成することを特徴とする請求項５又は６に記載の電子部品内蔵基板の製造方法。
  8. 前記第１収容部を、前記電子部品の大きさと、前記レーザ光を照射するレーザ加工における加工位置精度とに応じた大きさにて形成し、
    前記第２収容部を、前記電子部品の大きさと、前記電子部品の搭載精度と、前記レーザ光を照射するレーザ加工における加工位置精度とに応じた大きさに形成すること、
    を特徴とする請求項５〜７の何れか一項に記載の電子部品内蔵基板の製造方法。
JP2018189082A 2018-10-04 2018-10-04 電子部品内蔵基板、電子部品内蔵基板の製造方法 Active JP7199898B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018189082A JP7199898B2 (ja) 2018-10-04 2018-10-04 電子部品内蔵基板、電子部品内蔵基板の製造方法
US16/589,861 US11075153B2 (en) 2018-10-04 2019-10-01 Electronic component-incorporating substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018189082A JP7199898B2 (ja) 2018-10-04 2018-10-04 電子部品内蔵基板、電子部品内蔵基板の製造方法

Publications (2)

Publication Number Publication Date
JP2020057733A true JP2020057733A (ja) 2020-04-09
JP7199898B2 JP7199898B2 (ja) 2023-01-06

Family

ID=70052644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018189082A Active JP7199898B2 (ja) 2018-10-04 2018-10-04 電子部品内蔵基板、電子部品内蔵基板の製造方法

Country Status (2)

Country Link
US (1) US11075153B2 (ja)
JP (1) JP7199898B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102513087B1 (ko) * 2018-11-20 2023-03-23 삼성전자주식회사 팬-아웃 반도체 패키지
KR20210076583A (ko) * 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판
KR20210111003A (ko) 2020-03-02 2021-09-10 삼성전자주식회사 반도체 패키지
JP2022048118A (ja) * 2020-09-14 2022-03-25 エスティーマイクロエレクトロニクス エス．アール．エル． 信頼性及び検査能力を改善したパッケージ化半導体装置及びその製造方法
CN116939950A (zh) * 2022-04-08 2023-10-24 Dsbj私人有限公司 在内部铜焊盘上设有阻焊层的电路板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014044979A (ja) * 2012-08-24 2014-03-13 Ngk Spark Plug Co Ltd 配線基板
JP2016039214A (ja) * 2014-08-06 2016-03-22 イビデン株式会社 電子部品内蔵用キャビティ付き配線板及びその製造方法
JP2016122728A (ja) * 2014-12-25 2016-07-07 イビデン株式会社 キャビティ付き配線板及びその製造方法
JP2016149411A (ja) * 2015-02-10 2016-08-18 イビデン株式会社 半導体素子内蔵配線板及びその製造方法
JP2017162849A (ja) * 2016-03-07 2017-09-14 イビデン株式会社 配線基板及びその製造方法
US20180158770A1 (en) * 2014-03-07 2018-06-07 Bridge Semiconductor Corp. Methods of making wiring substrate for stackable semiconductor assembly and making stackable semiconductor assembly

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5977051B2 (ja) * 2012-03-21 2016-08-24 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP2015146346A (ja) * 2014-01-31 2015-08-13 イビデン株式会社 多層配線板
JP6465386B2 (ja) * 2014-11-17 2019-02-06 新光電気工業株式会社 配線基板及び電子部品装置と配線基板の製造方法及び電子部品装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014044979A (ja) * 2012-08-24 2014-03-13 Ngk Spark Plug Co Ltd 配線基板
US20180158770A1 (en) * 2014-03-07 2018-06-07 Bridge Semiconductor Corp. Methods of making wiring substrate for stackable semiconductor assembly and making stackable semiconductor assembly
JP2016039214A (ja) * 2014-08-06 2016-03-22 イビデン株式会社 電子部品内蔵用キャビティ付き配線板及びその製造方法
JP2016122728A (ja) * 2014-12-25 2016-07-07 イビデン株式会社 キャビティ付き配線板及びその製造方法
JP2016149411A (ja) * 2015-02-10 2016-08-18 イビデン株式会社 半導体素子内蔵配線板及びその製造方法
JP2017162849A (ja) * 2016-03-07 2017-09-14 イビデン株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
US11075153B2 (en) 2021-07-27
JP7199898B2 (ja) 2023-01-06
US20200111732A1 (en) 2020-04-09

Similar Documents

Publication Publication Date Title
JP7199898B2 (ja) 電子部品内蔵基板、電子部品内蔵基板の製造方法
US9627309B2 (en) Wiring substrate
JP5026400B2 (ja) 配線基板及びその製造方法
US9627308B2 (en) Wiring substrate
JP6169955B2 (ja) 配線基板及びその製造方法
JP6504665B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
US9578743B2 (en) Circuit board
JP2015106615A (ja) プリント配線板、プリント配線板の製造方法
JP2014239186A (ja) 配線基板及び配線基板の製造方法
US10720392B2 (en) Wiring substrate
JP2013214578A (ja) 配線板及びその製造方法
US9935053B2 (en) Electronic component integrated substrate
US9852970B2 (en) Wiring substrate
US10779406B2 (en) Wiring substrate
JP2012104774A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2016035987A (ja) 電子部品内蔵配線板及びその製造方法
JP2016149517A (ja) 配線基板及びその製造方法
JP7249907B2 (ja) 配線基板の製造方法及び積層構造
JP6699043B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
JP2020184589A (ja) 電子部品内蔵配線板及びその製造方法
JP2020155631A (ja) 配線基板及びその製造方法、半導体パッケージ
US10080292B2 (en) Wiring board
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP2013065811A (ja) プリント回路基板及びその製造方法
JP2020184596A (ja) 電子部品内蔵配線板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221221

R150 Certificate of patent or registration of utility model

Ref document number: 7199898

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150