JP2016122728A - キャビティ付き配線板及びその製造方法 - Google Patents

Abstract

【課題】電子部品を搭載したときに、電子部品との間にボイドが発生することを抑えることができるキャビティ付き配線板およびその製造方法を提供する。
【解決手段】導体回路層３１Ｂと導体プレーン層３１Ａとを形成した第２導体層１６Ｂと、第２導体層１６Ｂに積層される第３絶縁層１５Ｃと、第３絶縁層１５Ｃを貫通して導体プレーン層３１Ａの上表面３１ａの少なくとも一部を底面として露出させた電子部品搭載用のキャビティ３０と、を備えるキャビティ付き配線板１０である。導体プレーン層３１Ａの上表面３１ａのうち露出した表面３６は、導体回路層３１Ｂの上表面３１ｂよりも平滑な表面である。
【選択図】図１

Description

本発明は、電子部品搭載用のキャビティを備えるキャビティ付き配線板及びその製造方法に関する。

従来から、電子部品を搭載する電子部品搭載配線板が知られている（例えば、特許文献１参照）。また、このような電子部品搭載配線板の製造にあたり、電子部品搭載用のキャビティを有するキャビティ付き配線板が提案されている。

特開２０１１−２１１１９４号公報

しかしながら、上述したキャビティ付き配線板に、電子部品を搭載した場合、キャビティ付き配線板と電子部品との間にボイド（空隙）が発生することが考えられ、電子部品の搭載の信頼性が損なわれることが考えられる。

本発明は、このような点を鑑みてなされたものであり、電子部品の搭載の信頼性を高めることができるキャビティ付き配線板およびその製造方法を提供することにある。

前記課題を鑑みて、本発明に係るキャビティ付き配線板は、導体回路層と導体プレーン層とを形成した導体層と、前記導体層に積層される絶縁層と、前記絶縁層を貫通して前記導体プレーン層の上表面の少なくとも一部を底面として露出させた電子部品搭載用のキャビティと、を備えるキャビティ付き配線板であって、前記導体プレーン層の上表面のうち露出した表面は、前記導体回路層の上表面よりも平滑な表面である。

さらに本発明に係るキャビティ付き配線板の製造方法は、導体回路層と導体プレーン層とを形成した導体層の上に、絶縁層を積層する工程と、前記絶縁層を貫通して前記導体プレーン層の上表面のうち少なくとも一部を、底面として露出させる電子部品搭載用のキャビティを形成する工程、とを少なくとも含むキャビティ付き配線板の製造方法であって、前記キャビティを形成する工程の後に、前記導体プレーン層の上表面のうち露出した表面が、前記導体回路層の上表面よりも平滑な表面となるように、前記露出した表面に平滑化処理を行う。

本発明のたとえば以下に示す実施形態によれば、電子部品の搭載の信頼性を高めることができる。

第１実施形態に係るキャビティ付き配線板の模式的断面図。 図１に示すキャビティ付き配線板のキャビティ近傍の部分拡大図。 図１に示すキャビティ付き配線板の製造方法を示したフロー図。 キャビティ付き配線板の製造工程を示した断面図。 キャビティ付き配線板の製造工程を示した断面図。 キャビティ付き配線板の製造工程を示した断面図。 キャビティ付き配線板の製造工程を示した断面図。 キャビティ付き配線板の製造工程を示した断面図。 キャビティ付き配線板の製造工程を示した断面図。 キャビティ付き配線板の製造工程を示した断面図。 キャビティ付き配線板に電子部品を搭載した電子部品搭載配線板の模式的断面図。 図５に示す電子部品搭載配線板の電子部品近傍の部分拡大図。 電子部品搭載配線板の製造工程を示した断面図。 電子部品搭載配線板の製造工程を示した断面図。 電子部品搭載配線板の製造工程を示した断面図。 図２に示すキャビティ付き配線板の変形例に係る要部拡大断面図。 （ａ）〜（ｄ）は、導体プレーン層の露出した部分の外周部に形成された凹部を説明するための平面図。 図２に示すキャビティ付き配線板の変形例に係る要部拡大断面図。 図５に示す電子部品搭載配線板の変形例に係る断面図。 （ａ）〜（ｃ）は、第２実施形態に係るキャビティ付き配線板の製造方法を説明するための模式的断面図。 （ａ），（ｂ）は、第２実施形態に係るキャビティ付き配線板の製造方法を説明するための模式的断面図。

以下に本発明のいくつかの実施形態を図１〜図１３を参照して説明する。
１．キャビティ付き配線板１０について
図１は、第１実施形態に係るキャビティ付き配線板１０の模式的断面図であり、図２は、図１に示すキャビティ付き配線板１０のキャビティ３０近傍の部分拡大図である。

図１に示すように、本発明に係るキャビティ付き配線板１０（以下、単に、配線板という）のコア基板１１は、絶縁材料からなり、配線板１０は、その表面側である第１主面１１Ｆと第２主面１１Ｂとに第１〜第３絶縁層１５Ａ〜１５Ｃと第１〜第３導体層１６Ａ〜１６Ｃとを交互に積層したビルドアップ多層積層配線板である。配線板１０には、電子部品搭載用のキャビティ３０が形成されている。

本実施形態では、第１〜第３導体層１６Ａ〜１６Ｃは、シード層の上に電解めっき層が形成された層である。シード層は、例えばチタン、チタンナイトライド、クロム、ニッケル、または銅からなる層であり、無電解めっき、スパッタリングなどにより得ることができる。電解めっき層は、銅からなる層である。第１〜第３絶縁層１５Ａ〜１５Ｃは、熱硬化性エポキシ樹脂、３０〜８０質量％の無機フィラーを含有した熱硬化性エポキシ樹脂、または感光性樹脂からなる。

第１主面１１Ｆに形成されたコア導体層１２と、第２主面１１Ｂに形成されたコア導体層１２とは、スルーホール導体１３を介して電気的に接続されている。スルーホール導体１３は、コア基板１１を貫通するスルーホール１３Ａの内部に形成された導体である。本実施形態では、スルーホール導体１３は、スルーホール１３Ａ内に充填されているが、スルーホール導体１３は、スルーホール１３Ａの壁面を覆うように形成されていてもよい。

コア基板１１のコア導体層１２の上には、第１絶縁層１５Ａが積層されており、第１絶縁層１５Ａの上には、第１導体層１６Ａが積層されている。第１導体層１６Ａとコア導体層１２とは、第１絶縁層１５Ａの内部に形成された第１導体ビア１８Ａによって接続されている。

同様に、第１導体層１６Ａの上には、第２絶縁層１５Ｂが積層されており、第２絶縁層１５Ｂの上には、第２導体層１６Ｂが形成されている。第１導体層１６Ａと第２導体層１６Ｂとは、第２絶縁層１５Ｂ内に形成された第２導体ビア１８Ｂにより接続されている。

ここで、第１主面１１Ｆ側の第２導体層１６Ｂは、導体プレーン層３１Ａと導体回路層３１Ｂとを形成している。本実施形態では、導体プレーン層３１Ａは、平板状（ベタ状）をなしており、グランド接続されるグランド層である。本実施形態では、導体プレーン層３１Ａは、配線板１０の中央寄り部分に配置され、導体回路層３１Ｂは、導体プレーン層３１Ａの両側に形成されている。本実施形態に係る第１主面１１Ｆ側の第２導体層１６Ｂが、本発明でいう「導体層」に相当する。

第２導体層１６Ｂの上には、第３絶縁層１５Ｃがさらに積層されており、第３絶縁層１５Ｃの上には、第３導体層１６Ｃが形成されている。第１主面１１Ｆ側では、第２導体層１６Ｂの導体回路層３１Ｂと、第３導体層１６Ｃとが、第３絶縁層１５Ｃ内に形成された第３導体ビア１８Ｃにより接続されている。第２主面１１Ｂ側では、第２導体層１６Ｂと、第３導体層１６Ｃとが、第３絶縁層１５Ｃ内に形成された第３導体ビア１８Ｃにより接続されている。本実施形態に係る第１主面１１Ｆ側の第３導体層１６Ｃが、本発明でいう「外側導体層」に相当する。

第３導体層１６Ｃの上には、絶縁材料からなる外側絶縁層３４が積層されている。本実施形態では、外側絶縁層３４は、第３導体層１６Ｃを保護する層であり、各絶縁層１５Ａ〜１５Ｃと同じ材質で構成されている。外側絶縁層３４の厚さは７〜１５μｍであり、各絶縁層１５Ａ〜１５Ｃの厚さ（１０〜３０μｍ）よりも薄くなっている。なお、本実施形態では、外側絶縁層３４は、配線板１０の第１主面１１Ｆ側と、第２主面１１Ｂ側に形成されているが、第１主面１１Ｆ側のみに形成されていてもよい。

図１に示すように、複数の第１〜第３導体ビア１８Ａ〜１８Ｃおよびスルーホール導体１３のうち、一部がスタック導体ビアを形成している。具体的には、後述するキャビティ３０に隣接する第１〜第３導体ビア１８Ａ〜１８Ｃ及びスルーホール導体１３は、配線板１０の積層方向に沿って積み重ねられ、スタック導体ビアを形成している。

配線板１０の第１主面１１Ｆ側には、開口部３０Ａを有するキャビティ３０が形成されている。キャビティ３０は、外側絶縁層３４および第３絶縁層１５Ｃを貫通している。導体プレーン層３１Ａの上表面３１ａの少なくとも一部は、キャビティ３０の底面として露出している。図２に示すように、本実施形態では、キャビティ３０の底面積（すなわち露出した部分３６の面積）は、導体プレーン層３１Ａの上表面３１ａの面積よりも小さくなっており、導体プレーン層３１Ａの周縁部が、第３絶縁層１５Ｃで被覆されている。換言すると、本実施形態では、導体プレーン層３１Ａは、キャビティ３０の底面全体を構成している。

本実施形態では、導体プレーン層３１Ａの上表面３１ａのうち露出した表面３６（すなわちキャビティ３０の底面）は、導体回路層３１Ｂの表面３１ｂよりも平滑な面となっている。たとえば、導体プレーン層３１Ａの露出した表面３６の表面粗さ（たとえば中心線平均粗さＲａ）が、導体回路層３１Ｂの表面粗さよりも小さくなっている。具体的には、導体プレーン層３１Ａの露出した表面３６の表面粗さは、中心線平均粗さＲａ０．１〜０．６μｍの範囲（例えばＲａ０．６μｍ）にある。導体回路層３１Ｂの上表面３１ｂの表面粗さは、中心線平均粗さＲａ０．５〜１．０μｍの範囲（例えばＲａ１．０μｍ）にある。

ここで、導体プレーン層３１Ａの露出した表面３６は、後述するように、第３導体層１６Ｃを積層後、平滑化処理された（たとえばエッチングされた）表面である。図２に示すように、導体プレーン層３１Ａの露出した表面３６により形成された導体プレーン層３１Ａの部分の層厚さは、導体回路層３１Ｂの層厚さよりも薄くなっている。これにより、より薄い厚さの電子部品８０を搭載することができる。

導体プレーン層３１Ａの露出した表面３６に電子部品８０を接着層３３を介して搭載した際に、この露出した表面３６が他の表面よりも平滑な面となっている。これにより、電子部品８０と導体プレーン層３１Ａとの間にボイドが生成されることを回避することができ、電子部品８０の搭載の信頼性を高めることができる。

本実施形態では、図２に示すように、接着層３３を介してキャビティ３０内に電子部品８０を搭載したときに、電子部品８０の上表面８０ａが配線板１０の上表面１０ａよりも高い位置に配置されるような深さを、キャビティ３０は有している。換言すると、本実施形態では、キャビティ３０は、電子部品８０の上表面８０ａが、配線板１０の上表面１０ａから突出するような深さを有している。さらに、本実施形態では、キャビティ３０内に電子部品８０を搭載したときに、電子部品８０の側面とキャビティ３０の側壁との間に隙間が形成されるような幅を、キャビティ３０は有している。

２．配線板１０の製造方法について
以下に、配線板１０の製造方法を説明する。図３は、図１に示す配線板１０の製造方法を示したフロー図であり、図４Ａ〜図４Ｇは、配線板１０の製造工程を示した図である。
まず、図３に示すステップＳ３１で、コア基板１１を準備し、スルーホール１３Ａを形成する。具体的には、ガラス繊維布からなる芯材にエポキシ樹脂が含浸されたコア基板１１を準備する。このコア基板１１の第１および第２主面１１Ｆ，１１Ｂにはそれぞれ銅箔が形成されている（図示せず）。

次に、コア基板１１の第１主面１１Ｆおよび第２主面１１Ｂにスルーホール１３Ａを形成する。具体的には、ＣＯ_２レーザーを用いて、コア基板１１の第１主面１１Ｆおよび第２主面１１Ｂ側から交互にレーザー光を照射することで、コア基板１１にスルーホール１３Ａが形成される（図４Ａ参照）。スルーホール１３Ａの形成後に、コア基板１１を所定濃度の過マンガン酸を含む溶液に浸漬し、デスミア処理を行うことが好ましい。このようにデスミア処理を行うことで、不要な導通（ショート）を抑制することができる。

次に、図３に示すステップＳ３２で、コア導体層１２およびスルーホール導体１３を形成する（図４Ｂ参照）。ここでは、コア基板１１に対して、無電解めっき処理、めっきレジスト処理、および電解めっき処理が順次行う。これにより、第１および第２主面１１Ｆ，１１Ｂにコア導体層１２が形成され、スルーホール１３Ａにスルーホール導体１３が形成される。なお、コア基板１１の製造方法は、特開２０１２−６９９２６号公報の図１〜図２に示すような製造方法であってもよい。

次に、図３に示すステップＳ３３で、コア導体層１２の上に、第１絶縁層１５Ａを積層し、第１絶縁層１５Ａの上に、第１導体層１６Ａを積層する（図４Ｃ参照）。具体的には、コア基板１１の第１および第２主面１１Ｆ，１１Ｂの両側のコア導体層１２の上に第１絶縁層１５Ａを積層する。第１絶縁層１５Ａを構成する絶縁樹脂材料としては、３０〜８０質量％の無機フィラーを含有した熱硬化性エポキシ樹脂、強化繊維からなる心材に樹脂を含浸したプリプレグ、または感光性樹脂などを挙げることができる。絶縁樹脂材料に熱硬化性エポキシ樹脂、またはプリプレグを用いた場合には、これらの材料からなるフィルムを、加圧プレスにより積層する。

次に、積層された第１絶縁層１５Ａの上に、第１絶縁層１５Ａにビアホールを形成する。ここで、第１絶縁層１５Ａの絶縁材料に熱硬化性エポキシ樹脂、またはプリプレグを用いた場合には、ＣＯ_２レーザーを用いて、第１絶縁層１５Ａの所定位置にビアホールを形成する。一方、第１絶縁層１５Ａの絶縁材料に感光性樹脂を用いた場合には、露光・現像によりビアホールを形成する。本実施形態では、後述する無電解めっき処理により形成される無電解めっき層（図示せず）の密着性を向上させるため、ビアホールが形成された第１絶縁層１５Ａの表面に過マンガン酸水溶液などを用いて、粗化処理を行う。

次に、ビアホールが形成された第１絶縁層１５Ａに、無電解めっき処理、めっきレジスト処理、および電解めっき処理を順次行う。これによりビア形成孔内に第１導体ビア１８Ａが形成され、第１絶縁層１５Ａの上に所定パターンの第１導体層１６Ａが形成される。コア導体層１２と第１導体層１６Ａとは、第１導体ビア１８Ａを介して接続される。

次に、ステップＳ３３と同じようにして、ステップＳ３４では、第１導体層１６Ａの上に、第２絶縁層１５Ｂを積層し、第２絶縁層１５Ｂの上に、第２導体層１６Ｂを積層する（図４Ｄ参照）。まず、第１導体層１６Ａの上に、第２絶縁層１５Ｂを積層し、所定位置にビアホールを形成する。

次に、ビアホールが形成された第２絶縁層１５Ｂに、無電解めっき処理、めっきレジスト処理、および電解めっき処理を順次行う。これにより、第２導体ビア１８Ｂが形成されると共に、第２絶縁層１５Ｂの上に所定パターンの第２導体層１６Ｂが形成される。ここで、第１主面１１Ｆ側の第２導体層１６Ｂには、導体回路層３１Ｂと導体プレーン層３１Ａとが形成される。第１導体層１６Ａと導体回路層３１Ｂとは、第２導体ビア１８Ｂを介して接続される。

なお、このとき、導体プレーン層３１Ａと導体回路層３１Ｂは、ビアホール形成後の第２絶縁層１５Ｂの上に形成される。したがって、導体プレーン層３１Ａの上表面３１ａと導体回路層３１Ｂの上表面３１ｂとは、略同じ表面粗さであり、上述した粗化処理された第２絶縁層１５Ｂの表面粗さに依存した表面粗さとなっている。

次に、ステップＳ３３と同じようにして、ステップＳ３５では、第２導体層１６Ｂの上に、第３絶縁層１５Ｃを積層し、第３絶縁層１５Ｃの上に、第３導体層１６Ｃを積層する（図４Ｅ参照）。具体的には、第３絶縁層１５Ｃを積層後、導体回路層３１Ｂが露出する位置に、ビアホールを形成する。なお、導体プレーン層３１Ａを覆う第３絶縁層１５Ｃの表面には、ビアホールは形成しない。

次に、ビアホールが形成された第３絶縁層１５Ｃに、無電解めっき処理、めっきレジスト処理、および電解めっき処理を順次行う。これにより、第３導体ビア１８Ｃを形成すると共に、第３絶縁層１５Ｃの上に所定パターンの第３導体層１６Ｃを形成する。第１主面１１Ｆ側では、導体プレーン層３１Ａの上に、第３絶縁層１５Ｃのみを形成し、第３導体層１６Ｃを形成しない。導体回路層３１Ｂと第３導体層１６Ｃは、第３導体ビア１８Ｃを介して接続される。

次に、ステップＳ３６で、第３導体層１６Ｃに、第３絶縁層１５Ｃと同じ材質（絶縁材料）からなる外側絶縁層３４を積層する（図４Ｆ参照）。外側絶縁層３４は、第３導体層１６Ｃを保護する層である。このとき、導体プレーン層３１Ａの上には、第３絶縁層１５Ｃと外側絶縁層３４が積層されている。本実施形態では、外側絶縁層３４の材質を第３絶縁層１５Ｃと同じ材質としたが、外側絶縁層３４の材料は、特に限定されるものではない。外側絶縁層３４の材料が、例えば、弾性率１〜１０ＧＰａのアクリル樹脂、エポキシ樹脂、またはポリイミド樹脂などの接着剤であってもよい。

外側絶縁層３４は、第３絶縁層１５Ｃよりも薄くなっている。後述するように、第３絶縁層１５Ｃの厚みと外側絶縁層３４との厚みを合わせた厚みは、後述する電子部品８０と接着層３３を合わせた厚みよりも薄くなっている。

次に、ステップＳ３７で、レーザー加工によりキャビティ３０を形成する。具体的には、コア基板１１の第１主面１１Ｆ側から、例えばＣＯ_２レーザーを照射する。外側絶縁層３４と第３絶縁層１５Ｃとを貫通し、導体プレーン層３１Ａの上表面３１ａの露出した表面３６を底面とした、キャビティ３０を形成する（図４Ｇ参照）。

平滑化処理後のキャビティ３０内に電子部品８０を搭載したときに、電子部品８０の上表面８０ａが、配線板１０の上表面１０ａよりも高い位置に配置されるような深さに、キャビティ３０を形成する（図２参照）。一方、レーザーが照射される範囲の面積、すなわち、キャビティ３０の底面積は、導体プレーン層３１Ａの面積よりも小さい。これにより、キャビティ３０の底面全体は、導体プレーン層３１Ａのみで形成される。

次に、ステップＳ３８で、レーザー加工後の導体プレーン層３１Ａの露出した表面３６にデスミア処理を行う（図４Ｇ）。これにより、導体プレーン層３１Ａの露出した表面３６の表面に付着した、第３絶縁層１５Ｃ等を構成する樹脂の残渣を除去することができる。この時、第３導体層１６Ｃは、外側絶縁層３４により被覆されているので、デスミア処理により、第３導体層１６Ｃの近傍の第３絶縁層１５Ｃの樹脂を保護することができる。これにより、３絶縁層１５Ｃに対する第３導体層１６Ｃの密着性を確保することができる。また、デスミア処理により、外側絶縁層３４の表面を粗化処理することもできる。

次に、ステップＳ３９に進み、導体プレーン層３１Ａの露出した表面３６に平滑化処理を行う。具体的には、図４Ｇに示す配線板１０を、銅をエッチングするエッチング溶液に浸漬させ、導体プレーン層３１Ａの露出した表面３６を溶解し、露出した表面３６に平滑化処理を行う。この他にも、液体と研磨粒子等を混合した混合液（スラリー）を、露出した表面３６に吹き付けるウエットブラスト処理により、導体プレーン層３１Ａの露出した表面３６を研磨し、平滑化してもよい。これにより、露出した表面３６により形成された導体プレーン層３１Ａの部分の層厚さを、導体回路層３１Ｂの層厚さよりも薄くすることができる。

本実施形態では、平滑化処理される前の導体プレーン層３１Ａの露出した表面３６が、中心線平均粗さＲａ０．５〜１．０μｍの範囲にあり、ステップＳ３９で平滑化処理を行うことにより、露出した表面３６の表面粗さを、中心線平均粗さＲａ０．１〜０．６μｍにする。なお、平滑化処理されない導体回路層３１Ｂの上表面３０ｂの表面粗さは、中心線平均粗さＲａ０．５〜１．０μｍの範囲にある。

このようにして、ステップＳ３８までの工程（図４Ｇ参照）では、上述したように、第２導体層１６Ｂを構成する導体プレーン層３１Ａおよび導体回路層３１Ｂは、略同じ表面粗さであった。しかしながら、ステップＳ３９の工程を経ることにより、導体プレーン層３１Ａの上表面３１ａの露出した表面３６が、導体回路層３１Ｂの上表面３１ｂよりも平滑な表面とすることができる。

３．電子部品搭載配線板１００について
図１に示す配線板１０は、たとえばインターポーザなどの電子部品８０を搭載した電子部品搭載配線板１００（以下、単に搭載基板という）に用いられる。図５は、図１は、配線板１０に電子部品８０を搭載した搭載基板１００の模式的断面図である。図６は、図５に示す搭載基板１００の電子部品８０近傍の部分拡大図である。

搭載基板１００は、配線板１０の表裏の両面に第４絶縁層２１と第４導体層２２とが順次積層されるとともに、第４導体層２２の上にはソルダーレジスト層２９が覆われている。

ソルダーレジスト層２９の厚さは、約７〜３０μｍの範囲にある。なお、第４絶縁層２１は上述の絶縁層１５Ａ〜１５Ｃと同じ材質で構成され、第４導体層２２は上述の第１〜第３導体層１６Ａ〜１６Ｃと同じ材料で構成されている。

搭載基板１００の表面１００Ｆには、半導体素子９０，９１が搭載される搭載領域Ｒ１，Ｒ２が形成される。キャビティ３０は、それら搭載領域Ｒ１，Ｒ２の境界部分の内側に形成され、キャビティ３０には、電子部品８０が収容されている。

電子部品８０は、搭載領域Ｒ１およびＲ２に搭載された半導体素子９０，９１を電気的に接続する配線構造体である。配線構造体には、配線板１０よりもファインパターンの導体層が形成された基板である。具体的には、配線構造体の導体パッドの径（大きさ）およびピッチは、配線板１０のものよりも小さい。また、配線構造体の導体パッド間の配線の幅およびその間隔（ピッチ）は、配線板１０のものより狭い。

図６に示すように、キャビティ３０の底面として露出する導体プレーン層３１Ａ上には、接着層３３が形成されており、接着層３３を介して、電子部品８０が搭載されている。ここで、導体プレーン層３１Ａの露出した表面３６に電子部品８０を接着層３３を介して搭載する。上述したように、露出した表面３６は、第２導体層１６Ｂの他の表面（導体回路層３１Ｂの上表面３１ｂ）に比べて、平滑な面となっている。これにより、搭載時に電子部品８０と導体プレーン層３１Ａとの間にボイドが生成されることを回避することができ、電子部品８０の搭載の信頼性を高めることができる。

導体プレーン層３１Ａの露出した表面３６と、電子部品８０とを接着する接着層３３は、導体プレーン層３１Ａの露出した表面３６の表面粗さを吸収できるような層厚みが望ましい。本実施形態では、導体プレーン層３１Ａの露出した表面３６を平滑化したので、接着層３３の厚みをこれまで以上に薄くすることができる。たとえば、露出した表面３６の表面粗さ（最大高さ）Ｒｍａｘを５μｍ程度まで平滑化できれば、接着層３３に５μｍ以下の極薄の接着シートを用いることが可能となる。さらに、露出した表面３６により形成された導体プレーン層３１Ａの層厚さは、導体回路層３１Ｂの層厚さよりも薄くなっているので、より薄い厚さの電子部品８０を搭載することができる。本実施形態では、キャビティ３０内に電子部品８０を搭載したときに、電子部品８０の側面とキャビティ３０の側壁との間に隙間が形成されるので、使用時に発生する配線板１００と電子部品８０との熱膨張差を緩和することができる。

本実施形態では、接着層を介してキャビティ３０内に電子部品８０を搭載したときに、電子部品８０の上表面８０ａが、配線板１０の上表面１０ａよりも高い位置に配置される。換言すると、本実施形態では、キャビティ３０は、電子部品８０の上表面８０ａが、配線板１０の上表面１０ａから突出している。これにより、電子部品８０の搭載性を高めるとともに、電子部品８０と第４絶縁層２１とのアンカー効果を高めることができる。

図５に示すように、配線板１０の第２主面１１Ｂ側の第４導体層２２には、第１導体パッド２４が形成されている。第１導体パッド２４は、第４絶縁層２１を貫通する第４導体ビア２６を介して、第３導体層１６Ｃに接続されている。

また、配線板１０の第２主面１１Ｂ側のソルダーレジスト層２９には、第１導体パッド２４を露出させる第１開口２８が形成され、第１導体パッド２４の上に、第１めっき層４２が形成されている。第１めっき層４２は、ソルダーレジスト層２９の外面に対して凹んでいる。なお、第１めっき層４２は、無電解Ｎｉ／Ｐｄ／Ａｕ金属層、または無電解Ｎｉ／Ａｕ金属層で構成されている。たとえば、無電解Ｎｉ／Ｐｄ／Ａｕ金属層のＮｉ層の厚さは３〜１０μｍであり、Ｐｄ層の厚さは０．１〜１μｍであり、Ａｕ層の厚さは０．０３〜０．１μｍであり、第１導体パッド２４の表面からこの順に積層されている。

一方、図５に示すように、配線板１０の第１主面１１Ｆ側の第４導体層２２は、電子部品８０の上に配置されている。第４導体層２２には、電子部品８０に接続される第２小径導体パッド２３Ａと、第３導体層１６Ｃに接続される第２大径導体パッド２３Ｂとが形成されている。

図６に示すように、第２大径導体パッド２３Ｂは、第４絶縁層２１と外側絶縁層３４を貫通する第２大径導体ビア２５Ｂを介して第３導体層１６Ｃに接続されている。また、第２小径導体パッド２３Ａは、第４絶縁層２１を貫通する第２小径導体ビア２５Ａを介して電子部品８０に接続されている。

さらに、配線板１０の第１主面１１Ｆ側のソルダーレジスト層２９には、第２小径導体パッド２３Ａを露出させる第２小径開口２７Ａと、第２大径導体パッド２３Ｂを露出させる第２大径開口２７Ｂとが形成されている。第２小径導体パッド２３Ａ及び第２大径導体パッド２３Ｂの上には、第２めっき層４１が形成されている。第２めっき層４１は、ソルダーレジスト層２９の外側にバンプ状に突出している。

具体的には、第２小径導体パッド２３Ａの上の第２めっき層４１は、第２小径開口２７Ａを貫通し、第２大径導体パッド２３Ｂの上の第２めっき層４１は、第２大径開口２７Ｂを貫通している。なお、第２めっき層４１は、第１めっき層４２と同様に、無電解Ｎｉ／Ｐｄ／Ａｕ金属層または無電解Ｎｉ／Ａｕ金属層で構成されている。

４．搭載基板１００の製造方法について
以下に、搭載基板１００の製造方法について説明する。まず、図７Ａに示すように、配線板１０のキャビティ３０の底面として、導体プレーン層３１Ａの露出した表面３６に接着層３３を積層するともに、接着層３３の上に電子部品８０を載置し、接着層３３を熱硬化させる。

次に、図７Ｂに示すように、第４絶縁層２１と第４導体層２２とを順次積層する。具体的には、配線板１０の第１主面１１Ｆ側では、第４絶縁層２１を配線板１０に積層後、レーザー強度を調整したレーザーを第４絶縁層２１に照射して、第４絶縁層２１に、第２小径ビア形成孔４５Ａと第２大径ビア形成孔４５Ｂを形成する。配線板１０の第２主面１１Ｂ側の第４絶縁層２１も同様にビア形成孔を形成する。

次に、無電解めっき処理、めっきレジスト処理、および電解めっき処理が順次行われる。これにより、配線板１０の第１主面１１Ｆ側では、第２小径ビア形成孔４５Ａ内に第２小径導体ビア２５Ａが形成され、第４導体層２２の第２小径導体パッド２３Ａが形成される。これと同時に、第２大径ビア形成孔４５Ｂ内に第２大径導体ビア２５Ｂが形成され、第４導体層２２の第２大径導体パッド２３Ｂが形成される（図７Ｂ参照）。同様に、配線板１０の第２主面１１Ｂ側では、ビア形成孔内に第４導体ビア２６が形成され、第４導体層２２の第１導体パッド２４が形成される（図５参照）。

図７Ｃに示すように、配線板１０の第１主面１１Ｆ側と第２主面１１Ｂ側の両方から、第４導体層２２上にソルダーレジスト層２９を積層する。ソルダーレジスト層２９に、リソグラフィ処理等を行い、第４導体層２２の一部である第２小径導体パッド２３Ａを露出させる第２小径開口２７Ａと、第２大径導体パッド２３Ｂを露出させる第２大径開口２７Ｂを形成する。同様に、配線板１０の第２主面１１Ｂ側では、ソルダーレジスト層２９に、第１導体パッド２４を露出される第１開口２８を形成する（図５参照）。

次にソルダーレジスト層２９の表面に樹脂保護膜４３を被覆する。その後、第２小径導体パッド２３Ａおよび第２大径導体パッド２３Ｂの上表面の一部が露出するように、樹脂保護膜４３に開口部を形成後、無電解めっき処理により第２めっき層４１を形成する。同様に、配線板１０の第２主面１１Ｂ側では、第１導体パッド２４に、第２めっき層４１を形成する（図５参照）。最後に、樹脂保護膜４３を搭載基板１００から除去し、図５および図６に示すように、電子部品８０を内蔵した搭載基板１００を得ることができる。

５．搭載基板１００の変形例について
図８は、図２に示す配線板１０の変形例に係る配線板１０Ａの要部拡大断面図である。図９（ａ）〜（ｄ）は、導体プレーン層３１Ａの露出した表面３６の外周部に形成された凹部３２を説明するための平面図である。本実施形態に係る配線板１０Ａが、図１に示す配線板と相違する点は、導体プレーン層３１Ａの上表面の露出した表面３６（すなわち、キャビティ３０の底面）に凹部３２が形成されている点である。

本実施形態では、凹部３２は、図９（ａ）に示すように、導体プレーン層３１Ａの露出した表面３６の外周部を周回するように形成されている。凹部３２は、ＣＯ₂レーザーによりキャビティ３０を形成する際に、この凹部３２を形成する箇所に照射強度を増加させたＣＯ₂レーザーを照射するにより凹部３２を形成することができる。凹部３２を設けることにより、電子部品８０を接着層３３を介してキャビティ３０内に搭載する際に、凹部３２に接着層３３の一部が入り込み、接着層３３にアンカー効果を作用することができる。この結果、導体プレーン層３１Ａから接着層３３に接着された電子部品８０が剥離することを抑制することができる。

なお、このようなアンカー効果を期待することができるのであれば、図９（ｂ），（ｃ）に示すように、凹部３２を、外周部の対向する一対の辺に沿って形成してもよい。また、図９（ｄ）に示すように、凹部３２を、露出した表面３６の外周部に形成し、さらに、露出した表面３６の中央にも形成してもよい。

図１０は、図２に示す配線板１０の変形例に係る配線板１０Ｂの要部拡大断面図である。本実施形態に係る配線板１０Ｂが、図１に示す配線板と相違する点は、キャビティの形状である。図１０に示すように、本実施形態に係るキャビティ３０は、キャビティ３０の底面から開口に向かって広がるように、傾斜面３７により形成されている。

このようなキャビティ３０を設けることにより、キャビティ３０内に電子部品８０を載置しやすくなる。さらに、搭載基板を製造する際には、電子部品８０とキャビティ３０の間に絶縁層（第４絶縁層の一部）が入り込み、電子部品８０をキャビティ３０内に固定するアンカー効果を期待することができる。

図１１は、図５に示す搭載基板１００の変形例に係る搭載基板１００Ａの断面図である。本実施形態に係る搭載基板１００Ａが、図５に示す搭載基板１００と相違する点は、電子部品８０を搭載基板に内蔵させていない点である。

具体的には、配線板１０に電子部品８０の上表面８０ａは露出しており、図５に示すような第４絶縁層２１で電子部品８０が覆われていない。さらに、搭載基板１００Ａの最表面には、第４導体層２２である導体パッドが形成されており、第４導体層２２は、第４導体ビア２５を介して第３導体層１６Ｃに接続されている。第４導体層２２（の導体パッド）の上表面と電子部品８０（導体パッド）の上表面とは、同一平面Ｆ上に形成されている。このように、第４導体層２２（の導体パッド）の上表面と電子部品８０（導体パッド）の上表面とを、同一平面Ｆ上に形成することにより、半導体素子９０，９１の実装性を高めることができる。

６．配線基板の変形例について
図１に示す実施形態では、配線板１０がコア基板１１を有する基板であったが、図１３（ｂ）に示すように、配線板１０Ｄのように、コア基板を有さない、所謂、コアレス基板であってもよい。このような配線板１０Ｄは、例えば、以下に示す方法により製造される。

まず、図１２（ａ）に示すように、キャリア５１の上表面に銅箔５２が積層されたキャリア付き銅箔５３を、支持基板５０の上に積層する。なお、キャリア５１と銅箔５２との間、及び、キャリア５１と支持基板５０との間には、図示しない接着層が形成されており、キャリア５１と銅箔５２との聞の接着力は、キャリア５１と支持基板５０との間の接着力よりも弱くなっている。

次に、銅箔５２の上に所定パターンのめっきレジストを形成されている。そして、電解めっき処理により、めっきレジストの非形成部に電解めっき膜を形成し、銅箔５２の上に、導体プレーン層３１Ａと導体回路層３１Ｂとを有する第２導体層１６Ｂを形成する（図１２（ｂ）参照）。

次に、第２導体層１６Ｂの上に、第３絶縁層１５Ｃを積層するとともに、第３絶縁層１５Ｃ内に第３導体ビア１８Ｃを形成し、第３絶縁層１５Ｃの上に第３導体層１６Ｃを積層する。導体回路層３１Ｂは、第３導体ビア１８Ｃを介して第３導体層１６Ｃに接続される（図１２（ｃ）参照）。

次に、第３導体層１６Ｃの上に外側絶縁層３４を積層し、レーザー加工によって、外側絶縁層３４と第３絶縁層１５Ｃとを貫通すると共に、導体プレーン層３１Ａを底面としてキャビティ３０を形成する。その後、導体プレーン層３１Ａの露出した表面３６にエッチングにより平滑化処理を行う（図１３（ａ）参照）。

最後に、キャリア付き銅箔のうちのキャリア５１と、支持基板５０とを剥離し、その後、銅箔５２をエッチング処理等により除去して、配線板１０Ｄが完成する（図１３（ｂ）参照）。

以上、本発明の実施の形態を詳述してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲における設計変更があっても、それらは本発明に含まれるものである。

たとえば、第１および第２実施形態の配線板では、外側から２番目に位置する第２導体層に、導体回路層と導体プレーン層とを形成したが、例えば、最外の導体層に、導体回路層と導体プレーン層とが形成される構成であってもよく、導体回路層と導体プレーン層が形成される層の位置は、特に限定されるものではない。

１０，１０Ａ，１０Ｂ，１０Ｄ キャビティ付き配線板（配線板）
１１ コア基板
１２ コア導体層
１３ スルーホール導体
１３Ａ スルーホール
１１Ｆ 第１主面
１１Ｂ 第２主面
１５Ａ 第１絶縁層
１５Ｂ 第２絶縁層
１５Ｃ 第３絶縁層
１６Ａ 第１導体層
１６Ｂ 第２導体層
１６Ｃ 第３導体層
１８Ａ 第１導体ビア
１８Ｂ 第２導体ビア
１８Ｃ 第３導体ビア
３１Ａ 導体プレーン層
３１ａ 上表面
３１Ｂ 導体回路層
３１ｂ 上表面
３４ 外側絶縁層
３６ 露出した表面
８０ 電子部品
１００，１００Ａ 電子部品搭載配線板（搭載基板）

Claims (20)

1. 導体回路層と導体プレーン層とを形成した導体層と、
   前記導体層に積層される絶縁層と、
   前記絶縁層を貫通して前記導体プレーン層の上表面の少なくとも一部を底面として露出させた電子部品搭載用のキャビティと、を備えるキャビティ付き配線板であって、
   前記導体プレーン層の上表面のうち露出した表面は、前記導体回路層の上表面よりも平滑な表面である。
2. 請求項１に記載のキャビティ付き配線板において、
   前記導体プレーン層の前記露出した表面は、エッチングされた表面である。
3. 請求項１または２に記載のキャビティ付き配線板において、
   前記露出した表面により形成された導体プレーン層の厚さは、前記導体回路層の厚さよりも薄くなっている。
4. 請求項１〜３のいずれか一項に記載のキャビティ付き配線板において、
   前記露出した表面の表面粗さは、中心線平均粗さＲａ０．１〜０．６μｍの範囲にあり、前記導体回路層の上表面の表面粗さは、中心線平均粗さＲａ０．５〜１．０μｍの範囲にある。
5. 請求項１〜４のいずれか一項に記載のキャビティ付き配線板において、
   前記キャビティ内に前記電子部品を搭載したときに、前記電子部品の上表面がキャビティ付き配線板の上表面よりも高い位置に配置されるような深さを、前記キャビティは有している。
6. 請求項１〜５のいずれか一項に記載のキャビティ付き配線板において、
   前記絶縁層の上に積層され、前記絶縁層を貫通する導体ビアを介して前記導体回路層と接続する外側導体層と、
   前記外側導体層の上に積層される絶縁材料からなる外側絶縁層と、をさらに有し、
   前記キャビティは、前記外側絶縁層と前記絶縁層とを貫通するように形成されている。
7. 請求項６に記載のキャビティ付き配線板において、
   前記外側絶縁層は、前記絶縁層よりも薄くなっている。
8. 請求項６または７に記載のキャビティ付き配線板において、
   前記外側絶縁層は、前記絶縁層と同じ材料である。
9. 請求項１〜８のいずれか一項に記載のキャビティ付き配線板において、
   前記キャビティの底面積は、前記導体プレーン層の上表面の面積よりも小さい。
10. 請求項１〜９のいずれか一項に記載のキャビティ付き配線板において、
    前記導体プレーン層の前記露出した表面の外周部に凹部が形成されている。
11. 請求項１〜１０のいずれか一項に記載のキャビティ付き配線板において、
    前記キャビティは、前記キャビティの底面から開口に向かって広がるように、形成されている。
12. 請求項１〜１１のいずれか一項に記載のキャビティ付き配線板において、
    前記導体プレーン層は、グランド層である。
13. 導体回路層と導体プレーン層とを形成した導体層の上に、絶縁層を積層する工程と、
    前記絶縁層を貫通して前記導体プレーン層の上表面のうち少なくとも一部を、底面として露出させる電子部品搭載用のキャビティを形成する工程、とを少なくとも含むキャビティ付き配線板の製造方法であって、
    前記キャビティを形成する工程の後に、前記導体プレーン層の上表面のうち露出した表面が、前記導体回路層の上表面よりも平滑な表面となるように、前記露出した表面に平滑化処理を行う。
14. 請求項１３に記載のキャビティ付き配線板の製造方法において、
    前記平滑化処理を、前記導体プレーン層の前記露出した表面をエッチングすることにより行う。
15. 請求項１３または１４に記載のキャビティ付き配線板の製造方法において、
    前記キャビティの形成をレーザー加工により行う。
16. 請求項１５に記載のキャビティ付き配線板の製造方法において、
    前記レーザー加工により、前記キャビティの形成と共に、前記導体プレーン層の前記露出した表面の外周部に凹部を形成する。
17. 請求項１５または１６に記載のキャビティ付き配線板の製造方法において、
    前記キャビティを形成する工程において、前記レーザー加工後に前記導体プレーン層の前記露出した表面にデスミア処理を行う。
18. 請求項１５〜１７のいずれか一項に記載のキャビティ付き配線板の製造方法において、
    前記レーザー加工を行う前に、前記絶縁層の上に導体ビアを介して前記導体回路層に接続される外側導体層を形成し、前記外側導体層の上に絶縁材料からなる外側絶縁層を形成する。
19. 請求項１３〜１８のいずれか一項に記載のキャビティ付き配線板の製造方法において、
    前記キャビティを形成する工程において、
    前記平滑化処理後の前記キャビティ内に前記電子部品を搭載したときに、前記電子部品の上表面が、キャビティ付き配線板の上表面よりも高い位置に配置されるような深さに、前記キャビティを形成する。
20. 請求項１３〜１９のいずれか一項に記載のキャビティ付き配線板の製造方法において、
    前記キャビティを形成する工程において、前記キャビティの底面から開口に向かって広がるように、前記キャビティを形成する。

Images