JP2019134138A - 電子部品内蔵基板及びその製造方法と電子部品装置 - Google Patents

電子部品内蔵基板及びその製造方法と電子部品装置 Download PDF

Info

Publication number
JP2019134138A
JP2019134138A JP2018017462A JP2018017462A JP2019134138A JP 2019134138 A JP2019134138 A JP 2019134138A JP 2018017462 A JP2018017462 A JP 2018017462A JP 2018017462 A JP2018017462 A JP 2018017462A JP 2019134138 A JP2019134138 A JP 2019134138A
Authority
JP
Japan
Prior art keywords
electronic component
insulating layer
cavity
via hole
wall surfaces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018017462A
Other languages
English (en)
Other versions
JP2019134138A5 (ja
JP6978335B2 (ja
Inventor
道郎 尾川
Michiro Ogawa
道郎 尾川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2018017462A priority Critical patent/JP6978335B2/ja
Priority to US16/263,196 priority patent/US10524361B2/en
Publication of JP2019134138A publication Critical patent/JP2019134138A/ja
Publication of JP2019134138A5 publication Critical patent/JP2019134138A5/ja
Application granted granted Critical
Publication of JP6978335B2 publication Critical patent/JP6978335B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration

Abstract

【課題】キャビティ内に電子部品を位置精度よく搭載できる新規な構造の電子部品内蔵基板を提供する。【解決手段】第１絶縁層３４と、第１絶縁層３４に形成された四角形のキャビティＣと、キャビティＣに配置された第１電子部品４０とを含み、キャビティＣは、隣り合う２つの内壁面Ｓ１と、２つの内壁面Ｓ１からそれぞれ内側に突出する突起部３４ａと、２つの内壁面Ｓ１の反対側に配置され、内側に向かって下方に傾斜する隣り合う２つの傾斜内壁面Ｓ２とを備え、第１電子部品４０が突起部３４ａに当接している。【選択図】図２０

Description

本発明は、電子部品内蔵基板及びその製造方法と電子部品装置に関する。
従来、半導体チップやキャパシタなどの電子部品が内蔵された電子部品内蔵基板がある。そのような電子部品内蔵基板では、多層配線層の層間絶縁層に形成されたキャビティに電子部品を搭載し、電子部品を埋め込む絶縁層を形成した後に、電子部品に配線層が接続される。
特開２０１３−５８６１９号公報 特開２０１４−１０７４３１号公報
後述する予備的事項で説明するように、半導体チップがキャビティ内で位置ずれして配置されると、半導体チップの接続端子に接続される第１パッドと、多層配線層に接続された第２パッドとの位置関係が設計仕様からずれることになる。
このため、第１パッド及び２パッドに別の半導体チップの接続端子を接続する際に、相互の位置がずれるため、接続の信頼性が低下する。
キャビティ内に電子部品を位置精度よく搭載できる新規な構造の電子部品内蔵基板及びその製造方法と電子部品装置を提供することを目的とする。
以下の開示の一観点によれば、第１絶縁層と、前記第１絶縁層に形成された四角形のキャビティと、前記キャビティに配置された電子部品とを有し、前記キャビティは、隣り合う２つの内壁面と、前記２つの内壁面からそれぞれ内側に突出する突起部と、前記２つの内壁面の反対側に配置され、内側に向かって下方に傾斜する隣り合う２つの傾斜内壁面とを有し、前記電子部品が前記キャビティの突起部に当接している電子部品内蔵基板が提供される。
また、その開示の他の観点によれば、第１絶縁層を備えた配線部材を用意する工程と、前記第１絶縁層に四角形のキャビティを形成する工程であって、前記キャビティは、隣り合う２つの内壁面と、前記２つの内壁面からそれぞれ内側に突出する突起部と、前記２つの内壁面の反対側に配置され、内側に向かって下方に傾斜する隣り合う２つの傾斜内壁面とを有して形成され、前記キャビティを形成する工程の後に、前記キャビティに電子部品を配置する工程と、前記配線部材を傾けることにより、前記電子部品を前記キャビティの突起部に当接させる工程とを有する電子部品内蔵基板の製造方法が提供される。
以下の開示によれば、電子部品内蔵基板では、第１絶縁層に四角形のキャビティが形成されている。キャビティは、隣り合う２つの内壁面と、それらの内壁面からそれぞれ内側に突出する突起部とを備えている。さらに、キャビティは、２つの内壁面の反対側に、内側に向かって下方に傾斜する隣り合う２つの傾斜内壁面を備えている。
キャビティの２つの傾斜内壁面は、電子部品をキャビティ内に搭載しやすくするために設けられている。また、電子部品がキャビティの突起部に当接して位置決めされている。これにより、電子部品を搭載する際の位置ずれがキャンセルされており、電子部品はキャビティ内に位置精度よく配置されている。
このため、電子部品の接続端子に接続される第１パッドの位置精度は、電子部品の横領域に配置された配線層に接続される第２パッドと同等になって相互に位置が整合される。これにより、別の電子部品の接続端子を第１パッド及び第２パッドに信頼性よく接続することができる。
図１（ａ）及び（ｂ）は予備的事項の電子部品内蔵基板の課題を説明するための平面図及び断面図（その１）である。 図２（ａ）及び（ｂ）は予備的事項の電子部品内蔵基板の課題を説明するための平面図及び断面図（その２）である。 図３は予備的事項の電子部品内蔵基板の課題を説明するための平面図（その３）である。 図４は実施形態の電子部品内蔵基板の製造方法を示す断面図（その１）である。 図５は実施形態の電子部品内蔵基板の製造方法を示す断面図（その２）である。 図６は実施形態の電子部品内蔵基板の製造方法を示す平面図（その３）である。 図７は図５及び図６のキャビティをレーザ加工で形成する方法を説明するための断面イメージ及び平面イメージである。 図８は実施形態の電子部品内蔵基板の製造方法を示す平面図（その４）である。 図９は実施形態の電子部品内蔵基板の製造方法を示す断面図（その５）である。 図１０は実施形態の電子部品内蔵基板の製造方法を示す断面図（その６）である。 図１１（ａ）及び（ｂ）は実施形態の電子部品内蔵基板の製造方法を示す平面図（その７）である。 図１２は実施形態の電子部品内蔵基板の製造方法を示す平面図（その８）である。 図１３は実施形態の電子部品内蔵基板の製造方法を示す平面図（その９）である。 図１４は実施形態の電子部品内蔵基板の製造方法を示す側面図（その１０）である。 図１５は実施形態の電子部品内蔵基板の製造方法を示す断面図（その１１）である。 図１６は実施形態の電子部品内蔵基板の製造方法を示す断面図（その１２）である。 図１７は実施形態の電子部品内蔵基板の製造方法を示す断面図（その１３）である。 図１８は実施形態の電子部品内蔵基板の製造方法を示す断面図（その１４）である。 図１９は実施形態の電子部品内蔵基板の製造方法を示す断面図（その１５）である。 図２０は実施形態の電子部品内蔵基板を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
本実施形態の説明の前に、基礎となる予備的事項について説明する。予備的事項の記載は、発明者の個人的な検討内容であり、公知技術ではない新規な技術内容を含む。
図１〜図３は予備的事項の電子部品内蔵基板の製造方法の課題を説明するための図である。予備的事項の電子部品内蔵基板の製造方法では、図１（ａ）及び（ｂ）に示すように、多層配線層の製造途中の配線層１００の上に層間絶縁層２００を形成する。さらに、層間絶縁層２００の上面から厚みの途中までレーザ加工によりキャビティＣを形成する。
次いで、図２（ａ）及び（ｂ）に示すように、マウンタ装置（不図示）に吸着された第１半導体チップ３００を、位置合わせマーク（不図示）を画像認識することにより、キャビティＣの底面に位置合わせして配置する。
このとき、レーザ加工でキャビティＣを形成する際の加工精度と、第１半導体チップ３００を搭載する際の位置ずれ（Ｘ、Ｙ、θ方向）とが組み合わさり、第１半導体チップ３００がキャビティＣ内で位置ずれして配置される。
実際には、図３の平面図に示すように、複数の製品領域Ｒを備えた多面取り用の基板４００が使用され、各製品領域ＲのキャビティＣに第１半導体チップ３００がそれぞれ搭載される。
このとき、多面取り用の基板４００の複数の製品領域Ｒの間で、キャビティＣ内での第１半導体チップ３００の位置ずれ方向が異なり、第１半導体チップ３００が相互にずれて配置される。
キャビティＣに配置された第１半導体チップ３００はその上に形成される絶縁層（不図示）に埋設される。そして、第１半導体チップ３００の接続端子３００ａにビアホールを介して接続される第１パッド（不図示）が接続端子３００ａの直上の絶縁層の上に形成される。
また、半導体チップ３００の横領域の絶縁層の上にビアホールを介して多層配線層に接続される第２パッド（不図示）が形成される。
半導体チップ３００がキャビティＣ内で位置ずれして配置されると、半導体チップ３００の接続端子３００ａの直上の第１パッドと、多層配線層に接続された第２パッドとの位置関係が設計仕様からずれることになる。このため、第１パッド及び２パッドに第２半導体チップの接続端子を接続する際に、相互の位置がずれるため、接続の信頼性が低下する。
また、第１半導体チップ３００の位置ずれによって第１半導体チップ３００とキャビティＣの内壁面との間隔が狭くなりすぎると、第１半導体チップ３００を埋め込む絶縁層を形成する際にボイドが発生しやすくなり、製造歩留りの低下の要因になる。
以下に説明する実施形態の電子部品内蔵基板及びその製造方法では、前述した不具合を解消することができる。
（実施形態）
図４〜図１７は実施形態の電子部品内蔵基板の製造方法を説明するための図、図１８は実施形態の電子部品内蔵基板を示す図、図１９及び図２０は実施形態の電子部品装置を説明するための図である。
以下、電子部品内蔵基板の製造方法を説明しながら、電子部品内蔵基板及び電子部品装置の構造を説明する。
実施形態の電子部品内蔵基板の製造方法では、まず、図４に示すような製造途中の配線部材１ａを用意する。配線部材１ａは多面取り用の大型基板であり、図４には、１つの製品領域Ｒが部分的に示されている。
配線部材１ａは、厚み方向の中央にコア基板１０を備えている。コア基板１０は、ガラスエポキシ樹脂などの絶縁材料から形成される。
コア基板１０の両面側に配線層２１がそれぞれ形成されている。コア基板１０には厚み方向に貫通するスルーホールＴＨが形成され、スルーホールＴＨ内に貫通導体ＴＣが充填されている。
そして、コア基板１０の両面側の配線層２１が貫通導体ＴＣを介して相互に接続されている。スルーホールＴＨはドリルやレーザなどで形成され、配線層２１及び貫通導体ＴＣは、フォトリソグラフィ及びめっき技術などを使用して形成される。配線層２１及び貫通導体ＴＣは、例えば、銅から形成される。
また、コア基板１０の両面側には、配線層２１を覆う絶縁層３１がそれぞれ形成されている。絶縁層３１は、エポキシ樹脂やポリイミド樹脂などの未硬化の樹脂シートを貼付し、加熱処理により樹脂シートを硬化させることにより形成される。
さらに、両面側の絶縁層３１には、配線層２１に到達するビアホールＶＨ１がそれぞれ形成されている。ビアホールＶＨ１は、絶縁層３１をレーザ加工することにより形成される。
あるいは、絶縁層３１を感光性樹脂から形成し、フォトリソグラフィに基づいて露光、現像を行うことによりビアホールＶＨ１を形成してもよい。絶縁層３１は、液状の樹脂を塗布して形成してもよい。以下に説明する他の絶縁層においても、同様な方法により形成される。
また、両面側の絶縁層３１の上に配線層２２がそれぞれ形成されている。両面側の配線層２２は、ビアホールＶＨ１内のビア導体を介して配線層２１にそれぞれ接続されている。
配線層２２は、セミアディティブ法などの各種の配線形成方法を用いて形成できる。セミアディティブ法を使用する場合は、まず、ビアホールＶＨ１の内面及び絶縁層３１の上にシード層を形成する。さらに、シード層の上に配線層２２に対応する開口部が設けられためっきレジスト層を形成する。
続いて、シード層をめっき給電経路に利用する電解めっきにより、ビアホールＶＨ１内からめっきレジスト層の開口部に金属めっき層を形成する。さらに、めっきレジスト層を剥離した後に、金属めっき層をマスクにしてシード層をエッチングする。
これにより、シード層及び金属めっき層から配線層２２が形成される。以下に説明する他の配線層においても、同様な方法により形成される。
また、両面側の絶縁層３１の上に配線層２２を覆う絶縁層３２がそれぞれ形成されている。両面側の絶縁層３２には、配線層２２に到達するビアホールＶＨ２がそれぞれ形成されている。
両面側の絶縁層３２の上に配線層２３がそれぞれ形成されている。配線層２３はビアホールＶＨ２内のビア導体を介して配線層２２に接続されている。
また同様に、両面側の絶縁層３２の上に配線層２３を覆う絶縁層３３がそれぞれ形成されている。両面側の絶縁層３３には、配線層２３に到達するビアホールＶＨ３がそれぞれ形成されている。両面側の絶縁層３３の上に配線層２４がそれぞれ形成されている。配線層２４はビアホールＶＨ３内のビア導体を介して配線層２３に接続されている。
さらに、両面側の絶縁層３３の上に配線層２４を覆う絶縁層３４がそれぞれ形成されている。上面側の絶縁層３４が第１絶縁層の一例である。このようにして、第１絶縁層を備えた配線部材を用意する。
図４の配線部材１ａの例では、コア基板１０の両面側に４層の配線層２１，２２，２３，２４を積層しているが、配線層の積層数は任意に設定することができる。
また、図４では、コア基板を有するリジッドタイプの配線部材を例示するが、コア基板を有さないフレキシブルタイプなどの各種の配線部材を使用することができる。
配線部材１ａは、キャビティが配置される部分の横領域に絶縁層３４（第１絶縁層の一例）で被覆された配線層２４（配線層の一例）を備えている。
次いで、図５に示すように、配線部材１ａの上面側の絶縁層３４をレーザ加工することにより、キャビティＣ（開口部）を形成する。絶縁層３４が厚み方向に貫通加工され、その下の絶縁層３３の上面が露出することでキャビティＣが形成される。
絶縁層３４を貫通加工し、さらにその下の絶縁層３３の厚みの途中まで加工することによりキャビティＣを形成してもよい。あるいは、絶縁層３４を上面から厚みの途中まで加工することによりキャビティＣを形成してもよい。キャビティＣの底面と配線層２３の上面との間に絶縁層が残される。
図６は、図５のキャビティＣを上側からみた部分平面図である。図６に示すように、キャビティＣは平面視において四角形で形成される。図５に図６を加えて参照すると、キャビティＣは、隣り合う２つの内壁面Ｓ１と、それらの内壁面Ｓ１からそれぞれ内側に向けて突出する突起部３４ａとを備えている。
突起部３４ａは半円柱状で形成され、平面視において、半円柱の直径部分がキャビティＣの内壁面Ｓ１に繋がっており、円弧部分がキャビティＣの内壁面Ｓ１から突出している。図５を参照すると、突起部３４ａはキャビティＣの内壁面Ｓ１と同じ高さで形成される。
絶縁層３４の厚み（キャビティＣの高さ）は、例えば、１００μｍ程度である。また、突起部３４ａの突出長さＬ（図６）は、例えば、６０μｍ程度である。
キャビティＣの突起部３４ａは、半導体チップを当接させて位置決めするガイドピンとして機能する。半導体チップを正確に位置決めするために、突起部３４ａは、２つの内壁面Ｓ１にそれぞれ２箇所に分離されて形成されている。
また、図５に図６を加えて参照すると、キャビティＣは、突起部３４ａが形成された２つの内壁面Ｓ１と反対側に、隣り合う２つの傾斜内壁面Ｓ２を備えている。傾斜内壁面Ｓ２は、外側から内側に向かって下方に傾斜するテーパー形状で形成される。キャビティＣの傾斜内壁面Ｓ２の傾斜角度θ（図５）は、３０°〜６０°の範囲、例えば、４５°に設定される。
例えば、絶縁層３４の厚みが１００μｍで、キャビティＣの傾斜内壁面Ｓ２の傾斜角度θが４５°に設定される場合は、傾斜内壁面Ｓ２の平面視での幅Ｗ（図６）は１００μｍとなる。
キャビティＣの傾斜内壁面Ｓ２は、半導体チップをキャビティＣ内に搭載しやすくするために形成される。
図７には、キャビティＣの傾斜内壁面Ｓ２を形成する方法が示されている。図７に示すように、レーザ光は、平行光ではなく集束する光であるため、レーザ光のビームの前方に向かって集束する。
本実施形態では、レーザ光の照射をその焦点（集光点）８が絶縁層３４の表面に対して光軸方向にずれるようにデフォーカスした状態で行なう。レーザとしては、例えば、炭酸ガスレーザ（ＣＯ２レーザ）が使用される。
図７の断面イメージを参照すると、レーザ光の照射をデフォーカス状態で行なうと、レーザの１回のショットで形成される加工穴９の上端の直径９Ａがジャストフォーカス時よりも大きくなり、加工穴９の下端の直径９Ｂはジャストフォーカス時とほぼ同じになる。ジャストフォーカスとは、レーザ光の焦点８を絶縁層３４の表面に合わせた状態である。
この特性を利用すると、レーザの１回のショットで形成される加工穴９の上端の直径９Ａが下端の直径９Ｂよりも大きく形成される。よって、加工穴９の内壁面は外側から内側に向けて下方向に傾斜するテーパー形状で形成される。例えば、加工穴９の上端の直径９Ａは、下端の直径９Ｂの２倍程度になる。
図７の平面イメージのように、レーザ光の照射をデフォーカス状態とし、キャビティＣの傾斜内壁面Ｓ２になる２つの線状領域に対応する絶縁層３４に対してレーザ加工を順次行っていく。
絶縁層３４に対して加工穴９の一部が重なるようにレーザのショットを水平方向に順次ずらしてレーザ照射することにより、多数の加工穴９が連通してキャビティＣの傾斜内壁面Ｓ２が得られる。
傾斜内壁面Ｓ２以外の領域のキャビティＣを形成するためのレーザ加工は、レーザ光の焦点８を絶縁層３４の表面にジャストフォーカスにした状態で行われる。このため、傾斜内壁面Ｓ２以外のキャビティＣの内壁面Ｓ１は、垂直面又は垂直面に近いテーパーの緩い傾斜面となって形成される。
レーザ加工でキャビティＣを形成することにより、キャビティＣの内壁面Ｓ１にそれと同じ高さの半円柱状の突起部３４ａを容易に形成することができる。
あるいは、ルータなどの機械加工とレーザ加工とを組み合せることにより、上記した構造のキャビティＣを形成してもよい。
図８には、配線部材１ａの全体の様子が示されている。図８に示すように、配線部材１ａには複数の製品領域Ｒが区画されており、各製品領域Ｒに、突起部３４ａが設けられた内壁面Ｓ１と、傾斜内壁面Ｓ２とを備えたキャビティＣがそれぞれ形成される。
次いで、図９に示すように、表面側に接続端子４２を備えた第１半導体チップ４０と、マウンタ装置６とを用意し、マウンタ装置６に第１半導体チップ４０の表面側を吸着させる。第１半導体チップ４０の背面には未硬化の接着剤（不図示）が塗布されている。
第１半導体チップ４０は、第１電子部品の一例であり、キャパシタ素子、抵抗素子、インダクタ素子などの各種の電子部品を使用することができる。
上記した図８の配線部材１ａの各製品領域Ｒの周囲にはアライメントマーク（不図示）が形成されており、マウンタ装置６はそのアライメントマークを認識する画像認識手段を備えている。
図９に示すように、第１半導体チップ４０を吸着したマウンタ装置６が配線部材１ａのアライメントマークを画像認識することに基づいて、第１半導体チップ４０を配線部材１ａのキャビティＣに位置合わせする。
そして、図１０に示すように、マウンタ装置６に吸着された第１半導体チップ４０の背面を配線部材１ａのキャビティＣの底面に配置し、マウンタ装置６を第１半導体チップ４０から取り外す。
図１０の例では、第１半導体チップ４０の全体の厚みがキャビティＣの深さより厚くなっており、第１半導体チップ４０の表面が絶縁層３４の表面より多少高い位置に配置される。
マウンタ装置６は画像認識による位置合わせ機能を備えているが、各装置仕様により一定の位置ずれが発生する（例えば、±１５μｍ）。
本実施形態では、キャビティＣが一方側に２つの傾斜内壁面Ｓ２を備えることで、キャビティＣの開口寸法が大きくなっているため、第１半導体チップ４０を搭載しやすくなる。
図１１（ａ）に示すように、マウンタ装置６で第１半導体チップ４０をキャビティＣに搭載する際には、キャビティＣの中央部に第１半導体チップ４０が配置されるように位置合わせする。図１１（ｂ）には、位置ずれによって第１半導体チップ４０の２辺がキャビティＣの傾斜内壁面Ｓ２の上に配置された例が示されている。
第１半導体チップ４０をキャビティＣに搭載する際には、第１半導体チップ４０がキャビティＣの突起部３４ａに接触しないように突起部３４ａと間隔を空けて配置される。
さらに、後述するように、第１半導体チップ４０をキャビティＣに搭載した後に、キャビティＣの他方側の２つの内壁面Ｓ１に形成された突起部３４ａに第１半導体チップ４０を移動させて当接させる。
これにより、第１半導体チップ４０がキャビティＣ内の基準位置に位置決めされて配置される。このように、キャビティＣの２つの内壁面Ｓ１に形成された突起部３４ａが第１半導体チップ４０を位置決めするガイドピンとして機能する。
図１２には、配線部材１ａの全体の様子が示されている。図１２に示すように、配線部材１ａの各製品領域ＲのキャビティＣにマウンタ装置６によって第１半導体チップ４０が位置合わせされて配置される。
実際には、配線部材１ａの各製品領域ＲのキャビティＣに配置される各第１半導体チップ４０は、相互に違う方向（Ｘ、Ｙ、θ方向）に位置ずれして配置される。
次に、キャビティＣに搭載した第１半導体チップ４０を２つの内壁面Ｓ１に形成された突起部３４ａに当接させる方法について説明する。図１３に示すように、図１２の配線部材１ａをキャビティＣの突起部３４ａが形成された２つの内壁面Ｓ１がＶ字状に配置されるように回転させる。
さらに、キャビティＣの突起部３４ａが形成された２つの内壁面Ｓ１が下側になり、２つの傾斜内壁面Ｓ２が上側になるように、配線部材１ａを傾ける。
図１４に示すように、図１３の配線部材１ａは支持部材５２に連結された傾斜ステージ５０の上に固定され、傾斜ステージ５０を傾けることにより、図１３のように、配線部材１ａが傾けられる。
これにより、図１３の部分拡大図を参照すると、重力によって第１半導体チップ４０の隣り合う２辺が配線部材１ａのキャビティＣの２つの内壁面Ｓ１に形成された突起部３４ａに移動して当接する。
これにより、図１３に示すように、複数の第１半導体チップ４０が配線部材１ａの各キャビティＣ内の同じ位置にそれぞれ位置決めされて配置される。その後に、第１半導体チップ４０の背面に塗布された未硬化の接着剤を加熱処理することにより完全に硬化させる。
第１半導体チップ４０の背面とキャビティＣの底面と間に接着剤が介在した状態で第１半導体チップ４０を移動させて突起部３４ａに当接させるため、接着剤として、低粘度タイプの熱硬化型接着剤が使用される。
あるいは、第１半導体チップ４０の背面に接着剤を設けずに、キャビティＣの底面に接着剤を塗布してもよい。
以上のように、マウンタ装置６で第１半導体チップ４０を配線部材１ａのキャビティＣに搭載する際に、一定の位置ずれが生じる。しかし、本実施形態では、配線部材１ａを傾けることにより、重力によって第１半導体チップ４０をキャビティＣの内壁面Ｓ１の突起部３４ａに当接させて位置決めしている。
このようにすることにより、マウンタ装置６で第１半導体チップ４０をキャビティＣに搭載する際の位置ずれがキャンセルされる。よって、第１半導体チップ４０の設計仕様からの位置ずれ量は、絶縁層３４をレーザ加工してキャビティＣの突起部３４ａを形成する際の加工精度のみに依存する。
このため、キャビティＣ内での第１半導体チップ４０の接続端子４２の位置ずれ量が小さくなり、設計仕様からの位置ずれをより小さく抑えることができる。
また、配線部材１ａの複数のキャビティＣの間で、第１半導体チップ４０の接続端子４２がほぼ同じ位置に配置されるため、多面取りの大型基板を使用する際の製造歩留りを向上させることができる。
また、配線部材１ａのキャビティＣは、突起部３４ａが形成された２つの内壁面Ｓ１と反対側に、２つの傾斜内壁面Ｓ２を備えている。このため、キャビティＣの開口寸法が大きくなるため、第１半導体チップ４０を搭載しやすくなる。
また、キャビティＣの傾斜内壁面Ｓ２の傾斜角度θが小さい場合は、第１半導体チップ４０の外周がキャビティＣの傾斜内壁面Ｓ２に留まって配置されることがある。この場合でも、配線部材１ａを傾けることにより、第１半導体チップ４０を傾斜内壁面Ｓ２から突起部３４ａ側に滑らせて位置決めすることができる。
このように、第１半導体チップ４０の外周がキャビティＣの傾斜内壁面Ｓ２に配置される場合でも、第１半導体チップ４０の外周がキャビティＣの傾斜内壁面Ｓ２から底面に移動して水平に配置される。
次いで、図１５に示すように、第１半導体チップ４０及び絶縁層３４の上に絶縁層３５を形成する。絶縁層３５が第２絶縁層の一例である。絶縁層３５は、未硬化の樹脂フィルを第１半導体チップ４０及び絶縁層３４の上に真空ラミネータにより加圧・加熱しながら積層することにより形成される。
これにより、第１半導体チップ４０と、キャビティＣの内壁面Ｓ１及び傾斜内壁面Ｓ２との間に絶縁層３５が充填され、絶縁層３５は上面が平坦になって形成される。
第１半導体チップ４０はキャビティＣ内に位置精度よく配置されるため、第１半導体チッ４０とキャビティＣの内壁面Ｓ１との間隔が狭くなりすぎることがない。よって、第１半導体チップ４０を埋め込む絶縁層３５を形成する際にボイドが発生することが防止される。
また、第１半導体チップ４０とキャビティＣの傾斜内壁面Ｓ２との間は間隔が広くなるため、絶縁層３５をさらに信頼性よく充填することができる。
未硬化の樹脂フィルムを積層して絶縁層３５を形成する際に、キャビティＣの傾斜内壁面Ｓ２側から突起部３４ａ側に向けて樹脂フィルムを貼り付けることが好ましい。
前述した図１３の部分拡大図を参照して説明すると、配線部材１ａのキャビティＣの傾斜内壁面Ｓ２側からキャビティＣの突起部３４ａが形成された内壁面Ｓ１側（矢印方向）に向けて樹脂フィルムが貼り付けられる。
これにより、樹脂フィルムを貼り付ける際に、第１半導体チップ４０にキャビティＣの突起部３４ａ側に押される力がかかる。しかし、第１半導体チップ４０は突起部３４ａに当接しているため、樹脂フィルムを貼り付ける際に第１半導体チップ４０が移動して位置ずれするおそれがない。
次いで、図１６に示すように、絶縁層３５及び絶縁層３４をレーザ加工することにより、配線層２４に到達するビアホールＶＨ４を形成する。また、絶縁層３５をレーザ加工することにより、第１半導体チップ４０の接続端子４２に到達するビアホールＶＨ５を形成する。
第１半導体チップ４０上のビアホールＶＨ５が第１ビアホールの一例であり、配線層２４上のビアホールＶＨ４が第２ビアホールの一例である。
さらに、コア基板１０の下面側の絶縁層３４に、配線層２４に到達するビアホールＶＨ４を形成する。
続いて、図１７に示すように、上面側の絶縁層３５の上に配線層２５を形成する。配線層２５はビアホールＶＨ４内のビア導体を介して配線層２４に接続される。また、配線層２５はビアホールＶＨ５内のビア導体を介して第１半導体チップ４０の接続端子４２に接続される。
配線層２５は、第１半導体チップ４０の接続端子４２の直上に配置される第１パッドＰ１と、下側の配線層２４に接続される第２パッドＰ２とを備えて形成される。
前述したように、第１半導体チップ４０は、キャビティＣの突起部３４ａに当接することにより、キャビティＣ内に位置精度よく配置されている。
これにより、第１半導体チップ４０の接続端子４２に接続された第１パッドＰ１（ビアホールＶＨ５）と、第１半導体チップ４０の横領域に配置された配線層２４に接続された第２パッドＰ２（ビアホールＶＨ４）とが位置精度よく配置される。
また、下面側の絶縁層３４の上に、ビアホールＶＨ４内のビア導体を介して配線層２４に接続される配線層２５を形成する。
次いで、図１８に示すように、上面側の絶縁層３５の上に、第１パッドＰ１及び第２パッドＰ２の上に開口部３６ａが設けられたソルダレジスト層３６が形成される。
また同様に、下面側の絶縁層３４の上に、配線層２５の接続部上に開口部３７ａが設けられたソルダレジスト層３７が形成される。以上により、実施形態の電子部品内蔵基板１が製造される。
次に、図１８の電子部品内蔵基板１を使用して電子部品装置を構築する方法について説明する。
図１９に示すように、下面側に接続端子６２を備えた第２半導体チップ６０を用意する。そして、第２半導体チップ６０の接続端子６２をはんだなどのバンプ電極６３によって電子部品内蔵基板１の第１パッドＰ１及び第２パッドＰ２にフリップチップ接続する。第２半導体チップ６０が第２電子部品の一例である。
このとき、前述したように、電子部品内蔵基板１の第１パッドＰ１及び第２パッドＰ２は、第２半導体チップ６０の接続端子６２に対応するように位置精度よく配置されている。このため、第２半導体チップ６０の接続端子６２を第１パッドＰ１及び第２パッドＰ２に信頼性よく接続することができる。
さらに、第２半導体チップ６０と電子部品内蔵基板１との間にアンダーフィル樹脂６４を充填する。
その後に、図２０に示すように、図１９の構造体を前述した各製品領域Ｒが得られるように切断した後に、下面側の配線層２５の接続部にはんだボールを搭載するなどして外部接続端子Ｔを形成する。以上により、実施形態の電子部品装置２が得られる。
図２０に示すように、電子部品装置２は、電子部品内蔵基板１に第２半導体チップ６０が接続されて構築される。電子部品内蔵基板１は、前述した図４で説明した配線部材１ａを備えている。配線部材１ａの絶縁層３４に平面視で四角形のキャビティＣが形成されている。絶縁層３４が第１絶縁層の一例である。
前述した図６で説明したように、キャビティＣは、隣り合う２つの内壁面Ｓ１と、それらの内壁面Ｓ２からそれぞれ内側に突出する突起部３４ａとを備えている。また、キャビティＣは、２つの内壁面Ｓ１の反対側に、内側に向かって下方に傾斜する隣り合う２つの傾斜内壁面Ｓ２を備えている。
そして、第１半導体チップ４０（第１電子部品）がキャビティＣに配置され、キャビティＣの内壁面Ｓ１に形成された突起部３４ａに当接している。
このようにして、第１半導体チップ４０を搭載する際に生じる位置ずれがキャンセルされており、第１半導体チップ４０が位置精度よくキャビティＣ内に配置されている。
配線部材１ａでは、第１半導体チップ４０の横領域に多層配線層の一部の配線層２４が形成されており、配線層２４は絶縁層３４で被覆されている。
さらに、絶縁層３４及び第１半導体チップ４０の上に絶縁層３５が形成されている。絶縁層３５が第２絶縁層の一例である。
また、絶縁層３５に、第１半導体チップ４０の接続端子４２に到達するビアホールＶＨ５が形成されている。ビアホールＶＨ５が第１ビアホールの一例である。さらに、絶縁層３５及び絶縁層３４に、配線層２４に到達するビアホールＶＨ４が形成されている。ビアホールＶＨ４が第２ビアホールの一例である。
そして、絶縁層３５の上に、ビアホールＶＨ５内のビア導体を介して第１半導体チップ４０の接続端子４２に接続された第１パッドＰ１が形成されている。また、絶縁層３５の上に、ビアホールＶＨ４内のビア導体を介して配線層２４に接続された第２パッドＰ２が形成されている。
また、絶縁層３５の上に、第１パッドＰ１及び第２パッドＰ２の上に開口部３６ａが設けられたソルダレジスト層３６が形成されている。
配線部材１ａの下面側では、絶縁層３４に配線層２４の接続部に到達するビアホールＶＨ４が形成されている。絶縁層３４の下面にビアホールＶＨ４内のビア導体を介して配線層２４に接続された配線層２５が形成されている。
また、絶縁層３４の下面に、配線層２５の接続部上に開口部３７ａが設けられたソルダレジスト層３７が形成されている。ソルダレジスト層３７の開口部３７ａ内の配線層２５に外部接続端子Ｔが形成されている。以上のようにして、実施形態の電子部品内蔵基板１が構築されている。
さらに、電子部品内蔵基板１の第１パッドＰ１及び第２パッドＰ２に第２半導体チップ６０（第２電子部品）の接続端子６２がバンプ電極６３によってフリップチップ接続されている。また、第２半導体チップ６０と電子部品内蔵基板１との間にアンダーフィル樹脂６４が充填されている。これにより、実施形態の電子部品装置２が構築されている。
前述したように、本実施形態の電子部品内蔵基板１では、キャビティＣは、突起部３４ａが形成された隣り合う２つの内壁面Ｓ１と、その反対側に配置された隣り合う２つの傾斜内壁面Ｓ２とを備えている。
キャビティＣの傾斜内壁面Ｓ２は第１半導体チップ４０を搭載しやすくするために形成されている。第１半導体チップ４０はキャビティＣの突起部３４ａに当接して位置決めされている。
これにより、第１半導体チップ４０の設計仕様からの位置ずれ量は、絶縁層３４をレーザ加工してキャビティＣの突起部３４ａを形成する際の加工精度のみに依存するため、小さく抑えられる。
よって、第１半導体チップ４０の接続端子４２に接続される第１パッドＰ１（ビアホールＶＨ５）の位置精度は、第１半導体チップ４０の横領域に配置された配線層２４に接続された第２パッドＰ２（ビアホールＶＨ４）と同等になって相互に位置が整合される。
これにより、第２半導体チップ６０の接続端子６２を電子部品内蔵基板１の第１パッドＰ１及び第２パッドＰ２に信頼性よく接続できるため、電子部品装置２の信頼性を向上させることができる。
また、特に多面取りの大型基板を使用して電子部品内蔵基板１及び電子部品装置２を製造する際に、製造歩留りの向上に寄与し、低コスト化を図ることができる。
１…電子部品内蔵基板、１ａ…配線部材、２…電子部品装置、６…マウンタ装置、８…焦点、９…加工穴、１０…コア基板、２１，２２，２３，２４，２５…配線層、３１，３２，３３，３４，３５…絶縁層、３４ａ…突起部、３６，３７…ソルダレジスト層、３６ａ，３７ａ…開口部、１０…コア基板、４０…第１半導体チップ、４２，６２…接続端子、５０…傾斜ステージ、５２…支持部材、６０…第２半導体チップ、６３…バンプ電極、６４…アンダーフィル樹脂、Ｃ…キャビティ、Ｐ１…第１パッド、Ｐ２…第２パッド、Ｒ…製品領域、Ｓ１…内壁面、Ｓ２…傾斜内壁面、Ｔ…外部接続端子、ＴＣ…貫通導体、ＴＨ…スルーホール、ＶＨ１，ＶＨ２，ＶＨ３，ＶＨ４，ＶＨ５…ビアホール。

Claims (10)

  1. 第１絶縁層と、
    前記第１絶縁層に形成された四角形のキャビティと、
    前記キャビティに配置された電子部品と
    を有し、
    前記キャビティは、
    隣り合う２つの内壁面と、
    前記２つの内壁面からそれぞれ内側に突出する突起部と、
    前記２つの内壁面の反対側に配置され、内側に向かって下方に傾斜する隣り合う２つの傾斜内壁面と
    を有し、
    前記電子部品が前記キャビティの突起部に当接していることを特徴とする電子部品内蔵基板。
  2. 前記電子部品の横領域に配置され、前記第１絶縁層で被覆された配線層と、
    前記第１絶縁層及び前記電子部品の上に形成された第２絶縁層と
    前記第２絶縁層に形成され、前記電子部品の接続端子に到達する第１ビアホールと、
    前記第２絶縁層及び前記第１絶縁層に形成され、前記配線層に到達する第２ビアホールと、
    前記第２絶縁層の上に形成され、前記第１ビアホールを介して前記電子部品の接続端子に接続される第１パッドと、
    前記第２絶縁層の上に形成され、前記第２ビアホールを介して前記配線層に接続される第２パッドと
    を有することを特徴とする請求項１に記載の電子部品内蔵基板。
  3. 前記突起部は、半円柱状で形成され、かつ、前記キャビティの内壁面と同じ高さで形成されることを特徴とする請求項１又は２に記載の電子部品内蔵基板。
  4. 前記突起部は、前記２つの内壁面にそれぞれ２箇所に分離されて形成されていることを特徴とする請求項１乃至３のいずれか一項に記載の電子部品内蔵基板。
  5. 第１絶縁層と、
    前記第１絶縁層に形成された四角形のキャビティと、
    前記キャビティに配置された第１電子部品と、
    前記第１電子部品の横領域に配置され、前記第１絶縁層で被覆された配線層と、
    前記第１絶縁層及び前記第１電子部品の上に形成された第２絶縁層と
    前記第２絶縁層に形成され、前記第１電子部品の接続端子に到達する第１ビアホールと、
    前記第２絶縁層及び前記第１絶縁層に形成され、前記配線層に到達する第２ビアホールと、
    前記第２絶縁層の上に形成され、前記第１ビアホールを介して前記第１電子部品の接続端子に接続される第１パッドと、
    前記第２絶縁層の上に形成され、前記第２ビアホールを介して前記配線層に接続される第２パッドと
    を有し、
    前記キャビティは、
    隣り合う２つの内壁面と、
    前記２つの内壁面からそれぞれ内側に突出する突起部と、
    前記２つの内壁面の反対側に配置され、内側に向かって下方に傾斜する隣り合う２つの傾斜内壁面と
    を有し、
    前記第１電子部品が前記キャビティの突起部に当接している電子部品内蔵基板と、
    前記電子部品内蔵基板の第１パッド及び第２パッドに接続された第２電子部品と
    を有することを特徴とする電子部品装置。
  6. 第１絶縁層を備えた配線部材を用意する工程と、
    前記第１絶縁層に四角形のキャビティを形成する工程であって、
    前記キャビティは、
    隣り合う２つの内壁面と、
    前記２つの内壁面からそれぞれ内側に突出する突起部と、
    前記２つの内壁面の反対側に配置され、内側に向かって下方に傾斜する隣り合う２つの傾斜内壁面とを有して形成され、
    前記キャビティを形成する工程の後に、
    前記キャビティに電子部品を配置する工程と、
    前記配線部材を傾けることにより、前記電子部品を前記キャビティの突起部に当接させる工程とを有することを特徴とする電子部品内蔵基板の製造方法。
  7. 前記配線部材を用意する工程において、
    前記配線部材は、前記キャビティが配置される部分の横領域に、前記第１絶縁層で被覆された配線層を備え、
    前記電子部品を前記キャビティの突起部に当接させる工程の後に、
    前記第１絶縁層及び前記電子部品の上に、第２絶縁層を形成する工程と、
    前記第２絶縁層に、前記電子部品の接続端子に到達する第１ビアホールを形成すると共に、前記第２絶縁層及び前記第１絶縁層に、前記配線層に到達する第２ビアホールを形成する工程と、
    前記第２絶縁層の上に、前記第１ビアホールを介して前記電子部品の接続端子に接続される第１パッドと、前記第２ビアホールを介して前記配線層に接続される第２パッドとを形成する工程と
    を有することを特徴とする請求項６に記載の電子部品内蔵基板の製造方法。
  8. 前記第２絶縁層を形成する工程において、
    前記キャビティの傾斜内壁面側から突起部側に向けて樹脂フィルムを貼り付けることを特徴とする請求項７に記載の電子部品内蔵基板の製造方法。
  9. 前記キャビティの傾斜内壁面は、前記第１絶縁層をレーザで加工することによって形成され、
    前記レーザの照射を前記第１絶縁層の表面に対してデフォーカスした状態で行うことにより、前記傾斜内壁面が得られることを特徴とする請求項６乃至８のいずれか一項に記載の電子部品内蔵基板の製造方法。
  10. 前記キャビティを形成する工程において、
    前記突起部は、半円柱状で形成され、かつ、前記キャビティの内壁面と同じ高さで形成されることを特徴とする請求項６乃至９のいずれか一項に記載の電子部品内蔵基板の製造方法。
JP2018017462A 2018-02-02 2018-02-02 電子部品内蔵基板及びその製造方法と電子部品装置 Active JP6978335B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018017462A JP6978335B2 (ja) 2018-02-02 2018-02-02 電子部品内蔵基板及びその製造方法と電子部品装置
US16/263,196 US10524361B2 (en) 2018-02-02 2019-01-31 Electronic component-embedded substrate and electronic component device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018017462A JP6978335B2 (ja) 2018-02-02 2018-02-02 電子部品内蔵基板及びその製造方法と電子部品装置

Publications (3)

Publication Number Publication Date
JP2019134138A true JP2019134138A (ja) 2019-08-08
JP2019134138A5 JP2019134138A5 (ja) 2021-01-28
JP6978335B2 JP6978335B2 (ja) 2021-12-08

Family

ID=67477144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018017462A Active JP6978335B2 (ja) 2018-02-02 2018-02-02 電子部品内蔵基板及びその製造方法と電子部品装置

Country Status (2)

Country Link
US (1) US10524361B2 (ja)
JP (1) JP6978335B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6120051U (ja) * 1984-07-09 1986-02-05 株式会社東芝 半導体装置の外囲器
JP2004153155A (ja) * 2002-10-31 2004-05-27 Ngk Spark Plug Co Ltd セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法
JP2014107431A (ja) * 2012-11-28 2014-06-09 Ibiden Co Ltd 電子部品内蔵配線板、及び、電子部品内蔵配線板の製造方法
US20150156881A1 (en) * 2013-11-29 2015-06-04 Ibiden Co., Ltd. Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
JP2015185828A (ja) * 2014-03-26 2015-10-22 イビデン株式会社 電子部品内蔵多層配線板およびその製造方法
JP2016033975A (ja) * 2014-07-31 2016-03-10 イビデン株式会社 電子部品内蔵配線板およびその製造方法
JP2016122728A (ja) * 2014-12-25 2016-07-07 イビデン株式会社 キャビティ付き配線板及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI246612B (en) * 2004-10-12 2006-01-01 Phoenix Prec Technology Corp Structure having embedded optical electronic components
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP2012079994A (ja) * 2010-10-05 2012-04-19 Yamaichi Electronics Co Ltd 部品内蔵プリント配線板およびその製造方法
JP5635958B2 (ja) 2011-09-08 2014-12-03 日本特殊陶業株式会社 部品内蔵配線基板及びその製造方法
US9113574B2 (en) * 2012-10-25 2015-08-18 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
US9113573B2 (en) * 2012-11-21 2015-08-18 Intel Corporation Molded insulator in package assembly
KR102080663B1 (ko) * 2013-07-15 2020-02-24 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6120051U (ja) * 1984-07-09 1986-02-05 株式会社東芝 半導体装置の外囲器
JP2004153155A (ja) * 2002-10-31 2004-05-27 Ngk Spark Plug Co Ltd セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法
JP2014107431A (ja) * 2012-11-28 2014-06-09 Ibiden Co Ltd 電子部品内蔵配線板、及び、電子部品内蔵配線板の製造方法
US20150156881A1 (en) * 2013-11-29 2015-06-04 Ibiden Co., Ltd. Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
JP2015106610A (ja) * 2013-11-29 2015-06-08 イビデン株式会社 電子部品内蔵基板、電子部品内蔵基板の製造方法
JP2015185828A (ja) * 2014-03-26 2015-10-22 イビデン株式会社 電子部品内蔵多層配線板およびその製造方法
JP2016033975A (ja) * 2014-07-31 2016-03-10 イビデン株式会社 電子部品内蔵配線板およびその製造方法
JP2016122728A (ja) * 2014-12-25 2016-07-07 イビデン株式会社 キャビティ付き配線板及びその製造方法

Also Published As

Publication number Publication date
JP6978335B2 (ja) 2021-12-08
US20190246502A1 (en) 2019-08-08
US10524361B2 (en) 2019-12-31

Similar Documents

Publication Publication Date Title
JP5175719B2 (ja) 回路基板構造の製造方法及び回路基板構造
JP5395360B2 (ja) 電子部品内蔵基板の製造方法
JP6465386B2 (ja) 配線基板及び電子部品装置と配線基板の製造方法及び電子部品装置の製造方法
US20070108610A1 (en) Embedded semiconductor device substrate and production method thereof
KR100853631B1 (ko) 다층 반도체 디바이스의 조립 지그 장치 및 제조 방법
US20190139877A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP2007281160A (ja) 回路部品内蔵モジュールおよび該回路部品内蔵モジュールの製造方法
JP4950743B2 (ja) 積層配線基板及びその製造方法
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
KR101068466B1 (ko) 적층용 단위 기판의 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법
JP2018032661A (ja) プリント配線板およびその製造方法
JP6978335B2 (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
JP2017063102A (ja) プリント配線板およびその製造方法
KR20190068421A (ko) 배선 기판 및 그 제조 방법
TWI572258B (zh) 內埋式元件封裝結構的製作方法
JP2013041926A (ja) 部品内蔵基板の製造方法
KR101501902B1 (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
JP4596053B2 (ja) 半導体装置の製造方法および半導体構成体組立体
JP2017069446A (ja) プリント配線板およびその製造方法
JP4562881B2 (ja) 半導体モジュールの製造方法
JP2005268416A (ja) プリント配線基板およびその製造方法
US9859632B2 (en) Composite substrate and rigid substrate
KR101811941B1 (ko) 칩 내장형 회로기판 제조방법
EP2161747A1 (en) Electronic component package and method of manufacturing the same
JP2017069445A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211111

R150 Certificate of patent or registration of utility model

Ref document number: 6978335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150