JP5175719B2 - 回路基板構造の製造方法及び回路基板構造 - Google Patents

回路基板構造の製造方法及び回路基板構造 Download PDF

Info

Publication number
JP5175719B2
JP5175719B2 JP2008516356A JP2008516356A JP5175719B2 JP 5175719 B2 JP5175719 B2 JP 5175719B2 JP 2008516356 A JP2008516356 A JP 2008516356A JP 2008516356 A JP2008516356 A JP 2008516356A JP 5175719 B2 JP5175719 B2 JP 5175719B2
Authority
JP
Japan
Prior art keywords
circuit board
conductor pattern
conductor
layer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008516356A
Other languages
English (en)
Other versions
JP2008544511A (ja
Inventor
トーオミネン リスト
イーホ−ラ アンティ
パーム ペッテリ
Original Assignee
イムベラ エレクトロニクス オサケユキチュア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イムベラ エレクトロニクス オサケユキチュア filed Critical イムベラ エレクトロニクス オサケユキチュア
Publication of JP2008544511A publication Critical patent/JP2008544511A/ja
Application granted granted Critical
Publication of JP5175719B2 publication Critical patent/JP5175719B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1438—Treating holes after another process, e.g. coating holes after coating the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、回路基板構造の製造方法に関するものである。
製造した回路基板構造は、例えば、回路基板、多層回路基板、部品パッケージ又は電子モジュールの一部を形成することができる。
回路基板構造は、少なくとも一層の導体パターンと、該導体パターンに電気的に接続した少なくとも一つの部品とを具えるタイプとすることができる。
また、回路基板構造は、少なくとも二層の導体パターンを少なくとも具え且つ第一の層の導体を第二の層の導体と電気的に接続させる少なくとも一つのビアを具えるタイプとすることもできる。
従って、本発明は、多層回路基板の製造方法に関するものである。また、本発明は、導体パターンに接続した部品の少なくとも一つが絶縁材料層で囲まれる多層回路基板の製造方法に関するものである。更に、このような解決策は、代わりに、埋設部品、埋め込み部品又ははめ込み部品を含む回路基板構造又はモジュール構造とも称される。部品を囲む絶縁材料層は、一般に回路基板又はモジュールの基本構造の一部であり、回路基板又はモジュールの最内導体層の支持材を形成する。
米国特許出願公開第２００５／０００１３３１号では、回路基板構造の製造方法が開示されるが、ここでは、第一に、絶縁層とその表面に導体パターンとを具える回路基板を製造する。この後、適切なフリップチップ実装法によって、回路基板表面の導体パターンに半導体部品を取り付ける。この取り付けは、半導体部品表面の接触バンプを介して行われる。上記米国特許出願に記載の方法では、部品の取り付け後の回路基板上にパターン形成された絶縁材料層やパターン形成されていない絶縁材料層を積層し、それらの上部に導体パターン層を更に積層する。
米国特許第６,０３８,１３３号及び第６,４８９,６８５号並びに米国特許出願公開第２００２／０１１７７４３号は、取り外し可能な薄膜の表面に導体パターンを作製し、該導体パターンにフリップチップ実装法によって半導体部品を取り付ける方法を開示する。この後、その部品を絶縁材料層で囲み、取り外し可能な薄膜を取り除く。
また、上述した米国特許第６,０３８,１３３号及び米国特許出願公開第２００２／０１１７７４３号は、導体パターンの代わりに、後の加工段階で導体箔の導体パターンが形成される一体化した導体箔に、フリップチップ法によって部品を取り付ける方法を開示する。また、これに対応する方法が、例えば、米国特許第５,０４２,１４５号、国際公開第２００４／０７７９０２号、国際公開第２００４／０７７９０３号、及び国際公開第２００５／０２０６５１号に開示されている。
上述した種類の方法に加えて、部品を含む回路基板構造を製造することができるその他多くの方法が知られている。例えば、国際公開第２００４／０８９０４８号に開示される通り、部品をまず絶縁材料層の内側に設置し、その後に始めて導体層と電気的に接続することができる。国際公開第２０４／０８９０４８号に開示の方法では、部品を接着した後で、導体層の表面に絶縁材料層を形成し又は取り付けて、導体層に取り付けた部品を囲む。また、部品を接着した後、ビアを作製し、これを通して導体層と部品の間に電気的な接触を作製することができる。この後、表面に部品が接着された導体層から導体パターンを形成する。
米国特許出願公開第２００５／０００１３３１号 米国特許第６,０３８,１３３号 米国特許第６,４８９,６８５号 米国特許出願公開第２００２／０１１７７４３号 米国特許第５,０４２,１４５号 国際公開第２００４／０７７９０２号 国際公開第２００４／０７７９０３号 国際公開第２００５／０２０６５１号 国際公開第２００４／０８９０４８号
一体化した導体箔の代わりに導体パターンに部品を取り付けることで、第一に、部品の回路基板ブランクへの取り付けに先立ち、光学的方法で導体パターンを検査することができる利点がもたらされる。製造される回路基板又はモジュールが高価な部品を含む場合には、この導体パターンの事前検査によって、費用の優位性を得ることができる。なぜなら、初期段階の工程から欠陥のある導体パターンを補ったり、取り除くことができるからである。反対の手段では、導体箔のパターン形成を失敗した場合に、導体箔に取り付けて既に回路基板ブランクに埋め込まれた部品を失うことになる。
本発明は、回路基板構造を製造する新規の方法を創作することを目的とする。
本発明の第一の観点によれば、回路基板ブランクに導体パターンと、ビアを作製するための接触開口部とを作製する。この後、導体層の表面に絶縁材料層を作製する。絶縁材料層の接触開口部で示される点で、穴を作製し、その穴は、絶縁材料層の内側の第二導体構造又はその反対側面の第二導体構造に及ぶ。この後、導体パターンと第二導体構造との間に電気的な接触を作製するため、穴に導体材料をもたらす。第二導体構造は、例えば、導体パターンでもよく、部品の接触領域又は接触バンプでもよい。
本発明の第二の観点によれば、回路基板ブランクに導体パターンと、ビアを作製するための接触開口部とを作製する。この後、導体層の表面に絶縁材料層を作製し、その表面に導体層又は導体パターン層を作製する。絶縁材料層において接触開口部で示される点に穴を作製し、その穴は、絶縁材料層を通して導体層又は導体パターン層に及ぶ。この後、絶縁材料層の反対側面の導体間に電気的な接触を形成するため、穴に導体材料を導入する。
本発明の第三の観点によれば、回路基板ブランクに導体パターンを作製し、該導体パターンにおいて、取り付けられる部品の接触領域の部位に接触開口部を作製する。導体パターンに部品を取り付け、導体パターンに作製される接触開口部を通して、部品の接触領域と導体パターンとの間に電気的な接触を形成する。
第一の実施態様では、まず導体パターンを作製し、次いで導体パターンに接触開口部を作製する。接触開口部の製造後、接触開口部の反対側に部品の接触領域又は接触バンプが位置するように、導体パターンに対して部品を整合する。
第二の実施態様では、導体パターンと該導体パターンに作製する接触開口部の両方を同時に作製する。導体パターンの製造後、接触開口部の反対側に部品の接触領域又は接触バンプが位置するように、導体パターンに対して部品を整合する。
第三の実施態様では、第一に導体パターンを作製し、導体パターンの製造後に導体パターンに対して部品を整合して所定の位置に取り付ける。部品の取り付け後、接触開口部の反対側に部品の接触領域又は接触バンプが位置するように、導体パターンに接触開口部を作製する。
本発明の第四の観点によれば、回路基板構造が示され、該回路基板構造は、本発明の第一、第二又は第三の観点に従う方法を用いて製造されている。
本発明の第五の観点によれば、回路基板構造が示され、該回路基板構造は、導体パターン層の導体と、該導体に接続するビアとを具えており、ここで、ビアは、該ビアの直径が実質的に導体の幅と同じ大きさであるか又は該ビアの直径が導体の幅よりも大きくなるように、導体を第二導体パターン層又は部品に接続する。
加えて、本発明の上述した観点は、それぞれ複数の異なる実施態様を有しており、下記に示す実施態様の説明で詳細に説明される。
本発明の一部の観点や実施態様の助けにより、例えば、回路基板ブランクに部品を取り付ける前に導体パターンを検査することができる製造方法が創作される。
加えて、本発明の一部の観点や実施態様の助けにより、ビア法を用いて電気的な接触を作製することができる製造方法が創作される。部品にビアを接続する実施態様では、例えば、電気的な接触の形成に先立ち、部品の接触領域（接触バンプ等）の表面を掃除することができる利点が達成される。また、ビア法は、化学的又は電気化学的成長法の助けにより、接触を作製することができ、この場合において、導体パターンと部品の間の接触に優れた電気特性を達成することが可能となる。更に、ビア法に関連して、他の表面加工法を用いることも可能である。例えば、表面加工法として、スパッタリング、蒸発、化学的又は電気化学的表面加工もしくはその他の適した表面加工法又は表面加工法の組み合わせを用いることができる。
また、一部の実施態様によれば、部品を取り付けたり、回路基板構造の製造プロセスを継続するに先立ち、ビアの整合を調べることもできる。
自己整合法を用いて接触開口部を製造する実施態様では、ビアは、少なくとも接触開口部を作製する導体パターン層に対して、正確な位置に自動的に至ることになる。
以下に、実施例の助けと添付の図面を参照して本発明を検討する。
第一の実施例では、図１に従って、少なくとも一方の表面が導電性である支持層１から製造を開始する。一連の図に従って配置した場合、支持層１の少なくとも上面が導電性である。導電特性は、例えば、この実施例に従う方法の後の段階で必要とされ、導体材料を成長させる領域への電解による成長に必要な電流を伝える。他の製造方法により導体材料の電解による成長を交換する方法においては、支持層１の導電特性は、必ずしも必要ではなく、この場合、支持層１は非導電性であってもよい。しかしながら、一連の図に示す実施例では、支持層１全体を導体材料、一般的には金属、最も通常には銅で作製する。支持層１の役目は、回路基板ブランクに機械的な支持を提供するものであり、その結果、支持層１は、加工に必要とされる機械的耐久性及び剛性を有しなければならない。銅シートの場合、支持層１の厚さが、例えば50μmを超えるように選択することで、これらの特性が達成される。
この後、支持層１の両面にレジスト層２、典型的にはフォトレジスト層を塗布する。この段階を図２に示す。支持層１の一方の表面からパターン化したマスクを介してフォトレジスト層２を露光し、その後、ブランクを現像する。現像後、露光されたフォトレジスト層２は、意図した通りにパターン形成され、図３に示す通り、導体パターンのマスクを形成する。
フォトレジストを除去した領域で、導体材料、典型的には銅を電解により成長させることにより、引き続き製造が行われる。従って、図４に示す通り、所望の導体パターン３を支持層１の表面に形成する。導体パターンの厚さを、例えば、20μmにすることができる一方、作製される導体パターンの線幅を20μm未満にすることもできる。従って、この方法はまた、小型で精密な導体パターンを製造するのに用いることができる。更に、導体パターン３を導体パターンの幅に対して厚く作製することもでき、この場合、回路基板構造の狭い表面積の使用で優れた導電特性が達成される。従って、導体パターン３の厚さを、例えば、その幅と等しくしてもよいし、或いは導体パターンの幅より大きい、例えば1.2〜3倍大きい厚さ（高さ）としてもよい。
また、上述した以外の他の方法を用いて導体パターン３を作製することもできる。適した方法は、例えば、エッチング又はレーザーアブレーションにより、導体層の製造とパターン形成を組み合わせた方法である。
導体パターン３を作製した後、レジスト層２を除去する。図５は、レジスト層２の除去後の回路基板構造を示す。この後で且つ回路基板ブランクへの部品６の取り付けの前に、導体パターン３において部品６の接触領域の部位に接触開口部４を作製する。図６は、この中間段階後の回路基板ブランクを示す。接触開口部４を、例えばレーザードリル加工により作製することができる。部品接触領域の相互の位置決定によって、接触開口部４の相互の位置決定が選択され、回路基板構造全体に対して正確に部品を設置するように接触開口部の各群の位置が選択される。従って、電気的な接触を形成するのに関与する接触領域毎に、一つの接触開口部４を作製する。接触開口部４の表面積は、対応する接触領域の表面積とほぼ同じ大きさにすることができる。また、接触開口部４の表面積は、当然、対応する接触領域の表面積と比べて小さく形成することも、また一部の実地態様においてわずかに大きく形成することもできる。
導体パターン３の方向又は支持層１の方向からドリルで接触開口部４を作製することができる。導体パターン３の方向からドリルで接触開口部４を作製する場合、ドリルで開けられた開口部は、必ずしも支持層１を貫通する必要はない。かかる実施態様では、支持層１を取り除く場合、後で接触開口部４を開口する。また、導体パターン３及び支持層１により形成される材料層をエッチングで薄層化するように、支持層１の方向から接触開口部４を開口することもできる。更に、導体層３及び支持層１は、単一の材料層から形成される場合もある。この場合、支持層１に対応する材料層の部分を除去し、接触開口部４を開口する。従って、接触開口部４は、導体パターン３の全体を貫通することを目的としている。例えば、機械的に又はレーザーの助けで、穴あけを行うことができる。また、例えば、プラズマエッチングの助けで接触開口部４を作製することも可能である。
また、接触開口部４をレジストマスクで設計することができ、この場合、接触開口部４を導体パターン３の製造と関連して導体パターン３に形成することになり、支持層１を除去する際に開口することになる。
また、部品６を接着して初めて接触開口部４を作製するように進行することも可能である。この場合、導体パターン３の助けで部品を所定の位置に整合することができ、更に該導体パターンに対し接触開口部４を整合することもできる。このようにして、接触開口部４に対し、部品の接触領域又は接触バンプをも整合することになる。かかる実施態様では、部品６を接着させることになる表面と反対側の導体パターン３の表面に接触開口部４を作製する。図６を参照すると、導体パターン３の方向又は支持層１の方向のいずれか一方から、接触開口部４を作製できることに言及することができる。接触開口部４は、層１及び３の双方を貫通してもよいし、或いは導体パターン３を貫通する凹部でもよい。また、第一に支持層１の方向から、まだ完全には導体パターン３を貫通していない凹部を作製し、後の加工段階で接触開口部４を開口し、導体パターン３を貫通するように、段階的に接触開口部４を作製することも可能である。また、この実施例の方法を、支持層１の表面に部品６を接着し、支持層１を通して導体パターン３と部品との間に電気的な接触を作製するように変更することができる。この場合、支持層１を絶縁する。更に、この実施例の方法を、支持層１の表面に部品６を接着し、導体パターン３の間の領域から支持層１の導体材料を除去するように変更することができる。
導体パターン３の表面に、接着剤を用いて部品６を取り付ける。接着するために、導体パターン３の取り付け面もしくは部品６の取り付け面又はそれら取り付け面の双方に接着剤層５を塗布する。また、接着剤５を段階的に層を成して塗布することができる。この後、整合マークの助けにより、部品６のために計画した位置に部品６を整合することができる。図８は、部品６の接着後の回路基板ブランクを示す。
部品６の取り付け面という用語は、導体パターン３に面することになる部品６の表面を指す。部品６の取り付け面は、それによって部品に電気的な接触を形成することができる接触領域を具える。接触領域は、例えば、部品６表面の平らな領域としてもよいし、より一般には、部品６の表面から突き出る接触バンプ等の接触突起部とすることもできる。通常、部品６には少なくとも二つの接触領域又は接触突起部が存在する。複雑な微細回路においては、非常に多くの接触領域が存在することができる。
多くの実施態様では、接着剤が部品６と導体パターン３と支持層１との間に残る隙間を完全に埋めることができるように、十分な量の接着剤を一つの取り付け面又は複数の取り付け面に塗布することが好ましい。その結果、別の充填剤が必要とならない。部品６と導体パターン３との間に残る隙間を埋めることは、部品６と導体パターン３との間の機械的な接続を強化することになり、その結果、機械的に耐久性のある構成が達成される。また、広範囲で間断のない接着剤層は、導体パターン３を支持し、その後の加工段階でその構造を保護する。また、接着の際、接着剤は、通常、接触開口部４においてもその方法を見出す。
接着剤という用語は、それを用いて導体パターン３及び支持層１に部品を取り付けることができる材料を指す。接着剤の第一の性質は、接着剤を、液状で又は表面形状に適合する形態、例えば薄膜の形態で、導体パターン３、支持層１及び／又は部品の表面に塗布できることである。接着剤の第二の性質は、塗布後に接着剤が硬化したり、少なくとも何らかの他の方法で構造に部品を取り付けるまでは、接着剤によって部品を（導体パターン３に対し）所定の位置に保持することができるように、少なくとも部分的に硬化させることができることである。接着剤の第三の性質は、その接着能、即ち、接着される表面に保持する能力である。
接着という用語は、接着剤を用いて部品及び導体層３又は支持層を互いに取り付けることを指す。従って、接着では、部品と導体層３及び／又は支持層１との間に接着剤を導入し、導体パターン３に対して適切な位置に部品を配置するが、ここで、接着剤は、部品と導体パターン３及び／又は支持層１と接触し、少なくとも部分的に部品と回路基板ブランクの間の隙間を埋めている。この後、接着剤が（少なくとも部分的に）硬化するか、接着剤を（少なくとも部分的に）積極的に硬化させる結果、接着剤の助けにより、部品を回路基板ブランクに取り付ける。一部の実施態様では、部品の接触領域が、接着の際に接着剤層を通り抜け、導体層３と接触する場合がある。
上記実施態様において使用される接着剤は、例えば、熱硬化性エポキシ樹脂である。使用する接着剤には、回路基板ブランク及び部品と十分に接着するものを選択する。その接着剤の好適な性質の一つは、適切な熱膨張係数であり、その結果、接着剤の熱膨張は、加工時の周辺材料の熱膨張と大きく変わらない。また好ましくは、選択される接着剤は、短い硬化時間を有するべきであり、硬化時間が長くて数秒のものが好ましい。この時間内に、接着剤は、部品を所定の位置に保持できるように少なくとも部分的に硬化すべきである。最終的な硬化は、明らかに多くの時間をかけることが可能であり、また、後の加工段階中に最終的な硬化が起こるように計画することさえできる。接着剤の導電率は、絶縁材料の導電率と同じオーダーであることが好ましい。
取り付けられる部品６は、例えば、メモリチップ、プロセッサ又はＡＳＩＣ等の集積回路であってもよい。また、取り付けられる部品は、例えば、ＭＥＭＳ、ＬＥＤ又は受動素子であってもよい。取り付けられる部品は、ケース入りでもケース入りでなくてもよく、その接触領域に接触バンプを具えていても具えていなくてもよい。また、部品の接触領域の表面に関して、接触バンプより薄い導体の表面材が存在することもできる。従って、部品の接触領域の外面は、部品の外面のレベルで、部品表面の凹部の底面、又は部品の表面から突き出る突起部の表面に位置することができる。
部品６を接着した後、部品６を囲み導体パターン３を支持する絶縁層１０を作製する。図９に示す実施例では、絶縁材料シート８を設置することで絶縁層１０を形成し、ここで、回路基板ブランクの上部で部品６の部位に開口部を作製する。加えて、絶縁材料シート８の上部に、間断のない絶縁材料シート９を設置する。両方のシートは同様のものであってもよいが、少なくとも一方が予備硬化させた又は未硬化である相互に異なるシートを用いることもできる。絶縁層１０に適した材料の例は、ＰＩ（ポリアミド）、ＦＲ１、ＦＲ５、アラミド、ポリテトラフルオロエチレン、テフロン（登録商標）、ＬＣＰ（液晶重合体）、及びプリプレグ等の予備硬化したバインダ層である。また、絶縁層を流体又は液体の形態で塗布することができる。
回路基板ブランク上に設置した絶縁材料シート８及び９は、熱と圧力をかけてプレスし、一体化した絶縁層１０になる。図１０は、この中間段階後の回路基板ブランクの断面図を示す。また、絶縁材料シートにおいて、例えばシート９の上面には、準備のできた導体パターン層が存在することもでき、この場合、プレス後に回路基板ブランクは、少なくとも二つの導体パターン層を具えることになる。絶縁層１０の製造後、図１１に示される構造を得ることになる場合、支持層１を取り除くことができる。支持層１の除去を、例えば、エッチングにより行うか、又は機械的に行うことができる。
支持層１及び導体パターン３が同一の材料、例えば銅であって、エッチングにより支持層１を除去する実施態様においては、使用するエッチング剤に溶解しないか、或いは非常に緩徐に溶解する適切な中間層を導体パターン３及び支持層１の間に用いる場合に、支持層１側の導体パターン３の境界面を正確に製造することができる。この場合、中間層でエッチングが停止し、導体パターン３の表面を正確に画定することができる。かかる中間層は、例えば、一部の第二金属によって作製できる。中間層は、例えば、導体パターン３の製造前に支持層１の表面全体に作製でき、例えば、一部の第二エッチング剤を化学的に用いて、支持層１の除去後に除去される。また、第一に支持層１の上部に中間層の材料を成長させ、中間層の材料の上部に実際の導体パターン３を成長させるように、導体パターン３の成長に関連して中間層を作製することも可能である。従って、かかる実施態様では、導体パターンの部位にだけ中間層を製造し、その結果、中間層の材料を節約する。
次に、回路基板ブランクにビアを作製し、このビアによって、部品６の接触領域７と導体パターン３の間に電気的な接触を形成することができる。ビアの作製では、接触開口部４から接着剤や、そこに押し込まれ得る他の材料を掃除する。接触開口部４の掃除に関連して、部品６の接触領域７を掃除することもでき、この場合、高品質の電気的な接触の形成の条件を更に改善することになる。例えば、プラズマ技術を用いて、化学的に又はレーザーを用いて掃除を行うことができる。図１２は、掃除後の回路基板ブランクの接触開口部４及び接触領域７を示す。接触開口部４及び接触領域が、既に十分きれいな状態であれば、掃除は当然省略することができる。
また、掃除の後に、導体パターンの方向から見ると正確に整合した部品の接触領域７が接触開口部４を通して見えるので、部品６の整合のできを確認することもできる。当然、他の多くの段階でもこの検査を行うことができる。
この後、部品６と導体パターン３の間に電気的な接触が形成されるように、導体材料を接触開口部４に導入する。導体材料は、例えば、接触開口部を導電ペーストで埋めることによって製造できる。また、導体材料は、回路基板業界において知られる多くの成長法の一部を用いて製造できる。高品質の電気的な接触は、例えば、導体材料を化学的に成長させたり、電気化学的手法で金属接続を形成することによって作製できる。優れた代替案の１つは、化学的手法で薄層を成長させ、より経済的な電気化学的手法を用いて成長を継続させる方法である。これらの方法に加えて、当然、最終的に有益となる他の方法を用いることもできる。
一連の図によって示す実施例においては、第一に、薄い導体層を用いて、接触開口部４、接触領域７、導体パターン３、及び絶縁層１０の導体パターン３間に残る露出面に表面を付け、その後、電解によって導体層の厚さを増していき、最終的には接触開口部４を導体材料で埋める。図１３は、その成長の後の構造を示す。この後、回路基板ブランクをエッチングし、余分な導体材料を除去する。図１４は、エッチング後の回路基板構造を示す。
図１５〜２３は、回路基板構造の製造の第二の実施例を示す。図１５は、支持層１１及び導体層１２を具える回路基板を示す。この実施態様においては、支持層１１は電気絶縁材料からなる。支持層１１は、例えば、ＦＲ４シートであってもよいし、絶縁層１０に関して先に言及した他の材料を含んでもよい。また、当然、他の適切な材料を支持層１１に用いることもできる。導体層１２は、通常、銅からなる。
例えば、エッチングによって、導体層１２をパターン形成し、導体パターンを形成する。この中間段階を図１６に示す。次に、取り付けられる部品１６の接触領域の部位に、導体パターン１３及び支持層１１を通して接触開口部１４を作製する。上述した接触開口部４と同一の方法で接触開口部１４を作製する。図１７は、接触開口部１４の製造後の回路基板ブランクを示す。
接触開口部１４の製造後、接着剤５に関して上述したものと同じ方法で、接着剤１５を塗布する。図１８は、接着剤１５を用いた回路基板ブランクを示す。この後、部品６と同一の方法で部品１６を所定の位置に接着し、その結果が、図１９に示す構造である。この後、絶縁材料シート８及び９と同じ方法で、回路基板ブランクに絶縁材料シート１８及び１９を取り付ける。また、この実施例では、絶縁材料シート１９の表面に導体層１７を取り付ける。図２０はこの中間段階を示す。この後、接触開口部１４及び部品１６の接触領域を掃除する。図２１は、この中間段階後の回路基板ブランクを示す。
次に、部品１６に電気的な接触を形成する。これもまた、上記した方法で、例えば、導電ペーストで接触開口部を埋めることによって作製することができる。このことは、短時間で単純な製造方法の利点を達成することになる。しかしながら、この実施例においては、接触開口部１４を満たすように、薄い表面を付けて電解による成長で導体材料の厚さを増加させることにより、導体材料を成長させる。同時に、回路基板ブランク上に第三導体層２０を成長させ、更に部品１６と電気的に接触する状態になる。図２２は、この中間段階後の回路基板ブランクを示す。
次に、例えば、エッチングにより導体層１７及び２０をパターン形成し、このようにして導体層１７及び２０に導体パターンを作製する。図２３は、パターン形成後の回路基板を示す。図２３から明らかなように、この製造方法によって、導体パターン層１３又は導体パターン層２０のいずれか一方に、部品１６の接触領域を任意に接続することができる。また、導体パターン層１３及び２０の双方に、接触を同時に形成することもできる。この特性は、部品１６の接触について柔軟性のある設計の機会や、回路基板構造における空間の有効利用の機会を提供する。
図２４〜３２は、回路基板構造の製造の第三の実施例を示す。この実施例においては、製造が図２４に示す基礎基板から始まり、該基礎基板は絶縁材料層２１を備え、該絶縁材料層の第一表面には導体層２２があり、第二表面には導体層２３がある。導体層２２及び２３は、典型的に銅からなる。絶縁材料層２１の材料は、上記した実施例の層１０において見られるように、例えば、ＦＲ４又は他の適切な絶縁材料である。
導体層２２及び２３をパターン形成し、導体パターン２４及び２５を形成する。また、同時に、導体パターン２４又は２５において構造内に配置される各部品２６用の設置開口部を製造し、導体パターン２４又は２５において部品２６の接触領域への接続のために導体を対応するように設計することも可能である。導体パターン２４及び２５の他の領域を構造の他の配線要求によって設計することができる。
次に、回路基板ブランクの両面に絶縁材料層２７で表面を付ける。例えば、回路基板ブランクの表面に、予備硬化した絶縁材料シートを積層することによって、絶縁材料層２７を製造することができる。図２６は、この段階後の回路基板ブランクを示す。
次に、回路基板ブランクにおいてその構造に埋め込まれる部品２６のために、適切な寸法に仕上げて形づくられた凹部２８を作製する。例えば、回路基板の製造で使用される一部の既知の方法により、凹部２８を適切に作製することができる。例えば、ＣＯ2-レーザーアブレーション法を用いたり、化学的にエッチングしたり、或いは機械的に粉砕することによって、凹部２８を作製することができる。従って、部品２６の一部が導体パターン２４に面し、該部品の一部が導体パターン２５に面して設置することが望まれる実施態様においては、両面の方向から凹部２８を作製することも可能である。この実施態様においては、第二絶縁材料層２７と大部分の絶縁材料層２１を貫通するが、導体パターン２５の範囲までは全く及ばないように、凹部２８を作製する。これは、例えば、凹部２８の製造において正確な深さの調整を可能にする方法を用いることにより実行できる。第二の代替案は、除去される部分と保持される部分とが適当にそれらの特性の点で異なるように、絶縁材料層２１が層を成して製造されることである。従って、この違いのおかげで、例えば、この違いから凹部２８の製造方法を選択して、凹部２８自体が絶縁材料層２１に含まれる境界層で停止するようにして、凹部２８を適切な深さに作製することができる。
更なる可能性の一つは、導体パターン２５の範囲まで凹部を作製し、導体パターン２５の露出面上で製造を継続することである。更に、他の可能性は、導体パターン２５の範囲まで凹部を作製し、凹部の側部で導体パターン２５を覆う薄い絶縁層を製造することである。
次に、回路基板ブランクにおいて部品２６の接触領域の部位に接触開口部２９を作製する。上述した接触開口部４と同様にして、接触開口部２９の製造を行う。図２８は、この中間段階後の回路基板ブランクを示す。
接触開口部２９の製造後、接着剤５に関して記載したものと同様にして、回路基板ブランク上に接着剤３０を塗布する。図２９は、接着剤３０を用いた回路基板ブランクを示す。この後、部品６と同様にして部品２６を所定の位置に接着し、その結果が、図３０に示す構造である。この後、その構造を補強することを望む場合、充填材料３１で凹部２８を埋めることができる。図３１は、凹部２８の充填後の回路基板ブランクを示す。この後、接触開口部２９及び部品２６の接触領域を掃除し、部品２６に電気的な接触を形成する。これもまた、先の実施例のように、例えば、導電ペーストで接触開口部を埋めたり、電気的に又は化学的に導体材料を成長させることで、行うことができる。図３２は、接触の形成後の回路基板を示す。
図３３〜４２は、回路基板構造の製造の第四の実施例を示す。この実施例では、導体パターン層の間の電気的な接触の製造を説明するので、この実施例の方法においては、回路基板構造の内部に半導体チップを設置しない。従って、かかる方法を用いると、例えば、表面に半導体チップ等の別の部品を取り付けた回路基板を製造することが可能である。また、対応する方法を、半導体チップを含む回路基板構造の製造に当然使用することができ、又はこの実施例に記載の回路基板構造に接続する第二絶縁層の一部に、半導体チップを設置することができる。
この実施例においては、図３３に従って支持層１０１から製造を開始し、図３４に従って該支持層の両面にレジスト層１０２、典型的にはフォトレジスト層を塗布する。この方法のこれらの段階は、第一の実施例の図１及び２に関連して記載された方法の段階に対応する。図３に関連して記載されたように、フォトレジスト層１０２を露光し、現像する。その結果が図３５に示す構造である。
この後、フォトレジスト１０２で開いた開口部で、電気的に導体材料１０３、典型的には銅を成長させる。この段階は、図４に関連して記載された段階に対応する。図３６は、導体材料の成長後の回路基板ブランクを示す。図４に関して既に説明したように、このようにして非常に正確な導体パターンを製造することが可能であり、ここで、該導体は、その高さと幅の間で所望の比を有する。
導体パターン１０３の製造後にレジスト層１０２を除去する。図３７は、レジスト層１０２の除去後の回路基板ブランクを示す。この実施例で示される実施態様においては、導体パターン１０３の露光マスクで接触開口部１０４が設計されるので、完成した導体パターン１０３には、既に完成した接触開口部１０４が含まれることになる。言い換えれば、接触開口部１０４及び導体パターン１０３を同時に作製する。従って、接触開口部１０４は、常に導体パターン１０３に対して正確に整合されることになる。従って、接触開口部１０４の導体パターンに対する位置が、自己整合法で画定される。また、対応する自己整合法が、上述の実施例に示される製造方法でも使用できる。一方、図３３〜４２の実施例においても、上述したように、別々の方法の段階で接触開口部を作製する接触開口部の製造方法を使用できる。従って、本願によれば、使用する接触−開口の整合や製造方法を自由に選択することができる。図３３〜４２の実施例は、導体パターン層間の電気的な接触のために接触開口部１０４を作製することを示し、先の実施例では、導体パターン層と部品の間の電気的な接触のために接触開口部を作製することを示す。しかしながら、先の実施例では、それらの助けで導体パターン層の間に電気的な接触を作製するように、全く同じように変更することができたが、対応する図３３〜４２の実施例では、導体パターン層と部品の間に電気的な接触を形成するように変更することができる。
次に、導体パターン１０３の上部に、絶縁層１１０とその上部に導体層１０７とを作製することができる。これは、例えば、図３８に示されるように、回路基板ブランクの表面上に層を積層することによって行うことができる。その製造方法と代わりの方法は、図９及び１０に関連して先に詳細に説明される。絶縁層１１０の製造後に、図１１に関連して記載されるように、支持層１０１を取り除くことができる。図３９は、この中間段階後の回路基板ブランクの断面図を示す。
次に、回路基板ブランク内にビアを作製し、該ビアの助けで、導体パターン１０３と導体層１０７の間に電気的な接触を形成することができる。ビアの製造のため、接触開口部１０４の部位から絶縁材料１１０を除去する。例えば、プラズマ技術を用いて、化学的に又はレーザーを用いて掃除を行うことができる。図４０は、接触開口部１０４の部位にビアホールを開けた後の回路基板ブランクを示す。
この後、導体パターン１０３と導体層１０７の間に電気的な接触を形成するように、接触開口部１０４及びビアに導体材料を導入する。例えば、導電ペーストで接触開口部を満たすことにより、導体材料を作製することができる。また、導体材料は、回路基板業界において知られる多くの成長法の内の一つを用いて作製できる。高品質の電気的な接触は、導体材料を化学的手法又は電気化学的手法で成長させて金属接続を形成することによって作製できる。優れた代替案の１つは、化学的手法で薄層を成長させ、より経済的な電気化学的手法を用いて成長を継続させる方法である。これらの方法に加えて、当然、最終的に有益となる他の方法を用いることもできる。
一連の図によって示す実施例においては、第一に、薄い導体層を用いて、接触開口部１０４、ビアホール、導体パターン１０３、及び絶縁層１１０の導体パターン１０３の間に残る露出面に表面を付け、その後、電解によって導体層の厚さを増していき、最終的には接触開口部１０４及びビアホールを導体材料で埋める。図４１は、その成長後の構造を示す。また、当然、接触開口部１０４を導体材料で一部分だけ埋めるように、ビアを製造することもできる。可能性の一つは、接触開口部１０４の側壁で導体材料を成長させ、少なくとも導体材料がほとんどない接触開口部１０４の中央部分を残すことである。
この後、回路基板ブランクをエッチングし、余分な導体材料を除去する。加えて、適切なパターン形成方法を用い、導体層１０７をパターン形成し、導体パターン１１７を形成する。薄層化するエッチングに先立ち又はそれと同時に、或いは薄層化するエッチングの後で、導体層１０７のパターン形成を作製することができる。図４２は、これらの加工段階後の回路基板構造を示す。従って、完成した回路基板構造は、絶縁層１１０の両面に導体パターン１０３及び１１７を具え、ここで、絶縁層１１０は、ビアの助けで導体パターンの双方を電気的に接続する。
図３３〜４２に示す第四の実施例に従う方法のバリエーションの一つにおいては、既に導体パターンが作製されている回路基板ブランクの表面に、導体層１０７を取り付ける（図３８参照）。絶縁層１１０を押し付けた表面上に導体パターンを作製する場合、その導体パターンを導体パターン１０３に近付けて導体パターンを導入しており、この場合、ビアを短時間で作製することができる。また、かかる実施態様においては、導体層１０７を絶縁層と交換することが可能である。一の実施態様では、導体層１０７を、支持層１０１及び導体パターン１０３で形成した構造に対応する構造で交換する（図３７比較）。次に、その構造は、例えば、導体パターン１０３が絶縁層１１０に隣接して置かれるように、導体パターンの双方が互いに向かい側の位置で積層される。回路基板ブランクに取り付けられる導体パターン自体が十分に頑丈である場合には、導体層１０７又はそれに代わる絶縁層を完全に取り除くことさえ可能である。
また、上述した図３３〜４２に示す第四の実施例に従う方法は、回路基板ブランクの全体を貫通する穴を通すために接触開口部１０４を作製するように変更できる。図４０に示す実施例において、このことは、接触開口部１０４が導体層１０７をも貫通することを意味する。かかる実施態様は、表面加工法に関連する使用に適している。
更に、図３３〜４２に示す実施例に従う方法は、絶縁層１１０の内部に部品、例えば薄い微細回路を設置するように変更できる。導体パターン１０３の表面に、例えば、フリップチップ法によって部品を取り付けることができる。また、上述した実施例に見られるように進めて、導体パターンにおいて部品の接触領域の部位に接触開口部を製造し、図４１に記載されるように、該開口部に導体材料を製造することも可能である。次いで、同じプロセスを用い、更には同時に、導体パターン１０３と導体パターン１０７間の接触、及び導体パターン１０３と絶縁層１１０の内部に設置した部品間の接触の双方を製造することが可能となる。
また、部品が絶縁層の内部に配置される先の実施態様を同様に変更することもできる。この実施態様では、部品に接触を作製する方法に対応した方法により、絶縁層を囲む絶縁層を貫いてビアを作製することも可能である。
上述した実施例に従う方法には数多くのバリエーションがあるが、実施例で示される方法を互いに組み合わせることもできる。そのバリエーションは、個々の加工段階に関するものや、加工段階の相互の順序に関するものである場合がある。
また、先の実施例から明らかになっていない多くの特徴を、回路基板構造に作製することができる。例えば、電気的な接触の形成に関与するビアに加えて、部品６、１６又は２６から効率的に熱を逃がすことを目的とした熱ビアを製造することも可能である。熱伝導率の上昇は、熱ビアの熱導電率が周囲の絶縁材料の熱伝導率より大きいことに基づく。また、電気導体は、一般に優れた熱導体であることから、熱ビアは、通常、部品６、１６及び２６への電気的な接触と同一の技術や、更には同一の加工段階を用いて作製することができる。
電気的な接触と熱的な接触（熱ビア）は、通常、熱的な接触が部品６、１６又は２６と共に電気的な接触を形成しない点で異なる。例えば、熱的な接触は、絶縁保護層で保護される部品表面のある点で、部品と接触する状態になることができる。また、例えば、1〜15μmの隙間を、熱的な接触の表面と部品の表面の間に残すことができる。更に、熱導電率は、部品の表面上に、部品から熱を逃がすことを目的とする熱バンプを製造することにより改善することができる。その場合、部品の熱バンプと回路基板構造の熱ビアは、完成した構造において、互いに機械的接触することができ、その結果、熱的な接触と電気的な接触は、機械的特性及び製造技術の特性の観点から、非常に密接に互いに対応することになる。
一般に、熱ビア又は熱的な接触の数、断面積及び位置は、熱伝達の要求に従い且つ熱導体が部品の電気的な操作への不当な干渉を起こさないことを考慮して、選択される。しかしながら、部品の位置又は部品の位置に隣接して熱ビアを配置することが好ましい。
また、一部の実施態様においては、熱的な接触を用いて部品と共に電気的な接触を形成することもできる。特に、この目的には、部品のグラウンド接触を当然に適用することができる。この場合、部品のグラウンド接触が標準よりかなり大きい断面積を有するように作製されるか、該部品のグラウンド接触が幾つかの分かれたグラウンド接触から作製されており、ここで、分かれたグラウンド接触の合わせた断面積は、標準的なグラウンド接触のものよりかなり大きい。
上記した内容に基づき、上述の方法の助けで、部品の主要な表面の双方、即ち、第一接触面及びそれと反対側の裏面に電気的な接触を作製できることが明らかである。
また、回路基板構造において、電気的な導体パターンに対応する熱伝導用の導体パターンを作製することが好ましい。かかる熱導体の表面に熱的な接触を作製する結果、熱的な接触は、熱エネルギーを部品から熱導体に伝えて、部品周辺から回路基板構造の横方向に熱エネルギーを逃がす。更に、横型の熱導体を縦型の熱導体と組み合わせることができ、該縦型の熱導体の助けで、熱的効果を最内層から電子モジュール又は他の回路基板構造の外面に伝えることができる。次に、表面にまで及ぶ熱導体を適切なヒートシンクに接続することができ、この場合、部品の冷却を更に効率的にすることになる。
接触開口部４、１４、２９、１０４を整合し、導体パターンの製造後に作製する製造方法を用いる場合、接触開口部４、１４、２９、１０４の直径を導体パターンの導体幅より大きくなるように大きさを決めることで、該方法の整合誤差に対する感度を低減することができる。図４３〜４９を用いて、この興味のある実施態様を以下に詳細に説明する。
図４３は、上方（又は下方）から、即ち回路基板の表面に対し直角にて、導体パターンに属する導体４１の末端とビア４２を示す。図４３に示す場合において、ビア４２の整合は、導体４１の末端で十分に成功した。上述の第一、第二及び第三の実施例の場合、このことは、対応する接触開口部４、１４、２９、１０４が導体パターン３、１３、２５、１０３に対し正確に整合されたことを意味する。この場合、接触開口部（及び対応するビア）の直径は、整合及び接触のできの観点から重要ではない。
図４４〜４６は、順に様々な整合誤差を示し、ここでは、図４３に示す目的とする状態と比べて、接触開口部の位置を移動させている。しかしながら、これらの図に基づき、それぞれの場合で良好な電気的な接触がビア４２と導体４１の間に起こることが認められる。特に、化学的手法及び／又は電気化学的手法の助けによって金属を成長させることでビアを埋める実施態様では、優れた接触を形成する。その後、ビア４２及び導体４１の間に金属接続が存在することになる。図４４〜４６に基づいて、かかるビアの製造方法は、整合誤差に対し感度がないことが明らかになる。通常の回路基板プロセスであっても、かかる方法によって、狭く密に位置した導体４１を含む一層以上の導体パターン層を多層回路基板に作製することができる。
整合の公差に関し、接触開口部４、１４、２９、１０４の直径の影響を図４７〜４９に更に詳細に示す。図４７は、導体４３を示し、該導体の末端に隣接してビアを作製した。ビアは、三つの異なる位置（Ａ、Ｂ及びＣ）で示され、二つの異なる直径（４４，４５）を有する。ビア４４は、ビア４５より直径が小さい。各位置Ａ、Ｂ及びＣにおいて、ビア４４及び４５の中心点は、導体４３に対して同じ点に位置している。図に示す例から、大きな直径を有するビア４５Ａ、４５Ｂ及び４５Ｃのそれぞれが導体４３と電気的な接触を形成することが明らかとなる。他方、小さな直径を有するビアの中では、４４Ｃのみが導体４３と電気的な接触を形成することができる。従って、接触開口部４、１４、２９、１０４の大きな直径は、接触開口部４、１４、２９、１０４の整合誤差に対する感度をかなり低減することになる。図４８は、導体４３周囲の整合公差の範囲４７を示しており、該整合公差の範囲の内側で、ビア４５の中心点は、優れた電気的な接触を確実にすることになる。次に、ビア４４の整合公差の範囲４８を図４９に示す。図４７〜４９に基づき、ビアの直径の拡大が、製造プロセスにおけるビアの整合誤差に対する感度を実質的に低減することが明らかになる。同時に、導体４３の幅を小さいまま保つことができる。接触開口部４、１４、２９、１０４の直径は、例えば、対応する導体パターン３、１３、２５、１０３の導体の幅の少なくとも0.8倍、好ましくは少なくとも1倍、更に好ましくは少なくとも1.2倍又は少なくとも1.5倍にすることができる。
また、上記実施例に基づき、本方法が多くの異なる種類の三次元回路構造の製造に使用できることは明らかである。例えば、複数の半導体チップを互いの上部に配置し、このようにして半導体チップが互いに接続され、全体として単一の機能を形成する複数の半導体チップを含むパケットを形成するように、本方法を使用することができる。このようなパケットを三次元マルチチップ・モジュールと称する場合がある。かかるモジュールでは、半導体チップを自由に選択することができ、選択した半導体チップによって異なる半導体チップ間の接触を容易に作製することができる。
図に示す実施例には、一部の実行し得る工程が記載されており、その工程によって本発明を利用することができる。しかしながら、本発明は、上記した工程だけに限定されるものではなく、本発明は、特許請求の範囲の全範囲と均等の解釈を考慮して、様々な他の工程に加え、それらの最終製品にも及ぶものである。また、本発明は、実施例に記載される構造及び方法にのみ限定されるものではなく、代わりに、本発明の様々な用途を利用し、記載される実施例と大きく異なるものを含めて、多種多様な異なる種類の電気モジュール及び回路基板を製造できることが当業者に明らかとなる。従って、図に示した部品及び回路は、製造工程を説明するという意図によってのみ記載したものである。上記した実施例の工程には、本発明に従う基本的な概念から逸脱することなく、多くの変更を加えることができる。それらの変更は、例えば、様々な段階で記載された製造技術に関するものであっても、加工段階の相互の順序に関するものであってもよい。
また、本方法によって、回路基板に取り付けるための部品のパケットを製造することもできる。更に、かかるパケットは、互いに電気的に接続された複数の部品を含むことができる。
更に、本方法は、電気モジュール全体を製造するために使用できる。また更に、そのモジュールは、従来の回路基板と同じ方法で、外面に部品を取り付けることができる回路基板であってもよい。そのモジュールは、複数の層を具えることができるが、それらの層の一層以上は、該層の内部に位置した半導体部品を具えることができる。
第一の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第一の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第一の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第一の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第一の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第一の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第一の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第一の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第一の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第一の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第一の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第一の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第一の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第一の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第二の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第二の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第二の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第二の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第二の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第二の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第二の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第二の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第二の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第三の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第三の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第三の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第三の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第三の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第三の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第三の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第三の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第三の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第四の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第四の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第四の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第四の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第四の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第四の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第四の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第四の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第四の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 第四の実施態様に従う製造方法における中間段階の回路基板構造の断面図の一例を示す。 一の実施態様における詳細な寸法及び整合を示す。 一の実施態様における詳細な寸法及び整合を示す。 一の実施態様における詳細な寸法及び整合を示す。 一の実施態様における詳細な寸法及び整合を示す。 一の実施態様における詳細な寸法及び整合を示す。 一の実施態様における詳細な寸法及び整合を示す。 一の実施態様における詳細な寸法及び整合を示す。
符号の説明
１，１１，１０１ 支持層
２，１０２ レジスト層
３，１３，１０３，１１７ 導体パターン
４，１４，２９，１０４ 接触開口部
５，１５，３０ 接着剤
６，１６，２６ 部品
７ 接触領域
８，９，１８，１９ 絶縁材料シート
１０，１１０ 絶縁層
１２，１７，２０，２２，２３，１０７ 導体層
２１，２７ 絶縁材料層
２８ 凹部
３１ 充填材料
４１，４３ 導体
４２ ビア
４７，４８ 整合公差の範囲

Claims (6)

  1. 回路基板構造を製造する方法において、
    導体パターン（１０３）を作製すること、
    導体パターン（１０３）にビアを作製するための接触開口部（１０４）を作製すること、
    導体パターン（１０３）の表面に絶縁材料層（１１０）と、該絶縁材料層（１１０）の表面に導体層（１０７）又は導体パターン層（１１７）とを作製すること、
    絶縁材料層（１１０）において接触開口部（１０４）の部位に通し孔を作製すること、及び
    導体パターン（１０３）と導体層（１０７）又は導体パターン層（１１７）との間に電気的な接触を形成するため、前記通し孔に導体材料を導入すること、
    を含む方法。
  2. 絶縁材料層（１１０）を作製する前に導体パターン（１０３）を完成させる請求項１に記載の方法。
  3. 導体パターン（１０３）を作製した後に、接触開口部（１０４）を作製する請求項１又は２のいずれかに記載の方法。
  4. 導体パターン（１０３）の作製と同時に該導体パターン（１０３）に接触開口部（１０４）を作製する請求項１〜３のいずれかに記載の方法。
  5. 少なくとも一つの接触開口部（１０４）を導体パターン（１０３）の導体と整合して、該接触開口部の直径が導体パターン（１０３）の導体の幅と実質的に同じ大きさであるか、又は該接触開口部の直径が該導体の幅の少なくとも1.2倍、好ましくは少なくとも1.5倍大きいように作製する請求項１〜４のいずれかに記載の方法。
  6. 少なくとも一つの接触開口部（１０４）が、導体パターン（１０３）で画定した導体の外側に一部位置している請求項１〜５のいずれかに記載の方法。
JP2008516356A 2005-06-16 2006-06-15 回路基板構造の製造方法及び回路基板構造 Active JP5175719B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI20050645 2005-06-16
FI20050645A FI122128B (fi) 2005-06-16 2005-06-16 Menetelmä piirilevyrakenteen valmistamiseksi
PCT/FI2006/000208 WO2006134217A1 (en) 2005-06-16 2006-06-15 Method for manufacturing a circuit board structure, and a circuit board structure

Publications (2)

Publication Number Publication Date
JP2008544511A JP2008544511A (ja) 2008-12-04
JP5175719B2 true JP5175719B2 (ja) 2013-04-03

Family

ID=34778364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008516356A Active JP5175719B2 (ja) 2005-06-16 2006-06-15 回路基板構造の製造方法及び回路基板構造

Country Status (9)

Country Link
US (1) US8240033B2 (ja)
EP (1) EP1891843A1 (ja)
JP (1) JP5175719B2 (ja)
KR (2) KR101455234B1 (ja)
CN (1) CN101199242B (ja)
BR (1) BRPI0612060A2 (ja)
FI (1) FI122128B (ja)
MX (1) MX2007016096A (ja)
WO (1) WO2006134217A1 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8225499B2 (en) * 2005-06-16 2012-07-24 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
WO2008075135A1 (en) * 2006-12-19 2008-06-26 Nokia Corporation Power amplifier system
US8237259B2 (en) 2007-06-13 2012-08-07 Infineon Technologies Ag Embedded chip package
US8410868B2 (en) 2009-06-04 2013-04-02 Sand 9, Inc. Methods and apparatus for temperature control of devices and mechanical resonating structures
US8766512B2 (en) 2009-03-31 2014-07-01 Sand 9, Inc. Integration of piezoelectric materials with substrates
US8476809B2 (en) 2008-04-29 2013-07-02 Sand 9, Inc. Microelectromechanical systems (MEMS) resonators and related apparatus and methods
US8264085B2 (en) 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
FI123205B (fi) 2008-05-12 2012-12-31 Imbera Electronics Oy Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi
KR101013994B1 (ko) * 2008-10-15 2011-02-14 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
US8124449B2 (en) 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
FI122216B (fi) 2009-01-05 2011-10-14 Imbera Electronics Oy Rigid-flex moduuli
FI20095110A0 (fi) * 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
JP2010251688A (ja) * 2009-03-25 2010-11-04 Nec Toppan Circuit Solutions Inc 部品内蔵印刷配線板及びその製造方法
US9048811B2 (en) 2009-03-31 2015-06-02 Sand 9, Inc. Integration of piezoelectric materials with substrates
FI20095557A0 (fi) 2009-05-19 2009-05-19 Imbera Electronics Oy Valmistusmenetelmä ja elektroniikkamoduuli, joka tarjoaa uusia mahdollisuuksia johdevedoille
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
US8390083B2 (en) 2009-09-04 2013-03-05 Analog Devices, Inc. System with recessed sensing or processing elements
DE102009058764A1 (de) * 2009-12-15 2011-06-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer elektronischen Baugruppe und elektronische Baugruppe
CN102332408B (zh) * 2010-07-13 2015-05-13 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
US8735735B2 (en) 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
WO2012051340A1 (en) 2010-10-12 2012-04-19 Analog Devices, Inc. Microphone package with embedded asic
AT13055U1 (de) * 2011-01-26 2013-05-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
US8923008B2 (en) * 2011-03-08 2014-12-30 Ibiden Co., Ltd. Circuit board and method for manufacturing circuit board
KR101283747B1 (ko) * 2011-05-30 2013-07-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR101231286B1 (ko) * 2011-06-01 2013-02-07 엘지이노텍 주식회사 부품 내장형 인쇄회로기판 및 그 제조 방법
TW201415600A (zh) * 2012-10-02 2014-04-16 Bridge Semiconductor Corp 具有內嵌元件、內建定位件、及電磁屏障之線路板
US9847462B2 (en) 2013-10-29 2017-12-19 Point Engineering Co., Ltd. Array substrate for mounting chip and method for manufacturing the same
WO2015077808A1 (de) 2013-11-27 2015-06-04 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
DE102014101366B3 (de) * 2014-02-04 2015-05-13 Infineon Technologies Ag Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
US9806051B2 (en) * 2014-03-04 2017-10-31 General Electric Company Ultra-thin embedded semiconductor device package and method of manufacturing thereof
GB2524791B (en) * 2014-04-02 2018-10-03 At & S Austria Tech & Systemtechnik Ag Placement of component in circuit board intermediate product by flowable adhesive layer on carrier substrate
US10211443B2 (en) 2014-09-10 2019-02-19 Cellink Corporation Battery interconnects
US9147875B1 (en) * 2014-09-10 2015-09-29 Cellink Corporation Interconnect for battery packs
US9999136B2 (en) 2014-12-15 2018-06-12 Ge Embedded Electronics Oy Method for fabrication of an electronic module and electronic module
US10141251B2 (en) * 2014-12-23 2018-11-27 General Electric Company Electronic packages with pre-defined via patterns and methods of making and using the same
KR102354876B1 (ko) 2015-02-03 2022-01-24 셀링크 코포레이션 조합된 열 및 전기 에너지 전달을 위한 시스템 및 방법
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
DE112016003990B4 (de) 2015-09-02 2023-09-07 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Elektronisches Gerät mit eingebetteter elektronischer Komponente und Herstellungsverfahren
DE102016202548B3 (de) * 2016-02-18 2017-08-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement
DE102016212129B4 (de) * 2016-07-04 2022-05-19 Schweizer Electronic Ag Hochfrequenz-Sende-/Empfangselement und Verfahren zur Herstellung eines Hochfrequenz-Sende-/Empfangselementes
WO2018098649A1 (zh) * 2016-11-30 2018-06-07 深圳修远电子科技有限公司 集成电路封装方法以及集成封装电路
WO2018098650A1 (zh) * 2016-11-30 2018-06-07 深圳修远电子科技有限公司 集成电路封装结构及方法
WO2018098648A1 (zh) * 2016-11-30 2018-06-07 深圳修远电子科技有限公司 集成电路封装方法以及集成封装电路
CN109310011B (zh) * 2017-07-26 2021-04-30 光宝科技股份有限公司 薄型化电子制品及其制造方法
US10332832B2 (en) 2017-08-07 2019-06-25 General Electric Company Method of manufacturing an electronics package using device-last or device-almost last placement
WO2020073264A1 (zh) * 2018-10-11 2020-04-16 深圳市修颐投资发展合伙企业（有限合伙） 复合工艺扇出封装方法
EP4256647A1 (en) 2021-03-24 2023-10-11 CelLink Corporation Multilayered flexible battery interconnects and methods of fabricating thereof

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246595A (en) 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
FR2527036A1 (fr) * 1982-05-14 1983-11-18 Radiotechnique Compelec Procede pour connecter un semiconducteur a des elements d'un support, notamment d'une carte portative
FR2599893B1 (fr) 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US4993148A (en) 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
US5354695A (en) 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
BE1002529A6 (nl) 1988-09-27 1991-03-12 Bell Telephone Mfg Methode om een elektronische component te monteren en geheugen kaart waarin deze wordt toegepast.
JPH0744320B2 (ja) 1989-10-20 1995-05-15 松下電器産業株式会社 樹脂回路基板及びその製造方法
US5355102A (en) 1990-04-05 1994-10-11 General Electric Company HDI impedance matched microwave circuit assembly
US5227338A (en) * 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
JP3094481B2 (ja) 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
US5985693A (en) 1994-09-30 1999-11-16 Elm Technology Corporation High density three-dimensional IC interconnection
KR950012658B1 (ko) * 1992-07-24 1995-10-19 삼성전자주식회사 반도체 칩 실장방법 및 기판 구조체
US5216806A (en) 1992-09-01 1993-06-08 Atmel Corporation Method of forming a chip package and package interconnects
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5306670A (en) 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US5353195A (en) 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
DE69405832T2 (de) 1993-07-28 1998-02-05 Whitaker Corp Von der Peripherie-unabhängiges präzises Positionsglied für einen Halbleiterchip und Herstellungsverfahren dafür
JP2757748B2 (ja) * 1993-07-30 1998-05-25 日立エーアイシー株式会社 プリント配線板
US5508561A (en) 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
US5510580A (en) * 1993-12-07 1996-04-23 International Business Machines Corporation Printed circuit board with landless blind hole for connecting an upper wiring pattern to a lower wiring pattern
JPH08167630A (ja) 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
US5552633A (en) 1995-06-06 1996-09-03 Martin Marietta Corporation Three-dimensional multimodule HDI arrays with heat spreading
JPH09139567A (ja) * 1995-11-15 1997-05-27 Fujitsu Ltd プリント基板における表面実装部品搭載パッドと層間接続用スルーホールの接続構造
EP0774888B1 (en) 1995-11-16 2003-03-19 Matsushita Electric Industrial Co., Ltd Printed wiring board and assembly of the same
US5729049A (en) 1996-03-19 1998-03-17 Micron Technology, Inc. Tape under frame for conventional-type IC package assembly
US5936847A (en) 1996-05-02 1999-08-10 Hei, Inc. Low profile electronic circuit modules
US5838545A (en) 1996-10-17 1998-11-17 International Business Machines Corporation High performance, low cost multi-chip modle package
US5796590A (en) 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
JP3176307B2 (ja) 1997-03-03 2001-06-18 日本電気株式会社 集積回路装置の実装構造およびその製造方法
US6710614B1 (en) * 1997-03-04 2004-03-23 Micron Technology, Inc. Methods for using an interposer/converter to allow single-sided contact to circuit modules
JP3173410B2 (ja) 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
US5882957A (en) * 1997-06-09 1999-03-16 Compeq Manufacturing Company Limited Ball grid array packaging method for an integrated circuit and structure realized by the method
JP3623639B2 (ja) 1997-09-29 2005-02-23 京セラ株式会社 多層配線基板の製造方法
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6172419B1 (en) 1998-02-24 2001-01-09 Micron Technology, Inc. Low profile ball grid array package
GB2342995B (en) 1998-10-21 2003-02-19 Federal Ind Ind Group Inc Improvements in pulse-echo measurement systems
US6232666B1 (en) 1998-12-04 2001-05-15 Mciron Technology, Inc. Interconnect for packaging semiconductor dice and fabricating BGA packages
JP3619421B2 (ja) * 1999-03-30 2005-02-09 京セラ株式会社 多層配線基板の製造方法
JP3659167B2 (ja) 1999-04-16 2005-06-15 松下電器産業株式会社 モジュール部品とその製造方法
JP2000311229A (ja) 1999-04-27 2000-11-07 Hitachi Ltd Ｉｃカード及びその製造方法
JP3575001B2 (ja) 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
KR100298828B1 (ko) 1999-07-12 2001-11-01 윤종용 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
JP2001053447A (ja) 1999-08-05 2001-02-23 Iwaki Denshi Kk 部品内蔵型多層配線基板およびその製造方法
DE19940480C2 (de) 1999-08-26 2001-06-13 Orga Kartensysteme Gmbh Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Chipkarte mit einer Leiterbahnträgerschicht und Verfahren zur Herstellung einer Chipkarte
US6284564B1 (en) 1999-09-20 2001-09-04 Lockheed Martin Corp. HDI chip attachment method for reduced processing
US6242282B1 (en) 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
TW512653B (en) 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
US6538210B2 (en) 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6475877B1 (en) 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
JP3809053B2 (ja) 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
JP4685251B2 (ja) 2000-02-09 2011-05-18 日本特殊陶業株式会社 配線基板の製造方法
US6396148B1 (en) 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
EP1143509A3 (en) 2000-03-08 2004-04-07 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device
JP2002016327A (ja) 2000-04-24 2002-01-18 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2001332866A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
US6292366B1 (en) 2000-06-26 2001-09-18 Intel Corporation Printed circuit board with embedded integrated circuit
US6551861B1 (en) 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6402970B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6713859B1 (en) 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
JP2002094200A (ja) 2000-09-18 2002-03-29 Matsushita Electric Ind Co Ltd 回路基板用電気絶縁材と回路基板およびその製造方法
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
JP3554533B2 (ja) 2000-10-13 2004-08-18 シャープ株式会社 チップオンフィルム用テープおよび半導体装置
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
JP2002158307A (ja) 2000-11-22 2002-05-31 Toshiba Corp 半導体装置及びその製造方法
JP3407737B2 (ja) 2000-12-14 2003-05-19 株式会社デンソー 多層基板の製造方法およびその製造方法によって形成される多層基板
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
TW511415B (en) 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
US6512182B2 (en) 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
JP4863563B2 (ja) 2001-03-13 2012-01-25 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
TW579581B (en) 2001-03-21 2004-03-11 Ultratera Corp Semiconductor device with chip separated from substrate and its manufacturing method
JP3609737B2 (ja) 2001-03-22 2005-01-12 三洋電機株式会社 回路装置の製造方法
US6537848B2 (en) 2001-05-30 2003-03-25 St. Assembly Test Services Ltd. Super thin/super thermal ball grid array package
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
JP2003037205A (ja) 2001-07-23 2003-02-07 Sony Corp Ｉｃチップ内蔵多層基板及びその製造方法
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
US6774486B2 (en) 2001-10-10 2004-08-10 Micron Technology, Inc. Circuit boards containing vias and methods for producing same
JP3870778B2 (ja) 2001-12-20 2007-01-24 ソニー株式会社 素子内蔵基板の製造方法および素子内蔵基板
TW200302685A (en) 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
FI119215B (fi) 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
FI115285B (fi) 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
US6701614B2 (en) 2002-02-15 2004-03-09 Advanced Semiconductor Engineering Inc. Method for making a build-up package of a semiconductor
JP2003249763A (ja) 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
JP2003298207A (ja) * 2002-03-29 2003-10-17 Nippon Mektron Ltd 両面回路基板の製造法
WO2004014114A1 (ja) 2002-07-31 2004-02-12 Sony Corporation 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板
JP4052915B2 (ja) 2002-09-26 2008-02-27 三洋電機株式会社 回路装置の製造方法
JP2004146400A (ja) * 2002-10-21 2004-05-20 Hosiden Corp プリント基板とフレキシブル基板との接続構造
JP2004146634A (ja) 2002-10-25 2004-05-20 Murata Mfg Co Ltd 樹脂基板の製造方法、および樹脂多層基板の製造方法
FI119583B (fi) 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI20030293A (fi) 2003-02-26 2004-08-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI115601B (fi) 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
TW200507131A (en) 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
US7141884B2 (en) 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
FI20031201A (fi) 2003-08-26 2005-02-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
KR101048638B1 (ko) 2004-02-24 2011-07-12 이비덴 가부시키가이샤 반도체 탑재용 기판
TWI237883B (en) 2004-05-11 2005-08-11 Via Tech Inc Chip embedded package structure and process thereof
TWI251910B (en) 2004-06-29 2006-03-21 Phoenix Prec Technology Corp Semiconductor device buried in a carrier and a method for fabricating the same
FI117812B (fi) 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
US8487194B2 (en) 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
FI117369B (fi) 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi

Also Published As

Publication number Publication date
KR20140104508A (ko) 2014-08-28
US8240033B2 (en) 2012-08-14
MX2007016096A (es) 2008-03-10
FI20050645A (fi) 2007-04-05
KR20080019282A (ko) 2008-03-03
BRPI0612060A2 (pt) 2010-10-13
JP2008544511A (ja) 2008-12-04
KR101455234B1 (ko) 2014-10-28
FI20050645A0 (fi) 2005-06-16
CN101199242A (zh) 2008-06-11
FI122128B (fi) 2011-08-31
EP1891843A1 (en) 2008-02-27
WO2006134217A1 (en) 2006-12-21
US20080196930A1 (en) 2008-08-21
CN101199242B (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
JP5175719B2 (ja) 回路基板構造の製造方法及び回路基板構造
JP5025644B2 (ja) 回路基板構造および回路基板構造の製造方法
KR101034279B1 (ko) 도체 패턴층에 전기적으로 연결된 부품을 포함하는 전자모듈 제조방법
US8225499B2 (en) Method for manufacturing a circuit board structure, and a circuit board structure
US8062537B2 (en) Method for manufacturing an electronics module
US10085347B2 (en) Manufacture of a circuit board and circuit board containing a component
US8487194B2 (en) Circuit board including an embedded component
EP2243161A2 (en) Semiconductor package
TW201622017A (zh) 微電子組件中使用下塡帶之技術及具耦接至貫穿基體通孔之空腔的微電子組件
WO2018096830A1 (ja) 電子部品及びその製造方法
TWI420996B (zh) 印刷電路板及其製造方法
CN101199244A (zh) 电路板结构的制造方法和电路板结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090416

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110825

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120919

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120926

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121018

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130107

R150 Certificate of patent or registration of utility model

Ref document number: 5175719

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250