BRPI0612060A2 - método para fabricação de uma estrutura de placa de circuito e uma estrutura de placa de circuito - Google Patents

método para fabricação de uma estrutura de placa de circuito e uma estrutura de placa de circuito Download PDF

Info

Publication number
BRPI0612060A2
BRPI0612060A2 BRPI0612060-1A BRPI0612060A BRPI0612060A2 BR PI0612060 A2 BRPI0612060 A2 BR PI0612060A2 BR PI0612060 A BRPI0612060 A BR PI0612060A BR PI0612060 A2 BRPI0612060 A2 BR PI0612060A2
Authority
BR
Brazil
Prior art keywords
conductor
component
layer
conductor pattern
contact
Prior art date
Application number
BRPI0612060-1A
Other languages
English (en)
Inventor
Risto Tuominen
Antti Iihola
Petteri Palm
Original Assignee
Imbera Electronics Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Imbera Electronics Oy filed Critical Imbera Electronics Oy
Publication of BRPI0612060A2 publication Critical patent/BRPI0612060A2/pt

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1438—Treating holes after another process, e.g. coating holes after coating the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Abstract

MéTODO PARA FABRICAçãO DE UMA ESTRUTURA DE PLACA DE CIRCUITO E UMA ESTRUTURA DE PLACA DE CIRCUITO. A presente invenção refere-se a um método para a fabricação de uma estrutura de placa de circuito. De acordo com o método, um padrão de condutor (13) é feito, e aberturas de contato são feitas nele para os contatos elétricos de um componente (16). Depois disso, o componente (16) é afixado em relação ao padrão de condutor (13), de modo que as áreas de contato ou as saliências de contato do componente fiquem próximas das aberturas de contato. Depois disso, um material eletricamente condutivo é introduzido nas aberturas de contato, de modo a se formarem contatos elétricos entre o padrão de condutor (13) e o componente (16).

Description

Relatório Descritivo da Patente de Invenção para "MÉTODOPARA FABRICAÇÃO DE UMA ESTRUTURA DE PLACA DE CIRCUITO EUMA ESTRUTURA DE PLACA DE CIRCUITO".
A presente invenção refere-se a um método para a fabricação deuma estrutura de placa de circuito.
A estrutura de placa de circuito pode fazer parte, por exemplo,de uma placa de circuito, de uma placa de circuito de camada múltipla, deuma embalagem de componente ou de um módulo eletrônico.
A estrutura de placa de circuito pode ser de um tipo que com-preende pelo menos uma camada de padrões de condutor em pelo menosduas camadas e pelo menos uma via, a qual conecta um condutor em umacamada eletricamente a um condutor na segunda camada.
A invenção assim se refere a métodos de fabricação para placasde circuito de camada múltipla. A invenção também se refere a tais métodosde fabricação de placa de circuito nos quais pelo menos um componenteconectado a um padrão de condutor é circundado com uma camada de materi-al de isolamento. As soluções deste tipo também podem ser referidas, alterna-tivamente, como estruturas de placa de circuito ou de módulo, as quais con-têm componentes enterrados, embutidos ou montados. A camada de mate-rial de isolamento que circunda o componente tipicamente é parte da estru-tura de base da placa de circuito ou do módulo, o que forma um suporte paraas camadas de condutor mais internas da placa de circuito ou do módulo.
A publicação de pedido de patente US 2005/0001331 mostra ummétodo de fabricação de estrutura de placa de circuito, no qual, antes detudo, uma placa de circuito é fabricada, a qual compreende uma camada deisolante e um padrão de condutor na superfície dela. Após isto, um compo-nente de semicondutor é afixado aos padrões de condutor na superfície daplaca de circuito por meio de um método de afixação de flip chip adequado.
A afixação ocorre por meio de ressaltos de contato na superfície do compo-nente de semicondutor. No método da publicação US, após a afixação docomponente, uma camada de material de isolamento padronizada e não pa-dronizada é laminada no topo da placa de circuito, e no topo delas uma ca-mada de padrão de condutor adicional.
As publicações de patente US 6.038.133 e US 6.489.685, bemcomo a publicação de pedido de patente US 2002/0117743, mostram ummétodo no qual um padrão de condutor é feito na superfície de um filme des-tacável e um componente de semicondutor é afixado ao padrão de condutorusando-se um método de afixação de flip chip. Após isso, o componente écircundado com uma camada de material de isolamento e o filme destacávelé removido.
As publicações mencionadas anteriormente US 6.038.133 e US2002/0117743 também descrevem um método, no qual um componente éafixado pelo método de flip chip a uma folha de condutor unificada, ao invésde a padrões de condutor, a partir do que os padrões de condutor de folhade condutor são formados em um estágio posterior no processo. Os méto-dos correspondentes também são descritos, por exemplo, nas publicaçõesUS 5.042.145; WO 2004/077902; WO 2004/077903; e WO 2005/020651.
Além dos tipos mencionados anteriormente de método, muitosoutros métodos também são conhecidos, por meio dos quais as estruturasde placa de circuito contendo componentes podem ser fabricadas. Por e-xemplo, os componentes podem, antes de tudo, ser postos dentro de umacamada de material de isolamento e conectados eletricamente à camada decondutor apenas após isto, conforme mostrado na publicação de pedido WO2004/089048. No método da publicação de pedido WO 2004/089048, ocomponente é colado à superfície da camada de condutor e, após a colagemdo componente, uma camada de material de isolamento, a qual circunda ocomponente afixado à camada de condutor, é formada nele ou afixada à su-perfície da camada de condutor. Após a colagem do componente, vias tam-bém são feitas, através das quais os contatos elétricos podem ser feitos en-tre a camada de condutor e o componente. Após isto, os padrões de condu-tor são formados a partir da camada de condutor até a superfície da qual ocomponente foi colado.
A afixação do componente a um padrão de condutor ao invés dea uma folha de condutor unificada obtém a vantagem de o padrão de condu-tor poder ser, antes de tudo, examinado por um método ótico, antes da afi-xação dos componentes à peça básica de placa de circuito. Se as placas decircuito ou um módulo sendo fabricados contiverem componentes dispendio-sos, vantagens de custo podem ser obtidas usando-se este exame de ante-mão de padrão de condutor, porque um padrão de condutor defeituoso podeser tornado bom ou removido do processo em um estágio mais antecipado.No procedimento oposto, os componentes afixados à folha de condutor e jáembutidos na peça básica de placa de circuito serão perdidos, se a padroni-zação da folha de condutor falhar.
A invenção é pretendida para a criação de um novo método paraa fabricação de uma estrutura de placa de circuito.
De acordo com o primeiro aspecto da invenção, um padrão decondutor, bem como aberturas de contato para a feitura de vias são feitos napeça básica de placa de circuito. Após isso, uma camada de material de iso-lamento é feita na superfície da camada de condutor. Nos pontos indicadospelas aberturas de contato na camada de material de isolamento, orifíciossão feitos, os quais se estendem para uma segunda estrutura de condutordentro da camada de material de isolamento ou na superfície oposta damesma. Após isso, um material de condução é levado para os orifícios, demodo a se fazerem contatos elétricos entre o padrão de condutor e a segun-da estrutura de condutor. A segunda estrutura de condutor pode ser, por e-xemplo, um padrão de condutor ou uma área de contato ou um ressalto decontato do componente.
De acordo com o segundo aspecto da invenção, um padrão decondutor, bem como aberturas de contato para a feitura de vias são feitos napeça básica de placa de circuito. Após isso, uma camada de material de iso-lamento é feita na superfície da camada de condutor e uma camada de con-dutor ou uma camada de padrão de condutor na superfície dela. Orifícios, osquais se estendem através da camada de isolante até a camada de condutorou a camada de padrão de condutor, são feitos na camada de material deisolamento nos pontos indicados pelas aberturas de contato. Após isso, ummaterial de condutor é introduzido nos orifícios, de modo a se formarem oscontatos elétricos entre os condutores nas superfícies opostas da camadade material de isolamento.
De acordo com o terceiro aspecto da invenção, um padrão decondutor, no qual aberturas de contato são feitas nas localizações das áreasde contato dos componentes a serem afixados, é feito em uma peça básicade placa de circuito. Os componentes são afixados ao padrão de condutor eos contatos elétricos são formados entre as áreas de contato do componentee o padrão de condutor, através das aberturas de contato feitas no padrãode condutor.
Em uma modalidade, um padrão de condutor é feito primeira-mente e, após isto, aberturas de contato no padrão de condutor. Após a fa-bricação das aberturas de contato, o componente é alinhado em relação aopadrão de condutor, de forma tal que as áreas de contato ou os ressaltos decontato do componente fiquem opostos às aberturas de contato.
Em uma segunda modalidade, o padrão de condutor e as aber-turas de contato feitas nele são feitas simultaneamente. Após a fabricaçãodo padrão de condutor, o componente é alinhado em relação ao padrão decondutor, de forma tal que as áreas de contato ou os ressaltos de contato docomponente fiquem opostos às aberturas de contato.
Em uma terceira modalidade, o padrão de condutor é feito pri-meiramente e, após a fabricação do padrão de condutor, o componente éalinhado em relação ao padrão de condutor e afixado no lugar. Após a afixa-ção do componente, as aberturas de contato são feitas no padrão de condu-tor, de forma tal que as áreas de contato ou os ressaltos de contato do com-ponente fiquem opostos às aberturas de contato.
De acordo com um quarto aspecto da invenção, uma estruturade placa de circuito é apresentada, a qual foi fabricada usando-se um méto-do de acordo com o primeiro, o segundo ou o terceiro aspecto da invenção.
De acordo com um quinto aspecto da invenção, uma estruturade placa de circuito é apresentada, a qual compreende um condutor na ca-mada de padrão de condutor, bem como uma via conectada ao condutor,cuja via conecta o condutor a uma segunda camada de padrão de condutorou a um componente, de forma tal que o diâmetro da via seja essencialmen-te tão grande quanto ou maior do que a largura do condutor.
Cada um dos aspectos mencionados anteriormente da invençãotem, além disso, várias modalidades diferentes, as quais são descritas emmaiores detalhes na descrição a seguir de modalidades.
Com o auxílio de alguns aspectos e modalidades da invenção,um método de fabricação, por exemplo, é criado, o qual permitirá que o pa-drão de condutor seja examinado antes de os componentes serem afixadosà peça básica de placa de circuito.
Além disso, com o auxílio de alguns aspectos e modalidades dainvenção, um método de fabricação é criado, o qual permitirá que padrõesde condutor sejam feitos usando-se o método de via. Em modalidades nsquais uma via é conectada a um componente, isto obterá a vantagem, porexemplo, de a superfície das áreas de contato (tais como ressaltos de conta-to) de componentes poderem ser limpas antes da formação de um contatoelétrico. O método de via também permite que contatos sejam feitos com oauxílio de um produto químico ou de um método de crescimento eletroquími-co, em cujo caso será possível obter propriedades elétricas excelentes parao contato entre o padrão de condutor e o componente. Em relação ao méto-do de via, também é possível usar outros métodos de deposição superficial.
Por exemplo, desintegração e deposição de catodo, vaporização, deposiçãosuperficial química ou eletroquímica, ou algum outro método de deposiçãosuperficial adequado ou combinação de métodos de deposição superficialpodem ser usados como o método de deposição superficial.
De acordo com algumas modalidades, o alinhamento das viastambém pode ser examinado, antes da afixação dos componentes, ou conti-nuando-se o processo de fabricação da estrutura de placa de circuito.
Em modalidades nas quais as aberturas de contato são fabrica-das usando-se um método de auto-alinhamento, as vias automaticamentechegarão à localização correta, pelo menos em relação à camada de padrãode condutor na qual as aberturas de contato são feitas.
A seguir, a invenção é examinada com o auxílio de exemplos ecom referência aos desenhos associados.
As figuras 1 a 14 mostram uma série de seções transversais nosestágios intermediários de estruturas de placa de circuito em um processode fabricação de acordo com uma primeira modalidade.
As figuras 15 a 23 mostram uma série de seções transversaisnos estágios intermediários de estruturas de placa de circuito em um pro-cesso de fabricação de acordo com uma segunda modalidade.
As figuras 24 a 32 mostram uma série de seções transversaisnos estágios intermediários de estruturas de placa de circuito em um pro-cesso de fabricação de acordo com uma terceira modalidade.
As figuras 33 a 42 mostram uma série de seções transversaisnos estágios intermediários de estruturas de placa de circuito em um pro-cesso de fabricação de acordo com uma quarta modalidade.
As figuras 43 a 49 mostram em maiores detalhes o dimensiona-mento e o alinhamento de vias em algumas modalidades.
No primeiro exemplo, a fabricação é começada de acordo com afigura 1 a partir de uma camada de suporte 1, a qual é eletricamente condu-tiva em pelo menos uma superfície. Quando posicionada de acordo com asérie da figura, pelo menos a superfície superior da camada de suporte 1écondutiva. A propriedade de condutividade é requerida, por exemplo, em umestágio posterior no método de acordo com este exemplo, para a conduçãoda corrente requerida para um crescimento eletrolítico na área na qual o ma-terial de condutor está sendo deixado crescer. No método no qual o cresci-mento eletrolítico de um material de condutor é substituído por algum outrométodo de fabricação, a propriedade de condutividade da camada de supor-te 1 não será necessariamente requerida, em cujo caso a camada de supor-te 1 também pode ser não condutiva. No exemplo das figuras, a camada desuporte 1, contudo, é feita completamente de um material condutivo, tipica-mente de um metal e, mais usualmente, de cobre. A tarefa da camada desuporte 1 é prover suporte mecânico para a peça básica de placa de circuito,de modo que a camada de suporte 1 deve ter a durabilidade mecânica e arigidez requeridas para um processamento. No caso de uma folha de cobre,estas propriedades são obtidas pela seleção da espessura da camada desuporte 1 para ser, por exemplo, de mais de 50 micrometros.
Após isto, camadas de resistência 2, tipicamente camadas defotorresistência, são espalhadas em ambas as superfícies da camada desuporte 1. Este estágio é mostrado na figura 2. A camada de fotorresistência2 é exposta através de uma máscara padronizada a partir de uma superfícieda camada de suporte 1, após o que a peça básica é revelada. Após a reve-lação, a camada de fotorresistência exposta 2 é padronizada, conforme de-sejado, para a formação de uma máscara de padrão de condutor, a qual émostrada na figura 3.
A fabricação é continuada pelo crescimento de forma eletrolíticade um material de condutor, tipicamente cobre, nas áreas a partir das quaisa fotorresistência foi removida. O padrão de condutor desejado 3, o qual émostrado na figura 4, assim é formado na superfície da camada de suporte1. A espessura do padrão de condutor pode ser, por exemplo, de 20 micro-metros, enquanto a espessura da linha dos padrões de condutor feitos tam-bém pode ser menor do que 20 micrometros. Assim, o método também podeser usado para a fabricação de padrões de condutor pequenos e precisos.
Os padrões de condutor 3 também podem ser feitos espessos em relação àlargura dos padrões de condutor, em cujo caso boas propriedades de condu-tividade serão obtidas com o uso de uma área superficial pequena da estru-tura de placa de circuito. A espessura do padrão de condutor 3 assim, tam-bém pode ser, por exemplo, igual à largura, ou a espessura (altura) pode sermaior, por exemplo, de 1,2 a 3 vezes maior do que a largura.
Os padrões de condutor 3 também podem ser feitos usando-sealgum outro método além daquele descrito. Os métodos adequados são, porexemplo, a fabricação e a padronização combinadas da camada de condu-tor, por exemplo, por ataque químico ou ablação com laser.
Após a feitura dos padrões de condutor 3, as camadas de resis-tência 2 são removidas. A figura 5 mostra a peça básica de placa de circuitoapós a remoção das camadas de resistência 2. Após isto, e antes da afixa-ção do componente. 6 à peça básica de placa de circuito, as aberturas decontato 4 são feitas no padrão de condutor 3, nas localizações das áreas decontato do componente 6. A figura 6 mostra a peça básica de placa de cir-cuito após este estágio intermediário. As aberturas de contato 4 podem serfeitas, por exemplo, por perfuração a laser. O posicionamento mútuo dasaberturas de contato 4 é selecionado de acordo com o posicionamento mú-tuo das áreas de contato do componente e a localização e a posição de ca-da grupo de aberturas de contato são selecionadas de forma tal que o com-ponente seja posto corretamente em relação à estrutura de placa de circuitointeira. Assim, uma abertura de contato 4 é feita para cada área de contatoque participe na formação de um contato elétrico. A área superficial das a-berturas de contato 4 sendo feitas pode ser aproximadamente tão grandequanto a área superficial das áreas de contato correspondentes. A área su-perficial das aberturas de contato 4 também pode ser selecionada, obvia-mente, para ser menor ou, em algumas modalidades, ligeiramente maior doque a área superficial da área de contato correspondente.
As aberturas de contato 4 podem ser perfuradas a partir da dire-ção do padrão de condutor 3 ou da camada de suporte 1. Se as aberturas decontato 4 forem perfuradas a partir da direção do padrão de condutor 3, asaberturas perfuradas não necessariamente precisarão se estender inteira-mente através da camada de suporte 1. Em uma modalidade como essa, asaberturas de contato 4 são abertas mais tarde, quando a camada de suporte1 for removida. As aberturas de contato 4 também podem ser abertas demodo que a camada de material formada pelo padrão de condutor 3 e pelacamada de suporte 1 seja afinada por ataque químico, a partir da direção dacamada de suporte 1. O padrão de condutor 3 e a camada de suporte 1também podem ser formados a partir de uma camada de material única.Nesse caso, a parte da camada de material correspondente à camada desuporte 1 é removida e as aberturas de contato 4 são abertas. Assim, pre-tende-se que a abertura de contato 4 se estenda através do padrão inteirode condutor 3. Uma perfuração pode ser implementada, por exemplo, meca-nicamente ou com o auxílio de um laser. Também é possível fazer as abertu-ras de contato 4, por exemplo, com o auxílio de ataque químico com plasma.As aberturas de contato 4 também podem ser projetadas riamáscara de resistência, em cujo caso as aberturas 4 serão criadas no pa-drão de condutor 3 em conexão com sua fabricação e serão abertas quandoa camada de suporte 1 for removida.
Também é possível proceder de forma tal que as aberturas decontato 4 sejam feitas apenas após a colagem do componente 6. Nesse ca-so, o componente pode ser alinhado no lugar com ó auxílio do padrão decondutor 3 e as aberturas de contato 4 também tornadas alinhadas em rela-ção ao padrão de condutor. Desta forma, as áreas de contato ou os ressal-tos de contato do componente também serão alinhados em relação às aber-turas de contato 4. Em uma modalidade como essa, as aberturas de contato4 são feitas na superfície do padrão de condutor 3 opostas à superfície dopadrão de condutor 3, a partir da direção na qual o componente 6 será cola-do. Com referência à figura 6, pode ser notado que as aberturas de contato4 podem ser feitas a partir da direção do padrão de condutor 3 ou a partir dadireção da camada de suporte 1. As aberturas de contato 4 podem se es-tender através de ambas as camadas 1 e 3, ou, alternativamente, a partir deum recesso, o qual se estende através do padrão de condutor 3. Também épossível fazer as aberturas de contato 4 em estágios, de forma tal que, antesde tudo, um recesso seja feito a partir da direção da camada de suporte 1que ainda não se estende inteiramente através do padrão de condutor 3, eem um estágio posterior do processo uma abertura de contato 4 é abertapara penetrar através do padrão de condutor 3. O método do exemplo tam-bém pode ser modificado de modo que o componente 6 seja colado à super-fície da camada de suporte 1 e um contato elétrico entre o padrão de condu-tor 3 e o componente seja feito através da camada de suporte 1. Neste caso,a camada de suporte 1 é isolante. O método do exemplo também pode sermodificado de forma tal que o componente 6 seja colado à superfície da ca-mada de suporte 1 e o material de condutor da camada de suporte 1 sejaremovido da área entre os padrões de condutor 3.
Os componentes 6 são afixados à superfície do padrão de con-dutor 3 com o auxílio de adesivo. Para a colagem, uma camada de adesivo 5é espalhada sobre a superfície de afixação do padrão de condutor 3 ou asuperfície de afixação do componente 6, ou em ambas as superfícies de afi-xação. O adesivo 5 também pode ser espalhado em estágios e em cama-das. Após isto, os componentes 6 podem ser alinhados nas posições plane-jadas para os componentes 6, com o auxílio de marcas de alinhamento. Afigura 8 mostra a peça básica de placa de circuito após a colagem dos com-ponentes 6.
O termo superfície de afixação do componente 6 se refere àque-la superfície do componente 6 que se voltará para o padrão de condutor 3. Asuperfície de afixação do componente 6 compreende as áreas de contato,por meio das quais um contato elétrico pode ser formado no componente. Asáreas de contato podem ser, por exemplo, áreas planas na superfície docomponente 6, ou, mais usualmente, projeções de contato, tais como ressal-tos de contato, projetando-se a partir da superfície do componente 6. Estesgeralmente são pelo menos duas áreas de contato ou projeções no compo-nente 6. Em microcircuitos complexos, pode haver verdadeiramente muitasáreas de contato.
Em muitas modalidades, é preferível espalhar adesivo de formatão liberal sobre a superfície de afixação ou as superfícies de afixação demodo que o adesivo preencha o espaço inteiro remanescente entre os com-ponentes 6 e o padrão de condutor 3 e a camada de suporte 1. Então, nãohaverá necessidade de um agente de enchimento em separado. O enchi-mento do espaço remanescente entre os componentes 6 e o padrão de con-dutor 3 e a camada de suporte 1 reforça a conexão mecânica entre o com-ponente 6 e o padrão de condutor 3, desse modo se obtendo uma constru-ção mecanicamente mais durável. Uma camada de adesivo compreensiva eininterrupta também suporta o padrão de condutor 3 e protege a estruturaem estágios posteriores de processo. Durante uma colagem, o adesivo ge-ralmente também encontra seu caminho nas aberturas de contato 4.
O termo adesivo se refere a um material por meio do qual oscomponentes podem ser afixados ao padrão de condutor 3 e à camada desuporte 1. Uma propriedade de um adesivo é que ele pode ser espalhadosobre a superfície do padrão de condutor 3, da camada de suporte 1 e/ou docomponente em uma forma líquida, ou em uma forma que, de outra forma,se conforme aos formatos de superfície, por exemplo, na forma de um filme.
Uma segunda propriedade do adesivo é que, após o espalhamento, o adesi-vo endurece, ou pode ser endurecido pelo menos parcialmente, de forma talque o adesivo seja capaz de manter o componente no lugar (em relação aopadrão de condutor 3) pelo menos até o componente ser afixado à estruturade alguma outra forma. Uma terceira propriedade do adesivo é sua capaci-dade adesiva, isto é, a capacidade de se manter sobre a superfície sendocolada.
O termo colagem se refere à afixação de um componente e dacamada de condutor 3 e/ou da camada de suporte uns aos outros com oauxílio de um adesivo. Assim, na colagem o adesivo é introduzido entre ocomponente e a camada de condutor 3 e/ou a camada de suporte 1 e ocomponente é posto em uma posição adequada em relação ao padrão decondutor 3, em que o adesivo está em contato com o componente e o pa-drão de condutor 3 e/ou a camada de suporte 1, e pelo menos parcialmentepreenche o espaço entre o componente e a peça básica de placa de circuito.
Após isto, o adesivo é deixado endurecer (pelo menos parcialmente), ou a-desivo é endurecido ativamente (pelo menos parcialmente), de modo que ocomponente seja afixado com o auxílio do adesivo à peça básica de placade circuito. Em algumas modalidades, as áreas de contato do componentepodem se projetar através da camada de adesivo durante a colagem, paraentrarem em contato com a camada de condutor 3.
O adesivo usado nas modalidades, por exemplo, é um epóxitermicamente curado. O adesivo é selecionado de modo que o adesivo usa-do tenha adesão suficiente à peça básica de placa de circuito e ao compo-nente. Uma propriedade preferível do adesivo é um coeficiente adequado deexpansão térmica, de modo que a expansão térmica do adesivo não difiragrandemente da expansão térmica do material circundante, durante o pro-cesso. O adesivo selecionado deve ter, preferencialmente, um tempo de en-durecimento curto, preferencialmente de uns poucos segundos no máximo.Neste tempo, o adesivo deve endurecer pelo menos parcialmente, de modoque o adesivo seja capaz de manter o componente no lugar. O endureci-mento final pode levar, claramente, mais tempo, e o endurecimento final po-de mesmo ser planejado para ocorrer em relação a estágios posteriores doprocesso. A condutividade elétrica do adesivo preferencialmente é da mes-ma ordem que a condutividade elétrica do material de isolamento.
O componente 6 sendo fixado pode ser, por exemplo, um circui-to integrado, tal como um chip de memória, um processador ou um ASIC. Ocomponente sendo afixado também pode ser, por exemplo, um MEMS, umLED ou um componente passivo. O componente sendo afixado pode estarem um invólucro ou fora de invólucro, e pode compreender ressaltos de con-tato em suas áreas de contato ou ser sem ressaltos. Na superfície das áreasde contato do componente também pode haver uma deposição superficial decondutor que seja mais fina do que os ressaltos de contato. Assim, a super-fície externa das áreas de contato do componente pode estar no nível dasuperfície externa do componente, no fundo dos recessos na superfície docomponente ou sobre a superfície de projeções que se projetam a partir dasuperfície do componente.
Após a colagem dos componentes 6, uma camada de isolamen-to 10 é feita, a qual circunda os componentes 6 e suporta os padrões decondutor 3. No exemplo da figura 9, a camada de isolamento 10 é formadapela colocação de uma folha de material de isolamento 8, na qual as abertu-ras são feitas nas localizações dos componentes 6, no topo da peça básicade placa de circuito. Além disso, uma folha de material de isolamento contí-nua 9 é posta no topo da folha de material de isolamento 8. Ambas as folhaspodem ser similares ou, caso contrário, folhas que diferem uma das outratambém podem ser usadas, pelo menos uma das quais sendo pré-endurecida ou não endurecida. Os exemplos de materiais adequados para acamada de isolamento 10 são Pl (poliamida), FR1, FR5, aramida, politetra-fluoroetileno, Teflon®, LCP (polímero de cristal líquido) e uma camada deaglutinante pré-endurecido, isto é, pré-impregnada. A camada de isolamentoassim também pode ser espalhada em um fluido ou em forma líquida.As folhas de material de isolamento 8 e 9 postas no topo da pe-ça básica de placa de circuito são pressionadas com o auxílio de calor epressão para se tornarem uma camada de isolamento unificada 10. A figura10 mostra uma seção transversal da peça básica de placa de circuito apósseu estágio intermediário. Nas folhas de material de isolamento, por exem-plo, na superfície superior de folha 9, também pode haver uma camada depadrão de condutor pronta, em cujo caso, após a prensagem, a peça básicade placa de circuito compreenderá pelo menos duas camadas de padrão decondutor. Após a fabricação da camada de isolamento 10, a camada de su-porte 1 pode ser removida, quando a estrutura mostrada pela figura 11 seráobtida. A remoção da camada de suporte 1 pode ser realizada, por exemplo,por ataque químico ou mecanicamente.
Em uma modalidade na qual a camada de suporte 1 e os pa-drões de condutor 3 são do mesmo material, por exemplo, de cobre, e a ca-mada de suporte 1 é removida por ataque químico, a superfície de fronteirados padrões de condutor 3 no lado de camada de suporte 1 pode ser fabri-cada mais precisamente, se uma camada intermediária adequada, a qualnão se dissolverá no agente de ataque químico usado, ou se dissolverá a-penas de forma extremamente lenta, for usada entre os padrões de condutor3 e a camada de suporte 1. Neste caso, o ataque químico parará na camadaintermediária e a superfície dos padrões de condutor 3 poderá ser definidaprecisamente. Uma camada intermediária como essa pode ser feita, por e-xemplo, a partir de algum segundo metal. A camada intermediária pode serfeita, por exemplo, na superfície inteira da camada de suporte 1, antes dafabricação dos padrões de condutor 3 e removida após a remoção da cama-da de suporte 1, por exemplo, quimicamente usando-se algum segundo a-gente de ataque químico. Também é possível fazer a camada intermediáriaem relação ao crescimento dos padrões de condutor 3, de forma tal que,antes de tudo, o material da camada intermediária seja deixado crescer notopo da camada de suporte 1 e os padrões de condutor reais 3 sejam deixa-dos crescer no topo do material da camada intermediária. Em uma modali-dade como essa, a camada intermediária assim é fabricada apenas nas Io-calizações dos padrões de condutor, desse modo se economizando materialda camada intermediária.
Em seguida, as vias são feitas na peça básica de placa de circui-to, com o auxílio do que os contatos elétricos podem ser formados entre asáreas de contato 7 dos componentes 6 e os padrões de condutor 3. Para afabricação das vias, as aberturas de contato 4 são limpas de adesivo e outromaterial que possam ter sido empurrados para elas. Em relação à limpezadas aberturas de contato 4, é possível limpar também as áreas de contato 7dos componentes 6, em cujo caso as condições para a criação de um conta-to elétrico de alta qualidade melhorarão mais. A limpeza pode ser realizada,por exemplo, usando-se uma técnica de plasma, quimicamente ou com oauxílio de um laser. A figura 12 mostra as aberturas de contato 4 e as áreasde contato 7 da peça básica de placa de circuito antes da limpeza. Se asaberturas de contato 4 e as áreas de contato já estiverem suficientementelimpas, a limpeza poderá ser naturalmente omitida.
Após a limpeza, também é possível checar o sucesso do ali-nhamento do componente 6, como as áreas de contato 7 de um componentealinhado corretamente aparecerão através das aberturas de contato 4,quando visto a partir da direção do padrão de condutor. Obviamente, o exa-me pode ser feito em muitos outros estágios também.
Após isto, o material de condutor é introduzido nas aberturas decontato 4, de forma tal que um contato elétrico seja criado entre o compo-nente 6 e o padrão de condutor 3. O material de condutor pode ser fabrica-do, por exemplo, peíõ enchimento das áberturas de contato com uma pastaeletricamente condutiva. O material de condutor também pode ser fabricadousando-se parte de muitos métodos de crescimento conhecidos na indústriade placa de circuito, Os contatos elétricos de alta qualidade podem ser fei-tos, por exemplo, pela formação de uma conexão metalúrgica pelo cresci-mento do material de condutor quimicamente ou por um método eletroquími-co. Uma boa alternativa é fazer crescer uma camada fina por um métodoquímico e continuar o crescimento usando-se um método eletroquímico maiseconômico. Além destes métodos, obviamente é possível usar algum outrométodo, o qual seja vantajoso em termos do resultado final.
No exemplo da série de figuras, as aberturas de contato 4, asáreas de contato 7, os padrões de condutor 3 e a superfície nua remanes-cente entre os padrões de condutor 3 da camada de isolamento 10 são, an-tes de tudo, depositados superficialmente com uma camada de condutor finae, então, a espessura da camada de condutor é aumentada de forma eletro-lítica até as aberturas de contato 4 terem sido preenchidas com um materialde condutor. A figura 13 mostra a estrutura após o crescimento. Após isto, apeça básica de placa de circuito é atacada quimicamente para a remoção domaterial de condutor em excesso. À figura 14 mostra a estrutura de placa decircuito após o ataque químico.
As figuras 15 a 23 mostram um segundo exemplo da fabricaçãode uma estrutura de placa de circuito. A figura 15 mostra uma placa de cir-cuito, a qual compreende uma camada de suporte 11 e uma camada decondutor 12. Nesta modalidade, a camada de suporte 11 é de um materialeletricamente isolante. A camada de suporte 11 pode ser, por exemplo, umafolha de FR4, ou conter algum outro material referido acima em relação àcamada de isolamento 10. Um outro material adequado também pode serusado, obviamente, na camada de suporte 11. A camada de condutor 12usualmente é de cobre.
A camada de condutor 12 é padronizada para formar padrões decondutor 13, por exemplo, por ataque químico. Este estágio intermediário émostrado na figura 16. Em seguida, as aberturas de contato 14 são feitasatravés dos padrões de condutor 13 e da camada de suporte 11, nas Iocali-zações das áreas de contato do componente 16 a ser afixado. As aberturasde contato 14 são feitas da mesma forma que as aberturas de contato 4descritas acima. A figura 17 mostra a peça básica de placa de circuito apósa fabricação das aberturas de contato 14.
Após a fabricação das aberturas de contato 14, um adesivo 15 éespalhado sobre a peça básica de placa de circuito da mesma forma con-forme descrito acima em relação ao adesivo 5. A figura 18 mostra a peçabásica de placa de circuito com o adesivo 15. Após isto, os componentes 16são colados no lugar, da mesma forma que os componentes 6, quando oresultado é a estrutura mostrada na figura 19. Após isto, as folhas de materi-al de isolamento 18 e 19 são afixadas à peça básica de placa de circuito, damesma forma conforme as folhas de material de isolamento 8 e 9. Nesteexemplo, uma camada de condutor 17 também é afixada à superfície da fo-lha de material de isolamento 19. A figura 20 mostra este estágio intermediá-rio. Após isto, as aberturas de contato 14 e as áreas de contato dos compo-nentes 16 são limpas. A figura 21 mostra a peça básica de placa de circuito,após este estágio intermediário.
Em seguida, os contatos elétricos são criados para os compo-nentes 16. Isto também pode ser feito da maneira descrita acima, por exem-plo, por enchimento das aberturas de contato com uma pasta condutiva. Istoobterá a vantagem de um processo de fabricação curto e simples. Neste e-xemplo, o material condutivo, contudo, é feito crescer pela feitura de umadeposição superficial fina e aumentando-se a espessura do material conduti-vo por crescimento eletrolítico, de forma tal que as aberturas de contato 14sejam preenchidas. Ao mesmo tempo, uma terceira camada de condutor 20é deixada crescer na peça básica de placa de circuito, e também entra emcontato elétrico com os componentes 16. A figura 22 mostra a peça básicade placa de circuito, após este estágio intermediário.
Em seguida, as camadas de condutor 17 e 20 podem ser padro-nizadas, por exemplo, por ataque químico, desse modo se fazendo padrõesde condutor nas camadas de condutor 17 e 20. A figura 23 mostra a placade circuito após a padronização. "Conforme pode ser visto a partir da figura23, com o auxílio deste método de fabricação, as áreas de contato dos com-ponentes 16 podem ser opcionalmente conectadas à camada de padrão decondutor 13 ou à camada de padrão de condutor 20. Um contato tambémpode ser simultaneamente criado para ambas as camadas de padrão decondutor 13 e 10. Esta propriedade provê uma oportunidade para um plane-jamento flexível dos contatos dos componentes 16 e para o uso eficiente deespaço na estrutura de placa de circuito.
As figuras 24 a 32 mostram um terceiro exemplo da fabricaçãode uma estrutura de placa de circuito. Neste exemplo, a fabricação começaa partir da placa de base mostrada na figura 24, a qual compreende umacamada de material de isolamento 21, na primeira superfície da qual estáuma camada de condutor 22 e na segunda superfície uma camada de con-dutor 23. As camadas de condutor 22 e 23 tipicamente são de cobre. O ma-terial da camada de material de isolamento 21 é, conforme na camada 10 doexemplo descrito acima, por exemplo, FR4, ou algum outro material de iso-lamento adequado.
As camadas de condutor 22 e 23 são padronizadas para a cria-ção dos padrões de condutor 24 e 25. Ao mesmo tempo, também é possívelfabricar uma abertura de instalação no padrão de condutor 24 ou 25 paracada componente 26 a ser posto na estrutura e, correspondentemente, pro-jetar condutores no padrão de condutor 24 ou 25 para conexão às áreas decontato do componente 26. As outras áreas dos padrões de condutor 24 e25 podem ser projetadas de acordo com outras exigências de fiação da es-trutura.
Em seguida, ambas as superfícies da peça básica de placa decircuito são superfícies com uma camada de material de isolamento 27. Ascamadas de material de isolamento 27 podem ser fabricadas, por exemplo,por laminação de folhas de material de isolamento pré-endurecido sobre assuperfícies da peça básica de placa de circuito. A figura 26 mostra a peçabásica de placa de circuito após este estágio.
Em seguida, recessos adequadamente dimensionados e con-formados 28 são feitos na peça básica de placa de circuito para os compo-nentes 26 a serem embutidos na estrutura. Os recessos 28 podem ser feitosapropriadamente, por exemplo, pelo uso de algum método conhecido usadona fabricação de placa de circuito. Os recessos 28 podem ser feitos, por e-xemplo, usando-se um método de ablação com laser de CO2, quimicamentepor ataque químico, ou mecanicamente por usinagem. Assim, é possíveltambém fazer recessos 28 a partir das direções de ambas as superfícies, emmodalidades nas quais é desejado por parte dos componentes 26 voltadospara o padrão de condutor 24 e parte deles voltados para o padrão de con-dutor 25. Isto pode ser implementado, por exemplo, pelo uso na fabricaçãodo recesso 28 de um método que permita um controle preciso de profundi-dade. Uma segunda alternativa é fabricar a camada de material de isolamen-to 21 em camadas, de forma tal que a parte a ser removida e a parte a serretida difiram adequadamente em suas propriedades. Assim, o recesso 28pode ser feito a uma profundidade adequada, graças a esta diferença, porexemplo, de forma tal que o método de fabricação do recesso 28 seja seleti-vo em termos desta diferença e o recesso 28 pare por si na camada de fron-teira contida na camada de material de isolamento 21.
Uma outra possibilidade é fazer o recesso tão distante quanto opadrão de condutor 25 e continuar a fabricação na superfície nua do padrãode condutor 25. Ainda uma outra possibilidade é fazer o recesso tão distantequanto o padrão de condutor 25 e fabricar uma camada de isolamento fina, aqual cobre o padrão de condutor 25, no fundo do recesso.
Em seguida, aberturas de contato 29 são feitas na peça básicade placa de circuito nas localizações das áreas de contato dos componentes26. A fabricação das aberturas de contato 29 é realizada da mesma fôrmaque aquela das aberturas de contato 4 descritas acima. A figura 28 mostra apeça básica de placa de circuito após este estágio intermediário.
Após a fabricação das aberturas de contato 29, um adesivo 30 éespalhado sobre a peça básica de placa de circuito da mesma forma queaquela descrita em relação ao adesivo 5. A figura 29 apresenta a peça bási-ca de placa de circuito com o adesivo 30. Após isto, o componente 26 é co-lado no lugar da mesma forma que o componente 6, quando o resultado é aestrutura mostrada na figura 30. Após isto, os recessos 28 podem ser preen-chidos com um material de enchimento 31, se for desejado reforçar a estru-tura. A figura 31 mostra a peça básica de placa de circuito após o enchimen-to dos recessos 28. Após isto, as aberturas de contato 29 e as áreas de con-tato dos componentes 26 são limpas e contatos elétricos são formados nostanques de aeração 27. Isto também pode ser realizado da maneira dos e-xemplos prévios, pelo enchimento das aberturas de contato com uma pastacondutiva, ou pelo crescimento de material condutivo de forma eletrolítica ouquimicamente. A figura 32 mostra a placa de circuito após a criação dos con-tatos.
As figuras 33 a 42 mostram um quarto exemplo da fabricação deuma estrutura de placa de circuito. Neste exemplo, a fabricação de contatoselétricos entre as camadas de padrão de condutor é descrita, de modo que,no método do exemplo, chips de semicondutor não sejam postos dentro daestrutura de placa de circuito. Usando-se um método como esse, assim, épossível fabricar, por exemplo, uma placa de circuito na superfície da qual oscomponentes separados, tais como chips de semicondutor, são afixados.
Um método correspondente também pode ser usado, obviamente, para afabricação de estruturas de placa de circuito contendo chips de semicondu-tor, ou os chips de semicondutor podem estar localizados em alguma se-gunda camada de isolamento, a qual é conectada à estrutura de placa decircuito descrita nos exemplos.
Neste exemplo, a fabricação é começada a partir de uma cama-da de suporte 101 de acordo com a figura 33, em ambas as superfícies daqual são espalhadas uma camada de resistência 102, tipicamente camadasde fotorresistência, de acordo com a figura 34. Estes estágios do métodocorrespondem aos estágios do método descrito em relação às figuras 1 e 2do primeiro exemplo. Da maneira descrita em relação à figura 3, a camadade fotorresistência 102 é exposta e revelada. O resultado é a estrutura mos-trada na figura 35.
Após isto, um material condutivo 103, tipicamente cobre, é dei-xado crescer de forma eletrolítica nas aberturas abertas na camada de fotor-resistência 102. Este estágio corresponde ao estágio descrito em relação àfigura 4. A figura 36 mostra a peça básica de placa de circuito após o cres-cimento do material condutivo. Conforme já foi descrito em relação à figura4, desta forma, é possível fabricar padrões de condutor muito precisos, nosquais os condutores têm a relação desejada entre sua altura e largura.
Após a fabricação dos padrões de condutor 103, as camadas deresistência 102 são removidas. A figura 37 mostra a peça básica de placa decircuito após a remoção das camadas de resistência 102. Na modalidadedescrita neste exemplo, as aberturas de contato 104 são projetadas na más-cara de exposição do padrão de condutor 103, de modo que o padrão decondutor acabado 103 já contenha as aberturas de contato acabadas 104.Em outras palavras, as aberturas de contato 104 e os padrões de condutor103 são feitos simultaneamente. Assim, as aberturas de contato 104 sempreestarão alinhadas de forma correta em relação ao padrão de condutor 103. Aposição das aberturas de contato 104 em relação aos padrões de condutorassim é definida de uma maneira de auto-alinhamento. Uma maneira de au-to-alinhamento correspondente também pode ser usada nos métodos defabricação expostos no exemplo descrito acima. Por outro lado, no exemplodas figuras 33 a 42, também, os métodos de fabricação de aberturas de con-tato descritos acima, nos quais as aberturas de contato são feitas em umestágio de método em separado, também poderiam ser usados. O métodode alinhamento e fabricação de abertura de contato a ser usado, assim, po-de ser selecionado livremente, de acordo com a aplicação. Os exemplos de33 a 42 mostram que as aberturas de contato 104 são feitas para contatoselétricos entre as camadas de padrão de condutor e nos exemplos préviospara contatos entre a camada de padrão de condutor e os componentes. Osexemplos prévios poderiam, contudo, de forma bastante igual, ser modifica-dos de forma tal que com seu auxílio os contatos fossem feitos entre as ca-madas de padrão de condutor, enquanto correspondentemente os exemplosdas figuras 33 a 42 podem ser modificados de forma tal que os contatos se-jam formados entre uma camada de padrão de condutor e um componente.
Em seguida, uma camada de isolamento 110 e uma camada decondutor 107 no topo dela podem ser feitas no topo dos padrões de condutor103. Isto pode ser feito, por exemplo, pela laminação das camadas sobre asuperfície da peça básica de placa de circuito, conforme mostrado na figura38. A fabricação e as formas alternativas de fabricação são descritas emdetalhes acima em relação às figuras 9 e 10. Após a fabricação da camadade isolamento 110, a camada de suporte 101 pode ser removida, da maneiradescrita em relação à figura 11. A figura 39 mostra uma seção transversal dapeça básica de placa de circuito após este estágio intermediário.Em seguida, vias são feitas na peça básica de placa de circuito,com o auxílio do que contatos elétricos podem ser criados entre os padrõesde condutor 103 e a camada de condutor 107. Para a fabricação das vias, omaterial de isolamento 110 é removido das localizações das aberturas decontato 104. A limpeza pode ser realizada, por exemplo, usando-se umatécnica de plasma, quimicamente ou com o auxílio de um laser. A figura 40mostra a peça básica de placa de circuito após os orifícios de via terem sidoabertos nas localizações das aberturas de contato 104.
Após isto, o material condutivo é introduzido nas aberturas decontato 104 e nas vias, de forma tal que um contato elétrico seja formadoentre os padrões de condutor 103 e a camada de condutor 107. O materialcondutivo pode ser feito, por exemplo, pelo enchimento das aberturas decontato com uma pasta eletricamente condutiva. O material condutivo tam-bém pode ser feito usando-se um dos muitos métodos de crescimento co-nhecidos na indústria de placa de circuito. Os contatos elétricos de alta qua-lidade podem ser feitos, por exemplo, pela formação de uma conexão meta-lúrgica pelo crescimento do material condutivo por um método químico oueletroquímico. Uma boa alternativa é o crescimento de uma camada fina u-sando-se um método químico e continuar o crescimento usando um métodoeletroquímico mais barato. Além destes métodos, obviamente, é possívelusar algum outro método que seja vantajoso em termos do resultado final.
No exemplo da série de figuras, a superfície nua remanescenteentre as aberturas de contato 104, os orifícios de via, os padrões de condu-tor 103 e os padrões de condutor 103 da camada de isolamento 110, antesde tudo, é depositada superficialmente com uma camada de condutor fina e,então, a espessura da camada de condutor é aumentada de forma eletrolíti-ca até as aberturas de contato 104 e os orifícios de via estarem preenchidoscom o material condutivo. A figura 41 mostra a estrutura após o crescimento.
As vias também podem ser fabricadas, obviamente, de forma tal que as a-berturas de contato 104 sejam apenas parcialmente preenchidas com o ma-terial condutivo. Uma possibilidade é deixar crescer o material condutivo nasparedes laterais das aberturas de contato 104 e deixar a parte central dasaberturas de contato 104 pelo menos principalmente livres do material con-dutivo.
Após isto, a peça básica de placa de circuito é atacada quimi-camente para remoção do material condutivo em excesso. Além disso, acamada de condutor 107 é padronizada para a formação de um padrão decondutor 117, usando-se algum método de padronização adequado. A pa-dronização da camada de condutor 107 pode ser feita antes do ataque quí-mico de afinamento, simultaneamente com ele ou após o ataque químico deafinamento. A figura 42 mostra a estrutura de placa de circuito após estesestágios de processo. A estrutura de placa de circuito acabada assim com-preende os padrões de condutor 103 e 117 em ambas as superfícies da ca-mada de isolamento 110, os quais são conectados eletricamente um ao ou-tro com o auxílio de vias.
Em uma variação do método de acordo com o quarto exemplomostrado nas figuras 33 a 42, uma camada de condutor 107 é afixada à su-perfície da peça básica de placa de circuito (veja a figura 38), em cuja super-fície padrões de condutor já foram feitos. Se os padrões de condutor foremfeitos na superfície que é prensada contra a camada de isolamento 110, opadrão de condutor será levado para próximo do padrão de condutor 103,em cujo caso as vias poderão ser feitas mais curtas. Em uma modalidadecomo essa, também é possível substituir a camada de condutor 107 por umacamada de isolamento. Em uma modalidade, a camada de condutor 107 ésubstituída por uma estrutura correspondente à estrutura formada pela ca-mada de suporte 101 e pelo padrão de condutor 103 (compare a figura 37).
As estruturas então podem ser, por exemplo, laminadas uma contra a outra,de forma tal que os padrões de condutor 103 fiquem contra a camada deisolamento 110. A camada de condutor 107 ou a camada de isolamento asubstituindo pode mesmo ser inteiramente omitida, se o padrão de condutora ser afixado à peça básica de placa de circuito for em si suficientementerobusto.
Os métodos de acordo com o quarto exemplo mostrado pelasfiguras 33 a 42 descrito acima também pode ser modificado de forma tal queas aberturas de contato 104 sejam feitas para serem orifícios passantes, osquais se estendem através da peça básica de placa de circuito inteira. Noexemplo da figura 40, isto significa que as aberturas de contato 104 tambémpenetram na camada de condutor 107. Uma modalidade como essa é bemadequada para uso em relação a um método de deposição superficial.
Os métodos de acordo com o exemplo mostrado nas figuras 33a 42 também pode ser modificado de forma tal que um componente, por e-xemplo, um microcircuito fino, seja posto dentro da camada de isolamento110. O componente pode ser afixado à superfície do padrão de condutor103, por exemplo, pelo método de flip chip. Também é possível procederconforme nos exemplos descritos acima e fabricar as aberturas de contatono padrão de condutor 103 nas localizações das aberturas de contato docomponente e fabricar o material condutivo nas aberturas, de uma maneiracomo aquela descrita na figura 41. Então, será possível fabricar, usando-seo mesmo processo e mesmo-ao mesmo tempo ambos os contatos entre ospadrões de condutor 103 e 117 e os contatos entre o padrão de condutor103 e o componente localizado dentro da camada de isolamento 110.
Os exemplos prévios, nos quais o componente está localizadodentro da camada de isolamento, também podem ser modificados de formasimilar. Nestes exemplos, é possível fazer vias através da camada de isola-mento circundando a camada de isolamento usando-se um método corres-pondente àquele pelo qual um contato é feito com o componente.
Os métodos de acordo com os exemplos descritos acima têmnumerosas variações, enquanto os métodos descritos nos exemplos tam-bém podem ser combinados uns com os outros. As variações podem se re-ferir a estágios de processo individuais, ou à seqüência mútua dos estágiosde processo.
Muitos recursos, os quais não são evidentes a partir dos exem-plos prévios, também podem ser feitos na estrutura de placa de circuito. A-lém das vias participando na criação de contatos elétricos, é possível, porexemplo, fabricar vias térmicas, as quais são pretendidas para tornaremmais eficiente a condução de calor para longe dos componentes 6, 16 ou 26.O aumento na condutividade térmica é baseado no fato que a condutividadetérmica de uma via térmica é maior do que aquela no material de isolamentocircundante. Devido ao fato de os condutores elétricos serem tipicamentetambém bons condutores térmicos, as vias térmicas usualmente podem serfeitas usando-se a mesma técnica e mesmo no mesmo estágio de processoque os contatos elétricos para os componentes 6,16 e 26.
Um contato elétrico e um contato térmico (via térmica) usual-mente diferem pelo fato de o contato térmico não formar um contato elétricocom o componente 6, 16 ou 26. Por exemplo, o contato térmico pode entrarem contato com o componente em um ponto no qual a superfície do compo-nente esteja protegida por uma camada de protetor de isolamento. Um es-paço, o qual pode ser, por exemplo, de 1 a 15 micrometros, também podeser deixado entre a superfície do contato térmico e aquela do componente. Acondutividade térmica pode ser adicionalmente melhorada pela fabricaçãode ressaltos térmicos na superfície do componente, os quais são pretendi-dos para conduzirem calor para longe do componente. Nesse caso, os res-saltos térmicos do componente e as vias térmicas da estrutura de placa decircuito podem, na estrutura acabada, entrarem em contato mecânico umcom o outro, de modo que o contato térmico e o contato elétrico correspon-dam muito proximamente um ao outro em termos de propriedades mecâni-cas e de técnica de fabricação.
Geralmente, o número, a área de seção transversal e as locali-zações das vias térmicas ou de contatos térmicos são selecionados de acor-do com a exigência de transmissão térmica e levando-se em conta o fatoque os condutores térmicos não causarão uma interferência absurda com aoperação elétrica do componente. Contudo, é preferível localizar as viastérmicas na posição do componente ou imediatamente adjacentes a ele.
Em algumas modalidades, os contatos térmicos também podemser usados para a formação de contatos elétricos com o componente. Parti-cularmente, o contato de aterramento do componente pode ser naturalmenteaplicado para esta finalidade. Nesse caso, o contato de aterramento docomponente é feito ter uma área de seção transversal consideravelmentemaior do que o normal, ou o contato de aterramento é feito a partir de várioscontatos de aterramento separados, cuja área de seção transversal combi-nada é consideravelmente maior do que aquela de um contato de aterra-mento convencional.
Com base no dito acima, é óbvio que, com o auxílio dos méto-dos descritos acima, é possível fazer contatos elétricos para ambas as su-perfícies principiais do componente, isto é, a superfície de contato primária ea superfície traseira oposta a ela.
Também é preferível fazer na estrutura de placa de circuito pa-drões de condutor para a condução de calor, correspondentes aos padrõesde condutor elétrico. Os contatos térmicos são feitos na superfície dessescondutores térmicos, de modo que os contatos térmicos conduzam energiatérmica a partir do componente para os condutores térmicos, os quais con-duzem a energia térmica na direção lateral da estrutura de placa de circuitopara longe da vizinhança do componente. Estes condutores térmicos lateraisainda podem ser combinados com condutores térmicos verticais, com o au-xílio do que o efeito térmico pode ser conduzido a partir das camadas maisinternas para a superfície externa do módulo eletrônico ou outra estrutura deplaca de circuito. Os condutores térmicos que se estendem para a superfíciepodem, por sua vez, ser conectados a um dissipador de calor adequado, emcujo caso o resfriamento do componente será tornado ainda mais eficiente.
Quando se usa um método de fabricação, no qual as aberturasde contato 4, 14, 29, 104 são alinhadas e feitas após a fabricação do padrãode condutor, a sensibilidade do método para alinhamento de erros pode serreduzida pelo dimensionamento do diâmetro das aberturas de contato 4, 14,29,104 para ser maior do que a largura dos condutores do padrão de condu-tor. Esta modalidade interessante é descrita em maiores detalhes a seguir,com o auxílio das figuras 43 a 49.
A figura 43 mostra a extremidade de um condutor 41 pertencen-te ao padrão de condutor e uma via 42, a partir de cima (ou de baixo), isto é,em ângulos retos com a superfície da placa de circuito. No caso mostrado nafigura 43, o alinhamento da via 42 foi bem-sucedido na extremidade do con-dutor 41. Neste caso, dos primeiro, segundo e terceiro exemplos descritosacima, isto significa que a abertura de contato 4,14, 29, 104 correspondentefoi alinhada corretamente em relação ao padrão de condutor 3, 13, 25, 103.Neste caso, o diâmetro da abertura de contato (e, correspondentemente, davia) não é de importância em termos do sucesso do alinhamento e do contato.
As figuras 44 a 46 mostram, por sua vez, vários erros de alinha-mento, nos quais a localização da abertura de contato se moveu em relaçãoao estado alvo mostrado na figura 43. Com base nas figuras, será notadoque, contudo, em cada caso, um bom contato elétrico surgirá entre a via 42e o condutor 41. Um bom contato é criado particularmente em uma modali-dade, na qual a via é preenchida pelo crescimento de metal com o auxílio deum método químico e/ou eletroquímico. Então, haverá uma conexão meta-lúrgica entre a via 42 e o condutor 41. Com base nas figuras 44 a 46, é óbvioque um método de fabricação de via como esse não é sensível a erros dealinhamento. Com o auxílio de um método como esse, uma ou mais cama-das de padrão de condutor, as quais contêm condutores estreitos e localiza-dos de forma densa 41 , podem ser feitas em uma placa de circuito de cama-da múltipla, mesmo em relação a processos de placa de circuito convencio-nais.
O efeito do diâmetro da abertura de contato 4, 14, 29, 104 sobrea tolerância de alinhamento é mostrado em maiores detalhes nas figuras 47a 49. A figura 47 mostra um condutor 43, próximo de cuja extremidade umavia foi feita. A via é mostrada em três posições diferentes (A, B e C) e comdois diâmetros diferentes (44, 45). A via 44 é de um diâmetro menor do quea via 45. Em cada posição A, B e C, os pontos de centro de ambas as vias44 e 45 estão localizados no mesmo ponto em relação ao condutor 43. Seráobservado a partir do exemplo da figura que cada uma das vias 45A, 45B e45C com o diâmetro maior formam um contato elétrico com o condutor 43.Das vias com o diâmetro menor, por outro lado, apenas 44C é capaz de for-mar um contato elétrico com o condutor 43. Assim, um diâmetro maior naabertura de contato 4, 14, 29, 104 reduzirá consideravelmente a sensibilida-de da abertura de contato 4, 14, 29, 104 a um erro de alinhamento. A figura48 mostra a área de tolerância de alinhamento 47 em torno do condutor 43,dentro da qual o ponto de centro da via 45 garantirá um bom contato elétrico.
A área de tolerância de alinhamento 48 da via 44, por sua vez, é mostradana figura 49. Com base nas figuras 47 a 49, será observado que um aumen-to do diâmetro da via reduzirá substancialmente a sensibilidade do processode fabricação a um erro de alinhamento da via. Ao mesmo tempo, a largurado condutor 43 pode ser mantida pequena. O diâmetro das aberturas decontato 4, 14, 29, 104 pode ser, por exemplo, pelo menos 0,8 vez, preferen-cialmente pelo menos 1 vez, preferencialmente pelo menos 1,2 ou pelo me-nos 1,5 vez a largura do condutor correspondente do padrão de condutor 3,13, 25, 103.
Com base nos exemplos acima, é óbvio que o método tambémpode ser usado na fabricação de muitos tipos diferentes de estruturas decircuito tridimensionais. O método pode ser usado, por exemplo, de forma talque vários chips de semicondutor sejam postos no topo uns dos outros, des-se modo se criando um pacote contendo vários chips de semicondutor, nosquais os chips de semicondutor são conectados uns aos outros para a for-mação de uma totalidade funcional. Um pacote como esse pode ser referidocomo um módulo de chip múltiplo tridimensional. Em um módulo como esse,os chips de semicondutor podem ser selecionados livremente e os contatosentre os chips de semicondutor diferentes podem ser facilmente feitos deacordo com os chips de semicondutor selecionados.
Os exemplos das figuras descrevem alguns processos possí-veis, com o auxílio dos quais nossa invenção pode ser explorada. Contudo,nossa invenção não está restrita apenas aos processos descritos acima,mas, ao invés disso, a invenção cobre vários outros processos também eseus produtos finais, no escopo das reivindicações e levando-se em consi-deração uma interpretação de equivalência. A invenção também não estárestrita apenas às estruturas e métodos descritos pelos exemplos, mas, aoinvés disso, será óbvio para alguém versado na técnica que várias aplica-ções da nossa invenção podem ser usadas para a fabricação de verdadei-ramente muitos tipos diferentes de módulos eletrônicos e placas de circuito,os quais podem mesmo diferir grandemente dos exemplos apresentados.Assim, os componentes e os circuitos das figuras são apresentados apenascom a intenção de ilustração do processo de fabricação. Muitas alteraçõespodem ser feitas nos processos dos exemplos descritos acima, enquanto,não obstante, não se desvia da idéia básica de acordo com a invenção. Asalterações podem ser referir, por exemplo, às técnicas de fabricação descri-tas nos vários estágios, ou à seqüência mútua dos estágios de processo.
Com o auxílio do método, também é possível fabricar pacotes decomponente para afixação a uma placa de circuito. Esses pacotes tambémpodem conter vários componentes, os quais são conectados eletricamenteuns aos outros.
O método também pode ser usado para a fabricação de móduloselétricos inteiros. O módulo também pode ser uma placa de circuito, em cujasuperfície externa componentes podem ser afixados, da mesma forma que auma placa de circuito convencional. O método pode compreender váriascamadas, enquanto uma ou mais destas camadas podem compreendercomponentes de semicondutor localizados dentro da camada.

Claims (26)

1. Método para a fabricação de uma estrutura de placa de circui-to, o método compreendendo:- a feitura de um padrão de condutor (103),- a feitura de aberturas de contato (104) para a feitura de vias nopadrão de condutor (103),- a feitura de uma camada de material de isolamento (110) nasuperfície do padrão de condutor (103), e uma camada de condutor (107) ouuma camada de padrão de condutor (117) na superfície da camada de mate-rial de isolamento (110),- a feitura de orifícios passantes na camada de material de iso-lamento (110) nas localizações das aberturas de contato (104), e- a introdução de um material eletricamente condutivo nos orifí-cios passantes, de modo a se formarem contatos elétricos entre o padrão decondutor (103) e a camada de condutor (109) ou a camada de padrão decondutor (19).
2. Método, de acordo com a reivindicação 1, no qual um compo-nente está localizado na estrutura de placa de circuito, e em cujo método:- as aberturas de contato são feitas no padrão de condutor (103)para os contatos elétricos do componente,- o componente é afixado em relação ao padrão de condutor(103),- o componente é circundado com o auxílio de uma camada dematerial de isolamento (110) para ser feito na superfície do padrão de con-dutor (103), e- um material eletricamente condutivo é introduzido nas abertu-ras de contato, de modo a se formar um contato elétrico entre o padrão decondutor (103) e o componente.
3. Método para a fabricação de uma estrutura de placa de circuitoque contém pelo menos um componente (6; 16; 26), o método compreendendo:- a feitura de um padrão de condutor (3; 13; 25),- a feitura de aberturas de contato (4; 14; 29) no padrão de con-dutor (3; 13; 25) para os contatos elétricos do componente (6; 16; 26),- a afixação do componente (6; 16; 26) em relação ao padrão decondutor (3; 13; 25), e- a introdução de um material eletricamente condutivo nas aber-turas de contato (4; 14; 29), de modo a se criarem contatos elétricos entre opadrão de condutor (3; 13; 25) e o componente (6; 16; 26).
4. Método, de acordo com a reivindicação 3, no qual:- as aberturas de contato para a feitura de vias são feitas no pa-drão de condutor (3; 13; 25),- uma camada de material de isolamento (8, 9; 18, 19), a qualcircunda o componente (6; 16; 26), é feita na superfície do padrão de condu-tor (3; 13; 25),- uma camada de condutor ou uma camada de padrão de condu-tor é feita na superfície da camada de material de isolamento (8, 9; 18, 19),- orifícios passantes para as vias são feitos na camada de mate-rial de isolamento (8, 9; 18, 19) nas localizações das aberturas de contatoque foram feitas, e- um material eletricamente condutivo é introduzido nos orifíciospassantes, de modo a se criarem contatos elétricos entre o padrão de con-dutor (3; 13; 25) e a camada de condutor ou a camada de padrão de condu-tor na superfície oposta da camada de material de isolamento (8, 9; 18,19).
5. Método, de acordo com a reivindicação 3, no qual, após ocomponente (6; 16) ter sido afixado, ele é circundado com um material deisolamento (8, 9; 18, 19).
6. Método, de acordo com qualquer uma das reivindicações 3 a 5, no qual um padrão de condutor (25) é feito na superfície de uma folha dematerial de isolamento (21), um recesso (28) é feito na folha de material deisolamento (21) para o componente (26) e o componente é afixado ao recesso (28) que foi feito.
7. Método, de acordo com qualquer uma das reivindicações 2 a 6, no qual o componente (6; 16; 26) é afixado em relação ao padrão de con-dutor (3; 13; 25; 103) por colagem.
8. Método, de acordo com qualquer uma das reivindicações 2 a-7, no qual o componente (6; 16; 26) é um microcircuito encapsulado.
9. Método, de acordo com qualquer uma das reivindicações 2 a-8, no qual, além de contatos elétricos, pelo menos um contato térmico é feitona estrutura de placa de circuito, cuja intenção é tornar mais eficiente a con-dução de energia térmica para longe do componente (6; 16; 26).
10. Método, de acordo com a reivindicação 9, no qual o contatotérmico é feito usando-se o mesmo processo como um contato elétrico.
11. Método, de acordo com qualquer uma das reivindicações 2 a-10, no qual o padrão de condutor (3; 13; 25; 103) é terminado antes de ocomponente (6; 16; 26) ser afixado à estrutura de placa de circuito.
12. Método, de acordo com qualquer uma das reivindicações 2 a-11, no qual o material eletricamente condutivo é introduzido nas aberturas decontato (4; 14; 29) usando-se um método de deposição superficial.
13. Método, de acordo com qualquer uma das reivindicações 2 a-12, no qual as áreas de contato ou saliências de contato do componente fi-cam opostas às aberturas de contato (4; 14; 29).
14. Método, de acordo com qualquer uma das reivindicações 2 a-13, no qual as aberturas de contato (4; 14; 29) são feitas antes de o compo-nente (6) ser afixado.
15. Método, de acordo com qualquer uma das reivindicações 2 a-13, no qual o componente (6) é afixado antes de as aberturas de contato (4;-14; 29) serem feitas.
16. Método, de acordo com a Reivindicação 1, no qual o padrãode condutor (3) é terminado antes de a camada de material de isolamento(10) ser feita.
17. Método, de acordo com a Reivindicação 1 ou 16, no qual omaterial eletricamente condutivo é introduzido no orifício passante usando-se um método de deposição superficial.
18. Método, de acordo com qualquer uma das reivindicações 1 a-17, no qual várias camadas de condutor são feitas na estrutura de placa decircuito.
19. Método, de acordo com qualquer uma das reivindicações 1 a 18, no qual as aberturas de contato (4; 14; 29; 104) são feitas após o padrãode condutor (3; 13; 25; 103) ser feito.
20. Método, de acordo com qualquer uma das reivindicações 1 a 18, no qual as aberturas de contato (4; 14; 29; 104) são feitas no padrão decondutor (3; 13; 25; 103) simultaneamente com a feitura do padrão de con-dutor (3; 13; 25; 103).
21. Método, de acordo com qualquer uma das reivindicações 1 a 20, no qual pelo menos uma abertura de contato (4; 14; 29; 104) é alinhadacom um condutor no padrão de condutor (3; 13; 25; 103) e feita de modo queo diâmetro da abertura de contato seja essencialmente tão grande quanto alargura do condutor, ou o diâmetro da abertura de contato é pelo menos 1,2vez, preferencialmente pelo menos 1,5 vez maior do que a largura do condutor.
22. Método, de acordo com qualquer uma das reivindicações 1 a 21,no qual pelo menos uma abertura de contato (4; 14; 29; 104) está locali-zada parcialmente fora dos condutores definidos pelo padrão de condutor (3; 13; 25; 103).
23. Método, de acordo com qualquer uma das reivindicações 1 a 22, no qual a estrutura de placa de circuito sendo feita é um módulo eletrônico,o qual compreende pelo menos dois componentes, bem como estruturas decondutor para a conexão deles para a formação de uma totalidade funcional.
24. Estrutura de placa de circuito, a qual é feita usando-se o mé-todo como definido por qualquér uma das reivindicações 1 a 23.
25. Estrutura de placa de circuito, a qual compreende um condu-tor em uma camada de padrão de condutor (3; 13; 25; 103) e uma via conec-tada ao condutor, a qual conecta o condutor a uma segunda camada de pa-drão de condutor (117) ou a um componente (6), e na qual o diâmetro da viaé essencialmente tão grande quanto ou maior do que a largura do condutor.
26. Método, de acordo com a reivindicação 25, no qual o materi-al da via é um metal, o qual é feito usando-se um método de deposição su-perficial.
BRPI0612060-1A 2005-06-16 2006-06-15 método para fabricação de uma estrutura de placa de circuito e uma estrutura de placa de circuito BRPI0612060A2 (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI20050645 2005-06-16
FI20050645A FI122128B (fi) 2005-06-16 2005-06-16 Menetelmä piirilevyrakenteen valmistamiseksi
PCT/FI2006/000208 WO2006134217A1 (en) 2005-06-16 2006-06-15 Method for manufacturing a circuit board structure, and a circuit board structure

Publications (1)

Publication Number Publication Date
BRPI0612060A2 true BRPI0612060A2 (pt) 2010-10-13

Family

ID=34778364

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI0612060-1A BRPI0612060A2 (pt) 2005-06-16 2006-06-15 método para fabricação de uma estrutura de placa de circuito e uma estrutura de placa de circuito

Country Status (9)

Country Link
US (1) US8240033B2 (pt)
EP (1) EP1891843A1 (pt)
JP (1) JP5175719B2 (pt)
KR (2) KR20140104508A (pt)
CN (1) CN101199242B (pt)
BR (1) BRPI0612060A2 (pt)
FI (1) FI122128B (pt)
MX (1) MX2007016096A (pt)
WO (1) WO2006134217A1 (pt)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112006001506T5 (de) * 2005-06-16 2008-04-30 Imbera Electronics Oy Platinenstruktur und Verfahren zu ihrer Herstellung
WO2008075135A1 (en) * 2006-12-19 2008-06-26 Nokia Corporation Power amplifier system
US8237259B2 (en) * 2007-06-13 2012-08-07 Infineon Technologies Ag Embedded chip package
US8766512B2 (en) * 2009-03-31 2014-07-01 Sand 9, Inc. Integration of piezoelectric materials with substrates
US8476809B2 (en) 2008-04-29 2013-07-02 Sand 9, Inc. Microelectromechanical systems (MEMS) resonators and related apparatus and methods
US8410868B2 (en) 2009-06-04 2013-04-02 Sand 9, Inc. Methods and apparatus for temperature control of devices and mechanical resonating structures
US8264085B2 (en) 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
FI123205B (fi) 2008-05-12 2012-12-31 Imbera Electronics Oy Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi
KR101013994B1 (ko) * 2008-10-15 2011-02-14 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
US8124449B2 (en) 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
FI122216B (fi) 2009-01-05 2011-10-14 Imbera Electronics Oy Rigid-flex moduuli
FI20095110A0 (fi) * 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
JP2010251688A (ja) * 2009-03-25 2010-11-04 Nec Toppan Circuit Solutions Inc 部品内蔵印刷配線板及びその製造方法
US9048811B2 (en) 2009-03-31 2015-06-02 Sand 9, Inc. Integration of piezoelectric materials with substrates
FI20095557A0 (fi) 2009-05-19 2009-05-19 Imbera Electronics Oy Valmistusmenetelmä ja elektroniikkamoduuli, joka tarjoaa uusia mahdollisuuksia johdevedoille
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
US8390083B2 (en) 2009-09-04 2013-03-05 Analog Devices, Inc. System with recessed sensing or processing elements
DE102009058764A1 (de) 2009-12-15 2011-06-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer elektronischen Baugruppe und elektronische Baugruppe
CN102332408B (zh) * 2010-07-13 2015-05-13 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
US8735735B2 (en) 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
WO2012051340A1 (en) 2010-10-12 2012-04-19 Analog Devices, Inc. Microphone package with embedded asic
AT13055U1 (de) * 2011-01-26 2013-05-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
US8923008B2 (en) * 2011-03-08 2014-12-30 Ibiden Co., Ltd. Circuit board and method for manufacturing circuit board
KR101283747B1 (ko) * 2011-05-30 2013-07-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR101231286B1 (ko) * 2011-06-01 2013-02-07 엘지이노텍 주식회사 부품 내장형 인쇄회로기판 및 그 제조 방법
TW201415600A (zh) * 2012-10-02 2014-04-16 Bridge Semiconductor Corp 具有內嵌元件、內建定位件、及電磁屏障之線路板
US9847462B2 (en) 2013-10-29 2017-12-19 Point Engineering Co., Ltd. Array substrate for mounting chip and method for manufacturing the same
US10219384B2 (en) 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
DE102014101366B3 (de) 2014-02-04 2015-05-13 Infineon Technologies Ag Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
US9806051B2 (en) 2014-03-04 2017-10-31 General Electric Company Ultra-thin embedded semiconductor device package and method of manufacturing thereof
GB2524791B (en) * 2014-04-02 2018-10-03 At & S Austria Tech & Systemtechnik Ag Placement of component in circuit board intermediate product by flowable adhesive layer on carrier substrate
US9147875B1 (en) * 2014-09-10 2015-09-29 Cellink Corporation Interconnect for battery packs
US10211443B2 (en) 2014-09-10 2019-02-19 Cellink Corporation Battery interconnects
US9999136B2 (en) * 2014-12-15 2018-06-12 Ge Embedded Electronics Oy Method for fabrication of an electronic module and electronic module
US10141251B2 (en) * 2014-12-23 2018-11-27 General Electric Company Electronic packages with pre-defined via patterns and methods of making and using the same
US9466777B2 (en) 2015-02-03 2016-10-11 Cellink Corporation Systems and methods for combined thermal and electrical energy transfer
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
DE112016003990B4 (de) 2015-09-02 2023-09-07 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Elektronisches Gerät mit eingebetteter elektronischer Komponente und Herstellungsverfahren
DE102016202548B3 (de) * 2016-02-18 2017-08-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement
DE102016212129B4 (de) * 2016-07-04 2022-05-19 Schweizer Electronic Ag Hochfrequenz-Sende-/Empfangselement und Verfahren zur Herstellung eines Hochfrequenz-Sende-/Empfangselementes
WO2018098649A1 (zh) * 2016-11-30 2018-06-07 深圳修远电子科技有限公司 集成电路封装方法以及集成封装电路
WO2018098648A1 (zh) * 2016-11-30 2018-06-07 深圳修远电子科技有限公司 集成电路封装方法以及集成封装电路
US11183458B2 (en) * 2016-11-30 2021-11-23 Shenzhen Xiuyuan Electronic Technology Co., Ltd Integrated circuit packaging structure and method
CN109310011B (zh) * 2017-07-26 2021-04-30 光宝科技股份有限公司 薄型化电子制品及其制造方法
US10332832B2 (en) 2017-08-07 2019-06-25 General Electric Company Method of manufacturing an electronics package using device-last or device-almost last placement
CN112470553A (zh) * 2018-10-11 2021-03-09 深圳市修颐投资发展合伙企业（有限合伙） 复合工艺扇出封装方法
JP2024512188A (ja) 2021-03-24 2024-03-19 セルリンク コーポレーション 多層フレキシブルバッテリー相互接続及びその製造方法

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246595A (en) 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
FR2527036A1 (fr) 1982-05-14 1983-11-18 Radiotechnique Compelec Procede pour connecter un semiconducteur a des elements d'un support, notamment d'une carte portative
FR2599893B1 (fr) 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US4993148A (en) 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
US5354695A (en) 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
BE1002529A6 (nl) 1988-09-27 1991-03-12 Bell Telephone Mfg Methode om een elektronische component te monteren en geheugen kaart waarin deze wordt toegepast.
JPH0744320B2 (ja) 1989-10-20 1995-05-15 松下電器産業株式会社 樹脂回路基板及びその製造方法
US5355102A (en) 1990-04-05 1994-10-11 General Electric Company HDI impedance matched microwave circuit assembly
US5227338A (en) * 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
JP3094481B2 (ja) 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
US5985693A (en) 1994-09-30 1999-11-16 Elm Technology Corporation High density three-dimensional IC interconnection
KR950012658B1 (ko) 1992-07-24 1995-10-19 삼성전자주식회사 반도체 칩 실장방법 및 기판 구조체
US5216806A (en) 1992-09-01 1993-06-08 Atmel Corporation Method of forming a chip package and package interconnects
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5306670A (en) 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US5353195A (en) 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
EP0637070B1 (en) 1993-07-28 1997-09-24 The Whitaker Corporation Perimeter independent precision locating member for a semiconductor chip and method of making said member
JP2757748B2 (ja) * 1993-07-30 1998-05-25 日立エーアイシー株式会社 プリント配線板
US5508561A (en) 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
US5510580A (en) 1993-12-07 1996-04-23 International Business Machines Corporation Printed circuit board with landless blind hole for connecting an upper wiring pattern to a lower wiring pattern
JPH08167630A (ja) 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
US5552633A (en) 1995-06-06 1996-09-03 Martin Marietta Corporation Three-dimensional multimodule HDI arrays with heat spreading
JPH09139567A (ja) * 1995-11-15 1997-05-27 Fujitsu Ltd プリント基板における表面実装部品搭載パッドと層間接続用スルーホールの接続構造
EP0774888B1 (en) 1995-11-16 2003-03-19 Matsushita Electric Industrial Co., Ltd Printed wiring board and assembly of the same
US5729049A (en) 1996-03-19 1998-03-17 Micron Technology, Inc. Tape under frame for conventional-type IC package assembly
US5936847A (en) * 1996-05-02 1999-08-10 Hei, Inc. Low profile electronic circuit modules
US5838545A (en) 1996-10-17 1998-11-17 International Business Machines Corporation High performance, low cost multi-chip modle package
US5796590A (en) 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
JP3176307B2 (ja) 1997-03-03 2001-06-18 日本電気株式会社 集積回路装置の実装構造およびその製造方法
US6710614B1 (en) * 1997-03-04 2004-03-23 Micron Technology, Inc. Methods for using an interposer/converter to allow single-sided contact to circuit modules
JP3173410B2 (ja) 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
US5882957A (en) * 1997-06-09 1999-03-16 Compeq Manufacturing Company Limited Ball grid array packaging method for an integrated circuit and structure realized by the method
JP3623639B2 (ja) * 1997-09-29 2005-02-23 京セラ株式会社 多層配線基板の製造方法
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6172419B1 (en) 1998-02-24 2001-01-09 Micron Technology, Inc. Low profile ball grid array package
GB2342995B (en) 1998-10-21 2003-02-19 Federal Ind Ind Group Inc Improvements in pulse-echo measurement systems
US6232666B1 (en) 1998-12-04 2001-05-15 Mciron Technology, Inc. Interconnect for packaging semiconductor dice and fabricating BGA packages
JP3619421B2 (ja) * 1999-03-30 2005-02-09 京セラ株式会社 多層配線基板の製造方法
WO2000063970A1 (fr) 1999-04-16 2000-10-26 Matsushita Electric Industrial Co., Ltd. Composant modulaire et son procede de production
JP2000311229A (ja) 1999-04-27 2000-11-07 Hitachi Ltd Ｉｃカード及びその製造方法
JP3575001B2 (ja) 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
KR100298828B1 (ko) 1999-07-12 2001-11-01 윤종용 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
JP2001053447A (ja) 1999-08-05 2001-02-23 Iwaki Denshi Kk 部品内蔵型多層配線基板およびその製造方法
DE19940480C2 (de) 1999-08-26 2001-06-13 Orga Kartensysteme Gmbh Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Chipkarte mit einer Leiterbahnträgerschicht und Verfahren zur Herstellung einer Chipkarte
US6284564B1 (en) 1999-09-20 2001-09-04 Lockheed Martin Corp. HDI chip attachment method for reduced processing
US6242282B1 (en) 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
TW512653B (en) 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
US6538210B2 (en) 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6475877B1 (en) 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
JP3809053B2 (ja) 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
JP4685251B2 (ja) 2000-02-09 2011-05-18 日本特殊陶業株式会社 配線基板の製造方法
US6396148B1 (en) 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
EP1143509A3 (en) 2000-03-08 2004-04-07 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device
JP2002016327A (ja) 2000-04-24 2002-01-18 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2001332866A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
US6292366B1 (en) 2000-06-26 2001-09-18 Intel Corporation Printed circuit board with embedded integrated circuit
US6551861B1 (en) 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6402970B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6713859B1 (en) 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
JP2002094200A (ja) 2000-09-18 2002-03-29 Matsushita Electric Ind Co Ltd 回路基板用電気絶縁材と回路基板およびその製造方法
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
JP3554533B2 (ja) 2000-10-13 2004-08-18 シャープ株式会社 チップオンフィルム用テープおよび半導体装置
JP2002158307A (ja) 2000-11-22 2002-05-31 Toshiba Corp 半導体装置及びその製造方法
JP3407737B2 (ja) 2000-12-14 2003-05-19 株式会社デンソー 多層基板の製造方法およびその製造方法によって形成される多層基板
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
TW511415B (en) 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
US6512182B2 (en) 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
JP4863563B2 (ja) 2001-03-13 2012-01-25 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
TW579581B (en) 2001-03-21 2004-03-11 Ultratera Corp Semiconductor device with chip separated from substrate and its manufacturing method
JP3609737B2 (ja) 2001-03-22 2005-01-12 三洋電機株式会社 回路装置の製造方法
US6537848B2 (en) 2001-05-30 2003-03-25 St. Assembly Test Services Ltd. Super thin/super thermal ball grid array package
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
JP2003037205A (ja) 2001-07-23 2003-02-07 Sony Corp Ｉｃチップ内蔵多層基板及びその製造方法
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
US6774486B2 (en) 2001-10-10 2004-08-10 Micron Technology, Inc. Circuit boards containing vias and methods for producing same
JP3870778B2 (ja) 2001-12-20 2007-01-24 ソニー株式会社 素子内蔵基板の製造方法および素子内蔵基板
TW200302685A (en) 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
FI119215B (fi) 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
FI115285B (fi) 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
US6701614B2 (en) 2002-02-15 2004-03-09 Advanced Semiconductor Engineering Inc. Method for making a build-up package of a semiconductor
JP2003249763A (ja) 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
JP2003298207A (ja) * 2002-03-29 2003-10-17 Nippon Mektron Ltd 両面回路基板の製造法
WO2004014114A1 (ja) 2002-07-31 2004-02-12 Sony Corporation 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板
JP4052915B2 (ja) 2002-09-26 2008-02-27 三洋電機株式会社 回路装置の製造方法
JP2004146400A (ja) * 2002-10-21 2004-05-20 Hosiden Corp プリント基板とフレキシブル基板との接続構造
JP2004146634A (ja) 2002-10-25 2004-05-20 Murata Mfg Co Ltd 樹脂基板の製造方法、および樹脂多層基板の製造方法
FI119583B (fi) 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI20030293A (fi) 2003-02-26 2004-08-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI115601B (fi) 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
TW200507131A (en) 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
US7141884B2 (en) 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
FI20031201A (fi) 2003-08-26 2005-02-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI20031341A (fi) * 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JPWO2005081312A1 (ja) 2004-02-24 2008-01-17 イビデン株式会社 半導体搭載用基板
TWI237883B (en) 2004-05-11 2005-08-11 Via Tech Inc Chip embedded package structure and process thereof
TWI251910B (en) 2004-06-29 2006-03-21 Phoenix Prec Technology Corp Semiconductor device buried in a carrier and a method for fabricating the same
US8487194B2 (en) 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
FI117812B (fi) 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
FI117369B (fi) 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi

Also Published As

Publication number Publication date
KR20080019282A (ko) 2008-03-03
US20080196930A1 (en) 2008-08-21
MX2007016096A (es) 2008-03-10
KR101455234B1 (ko) 2014-10-28
FI20050645A0 (fi) 2005-06-16
WO2006134217A1 (en) 2006-12-21
CN101199242A (zh) 2008-06-11
FI122128B (fi) 2011-08-31
KR20140104508A (ko) 2014-08-28
CN101199242B (zh) 2012-07-04
EP1891843A1 (en) 2008-02-27
JP5175719B2 (ja) 2013-04-03
FI20050645A (fi) 2007-04-05
JP2008544511A (ja) 2008-12-04
US8240033B2 (en) 2012-08-14

Similar Documents

Publication Publication Date Title
BRPI0612060A2 (pt) método para fabricação de uma estrutura de placa de circuito e uma estrutura de placa de circuito
US20210392752A1 (en) Circuit board structure and method for manufacturing a circuit board structure
KR101034279B1 (ko) 도체 패턴층에 전기적으로 연결된 부품을 포함하는 전자모듈 제조방법
US8225499B2 (en) Method for manufacturing a circuit board structure, and a circuit board structure
US7870663B2 (en) Method for manufacturing multilayer wiring board
US9420703B2 (en) Wiring board and manufacturing method of the same
JP2000101245A (ja) 積層樹脂配線基板及びその製造方法
US8487194B2 (en) Circuit board including an embedded component
JP2006344664A (ja) 配線基板およびその製造方法
TWI676409B (zh) 用於製造電子模組的方法及電子模組
US10485098B2 (en) Electronic component device
KR101355732B1 (ko) 배선기판 제조방법
JP5179910B2 (ja) 多層配線基板の製造方法
US10398027B2 (en) Wiring board
JP2000022019A (ja) ピン付きプリント配線板およびその製造方法
JP2014090079A (ja) プリント配線板
JP3610769B2 (ja) 多層電子部品搭載用基板
JP2013058619A (ja) 部品内蔵配線基板及びその製造方法
JP3634665B2 (ja) バンプ付きテープキャリアおよびその製造方法
JP2005159226A (ja) 回路部品内蔵基板およびその製造方法
JP2017073425A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
B07A Application suspended after technical examination (opinion) [chapter 7.1 patent gazette]
B09B Patent application refused [chapter 9.2 patent gazette]
B12B Appeal against refusal [chapter 12.2 patent gazette]
B25D Requested change of name of applicant approved

Owner name: GE EMBEDDED ELECTRONICS OY (FI)

B25G Requested change of headquarter approved

Owner name: GE EMBEDDED ELECTRONICS OY (FI)

B25A Requested transfer of rights approved

Owner name: IMBERATEK, LLC (US)