CN101199242B - 电路板结构的制造方法和电路板结构 - Google Patents

电路板结构的制造方法和电路板结构 Download PDF

Info

Publication number
CN101199242B
CN101199242B CN2006800210677A CN200680021067A CN101199242B CN 101199242 B CN101199242 B CN 101199242B CN 2006800210677 A CN2006800210677 A CN 2006800210677A CN 200680021067 A CN200680021067 A CN 200680021067A CN 101199242 B CN101199242 B CN 101199242B
Authority
CN
China
Prior art keywords
conductive pattern
contact
contact openings
conductor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800210677A
Other languages
English (en)
Other versions
CN101199242A (zh
Inventor
里斯托·图奥米宁
安蒂·伊霍拉
彼得里·帕尔姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Imberatec Co., Ltd
Original Assignee
Imbera Electronics Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Imbera Electronics Oy filed Critical Imbera Electronics Oy
Publication of CN101199242A publication Critical patent/CN101199242A/zh
Application granted granted Critical
Publication of CN101199242B publication Critical patent/CN101199242B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1438—Treating holes after another process, e.g. coating holes after coating the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Abstract

本发明公开了一种用于制造电路板结构的方法。根据该方法，制造导体图案(13)并在其中制造用于元件(16)的电接触的接触开口。然后，相对于导体图案(13)附着元件(16)，以使得元件的接触区域或接触凸起紧邻接触开口。然后，将导电材料引入接触开口，以在导体图案(13)和元件(16)之间形成电接触。

Description

电路板结构的制造方法和电路板结构
本发明涉及电路板结构的制造方法。
制造的电路板结构可形成例如电路板、多层电路板、元件封装件或电子模块的一部分。
电路板结构可以为包含至少一层导体图案(conductor pattern)的和与导体图案电连接的至少一个元件的类型。
电路板结构也可以为至少包含至少两层的导体图案和使一个层中的导体与第二层中的导体电连接的至少一个通路的类型。
本发明因此涉及多层电路板的制造方法。本发明还涉及用绝缘材料层包围与导体图案连接的至少一个元件的电路板制造方法。这类方案也可被称为包含埋入、嵌入或内置的元件的电路板或模块结构。包围元件的绝缘材料层一般是电路板或模块的基础结构的一部分，其形成电路板或模块的最内层导体层的支撑体。
申请公开US 2005/0001331公开了一种电路板结构制造方法，在该电路板结构制造方法中，首先制造包含绝缘体层及其表面上的导体图案的电路板。然后，通过适当的倒装晶片贴装方法将半导体元件附着到电路板的表面的导体图案上。通过半导体元件的表面上的接触凸起进行附着。在该US公开的方法中，在元件附着后，在电路板的顶部层合图案化和未图案化的绝缘材料层，并在它们的顶部层合另一导体图案层。
专利公开US 6038133和US 6489685以及申请公开US 2002/0117743公开了在可分离膜的表面上制成导体图案并通过使用倒装晶片贴装方法将半导体元件附着到导体图案上的方法。然后，用绝缘材料层包围元件并去除可分离膜。
上述公开US 6038133和US 2002/0117743还公开了一种方法，在该方法中，通过倒装晶片贴装方法将元件附着到一体化导体箔而不是导体图案上，在该过程的后续阶段中由该导体箔形成导体图案。例如在公开US 5042145、WO 2004/077902、WO 2004/077903和WO 2005/020651中也公开了相应的方法。
除了上述类型的方法以外，还已知有许多其它的可制造包含元件的电路板结构的方法。例如，如申请公开WO 2004/089048所公开，元件可首先被放在绝缘材料层内并仅在此后与导体层电连接。在申请公开WO204/089048的方法中，元件被粘到导体层的表面上，在粘合元件后，包围附着到导体层的元件的绝缘材料层形成在或附着到导体层的表面上。在粘合元件之后，还制造通路，通过这些通路可在导体层和元件之间形成电接触。然后，由其表面粘合有元件的导体层形成导体图案。
将元件附着到导体图案而不是一体化导体箔上实现可在将元件附着到电路板坯体之前首先通过光学方法检查导体图案的优点。如果制造的电路板或模块包含昂贵的元件，那么，由于可在早期阶段中使得有缺陷的导体图案变好或从工艺中将其去除，因此可通过使用这种导体图案预先检查获得成本优势。在相反的程序中，如果导体箔的图案化失败，那么被附着到导体箔上并且已被嵌入电路板坯体中的元件将被浪费掉。
本发明旨在创造用于制造电路板结构的新方法。
根据本发明的第一方面，在电路板坯体中制造导体图案以及用于制造通路的接触开口。然后，在导体层的表面上形成绝缘材料层。在由绝缘材料层中的接触开口所指示的点上，制成延伸到绝缘材料层内或其相对表面上的第二导体结构的孔。然后，将导电材料引入孔中，以在导体图案和第二导体结构之间形成电接触。第二导体结构可例如为导体图案或元件的接触区域或接触凸起。
根据本发明的第二方面，在电路板坯体中制造导体图案以及用于制造通路的接触开口。然后，在导体层的表面上形成绝缘材料层并在其表面上形成导体层或导体图案层。在由接触开口指示的点处在绝缘材料层中制成贯穿绝缘体层直到导体层或导体图案层的孔。然后，将导体材料引入孔中，以在绝缘材料层的相对表面上的各导体之间形成电接触。
根据本发明的第三方面，在电路板坯体中制成导体图案，在该导体图案中，在将附着元件的接触区域的位置处制成接触开口。将元件附着到导体图案并通过在导体图案上制成的接触开口在元件的接触区域和导体图案之间形成电接触。
在一个实施方案中，首先制成导体图案，然后在导体图案中制成接触开口。在制造接触开口之后，以使得元件的接触区域或接触凸起(contact bupm)与接触开口对置的方式相对于导体图案来对准元件。
在第二实施方案中，同时形成导体图案和在所述导体图案中制成的接触开口。在制造导体图案之后，以使得元件的接触区域或接触凸起与接触开口对置的方式相对于导体图案来对准元件。
在第三实施方案中，首先制成导体图案，在制造导体图案之后，相对于导体图案对准元件并将其附着在适当位置。在元件附着之后，以使得元件的接触区域或接触凸起与接触开口对置的方式在导体图案中制成接触开口。
根据本发明的第四方面，提出一种电路板结构，该电路板结构通过利用根据本发明的第一、第二或第三方面的方法而制造。
根据本发明的第五方面，提出一种电路板结构，该电路板结构包含在导体图案层中的导体和与导体连接的通路，该通路以使得通路的直径基本上与导体的宽度一样大或大于它的方式连接导体与第二导体图案层或元件。
本发明的上述方面中的每一个另外具有几种不同的实施方案，这些将在实施方案的以下说明中更详细地说明。
借助于本发明的一些方面和实施方案，例如产生将容许在将元件附着到电路板坯体之前检查导体图案的制造方法。
另外，借助于本发明的一些方面和实施方案，产生将容许通过使用通路方法(via method)制造电接触的制造方法。在通路与元件连接的实施方案中，这将实现例如可以在形成电接触之前清洗元件的接触区域(诸如接触凸起)的表面的优点。通路方法还容许借助于化学或电化学生长方法形成接触，在这种情况下，将可以实现导体图案和元件之间的接触的优异电性能。与通路方法相关，还可以使用其它的表面处理方法(surfacing method)。
例如，作为表面处理方法，可以使用溅射、蒸发、化学或电化学表面处理或一些其它的适当的表面处理方法或表面处理方法的组合。
根据一些实施方案，还可以在附着元件或继续电路板结构制造过程之前检查通路的对准。
在通过使用自对准方法制造接触开口的实施方案中，通路将自动地至少相对于其中形成有接触开口的导体图案层而达到正确的位置。
以下借助实例并参照附图来解释本发明。
图1～14表示根据第一实施方案的制造过程中电路板结构的中间阶段的系列横截面图。
图15～23表示根据第二实施方案的制造过程中电路板结构的中间阶段的系列横截面图。
图24～32表示根据第三实施方案的制造过程中电路板结构的中间阶段的系列横截面图。
图33～42表示根据第四实施方案的制造过程中电路板结构的中间阶段的系列横截面图。
图43～49更详细地表示一些实施方案中的通孔的尺寸和对准。
在第一实例中，根据图1从在至少一个表面上导电的支撑体层1开始制造。当根据附图系列定位时，至少支撑体层1的上表面是导电的。例如在根据本实例的方法的后续阶段中需要导电性能，以向生长导体材料的区域传导电解生长所需要的电流。在由一些其它制造方法代替导体材料的电解生长的方法中，不必要求支撑体层1的导电性能，在这种情况下，支撑体层1也可以是非导电性的。但是，在附图的实例中，支撑体层1完全由导电材料制成，通常由金属并且最常见的是铜制成。支撑体层1的任务是为电路板坯体提供机械支撑，这样支撑体层1必须具有加工所需要的机械耐久性和刚度。在铜板的情况下，通过选择支撑层1的厚度为例如大于50微米实现这些性能。
然后，在支撑体层1的两个表面上涂敷抗蚀剂层2，通常为光刻胶层。在图2中示出该阶段。通过图案化的掩模从支撑体层1的一个表面曝光光刻胶层2，然后，显影坯体。在显影后，根据需要使曝光的光刻胶层2图案化，以形成如图3所示的导体图案掩模。
通过在去除了光刻胶的区域中电解生长导体材料(通常为铜)继续进行制造。由此在支撑体层1的表面上形成图4所示的所需导体图案3。导体图案的厚度可以为例如20微米，而制成的导体图案的线的厚度也可以小于20微米。因此，该方法也可用于制造小并且精确的导体图案。也可以使得导体图案3相对于导体图案的宽度较厚，在这种情况下将利用电路板结构的较小的表面积实现良好的导电性能。导体图案3的厚度可由此例如等于该宽度，或者厚度(高度)可比宽度大，例如为1.2～3倍。
也以使用所述的方法以外的一些其它的方法制造导体图案3。适当的方法例如是导体层的组合制造和图案化，例如通过蚀刻或激光烧蚀。
在制成导体图案3之后，去除抗蚀剂2。图5表示去除抗蚀剂层2之后的电路板坯体。在此之后并在将元件6附着到电路板坯体之前，在元件6的接触区域的位置处在导体图案3中制造接触开口4。图6表示该中间阶段之后的电路板坯体。可以例如通过激光钻孔制成接触开口4。根据元件接触区域的相互定位来选择接触开口4的相互定位，并且，选择各组接触开口的位置和定位，以使得相对于整个电路板结构正确地放置元件。因此，对于参与形成电接触的每个接触区域，制造一个接触开口4。制造的接触开口4的表面积可大致与相应的接触区域的表面积一样大。当然，与相应的接触区域的表面积相比，也可选择表面积较小的接触开口4，或者在一些实施例中选择表面积稍大的接触开口4。
可以从导体图案3或支撑体层1的方向钻取接触开口4。如果从导体图案3的方向钻取接触开口4，那么钻取的开口不必延伸通过整个支撑体层1。在这种实施例中，接触开口4在支撑层1被去除时随后被打开。也可从支撑体层1的方向以使得通过蚀刻使通过导体图案3和支撑体层1形成的材料层变薄的方式打开接触开口4。也可由单一材料层形成导体层3和支撑体层1。在这种情况下，与支撑体层1对应的材料层的部分被去除，并且打开接触开口4。因此接触开口4旨在延伸通过整个导体图案3。可例如以机械的方式或借助于激光来实施钻孔。还可以例如借助于等离子蚀刻来制造接触开口4。
也可以在抗蚀剂掩模中设计接触开口4，在这种情况下，开口4将在导体图案3中并且与其制造相关地产生，并将在支撑层1被去除时打开。
还可以以使得仅在粘合元件6之后制造接触开口4的方式来进行。在这种情况下，元件可借助于导体图案3在适当的位置上对准，并且也可以使得接触开口4相对于导体图案对准。这样，元件的接触区域或接触凸起也将相对于接触开口4对准。在这种实施方案中，从将粘合元件6的方向在与导体图案3表面相对的导体图案3表面上制造接触开口4。参照图6，可以注意到，可从导体图案3的方向或从支撑体层1的方向制造接触开口4。接触开口4可同时延伸通过层1和3，或者作为替代方案作为延伸通过导体图案3的凹陷。还可以在各阶段中制造接触开口4，以使得首先从支撑体层1的方向制造还没有完全延伸通过导体图案3的凹陷并在过程的后续阶段中打开接触开口4以贯穿导体图案3。也可以以如下方式修改所述示例方法：将元件6粘合到支撑体层1的表面上并通过支撑体层1形成导体图案3和元件之间的电接触。在这种情况下，支撑体层1是绝缘的。也可以以如下方式改变所述示例方法：将元件6粘合到支撑体层1的表面上并从导体图案3之间的区域去除支撑体层1的导体材料。
元件6借助于粘合剂附着到导体图案3的表面。为了粘合，在导体图案3的附着表面或元件6的附着表面上或在所述两种附着表面上涂敷粘合剂层5。粘合剂5也可以在多个阶段中以及在多个层中涂敷。然后，元件6可借助于对准掩模在为元件6设计的位置中对准。图8表示粘合元件6之后的电路板坯体。
术语元件6的附着表面是指将面对导体图案3的元件6的表面。元件6的附着表面包含接触区域，利用该接触区域可形成与元件的电接触。接触区域可例如是元件6的表面上的平整区域，或者更通常地为从元件6的表面上突出的诸如接触凸起的接触突起物。通常在元件6中存在至少两个接触区域或突起物。在复杂的微电路中，也可存在非常多的接触区域。
在许多实施方案中，优选在附着表面或多个附着表面上大量涂敷粘合剂使得粘合剂填充在元件6和导体图案3以及支撑体层1之间保留的整个空间。从而不再需要单独的填充剂。对元件6和导体图案3以及支撑体层1之间保留的空间的填充增强元件6和导体图案3之间的机械连接，由此使得实现机械上更耐久的结构。整体的未破裂的粘合剂层还支撑导体图案3并在后续工艺阶段中保护所述结构。在粘合过程中，粘合剂一般也进入这些接触开口4中。
术语粘合剂是指可将元件附着到导体图案3和支撑体层1上的物质。粘合剂的一种性能是它可以以液体形式或者以其他符合表面形状的形式例如以膜的形式涂敷在导体图案3、支撑体层1和/或元件的表面上。粘合剂的第二种性能是在涂敷后粘合剂硬化或者可至少部分硬化，使得粘合剂能够至少在元件以一些其它方式被附着到结构之前将元件保持在适当的位置上(相对于导体图案3)。粘合剂的第三种性能是粘接能力，即其在待粘合的表面上保持的能力。
术语粘合是指借助于粘合剂将元件与导体层3或支撑体层相互附着。因此，在粘合中，粘合剂被引入元件和导体层3和/或支撑体层1之间，并且元件相对于导体图案3被设置在适当的位置中，在该位置中粘合剂与元件和导体层3和/或支撑体层1接触并至少部分填充元件和电路板坯体之间的空间。然后，粘合剂(至少部分地)被动硬化，或者粘合剂(至少部分地)主动硬化，使得元件借助于粘合剂附着到电路板坯体。在一些实施方案中，元件的接触区域可在粘合过程中穿过粘合剂层突出以接触导体层3。
在实施方案中使用的粘合剂是例如热固化环氧树脂。选择粘合剂，使得使用的粘合剂对电路板坯体和元件具有足够的附着力。粘合剂的一种优选的性能是适当的热膨胀系数，使得在处理过程中粘合剂的热膨胀与周围的材料的热膨胀差异不太大。选择的粘合剂还应优选具有短的硬化时间、优选最多几秒。在该时间内，粘合剂应至少部分硬化，使得粘合剂将能够将元件保持在适当的位置上。最终的硬化可花费明显更多的时间，并且，最终硬化甚至可被设计为与后续工艺阶段相关联地发生。粘合剂的导电率优选为与绝缘材料的导电率相同的量级。
附着的元件6可以例如是存储器芯片、处理器或ASIC。附着的元件也可以例如是MEMS、LED或无源元件。附着的元件可以是封装的或无封装的，并可在其接触区域中包含接触凸起，或者没有凸起。在元件的接触区域的表面上，还可存在比接触凸起薄的导体面层(surfacing)。因此，元件的接触区域的外表面可以处于元件的外表面的水平上、在元件的表面中的凹陷的底部上、或在从元件的表面延伸的突起的表面上。
在粘合元件6之后，形成包围元件6并支撑导体图案3的绝缘层10。在图9的实例中，通过将绝缘材料板8放置在电路板坯体的顶部形成绝缘层10，其中在所述绝缘材料板8中在元件6的位置处制成开口。另外，在绝缘材料板8的顶部放置连续的绝缘材料板9。两个板可以是类似的，或者，也可以使用相互不同的板，其中的至少一个为预硬化或未硬化的。适用于绝缘层10的材料的例子是PI(聚酰胺)、FR1、FR5、芳族聚酰胺、聚四氟乙烯、特氟纶
Figure 2006800210677_0
、LCP(液晶聚合物)和预硬化粘合剂层即预浸料坯(prepreg)。因此可以以流体或液体的形式涂敷绝缘层。
利用热和压力来挤压放在电路板坯体顶部的绝缘材料板8和9，以变为一体化的绝缘层10。图10表示该中间阶段之后的电路板坯体的横截面。在绝缘材料板中，例如，在板9的上表面上，还可以存在现成的导体图案层，在这种情况下，在挤压后电路板坯体将包含至少两个导体图案层。在制造绝缘层10之后，支撑体层1可被去除，将获得图11中所示的结构。可例如通过蚀刻或以机械的方法实施支撑体层1的去除。
在支撑体层1和导体图案3是诸如铜的相同的材料并且支撑体层1通过蚀刻被去除的实施方案中，如果在导体图案3和支撑体层1之间使用不溶于使用的蚀刻剂中或仅极慢地溶于其中的适当的中间层，那么在支撑体层1侧上的导体图案3的边界表面可被更精确地制造。在这种情况下，蚀刻将在中间层处停止，并且，导体图案3的表面可被精确地限定。该中间层可以由例如某种第二金属制成。例如可在制造导体图案3之前在支撑体层1的整个表面上制成中间层，并在去除支撑体层1后例如通过使用某种第二蚀刻剂化学性地将其去除。也可以与导体图案3的生长相关性地制成中间层，使得首先在支撑体层1的顶部上生长中间层的材料并在中间层的材料的顶部上生长实际的导体图案3。在该实施方案中，由此仅在导体图案的位置处制造中间层，由此节省中间层的材料。
然后，在电路板坯体中制造通路，借助于该通路可在元件6的接触区域7和导体图案3之间形成电接触。为了制造通路，将粘合剂和可能被推入接触开口4中的其它材料清洗掉。与接触开口4的清洗相关，还可以清洗元件6的接触区域7，在这种情况下，产生高质量电接触的条件将进一步改善。可以利用例如等离子体技术、化学性地或借助于激光来实施清洗。图12表示清洗之后的电路板坯体的接触开口4和接触区域7。如果接触开口4和接触区域已足够清洁，那么清洗自然可被省略。
在清洗后，由于当从导体图案的方向观看时正确对准的元件的接触区域7会通过接触开口4出现，因此还能够核实元件6的对准的成功。当然，在许多其它的阶段中也可以进行检查。
然后，导体材料以使得在元件6和导体图案3之间产生电接触的方式被引入接触开口4中。例如通过用导电糊剂填充接触开口制造导体材料。也可通过使用在电路板工业中已知的许多生长方法中的某些来制造导体材料。例如可通过化学生长导体材料或通过电化学方法形成冶金连接来制造高质量电接触。一种良好的替代方案是使用化学方法生长薄层并使用更经济的电化学方法继续生长。除了这些方法以外，当然也可以使用在最终结果方面有利的一些其它方法。
在系列附图的实例中，首先用薄的导体层对接触开口4、接触区域7、导体图案3和在导体图案3和绝缘层10之间保持的裸露表面进行表面处理，然后，导体层的厚度以电解的方式增加，直到接触开口4被导体材料填充。图13表示生长之后的结构。然后，蚀刻电路板坯体以去除多余的导体材料。图14表示蚀刻之后的电路板结构。
图15～23表示电路板结构的制造的第二实例。图15表示包含支撑体层11和导体层12的电路板。在该实施方案中，支撑体层11是电绝缘材料。支撑体层11可以例如是FR4板，或包含上文关于绝缘层10所提到的一些其它的材料。当然也可以在支撑体层11中使用其它的适当的材料。导体层12通常为铜。
例如通过蚀刻来图案化导体层12以形成导体图案13。在图16中示出该中间阶段。然后，在将附着元件16的接触区域的位置处制造通过导体图案13和支撑体层11的接触开口14。以与上述的接触开口4相同的方式制造接触开口14。图17表示制造接触开口14之后的电路板坯体。
在制造接触开口14之后，以与上文关于粘合剂5所述相同的方式在电路板坯体上涂敷粘合剂15。图18表示具有粘合剂15的电路板坯体。然后，以与元件6相同的方式将元件16粘合到适当的位置上，结果产生图19所示的结构。然后，以与绝缘材料板8和9相同的方式将绝缘材料板18和19附着到电路板坯体。在本实例中，导体层17也被附着到绝缘材料板19的表面。图20表示该中间阶段。然后，清洗接触开口14和元件16的接触区域。图21表示该中间阶段之后的电路板坯体。
然后，产生与元件16的电接触。这也可以按照上述方式例如通过用导电糊剂填充接触开口来实现。这将实现制造过程简短的优点。但是，在本实例中，以填充接触开口14的方式通过电解生长制造薄的面层(surfacing)并增加导电材料的厚度来生长导电材料。同时，在电路板坯体上生长第三导体层20，并且该第三导体层20也与元件16电接触。图22表示该中间阶段之后的电路板坯体。
然后，可例如通过蚀刻来图案化导体层17和20，由此在导体层17和20中制成导体图案。图23表示图案化之后的电路板。从图23可以看出，借助于该制造方法，元件16的接触区域可任选地与导体图案层13或导体图案层20中的任一个连接。也可同时产生与导体图案层13和20的接触。这种性能为灵活设计元件16的接触以及为有效使用电路板结构中的空间提供机会。
图24～32表示电路板结构的制造的第三实例。在本实例中，制造从图24所示的包含绝缘材料层21的基板开始，在该绝缘材料层21的第一表面上是导体层22，在其第二表面上是导体层23。导体层22和23一般是铜。如上述例子的层10那样，绝缘材料层21的材料例如是FR4或一些其它适当的绝缘材料。
图案化导体层22和23以产生导体图案24和25。同时，还可以在导体图案24或25中制造用于将放置在结构中的各元件26的安装开口，并在导体图案24或25中相应地设计用于与元件26的接触区域连接的导体。可根据结构的其它布线需要设计导体图案24和25的其它区域。
然后，电路板坯体的两个表面变为具有绝缘材料层27的表面。可例如通过将预硬化的绝缘材料板层合到电路板坯体的表面上来制造绝缘材料层27。图26表示该阶段之后的电路板坯体。
然后，在电路板坯体中制造用于待嵌入结构中的元件26的具有适当尺寸和形状的凹陷28。例如可通过使用在电路板制造中使用的一些已知的方法适当地制造凹陷28。例如可使用CO2激光烧蚀方法、通过化学蚀刻或通过机械铣削(milling)来制造凹陷28。因此，在希望放置一些面对导体图案24的元件26和一些面对导体图案25的元件26的一些的实施方案中，还可以从两个表面的方向制造凹陷28。在实例中，以使得凹陷28穿过第二绝缘材料层27和大部分绝缘材料层21的但不延伸到导体图案25的方式来制造凹陷28。这可以例如通过在凹陷28的制造中使用容许精确深度控制的方法来实现。第二种替代方案是在各层中制造绝缘材料层21，以使得待去除的部分和待保留的部分的性能适当地不同。因此，由于这种差异，例如可以通过以下方式制造凹陷28以具有适当深度：凹陷28的制造方法在这种差异方面是选择性的，并且凹陷28本身在包含于绝缘材料层21中的边界层处停止。
另一种可能是制造凹陷直到导体图案25，并在导体图案25的裸露表面上继续制造。另一种可能制造凹陷直到导体图案25，并在凹陷的底部形成覆盖导体图案25的薄的绝缘层。
然后，在元件26的接触区域的位置上在电路板坯体中制造接触开口29。以与上述接触开口4相同的方式实施接触开口29的制造。图28表示该中间阶段之后的电路板坯体。
在制造接触开口29之后，以与关于粘合剂5所述相同的方式在电路板坯体上涂敷粘合剂30。图29给出具有粘合剂30的电路板坯体。然后，以与元件6相同的方式将元件26粘合到适当的位置，产生图30所示的结构。然后，如果希望增强结构，那么可用填充剂材料31填充凹陷28。图31表示填充凹陷28之后的电路板坯体。然后，清洗接触开口29和元件26的接触区域并形成与元件26的电接触。这也可以按照前面实例的方式通过用导电糊剂填充接触开口或通过以电解或化学性生长导电材料来实施。图32表示产生接触之后的电路板。
图33～42表示电路板结构的制造的第四实例。在本实例中，说明导体图案层之间的电接触的制造，在该实例的方法中半导体芯片不放在电路板结构内。使用这种方法，由此可能制造例如一种电路板，诸如半导体芯片的单独的元件附着到该电路板的表面。当然也可以使用相应的方法来制造包含半导体芯片的电路板结构，或者，半导体芯片可被放置在与在实例中所述的电路板结构连接的一些第二绝缘层中。
在本实例中，根据图33从支撑体层101开始制造，根据图34，在该支撑体层101的两个表面上涂敷抗蚀剂层102，通常为光刻胶层。该方法的这些阶段与第一实例关于图1和图2所述的方法的阶段对应。以关于图3所述的方式曝光并显影光刻胶层102。产生图35所示的结构。
然后，在光刻胶102中打开的开口中电解生长导电材料103，通常为铜。该阶段与关于图4所述的阶段对应。图36表示生长导电材料之后的电路板坯体。如已关于图4所述的那样，这样能够制造非常精确的导体图案，在这些导体图案中，导体的高度和宽度之间具有希望的比值。
在制造导体图案103之后，去除抗蚀剂层102。图37表示去除抗蚀剂层102之后的电路板坯体。在本实例中说明的实施方案中，在导体图案103的曝光掩模中设计接触开口104，使得完成的导体图案103将包含完成的接触开口104。换句话说，同时制造接触开口104和导体图案103。因此，接触开口104将总是相对于导体图案103而正确地对准。由此以自对准的方式限定接触开口104相对于导体图案的位置。也可以在上述实例中描述的制造方法中使用相应的自对准方式。另一方面，在图33～42的实例中，也可以使用上述制造接触开口的方法，在这些方法中在单独的方法阶段中制造接触开口。可由此根据应用自由选择待使用的接触开口对准和制造方法。实例33～42表示制造接触开口104用于导体图案层之间的电接触和在前面的实例中用于导体图案层和元件之间的接触。但是，前面的实例也可以完全被修改，使得在它们的帮助下在导体图案层之间形成接触，同时相应地，图33～42的实例可以被修改，使得在导体图案层和元件之间形成接触。
然后，可以在导体图案103的顶部形成绝缘层110及其顶部的导体层107。这可以例如通过如图38所示将各层层合到电路板坯体的表面上来完成。在上文关于图9和图10更详细地说明了该制造及其替代方式。在制造绝缘层110之后，可以以关于图11所述的方式去除支撑体层101。图39表示该中间阶段之后的电路板坯体的横截面。
然后，在电路板坯体中制造通路，借助于该通路可在导体图案103和导体层107之间产生电接触。为了制造通路，从接触开口104的位置去除绝缘材料110。可例如通过使用等离子体技术、化学性地或借助于激光来实施清洗。图40表示在接触开口104的位置处打开通孔之后的电路板坯体。
然后，以使得在导体图案103与导体层107之间形成电接触的方式将导体材料引入接触开口104和通路。例如可通过用导电糊剂填充接触开口来形成导电材料。也可通过使用在电路板工业中已知的许多生长方法中的一种来形成导电材料。可例如通过用化学或电化学方法生长导电材料形成冶金连接(metallurgical connection)来制造高质量的电接触。一种好的替代方案是使用化学方法生长薄层并使用更经济的电化学方法继续生长。除了这些方法以外，当然可以使用对于最终结果有利的一些其它的方法。
在系列附图的实例中，首先用薄的导体层对在接触开口104、通孔、导体图案103和绝缘层110的导体图案103之间保留的裸露表面进行表面处理，然后以电解的方法增加导体层的厚度直到接触开口104和通孔被导电材料填充。图41表示生长之后的结构。当然也可以制造通路，使得用导电材料仅部分填充接触开口104。一种可能是在接触开口104的侧壁上生长导电材料并使接触开口104的中心部分保持至少大部分没有导电材料。
然后，蚀刻电路板坯体以去除多余的导电材料。另外，利用一些适当的图案化方法使导体层107图案化以形成导体图案117。可在减薄蚀刻之前、与其同时或在减薄蚀刻之后实施导体层107的图案化。图42表示这些过程阶段之后的电路板结构。完成的电路板结构由此在绝缘层110的两个表面上包含借助于通路相互电连接的导体图案103和117。
在根据图33～42所示的第四实例的方法的一种变体中，将导体层107附着到电路板坯体的表面上(参见图38)，其中所述电路板坯体的表面上已形成导体图案。如果在压向绝缘层110的表面上制造导体图案，那么该导体图案将贴近导体图案103，在这种情况下可形成更短的通路。在这种实施方案中，还可以用绝缘层代替导体层107。在一个实施方案中，利用与由支撑层101和导体图案103形成的结构相对应的结构代替导体层107(比较图37)。然后可以例如以使得导体图案103紧靠绝缘层110的方式使这些结构相互堆叠。如果待附着到电路板坯体的导体图案本身是足够坚固的，那么导体层107或代替它的绝缘层甚至可完全省略。
上述根据图33～42所示的第四实例的方法也可以被修改，使得接触开口104制成为延伸通过整个电路板坯体的通孔。在图40的实例中，这意味着接触开口104还贯穿导体层107。这种实施方案非常适于和表面处理方法(surfacing method)一起使用。
根据图33～42所示的实例的方法也可以被修改，使得将诸如薄的微电路的元件放置在绝缘层110内。可例如通过倒装晶片方法将元件附着到导体图案103的表面。还可以如上述实例那样继续进行并在元件的接触区域的位置处在导体图案103中制造接触开口，并以图41所示的方式在开口中形成导电材料。从而能够使用相同的工艺过程、甚至在相同的时间制造导体图案103与117之间的接触以及导体图案103与位于绝缘层110内的元件之间的接触。
元件位于绝缘层内的前述实例也可被类似地修改。在这些实例中，利用与制造元件接触的方法相对应的方法，可以使得通路穿过包围绝缘层的绝缘层。
根据上述实例的方法具有大量的变化方案，而由实例示出的方法也可以相互组合。这些变化方案可涉及各单个工艺阶段，或涉及工艺阶段的相互次序。
也可以在电路板结构中制造在上述实例不显而易见的许多特征。除了参与产生电接触的通路以外，也可以制造旨在更有效地将热传导远离元件6、16或26的热通路。热传导率的增大基于如下事实：热通路材料的热导率比周围绝缘材料的热导率大。由于电导体一般也是良好的热导体，因此通常可通过使用与元件6、16或26的电接触相同的技术并且甚至在与元件6、16或26的电接触相同的工艺阶段中制造热通路。
电接触和热接触(热通路)通常存在差异，即热接触不与元件6、16或26形成电接触。例如，热接触可在元件的表面被绝缘保护层保护的点处与元件接触。也可在热接触的表面和元件的表面之间留下可以为例如1～15微米的间隙。可以通过在元件的表面上制成旨在将热传导远离元件的热凸起来进一步提高热导率。在这种情况下，元件的热凸起和电路板结构的热通路可在成品结构中相互机械接触，使得热接触和电接触在机械和制造技术性能方面非常紧密地相互对应。
一般地，根据传热要求并考虑热导体将不会导致不合理地妨碍元件的电学操作的事实，选择热通路或热接点的数量、横截面积和位置。但是，优选使热通路位于元件的位置处或紧挨着它。
在一些实施例中，热接触也可用于与元件形成电接触。特别地，元件的接地接触(ground contact)自然可用于此目的。在这种情况下，制造元件的接地接触以具有明显比正常大的横截面积，或者，接地接触由几个分开的接地接触构成，该接地接触的组合横截面积明显比常规的接地接触的横截面积大。
基于上述内容，很显然，借助于上述方法可以制造与元件的两个主表面即主接触表面和与其相对的后表面的电接触。
还优选在电路板结构中制造对应于电导体图案的用于传热的导体图案。在这种热导体的表面上制造热接触，使得热接触从元件向热导体传导热能，这些热导体沿电路板结构的横向将热能传导远离元件附近。这些横向热导体可进一步与垂直热导体组合，借此，可从电子模块或其它的电路板结构的最内层向外表面传导热效应。延伸到表面的热导体可进一步与适当的热沉连接，在这种情况下，将使得元件的冷却更加有效。
当使用在制造导体图案之后对准并制造接触开口4、14、29、104的制造方法时，可以通过使接触开口4、14、29、104的直径的尺寸大于导体图案的导体的宽度来减小方法对于对准误差的敏感度。以下借助于图43～49更详细地说明该令人关注的实施方案。
图43表示从上面(或下面)，即与电路板的表面呈直角观看时属于导体图案的导体41的端部和通路42。在图43所示的情况下，在导体41的端部很成功地对准了通孔42。在上述第一、第二和第三实例的情况下，这意味着已相对于导体图案3、13、25、103正确地对准了相应的接触开口4、14、29、104。在这种情况下，接触开口(以及相应通路)的直径在成功对准和接触方面不重要。
而图44～46表示接触开口的位置相对于图43所示的目标状态而移动的各种对准误差。但是，基于这些图，可以注意到，在各情况下都在通路42和导体41之间产生良好的电接触。特别是在通过借助于化学和/或电化学方法生长金属来填充通路的实施方案中产生良好的接触。然后将在通路42和导体41之间将存在冶金连接。基于图44～46，很显然这种通路制造方法不对对准误差敏感。借助于这种方法，甚至结合常规的电路板工艺，可以在多层电路板中制造一个或更多个包含窄而且致密布置的导体41的导体图案层。
在图47～49中更详细地示出接触开口4、14、29、104的直径对对准容限的影响。图47表示紧挨着其端部制造通路的导体43。通路表示为处于三个不同的位置(A、B和C)并具有两种不同的直径(44、45)。通路44具有比通路45小的直径。在各位置A、B和C中，通路44和45的中心点均相对于导体43处于相同的点上。从图的示例可以看到，具有较大的直径的通路45A、45B和45C中的每一个与导体43形成电接触。另一方面，在具有较小的直径的通路中，仅有44C能够与导体43形成电接触。因此，接触开口4、14、29、104中的较大的直径将大大降低接触开口4、14、29、104对于对准误差的敏感度。图48表示导体43周围的对准容限区域47，在该对准容限区域47内，通路45的中心点将保证良好的电接触。而在图49中示出通路44的对准容限区域48。基于图47～49，可以看到，扩大通路的直径将大大降低制造过程中对于通路的对准误差的敏感度。同时，导体43的宽度可保持较小。接触开口4、14、29、104的直径可例如为导体图案3、13、25、103的相应导体的宽度的至少0.8倍、优选至少1倍、优选至少1.2或至少1.5倍。
基于以上实例，显然，该方法也可用于许多不同类型的三维电路结构的制造中。例如可以使用该方法，使得几个半导体芯片相互叠置，由此产生包含几个半导体芯片的封装件，在该封装件中半导体芯片相互连接以形成功能整体。这种封装件可被称为三维微芯片模块。在这种模块中，半导体芯片可被自由选择，并且可根据所选择的半导体芯片很容易地制成在不同的半导体芯片之间的接触。
附图的实例示出一些可能工艺过程，利用这些工艺过程可使用本发明。但是，我们的发明不仅仅限于上述的工艺过程，相反，在权利要求的全部范围内并考虑等效解释，本发明还覆盖各种其它的过程和它们的最终产品。本发明也不仅仅限于通过实例说明的结构和方法，相反，本领域技术人员很容易理解，本发明的各种应用可用于制造非常多的不同种类的电子模块和电路板，这些电子模块和电路板甚至可与给出的实例大大不同。因此，图中给出的元件和电路意图仅在于解释制造过程。在不背离根据本发明的基本思想的条件下，可对于上述实例的过程做出许多的改变。改变可例如与在各阶段中描述的制造技术有关，或与工艺阶段的相互次序有关。
借助于该方法，还可以制造用于附着到电路板上的元件封装件。这些封装件还可包含相互电连接的几个元件。
该方法还可用于制造整个电子模块。模块也可以是其外表面可以以与常规电路板相同的方式附着元件的电路板。模块可包含几个层，而这些层中的一个或更多个可包含位于层内的半导体元件。

Claims (21)

1.一种用于制造包含至少一个元件(6；16；26)的电路板结构的方法，所述方法包括：
-制造导体图案(3；13；25)；
-在所述导体图案(3；13；25)中制造用于所述元件(6：16；26)的电接触的接触开口(4：14；29)；
-相对于所述导体图案(3；13；25)来附着所述元件(6：16；26)；
-在所述元件(6；16)被附着之后，用绝缘材料(8、9；18、19)包围所述元件；和
-通过
-通过化学方法生长导电材料的薄层，和
-通过电化学方法继续生长导电材料，
将导电材料引入所述接触开口(4；14；29)，以在所述导体图案(3；13；25)与所述元件(6；16；26)之间产生电接触。
2.根据权利要求1的方法，其中，
-在所述导体图案(3；13；25)中制造用于制造通路的接触开口；
-在所述导体图案(3；13；25)的表面上形成包围所述元件(6；16；26)的绝缘材料层(8、9；18、19)；
-在所述绝缘材料层(8；9；18：19)的表面上形成导体层或导体图案层；
-在已制造的所述接触开口的位置处在所述绝缘材料层(8、9；18、19)中制造用于通路的通孔；和
-将导电材料引入所述通孔，以在所述导体图案(3；13；25)与所述绝缘材料层(8、9；18、19)的相对表面上的导体层或导体图案层之间产生电接触。
3.根据权利要求1或2的方法，其中，在绝缘材料板(21)的表面上形成导体图案(25)，在所述绝缘材料板(21)上制造用于所述元件(26)的凹陷(28)，并将所述元件附着到所述制造的凹陷(28)。
4.根据权利要求1或2的方法，其中，通过粘合，相对于所述导体图案(3；13；25；103)来附着所述元件(6；16；26)。
5.根据权利要求1或2的方法，其中，所述元件(6；16；26)是未封装的微电路。
6.根据权利要求1或2的方法，其中，除了电接触以外，还在所述电路板结构中制造至少一个热接触，所述热接触旨在更有效地传导热能远离所述元件(6；16；26)。
7.根据权利要求6的方法，其中，通过使用与电接触相同的工艺来制造所述热接触。
8.根据权利要求1或2的方法，其中，在将所述元件(6；16；26)附着到所述电路板结构之前完成所述导体图案(3；13；25；103)。
9.根据权利要求1或2的方法，其中，利用表面处理方法将导电材料引入所述接触开口(4；14；29)。
10.根据权利要求1或2的方法，其中，所述元件的接触区域或接触凸起与所述接触开口(4；14；29)对置。
11.根据权利要求1或2的方法，其中，在附着所述元件(6)之前制造所述接触开口(4；14；29)。
12.根据权利要求1或2的方法，其中，在制造所述接触开口(4；14；29)之前附着所述元件(6)。
13.根据权利要求1或2的方法，其中，在所述电路板结构中形成几个导体层。
14.根据权利要求1或2的方法，其中，所述接触开口(4；14；29；104)是在制造所述导体图案(3；13；25；103)之后。
15.根据权利要求1或2的方法，其中，在形成所述导体图案(3；13；25；103)的同时在导体图案(3；13；25；103)中制造所述接触开口(4；14；29；104)。
16.根据权利要求1或2的方法，其中，至少一个接触开口(4；14；25；104)与所述导体图案(3；13；25；103)的导体对准，并且制造所述至少一个接触开口，以使得所述接触开口的直径基本上与所述导体的宽度一样大、或所述接触开口的直径为所述导体宽度的至少1.2倍、优选至少1.5倍。
17.根据权利要求1或2的方法，其中，至少一个接触开口(4；14；29；104)部分位于由所述导体图案(3；13；25；103)所限定的导体之外。
18.根据权利要求1或2的方法，其中，所述制造的电路板结构是包含至少两个元件以及用于连接它们以形成功能性整体的导体结构的电子模块。
19.一种电路板结构，包括：
-包括第一金属的第一层和第二金属的第二层的导体图案(3；13；25)；
-在所述导体图案(3；13；25)中的接触开口(4；14；29)；
-附着到所述导体图案(3；13；25)的元件(6；16；26)；
-包围所述元件并支撑所述导体图案(3；13；25)的绝缘材料(8、9；18、19)，和
-在所述接触开口(4；14；29)中的用于在所述导体图案(3；13；25)和所述元件(6；16；26)之间产生电接触的导电材料；
所述导电材料包括
-通过化学方法生长的薄的导电材料面层，和
-通过电化学方法生长的导电材料的填充物。
20.根据权利要求19的电路板结构，所述电路板结构包含在所述导体图案层(3；13；25；103)中的导体、和包括与所述导体连接的通路并将所述导体连接到所述元件(6)的电接触，其中，所述通路的直径与所述导体的宽度一样大或比所述导体的宽度大。
21.根据权利要求20的电路板结构，其中，所述通路的材料是利用表面处理方法形成的金属。
CN2006800210677A 2005-06-16 2006-06-15 电路板结构的制造方法和电路板结构 Active CN101199242B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI20050645 2005-06-16
FI20050645A FI122128B (fi) 2005-06-16 2005-06-16 Menetelmä piirilevyrakenteen valmistamiseksi
PCT/FI2006/000208 WO2006134217A1 (en) 2005-06-16 2006-06-15 Method for manufacturing a circuit board structure, and a circuit board structure

Publications (2)

Publication Number Publication Date
CN101199242A CN101199242A (zh) 2008-06-11
CN101199242B true CN101199242B (zh) 2012-07-04

Family

ID=34778364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800210677A Active CN101199242B (zh) 2005-06-16 2006-06-15 电路板结构的制造方法和电路板结构

Country Status (9)

Country Link
US (1) US8240033B2 (zh)
EP (1) EP1891843A1 (zh)
JP (1) JP5175719B2 (zh)
KR (2) KR101455234B1 (zh)
CN (1) CN101199242B (zh)
BR (1) BRPI0612060A2 (zh)
FI (1) FI122128B (zh)
MX (1) MX2007016096A (zh)
WO (1) WO2006134217A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11888180B2 (en) 2021-03-24 2024-01-30 Cellink Corporation Multilayered flexible battery interconnects and methods of fabricating thereof
US11894580B2 (en) 2014-09-10 2024-02-06 Cellink Corporation Battery interconnects

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112006001506T5 (de) * 2005-06-16 2008-04-30 Imbera Electronics Oy Platinenstruktur und Verfahren zu ihrer Herstellung
WO2008075135A1 (en) * 2006-12-19 2008-06-26 Nokia Corporation Power amplifier system
US8237259B2 (en) 2007-06-13 2012-08-07 Infineon Technologies Ag Embedded chip package
US8410868B2 (en) 2009-06-04 2013-04-02 Sand 9, Inc. Methods and apparatus for temperature control of devices and mechanical resonating structures
US8766512B2 (en) * 2009-03-31 2014-07-01 Sand 9, Inc. Integration of piezoelectric materials with substrates
US8476809B2 (en) 2008-04-29 2013-07-02 Sand 9, Inc. Microelectromechanical systems (MEMS) resonators and related apparatus and methods
US8264085B2 (en) 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
FI123205B (fi) 2008-05-12 2012-12-31 Imbera Electronics Oy Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi
KR101013994B1 (ko) * 2008-10-15 2011-02-14 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
US8124449B2 (en) 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
FI122216B (fi) 2009-01-05 2011-10-14 Imbera Electronics Oy Rigid-flex moduuli
FI20095110A0 (fi) * 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
JP2010251688A (ja) * 2009-03-25 2010-11-04 Nec Toppan Circuit Solutions Inc 部品内蔵印刷配線板及びその製造方法
US9048811B2 (en) 2009-03-31 2015-06-02 Sand 9, Inc. Integration of piezoelectric materials with substrates
FI20095557A0 (fi) 2009-05-19 2009-05-19 Imbera Electronics Oy Valmistusmenetelmä ja elektroniikkamoduuli, joka tarjoaa uusia mahdollisuuksia johdevedoille
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
US8390083B2 (en) * 2009-09-04 2013-03-05 Analog Devices, Inc. System with recessed sensing or processing elements
DE102009058764A1 (de) 2009-12-15 2011-06-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer elektronischen Baugruppe und elektronische Baugruppe
CN102332408B (zh) * 2010-07-13 2015-05-13 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
US8735735B2 (en) 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
WO2012051340A1 (en) 2010-10-12 2012-04-19 Analog Devices, Inc. Microphone package with embedded asic
AT13055U1 (de) * 2011-01-26 2013-05-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
US8923008B2 (en) * 2011-03-08 2014-12-30 Ibiden Co., Ltd. Circuit board and method for manufacturing circuit board
KR101283747B1 (ko) * 2011-05-30 2013-07-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR101231286B1 (ko) * 2011-06-01 2013-02-07 엘지이노텍 주식회사 부품 내장형 인쇄회로기판 및 그 제조 방법
TW201415600A (zh) * 2012-10-02 2014-04-16 Bridge Semiconductor Corp 具有內嵌元件、內建定位件、及電磁屏障之線路板
CN104576883B (zh) 2013-10-29 2018-11-16 普因特工程有限公司 芯片安装用阵列基板及其制造方法
WO2015077808A1 (de) 2013-11-27 2015-06-04 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) * 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
DE102014101366B3 (de) * 2014-02-04 2015-05-13 Infineon Technologies Ag Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US9806051B2 (en) 2014-03-04 2017-10-31 General Electric Company Ultra-thin embedded semiconductor device package and method of manufacturing thereof
GB2524791B (en) * 2014-04-02 2018-10-03 At & S Austria Tech & Systemtechnik Ag Placement of component in circuit board intermediate product by flowable adhesive layer on carrier substrate
US9147875B1 (en) * 2014-09-10 2015-09-29 Cellink Corporation Interconnect for battery packs
US9999136B2 (en) 2014-12-15 2018-06-12 Ge Embedded Electronics Oy Method for fabrication of an electronic module and electronic module
US10141251B2 (en) 2014-12-23 2018-11-27 General Electric Company Electronic packages with pre-defined via patterns and methods of making and using the same
CN107408544B (zh) 2015-02-03 2019-09-13 塞林克公司 用于组合式热能与电能传递的系统及方法
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
DE112016003990B4 (de) 2015-09-02 2023-09-07 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Elektronisches Gerät mit eingebetteter elektronischer Komponente und Herstellungsverfahren
DE102016202548B3 (de) * 2016-02-18 2017-08-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement
DE102016212129B4 (de) * 2016-07-04 2022-05-19 Schweizer Electronic Ag Hochfrequenz-Sende-/Empfangselement und Verfahren zur Herstellung eines Hochfrequenz-Sende-/Empfangselementes
CN110024107B (zh) * 2016-11-30 2023-11-10 深圳修远电子科技有限公司 集成电路封装方法以及集成封装电路
WO2018098650A1 (zh) * 2016-11-30 2018-06-07 深圳修远电子科技有限公司 集成电路封装结构及方法
CN110024110A (zh) * 2016-11-30 2019-07-16 深圳修远电子科技有限公司 集成电路封装方法以及集成封装电路
CN109310011B (zh) * 2017-07-26 2021-04-30 光宝科技股份有限公司 薄型化电子制品及其制造方法
US10332832B2 (en) 2017-08-07 2019-06-25 General Electric Company Method of manufacturing an electronics package using device-last or device-almost last placement
US20210358883A1 (en) * 2018-10-11 2021-11-18 Shenzhen Xiuyi Investment Development Partnership (Limited Partnership) Fan-out packaging method employing combined process

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407864A (en) * 1992-07-24 1995-04-18 Samsung Electronics Co., Ltd. Process for mounting a semiconductor chip and depositing contacts into through holes of a circuit board and of an insulating interposer and onto the chip
CN1391428A (zh) * 2001-06-13 2003-01-15 株式会社电装 印刷电路板及其制造方法
CN1497793A (zh) * 2002-10-21 2004-05-19 ���ǵ�����ʽ���� 柔性电路板和印刷电路板之间的连接结构

Family Cites Families (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
FR2527036A1 (fr) * 1982-05-14 1983-11-18 Radiotechnique Compelec Procede pour connecter un semiconducteur a des elements d'un support, notamment d'une carte portative
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US4993148A (en) * 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
BE1002529A6 (nl) * 1988-09-27 1991-03-12 Bell Telephone Mfg Methode om een elektronische component te monteren en geheugen kaart waarin deze wordt toegepast.
JPH0744320B2 (ja) * 1989-10-20 1995-05-15 松下電器産業株式会社 樹脂回路基板及びその製造方法
US5355102A (en) * 1990-04-05 1994-10-11 General Electric Company HDI impedance matched microwave circuit assembly
US5227338A (en) * 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
JP3094481B2 (ja) 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
US5985693A (en) * 1994-09-30 1999-11-16 Elm Technology Corporation High density three-dimensional IC interconnection
US5216806A (en) * 1992-09-01 1993-06-08 Atmel Corporation Method of forming a chip package and package interconnects
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
EP0637070B1 (en) * 1993-07-28 1997-09-24 The Whitaker Corporation Perimeter independent precision locating member for a semiconductor chip and method of making said member
JP2757748B2 (ja) * 1993-07-30 1998-05-25 日立エーアイシー株式会社 プリント配線板
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
US5510580A (en) * 1993-12-07 1996-04-23 International Business Machines Corporation Printed circuit board with landless blind hole for connecting an upper wiring pattern to a lower wiring pattern
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
US5552633A (en) * 1995-06-06 1996-09-03 Martin Marietta Corporation Three-dimensional multimodule HDI arrays with heat spreading
JPH09139567A (ja) * 1995-11-15 1997-05-27 Fujitsu Ltd プリント基板における表面実装部品搭載パッドと層間接続用スルーホールの接続構造
EP0774888B1 (en) 1995-11-16 2003-03-19 Matsushita Electric Industrial Co., Ltd Printed wiring board and assembly of the same
US5729049A (en) * 1996-03-19 1998-03-17 Micron Technology, Inc. Tape under frame for conventional-type IC package assembly
US5936847A (en) * 1996-05-02 1999-08-10 Hei, Inc. Low profile electronic circuit modules
US5838545A (en) * 1996-10-17 1998-11-17 International Business Machines Corporation High performance, low cost multi-chip modle package
US5796590A (en) * 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
JP3176307B2 (ja) * 1997-03-03 2001-06-18 日本電気株式会社 集積回路装置の実装構造およびその製造方法
US6710614B1 (en) * 1997-03-04 2004-03-23 Micron Technology, Inc. Methods for using an interposer/converter to allow single-sided contact to circuit modules
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
US5882957A (en) * 1997-06-09 1999-03-16 Compeq Manufacturing Company Limited Ball grid array packaging method for an integrated circuit and structure realized by the method
JP3623639B2 (ja) * 1997-09-29 2005-02-23 京セラ株式会社 多層配線基板の製造方法
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6172419B1 (en) * 1998-02-24 2001-01-09 Micron Technology, Inc. Low profile ball grid array package
GB2342995B (en) 1998-10-21 2003-02-19 Federal Ind Ind Group Inc Improvements in pulse-echo measurement systems
US6232666B1 (en) * 1998-12-04 2001-05-15 Mciron Technology, Inc. Interconnect for packaging semiconductor dice and fabricating BGA packages
JP3619421B2 (ja) * 1999-03-30 2005-02-09 京セラ株式会社 多層配線基板の製造方法
WO2000063970A1 (fr) * 1999-04-16 2000-10-26 Matsushita Electric Industrial Co., Ltd. Composant modulaire et son procede de production
JP2000311229A (ja) 1999-04-27 2000-11-07 Hitachi Ltd Ｉｃカード及びその製造方法
JP3575001B2 (ja) * 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
KR100298828B1 (ko) * 1999-07-12 2001-11-01 윤종용 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
JP2001053447A (ja) 1999-08-05 2001-02-23 Iwaki Denshi Kk 部品内蔵型多層配線基板およびその製造方法
DE19940480C2 (de) * 1999-08-26 2001-06-13 Orga Kartensysteme Gmbh Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Chipkarte mit einer Leiterbahnträgerschicht und Verfahren zur Herstellung einer Chipkarte
US6284564B1 (en) * 1999-09-20 2001-09-04 Lockheed Martin Corp. HDI chip attachment method for reduced processing
US6242282B1 (en) * 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
TW512653B (en) 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6475877B1 (en) * 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
JP3809053B2 (ja) 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
JP4685251B2 (ja) 2000-02-09 2011-05-18 日本特殊陶業株式会社 配線基板の製造方法
US6396148B1 (en) * 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
EP1143509A3 (en) * 2000-03-08 2004-04-07 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device
JP2002016327A (ja) 2000-04-24 2002-01-18 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2001332866A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
US6292366B1 (en) * 2000-06-26 2001-09-18 Intel Corporation Printed circuit board with embedded integrated circuit
US6402970B1 (en) * 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6551861B1 (en) * 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6713859B1 (en) * 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
JP2002094200A (ja) * 2000-09-18 2002-03-29 Matsushita Electric Ind Co Ltd 回路基板用電気絶縁材と回路基板およびその製造方法
JP3554533B2 (ja) * 2000-10-13 2004-08-18 シャープ株式会社 チップオンフィルム用テープおよび半導体装置
US6876072B1 (en) * 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
US6576493B1 (en) * 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
JP2002158307A (ja) 2000-11-22 2002-05-31 Toshiba Corp 半導体装置及びその製造方法
JP3407737B2 (ja) * 2000-12-14 2003-05-19 株式会社デンソー 多層基板の製造方法およびその製造方法によって形成される多層基板
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
JP4863563B2 (ja) 2001-03-13 2012-01-25 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
TW579581B (en) * 2001-03-21 2004-03-11 Ultratera Corp Semiconductor device with chip separated from substrate and its manufacturing method
JP3609737B2 (ja) * 2001-03-22 2005-01-12 三洋電機株式会社 回路装置の製造方法
US6537848B2 (en) * 2001-05-30 2003-03-25 St. Assembly Test Services Ltd. Super thin/super thermal ball grid array package
JP2003037205A (ja) 2001-07-23 2003-02-07 Sony Corp Ｉｃチップ内蔵多層基板及びその製造方法
US7183658B2 (en) * 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
US6774486B2 (en) * 2001-10-10 2004-08-10 Micron Technology, Inc. Circuit boards containing vias and methods for producing same
JP3870778B2 (ja) 2001-12-20 2007-01-24 ソニー株式会社 素子内蔵基板の製造方法および素子内蔵基板
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
FI115285B (fi) * 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
US6701614B2 (en) 2002-02-15 2004-03-09 Advanced Semiconductor Engineering Inc. Method for making a build-up package of a semiconductor
JP2003249763A (ja) * 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
JP2003298207A (ja) * 2002-03-29 2003-10-17 Nippon Mektron Ltd 両面回路基板の製造法
EP1542519A4 (en) 2002-07-31 2010-01-06 Sony Corp METHOD FOR PCB CONSTRUCTION WITH AN INTEGRATED EQUIPMENT AND PCB WITH INTEGRATED EQUIPMENT AND METHOD FOR PRODUCING A PRINTED PCB AND PRINTED PCB
JP4052915B2 (ja) * 2002-09-26 2008-02-27 三洋電機株式会社 回路装置の製造方法
JP2004146634A (ja) 2002-10-25 2004-05-20 Murata Mfg Co Ltd 樹脂基板の製造方法、および樹脂多層基板の製造方法
FI20030293A (fi) 2003-02-26 2004-08-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI119583B (fi) 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI115601B (fi) 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
TW200507131A (en) * 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
FI20031201A (fi) 2003-08-26 2005-02-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI20031341A (fi) * 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JPWO2005081312A1 (ja) * 2004-02-24 2008-01-17 イビデン株式会社 半導体搭載用基板
TWI237883B (en) * 2004-05-11 2005-08-11 Via Tech Inc Chip embedded package structure and process thereof
TWI251910B (en) * 2004-06-29 2006-03-21 Phoenix Prec Technology Corp Semiconductor device buried in a carrier and a method for fabricating the same
US8487194B2 (en) * 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
FI117369B (fi) * 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI119714B (fi) * 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407864A (en) * 1992-07-24 1995-04-18 Samsung Electronics Co., Ltd. Process for mounting a semiconductor chip and depositing contacts into through holes of a circuit board and of an insulating interposer and onto the chip
CN1391428A (zh) * 2001-06-13 2003-01-15 株式会社电装 印刷电路板及其制造方法
CN1497793A (zh) * 2002-10-21 2004-05-19 ���ǵ�����ʽ���� 柔性电路板和印刷电路板之间的连接结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平9-139567A 1997.05.27

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11894580B2 (en) 2014-09-10 2024-02-06 Cellink Corporation Battery interconnects
US11888180B2 (en) 2021-03-24 2024-01-30 Cellink Corporation Multilayered flexible battery interconnects and methods of fabricating thereof

Also Published As

Publication number Publication date
FI20050645A (fi) 2007-04-05
JP5175719B2 (ja) 2013-04-03
MX2007016096A (es) 2008-03-10
BRPI0612060A2 (pt) 2010-10-13
FI20050645A0 (fi) 2005-06-16
KR20080019282A (ko) 2008-03-03
EP1891843A1 (en) 2008-02-27
US20080196930A1 (en) 2008-08-21
JP2008544511A (ja) 2008-12-04
KR101455234B1 (ko) 2014-10-28
WO2006134217A1 (en) 2006-12-21
CN101199242A (zh) 2008-06-11
KR20140104508A (ko) 2014-08-28
FI122128B (fi) 2011-08-31
US8240033B2 (en) 2012-08-14

Similar Documents

Publication Publication Date Title
CN101199242B (zh) 电路板结构的制造方法和电路板结构
US11716816B2 (en) Method for manufacturing an electronic module and electronic module
CN100596258C (zh) 电路板结构的制造方法和电路板结构
CN101027948B (zh) 电子模块及其制造方法
KR101034279B1 (ko) 도체 패턴층에 전기적으로 연결된 부품을 포함하는 전자모듈 제조방법
CN100556233C (zh) 制造电子模块的方法以及电子模块
US8817485B2 (en) Single-layer component package
US8225499B2 (en) Method for manufacturing a circuit board structure, and a circuit board structure
CN101065843B (zh) 制造电子模块的方法
KR20150126327A (ko) 일체식 구조적 요소를 갖는 다층 전자 구조체의 제조방법
JP2007535156A (ja) 埋込み構成要素からの熱伝導
CN101199244B (zh) 电路板结构的制造方法和电路板结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1113891

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1113891

Country of ref document: HK

CP03 Change of name, title or address

Address after: Helsinki

Patentee after: GE Embedded Electronics OY

Address before: Espoo, Finland

Patentee before: IMBERA ELECTRONICS OY

CP03 Change of name, title or address
TR01 Transfer of patent right

Effective date of registration: 20200908

Address after: Virginia

Patentee after: Imberatec Co., Ltd

Address before: Helsinki

Patentee before: GE Embedded Electronics OY

TR01 Transfer of patent right