CN1391428A - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN1391428A
CN1391428A CN02123226A CN02123226A CN1391428A CN 1391428 A CN1391428 A CN 1391428A CN 02123226 A CN02123226 A CN 02123226A CN 02123226 A CN02123226 A CN 02123226A CN 1391428 A CN1391428 A CN 1391428A
Authority
CN
China
Prior art keywords
forms
film
conductive pattern
ceramic bases
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02123226A
Other languages
English (en)
Other versions
CN1193646C (zh
Inventor
白石芳彦
近藤宏司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN1391428A publication Critical patent/CN1391428A/zh
Application granted granted Critical
Publication of CN1193646C publication Critical patent/CN1193646C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921—Contact or terminal manufacturing by assembling plural parts with bonding
    • Y10T29/49211—Contact or terminal manufacturing by assembling plural parts with bonding of fused material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

印刷电路板及其制造方法，其中导体图案22在由热塑树脂制成的树脂薄膜23上形成，每个单面的导体图案形成薄膜21具有一个填充入导电胶50的通孔24，印刷导体图案32和印刷电阻器33在陶瓷基底31上形成，单面的导体图案形成薄膜21在陶瓷基底31上层叠，然后多层装置在其中的两个表面被加热、加压获得印刷电路板100，在加热和加压处理期间，相应的单面导体图案形成薄膜21和陶瓷基底31粘接在一起，同时在导体图案22之间，在导体图案22和印刷导体图案32之间得到层间的连接。

Description

印刷电路板及其制造方法
技术领域
本发明涉及一种印刷电路板及其制造方法，尤其涉及一种所谓的合成印刷电路板，其中，印刷电路板包括层叠在陶瓷基底上的树脂基底，并且还涉及该合成印刷电路板的制造方法。
背景技术
所谓的合成印刷电路板由在陶瓷基底上层叠的树脂基底组成，通常被认为是一种能够保证极好的热辐射和其他热工性能，以及能够实现高密度电动原件的安装。
合成印刷电路板用下面的方式制造。
首先，把未固化的热硬化树脂(例如，聚酰亚胺基底，或类似的东西)涂覆在陶瓷构件(也就是陶瓷基底上)，在陶瓷基底上形成印刷导体图案和印刷电阻。接下来，对热硬化树脂的预定部分施加一个激光束，开一个通孔以便延伸跨越该树脂层。然后，通过电镀或溅射在热硬化树脂层的上面或里面形成导体图案和孔。
当层叠多个树脂基底时，把另一个未固化的热硬化树脂(例如，聚酰亚胺基底，或类似的东西)涂覆在硬化的热硬化树脂上。然后，重复上述的过程以便得到具有预期数目树脂层的合成印刷电路板。
然而，上述的常规技术需要很多制造工艺，从在陶瓷基底上涂覆未固化的热硬化树脂起到形成导体和孔.当组成复合印刷电路板的层的要求数目很大时，必须重复相似的步骤建立层，制造过程变得很复杂。
发明内容
鉴于先有技术的前述问题，本发明的一个目标是提供一种印刷电路板及其制造方法，其中，该方法即使在大量的树脂层层叠在陶瓷基底上时也有能力简化制造工艺。
为了完成上述和其他相关的目的，本发明提供一种包括陶瓷基底和整体层叠在前述的陶瓷基底上的树脂基底层的印刷电路板，其中，树脂基底层通过加压和加热层叠主体而形成，层叠主体包括导线分布图形成膜层和前述的陶瓷基底，导线分布图形成膜层包括由热塑树脂制成的树脂膜层和在上述的树脂膜层的表面上形成的导线分布图。
根据这种配置，树脂基底层由热塑树脂制成的树脂膜层形成。树脂膜层和陶瓷基底通过加压加热到一起，从而获得在陶瓷基底上的整体形成的树脂基底。要求的工艺时间可以减少。当和多层层叠在一起时，这些层通过加热加压同时结合在一起，因此，本发明简化了印刷电路板的制造工艺。
根据本发明的印刷电路板，在加热和加压处理期间，热塑树脂的弹性系数最好在一个温度水平下，在1-1000mpa的范围值内。
根据这种配置，树脂膜层和陶瓷基底可以通过在一定条件下即树脂膜层的弹性系数足够低至1-1000mpa的范围内加压处理和牢固地结合在一起。
更特别地，最好导线分布图形成膜层是单面的导线分布图膜层，该导线分布图膜层具有只在树脂膜层的一个表面形成的导线分布图
根据这种配置，当很多导线分布图形成膜层层叠时，不必准备和处理许多不同种类的导线分布图形成膜层。制造工艺可以进一步简化。
此外，陶瓷基底最好包括印刷导线分布图和彼此连接并在陶瓷基底的表面形成的印刷电子元件，其中，导线分布图形成膜层粘接在陶瓷基底上，印刷导线分布图通过印刷一种导体形成胶，然后烧结该导体形成胶而形成，同时印刷电子元件通过印刷一种电子元件形成胶以便连接到导体形成胶，并且烧结该电子元件形成胶而形成，并且印刷导线分布图通过一种导电的胶粘接到在树脂膜层上形成的印刷导线分布图上。其中，该导电胶延伸跨越树脂膜层填充一个通孔。
这种配置使沿着陶瓷基底和导线分布图形成膜层之间的粘接表面嵌入印刷电子元件成为可能。因此，减少安装在印刷电路板最外表面的电子元件的总数是可能的。这就使印刷电路板的规模缩小。
而且，最好只包括在陶瓷基底的表面形成的印刷电子元件，其中，印刷导线分布图粘接在陶瓷基底上，印刷电子元件通过印刷一种电子元件，然后烧结该电子元件形成胶而形成，并且印刷电子元件通过一种导电的胶粘接到在树脂膜层上形成的印刷导线分布图上。其中，该导电胶延伸跨越树脂膜层填充一个通孔。
这种配置使沿着陶瓷基底和导线分布图形成膜层之间的粘接表面嵌入印刷电子元件成为可能。因此，减少安装在印刷电路板最外表面的电子元件的总数是可能的。这就使印刷电路板的规模缩小。另外，没有必要在陶瓷基底的表面形成印刷导线分布图，其中，导线分布图形成膜层粘接在陶瓷基底的表面。制造工艺可以进一步简化。
本发明提供一种制造印刷电路板的方法。在层叠的步骤中，导线分布图形成膜层和陶瓷基底被层叠。导线分布图形成膜层包括有热塑树脂制成的树脂膜层和在树脂膜层表面形成的导线分布图。在粘接步骤中，导线分布图形成膜层和陶瓷基底通过从导线分布图形成膜层和陶瓷基底层叠体的两面加热和加压而粘接在一起，因此在陶瓷基底上获得层叠一体的树脂基底层。
本发明的制造方法使减少要求的工艺时间成为可能。当很多层层叠在一起时，这些层通过加热和加压同时粘接在一起，因此，本发明简化了印刷电路板的制造工艺。
而且，导线分布图最好至少包括一个金属部件，并且粘接步骤中，温度不低于250，构成树脂膜层的热塑树脂的弹性系数在1-1000mpa的范围值内。
根据本制造方法，树脂膜层和陶瓷基底可以通过在一定条件下即树脂膜层的弹性系数低至1-1000mpa的范围内加压处理和牢固地结合在一起。而且，加温至250或更高对于改善包含在导线分布图内的金属部件的表面活动很有效。因此，当导线分布图被压在树脂膜层上时，导线分布图和树脂膜层牢固地结合在一起.，其中，树脂膜层有足够低的弹性系数。
更特别地，最好导线分布图形成膜层是单面的导线分布图膜层，该导线分布图膜层具有只在树脂膜层的一个表面形成的导线分布图
根据这种配置，当很多导线分布图形成膜层层叠时，不必准备和处理许多不同种类的导线分布图形成膜层.制造工艺可以进一步简化。
此外，用于印刷电路板的制造还包括下列步骤：
在印刷导线分布图形成步骤中，在执行层叠步骤之前印刷导线分布图被形成。印刷导线分布图通过在陶瓷基底表面印刷导体形成胶，之后烧结印刷导体形成胶来形成。其中，印刷导线分布图形成膜层粘接在陶瓷基底上。在印刷电子元件形成步骤中，印刷电子元件在执行层叠步骤之前形成。印刷电子元件通过印刷电子元件形成胶来生成，以便在陶瓷基底的表面连接导体形成胶，其中，在粘接步骤中导线分布图形成膜层粘接在陶瓷基底的表面。而且，在填充步骤中，导电的胶在执行层叠步骤之前填充到一端封闭的通孔。该一端封闭的通孔延伸跨越导线分布图形成膜层，并且通过在导线分布图形成膜层上形成的导线分布图来限定的底部。
然后，通过粘接步骤，填充在一端封闭的通孔的导电胶提供一个在印刷导线分布图形成膜层上形成的导线分布图和陶瓷基底上形成的印刷导线分布图之间的电连接。
这种制造方法使沿着陶瓷基底和导线分布图形成膜层之间的粘接表面嵌入印刷电子元件成为可能。因此，减少安装在印刷电路板最外表面的电子元件的总数是可能的。这就使印刷电路板的规模缩小。
作为选择，用于印刷电路板的制造方法最好还包括下面的步骤：在印刷电子元件形成步骤中，在执行层叠步骤之前印刷电子元件被形成。印刷电子元件通过在陶瓷基底表面印刷电子元件形成胶，之后烧结电子元件形成胶来形成。其中，导线分布图形成膜层在粘接步骤中粘接在陶瓷基底上。而且，在填充步骤中，导电的胶在执行层叠步骤之前填充到一端封闭的通孔。该一端封闭的通孔延伸跨越导线分布图形成膜层，并且通过在导线分布图形成膜层上形成的导线分布图来限定的底部。
然后，通过粘接步骤，填充在一端封闭的通孔的导电胶提供一个在印刷导线分布图形成膜层上形成的导线分布图和陶瓷基底上形成的印刷导线分布图之间的电连接。
这种制造方法使沿着陶瓷基底和导线分布图形成膜层之间的粘接表面嵌入印刷电子元件成为可能。因此，减少安装在印刷电路板最外表面的电子元件的总数是可能的。这就使印刷电路板的规模缩小。另外，没有必要在陶瓷基底的表面形成印刷导线分布图，其中，导线分布图形成膜层粘接在陶瓷基底的表面。制造工艺可以进一步简化。
附图说明
本发明上述的目的或其他的目的，特点和优势从下面与附图相结合的详细描述中将变得很明白。
附图1A到1H为剖面图分别说明根据本发明的一个优选实施例，用于制造印刷电路板的基本制造工艺；而
附图2为一个剖面图说明根据本方明的另一个实施例的印刷电路板。
具体实施方式
本发明的优选实施例将参考附图在下文中解释。相同的部分用相同的数字在图中表示。
附图1A到1H为剖面图，说明根据本发明的一个优选实施例印刷电路板的制造步骤。
图1A所示一单面的导线分布图形成膜层21，其中21包括在树脂膜层上形成23上的导线分布图22。导线分布图22有一个预设的模式，该模式通过粘接在树脂膜层23上的蚀刻导体薄片来设定(例如根据本实施例一个厚度为18μm的铜薄片)，树脂膜层23作为绝缘材料。根据本实施例，树脂膜层23是由重量占65～35％的聚醚乙醚酮树脂和重量占35～65％聚醚酰亚胺制成的热塑树脂膜层。树脂膜层的厚度为23-75mm。单面导线分布图膜层21是本发明的导线分布图形成膜层。
在图1A所示中，在形成了导线分布图22之后，二氧化碳气体激光束辐射在没有导线分布图22在其上形成的树脂膜层23的表面。如图1B所示，二氧化碳气体激光束的辐射形成了通孔24。通孔24是一个一端封闭的有底的通孔。通孔24的底由导线分布图22限定。在形成通孔24的过程中，二氧化碳气体激光束在输出功率和辐射时间上被精确控制，以便防止通孔24延伸进入导线分布图22的区域。
除了二氧化碳气体激光束，激发物激光束可以用于形成通孔24。而且，使用钻孔或其他加工技术形成通孔24也是可能的。但是，使用激光束的优势是：在通孔24的尺寸控制可以非常精确，相应地对导线分布图22没有损伤。
如图1B所示完成了通孔24的形成之后，如图1C每个通孔24用当作层间粘接材料的导电胶50填充。在这种情况下，为了获得导电胶50，锡粒300克，银粒300克与60克萜品醇混合，锡的平均粒径为5μm，比表面积(也就是面积/重量的比率)0.5m2/g.银的平均粒径为1μm，比表面积(也就是面积/重量的比率)1.2m2/g.萜品醇为有机溶剂。混合的颗粒和有机溶剂揉制成混合物获得胶。
导电胶50通过丝网印刷机填充到单面导线分布图膜层21的通孔24中。然后，通孔24中的导电胶50留下来，在140～160的气氛下用大约30分钟干燥萜品醇使导电胶50进入通孔24，本实施例使用丝网印刷机。但是，使用分配器的另一种方法也可以应用填充导电胶50进入通孔24，如果填充操作可以精确地完成。
萜品醇可以用别的有机溶剂替代。有机溶剂最好加上金属颗粒用于获得导电胶50，其沸点为150～300，如果使用的有机溶剂的沸点低于150℃，导电胶50的粘度会随着时间变化很大。如果使用的有机溶剂的沸点高于300℃，则需要很长时间干燥有机溶剂。
而且，作为组成导电胶的金属颗粒，本实施例中使用锡颗粒平均粒径为5μm，比面积0.5m2/g.银的平均粒径为1μm，比表面积1.2m2/g.最好这些金属颗粒的平均直径在0.5μm到20μm，而比表面积在0.1m2/g到1.5m2/g之间。
如果这些金属颗粒的直径小于0.5μm，或当这些金属颗粒的比表面积超过1.5m2/g，就要求大量的有机溶剂来得到用于填充通孔的具有理想粘度胶。当导电胶含有大量有机溶剂时，需要很长时间干燥有机溶剂。如果干燥处理结束效果不好，用于粘接层的热处理期间将产生大量的气体。在通孔24中很容易出现空隙。这将破坏层间粘接能力的可靠性。
另一方面，如果金属颗粒的平均直径超过20μm，或这些金属颗粒的比表面积小于0.1m2/g时，导电胶填充进通孔24将变得困难。金属颗粒的扩散速度会变得不均匀。即是它们被加热，形成后面描述的导电复合物51会很困难，其中，导电复合物51是一种均匀的合，由此形成合金。层间粘接能力的可靠性不能保证。
此外，在导电胶50进入通孔24之前，最好在导线分布图22朝向通孔24的部分使用轻微的蚀刻处理。此外，最好在导线分布图22朝向通孔24的部分使用还原处理。这些处理会使后面描述的通连接成功地形成。
图1D所示厚度为0.6-1.0mm的陶瓷基底。导体形成胶是在陶瓷基底31的上表面的印刷图案。然后，导体成型胶被烧结形成导线分布图32。
根据本实施例，印刷导线分布图32以下面的方式形成。导体成型胶通过用有机溶剂揉制银颗粒和玻璃组成。得到的导体成型胶在600～900下加热大约60分钟，由此形成印刷导线分布图32。根据本实施例，银颗粒是加到导体成型胶中的金属颗粒。但是，最好把铂、钯和银颗粒混合在一起。使用铜颗粒或金颗粒替代银颗粒也是可能的。
如图1D所示形成了印刷导线分布图32之后，导体形成胶是在陶瓷基底31的上表面的印刷模式。然后导体成型胶被烧结形成导线分布图32。电阻器形成胶是在陶瓷基底的上表面的印刷图案。电阻器形层胶夹在印刷导线分布图32的预设部分之间，并且如图1E所示被烧结形成印刷电阻器33。印刷电阻器33是印刷电子元件。
根据本实施例，印刷电阻器33通过用有机溶剂揉制二氧化钌银颗粒和玻璃组成。
得到的电阻器形成胶在600～900下加热大约60分钟，由此形成印刷电阻器33。
根据本实施例，二氧化钌是加到电阻形成胶中的电阻器颗粒。但是，最好使用二氧化硅、或硼化镧(LAB6)颗粒。此外，印刷电子元件可以通过印刷和烧结电容器的电子元件形成。
此外，如果需要精确地调整印刷电阻器33的电阻值，最好应用激光束修整来形成印刷电阻器33。
如图1C所示完成导电胶填充单面导线分布图膜层21的通孔24，和如图1E所示在陶瓷基底31的印刷电阻器33形成之后，许多(例如，根据本实施例总共3个)单面导线分布图膜层21如图1F所示堆叠在陶瓷基底31上。
在这种情况下，当在陶瓷基底31上安装时，相应的单面导线分布图膜层21的导线分布图22相上。换言之，单面导线分布图膜层21以这样一种方式层叠，即：没有导线分布图22的导线分布图膜层21单面的一个面面对在其中形成有导线分布图22的导线分布图膜层21相邻单面的一个面。
陶瓷基底31安置在多层单面的导线分布图膜层21的下面，印刷导线分布图32和印刷电阻器33朝上。导线分布图膜层21最低的单面以这样一种方式安装在陶瓷基底上，即树脂膜层23的通孔24正好安置在印刷导线分布图32的上面。通过这种布置，通孔24在电力上连接到，印刷导线分布图32的预设部分。
如图1F所示在陶瓷基底31上堆叠单面的导线分布图膜层21之后，一压力通过在真空压力机下加热施加到多层装置的上下，同时多层装置保持预设的高温。根据本实施例，多层装置被加热到250～350，压力在1～10MPa达10分钟。
通过上述加热和真空处理，相应的单面导线分布图膜层21和陶瓷基底31如图1G所示相互粘接在一起。树脂膜层23由相同的热塑树脂材料制成。因此，树脂膜层23很容易熔化并且成为一体一起进入树脂基地层26。
此外，导电胶50被烧结在通孔24中，而且转变成导电合成物51。导电合成物51提供在相邻的导线分布图22之间的层间连接。而且，导电合成物51在导线分布图22和印刷导线分布图32之间提供连接，其中，印刷导线分布图32连接到印刷电阻器33上，由此得到印刷电阻器33嵌入其中的多层印刷电路板100。在这种情况下，导电合成物51是一种层间粘接材料。导电合成物51和通孔24共同构成一个通道。
导线分布图22的层间粘接机构在下文简单说明。
在通孔24中填充和干燥的导电胶50包含锡和银的颗粒混合物。锡颗粒的熔点为232，而银颗粒的熔点为961，因此，当导电胶加热到250～350时，锡颗粒熔化粘在银颗粒的周围。
在这种条件下继续加热处理使熔化的锡开始从银颗粒的表面扩散。结果，锡和银的合金(熔点480)形成了，在这种情况下，1～10MPa的压力施加在导电胶50上。按照合金锡和银的结构，导电合成物51在通孔24中形成。导电合成物51由整体的合金通过烧结处理得到。
在导电合成物51在通孔24中的形成期间，导电合成物51受到压力，因此被压在通孔24的底部即导线分布图22的表面上。在这种条件下，在导电合成物51和构成导线分布图22的铜薄片的铜化合物之间发生固相扩散。因此，在其中的边界固相扩散层形成。因此形成的固相扩散层提供在导电合成物51和导线分布图22之间的电连接。此外，由于应用在前面描述的导体形成胶的烧结处理，印刷导线分布图32和陶瓷基底31之间的边界附近印刷导线分布图32具有富玻璃区。富玻璃区包含充足的玻璃成分。另一方面，印刷导线分布图32在表面一侧的对面具有富银区。富玻璃区包含充足的玻璃成分。相在上面免俗的导线分布图22之间的层间粘接机械，在导线分布图22和印刷导线分布图32之间通过一个通路提供电连接。其中，该通路包括在导线分布图22和导电合成物51之间的形成的固相扩散层，导电合成物51在通孔24，导电合成物51和印刷导线分布图32之间形成的固相扩散层中延伸。
当树脂膜层23通过在真空压力机下加热加压时，树脂膜层23的弹性系数减少到大约5～40MPa的水平。导线分布图22，印刷导线分布图32和导电合成物51当加温到250或更高温度时，活动得到改善。相应地，相应的树脂膜层23和陶瓷基底31被牢固地粘接在一起，同时导线分布图22，印刷导线分布图32导电合成物51和树脂膜层23牢固地粘接在一起。
在加热和加压处理期间，树脂膜层23的弹性系数最好在1MPa～1000MPa的范围内。如果树脂膜层23的弹性系数超过1000MPa，在树脂。膜层23之间不会发生热熔。导线分布图22将受到很大的压力，有可能断裂或损坏。另一方面，这导致导线分布图22的误差并使形成印刷电路板100变得困难。
如上描述获得印刷电路板100之后，倒装晶片元件或其他封装部件61如图1H所示安装在印刷电路板100的上表面形成的导线分布图22的预定部分，安装的封装部件61焊接到一起完成封装部件的封装。
此外，在上述的制造方法中，如图1C所示，过程与本实施例的填充步骤一致。图1D所示的过程本实施例的印刷导线分布图形成步骤一致。图1E所示的过程本实施例的印刷电子元件形成步骤一致。图1F所示的过程本实施例的层叠步骤一致。此外，图1F所示的加热、加压层叠主体的过程和图1G所示的形成印刷电路板100的过程与本实施例的步骤一致。
根据上述的配置和制造方法，许多单面的导线分布图膜层21和陶瓷基底31层叠在一起。层叠主体从其中的两面加热、加压，因此相应的树脂膜层23和陶瓷基底31同时粘接。结果，层叠的树脂膜层23转变成位于陶瓷基底31上的树脂基底层26。因此，获得印刷电路板100即所谓的多层化合物基底成为可能。从前面的描述中显而易见，与常规的方法相比，本实施例提供一种新颖的用于印刷电路板制造方法。
此外，层叠在陶瓷基底31上的单面导线分布图膜层21具有相同的配置。其优势在于制造工艺可以被简化，因为不必准备和处理许多种的导线分布图形成膜层。
而且，印刷电路板100包括在其中较低一面的陶瓷基底31。如图1H所示，在印刷电路板100的上表面安装电子元件61成为可能。印刷电阻器33嵌入在印刷电路板100中。提供有能力确保出色的辐射和热工特性的印刷电路板并且实现高密度电子元件安装成为可能。
此外，根据如图1H所示的包装安装结构，陶瓷基底31和倒装晶片或其他安装包装部件61位于印刷电路板100的两面。每个陶瓷基底31和安装包装部件61具有比树脂基底层26更高的硬度。陶瓷基底31和安装包装部件61具有相似的热膨胀系数。这对实现出色的包装安装免除由于热量产生出现任何的应力集中是很有效的。
从前面的描述中显而易见，上述本发明的一个优选实施例提供印刷电路板包括：陶瓷基底31、树脂基底层26、形成一体层叠在陶瓷基底31上，其中树脂基底层26通过加热、加压层
一个优选实施例叠的主体而形成，其中，层叠的主体包括：导线分布图形成膜层21和陶瓷基底31，而导线分布图形成膜层21包括由热塑树脂制成的树脂膜层23和在树脂膜层23的表面上形成的导线分布图22。
根据上述本发明的一个优选实施例的公开的印刷电路板，最好热塑树脂的弹性系数在一定的温度水平下在加热和加压期间在1～1000MPa之间。导线分布图形成膜层21是只在树脂膜层23的一个表面形成的具有导线分布图22的单面导线分布图膜层21。陶瓷基底31包括印刷导线分布图32和印刷电子元件33，其中印刷电子元件33彼此连接在陶瓷基底31的表面形成。陶瓷基底31和导线分布图形成膜层21粘接在一起。印刷导线分布图32通过印刷导体形成胶然后烧结该印刷导体形成胶而形成，同时印刷电子元件33通过印刷电子元件形成胶而形成，以便连接印刷导体形成胶并且烧结印刷导体形成胶。而且，印刷导线分布图32通过导电胶50连接到在树脂膜层23上形成的导线分布图22。其中，导电胶50通孔24中填充，延伸跨越树脂膜层23。
上述本发明的一个优选实施例提供一种制造印刷电路板的方法包括：层叠导线分布图形成膜层21和陶瓷基底31的层叠步骤，导线分布图形成膜层21包括由热塑树脂制成的树脂膜层23和在树脂膜层23表面上形成的导线分布图22。此外，该制造方法包括粘接导线分布图形成膜层21和通过加热加压陶瓷基底31的粘接步骤，其中，导线分布图形成膜层21和陶瓷基底31的层叠体的两面加热加压，因此得到在陶瓷基底31上层叠一体的树脂基底层26。
根据上述的本发明的一个优选实施例中公开的印刷电路板制造方法，导线分布图22至少包括一个金属部件，并且粘接步骤在温度不低于250时完成，其中，构成树脂膜层23的热塑树脂的弹性系数最好在1MPa～1000MPa的范围内。导线分布图形成膜层21是只在树脂膜层23的一个表面形成的具有的导线分布图22的单面导线分布图膜层21。
更适宜地，公开的印刷电路板制造方法包括一个在执行层叠步骤之前的形成印刷导线分布图32的导线分布图形成步骤。印刷导线分布图32在陶瓷基底31的表面图哦难过印刷导体形成胶而形成，其中导线分布图形成膜层21在陶瓷基底31的表面在粘接步骤中通过粘接导体形成胶粘接在一起。
公开的印刷电路板制造方法还包括在执行层叠步骤之前印刷电子元件被形成的印刷电子元件形成步骤。印刷电子元件33通过印刷电子元件形成胶而形成，以便在陶瓷基底31的表面连接到导体形成胶，并且烧结该电子元件形成胶而形成，其中，在粘接步骤中，导线分布图形成膜层21粘接到陶瓷基底31的表面。
公开的印刷电路板制造方法还包括在执行层叠步骤之前，填充导电胶50进入一端封闭的通孔24的填充步骤。该一端封闭的通孔24延伸跨越导线分布图形成膜层21，并且通过在导线分布图22形成膜层上形成的印刷导线分布图32来限定的底部，在导线分布图形成膜层21上形成导线分布图22。
然后，在粘接步骤中，填充在一端封闭的通孔24的导电胶50提供一个在印刷导线分布图21形成膜层上形成的导线分布图22和陶瓷基底31上形成的印刷导线分布图32之间的电连接。
根据上述的一个实施例，在印刷电路板的制造中，如图1D所示，在陶瓷基底31上形成印刷导线分布图32，然后，印刷电阻器元件33如图1E所示，在陶瓷基底31上形成，然而，优选的形成唯一的印刷电子元件，包括印刷电阻器元件33，在陶瓷基底31上，没有形成任何印刷导线分布图。
在这种情况下，导线分布图膜层21最低的单面与陶瓷基底31接触。在层叠的过程中，最低的导线分布图膜层21单面位于陶瓷基底31上，以这样一种方式即在树脂膜层23的通孔24和印刷电阻器33之间提供电连接。然后，铜沟施加热压，导线分布图22通过导电化合物51(即：通过对导电胶50进行烧结处理而获得的化合物)在电力上连接到印刷电阻器33
根据本实施例，省略印刷导线分布图形成过程变成可能，其中，该过程在上述的一个实施例中是必需的。制造工艺可以被进一步简化。
换言之，陶瓷基底31只包括一个在陶瓷基底31上形成的印刷电子元件，其中导线分布图形成膜层21与陶瓷基底粘接。印刷电子元件33通过印刷和烧结电子元件形成胶来形成。而且，印刷电子元件33通过导电胶50连接到在树脂膜层23上形成的导线分布图22上，其中，导电胶50被填充在通孔24中，延伸扩展到树脂膜层23。
本实施例提供另一种印刷电路板的制造方法，该方法包括：一个在执行层叠步骤之前的导电胶50填充进入一端封闭的通孔24的填充步骤。一端封闭的通孔24延伸跨越导线分布图形成膜层21，并且具有一个在导线分布图形成膜层21形成的导线分布图22限定的底部。在粘接步骤中，填充在一端封闭的通孔24中的导电胶50在形成在导线分布图膜层21上的导线分布图22和形成在陶瓷基底31上的印刷导线分布图32之间提供电连接。
根据上面描述的一个实施例，树脂膜层23是由重量占65～35％的聚醚乙醚酮树脂和重量占35～65％聚醚酰亚胺制成的。然而，本发明的树脂膜层并不限于公开的这种材料。例如，树脂膜层23可以由包含非导体填充物加聚醚乙醚酮和聚醚酰亚胺制成。也可以只使用聚醚乙醚酮(PEEK)或聚醚酰亚胺(PEI)形成树脂膜层23。
此外，可能使用热塑聚醚酰亚胺，所谓液晶聚合物或其他热缩树脂。使用弹性系数在1～1000Mpa以内的树脂膜层比较理想，并且在焊接过程中具有足够的符合要求的热阻。
此外，根据上面描述的一个实施例，导线分布图22是通过蚀刻通薄片形成的图案。但是，导线分布图22可以使用包含金属部件的导电胶形成图案。
此外，根据上面描述的一个实施例，陶瓷基底31完全沿着印刷电路板100的一个表面延伸。但是作为印刷电路板100的表面的一部分形成陶瓷基底31是可能的。在印刷电路板100的两个表面提供陶瓷基底31也是可能的。通过在陶瓷基底31的两个表面粘接导线分布图形成膜层来形成树脂基地层也是可能的。
而且，根据上面描述的每一个实施例，印刷电路板100通过层叠总共4个基底形成。但是，层叠层的总数不受此特殊质的限制。

Claims (10)

1.一种印刷电路板，包括：
一个陶瓷基底(31)；和
一个整体地层叠在前述陶瓷基底(31)上的树脂基底层(26)，
其特征在于前述的树脂基底层(26)通过加压、加热由导体图案形成薄膜(21)和前述的陶瓷基底(31)组成的层叠主体而形成，和
前述的导体图案薄膜形成(21)包括由热塑树脂制成的树脂薄膜(23)和在前述的树脂薄膜(23)表面形成的导体图案(22)。
2.根据权利要求1的印刷电路板，其特征在于所述热塑树脂在所述的加热和加压处理过程中，在一定的温度的弹性系数范围在1～1000MPa。
3.根据权利要求1或2的印刷电路板，其特征在于所述的导体图案形成薄膜(21)是单面的导体图案薄膜(21)，该导体图案薄膜(21)只在所述树脂薄膜(23)的一个表面形成有导体图案(22)。
4.根据权利要求1至3的印刷电路板，其特征在于所述的陶瓷基底(31)包括彼此连接并形成在所述陶瓷基底(31)表面的印刷导体图案(32)和印刷电子元件(33)，其中，所述的导体图案形成薄膜(21)粘接在所述的陶瓷基底31上，所述的印刷导体图案(32)通过印刷一种导体形成胶，然后烧结该导体形成胶而形成，同时所述的印刷电子元件(33)通过印刷一种电子元件形成胶以便连接到所述的导体形成胶，并且烧结所述的电子元件形成胶而形成，并且所述的印刷导体图案(32)通过一种导电胶(50)粘接到在所述的树脂薄膜(23)上形成的所述的印刷导体图案上，其中，所述的导电胶(50)延伸跨越所述树脂薄膜(23)填充到一个通孔(24)。
5.根据权利要求1至3的印刷电路板，其特征在于所述的陶瓷基底(31)只包括在所述的陶瓷基底(31)表面形成的印刷电子元件(33)，其中，所述的印刷导体图案形成薄膜(21)粘接在所述的陶瓷基底(31)上，所述的印刷电子元件(33)通过印刷一种电子元件，然后烧结所述的电子元件形成胶而形成，并且所述的印刷电子元件(33)通过一种导电胶粘(50)粘接到在所述的树脂薄膜(23)上形成的所述的印刷导体图案(22)上，其中，所述的导电胶(50)延伸跨越所述的树脂薄膜(23)填充到一个通孔(24)。
6.用于制造印刷电路板的方法，包括：一个层叠导体图案形成薄膜(21)和陶瓷基底(31)的层叠步骤，所述的导体图案形成薄膜(21)包括由热塑树脂制成的树脂薄膜(23)和在所述的树脂薄膜(23)表面上形成的导体图案(22)；和
一个包括粘接所述的导体图案形成薄膜(21)和通过加热加压所述的陶瓷基底(31)的粘接步骤，其中，所述的导体图案形成薄膜(21)和所述的陶瓷基底(31)的层叠体的两面加热加压，因此得到在所述的陶瓷基底(31)上层叠一体的树脂基底层(26)。
7.根据权利要求6的用于印刷电路板的制造方法，其特征在于，所述的导体图案(22)至少包括一个金属部件，并且所述的粘接步骤在温度不低于250时完成，其中，构成所述的树脂薄膜(23)的所述的热塑树脂的弹性系数在1MPa～1000MPa的范围内。
8.根据权利要求6或7的用于印刷电路板的制造方法，其特征在于，所述的导体图案形成薄膜(21)是单面的导体图案薄膜(21)，该导体图案薄膜(21)具有只在所述的树脂薄膜(23)的一个表面形成的所述的导体图案(22)。
9.根据权利要求6至8任一的用于印刷电路板的制造方法，还包括：
在执行所述的层叠步骤之前形成印刷导体图案(32)的导体图案形成步骤，通过在陶瓷基底(31)的表面印刷刷导体形成胶并再通过烧结导体形成胶形成印刷导体图案(32)，其中所述的导体图案形成薄膜(21)在粘接步骤中被粘接；
在执行所述的层叠步骤之前形成印刷电子元件的印刷电子元件形成步骤，所述的印刷电子元件(33)通过印刷电子元件、从而连结到陶瓷基底(31)表面的的导体形成胶并再通过烧结导体形成胶而形成，其中，在所述的粘接步骤中，所述的导体图案形成薄膜(21)粘接到所述的陶瓷基底(31)的表面；
一个执行所述的层叠步骤之前，填充导电胶(50)进入一端封闭的通孔(24)的填充步骤，所述的一端封闭的通孔(24)延伸跨越所述的导体图案形成薄膜(21)，并且通过在所述的导体图案形成薄膜(21)上来限定的底部，在导体图案形成薄膜(21)上形成导体图案22，
其特征在于，在所述的粘接步骤中，填充在所述的一端封闭的通孔(24)的所述的导电胶(50)提供一个在所述的印刷导体图案(21)形成薄膜上形成的所述的导体图案(22)和所述的陶瓷基底(31)上形成的所述的印刷导体图案(32)之间的电连接。
10.根据权利要求6至8任一的用于印刷电路板的制造方法，还包括：
在执行所述的层叠步骤之前的形成印刷电子元件33的形成步骤，所述的印刷电子元件(33)在所述的陶瓷基底(31)的表面通过电子元件形成胶而形成，其中所述的导体图案形成薄膜(21)在所述的陶瓷基底(31)的表面在所述的粘接步骤中通过烧结所述的电子元件形成胶粘接在一起；
在执行所述的层叠步骤之前填充导电胶(50)进入一端封闭的通孔(24)的填充步骤，所述的一端封闭的通孔(24)延伸跨越所述的导体图案形成薄膜(21)，并且通过在所述的导体图案形成薄膜(21)上来限定的底部，在导体图案形成薄膜(21)上形成导体图案(22)，
其特征在于在所述的粘接步骤中，填充在所述的一端封闭的通孔(24)的所述的导电胶(50)提供一个在所述的印刷导体图案(21)形成薄膜上形成的所述的导体图案(22)和所述的陶瓷基底(31)上形成的所述的印刷导体图案(32)之间的电连接。
CNB021232261A 2001-06-13 2002-06-13 印刷电路板及其制造方法 Expired - Fee Related CN1193646C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001179117A JP3840921B2 (ja) 2001-06-13 2001-06-13 プリント基板のおよびその製造方法
JP2001-179117 2001-06-13
JP179117/2001 2001-06-13

Publications (2)

Publication Number Publication Date
CN1391428A true CN1391428A (zh) 2003-01-15
CN1193646C CN1193646C (zh) 2005-03-16

Family

ID=19019725

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021232261A Expired - Fee Related CN1193646C (zh) 2001-06-13 2002-06-13 印刷电路板及其制造方法

Country Status (9)

Country Link
US (2) US6818836B2 (zh)
EP (1) EP1267596B1 (zh)
JP (1) JP3840921B2 (zh)
KR (1) KR100574847B1 (zh)
CN (1) CN1193646C (zh)
DE (1) DE60227609D1 (zh)
MX (1) MXPA02005828A (zh)
SG (1) SG115480A1 (zh)
TW (1) TW556454B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101199242B (zh) * 2005-06-16 2012-07-04 伊姆贝拉电子有限公司 电路板结构的制造方法和电路板结构
CN103683684A (zh) * 2012-09-19 2014-03-26 株式会社捷太格特 控制装置以及具备该装置的马达单元

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6389010B1 (en) * 1995-10-05 2002-05-14 Intermec Ip Corp. Hierarchical data collection network supporting packetized voice communications among wireless terminals and telephones
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP2003332749A (ja) 2002-01-11 2003-11-21 Denso Corp 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板
US6981318B2 (en) * 2002-10-22 2006-01-03 Jetta Company Limited Printed circuit board manufacturing method
JP2004184797A (ja) * 2002-12-05 2004-07-02 Seiko Epson Corp 電子装置及びその製造方法並びに電子機器
JP2004266074A (ja) * 2003-02-28 2004-09-24 Olympus Corp 配線基板
JP4069787B2 (ja) * 2003-04-04 2008-04-02 株式会社デンソー 多層基板およびその製造方法
JP2005039243A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板
JP2005026445A (ja) * 2003-07-02 2005-01-27 North:Kk 多層配線板とその製造方法
JP3709882B2 (ja) * 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
DE10333439A1 (de) * 2003-07-23 2005-02-17 Robert Bosch Gmbh Verfahren zur Herstellung eines aus mehreren Verdrahtungsebenen bestehenden Hybrid-Produktes
US20050094465A1 (en) * 2003-11-03 2005-05-05 Netlist Inc. Printed circuit board memory module with embedded passive components
JP4541051B2 (ja) * 2004-07-07 2010-09-08 大日本印刷株式会社 抵抗素子内蔵配線板、抵抗素子内蔵配線板の製造方法
JP2006190901A (ja) * 2005-01-07 2006-07-20 Denso Corp 回路基板、回路基板の製造方法、及び電子回路装置
JP2006253225A (ja) * 2005-03-08 2006-09-21 Denso Corp 回路基板、回路基板の製造方法、及び電子回路装置
CN101185381A (zh) * 2005-04-05 2008-05-21 Sv探针私人有限公司 陶瓷间隔变换器中的探针焊盘结构
JP4341588B2 (ja) * 2005-06-09 2009-10-07 株式会社デンソー 多層基板及びその製造方法
US7334323B2 (en) * 2005-07-11 2008-02-26 Endicott Interconnect Technologies, Inc. Method of making mutilayered circuitized substrate assembly having sintered paste connections
JP4544066B2 (ja) * 2005-07-13 2010-09-15 株式会社デンソー 電子制御装置及び電子制御装置の製造方法
WO2007043165A1 (ja) * 2005-10-11 2007-04-19 Fujitsu Limited 多層配線基板及びその製造方法
JP4777764B2 (ja) * 2005-12-08 2011-09-21 ニチコン株式会社 温度補償回路基板の製造方法
KR100797716B1 (ko) * 2006-03-21 2008-01-23 삼성전기주식회사 회로기판이 없는 ｌｅｄ-백라이트유닛 및 그 제조방법
JP2007324550A (ja) * 2006-06-05 2007-12-13 Denso Corp 多層基板
US7808797B2 (en) * 2006-12-11 2010-10-05 Intel Corporation Microelectronic substrate including embedded components and spacer layer and method of forming same
JP5236379B2 (ja) * 2007-08-24 2013-07-17 日本特殊陶業株式会社 Ｉｃ検査装置用基板及びその製造方法
DE102007063282A1 (de) * 2007-12-27 2009-07-02 Robert Bosch Gmbh Verfahren zur Herstellung eines elektrischen Leiters durch Auftragen zumindest einer Paste, insbesondere Dickschichtpaste
KR100990942B1 (ko) * 2008-08-29 2010-11-01 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
US8076587B2 (en) * 2008-09-26 2011-12-13 Siemens Energy, Inc. Printed circuit board for harsh environments
JP5101451B2 (ja) 2008-10-03 2012-12-19 新光電気工業株式会社 配線基板及びその製造方法
KR101125752B1 (ko) * 2009-03-03 2012-03-27 코아셈(주) 인쇄 회로 기판 및 그 제조 방법
US8289727B2 (en) 2010-06-11 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package substrate
US8957531B2 (en) * 2011-10-20 2015-02-17 International Business Machines Corporation Flat laminate, symmetrical test structures and method of use to gauge white bump sensitivity
US9648743B2 (en) * 2011-12-16 2017-05-09 Snaptrack, Inc. Multilayer glass ceramic substrate with embedded resistor
JP6092572B2 (ja) * 2012-10-30 2017-03-08 株式会社日本マイクロニクス 多層配線基板及びこれを用いたプローブカード
JP6125528B2 (ja) * 2012-11-06 2017-05-10 日本碍子株式会社 発光ダイオード用基板および発光ダイオード用基板の製造方法
WO2014073038A1 (ja) * 2012-11-06 2014-05-15 日本碍子株式会社 発光ダイオード用基板
KR20140134479A (ko) * 2013-05-14 2014-11-24 삼성전기주식회사 인쇄회로기판
US10068445B2 (en) 2015-06-24 2018-09-04 Google Llc Systems and methods of home-specific sound event detection
JP7070684B2 (ja) * 2018-07-25 2022-05-18 株式会社村田製作所 複合基板及び複合基板の製造方法
JP7279324B2 (ja) * 2018-09-14 2023-05-23 富士電機株式会社 半導体モジュール
JP2020064999A (ja) * 2018-10-18 2020-04-23 日本特殊陶業株式会社 配線基板
JP7223672B2 (ja) * 2019-11-08 2023-02-16 日本特殊陶業株式会社 多層配線基板
KR102537710B1 (ko) * 2021-05-28 2023-05-31 (주)티에스이 일괄 접합 방식의 다층 회로기판 및 그 제조 방법

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法
GB2104058A (en) 1981-08-03 1983-03-02 Avx Corp Silver-filled glass metallizing paste
US4401767A (en) * 1981-08-03 1983-08-30 Johnson Matthey Inc. Silver-filled glass
US4459166A (en) * 1982-03-08 1984-07-10 Johnson Matthey Inc. Method of bonding an electronic device to a ceramic substrate
US4436785A (en) * 1982-03-08 1984-03-13 Johnson Matthey Inc. Silver-filled glass
US4521329A (en) * 1983-06-20 1985-06-04 E. I. Du Pont De Nemours And Company Copper conductor compositions
JPS60113993A (ja) * 1983-11-25 1985-06-20 三菱電機株式会社 多層回路基板の製造方法
US4665468A (en) * 1984-07-10 1987-05-12 Nec Corporation Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
US4763403A (en) * 1986-12-16 1988-08-16 Eastman Kodak Company Method of making an electronic component
JPH01220893A (ja) 1988-02-29 1989-09-04 Toshiba Corp 多層回路基板
JPH0268992A (ja) * 1988-09-02 1990-03-08 Nec Corp 多層配線基板
JPH02110903A (ja) 1989-08-31 1990-04-24 Murata Mfg Co Ltd 抵抗体の製造方法
JPH0744343B2 (ja) 1990-10-11 1995-05-15 三菱マテリアル株式会社 抵抗内蔵型多層基板
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
JPH0575260A (ja) 1991-09-17 1993-03-26 Toshiba Corp 多層回路基板の製造方法
JPH06232558A (ja) 1993-02-04 1994-08-19 Toshiba Corp 多層プリント配線板の製造方法
US5622769A (en) * 1993-02-12 1997-04-22 Kabushiki Kaisha Toshiba Ceramic circuit board having a thermal conductivity substrate
JPH06336562A (ja) 1993-05-28 1994-12-06 Hitachi Chem Co Ltd 導電ペースト
JP3087152B2 (ja) * 1993-09-08 2000-09-11 富士通株式会社 樹脂フィルム多層回路基板の製造方法
JP2603053B2 (ja) 1993-10-29 1997-04-23 松下電器産業株式会社 ビアホール充填用導体ペースト組成物並びにそれを用いた両面及び多層プリント基板とその製造方法
US5652042A (en) * 1993-10-29 1997-07-29 Matsushita Electric Industrial Co., Ltd. Conductive paste compound for via hole filling, printed circuit board which uses the conductive paste
JPH0818240A (ja) 1994-06-29 1996-01-19 Kyocera Corp 厚膜回路基板
JPH08148828A (ja) 1994-11-18 1996-06-07 Hitachi Ltd 薄膜多層回路基板およびその製造方法
JP2933519B2 (ja) 1995-05-02 1999-08-16 内浜化成株式会社 樹脂の接着方法及び接着強度の向上した異種樹脂を含むプラスチック製品
KR0173234B1 (ko) * 1995-07-31 1999-05-01 이형도 다층 세라믹 회로 기판의 제조방법
US5740603A (en) * 1995-07-31 1998-04-21 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing low dielectric constant multiple layer ceramic circuit board
JPH0955583A (ja) 1995-08-11 1997-02-25 Hitachi Ltd 多層配線基板およびその製造方法
JPH09199635A (ja) 1996-01-19 1997-07-31 Shinko Electric Ind Co Ltd 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
JPH09246723A (ja) * 1996-03-11 1997-09-19 Sumitomo Kinzoku Electro Device:Kk 低温焼成セラミック回路基板
JPH09298255A (ja) * 1996-05-01 1997-11-18 Shinko Electric Ind Co Ltd セラミック回路基板及びこれを用いた半導体装置
JP3195236B2 (ja) * 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ，半導体装置及び製造方法
JPH1081857A (ja) 1996-09-05 1998-03-31 Hitachi Cable Ltd 両面接着テープ、リードフレーム及び集積回路装置
TW383435B (en) 1996-11-01 2000-03-01 Hitachi Chemical Co Ltd Electronic device
JPH10178145A (ja) * 1996-12-19 1998-06-30 Texas Instr Japan Ltd 半導体装置及びその製造方法並びに半導体装置用絶縁基板
JP3299679B2 (ja) 1996-12-27 2002-07-08 新光電気工業株式会社 多層配線基板及びその製造方法
JP3687041B2 (ja) 1997-04-16 2005-08-24 大日本印刷株式会社 配線基板、配線基板の製造方法、および半導体パッケージ
JPH11168282A (ja) 1997-12-05 1999-06-22 Sharp Corp 抵抗体内蔵多層配線板及びその製造方法
JP3355142B2 (ja) * 1998-01-21 2002-12-09 三菱樹脂株式会社 耐熱性積層体用フィルムとこれを用いたプリント配線基板用素板および基板の製造方法
MY126446A (en) * 1998-05-13 2006-10-31 Mitsui Chemicals Incorporated Crystalline polyimide for melt molding having good thermal stability
SG86345A1 (en) * 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
JP4124297B2 (ja) * 1998-09-16 2008-07-23 大日本印刷株式会社 多層配線基板とその製造方法
JP3119630B2 (ja) 1998-09-18 2000-12-25 日本電気株式会社 半導体チップモジュール用多層回路基板およびその製造方法
JP3169907B2 (ja) * 1998-09-25 2001-05-28 日本電気株式会社 多層配線構造およびその製造方法
JP3514647B2 (ja) 1999-01-05 2004-03-31 三菱樹脂株式会社 多層プリント配線板およびその製造方法
JP3562568B2 (ja) 1999-07-16 2004-09-08 日本電気株式会社 多層配線基板
JP2001036253A (ja) 1999-07-26 2001-02-09 Shinko Electric Ind Co Ltd 多層配線回路基板及びその製造方法
KR100332865B1 (ko) * 1999-09-15 2002-04-17 이형도 다층인쇄회로기판의 적층방법
JP2001217356A (ja) * 1999-11-26 2001-08-10 Ibiden Co Ltd 多層回路基板および半導体装置
US6535398B1 (en) * 2000-03-07 2003-03-18 Fujitsu Limited Multichip module substrates with buried discrete capacitors and components and methods for making

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101199242B (zh) * 2005-06-16 2012-07-04 伊姆贝拉电子有限公司 电路板结构的制造方法和电路板结构
CN103683684A (zh) * 2012-09-19 2014-03-26 株式会社捷太格特 控制装置以及具备该装置的马达单元
CN103683684B (zh) * 2012-09-19 2017-10-24 株式会社捷太格特 控制装置以及具备该装置的马达单元

Also Published As

Publication number Publication date
SG115480A1 (en) 2005-10-28
EP1267596A3 (en) 2004-05-12
US7240429B2 (en) 2007-07-10
MXPA02005828A (es) 2004-12-13
US20050000725A1 (en) 2005-01-06
CN1193646C (zh) 2005-03-16
DE60227609D1 (de) 2008-08-28
EP1267596B1 (en) 2008-07-16
JP3840921B2 (ja) 2006-11-01
TW556454B (en) 2003-10-01
KR20020094930A (ko) 2002-12-18
US20020189859A1 (en) 2002-12-19
US6818836B2 (en) 2004-11-16
JP2002374067A (ja) 2002-12-26
EP1267596A2 (en) 2002-12-18
KR100574847B1 (ko) 2006-04-27

Similar Documents

Publication Publication Date Title
CN1193646C (zh) 印刷电路板及其制造方法
EP0907205B1 (en) Semiconductor package and method for manufacturing the same
CN1201642C (zh) 印刷电路板及其制造方法
KR100811034B1 (ko) 전자소자 내장 인쇄회로기판의 제조방법
US7165321B2 (en) Method for manufacturing printed wiring board with embedded electric device
US20060087020A1 (en) Semiconductor device and method for producing the same
JP2003347748A (ja) 多層配線基板及びその製造方法。
CN1812689A (zh) 多层电路基板及其制造方法
CN1236659C (zh) 具有内置无源器件的印刷电路板及其制造方法和所用的基板
JP2002290051A (ja) 部品内蔵モジュールとその製造方法
CN104869753A (zh) 印刷电路板及其制造方法
JP2004153084A (ja) 多層配線基板の製造方法及び多層配線基板
US20090294160A1 (en) Method of making printed wiring board and electrically-conductive binder
CN100558222C (zh) 多层布线板及其制造方法
JP2004186645A (ja) 回路基板およびその製造方法
CN1751547A (zh) 多层基板及其制造方法
US10398026B2 (en) Laminated substrate and method of manufacturing laminated substrate
JP3312876B2 (ja) 半導体パッケージ及びその製造方法
JP4849926B2 (ja) 半導体装置及び半導体装置の製造方法
JP3945316B2 (ja) 多層配線基板及びその製造方法
KR100887685B1 (ko) 전자소자 내장 인쇄회로기판의 제조방법
JP2004172533A (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP2007201035A (ja) 積層基板の製造方法
WO2010007969A1 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP2003198135A (ja) 多層プリント配線板および多層プリント配線板の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050316

Termination date: 20190613

CF01 Termination of patent right due to non-payment of annual fee