JPH0818240A - 厚膜回路基板 - Google Patents

厚膜回路基板

Info

Publication number
JPH0818240A
JPH0818240A JP6148280A JP14828094A JPH0818240A JP H0818240 A JPH0818240 A JP H0818240A JP 6148280 A JP6148280 A JP 6148280A JP 14828094 A JP14828094 A JP 14828094A JP H0818240 A JPH0818240 A JP H0818240A
Authority
JP
Japan
Prior art keywords
film
thick film
thick
resistor
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6148280A
Other languages
English (en)
Inventor
Yutaka Irumagawa
裕 入間川
Kazuo Karanihara
和郎 唐仁原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP6148280A priority Critical patent/JPH0818240A/ja
Publication of JPH0818240A publication Critical patent/JPH0818240A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】 多層配線膜構造の近傍に厚膜抵抗体膜を形成
しても、厚膜抵抗体膜の膜厚がばらつくことがなく、安
定した抵抗特性が得られる厚膜回路基板を提供する。 【構成】セラミック基板1上に、厚膜導体膜2、4、厚
膜絶縁体膜3などから成る多層配線膜構造の近傍に、下
部厚膜導体膜2間に跨がる厚膜抵抗体膜5を形成して成
る厚膜回路基板であって、前記厚膜抵抗体膜5が跨がる
厚膜導体膜2間に、抵抗体膜用ペース部材6を介在させ
た。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はセラミック基板上に、厚
膜技術でもって厚膜導体膜、厚膜絶縁体膜、厚膜抵抗体
膜を形成して成る厚膜回路基板に関して、特に厚膜導体
膜と厚膜絶縁体膜とが交互に積層した多層配線膜構造近
傍に、厚膜抵抗体膜を配置した際の厚膜抵抗体膜の抵抗
特性の安定化に関するものである。
【0002】
【従来の技術】従来、厚膜回路基板は、例えばアルミナ
などのセラミック基板上に、所定形状の厚膜導体膜、厚
膜絶縁体膜、厚膜抵抗体膜を用いて所定回路を構成し、
さらに各種電子部品を搭載していた。
【0003】厚膜導体膜は、Ag系、Cu系などの導電
性ペーストのスクリーン印刷法で塗膜を形成し、その
後、乾燥・焼成処理することによって形成され、厚膜導
電体膜は、結晶化ガラスを主成分となる絶縁体ペースト
のスクリーン印刷法で塗膜を形成し、その後、乾燥・焼
成処理することによって形成され、厚膜抵抗体膜は、金
属酸化物、例えば酸化ルテニウム、金属珪化物、例えば
珪化タンタルなどの抵抗体ペーストのスクリーン印刷法
で塗膜を形成し、その後、乾燥・焼成処理することによ
って形成されていた。
【0004】また、厚膜回路基板に形成される所定回路
を高密度化するために、下部厚膜導体膜、厚膜絶縁体
膜、上部厚膜導体膜を部分的に積層した多層配線膜構造
とすることもある。
【0005】一般に、厚膜抵抗体膜は、抵抗体膜を形成
した後に、印刷精度による抵抗値のバラツキを調整する
ためにレーザートリミングなどを行うために、また、厚
膜抵抗体膜を形成した後の焼成処理による抵抗値が変動
を最小限に抑えるため、厚膜回路基板の製造工程の比較
的最後に形成していた。
【0006】また、厚膜技術において、夫々の膜厚は、
スクリーンのメッシュ度合いとペーストの粘度、印刷時
にスギージの印圧、伸展するスクリーンの角度(印刷角
度)などによって決定され、一回のスクリーン印刷で
は、10〜20μmの範囲の膜厚の制御が可能となる。
尚、下部厚膜導体膜と上部厚膜導体膜との短絡を防止す
るための厚膜絶縁体膜について、一回のスクリーン印刷
・乾燥・焼成で形成される10〜20μmの膜厚では信
頼性が低いため、2回又は3回のスクリーン印刷・乾燥
・焼成を行い、40μm前後の膜厚を形成していた。
【0007】従来の厚膜回路基板の断面構造は、例えば
図4に示すように、セラミック基板41に所定パター
ン、図では複数の下部厚膜導体膜42を形成し、次に、
所定膜厚の厚膜絶縁体膜43を所定下部厚膜導体膜41
を覆うように形成し、さらに、厚膜絶縁体膜43上に、
厚膜絶縁体膜43から露出する他の下部厚膜導体膜42
に接続するように上部厚膜導体膜44を形成した多層配
線膜構造を有している。
【0008】また、多層配線膜構造の近傍には、2つの
下部厚膜導体膜42間に跨がるように厚膜抵抗体膜45
が形成されている。
【0009】
【発明が解決しようとする課題】しかし、このように多
層配線膜構造の近傍に厚膜抵抗体膜45を形成する場
合、この厚膜抵抗体膜45を形成するためのスクリーン
印刷時、伸展したスクリーンの一部が多層配線膜構造の
表面に接触してしまい、所定スクリーンの伸展が妨げら
れて、厚膜抵抗体膜45の膜厚が変動してしまうという
問題点があった。
【0010】これを防止するために、厚膜抵抗体膜45
の形成部分を、多層配線膜構造から例えば5mm以上離
して、スクリーンの伸展による多層配線膜構造の表面の
接触を防止することが考えられる。しかし、当然、厚膜
回路基板が大型化してしまい、また、下部厚膜導体膜4
2のパターン配置の制約が発生してしまう。
【0011】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、多層配線膜構造の近傍に厚
膜抵抗体膜を形成しても、厚膜抵抗体膜の膜厚がばらつ
くことがなく、安定した抵抗特性が得られる厚膜回路基
板を提供することにある。
【0012】
【課題を解決するための手段】本発明によれば、セラミ
ック基板上に、複数の厚膜導体膜を間に厚膜絶縁体膜を
挟んで積層した多層配線膜と、厚膜導体膜間に接続され
る厚膜膜抵抗体膜とを形成して成る厚膜回路基板におい
て、前記厚膜導体膜間に接続される厚膜抵抗体膜の下部
に、厚膜ベース部材を介在させた厚膜回路基板である。
【0013】
【作用】本発明によれば、多層配線膜構造の近傍に形成
した厚膜抵抗体膜の下部に実質的に厚膜絶縁体からなる
ベース部材が配置されているため、厚膜抵抗体膜の表面
と多層配線膜構造の表面との間で高さの差を緩和するこ
とができるため、厚膜抵抗体膜を形成するにあたり、ス
クリーンが多層配線膜構造の表面に接触することが抑え
られ、安定した膜厚の厚膜抵抗体膜を形成することがで
きる。
【0014】また、上述の厚膜絶縁体膜は、厚膜抵抗体
膜の端部に接続される2つの厚膜導体膜間に配置される
ため、厚膜抵抗体膜の下面では凹凸が緩和されるため、
下部厚膜導体膜との接続部分での段差切れが一切なくな
り、安定した特性を導出する厚膜抵抗体膜となる。
【0015】
【実施例】以下、本発明の厚膜回路基板を図面に基づい
て詳説する。
【0016】図1は本発明の厚膜回路基板の断面構造を
示す図である。図において、1はセラミック基板であ
り、2a、2b、2c、2dは夫々下部厚膜導体膜であ
り、3は厚膜絶縁体膜であり、4は上部厚膜導体膜であ
り、5は厚膜抵抗体膜であり、6は、厚膜ベース部材
(以下、抵抗体膜用ベース部材という)である。尚、そ
の他に必要に応じて、保護膜を形成したり、電子部品な
どを搭載される。
【0017】セラミック基板1は、例えば単板状のアル
ミナ、窒化アルミニウム、ムライトなどのセラミック基
板などが例示できる。
【0018】下部厚膜導体膜2a、2b、2c、2d
(総称して「2」と記す)は、基板1の表面に所定パタ
ーンとなるように形成されている。
【0019】下部厚膜導体膜2は、Ag系(Ag単体、
Ag−pdなどの合金)、Cu系などの金属粉末とガラ
スフリットと、有機ビヒクルとを均質混練した導電性ペ
ースト(例えば田中貴金属インターナショナル社製TR
4846)をスクリーン印刷法で所定形状に印刷塗膜を
形成し、その後、乾燥して、焼成処理することによって
形成される。その膜厚は例えば12〜13μmである。
【0020】下部厚膜導体膜2a、2bは、厚膜抵抗体
膜5の端部に接続するパッドとして作用する導体膜であ
り、また、下部厚膜導体膜2cは、後述する厚膜絶縁体
膜3によって被覆される導体膜であり、また、下部厚膜
導体膜2b、2dは、後述する上部厚膜導体膜4に接続
する導体である。
【0021】厚膜絶縁体膜3は、下部厚膜導体膜2cの
一部(断面では全体)を覆うように形成されており、下
部厚膜導体膜2cと上部厚膜導体膜3との短絡を防止す
るものである。その膜厚は、下部厚膜導体膜2c上で約
40μm程度の厚みである。
【0022】厚膜絶縁体膜3は、焼成された後結晶化ガ
ラスとなるガラスフリットと有機ビヒクルとを均質混合
した導電性ペースト(例えば旭硝子社製AP5576)
をスクリーン印刷法で所定形状に印刷塗膜を形成し、そ
の後、乾燥して、焼成処理することによって形成され
る。一回のその膜厚は例えば12〜13μmであり、上
述のように約40μm程度を達成するためには、この絶
縁体ペーストの印刷・乾燥・焼成を2〜3回繰り返した
り、絶縁体ペーストの印刷・乾燥を2〜3回繰り返した
後、焼成したりして形成される。
【0023】上部厚膜導体膜4は、前記厚膜絶縁体膜3
上に形成され、その端部は下部厚膜導体膜2b、2dに
接続されている。
【0024】上部厚膜導体膜4は、印刷処理する位置は
異なるものの、実質的には、下部厚膜導体膜2と同様材
料で形成する。
【0025】厚膜抵抗体膜5は、下部厚膜導体膜2a、
2b間に配置された抵抗体膜用ベース部材6上に、下部
厚膜導体膜2a、2bに跨がるように形成されている。
【0026】厚膜抵抗体膜5は、下部厚膜導体膜2a、
2bの材料、焼成雰囲気により異なる抵抗体ペーストが
異なるものの、金属酸化物、例えば酸化ルテニウム、金
属珪化物、例えば珪化タンタルなどの金属材料と、ガラ
スフリット、有機ビヒクルを均質混合した抵抗体ペース
ト(酸化ルテニウム系の抵抗体ペースト、例えばデュポ
ン製DP1331)をスクリーン印刷法で所定形状に印
刷塗膜を形成し、その後、乾燥して、焼成処理すること
によって形成される。一回のその膜厚は例えば12〜1
3μmである。
【0027】尚、下部厚膜導体膜2の材料として、Cu
系材料を用いた場合、Cuは酸化し易い材料であるた
め、厚膜抵抗体膜4の焼成雰囲気は、中性又は還元製雰
囲気が望ましい。従って、この場合には、中性又は還元
製雰囲気で焼成可能で、特性の変動が少ない珪化物金
属、例えば珪化モリブデン、珪化タンタルなどの材料を
用いた抵抗体ペーストを用いる必要がある。
【0028】また、抵抗体膜用ベース部材6は、例え
ば、上述の厚膜絶縁体膜3と同一材料、同一工程で形成
された厚膜絶縁体膜であり、厚膜抵抗体膜5を形成した
時に、厚膜抵抗体膜5の表面と、多層配線膜構造の表面
との高さの変位を緩和するために用い、さらに、厚膜抵
抗体膜5と下部厚膜導体膜2a、2bとの接続部分での
段差切れによる断線を防止するものである。
【0029】抵抗体膜用ベース部材6は、上述の絶縁体
ペーストを、下部厚膜導体膜2a、2b間に、選択的に
スクリーン印刷して、乾燥して、焼成処理することによ
って形成される。この時、下部厚膜導体膜2a、2bの
膜厚が12〜13μm程度であるため、抵抗体膜用ベー
ス部材6も実質的にその膜厚に近似させることが望まし
く、即ち、厚膜絶縁体膜3を形成する工程で、この部分
のみに、一回の印刷・乾燥のみで形成すればよい。
【0030】保護膜は、必要に応じて、下部厚膜導体膜
2や上部厚膜導体膜4の一部を電子部品の搭載用パッ
ド、出力電極用パッドとして、露出するように略全体を
被覆するものであり、例えば上述のガラス成分を主成分
とする絶縁体ペースト(旭硝子社製AP5346)を選
択的にスクリーン印刷して、乾燥して、焼成処理するこ
とによって形成される。また、上述のようにガラス被膜
の他に、エポキシ樹脂、アクリル樹脂などの樹脂被膜を
用いることができる。
【0031】以上のように形成される各種厚膜体におい
て、セラミック基板1上の一部に下部導体膜2b、2
c、2d、厚膜絶縁体膜3、上部厚膜導体膜4が形成さ
れた多層配線膜構造が形成されており、その多層配線膜
構造の近傍に、下部導体膜2a、2bを跨がるように厚
膜抵抗体膜5が形成されている場合、厚膜抵抗体膜5の
下部に抵抗体膜用ベース部材6が配置されているため、
厚膜抵抗体膜5の表面が該抵抗体膜用ベース部材6分だ
け上昇して、多層配線膜構造との表面との変位を小さく
することができる。従って、厚膜抵抗体膜5を形成すべ
くスクリーン印刷を行った場合、伸展したスクリーンが
多層配線膜構造に接触することが抑えられ、安定した膜
厚で厚膜抵抗体膜5を形成することができる。
【0032】また、下部厚膜導体膜2a、2bとの間に
配置された抵抗体膜用ベース部材6によって、厚膜抵抗
体膜5が形成される面での凹凸が減少して、厚膜抵抗体
膜5と下部厚膜導体膜2a、2bとの間の接続が安定す
る。
【0033】次に、図1に示す厚膜回路基板の製造方法
を、図2の工程図を用いて簡単に説明する。
【0034】まず、図2の(a)の工程として、焼成処
理されたセラミック基板1を用意する。この基板は、例
えば最終工程で分割処理される分割溝を有する大型セラ
ミック基板であっても構わない。
【0035】次に、図2の(b)の工程として、下部厚
膜導体膜2a、2b、2c、2dを、セラミック基板1
上に、上述のAg系導電性ペーストのスクリーン印刷に
よって形成する。尚、焼成条件は大気雰囲気中でピーク
温度850℃で焼成する。
【0036】次に、図2の(c)の工程として、厚膜絶
縁体膜3、抵抗体膜用ベース部材6を形成する。厚膜絶
縁体膜3は少なくとも下部厚膜導体膜2cの一部を覆う
ように形成され、また、抵抗体膜用ベース部材6は、厚
膜抵抗体膜5が接続される下部厚膜導体体膜2a、2b
間に配置するように形成される。
【0037】具体的には、上述の絶縁体ペーストのスク
リーン印刷によって形成する。尚、抵抗体膜用ベース部
材6は、例えば1回のスクリーン印刷、乾燥、焼成によ
って、また、厚膜絶縁体膜3は、例えば3回のスクリー
ン印刷、乾燥、焼成によって形成され、抵抗体膜用ベー
ス部材6の膜厚は、下部厚膜導体膜2a、2bと実質的
に同一高さの12〜13μm程度に、厚膜絶縁体膜3の
膜厚は、充分の絶縁特性が得られる約40μmとなる。
尚、上述の焼成条件は、大気性雰囲気でピーク温度85
0℃で焼成する。
【0038】次に、図2の(d)の工程として、上部厚
膜導体膜4を厚膜絶縁体膜3上に、下部厚膜導体膜2
b、2dの一端に接続するように形成する。具体的に
は、上述のAg系導電性ペーストのスクリーン印刷によ
って形成する。尚、焼成条件は大気雰囲気中でピーク温
度850℃で焼成する。
【0039】次に、図2の(e)の工程として、厚膜抵
抗体膜5を抵抗体膜用ベース部材6上に下部厚膜導体膜
2a、2bの一部に接続するように形成する。具体的に
は、酸化ルテニウム系の抵抗体ペーストのスクリーン印
刷によって形成する。尚、焼成条件は大気雰囲気中でピ
ーク温度850℃で焼成する。
【0040】その後、図2の(f)の工程として、下部
厚膜導体膜2a、2bに、抵抗値測定装置のプローブを
接触させて、抵抗値を測定しながら、YAGなどのレー
ザ光を照射して、厚膜抵抗体膜5の一部を焼失させて、
厚膜抵抗体膜5の印刷時に発生するペーストダレなどに
よって発生する抵抗値のバラツキを調整する。
【0041】尚、その後、必要に応じて、保護膜を形成
したり、電子部品を搭載し、大型セラミック基板に形成
した分割溝に沿って、分割処理を行う。
【0042】尚、上述の実施例において、下部厚膜導体
膜2a、2bは1層構造であるが、厚膜抵抗体膜5と多
層配線膜構造との表面の変位を極小化するために、図3
に示すように、厚膜導体膜2a、2b上に、さらに厚膜
導体膜21a、21bを2層構造にして、さらに抵抗体
膜用ベース部材6を2回印刷により形成しても構わな
い。
【0043】本発明者は、本発明の有用性を示すための
以下の実験をおこなった。
【0044】〔構造1〕セラミック基板1に、下部厚膜
導体膜2a、2bを形成し、その下部厚膜導体膜2a、
2bに跨がるように厚膜抵抗膜5を形成した。尚、厚膜
抵抗体膜5の近傍には、下部厚膜導体膜22c、厚膜絶
縁体膜3、上部導体膜4から成る多層配線膜構造はな
く、また、下部厚膜導体膜2a、2bに跨がるよう厚膜
抵抗体膜5の下部には、抵抗体膜用ベース部材6を配置
していない。
【0045】〔構造2〕セラミック基板1に、下部厚膜
導体膜2a、2b、2c、2dを形成し、下部厚膜導体
膜2c上に、厚膜絶縁体膜3、上部厚膜導体膜4から成
る多層配線膜構造を形成して、また、この多層配線膜構
造の近傍の下部厚膜導体膜2a、2b間に厚膜抵抗体膜
5を形成した。尚、厚膜抵抗体膜5の下部には抵抗体膜
用ベース部材6を配置していない(従来技術の図2に相
当) 〔構造3:本発明品〕セラミック基板1に、下部厚膜導
体膜2a、2b、2c、2dを形成し、下部厚膜導体膜
2c上に、厚膜絶縁体膜3、上部厚膜導体膜4から成る
多層配線膜構造を形成して、また、この多層配線膜構造
の近傍の下部厚膜導体膜2a、2b間に抵抗体膜用ベー
ス部材6を有する厚膜抵抗体膜5を形成した(図1に相
当)。
【0046】夫々の構造を10試料作成し、厚膜抵抗体
膜5の抵抗値とその膜厚を測定した。その結果を表1に
示す。
【0047】
【表1】
【0048】以上の表1から明らかなように、構造2
(多層配線膜構造の近傍に厚膜抵抗体膜5を形成し、且
つ抵抗体膜用ベース部材6が形成されていない)では、
厚膜抵抗体膜5の膜厚が16.5μm〜20.0μmと
大きな幅でばらつきが大きく(標準偏差が1.3)な
り、抵抗値も1.4013kΩ〜1.7831kΩ(標
準偏差0.1064)となってしまう。
【0049】これに対して、構造3の本発明品(多層配
線膜構造の近傍に厚膜抵抗体膜5を形成し、且つ抵抗体
膜用ベース部材6が形成されている)では、厚膜抵抗体
膜5の膜厚が16.5μm〜18.5μmとばらつきが
抑えられ(標準偏差が0.8)なり、抵抗値も1.81
97kΩ〜1.9292kΩ(標準偏差0.0409)
となる。この本発明品における厚膜抵抗体膜5の膜厚、
抵抗値のばらつきは、構成1(多層配線膜構造がない、
通常のセラミック基板に、下部厚膜導体膜2a、2bに
厚膜抵抗体膜5を形成した状態)の16.5μm〜1
8.5μm(標準偏差0.7)、1.7449kΩ〜
1.9537kΩ(標準偏差0.0565)と同等とな
る。
【0050】即ち、多層配線膜構造の近傍に、厚膜抵抗
体膜5を形成しても、厚膜のばらつきが少なく、且つ抵
抗値のばらつきの少ない安定した特性を導出することが
できる厚膜抵抗体膜5が達成されることになる。これに
より、厚膜抵抗体膜5をレーザートリミングを施すにあ
たり、極めて少量のトリミングで所定抵抗値となるよう
に設定でき、生産性、抵抗値の信頼性が向上する厚膜回
路基板となる。
【0051】ここで、本発明者らは種々の実験を行い、
多層配線膜構造とその近傍に配置される厚膜抵抗体膜5
との表面の変位量、その間隔を調べたところ、表面の変
位量を10〜20μmの範囲に設定するように、抵抗体
膜ベース用誘電体膜6を形成すれば、厚膜抵抗体膜5と
多層配線膜構造との間を500μm程度にまですること
ができる。尚、厚膜抵抗体膜5と多層配線膜構造との間
は5mm以上となると、厚膜抵抗体膜5を印刷する際
に、そのスクリーンが多層配線膜構造の表面に当接し
て、厚膜抵抗体膜5の膜厚が変動し、抵抗値の特性が変
動することがない。
【0052】即ち、多層配線膜構造の近傍とは、少なく
とも500μm以上の間隔を有し、且つセラミック基板
1上の高密度配線を達成するために、5mm以下とする
ものである。
【0053】尚、上述の実施例では、多層配線膜構造
が、下部厚膜導体膜、厚膜絶縁体膜、上部厚膜導体膜の
構造で説明したが、下部厚膜導体膜、厚膜絶縁体膜、中
間厚膜導体膜、厚膜絶縁体膜、上部厚膜導体膜の構成で
あっても構わない。
【0054】
【発明の効果】以上のように、本発明によれば、厚膜抵
抗体膜を、厚膜導体膜、厚膜絶縁体膜などが積層して成
る多層配線膜構造の近傍に形成しても、その厚膜抵抗体
膜の膜厚及び抵抗値のばらつきが小さくなり、また、こ
れにより、厚膜抵抗体膜の形成位置の制約が大きく緩和
され、配線パターンの設計自由度が向上し、高密度配線
に適した厚膜回路基板となる。
【図面の簡単な説明】
【図1】本発明の厚膜回路基板の断面図である。
【図2】本発明の厚膜回路基板の製造工程を説明するた
めの工程図である。
【図3】本発明の他の厚膜回路基板の断面図である。
【図4】従来の厚膜回路基板の断面図である。
【符号の説明】
1・・・セラミック基板 2、2a〜2d・・・・・下部厚膜導体膜 3・・・・厚膜絶縁体膜 4・・・・上部厚膜導体膜 5・・・・厚膜抵抗体膜 6・・・・抵抗体膜用ベース部材

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 セラミック基板上に、複数の厚膜導体膜
    を間に厚膜絶縁体膜を挟んで積層した多層配線膜と、厚
    膜導体膜間に接続される厚膜膜抵抗体膜とを形成して成
    る厚膜回路基板において、 前記厚膜抵抗体膜が接続される厚膜導体膜間に厚膜ベー
    ス部材を介在させるとともに、前記厚膜抵抗体膜を前記
    厚膜ベース部材上に形成したことを特徴とする厚膜回路
    基板。
JP6148280A 1994-06-29 1994-06-29 厚膜回路基板 Pending JPH0818240A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6148280A JPH0818240A (ja) 1994-06-29 1994-06-29 厚膜回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6148280A JPH0818240A (ja) 1994-06-29 1994-06-29 厚膜回路基板

Publications (1)

Publication Number Publication Date
JPH0818240A true JPH0818240A (ja) 1996-01-19

Family

ID=15449240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6148280A Pending JPH0818240A (ja) 1994-06-29 1994-06-29 厚膜回路基板

Country Status (1)

Country Link
JP (1) JPH0818240A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7240429B2 (en) 2001-06-13 2007-07-10 Denso Corporation Manufacturing method for a printed circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7240429B2 (en) 2001-06-13 2007-07-10 Denso Corporation Manufacturing method for a printed circuit board

Similar Documents

Publication Publication Date Title
US6201286B1 (en) Multilayer wiring substrate for hybrid integrated circuit and method for manufacturing the same
KR920005985B1 (ko) 인쇄회로 및 그 제조공정
JPH053380A (ja) 厚膜抵抗体,厚膜印刷配線基板およびその製造方法ならびに厚膜混成集積回路
JPH0818240A (ja) 厚膜回路基板
JPS63144554A (ja) 厚膜混成集積回路基板の製造方法
JP3111823B2 (ja) 回路検査端子付き角形チップ抵抗器
JPH0595071U (ja) 厚膜回路基板
JP2001298255A (ja) 厚膜印刷基板の製造方法
JPH02224202A (ja) チップ型固定抵抗器の製造方法
JPH08130161A (ja) チップrcネットワーク
JP2003297670A (ja) チップ型複合部品
JP2002344137A (ja) 厚膜多層基板およびその製造方法
JPH05267854A (ja) セラミック多層配線基板及びその製造方法
JP2783107B2 (ja) アルミナ配線基板
JPH08330102A (ja) チップ抵抗器
JPH0287588A (ja) 厚膜配線基板の抵抗体形成方法
JPH04326702A (ja) 電子部品
JPH1097953A (ja) 積層チップ形crフィルタおよびそのアレイ
JPH0426182A (ja) 厚膜印刷基板
JPH02273986A (ja) 厚膜回路基板
JPH05267813A (ja) 厚膜回路基板、その製造方法および厚膜回路基板製造用基板
JPH05167215A (ja) 電子回路装置及びその製造方法
JPH07226587A (ja) セラミック配線基板
JPH1050553A (ja) チップ型電子部品
JPH07326506A (ja) チップ抵抗器の製造方法