JP3687041B2 - 配線基板、配線基板の製造方法、および半導体パッケージ - Google Patents
配線基板、配線基板の製造方法、および半導体パッケージ Download PDFInfo
- Publication number
- JP3687041B2 JP3687041B2 JP54374698A JP54374698A JP3687041B2 JP 3687041 B2 JP3687041 B2 JP 3687041B2 JP 54374698 A JP54374698 A JP 54374698A JP 54374698 A JP54374698 A JP 54374698A JP 3687041 B2 JP3687041 B2 JP 3687041B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- insulating layer
- conductive
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 100
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 239000004020 conductor Substances 0.000 claims description 130
- 239000000758 substrate Substances 0.000 claims description 124
- 229920005989 resin Polymers 0.000 claims description 108
- 239000011347 resin Substances 0.000 claims description 108
- 230000005540 biological transmission Effects 0.000 claims description 81
- 239000000919 ceramic Substances 0.000 claims description 75
- 238000000034 method Methods 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 239000011521 glass Substances 0.000 claims description 19
- 230000017525 heat dissipation Effects 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 14
- 239000011810 insulating material Substances 0.000 claims description 7
- 229920003023 plastic Polymers 0.000 claims description 3
- 239000004033 plastic Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 519
- 239000000463 material Substances 0.000 description 103
- 239000011229 interlayer Substances 0.000 description 63
- 238000010586 diagram Methods 0.000 description 31
- 239000011162 core material Substances 0.000 description 29
- 229910010293 ceramic material Inorganic materials 0.000 description 23
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 15
- 229920001721 polyimide Polymers 0.000 description 13
- 239000010409 thin film Substances 0.000 description 13
- 239000009719 polyimide resin Substances 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 11
- 239000004744 fabric Substances 0.000 description 10
- 239000003822 epoxy resin Substances 0.000 description 9
- 229920000647 polyepoxide Polymers 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 238000005553 drilling Methods 0.000 description 7
- 238000010030 laminating Methods 0.000 description 7
- 238000003475 lamination Methods 0.000 description 7
- 230000005855 radiation Effects 0.000 description 7
- UHOVQNZJYSORNB-UHFFFAOYSA-N Benzene Chemical compound C1=CC=CC=C1 UHOVQNZJYSORNB-UHFFFAOYSA-N 0.000 description 6
- ZMXDDKWLCZADIW-UHFFFAOYSA-N N,N-Dimethylformamide Chemical compound CN(C)C=O ZMXDDKWLCZADIW-UHFFFAOYSA-N 0.000 description 6
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 6
- 239000011230 binding agent Substances 0.000 description 6
- 239000010419 fine particle Substances 0.000 description 6
- VLKZOEOYAKHREP-UHFFFAOYSA-N n-Hexane Chemical compound CCCCCC VLKZOEOYAKHREP-UHFFFAOYSA-N 0.000 description 6
- 239000011368 organic material Substances 0.000 description 6
- 238000003825 pressing Methods 0.000 description 6
- 239000002904 solvent Substances 0.000 description 6
- 230000002411 adverse Effects 0.000 description 5
- 239000011889 copper foil Substances 0.000 description 5
- -1 for example Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 5
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 4
- 239000004640 Melamine resin Substances 0.000 description 4
- 229920000877 Melamine resin Polymers 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000005011 phenolic resin Substances 0.000 description 4
- 229920003192 poly(bis maleimide) Polymers 0.000 description 4
- 229920001225 polyester resin Polymers 0.000 description 4
- 239000004645 polyester resin Substances 0.000 description 4
- GHMLBKRAJCXXBS-UHFFFAOYSA-N resorcinol Chemical compound OC1=CC=CC(O)=C1 GHMLBKRAJCXXBS-UHFFFAOYSA-N 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000004873 anchoring Methods 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 2
- RYHBNJHYFVUHQT-UHFFFAOYSA-N 1,4-Dioxane Chemical compound C1COCCO1 RYHBNJHYFVUHQT-UHFFFAOYSA-N 0.000 description 2
- VXQBJTKSVGFQOL-UHFFFAOYSA-N 2-(2-butoxyethoxy)ethyl acetate Chemical compound CCCCOCCOCCOC(C)=O VXQBJTKSVGFQOL-UHFFFAOYSA-N 0.000 description 2
- NQBXSWAWVZHKBZ-UHFFFAOYSA-N 2-butoxyethyl acetate Chemical compound CCCCOCCOC(C)=O NQBXSWAWVZHKBZ-UHFFFAOYSA-N 0.000 description 2
- ZNQVEEAIQZEUHB-UHFFFAOYSA-N 2-ethoxyethanol Chemical compound CCOCCO ZNQVEEAIQZEUHB-UHFFFAOYSA-N 0.000 description 2
- SVONRAPFKPVNKG-UHFFFAOYSA-N 2-ethoxyethyl acetate Chemical compound CCOCCOC(C)=O SVONRAPFKPVNKG-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 244000043261 Hevea brasiliensis Species 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- FXHOOIRPVKKKFG-UHFFFAOYSA-N N,N-Dimethylacetamide Chemical compound CN(C)C(C)=O FXHOOIRPVKKKFG-UHFFFAOYSA-N 0.000 description 2
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 2
- 239000004696 Poly ether ether ketone Substances 0.000 description 2
- 239000005062 Polybutadiene Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- 229920001807 Urea-formaldehyde Polymers 0.000 description 2
- XTXRWKRVRITETP-UHFFFAOYSA-N Vinyl acetate Chemical compound CC(=O)OC=C XTXRWKRVRITETP-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229920005549 butyl rubber Polymers 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000007822 coupling agent Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 2
- 229920001971 elastomer Polymers 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- HNPDNOZNULJJDL-UHFFFAOYSA-N ethyl n-ethenylcarbamate Chemical compound CCOC(=O)NC=C HNPDNOZNULJJDL-UHFFFAOYSA-N 0.000 description 2
- 239000006112 glass ceramic composition Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- FPYJFEHAWHCUMM-UHFFFAOYSA-N maleic anhydride Chemical compound O=C1OC(=O)C=C1 FPYJFEHAWHCUMM-UHFFFAOYSA-N 0.000 description 2
- 229910052863 mullite Inorganic materials 0.000 description 2
- 229920003052 natural elastomer Polymers 0.000 description 2
- 229920001194 natural rubber Polymers 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229920001084 poly(chloroprene) Polymers 0.000 description 2
- 229920002492 poly(sulfone) Polymers 0.000 description 2
- 229920006122 polyamide resin Polymers 0.000 description 2
- 229920002857 polybutadiene Polymers 0.000 description 2
- 229920005668 polycarbonate resin Polymers 0.000 description 2
- 239000004431 polycarbonate resin Substances 0.000 description 2
- 229920002530 polyetherether ketone Polymers 0.000 description 2
- 229920001955 polyphenylene ether Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 229920005749 polyurethane resin Polymers 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 239000012779 reinforcing material Substances 0.000 description 2
- 239000005060 rubber Substances 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 229920002379 silicone rubber Polymers 0.000 description 2
- 239000004945 silicone rubber Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229920002994 synthetic fiber Polymers 0.000 description 2
- 239000012209 synthetic fiber Substances 0.000 description 2
- 229920006259 thermoplastic polyimide Polymers 0.000 description 2
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000011882 ultra-fine particle Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000004711 α-olefin Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 206010037660 Pyrexia Diseases 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000002594 fluoroscopy Methods 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000009824 pressure lamination Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/085—Triplate lines
- H01P3/087—Suspended triplate lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/04—Fixed joints
- H01P1/047—Strip line joints
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
- H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
- H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/088—Stacked transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
- H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
- H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09981—Metallised walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は複数の配線層を有する配線基板に関し、特に電磁障害の小さな配線基板に関する。また生産性が高く、高密度実装に的した構造を有する配線基板に関する。
また本発明は配線基板の製造方法に関し、特に高密度実装に適した配線基板を高い生産性で製造することができる配線基板の製造方法に関する。
さらに本発明は半導体パッケージに関し、特に電磁障害が小さな半導体パッケージに関する。また集積度の高い半導体素子を搭載した半導体パッケージに関する。
背景技術
近年、配線基板の高機能化が進展している。これは例えば半導体素子等の半導体装置を配線基板上に搭載するにあたり、半導体装置の高機能化、高集積化に対応してシステムレベルでの高密度化・高機能化要求が生じているためである。このような半導体装置を搭載するためには、配線基板に各種の機能を持たせる必要ができている。例えば、半導体装置自体の高密度化、多ピン化に対応して、半導体装置とこれを実装する配線基板間の接続ピッチの微細化、配線基板自体の配線ピッチ(L/S)の微細化が要求される。
従来のプリント配線基板は、その製造方法から層間接続のためのスルーホールによって配線領域が少なくなるという欠点を有していた。これは、層間接続のスルーホールを形成する場合に穴あけするため、必要な層以外の層まで穴をあけてしまい、その穴が他の配線層の配線領域を少なくしてしまうという問題である。このような課題を解決するため、層間接続を必要な層のみに選択的に行うことができる配線基板も提案されている。
このような配線基板の1つにIVH基板があるが、これは従来と同様のスルーホールにより層間接続を形成した基板を積層して多層化を図ったものである。このようなIVH基板は個々のレイヤーで穴あけ工程が必要になり、さらに積層した後にも穴あけ工程が必要となるため、極めて高コストな配線基板となってしまう。また、スルーホールで層間接続を行うタイプの配線基板では、メッキにより配線層の導体厚みが厚くなり、配線の微細化が困難になるという問題があった。これに対し、配線層上に導電性樹脂によってピラー(突起電極)を形成し、この導電性ピラーをプリプレグを貫通させることにより複数の配線層の層間接続を行う配線基板も提案されている。
この配線基板では、従来の配線基板のように層間接続のための穴あけ工程、メッキ工程、研磨工程が不要となり、かつ必要な部分のみ層間接続を行うことができる。このため設計の自由度を向上するとともに、生産性を向上することができる。
また、スルーホール接続のように、電子部品の実装可能領域を狭めることなく層間接続を行うことができる。さらに、メッキが不要なので、配線層の厚膜化を回避することができ、配線の微細化を容易に行うことができる。
しかしながら、このような導電性ピラーを用いて層間接続を行うタイプの配線基板には以下のような問題があった。
まず、導電性ピラーを用いて多層化した配線基板をコア材として、さらにその外層に配線層を積層する場合、配線基板の信頼性を保持することが困難であるという問題があった。導電性ペーストで形成された導電性ピラーはプリブレグを貫通するほど堅い。このため、コア材の層間接続部のビアランド、導電性ピラーが変形するという問題があった。発明者の考察によれば、これは、コア材の絶縁層も外層材の絶縁層もほぼ同じ材料で構成されるため、積層工程での加熱によってコア材を構成する絶縁性樹脂層が軟化し、積層の圧力によって変形してしまうためである。このような変形が生じると層間接続の信頼性が低下する。このため、積層工程での温度、圧力等の条件を厳しくする必要があるなど、生産性を律速することがあるという問題があった。
また、従来ベース材、コア材に配設される導電性ピラーは、絶縁層の厚さが厚いために、径が大きくなってしまうという問題もあった。径を小さくすると、導電性ピラーによる層間接続により十分な信頼性を得られない場合もあり、接続信頼性を確保するためにはプロセス条件を厳しくする必要があった。
本発明はこのような問題点を解決するためになされたものである。
すなわち本発明は、高密度実装に対応することができるとともに、生産性、信頼性が高い構造を有する配線基板を提供することを目的とする。
また本発明は、高密度実装に対応することができるとともに、生産性、信頼性が高い構造を有する配線基板の製造方法を提供することを目的とする。
また本発明は、集積度が高く、動作速度の速い半導体素子を搭載することができる半導体パッケージを提供することを目的とする。
ところで、電子機器類の小型化などに伴って、たとえば高周波発振装置などの小型化要求されている。このような要求に対応して、高周波発振装置においては、信号配線(ストリップ線路)を形成した誘電体基板を積層化して、この多層配線基板に、前記信号配線の他に、他の配線パターンを配設するとともに、各種の電子部品を実装する構成を採っている。
また、伝送線路を積層誘電体基板面上に設け、他の配線パターンを積層誘電体基板内に形成した(内層させた)場合、信号輻射が発生して他の配線パターンに悪影響を与える恐れがある。また、外部の電磁ノイズが影響して、伝送線路を含む配線回路、半導体パッケージ、電子装置の誤動作を招来することもある。
こうした問題に対して、図26および図27に、それぞれ要部構成を断面的に示すごとく、伝送線路91もしくはビアホール99を一対の接地層92a、92bで上下方向から挟む一方、さらに、伝送線路91もしくはビアホール配線99の両側面側にシールドパターン93a、93b(一ターン形)を配置するとともに、積地層92a、92bに電気的に接続する試みも成されている。
すなわち、伝送線路91を上下・左右方向から囲む構成とすることにより、伝送線路1のシールドを確保している(特開平5−299878号公報)。なお、図26、図27において、94は誘電体層(絶縁層)である。
しかし、上記のようなシールド構造の場合、通常、その厚さは数10〜100μm程度であるが、誘電体層の成す隙間および閉回路の形成などを伴って、伝送線路91のシールドを十分に得ることができない。このため、配線基板内の他の伝送線路、電子部品と相互に影響し、安定した回路動作を保証し難いという問題がある。
この改善策として、前記伝送線路91を上下方向から一対の積地層92a、92bで挟むとともに、これら接地層92a、92bを周辺部で、複数の垂直接地導体(ビアホール接続)にて電気的に接続する構成が提案されている(特開平8−78912号公報)。
すなわち、伝送線路91の上下方向の不要な輻射は、上下方向から挟む一対の接地層92a、92bで遮断し、伝送線路91の両面側の不要な輻射は垂直接地導体で遮断させる構成である。
このように伝送線路91を上下・左右方向から囲む構成とした場合には、伝送線路に起因する影響を低減できるとはいえ、なお次のような問題が提起される。すなわち、この種の配線基板においては、回路のコンパクト化や高機能化が要求されており、この要求に対して、高密度配線基板化ないし微細な配線パターン化などが進められ、繁雑な加工操作、微細で精度の高い加工などが要求される。換言すると、前記接地層92a、92bを垂直接地導体にて接続するに当たっては、対応する位置に予めドリル加工などにより所要の孔を穿設し、この孔内に導体膜などを形成することが必要となる。しかしながら、前記ドリル加工などによる穿孔は、数100μm程度の小径が限度であり、高密度配線が大幅に制約されることになる。さらに数100μm程度の小径に穿孔加工が制約されることは、配線のL/Sの高密度化や微細配線化の支障になるだけでなく、歩留まりなどにも大きく影響するので、必然的にコストアップを招来することになる。
本発明は、上記事情に対処してなされたもので、簡略な工程で製造でき、かつ信頼性の高いシールド性を有する伝送線路を備えた配線基板、およびその製造方法の提供を目的とする。またこのような配線基板を備えた半導体パッケージを提供することを目的とする。
発明の開示
このような課題を解決するため、本発明では以下のような構成を採用している。本発明の配線基板は、伝送線路と、前記伝送線路に沿って前記伝送線路の周囲を取り囲むように配設され、前記伝送線路を遮蔽する遮蔽手段と、前記伝送線路と前記遮蔽手段との間に配設された絶縁層とを具備したことを特徴とする。
前記遮蔽手段は、前記伝送線路に沿って配設された複数の導電性ピラーを有するようにしてもよい。
また前記導電性ピラーは、前記絶縁層を貫通して配設するようにしてもよい。
また前記導電性ピラーは、その中心軸が前記伝送線路の伸長方向とほぼ垂直に配設するようにしてもよい。配線基板の表面とほぼ平行に配設された線路をシールドする場合には、このような構成を採用するようにすればよい。
また前記導電性ピラーは、その中心軸が前記伝送線路の伸長方向とほぼ平行に配設するようにしてもよい。配線基板の表面とほぼ垂直に配設された線路(例えば層間接続部)をシールドする場合には、このような構成を採用するようにすればよい。
また、本発明の配線基板は、第1の面と第2の面とを有する伝送線路と、前記伝送線路の前記第1の面と対向した第1の導体層と、前記伝送線路の前記第2の面と対向した第2の導体層と、導体材料からなり、前記第1の導体層と前記第2の導体層とを接続する遮蔽手段と、前記伝送線路を前記第1の導体層、第2の導体層、及び遮蔽手段から絶縁する絶縁層とを具備したことを特徴とする。
前記遮蔽手段は、前記伝送線路に沿って配設され、前記絶縁層を貫通して前記第1の導体層と前記第2の導体層とを接続した複数の導電性ピラーを有するようにしてもよい。
また前記絶縁層は、前記伝送線路の第1の面側に配設された第1の絶縁層と、前記伝送線路の第2の面側に配設された第2の絶縁層とからなり、前記導電性ピラーは前記第1の絶縁層を貫通した第1の部分と、前記第2の絶縁層を貫通した第2の部分とを有するようにしてもよい。この場合、前記導電性ピラーの第1の部分と前記第2の部分とはビアランドを介して接続するようにしてもよいし、ビアランドを介することなく直接接続するようにしてもよい。
また、前記遮蔽手段は、前記第1の導体層と前記第2の導体層とを接続する第3の導体層を有するようにしてもよい。例えば、前記絶縁層は前記伝送線路に沿って配設された溝を有し、前記第3の導体層は、前記溝の少なくとも表面を覆って前記第1の導体層と前記第2の導体層とを接続するように配設するようにしてもよい。
また本発明の配線基板は、第1の面と第2の面とを有する第1の絶縁層と、前記第1の絶縁層を貫通して配設された第1の導電性ピラーと、前記第1の導電性ピラーの周囲を取り囲むように前記第1の絶縁層を貫通して配設された第2の導電性ピラーと、第1の面と第2の面とを有し、この第1の面と前記第1の絶縁層の第2の面とが対向するように前記第1の絶縁層と積層された第2の絶縁層と、前記第1の導電性ピラーと接続するように前記第2の絶縁層を貫通して配説された第3の導電性ピラーと、前記第3の導電性ピラーの周囲を取り囲むとともに、前記第2の導電性ピラーと接続するように前記第2の絶縁層を貫通して配設された第4の導電性ピラーとを具備したことを特徴とする。
前記第2の絶縁層の前記第2の面に、前記第1の導電性ピラーを接続して配設された導体パッドをさらに具備するようにしてもよい。
また、前記第2の絶縁層の前記第2の面に、前記導体パッドを囲んで前記第2の導電性ピラーを共通接続するように配設された導体パターン(シールドパターン)をさらに具備するようにしてもよい。
なお、前記第1の導電性ピラーと前記第3の導電性ピラーとはビアランド、配線層を介して接続するようにしてもよいし、直接接続するようにしてもよい。
また本発明の半導体パッケージは、配線基板上に半導体素子を搭載した半導体パッケージにおいて、前記配線基板は、前記配線基板の内層に配設された伝送線路と、前記伝送線路に沿って前記伝送線路の周囲を取り囲むように配設され、前記伝送線路を遮蔽する遮蔽手段と、前記伝送線路と前記遮蔽手段との間に配設された絶縁層とを具備したことを特徴とする。
また本発明の配線基板は、絶縁層に内層された信号配線、前記信号配線を挟むように両面側に内層・配置された一対の接地層、および前記一対の接地層間で信号配線の側面側に内層され、かつ接地層に電気的に接続した少なくとも一層のシールドパターンを有する配線基板であって、前記接地層に対するシールドパターンの電気的な接続は、複数か所で絶縁体層を貫通した導電性バンプによって行うようにしてもよい。
また、絶縁層に内層された伝送線路、前記伝送線路を挟むように両面側に配設された一対の接地層、および前記一対の接地層間で伝送線路の側面側に配設され、かつ接地層に電気的に接続した複数層のシールドパターンを有するようにしてもよい。
また少なくともシールドパターン同士の電気的な接合は、互いに対向する面に噛み合うように配設された、絶縁層を貫通した導電性バンプによって行うようにしてもよい。
本発明において、絶縁層を加圧によって貫挿し、対向するシールドパターン同士、あるいはシールドパターンと接地用導電体層とを電気的に接続する導電性バンプは、導電性組成物や導電性金属であり、次のような手段で形成する。たとえば、銅箔のシールドパターン形成部もしくはシールドパターンの所定位置に、比較的厚いメタルマスクを用いた印刷法により、アスペクト比の高い突起を形成する。この突起は略円錐形状に形成することが好ましい。そして、その導電性ピラー高さ、径、および分布は、形成する貫挿型の導体部の構成に応じて適宜設定される。
具体的には、最終的に構成する絶縁層を貫挿する導電性バンプの配置・構造などを考慮して決められ、たとえば合成樹脂系シートがガラスクロス入りのBステージエポキシ樹脂層の場合、両面側から圧入する形態のときはBステージエポキシ樹脂層厚の80〜200%程度、片面側から圧入する形態のときはBステージエポキシ樹脂層厚の180〜400%程度の高さが好ましい。なお、導電性ピラーの配置は、たとえば厚さ5mm程度のステンレス板の所定位置に、0.05〜0.3mm程度の孔を明けて成るマスクを筐体の全面に配置し、この筐体内に収容した導電性組成物(ペースト)を加圧して、マスクの孔から押し出す構成のスタンプ方式などで形成される。
本発明の配線基板では、絶縁層に内層・配置された信号配線に対する接地層、およびシールドパターンの電気的な接続が、複数か所で絶縁層を貫通した導電性バンプによって成されている。つまり、微細な導電性バンプによって、しかも貫通により絶縁層で補強された形態を採って対向する導体層間を接続しているため、微細なシールドパターン化を可能にするとともに、信頼性の高いシールド性を付与された配線基板として機能する。
また、絶縁層に内層・配置された信号配線に対する接地層、およびシールドパターンの電気的な接続が複数か所で、かつシールドパターン同士は対向する面に歯合的に絶縁層を貫通した導電性バンプによって成されている。つまり、微細な導電性バンプによって、しかも貫通により絶縁層で補強された形態を採って対向する導体層間を、ほぼ全周に亘って接続しているため、微細なシールドパターン化を可能にするとともに、より信頼性の高いシールド性を付与された配線基板として機能する。
また、製造工程の簡略化を図りながら、上記微細なシールドパターン化を可能にするとともに、信頼性の高いシールド性が付与された配線基板を歩留まりよく提供できる。
つぎに信頼性が高く、小形化、薄型化が可能な本発明の配線基板について説明する。
本発明の配線基板は、第1の硬度を有する第1の絶縁層と、前記第1の絶縁層と積層され、前記第1の硬度よりも小さい第2の硬度を有する第2の絶縁層と、前記第2の絶縁層を貫通して配設された第1の導電性ピラーとを具備したことを特徴とする。
また、前記第1の絶縁層または前記第2の絶縁層と積層された、前記第1の硬度よりも小さい第3の硬度を有する第3の絶縁層と、前記第3の絶縁層を貫通して配設された第2の導電性ピラーとをさらに具備するようにしてもよい。
また、前記第1の絶縁層と前記第2の絶縁層との間に挟持された第1のビアランドと、前記第2の絶縁層を介して前記第1のビアランドと対向するように配設された第2のビアランドとをさらに具備し、前記第1の導電性ピラーは、前記第2の絶縁層を貫通して前記第1のビアランドと前記第2のビアランドとを接続するようにしてもよい。
このような前記第1の導電性ピラーは導電性樹脂から形成するようにしてもよい。
そして、前記第1の導電性ピラーの硬度は前記第1の硬度よりも小さいくすることが好ましい。
前記第2の絶縁層は樹脂材料を用いるようにしてもよい。
また前記第3の絶縁層は可撓性を有する樹脂材料を用いるようにしてもよい。このような樹脂材料としては、例えばポリイミドフィルム、BCBフィルム等をあげることができる。
前記第1の絶縁層はセラミクス材料、ガラス、絶縁性物質により被覆された金属板等を用いるようにしてもよい。
また、前記第1の導電性ピラーと電気的に独立に配設され、前記金属板と熱的に接続された第3の導電性ピラーをさらに具備するようにしてもよい。
また前記第1の絶縁層はその表面に微細な凹凸を有し、前記第2の絶縁層は前記第1の絶縁層の前記凹凸と嵌合させるようにしてもよい。このようにすることにより、第1の絶縁層と第2の絶縁層との接合強度が向上する。
また、前記第1の絶縁層の熱伝導率は、前記第2の絶縁層の熱伝導率よりも大きく設定するようにしてもよい。このようにすることにより、第1の絶縁層により効率的に搭載した電子部品等の発熱を放散することができる。
また本発明の配線基板は、第1の面と第2の面を有し、前記第1の面または前記第2の面に第1のビアランドが配設された、第1の硬度を有する第1の絶縁層と、前記第1の絶縁層を挟持するように配設され、前記第1の硬度よりも小さな第2の硬度を有する複数の第2の絶縁層と、前記第2の絶縁層を介して前記第1の絶縁層と対向するように配設された第2のビアランドと、前記第2の絶縁層を貫通して前記第1のビアランドと前記第2のビアランドとを接続する第1の導電性ピラーとを具備したことを特徴とする。
また本発明の配線基板は、セラミクス材料からなる第1の絶縁層と、前記第1の絶縁層と積層され、樹脂材料からなる第2の絶縁層と、前記第1の絶縁層と前記第2の絶縁層との間に挟持された第1のビアランドと、前記第2の絶縁層を介して前記第1のビアランドを対向するように配設された第2のビアランドと、前記第1のビアランドと前記第2のビアランドとを接続する導電性ピラーとを具備したことを特徴とする。
本発明の配線基板の製造方法は、第1の硬度を有する第1の絶縁層の第1の面に第1のビアランドを有する第1の配線層を形成する工程と、前記第1のビアランド上に、前記第1の硬度よりも小さな第3の硬度を有し、略円錐形状を有する導電性ピラーを形成する工程と、導体層または第1の面に第2のビアランドを有する第2の配線層が配設された基板のいずれかを一方と、前記第1の絶縁層の第1の面とを未硬化状態のプリプレグを介して対向配置する工程と、前記導電性ピラーと前記第2のビアランドが電気的に接続するように、かつ、前記プリプレグが硬化するように、前記導体層または前記基板と、前記第1の絶縁層とをプレスする工程とを有することを特徴とする。
本発明の半導体パッケージは、配線基板上に半導体素子を搭載した半導体パッケージにおいて、前記配線基板は、第1の硬度を有する第1の絶縁層と、前記第1の絶縁層と積層され、前記第1の硬度よりも小さい第2の硬度を有する第2の絶縁層と、前記第2の絶縁層を貫通した導電性ピラーとを具備したことを特徴とする。
ここで半導体パッケージとは、単一の半導体素子を配線基板上に搭載したタイプのものだけでなく、複数の半導体素子や他の電子部品を同一基板上に搭載したいわゆるMCM(マルチチップモジュール)等の半導体素子も含むものとする。
本発明の配線基板は、複数の配線層と複数の絶縁層とを積層した多層配線基板において、前記絶縁層を介して対向した前記配線層の層間接続は導電性ピラーにより行われ、前記絶縁層のうち少なくとも1層はセラミクス材料からなることを特徴とする。また、第1の面と第2の面とを有し、第1の硬度を有する第1の絶縁層と、前記第1の絶縁層の前記第1の面に配設され、第1のビアランドを有する第1の配線層と、第1の面と第2の面とを有し、この第1の面と前記第1の配線層とが対向するように前記第1の絶縁層上に配設され、前記第1の硬度よりも小さな第2の硬度を有する第2の絶縁層と、前記第2の絶縁層の前記第2の面に配設され、前記第1のビアランドと対向するように配設された第2のビアランドを有する第2の配線層と、前記第2の絶縁層を貫通して前記第1のビアランドと前記第2のビアランドとを接続する導電性ピラーとを具備するようにしてもよい。
また前記第1の絶縁層の前記第2の面に配設され、第3のビアランドを有する第3の、配線層と、第1の面と第2の面とを有し、この第1の面と前記第3の配線層とが対向するよう前記第1の絶縁層上に配設された第3の絶縁層と、前記第2の絶縁層の前記第2の面に配設され、前記第3のビアランドと対向する第4のビアランドを有する第4の配線層と、前記第3の絶縁層を貫通して前記第3のビアランドと前記第4のビアランドとを接続する前記導電性ピラーとをさらに具備するようにしてもよい。
本発明の配線基板は、第1の硬度を有する第1の絶縁層と、前記第1の絶縁層と積層され、前記第1の硬度よりも小さい第2の硬度を有する第2の絶縁層と、前記第1の絶縁層と前記第2の絶縁層との間に挟持された第1のビアランドと、前記第2の絶縁層を介して前記第1のビアランドと対向するように配設された第2のビアランドと、前記第2の絶縁層を貫通して前記第1のビアランドと前記第2のビアランドとを接続する導電性ピラー、とを具備したことを特徴とする。
また本発明の配線基板は、第1の面と第2の面とを有し、第1の硬度を有する第1の絶縁層と、前記第1の絶縁層の前記第1の面に配設され、第1のビアランドを有する第1の配線層と、第1の面と第2の面とを有し、この第1の面と前記第1の配線層とが対向するように前記第1の絶縁層上に配設され、前記第1の硬度よりも小さな第2の硬度を有する第2の絶縁層と、前記第2の絶縁層の前記第2の面に配設され、前記第1のビアランドと対向するように配設された第2のビアランドを有する第2の配線層と、前記第2の絶縁層を貫通して前記第1のビアランドと前記第2のビアランドとを接続する導電性ピラー、とを具備するようにしてもよい。
また、前記第1の絶縁層の前記第2の面に配設され、第3のビアランドを有する第3の配線層と、第1の面と第2の面とを有し、この第1の面と前記第3の配線層とが対向するよう前記第1の絶縁層上に配設された第3の絶縁層と、前記第2の絶縁層の前記第2の面に配設され、前記第3のビアランドと対向する第4のビアランドを有する第4の配線層と、前記第3の絶縁層を貫通して前記第3のビアランドと前記第4のビアランドとを接続する前記導電性ピラーとをさらに具備するようにしてもよい。
前記第1の絶縁層としては例えば、アルミナ、窒化アルミ、ムライトなどのセラミクス材料、ガラスセラミクス材料、ガラス、表面が絶縁性物質により被覆された金属板等を用いることができる。金属材料としては、例えば銅あるいは銅基合金、アルミニウム等を用いるようにしてもよい。
前記第2の絶縁層は樹脂材料から構成すうようにすればよい。また例えばガラスクロスなどの基材に絶縁性樹脂を含浸させて用いるようにしてもよい。
例えば第2の絶縁層としては、例えばポリカーボネート樹脂、ポリスルホン樹脂、熱可塑性ポリイミド樹脂、4フッ化ポリエチレン樹脂、6フッ化ポリプロピレン樹脂、ポリエーテルエーテルケトン樹脂などの熱可塑性樹脂材料や、例えばエポキシ樹脂、ビスマレイミド型ポリイミド樹脂、ビスマレイミド型トリアジン樹脂、ポリイミド樹脂、変性ポリイミド樹脂、フェノール樹脂、ポリエステル樹脂、メラミン樹脂、ポリフェニレンエーテル系樹脂など、またこれらをガラスクロスなどに含浸したプリプレグなどの熱硬化性樹脂材料をあげることができる。さらに例えばブタジエンゴム、ブチルゴム、天然ゴム、ネオプレンゴム、シリコーンゴムなどの生ゴムシート類を用いるようにしてもよい。
これらの絶縁性樹脂材料は、合成樹脂単独で用いてもよいが、無機物、有機物などの絶縁性充填物を含有してもよく、さらにガラスクロスやマット、有機合成繊維布やマット、紙等の補強材と組み合わせて用いることが好適である。
また第2の絶縁層として、例えばポリイミド系樹脂フィルム、ポリエステル系樹脂フィルム、あるいはポリテトラフルオロエチレンなどの可撓性を有する絶縁性樹脂材料を用いることができる。
第2の絶縁層として前述のような可撓性樹脂材料を絶縁性材料として用いる場合には、第2の絶縁層を多層化し、可撓性樹脂材料と第1の絶縁層との間に例えばエポキシ変性ポリイミドなどの熱硬化性樹脂を配設するようにしてもよい。
本発明の配線基板で層間接続に用いる導電性ピラーは、前記第1の硬度よりも小さな第3の硬度を有する導電性樹脂から構成するようにしてもよい。また前記導電性ピラーは略円錐形状を有するように形成するようにしてもよい。プリプレグを効率よく貫通するためには、導電性ピラーの断面を等方的な形状にすることが好ましい。
このような構成を採用することにより、導電性ピラーにより層間接続を形成する際に導電性ピラーの法線方向に働く応力を、第1の絶縁層の剛性により支えることができ、層間接続部の信頼性を向上することができる。
このような導電性ピラーとしては、例えばバインダーに導電性微粒子を混合、分散させた導電性ペーストをスクリーン印刷などにより形成するようにしてもよい。また、溶剤・カップリング剤・添加物などを必要に応じて加えるようにしてもよい。
バインダー材としては、例えば、ユリア樹脂、メラミン樹脂、フェノール樹脂、レゾルシノール樹脂、エポキシ樹脂、ポリウレタン樹脂、酢酸ビニル樹脂、ポリビニルアルコール樹脂、アクリル樹脂、ビニルウレタン樹脂、シリコーン樹脂、α−オレフィン無水マレイン酸樹脂、ポリアミド樹脂、ポリイミド樹脂などの熱硬化性樹脂、熱可塑性樹脂、またはこれらの混合物を用いることができる。
導電性微粒子(フィラー)としては、Au、Ag、Cu、半田、Ni、カーボンなどの微粒子、超微粒子などを上述したバインダーに混合あるいは分散させて用いることができる。これらの導体材料に加えて、樹脂の表面にこれら導電性物質を形成したものでもよい。また、複数の導電性物質を組み合わせて用いるようにしてもよい
溶剤としては、例えばジオキサン、ベンゼン、ヘキサン、トルエン、ソルベントナフサ、工業用ガソリン、酢酸セロソルブ、エチルセロソルブ、ブチルセロソルブアセテート、ブチルカルビトールアセテート、ジメチルホルムアミド、ジメチルアセトアミド、N−メチルピロリドン等必要に応じて用いるようにすればよい。
なお、本発明の配線基板の複数の配線層の層間接続は、導電性ピラーと他の層間接続手段とを組み合わせて行うようにしてもよい。例えば、導電性ピラーによる層間接続と、スルーホール、レーザービア、フォトビアなど各種の層間接続の手法を組み合わせるようにしてもよい。
さらに、本発明の配線基板が備える導電性ピラーは、複数の配線層の電気的な接続に限ることなく、複数層にわたって熱的な接続を行ういわゆるサーマルビアとして用いるようにしてもよい。
すなわち、前記第1の導電性ピラーと電気的に独立に配設され、前記金属板と熱的に接続された第2の導電性ピラーをさらに具備するようにしてもよい。
また前記第1の絶縁層はその表面に微細な凹凸を有し、前記第2の絶縁層は前記第1の絶縁層の前記凹凸と嵌合させるようにしてもよい。
例えば第1の絶縁層として例えばセラミクス材料を用い、第2の絶縁層としてプリプレグなどの樹脂材料を用いるようにすればよい。このようにすることにより、導電性ピラーによる層間接続の確立と同時に、セラミクス基材の表面の微小な穴、凹凸がプリプレグにより埋まる。通常、焼結体であるセラミクス材料は、いくら研磨しても表面に微細な穴や凹凸があり、このセラミクスを薄膜積層する場合にはこのような凹凸や穴を埋める必要がある。しかしながら本発明の配線基板では、セミキュア状態の樹脂材料により、セラミクス表面の凹凸、穴が自動的に埋まるので、生産性を向上することができる。また樹脂層のセラミクス表面の凹凸へのアンカリング効果により、複数の絶縁層どうしも強固に接合する。
また前記第1の絶縁層の熱伝導率は、前記第2の絶縁層の熱伝導率よりも大きくするようにしてもよい。セラミクス材料は樹脂材料よりも熱伝導率が大きいので、例えば半導体素子等の発熱を、配線基板を通じて配線基板の面方向に分散することができる。
なお、上述では第1の絶縁層と第2の絶縁層とを積層する構成について説明したが、第2の絶縁層は、第1の絶縁層の両面に配設するようにしてもよい。また、このような積層体をコア材としてさらに多層化を図るようにしてもよい。このような場合でも、本発明の配線基板では硬度の大きな絶縁層を採用しているため、配線基板の表面全体にわたって、均一に圧力を加えることができる。したがって、導電性ピラーによる接続の生産性、信頼性を向上することができる。
すなわち、第1の面と第2の面を有し、前記第1の面または前記第2の面に第1のビアランドが配設された、第1の硬度を有する第1の絶縁層と、前記第1の絶縁層を挟持するように配設され、前記第1の硬度よりも小さな第2の硬度を有する複数の第2の絶縁層と、前記第2の絶縁層を介して前記第1の絶縁層と対向するように配設された第2のビアランドと、前記第2の絶縁層を貫通して前記第1のビアランドと前記第2のビアランドとを接続する導電性ピラー、とを具備するようにしてもよい。
また本発明の配線基板は、セラミクス材料からなる第1の絶縁層と、前記第1の絶縁層と積層され、樹脂材料からなる第2の絶縁層と、前記第1の絶縁層と前記第2の絶縁層との間に挟持された第1のビアランドと、前記第2の絶縁層を介して前記第1のビアランドと対向するように配設された第2のビアランドと、前記第1のビアランドと前記第2のビアランドとを接続する導電性ピラー、とを具備するようにしてもよい。
本発明の配線基板の製造方法は、上述のような本発明の配線基板を製造する方法である。
すなわち本発明の配線基板の製造方法は、第1の硬度を有する第1の絶縁層の第1の面に第1のビアランドを有する第1の配線層を形成する工程と、前記第1のビアランド上に、前記第1の硬度よりも小さな第3の硬度を有し、略円錐形状を有する導電性ピラーを形成する工程と、導体層または第1の面に第2のビアランドを有する第2の配線層が配設された基板のいずれかを一方と、前記第1の絶縁層の第1の面とを未硬化状態のプリプレグを介して対向配置する工程と、前記導電性ピラーと前記第2のビアランドが電気的に接続するように、かつ、前記プリプレグが硬化するように、前記導体層または前記基板と、前記第1の絶縁層とをプレスする工程、とを有することを特徴とする。
前述のように、本発明の配線基板では、第2の絶縁層は第1の絶縁層の一方の面に限らず両面に配設するようにしてもよい。
本発明の半導体パッケージは、前述したような本発明の配線基板に半導体素子、MCM等の半導体装置を搭載したものである。
すなわち本発明の半導体パッケージは、配線基板上に半導体素子を搭載した半導体パッケージにおいて、前記配線基板は、第1の硬度を有する第1の絶縁層と、前記第1の絶縁層と積層され、前記第1の硬度よりも小さい第2の硬度を有する第2の絶縁層と、前記第1の絶縁層と前記第2の絶縁層との間に挟持された第1のビアランドと、前記第2の絶縁層を介して前記第1のビアランドと対向するように配設された第2のビアランドと、前記第2の絶縁層を貫通して前記第1のビアランドと前記第2のビアランドとを接続する導電性ピラーとを具備したことを特徴とするものである。
このような構成を採用することにより、本発明の配線基板では、導電性ピラーによる層間接続の信頼性を向上することができる。また第2の絶縁層の厚さを薄くするとともに、導電性ピラーの径を小さくすることができる。したがって、薄型で、かつ高密度実装に対応した配線基板を製造することができる。
また特に集積度が高く、動作周波数の高い半導体素子では、放熱のパスの確保が重要な課題となるが、本発明の配線基板が備える層間接続手段である導電性ピラーを、サーマルビアとして用いることにより、放熱性を向上することができる。特に、セラミクス材料、金属材料は、例えばプリプレグ等の樹脂材料と比較して熱伝導率が大きいので、半導体素子と第1の絶縁層とを導電性ピラーにより熱的に接続することにより、高性能の半導体装置を搭載することができるようになる。なお、サーマルビアとして用いる導電性ピラーは、信号配線の層間接続を行う導電性ピラーとは独立に配設するようにしてもよい。また、第1の絶縁層をグランドプレーンを兼ねた金属板として構成し、サーマルビアと接地系の信号配線と共用するようにしてもよい。
すなわち本発明の配線基板は、複数の配線層と複数の絶縁層とを積層した多層配線基板において、前記絶縁層を介して対向した前記配線層の層間接続は導電性ピラーにより行われ、前記絶縁層のうち少なくとも1層はセラミクス材料からなることを特徴とするものである。
本発明の配線基板は、第1の硬度を有する第1の絶縁層と、前記第1の絶縁層と積層され、前記第1の硬度よりも小さい第2の硬度を有する第2の絶縁層と、前記第1の絶縁層と前記第2の絶縁層との間に挟持された第1のビアランドと、前記第2の絶縁層を介して前記第1のビアランドと対向するように配設された第2のビアランドと、前記第2の絶縁層を貫通して前記第1のビアランドと前記第2のビアランドとを接続する導電性ピラー、とを具備したことを特徴とする。
また本発明の配線基板は、第1の面と第2の面とを有し、第1の硬度を有する第1の絶縁層と、前記第1の絶縁層の前記第1の面に配設され、第1のビアランドを有する第1の配線層と、第1の面と第2の面とを有し、この第1の面と前記第1の配線層とが対向するように前記第1の絶縁層上に配設され、前記第1の硬度よりも小さな第2の硬度を有する第2の絶縁層と、前記第2の絶縁層の前記第2の面に配設され、前記第1のビアランドと対向するように配設された第2のビアランドを有する第2の配線層と、前記第2の絶縁層を貫通して前記第1のビアランドと前記第2のビアランドとを接続する導電性ピラー、とを具備するようにしてもよい。
また、前記第1の絶縁層の前記第2の面に配設され、第3のビアランドを有する第3の配線層と、第1の面と第2の面とを有し、この第1の面と前記第3の配線層とが対向するよう前記第1の絶縁層上に配設された第3の絶縁層と、前記第2の絶縁層の前記第2の面に配設され、前記第3のビアランドと対向する第4のビアランドを有する第4の配線層と、前記第3の絶縁層を貫通して前記第3のビアランドと前記第4のビアランドとを接続する前記導電性ピラーとをさらに具備するようにしてもよい。
前記第1の絶縁層としては例えば、アルミナ、窒化アルミ、ムライトなどのセラミクス材料、ガラスセラミクス材料、ガラス、表面が絶縁性物質により被覆された金属板等を用いることができる。金属材料としては、例えば銅あるいは銅基合金、アルミニウム等を用いるようにしてもよい。
前記第2の絶縁層は樹脂材料から構成するようにすればよい。また例えばガラスクロスなどの基材に絶縁性樹脂を含浸させて用いるようにしてもよい。
例えば第2の絶縁層としては、例えばポリカーボネート樹脂、ポリスルホン樹脂、熱可塑性ポリイミド樹脂、4フッ化ポリエチレン樹脂、6フッ化ポリプロピレン樹脂、ポリエーテルエーテルケトン樹脂などの熱可塑性樹脂材料や、例えばエポキシ樹脂、ビスマレイミド型ポリイミド樹脂、ビスマレイミド型トリアジン樹脂、ポリイミド樹脂、変性ポリイミド樹脂、フェノール樹脂、ポリエステル樹脂、メラミン樹脂、ポリフェニレンエーテル系樹脂、BTレジンなど、またこれらをガラスクロスなどに含浸したプリプレグなどの熱硬化性樹脂材料をあげることができる。
さらに例えばブタジエンゴム、ブチルゴム、天然ゴム、ネオプレンゴム、シリコーンゴムなどの生ゴムシート類を用いるようにしてもよい。
これらの絶縁性樹脂材料は、合成樹脂単独で用いてもよいが、無機物、有機物などの絶縁性充填物を含有してもよく、さらにガラスクロスやマット、有機合成繊維布やマット、紙等の補強材と組み合わせて用いることが好適である。
また第2の絶縁層として、例えばポリイミド系樹脂フィルム、ポリエステル系樹脂フィルム、あるいはポリテトラフルオロエチレンなどの可撓性を有する絶縁性樹脂材料を用いることができる。
第2の絶縁層として前述のような可撓性樹脂材料を絶縁性材料として用いる場合には、第2の絶縁層を多層化し、可撓性樹脂材料と第1の絶縁層との間に例えばエポキシ変性ポリイミドなどの熱硬化性樹脂を配設するようにしてもよい。
本発明の配線基板で層間接続に用いる導電性ピラーは、前記第1の硬度よりも小さな第3の硬度を有する導電性樹脂から構成するようにしてもよい。また前記導電性ピラーは略円錐形状を有するように形成するようにしてもよい。プリプレグを効率よく貫通するためには、導電性ピラーの断面を等方的な形状にすることが好ましい。
このような構成を採用することにより、導電性ピラーにより層間接続を形成する際に導電性ピラーの法線方向に働く応力を、第1の絶縁層の剛性により支えることができ、層間接続部の信頼性を向上することができる。
このような導電性ピラーとしては、例えばバインダーに導電性微粒子を混合、分散させた導電性ペーストをスクリーン印刷などにより形成するようにしてもよい。また、溶剤・カップリング剤・添加物などを必要に応じて加えるようにしてもよい。
バインダー材としては、例えば、ユリア樹脂、メラミン樹脂、フェノール樹脂、レゾルシノール樹脂、エポキシ樹脂、ポリウレタン樹脂、酢酸ビニル樹脂、ポリビニルアルコール樹脂、アクリル樹脂、ビニルウレタン樹脂、シリコーン樹脂、α−オレフィン無水マレイン酸樹脂、ポリアミド樹脂、ポリイミド樹脂などの熱硬化性樹脂、熱可塑性樹脂、またはこれらの混合物を用いることができる。
導電性微粒子(フィラー)としては、Au、Ag、Cu、半田、Ni、カーボンなどの微粒子、超微粒子などを上述したバインダーに混合あるいは分散させて用いることができる。これらの導体材料に加えて、樹脂の表面にこれら導電性物質を形成したものでもよい。また、複数の導電性物質を組み合わせて用いるようにしてもよい。
溶剤としては、例えばジオキサン、ベンゼン、ヘキサン、トルエン、ソルベントナフサ、工業用ガソリン、酢酸セロソルブ、エチルセロソルブ、ブチルセロソルブアセテート、ブチルカルビトールアセテート、ジメチルホルムアミド、ジメチルアセトアミド、N−メチルピロリドン等必要に応じて用いるようにすればよい。
なお、本発明の配線基板の複数の配線層の層間接続は、導電性ピラーと他の層間接続手段とを組み合わせて行うようにしてもよい。例えば、導電性ピラーによる層間接続と、スルーホール、レーザービア、フォトビアなど各種の層間接続の手法を組み合わせるようにしてもよい。
さらに、本発明の配線基板が備える導電性ピラーは、複数の配線層の電気的な接続に限ることなく、複数層にわたって熱的な接続を行ういわゆるサーマルビアとして用いるようにしてもよい。
すなわち、前記第1の導電性ピラーと電気的に独立に配設され、前記金属板と熱的に接続された第2の導電性ピラーをさらに具備するようにしてもよい。
また前記第1の絶縁層はその表面に微細な凹凸を有し、前記第2の絶縁層は前記第1の絶縁層の前期凹凸と嵌合させるようにしてもよい。
例えば第1の絶縁層として例えばセラミクス材料を用い、第2の絶縁層としてプリプレグなどの樹脂材料を用いるようにすればよい。このようにすることにより、導電性ピラーによる層間接続の確立と同時に、セラミクス基材の表面の微小な穴、凹凸がプリプレグにより埋まる。通常、焼結体であるセラミクス材料は、いくら研磨しても表面に微細な穴や凹凸があり、このセラミクスを薄膜積層する場合にはこのような凹凸や穴を埋める必要がある。しかしながら本発明の配線基板では、セミキュア状態の樹脂材料により、セラミクス表面の凹凸、穴が自動的に埋まるので、生産性を向上することができる。また樹脂層のセラミクス表面の凹凸へのアンカリング効果により、複数の絶縁層どうしも強固に接合する。
また前記第1の絶縁層の熱伝導率は、前記第2の絶縁層の熱伝導率よりも大きくするようにしてもよい。セラミクス材料は樹脂材料よりも熱伝導率が大きいので、例えば半導体素子等の発熱を、配線基板を通じて配線基板の面方向に分散することができる。
なお、上述では第1の絶縁層と第2の絶縁層とを積層する構成について説明したが、第2の絶縁層は、第1の絶縁層の両面に配設するようにしてもよい。また、このような積層体をコア材としてさらに多層化を図るようにしてもよい。このような場合でも、本発明の配線基板では硬度の大きな絶縁層を採用しているため、配線基板の表面全体にわたって、均一に圧力を加えることができる。したがって、導電性ピラーによる接続の生産性、信頼性を向上することができる。
すなわち、第1の面と第2の面を有し、前記第1の面または前記第2の面に第1のビアランドが配設された、第1の硬度を有する第1の絶縁層と、前記第1の絶縁層を挟持するように配設され、前記第1の硬度よりも小さな第2の硬度を有する複数の第2の絶縁層と、前記第2の絶縁層を介して前記第1の絶縁層と対向するように配設された第2のビアランドと、前記第2の絶縁層を貫通して前記第1のビアランドと前記第2のビアランドとを接続する導電性ピラー、とを具備するようにしてもよい。
また本発明の配線基板は、セラミクス材料からなる第1の絶縁層と、前記第1の絶縁層と積層され、樹脂材料からなる第2の絶縁層と、前記第1の絶縁層と前記第2の絶縁層との間に挟持された第1のビアランドと、前記第2の絶縁層を介して前記第1のビアランドと対向するように配設された第2のビアランドと、前記第1のビアランドと前記第2のビアランドとを接続する導電性ピラー、とを具備するようにしてもよい。
本発明の配線基板の製造方法は、上述のような本発明の配線基板を製造する方法である。
すなわち本発明の配線基板の製造方法は、第1の硬度を有する第1の絶縁層の第1の面に第1のビアランドを有する第1の配線層を形成する工程と、前記第1のビアランド上に、前記第1の硬度よりも小さな第3の硬度を有し、略円錐形状を有する導電性ピラーを形成する工程と、導体層または第1の面に第2のビアランドを有する第2の配線層が配設された基板のいずれかを一方と、前記第1の絶縁層の第1の面とを未硬化状態のプリプレグを介して対向配置する工程と、前記導電性ピラーと前記第2のビアランドが電気的に接続するように、かつ、前記プリプレグが硬化するように、前記導体層または前記基板と、前記第1の絶縁層とをプレスする工程、とを有することを特徴とする。
前述のように、本発明の配線基板では、第2の絶縁層は第1の絶縁層の一方の面に限らず両面に配設するようにしてもよい。
本発明の半導体パッケージは、前述したような本発明の配線基板に半導体素子、MCM等の半導体装置を搭載したものである。
すなわち本発明の半導体パッケージは、配線基板上に半導体素子を搭載した半導体パッケージにおいて、前記配線基板は、第1の硬度を有する第1の絶縁層と、前記第1の絶縁層と積層され、前記第1の硬度よりも小さい第2の硬度を有する第2の絶縁層と、前記第1の絶縁層と前記第2の絶縁層との間に挟持された第1のビアランドと、前記第2の絶縁層を介して前記第1のビアランドと対向するように配設された第2のビアランドと、前記第2の絶縁層を貫通して前記第1のビアランドと前記第2のビアランドとを接続する導電性ピラーとを具備したことを特徴とするものである。
また特に集積度が高く、動作周波数の高い半導体素子では、放熱のパスの確保が重要な課題となるが、本発明の配線基板が備える層間接続手段である導電性ピラーを、サーマルビアとして用いることにより、放熱性を向上することができる。特に、セラミクス材料、金属材料は、例えばプリプレグ等の樹脂材料と比較して熱伝導率が大きいので、半導体素子と第1の絶縁層とを導電性ピラーにより熱的に接続することにより、高性能の半導体装置を搭載することができるようになる。なお、サーマルビアとして用いる導電性ピラーは、信号配線の層間接続を行う導電性ピラーとは独立に配設するようにしてもよい。また、第1の絶縁層をグランドプレーンを兼ねた金属板として構成し、サーマルビアと接地系の信号配線と共用するようにしてもよい。
すなわち本発明の配線基板は、複数の配線層と複数の絶縁層とを積層した多層配線基板において、前記絶縁層を介して対向した前記配線層の層間接続は導電性ピラーにより行われ、前記絶縁層のうち少なくとも1層はセラミクス材料からなることを特徴とするものである。
例えばコアセラミクスプリント配線に代表される本発明の配線基板を、例えば従来のD/C基板(薄膜/セラミクス基板)と比較した場合、以下のような利点がある。
まず、セラミクスではいくら表面を研磨しても、焼結体であるために表面に微少な穴がある。スパッタ、蒸着などにより形成する薄膜では1層1層の厚みが薄いので、セラミクス表面のグレインレベルの凹凸を埋める工程が必要になるが、本発明の配線基板では、プリプレグ等の樹脂のBステージ化と圧力による積層のための積層時に穴が自動的に埋まる。
また、セラミクス基板上に薄膜配線層を形成する場合、導体層と絶縁層を交互に1層1層積み重ねて形成するために高コストとなってしまう。本発明の配線基板では、通常のプリント配線板の製造方法に準じた方法で製造することができ、そのためコストを大きく低減することができる。
さらに、セラミクス基板上に薄膜配線層を形成する場合、セラミクス基材の表裏面のうちで片面づつ、あるいは片面のみしか薄膜配線層を形成することができない。これに対して本発明の配線基板では、表裏面同時に作成することができるので、多層化が容易であり、生産性を大きく向上することができる。しかも本発明の配線基板では、ベース材、あるいはコア材の硬度が高いので配線基板の全面にわたって均一に加圧することができ、導電性ピラーによる接続信頼性は高いものとなる。このことは、特に配線基板の面積が大きい場合には顕著である。
このような観点からセラミクス基板上に薄膜配線層を形成するタイプの配線基板と、本発明の配線基板の製造コストを比較してみると、全体として数十分の1から数百分の1にまで製造コストを低減することができる。
つぎに、本発明の配線基板と、セラミクス基材のフレキシブル基板を積み重ねたタイプの配線基板とを比較する。
ベース材に追加する層をフレキシブル配線板にし、コアのセラミクス基板に積み重ねるとしても、それには何らかの接続が必要となる。本発明ではセラミクス層とフレキシブル基板とをプリプレグを介して接続することができるので、生産性が高い構造である。
また、フレキシブル配線板はせいぜい2層程度しか追加層としてコアセラミクスに積層できないが、本発明の配線基板では、プリプレグとフレキシブル基板とを必要に応じて組み合わせることにより、さらなる多層化を容易に行うことができる。
またプリプレグ等の樹脂基板は、フレキシブル配線板よりも安価であり、配線基板全体のコストを低減することもできる。
他のビルドアップ基板と比較した場合でも、コア材として樹脂基板を用いた場合には構造強度などに課題がある。さらに、本発明ではコア材料として、セラミクス、金属等の熱伝導率の高い材料を用いることにより、横方向の熱伝導率をも向上し、熱を配線基板全体から均等に逃すことができる。
また、セラミクスは高誘電率なので、電源系のインピーダンスを下げたり、電源変動を小さくするバイパスコンデンサなどを本発明の配線基板のコアセラミクス基板内に内臓させることができる。したがって配線基板の高機能化、多機能化にも対応することができる。
また、本発明の他の例として以下のような発明を挙げることができる。
1. 伝送線路と、
前記伝送線路に沿って前記伝送線路の上下に配設された二枚の遮蔽板と、
前記伝送線路に沿って前記伝送線路の両側に配設され、前記二枚の遮蔽板間を電気的に接続する導電性部材であって、
前記二枚の遮蔽板間に、複数の略円錐型導電性ピラーを、前記遮蔽板面の垂直方向に関して一つずつ上下反転させつつ一列に配設した形状の導電性部材と、
前記伝送線路と前記遮蔽板、及び前記導電性部材との間に配設された絶縁層と、を具備することを特徴とする配線基板。
2. 前記1記載の配線基板であって、前記導電性部材は、隣接する前記略円錐型導電性ピラーどうしがその表面部分で接触した形状を備えていることを特徴とする。
3. 前記1記載の配線基板であって、前記導電性部材は、隣接する前記略円錐型導電性ピラーどうしが所定の距離離間配設された形状を備えていることを特徴とする。
4. 伝送線路と、
前記伝送線路に沿って前記伝送線路の上下に配設された二枚の遮蔽板と、
前記伝送線路と前記遮蔽板との間に配設された絶縁層と、
前記伝送線路に沿って前記伝送線路の両側に配設され、前記二枚の遮蔽板間を電気的に接続する導電性部材であって、
前記二枚の遮蔽板の対応する位置に、複数の略円錐型ピラーを一列に配設し、この二枚の遮蔽板間に前記絶縁層を挟持した状態で前記二枚の遮蔽板をプレスして前記略円錐型ピラーを前記絶縁層に貫通せしめ、それにより少なくとも前記略円錐型ピラーの先端とこの先端と対向する遮蔽板間とを接触させるように形成された導電性部材と、
を具備することを特徴とする配線基板。
5. 前記4記載の配線基板であって、前記導電性部材は、隣接する前記導電性ピラーどうしがその表面部分で接触した形状を備えていることを特徴とする。
6. 前記4記載の配線基板であって、前記導電性部材は、隣接する前記導電性ピラーどうしが所定の距離離間配設された形状を備えていることを特徴とする。
7. 第1の導体板のシールドパターン形成部上に複数の略円錐型導電性ピラーを形成する工程と、
第2の導体板のシールドパターン形成部上に複数の略円錐型導電性ピラーを形成する工程と、
前記第1の導体板と第2の導体板との間に基板中間体を挟持して押圧し、前記略円錐型導電性ピラーを介して前記第1の導体板と前記第2の導体板との間を電気的に接続する工程と、
前記基板中間体を硬化する工程と、
を具備することを特徴とする配線基板の製造方法。
8. 第1の導体板のシールドパターン形成部上に複数の第1の略円錐型導電性ピラーを形成する工程と、
第2の導体板上に複数の第2の略円錐型導電性ピラーを形成する工程と、
前記第1の導体板と第2の導体板との間に第1の基板中間体を挟持して押圧し、前記第1、第2の略円錐型導電性ピラーを介して前記第1の導体板と前記第2の導体板との間を電気的に接続する工程と、
前記第2の導体板を伝送線路とシールドパターンとに形成する工程と、
前記第2の導電板によるシールドパターン上に複数の第3の略円錐型導電性ピラーを形成する工程と、
第3の導体板のシールドパターン形成部上に複数の第4の略円錐型導電性ピラーを形成する工程と、
前記第1の基板中間体の前記伝送線路の側と前記第3の導体板との間に第2の基板中間体を挟持して押圧し、前記第3、第4の略円錐型導電性ピラーを介して前記第2の導電板によるシールドパターンと前記第3の導体板との間を電気的に接続する工程と、
前記第2の基板中間体を硬化する工程と、
を具備することを特徴とする配線基板の製造方法。
9. 前記8記載の製造方法であって、前記第1、第2、または第3の導体板上に前記第1、第2、または第4の略円錐型導電性ピラーを形成する工程、および前記第2の導電板によるシールドパターン上に複数の第3の略円錐型導電性ピラーを形成する工程は、前記第1、第2、第3、または第4の略円錐型導電性ピラーどうしを緊密に配設する工程であることを特徴とする。
10. 前記8記載の製造方法であって、前記第1、第2、または第3の導体板上に前記第1、第2、または第4の略円錐型導電性ピラーを形成する工程、および前記第2の導電板によるシールドパターン上に複数の第3の略円錐型導電性ピラーを形成する工程は、前記第1、第2、第3、または第4の略円錐型導電性ピラーどうしを所定距離離間して配設する工程であることを特徴とする。
11. 第1の面と第2の面とを有する第1の導体層と、
前記第1の導電層の前記第1の面上に位置し、かつ、前記第1の導体層から離間してその厚み方向に貫通溝または貫通孔を有する第1の絶縁層と、
前記第1の導体層の前記第1の面と前記第1の絶縁層を介して対向した第2の導体層と、
前記第1の導電層の前記第2の面上に位置し、かつ、前記第1の導体層から離間してかつ前記第1の絶縁層の前記貫通溝または貫通孔とは水平方向に位置ずれしてその厚み方向に貫通溝または貫通孔を有する第2の絶縁層と、
前記第1の導体層の前記第2の面と前記第2の絶縁層を介して対向した第3の導体層と、
前記第1の絶縁層の前記貫通溝内面または貫通孔内面および前記第2の絶縁層の前記貫通溝内面または貫通孔内面に形成され、前記第2の導体層と前記第3の導体層とを導通させる第4の導体層と
を具備したことを特徴とする配線基板。
12. 第1の面と第2の面とを有する伝送線路と、
前記伝送線路の前記第1の面上に位置し、かつ、前記伝送線路から離間してその厚み方向に貫通溝を有する第1の絶縁層と、
前記伝送線路の前記第1の面と前記第1の絶縁層を介して対向した第1の導体層と、
前記伝送線路の前記第2の面上に位置し、かつ、前記伝送線路から離間しかつ前記第1の絶縁層の前記貫通溝と重なるように形成された貫通溝を有する第2の絶縁層と、
前記伝送線路の前記第2の面と前記第2の絶縁層を介して対向した第2の導体層と、
前記第1の絶縁層の前記貫通溝内面および前記第2の絶縁層の前記貫通溝内面に一体構造で形成され、前記第1の導体層と前記第2の導体層とを導通させる第3の導体層と、
を具備したことを特徴とする配線基板。
13. 第1の硬度を有する第1の基板と、
前記第1の基板と直接プレス積層され、前記第1の硬度よりも小さい第2の硬度を有する第2の基板と、
前記第2の基板を貫通して塑性変形させ配設された導電性ピラーと
を具備することを特徴とする配線基板。
14. 前記13記載の配線基板であって、前記第2の基板は前記第1の基板の両面に直接積層されていることを特徴とする。
15. 前記13記載の配線基板であって、前記第1の基板がセラミック基板であり、前記第2の基板が樹脂製基板であることを特徴とする。
16. 前記13記載の配線基板であって、前記第1の基板がガラスからなることを特徴とする。
17. 前記13記載の配線基板であって、前記第1の基板は表面が絶縁性物質により被覆された金属板であることを特徴とする。
18. 前記17記載の配線基板であって、前記第1の導電性ピラーと電気的に独立に配設され、前記金属板と熱的に接続された導電性ピラーを更に具備したことを特徴とする。
19. 前記13記載の配線基板であって、前記第1の基板はその表面に微細な凹凸を有し、前記第2の基板は前記第1の基板の前記凹凸と嵌合していることを特徴とする。
20. 前記13記載の配線基板であって、前記第1の基板の熱伝導率は、前記第2の基板の熱伝導率よりも大きいことを特徴とする。
21. 配線基板上に半導体素子を搭載する半導体パッケージにおいて、前記配線基板は、
半導体チップ用放熱パッドが片面に形成された第1の基板と、
前記第1基板の前記放熱パッドが形成された面と反対側の面に直接積層され、前記第1の基板より高い熱伝導率を有する第2の基板と、
前記第1の基板を貫通して塑性変形させて前記放熱パッドと前記第2の基板との間を熱的に接続する熱伝導性ピラーと、
を具備することを特徴とする半導体パッケージ。
22. 第1の硬度を有する第1の基板の第1の面に第1のビアランドを有する第1の配線層を形成する工程と、
前記第1のビアランド上に、前記第1の硬度よりも小さな第2の硬度を有し、略円錐形状を有する導電性ピラーを形成する工程と、
第1の面に第2のビアランドを有する第2の配線層が配設された、前記第1の硬度よりも小さな第3の硬度を有する第2の基板の前記第1の面と、前記第1の基板の第1の面とを未硬化のプリプレグを介して対向配置する工程と、
前記第1の基板、前記プリプレグ及び第2の基板を厚さ方向にプレスして前記導電性ピラーを前記プリプレグに貫通させて塑性変形させ、それにより前記第1のビアランドと前記第2のビアランドとを電気的に接続する工程と、
前記プリプレグを硬化する工程と、
を具備することを特徴とする配線基板の製造方法。
【図面の簡単な説明】
図1は本発明の配線基板の構成の例を概略的に示す断面図であり;
図2は図1に例示した本発明の配線基板のAA方向の断面構造を概略的に示す図であり;
図3は本発明の配線基板の構成の別の例を概略的に示す断面図であり;図4、図5、図6は図3の配線基板の別の方向の断面構造を概略的に示す図であり;
図7A、図7Bは本発明の配線基板の製造方法の例を説明するための図であり;
図8A、図8B、図8Cは本発明の配線基板の製造方法の別の例を説明するための図であり;
図9、図10は本発明の配線基板の構成の別の例を概略的に示す図であり;
図11は本発明の配線基板の構成の別の例を概略的に示す図であり;
図12は本発明の配線基板の構成の別の例を概略的に示す図であり;
図13は本発明の配線基板の構成のさらに別の例を概略的に示す図であり;
図14、図15はこのようなアンテナを備えた本発明の配線基板の構造の例を模式的に示す図であり;
図16は本発明の配線基板の構成の例を概略的に示す図であり;
図17は導電性ピラーの構造の例を概略的に示す図であり;
図18は本発明の配線基板の製造方法の例を説明するための図であり;
図19は本発明の配線基板の構成の別の例を概略的に示す図であり;
図20、図21、図22、図23、図24、図25は本発明の半導体パッケージの構成の例を概略的に示す図であり;
図26、図27は従来の配線基板の構成の例を示す図であり;
図28は本発明の配線基板の構成の例を概略的に示す図である。
発明を実施するための最良の形態
(実施例1)
図1は本発明の配線基板の構成の例を概略的に示す断面図である。
この配線基板は、線路1と、この線路1と略平行に配設されたシールドパターン2と、線路1およびシールドパターン2と絶縁層3を介して対向するように配置された導体層4と、線路1およびシールドパターン2と絶縁層5を介して対向するように配置された導体層6と、導体層4と導体層6とを接続する導電性ピラー7a、7bとを備えている。この例ではこれら導電性ピラー7aと導電性ピラー7bとはシールドパターン2を介して接続している。また絶縁層8、9も絶縁層であり、これらの絶縁層を介して図示を省略した配線層との絶縁を行っている。
線路1、導体層4、6、シールドパターン2は、銅箔をパターニングして形成している。また導電性ピラー7a、7bは導電性樹脂から形成されており、プリプレグからなる絶縁層3、5をそれぞれ貫通して配設されている。
図2は図1に例示した本発明の配線基板のAA方向の断面構造を概略的に示す図である。
このように本発明の配線基板では、導体層4と導体層6とを接続する導電性ピラー7a、7bを線路1に沿って配設している。このような構成を採用し、シールドパターン2、導体層4、6、導電性ピラー7a、7bへ接地電位を供給することにより、線路1の伸長方向に沿ってその周囲360°にわたって電磁場を遮蔽することができる。特に、従来の配線基板では困難であったシールドパターン2と導体層4、6との間を、導電性ピラー7a、7bにより遮蔽することができる。したがって、線路1を伝搬する信号に起因する不要な輻射を遮蔽することができ、電磁障害、および配線基板の他の線路や、外部のノイズ源から線路1への電磁障害(EMI)を防止することができる。また本発明の配線基板では、配線基板内部の線路をシールドすることができるため、配線基板の設計の自由度を向上することができる。例えば、配線基板内の複数の端子を、同軸ケーブルを用いることなく遮蔽しながら接続することができる。さらに本発明の配線基板を、半導体パッケージやMCM(マルチチップモジュール)等の半導体装置に適用することにより、高速動作に対応することができ、かつ信頼性を向上することができる。
ここでは導電性ピラー7aと導電性ピラー7bとをシールドパターン2を介して接続した構成を例示したが、シールドパターンを介さずに直接接続するようにしてもよい。
なお、線路1への接続、シールドパターン2、導体層4、6、導電性ピラー7a、7bへの接続は、例えば導電性ピラー、スルーホール等の各種の層間接続により行うようにすればよい。
図28は本発明の配線基板の構成の例を概略的に示す図である。
ここでは、前述した前述したシールド構造を備えた配線基板全体の構成の例を説明する。なおこの例では、層間接続に用いる導電性ピラーはビアランドを介することなく直接接続した例を取り上げて説明する。
この配線基板は、6層の配線層81、82、83、84、85、86を備えた多層配線基板であり、各配線層は例えばBTレジン、ガラスエポキシの絶縁層樹脂をガラスクロス等に含浸したプリプレグ89により絶縁されている。
このようなビアランドを用いない導電性ピラーどうしの直接接続は、例えば銅はくをエッチングしてパターニングしても、銅のエッチング液では導電性樹脂はエッチングされないというエッチングの選択性を利用して形成するようにしてもよい。したがって導電性ピラーの下部の銅もエッチング除去することができる。その後、露出した導電性ピラーの底面(または上面)にさらに導電性ピラーを接続するようにすればよい。ビアランドを用いないことで、スペースも稼ぐことができ、集積度を向上することができる。
各配線層は、プリプレグ89を貫通して配設された導電性ピラー87、87Sにより層間接続されている。
そして、例えば配線層83に属する伝送線路Lは、導体層82S、83Sおよび導電性ピラー87Sにより、線路の伸長方向の周囲を360°囲まれるように遮蔽されている。これにより、例えば線路Lからの不要な輻射に起因する悪影響が、配線基板内の他の線路、配線基板に搭載された電子部品、あるいは配線基板の外側へ及ぶのを防ぐことができる。また線路Lへの、これらの部分からの悪影響も排除することができる。
ここでは、導電性ピラー87は、ビアランドを介することなく直接接続している。すなわち、導電性ピラーが直列に複数重なる部分にはランドが無い。
一般的には、ランド径は、導電性ペーストが充填された大きさより大きく設計されている。そのため、配線の有効エリアが制限されている。またランドが有ることにより、導電性ペーストとCu箔の界面が多くあるため、信頼性的にも影響を受けやすかった。
これに対して本発明の構造では、従来のランドが有る構造に比べ、ランドをなくすことにより、より配線密度を向することができる。またランドが有る場合、ランドと導電性ペーストは、物性/特性等まったく違うものであり、その界面が存在していたが、ランドをなくすことにより、物性/特性の違う界面は無くなり、より層間接続の信頼性を向上することができる。
また後述するように、例えば配線層86側の2層の絶縁層をセラミクスや金属などのプリプレグ89よりも硬度の大きな材料により形成するようにしてもよい。これにより導電性ピラーによる層間接続の信頼性を高めることができる。また配線基板の放熱性も向上する。
(実施例2)
図3は本発明の配線基板の構成の別の例を概略的に示す断面図であり、図4、図5、図6は図3の配線基板の別の方向の断面構造を概略的に示す図である。図4では図3のBB方向の断面を、図5では図3のCC方向の断面を、図6では図5のDD方向の断面をそれぞれ概略的に示している。なお図3は図6のEE方向の断面構造に対応している。
この配線基板は、異なる配線層に形成された線路11Lと線路13Lとを導電性ピラー7Lにより層間接続するとともに、その周囲を導体層10S、14S、シールドパターン11S、12S、13Sおよび導電性ピラー7Sとによりシールドしたものである。
各配線層はプリプレグなどの絶縁層21により絶縁されており、導電性ピラー7L、7Sは絶縁層を貫通して各導体層の層間接続を行っている。つまり、線路11Lと線路13Lとは、絶縁層21を貫通して配設された導電性ピラー7Lとビアランド12Vとにより層間接続されている(図3、図4参照)。また導体層10Sと導体層14Sとは、導電性ピラー7Sとシールドパターン11S、12S、13Sとにより層間接続されている(図3、図5参照)。
本発明ではこのような構成を採用することにより、多層配線基板内で複数の配線層にわたって配設された線路についても効果的に遮蔽することができる。
また、線路11Lと線路13Lとの層間接続を行う導電性ピラー7Lとビアランド12Vからなる線路の伸長方向に対しては、シールドのための導電性ピラー12Sはその中心軸がほぼ平行になっている。このような配線基板の層間接続を行う線路の周囲を導電性ピラー7Sにより取り囲むことにより、配線基板の表面と平行な線路のみならず層間接続部も遮蔽することができるようになる。導電性ピラー7Lを用いて配線基板表面の半導体素子等の電子部品への接続端子への層間接続を行うとともに、この層間接続部の遮蔽を前述のように行うことにより、配線基板の線路を、搭載する電子部品の端子の近傍まで遮蔽することができる。したがって半導体パッケージ、MCM等の電磁障害を効果的に防止することができる。
(実施例3)
ここで本発明の配線基板の製造方法の例について説明する。本発明の配線基板において、線路のシールド、線路の層間接続等用いられる導電性ピラーは、同時に形成することができる。
図7A、図7Bは本発明の配線基板の製造方法の例を説明するための図である。まず銅箔などの導体層10、導体層11にそれぞれ略円錐形状を有する導電性ピラー7Sをスクリーン印刷により形成する。導電性ピラーは例えば導電性樹脂、導電性ペーストなどにより形成するようにすればよい。このとき信号線路の層間接続のための導電性ピラー7Sや、サーマルビアとして用いる導電性ピラー等についても同時に形成することができる。
そして、セミキュア状態(Bステージ)のプリプレグ21iを介して導電性ピラー7Sを形成した導体層10と導体層11とを対向配置する。このとき、導体層10と導体層11とに形成した導電性ピラー7Sどうしが噛み合うように配置する。
そして、これらの積層体をプレスしながら加熱する。加圧により、導電性ピラー7Sは軟化した状態のプリプレグ21iを貫通し、塑性変形しながら対向する導体層と接続する。またプリプレグ21iは硬化してCステージとなる。したがってこのような手法で形成した導電性ピラーは、塑性変形層を有している。
このように略円錐形状の導電性ピラーを形成し、この導電性ピラーをセミキュア状態のプリプレグを貫通させることにより層間接続を形成することができる。この方法では、絶縁層を介して積層された複数の導体層の層間接続を、穴あけ工程やメッキ工程を用いることなく形成することができる。したがって配線基板の製造の生産性を向上することができる。導電性ピラーの位置あわせについては、例えばX線により透視して行うようにしてもよい。
図8A、図8B、図8Cは本発明の配線基板の製造方法の別の例を説明するための図である。このように、導電性ピラー7Cの頭部の先鋭度をセミキュア状態のプリプレグを貫通する範囲で小さくするようにしてもよい。このようにすることにより、導電性ピラー7Cどうしが噛み合ったときの密着性が向上する。
ここでは導電性ピラーを用いて導体層と絶縁層との積層時に層間接続確立する手法について説明したが、本発明はこのような手法に限定されるものではない。例えば、工程数は増加するものの、絶縁層にスルーホールを形成し、このスルーホールに導電性樹脂を埋め込んだり、メッキ層を形成したりすることにより導電性ピラーを形成するようにしてもよい。
(実施例4)
図9、図10は本発明の配線基板の構成の別の例を概略的に示す図である。これらの図では線路とその遮蔽構造を例示している。
この配線基板は、線路31がそれぞれ絶縁層33、34を介して導体層35、36で挟み込むとともに、線路31に沿って絶縁層33、34に溝状のフォトビア37、38を配設し、このフォトビア33、34の表面に導体層35を形成することにより導体層35と導体層36とを層間接続している。
この例では導体層35、36は無電解メッキにより形成している。フォトビア37とフォトビア38とは重ねて形成することができないため、ここでは2つのフォトビアを相互にずらせて配設した。なお線路31の幅とフォトビアの径は同じでなくともよい。ここでは線路幅、溝状のフォトビア幅はともに約0.1mm〜約0.5mm程度に設定しているが、このようなパラメータは必要に応じて設定するようにすればよい。
図11は本発明の配線基板の構成の別の例を概略的に示す図である。
この図は図10のaa方向の断面構造に対応しているが、溝37、38の代わりに円形のフォトビア39を線路に沿って列設している。
このように通常用いられる円形のフォトビアを採用すると、シールドパターン2の幅をフォトビア径の約2倍に設定する必要がある。例えばいまフォトビア径を0.2mmに設定したとすると、シールドパターン2の幅は約0.4mm以上に設定する必要がある。
図12は本発明の配線基板の構成の別の例を概略的に示す図である。
この例は図9、図10に例示した本発明の配線基板の変形例であり、2段のフォトビア37、38のずらし方を変えた例である。この場合でもシールドパターン2の幅は図10、図11の例と同様に必要である。
このように本発明の配線基板では導体層35と導体層36とを層間接続する導体により、線路31のシールドを行うことができる。
図13は本発明の配線基板の構成のさらに別の例を概略的に示す図である。
この例では、絶縁層33、34を貫通するフォトビア40を形成し、このフォトビア40の内面に無電解メッキにより導体層41を配設している。
このような構成を採用することにより、シールドパターン2の幅を小さくすることができる。したがって、線路31のシールド構造をコンパクトにすることができる。
(実施例5)
上述のように本発明の配線基板によれば、配線基板の内層の線路をほぼ完全にシールドすることができる。このため線路の一部をシールドしないようにすれば、この線路の非シールド部分をアンテナとして用いることもできる。
図14、図15はこのようなアンテナを備えた本発明の配線基板の構造の例を模式的に示す図である。
簡単のため図示を省略しているが、導体層4、6は例えば図示しない導電性ピラー7S、シールドパターン2、あるいはフォトビア等により層間接続されている。したがってこの領域では線路31は3次元的に遮蔽されている。
一方、線路1の他の部分は遮蔽されておらず、この部分の長さLを電磁波の波長に応じて調節することにより(例えばλ/4、λ/2、5λ/8、3/4λ等)アンテナとして用いることができる。この場合線路にはアナログ信号が伝搬することになる。
このような構成を採用することにより配線基板内にアンテナを内蔵させることができる。また発信源のパターンの引き回しを容易にすることもできる。特に本発明の配線基板を携帯電話、PHS等の各種移動体通信端末に適用することにより、通信端末の小形化、軽量化を図ることができる。
(実施例6)
図16は本発明の配線基板の構成の例を概略的に示す図である。
この配線基板は、複数の配線層を絶縁層を介して積層した多層配線基板である。絶縁層としては、セラミクス材料から構成された第1の絶縁層51、52、53と、プリプレグ等の樹脂材料から構成された第2の絶縁層61、62、63とを組み合わせて用いている。すなわち、この配線基板はセラミクス基材50と樹脂基材60とを複合化したものである。この例ではアルミナからなる第1の絶縁層と、ガラスエポキシ系樹脂をガラスクロスに含浸させたプリプレグからなる第2の絶縁層とをそれぞれ3層ずつ積層している。樹脂基材の配線層は銅箔等をパターニングして、伝送線路、ビアランド、シールドパターン等のパターンにパターニングされている。
セラミクス基材50は同時焼成により形成され、配線層54、55を含む複数の配線層は例えばMo、W等からなる層間接続ビア56により層間接続されている。
一方樹脂基材60の配線層64、65、66との間、および配線層54と配線層66との間は、導電性樹脂からなる導電性ピラー67により層間接続されている。図17は導電性ピラー67の構造の例を概略的に示す図である。
この導電性ピラー67は、第2の絶縁層61、62、63を貫通して複数の配線層の層間接続を行っている。
図18は本発明の配線基板の製造方法の例を説明するための図である。
例えばまずセラミック基材50の配線層54上に略円錐形状を有する導電性ピラー67をスクリーン印刷等により形成する。
ついで形成した導電性ピラー67と配線層66とが対向するように、樹脂基材とセラミクス基材とを、セミキュア状態の第2の絶縁層63を介して配置する。
そして第2の絶縁層63を加熱して軟化させながらセラミクス基材と樹脂基材とをプレスする。このとき導電性ピラー67は軟化した第2の絶縁層63を貫通し、塑性変形しながら配線層66と接続する。またセミキュア状態だった第2の絶縁層63は、加熱によりCステージへと硬化する。
従来、このような導電性ピラー67による層間接続を形成する際には、例えばCステージの樹脂層62、61が、加熱、加圧により軟化してしまい、配線層65、66が変形してしまうことがあった。さらに、このような変形に起因して、層間接続の信頼性が低下したり、配線基板の生産性が低下したりするという問題もあった。
本発明の配線基板では、セラミクス基材の硬度が樹脂層の硬度よりも大きく設定している。このため、ベースとなる基材に第2の絶縁層を積層して配線基板の多層化を図る場合でも、このような配線層の変形を防止することができる。すなわちセラミクス材料は有機樹脂材料に比べて十分に堅いため、積層時にも導電性ピラーによる変形が生じることはない。そのため、層間接続抵抗を常時数mΩ以下という非常に信頼性のある接続を実現することができた。また、積層条件に余裕ができるため、生産性も向上する。
例えば、セラミクス基材50の硬度が樹脂よりも大きいので、加圧する際に基材の面に均一に圧力を印加することができる。したがって層間接続の信頼性を向上することができる。また配線基板の生産性も向上することができる。
さらに、従来、プリプレグのような樹脂材料を主体とした絶縁層のみを用いて多層の配線基板を製造しようとすると、コア(あるいはベース)となる基材の絶縁層を厚くしたり、軟化温度を高くしたりする必要があった。また接続信頼性を高めるために、コアとなる基材に形成する絶縁層の厚さに対して導電性ピラーの径を大きくしする必要があった。
これに対して本発明の配線基板では、硬度の大きいセラミクス材料を絶縁層の少なくとも一部に採用することにより、導電性ピラーを用いた層間接続の信頼性を向上することができる。これにより、樹脂からなる第2の絶縁層の厚さを薄くしたり、導電性ピラーの径を小さくすることができる。したがって高密度実装に対応した薄型の配線基板を提供することができる。
さらに、セラミクス基板は硬度は大きいが脆いという性質を有している。本発明の配線基板では樹脂基材がセラミクス基材に対するクッションの役割を果たし、セラミクス基材を保護することができる。
なお、コア基材となる絶縁層の硬度は、モース硬度で約3以上、あるいはビッカース硬度で約200以上であればよいことを発明者らは見出だした。セラミクスは、一般にビッカース硬度で約650以上であり、アルミナ等は1600程度である。また銅、鉄、ガラスはモース硬度でそれぞれ約3、約5〜約7、約4.5程度であり、いずれも本発明の配線基板の第1の絶縁層として用いることができる。
(実施例7)
図19は本発明の配線基板の構成の別の例を概略的に示す図である。
図16の例ではセラミクス基材50の片面に樹脂基材60を配設する構成を示したが、この例ではセラミクス基材50の両面に樹脂基材60を配設している。このような場合においても、本発明の配線基板では硬度が高く剛性の大きい基材層をベースまたはコアに用いているため、基材全体に均一な圧力を印加することができ、信頼性の高い配線基板を提供することができる。
またセラミクスは焼結体であるため、いくら研磨しても表面に微細な穴や凹凸がある。このセラミクスに薄膜積層する場合にはこのような凹凸や穴を埋める必要がある。本発明の配線基板では、セミキュア状態の樹脂材料により、セラミクス表面の凹凸、穴が自動的に埋まるので、生産性を向上することができる。また樹脂層のセラミクス表面の凹凸へのアンカリング効果により、複数の絶縁層どうしを強固に接合することができる。
なおこの実施例では、樹脂基材を積層するベースあるいはコアとなる基材としてセラミクス材料を絶縁層に用いた例を説明したが、本発明の配線基板はこれに限定されることなく、樹脂材料よりも硬度の大きい材料であれば用いることができる。このような材料として、例えば、ガラスや金属板等、さらに表面に絶縁層を有する金属板等をあげることができる。
本発明の配線基板では、ベース基材が例えばセラミクスのような高剛性の材料からなっているので、両面から積層しても内層のベース基材中の配線が変形しない。そのため、非常に多層の配線基板でも容易に形成することができる。一方、本発明による配線基板は上記の実施例にとらわれず、発明の主旨を逸脱しない範囲で種々変形が可能である。まず、実施例では同時焼成セラミクス基板を用いたが、これはセラミクス基材、積層セラミクス基板、ガラスセラミクス基材、ガラス基材、金属、メタルベース基板などでもよい。これは、積層する有機樹脂よりも硬度が高いベース基材を用いることで、本発明の配線基板が構成できるためである。
以上のように、本発明にかかわる配線基板においては、ベース基材が基本的に積層する材料より硬度が高いため、積層時にベース基材や積層する材料が必要以上に変形しない。そのため、この間の接続ビアの接続信頼性が高いという特徴がある。またそのため、積層条件に余裕がでて、量産に対応できるという効果がある。
また、ベース基材にセラミクススを利用した場合には次のような効果が新たに発生する。セラミクス基材は配線の多層化が容易であるため、ベース基材中に配線層を形成できる。積層する有機材料に形成された配線層の配線ピッチ(約0.1mm)よりも粗いピッチ(約0.2mm)ではあるが、容易に高多層の配線層が形成できるため、配線の微細化が必要な部分のみ積層する有機材料部分に形成すれば良くなる。また一方、近年では半導体装置の高速化に伴い、消費電力が増加して電源系の配線強化が叫ばれている。セラミクスをベース基材中に電源系のベタパターン層を構成することで、極めて安定な半導体装置への電源供給が行える。また、セラミクスス基材は硬質であるため、従来のプリント配線基板のように曲げに弱いということがない。つまりセラミクス自体が支持体となりうるので、面積が大きい基板であっても極めて信頼性が高く、大きなパッケージ基板としても有効となる。また反対に、セラミクス基材単独での配線基板と比べ、有機材料を積層するため、セラミクスの弱点である「脆い」ことをクッション材的な役割を持って改善することができる。
さらに、ベース基材に金属板を用いた場合には、次のような新たな効果が生まれる。近年の半導体の高速化に伴い、半導体装置の発熱に関する課題は重要な問題になっている。従来のプリント配線基板は、基本構成が有機材料であったため、熱伝導性が悪いという欠点があった。そのため、半導体装置のパッケージに直接ヒートシンクをあてていたので、ヒートシンクの高さがシステム機器の小型化の阻害要因となつていた。さらにヒートシンクの搭載のために、実装領域に制限が生じることもしばしばあった。本発明において、ベース基材が金属板を持つことによって、配線基板から熱を外部に逃がすことが可能となる。積層する有機材料部分の層間接続は、導電性ペースト材料で満たされたビアを用いている。電気的な層間の接続ばかりでなく、このビアをサーマルビアとして使用することによって、半導体装置からベース基材である金属板までの熱パスが確保でき、熱伝導性の良好な配線基板が構成できる。さらに、金属板を通常の配線基板領域から伸延し、ヒートスプレッダとしても利用できる。放熱は発熱源からの熱の移動と、外部への熱拡散が重要であり、その熱の移動と熱拡散を兼ね備えた構造が容易に構成できる。つまり、配線基板製造プロセスとして、ヒートシンクを一部に形成した金属板をベース基材にして、本発明に係わる有機材料での配線層を積層する事によって容易に形成することができる。また、このような金属板を配線層部分以外などで種々加工することによって、筐体、支持体なと配線基板単独以外の機能を付加することができるようになる。
(実施例8)
図20は本発明の半導体パッケージの構成の例を概略的に示す図である。
この半導体パッケージは上述した本発明の配線基板70に半導体素子71をフェースダウン型に実装したものである。
この配線基板70は、ベース基材72と樹脂基材60とを積層したものである。半導体素子は信号、電源等の端子73と、放熱のためのダミー端子74とを有しており、どちらも半田バンプ75により配線基板70の表面の配線層64と接続している。また半導体素子71と、配線基板70との間の間隙は、エポキシ系樹脂等の封止樹脂76により封止、保護されている。
また樹脂基材60の配線層の層間接続は前述同様に導電性ピラー67により行っているが、放熱のためのダミー端子74と接続した部分はサーマルビア67Tとして用いられている。このサーマルビア67Tはベース層である例えば銅などの金属板72と熱的に接続しており、半導体素子71の発熱を効果的に放散することができる。また金属板72の他の面にはヒートシンク77が配設され、放熱効率を向上している。
本発明の半導体パッケージでは、半導体装置を搭載する配線基板の一部に、樹脂基材よりも硬度の大きい金属、セラミクス等の基材を採用することにより、層間接続の信頼性を向上するとともに、配線基板の生産性を向上することができる。加えて、窒化アルミ等のセラミクス材料や、銅などの金属材料は熱伝導率が大きいので、半導体素子の動作により生じる熱を効果的に放散することができる。
図21は本発明の半導体パッケージの構成の別の例を概略的に示す図である。
この例ではベアチップ状態の半導体素子71に替えて、モールド樹脂あるいはセラミクスパッケージ等で封止された半導体パッケージ71bを搭載した構成を示している。このようにサーマルビア67Tは、封止された半導体パッケージの発熱の放散についても有効に用いることができる。
図22は本発明の半導体パッケージのさらに別の構成の例を概略的に示す図である。
この半導体パッケージでは、半導体素子上に、電気的な接続端子が2次元の格子状に配列している。またこの例では、ベース材72として、セラミクスや、ガラス、あるいは表面に薄い(約100μm以下程度)絶縁層を備えた金属板等の少なくとも表面が絶縁性を呈する基板を用いている。
このように導電性ピラー67を、硬度の大きいベース材72に付き当てることにより、信号端子72間の絶縁を確保することができる。また、導電性ピラー67を通じて半導体素子からの発熱を放散することができる。
図23は本発明の半導体パッケージの構成の別の例を概略的に示す図である。
この半導体パッケージはマルチチップモジュールであり、配線基板70上に実装された半導体素子71は、メタルキャップ78により気密封止されている。本発明の半導体パッケージでは、ベース基材72として硬度の大きい材料を選択して用いることにより、メタルキャップ78をベース基材72上に形成することができる。
図24は本発明の半導体パッケージの構成の別の例を概略的に示す図である。
この半導体パッケージでは、セラミクス基材、金属板等のベース材72の両面に樹脂基材を配設するとともに、電子部品を搭載している。この例では半導体素子71の反対側には電子部品としてチップコンデンサ78を搭載している。チップコンデンサは、半田、導電性樹脂等により配線基板上に搭載されている。
本発明の配線基板ではベース基材72の熱伝導率が大きいため、ヒュートシンク77の配設位置を半導体素子71の対向位置からずらすことができる。このため半導体パッケージの設計の自由度を向上することができる。
図25は本発明の半導体パッケージの構成のさらに別の例を概略的に示す図である。
この例では配線基板として、セラミクス基材50の両面に樹脂基材60を積層したものを用いている。このような構成を採用することにより、配線基板の両側を接続することもできる。またセラミクス基材50に、共通の電源プレーン、グランドプレーン等を配設するようにしてもよい。
またこの例では、半導体素子71の反対側には半導体素子79が搭載されている。この半導体素子79はボンディングワイヤ80により配線基板に接続されている。このように本発明の半導体パッケージでは、半導体素子、各種電子部品の実装の手法は必要に応じて選択するようにすればよい。
このようにプリプレグなどの樹脂層よりも硬度の大きい基材をベース材またはコア材として採用するとともに、樹脂基材の配線層の層間接続に導電性ピラーを用いる本発明の配線基板を半導体パッケージに適用することにより、半導体パッケージの信頼性を向上することができる。また、半導体パッケージの設計の自由度を向上することもできる。
なお樹脂層よりも硬度の大きい基材をベース材またはコア材として採用した本発明の配線基板に、前述した線路の遮蔽構造を組み合わせるようにしてもよい。
産業上の利用可能性
以上説明したように、本発明の配線基板によれば配線基板の内層の配線層の線路の周囲を360°にわたって効果的にシールドすることができる。これにより、例えば線路からの不要な輻射に起因する悪影響が、配線基板内の他の線路、配線基板に搭載された電子部品、あるいは配線基板の外側へ及ぶのを防ぐことができる。また線路Lへの、これらの部分からの悪影響も排除することができる。
また本発明の配線基板によれば、ベース材あるいはコア材として、プリプレグ等の樹脂材よりも硬度の大きな材料を採用することにより、導電性ピラーによる層間接続の信頼性を向上することができる。また、樹脂層の厚さを薄くし、さらに導電性ピラーの径を小さくすることができる。したがって配線基板を薄くすることができると同時に、実装密度を高めることができる。
本発明の配線基板は、複数の配線層と複数の絶縁層とを積層した多層配線基板において、前記絶縁層を介して対向した前記配線層の層間接続は導電性ピラーにより行われ、前記絶縁層のうち少なくとも1層はセラミクス材料からなる構成を採用している。
例えばコアセラミクスプリント配線に代表される本発明の配線基板を、例えば従来のD/C基板(薄膜/セラミクス基板)と比較した場合、以下のような利点がある。
まず、セラミクスではいくら表面を研磨しても、焼結体であるために表面に微少な穴がある。スパッタ、蒸着などにより形成する薄膜では1層1層の厚みが薄いので、セラミクス表面のグレインレベルの凹凸を埋める工程が必要になるが、本発明の配線基板では、プリプレグ等の樹脂のBステージ化と圧力による積層のため積層時に穴が自動的に埋まる。
また、セラミクス基板上に薄膜配線層を形成する場合、導体層と絶縁層を交互に1層1層積み重ねて形成するために高コストとなってしまう。本発明の配線基板では、通常のプリント配線板の製造方法に準じた方法で製造することができ、そのためコストを大きく低減することができる。
さらに、セラミクス基板上に薄膜配線層を形成する場合、セラミクス基材の表裏面のうちで片面づつ、あるいは片面のみしか薄膜配線層を形成することができない。これに対して本発明の配線基板では、表裏面同時に作成することができるので、多層化が容易であり、生産性を大きく向上することができる。しかも本発明の配線基板では、ベース材、あるいはコア材の硬度が高いので配線基板の全面にわたって均一に加圧することができ、導電性ピラーによる接続信頼性は高いものとなる。このことは、特に配線基板の面積が大きい場合には顕著である。
このような観点からセラミクス基板上に薄膜配線層を形成するタイプの配線基板と、本発明の配線基板の製造コストを比較してみると、全体として数十分の1から数百分の1にまで製造コストを低減することができる。
つぎに、本発明の配線基板と、セラミクス基材のフレキシブル基板を積み重ねたタイプの配線基板とを比較する。
ベース材に追加する層をフレキシブル配線板にし、コアのセラミクス基板に積み重ねるとしても、それには何らかの接続が必要となる。本発明ではセラミクス層とフレキシブル基板とをプリプレグを介して接続することができるので、生産性が高い構造である。
また、フレキシブル配線板はせいぜい2層程度しか追加層としてコアセラミクスに積層できないが、本発明の配線基板では、プリプレグとフレキシブル基板とを必要に応じて組み合わせることにより、さらなる多層化を容易に行うことができる。
またプリプレグ等の樹脂基板は、フレキシブル配線板よりも安価であり、配線基板全体のコストを低減することもできる。
他のビルドアップ基板と比較した場合でも、コア材として樹脂基板を用いた場合には構造強度などに課題がある。さらに、本発明ではコア材料として、セラ身クス、金属等の熱伝導率の高い材料を用いることにより、横方向の熱伝導率をも向上し、熱を配線基板全体から均等に逃すことができる。
また、セラミクスは高誘電率なので、電源系のインピーダンスを下げたり、電源変動を小さくするバイパスコンデンサなどを本発明の配線基板のコアセラミクス基板内に内臓させることができる。したがって配線基板の高機能化、多機能化にも対応することができる。
Claims (22)
- 伝送線路と、
前記伝送線路に沿って前記伝送線路の上下に配設された二枚の遮蔽板と、
前記伝送線路に沿って前記伝送線路の両側に配設され、前記二枚の遮蔽板間を電気的に接続する導電性部材であって、前記二枚の遮蔽板間に、複数の略円錐型導電性ピラーを、前記遮蔽板面の垂直方向に関して一つずつ上下反転させつつ一列に配設した形状の導電性部材と、
前記伝送線路と前記遮蔽板、及び前記導電性部材との間に配設された絶縁層と、
を具備することを特徴とする配線基板。 - 前記1記載の配線基板であって、前記導電性部材は、隣接する前記略円錐型導電性ピラーどうしがその表面部分で接触した形状を備えていることを特徴とする。
- 前記1記載の配線基板であって、前記導電性部材は、隣接する前記略円錐型導電性ピラーどうしが所定の距離離間配設された形状を備えていることを特徴とする。
- 伝送線路と、
前記伝送線路に沿って前記伝送線路の上下に配設された二枚の遮蔽板と、
前記伝送線路と前記遮蔽板との間に配設された絶縁層と、
前記伝送線路に沿って前記伝送線路の両側に配設され、前記二枚の遮蔽板間を電気的に接続する導電性部材であって、
前記二枚の遮蔽板の対応する位置に、複数の略円錐型ピラーを一列に配設し、この二枚の遮蔽板間に前記絶縁層を挟持した状態で前記二枚の遮蔽板をプレスして前記略円錐型ピラーを前記絶縁層に貫通せしめ、それにより少なくとも前記略円錐型ピラーの先端とこの先端と対向する遮蔽板間とを接触させるように形成された導電性部材と、
を具備することを特徴とする配線基板。 - 前記4記載の配線基板であって、前記導電性部材は、隣接する前記導電性ピラーどうしがその表面部分で接触した形状を備えていることを特徴とする。
- 前記4記載の配線基板であって、前記導電性部材は、隣接する前記導電性ピラーどうしが所定の距離離間配設された形状を備えていることを特徴とする。
- 第1の導体板のシールドパターン形成部上に複数の略円錐型導電性ピラーを形成する工程と、
第2の導体板のシールドパターン形成部上に複数の略円錐型導電性ピラーを形成する工程と、
前記第1の導体板と第2の導体板との間に基板中間体を挟持して押圧し、前記略円錐型導電性ピラーを介して前記第1の導体板と前記第2の導体板との間を電気的に接続する工程と、
前記基板中間体を硬化する工程と、
を具備することを特徴とする配線基板の製造方法。 - 第1の導体板のシールドパターン形成部上に複数の第1の略円錐型導電性ピラーを形成する工程と、
第2の導体板上に複数の第2の略円錐型導電性ピラーを形成する工程と、
前記第1の導体板と第2の導体板との間に第1の基板中間体を挟持して押圧し、前記第1、第2の略円錐型導電性ピラーを介して前記第1の導体板と前記第2の導体板との間を電気的に接続する工程と、
前記第2の導体板を伝送線路とシールドパターンとに形成する工程と、
前記第2の導電板によるシールドパターン上に複数の第3の略円錐型導電性ピラーを形成する工程と、
第3の導体板のシールドパターン形成部上に複数の第4の略円錐型導電性ピラーを形成する工程と、
前記第1の基板中間体の前記伝送線路の側と前記第3の導体板との間に第2の基板中間体を挟持して押圧し、前記第3、第4の略円錐型導電性ピラーを介して前記第2の導電板によるシールドパターンと前記第3の導体板との間を電気的に接続する工程と、
前記第2の基板中間体を硬化する工程と、
を具備することを特徴とする配線基板の製造方法。 - 前記8記載の製造方法であって、前記第1、第2、または第3の導体板上に前記第1、第2、または第4の略円錐型導電性ピラーを形成する工程、および前記第2の導電板によるシールドパターン上に複数の第3の略円錐型導電性ピラーを形成する工程は、前記第1、第2、第3、または第4の略円錐型導電性ピラーどうしを緊密に配設する工程であることを特徴とする。
- 前記8記載の製造方法であって、前記第1、第2、または第3の導体板上に前記第1、第2、または第4の略円錐型導電性ピラーを形成する工程、および前記第2の導電板によるシールドパターン上に複数の第3の略円錐型導電性ピラーを形成する工程は、前記第1、第2、第3、または第4の略円錐型導電性ピラーどうしを所定距離離間して配設する工程であることを特徴とする。
- 第1の面と第2の面とを有する第1の導体層と、
前記第1の導電層の前記第1の面上に位置し、かつ、前記第1の導体層から離間してその厚み方向に貫通溝または貫通孔を有する第1の絶縁層と、
前記第1の導体層の前記第1の面と前記第1の絶縁層を介して対向した第2の導体層と、
前記第1の導電層の前記第2の面上に位置し、かつ、前記第1の導体層から離間してかつ前記第1の絶縁層の前記貫通溝または貫通孔とは水平方向に位置ずれしてその厚み方向に貫通溝または貫通孔を有する第2の絶縁層と、
前記第1の導体層の前記第2の面と前記第2の絶縁層を介して対向した第3の導体層と、
前記第1の絶縁層の前記貫通溝内面または貫通孔内面および前記第2の絶縁層の前記貫通溝内面または貫通孔内面に形成され、前記第2の導体層と前記第3の導体層とを導通させる第4の導体層と
を具備したことを特徴とする配線基板。 - 第1の面と第2の面とを有する伝送線路と、
前記伝送線路の前記第1の面上に位置し、かつ、前記伝送線路から離間してその厚み方向に貫通溝を有する第1の絶縁層と、
前記伝送線路の前記第1の面と前記第1の絶縁層を介して対向した第1の導体層と、
前記伝送線路の前記第2の面上に位置し、かつ、前記伝送線路から離間してかつ前記第1の絶縁層の前記貫通溝と重なるように形成された貫通溝を有する第2の絶縁層と、
前記伝送線路の前記第2の面と前記第2の絶縁層を介して対向した第2の導体層と、
前記第1の絶縁層の前記貫通溝内面および前記第2の絶縁層の前記貫通溝内面に一体構造で形成され、前記第1の導体層と前記第2の導体層とを導通させる第3の導体層と、
を具備したことを特徴とする配線基板。 - 第1の硬度を有する第1の基板と、
前記第1の基板と直接プレス積層され、前記第1の硬度よりも小さい第2の硬度を有する第2の基板と、
前記第2の基板を貫通して塑性変形させ配設された導電性ピラーと
を具備することを特徴とする配線基板。 - 前記13記載の配線基板であって、前記第2の基板は前記第1の基板の両面に直接積層されていることを特徴とする。
- 前記13記載の配線基板であって、前記第1の基板がセラミック基板であり、前記第2の基板が樹脂製基板であることを特徴とする。
- 前記13記載の配線基板であって、前記第1の基板がガラスからなることを特徴とする。
- 前記13記載の配線基板であって、前記第1の基板は表面が絶縁性物質により被覆された金属板であることを特徴とする。
- 前記17記載の配線基板であって、前記第1の導電性ピラーと電気的に独立に配設され、前記金属板と熱的に接続された導電性ピラーを更に具備したことを特徴とする。
- 前記13記載の配線基板であって、前記第1の基板はその表面に微細な凹凸を有し、前記第2の基板は前記第1の基板の前記凹凸と嵌合していることを特徴とする。
- 前記13記載の配線基板であって、前記第1の基板の熱伝導率は、前記第2の基板の熱伝導率よりも大きいことを特徴とする。
- 配線基板上に半導体素子を搭載する半導体パッケージにおいて、前記配線基板は、
半導体チップ用放熱パッドが片面に形成された第1の基板と、
前記第1基板の前記放熱パッドが形成された面と反対側の面に直接積層され、前記第1の基板より高い熱伝導率を有する第2の基板と、
前記第1の基板を貫通して塑性変形させて前記放熱パッドと前記第2の基板との間を熱的に接続する熱伝導性ピラーと、
を具備することを特徴とする半導体パッケージ。 - 第1の硬度を有する第1の基板の第1の面に第1のビアランドを有する第1の配線層を形成する工程と、
前記第1のビアランド上に、前記第1の硬度よりも小さな第2の硬度を有し、略円錐形状を有する導電性ピラーを形成する工程と、
第1の面に第2のビアランドを有する第2の配線層が配設された、前記第1の硬度よりも小さな第3の硬度を有する第2の基板の前記第1の面と、前記第1の基板の第1の面とを未硬化のプリプレグを介して対向配置する工程と、
前記第1の基板、前記プリプレグ及び第2の基板を厚さ方向にプレスして前記導電性ピラーを前記プリプレグに貫通させて塑性変形させ、それにより前記第1のビアランドと前記第2のビアランドとを電気的に接続する工程と、
前記プリプレグを硬化する工程と、
を具備することを特徴とする配線基板の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9921697 | 1997-04-16 | ||
PCT/JP1998/001748 WO1998047331A1 (fr) | 1997-04-16 | 1998-04-16 | Tableau de connexions, son procede de fabrication et boitier de semi-conducteur |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3687041B2 true JP3687041B2 (ja) | 2005-08-24 |
Family
ID=14241473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54374698A Expired - Fee Related JP3687041B2 (ja) | 1997-04-16 | 1998-04-16 | 配線基板、配線基板の製造方法、および半導体パッケージ |
Country Status (4)
Country | Link |
---|---|
US (1) | US6353189B1 (ja) |
JP (1) | JP3687041B2 (ja) |
KR (1) | KR100371877B1 (ja) |
WO (1) | WO1998047331A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101361828B1 (ko) * | 2007-09-03 | 2014-02-12 | 삼성전자주식회사 | 반도체 디바이스, 반도체 패키지, 스택 모듈, 카드, 시스템및 반도체 디바이스의 제조 방법 |
US11432396B2 (en) | 2020-03-02 | 2022-08-30 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and antenna module comprising the same |
Families Citing this family (128)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6703565B1 (en) | 1996-09-06 | 2004-03-09 | Matsushita Electric Industrial Co., Ltd. | Printed wiring board |
US6565954B2 (en) | 1998-05-14 | 2003-05-20 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method of manufacturing the same |
SG86345A1 (en) | 1998-05-14 | 2002-02-19 | Matsushita Electric Ind Co Ltd | Circuit board and method of manufacturing the same |
JP2001015920A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | 多層プリント配線板及びその製造方法 |
JP2001203470A (ja) | 2000-01-21 | 2001-07-27 | Toshiba Corp | 配線基板、半導体パッケージ、および半導体装置 |
JP2001291802A (ja) * | 2000-04-06 | 2001-10-19 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法ならびに半導体装置 |
JP3384995B2 (ja) * | 2000-05-18 | 2003-03-10 | 株式会社ダイワ工業 | 多層配線基板及びその製造方法 |
JP2002050716A (ja) * | 2000-08-02 | 2002-02-15 | Dainippon Printing Co Ltd | 半導体装置及びその作製方法 |
US6518514B2 (en) * | 2000-08-21 | 2003-02-11 | Matsushita Electric Industrial Co., Ltd. | Circuit board and production of the same |
JP4332634B2 (ja) * | 2000-10-06 | 2009-09-16 | Tdk株式会社 | 積層型電子部品 |
US6512183B2 (en) * | 2000-10-10 | 2003-01-28 | Matsushita Electric Industrial Co., Ltd. | Electronic component mounted member and repair method thereof |
JP3511172B2 (ja) * | 2001-03-30 | 2004-03-29 | 富士通カンタムデバイス株式会社 | 高周波半導体装置 |
JP3840921B2 (ja) * | 2001-06-13 | 2006-11-01 | 株式会社デンソー | プリント基板のおよびその製造方法 |
JP2003023250A (ja) * | 2001-07-06 | 2003-01-24 | Denso Corp | 多層基板のおよびその製造方法 |
TW550997B (en) * | 2001-10-18 | 2003-09-01 | Matsushita Electric Ind Co Ltd | Module with built-in components and the manufacturing method thereof |
US20030127727A1 (en) * | 2002-01-09 | 2003-07-10 | Nitto Denko Corporation | Thermally conductive sheet and semiconductor device using same |
JP2003264253A (ja) * | 2002-03-12 | 2003-09-19 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US6908845B2 (en) * | 2002-03-28 | 2005-06-21 | Intel Corporation | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
US6848177B2 (en) * | 2002-03-28 | 2005-02-01 | Intel Corporation | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
US20030183943A1 (en) * | 2002-03-28 | 2003-10-02 | Swan Johanna M. | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
US20030188889A1 (en) * | 2002-04-09 | 2003-10-09 | Ppc Electronic Ag | Printed circuit board and method for producing it |
US6734472B2 (en) * | 2002-04-25 | 2004-05-11 | Synplicity, Inc. | Power and ground shield mesh to remove both capacitive and inductive signal coupling effects of routing in integrated circuit device |
US7739624B2 (en) * | 2002-07-29 | 2010-06-15 | Synopsys, Inc. | Methods and apparatuses to generate a shielding mesh for integrated circuit devices |
US7943436B2 (en) * | 2002-07-29 | 2011-05-17 | Synopsys, Inc. | Integrated circuit devices and methods and apparatuses for designing integrated circuit devices |
JP3976089B2 (ja) * | 2002-08-09 | 2007-09-12 | 株式会社リコー | 半導体集積回路装置及びその製造方法 |
US7109830B2 (en) * | 2002-08-26 | 2006-09-19 | Powerwave Technologies, Inc. | Low cost highly isolated RF coupler |
WO2004064465A1 (ja) * | 2003-01-14 | 2004-07-29 | Matsushita Electric Industrial Co., Ltd. | 回路基板およびその製造方法 |
US7209368B2 (en) * | 2003-01-30 | 2007-04-24 | Endicott Interconnect Technologies, Inc. | Circuitized substrate with signal wire shielding, electrical assembly utilizing same and method of making |
JP2004282033A (ja) * | 2003-02-28 | 2004-10-07 | Ngk Spark Plug Co Ltd | 樹脂製配線基板 |
JP4181510B2 (ja) * | 2003-02-28 | 2008-11-19 | 日本特殊陶業株式会社 | 樹脂製配線基板 |
JP3831353B2 (ja) * | 2003-03-27 | 2006-10-11 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
JP4413533B2 (ja) * | 2003-05-30 | 2010-02-10 | クローバー電子工業株式会社 | 多層配線基板 |
US7321167B2 (en) * | 2003-06-04 | 2008-01-22 | Intel Corporation | Flex tape architecture for integrated circuit signal ingress/egress |
US20040258841A1 (en) * | 2003-06-19 | 2004-12-23 | Casey John F. | Methods for depositing a thickfilm dielectric on a substrate |
US7022251B2 (en) * | 2003-06-19 | 2006-04-04 | Agilent Technologies, Inc. | Methods for forming a conductor on a dielectric |
US6953698B2 (en) * | 2003-06-19 | 2005-10-11 | Agilent Technologies, Inc. | Methods for making microwave circuits |
KR20030074582A (ko) * | 2003-09-03 | 2003-09-19 | 학교법인 한국정보통신학원 | 초고주파 다층회로 구조 및 제작 방법 |
US7186924B2 (en) * | 2003-10-21 | 2007-03-06 | International Business Machines Corporation | Dielectric structure for printed circuit board traces |
JP4303563B2 (ja) * | 2003-11-12 | 2009-07-29 | 大日本印刷株式会社 | 電子装置および電子装置の製造方法 |
JP2005191100A (ja) * | 2003-12-24 | 2005-07-14 | Shinko Electric Ind Co Ltd | 半導体基板及びその製造方法 |
WO2005067359A1 (ja) * | 2003-12-26 | 2005-07-21 | Murata Manufacturing Co., Ltd. | セラミック多層基板 |
US20050156693A1 (en) * | 2004-01-20 | 2005-07-21 | Dove Lewis R. | Quasi-coax transmission lines |
US20050156692A1 (en) * | 2004-01-20 | 2005-07-21 | Dove Lewis R. | Double density quasi-coax transmission lines |
US7014784B2 (en) * | 2004-03-03 | 2006-03-21 | Agilent Technologies, Inc. | Methods and apparatus for printing conductive thickfilms over thickfilm dielectrics |
FI20040592A (fi) * | 2004-04-27 | 2005-10-28 | Imbera Electronics Oy | Lämmön johtaminen upotetusta komponentista |
GR1004980B (el) * | 2004-05-07 | 2005-09-09 | Γεωργιος Σεργιαδης | Συστημα ενσωματωσης και διασυνδεσης φωτοβολταικων στοιχειων σε υαλοπετασματα ή αλλα δομικα στοιχεια. |
JP4536430B2 (ja) * | 2004-06-10 | 2010-09-01 | イビデン株式会社 | フレックスリジッド配線板 |
US7316509B2 (en) * | 2004-06-30 | 2008-01-08 | Intel Corporation | Apparatus for electrical and optical interconnection |
JP4746852B2 (ja) * | 2004-06-30 | 2011-08-10 | ソニーケミカル&インフォメーションデバイス株式会社 | 伝送ケーブルの製造方法 |
US7145083B2 (en) * | 2004-07-13 | 2006-12-05 | Nortel Networks Limited | Reducing or eliminating cross-talk at device-substrate interface |
US7309838B2 (en) * | 2004-07-15 | 2007-12-18 | Oki Electric Industry Co., Ltd. | Multi-layered circuit board assembly with improved thermal dissipation |
CN1731915B (zh) * | 2004-08-04 | 2010-11-10 | 冲电气工业株式会社 | 多层电路板装置 |
US7317255B2 (en) * | 2004-09-30 | 2008-01-08 | Kyocera Wireless Corp. | Reliable printed wiring board assembly employing packages with solder joints |
JP4608297B2 (ja) * | 2004-12-06 | 2011-01-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 積層配線基板の製造方法 |
JP4433298B2 (ja) * | 2004-12-16 | 2010-03-17 | パナソニック株式会社 | 多段構成半導体モジュール |
GB2441265B (en) * | 2005-06-16 | 2012-01-11 | Imbera Electronics Oy | Method for manufacturing a circuit board structure, and a circuit board structure |
TWI283152B (en) * | 2005-06-20 | 2007-06-21 | Phoenix Prec Technology Corp | Structure of circuit board and method for fabricating the same |
JP2007059184A (ja) * | 2005-08-24 | 2007-03-08 | Citizen Electronics Co Ltd | キーシートモジュール |
KR100875625B1 (ko) * | 2005-11-14 | 2008-12-24 | 티디케이가부시기가이샤 | 복합 배선 기판 및 그 제조 방법 |
JP2007227881A (ja) * | 2005-11-14 | 2007-09-06 | Tdk Corp | 複合配線基板及びその製造方法 |
KR100722739B1 (ko) * | 2005-11-29 | 2007-05-30 | 삼성전기주식회사 | 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법 |
KR100762395B1 (ko) * | 2006-04-10 | 2007-10-02 | 엘지전자 주식회사 | 고주파 임피던스 매칭이 가능한 인쇄회로기판 및 그 제조방법 |
CN101433132B (zh) * | 2006-05-02 | 2012-07-04 | 富多电子公司 | 一种屏蔽的柔性电路及其形成方法、柔性电缆 |
US7645941B2 (en) * | 2006-05-02 | 2010-01-12 | Multi-Fineline Electronix, Inc. | Shielded flexible circuits and methods for manufacturing same |
JP5165859B2 (ja) * | 2006-06-14 | 2013-03-21 | 日本特殊陶業株式会社 | 複合基板 |
JP4790558B2 (ja) * | 2006-10-02 | 2011-10-12 | 日東電工株式会社 | 配線回路基板の製造方法 |
JP4919755B2 (ja) * | 2006-10-02 | 2012-04-18 | 日東電工株式会社 | 配線回路基板および電子機器 |
JP4963981B2 (ja) * | 2007-02-19 | 2012-06-27 | 住友電気工業株式会社 | フレキシブルプリント配線板 |
KR100851065B1 (ko) * | 2007-04-30 | 2008-08-12 | 삼성전기주식회사 | 전자기 밴드갭 구조물 및 인쇄회로기판 |
CN101321430B (zh) * | 2007-06-04 | 2010-11-10 | 鸿富锦精密工业(深圳)有限公司 | 电路板组件及其制造方法 |
JP2009105212A (ja) * | 2007-10-23 | 2009-05-14 | Toshiba Corp | プリント配線板および電子機器 |
KR100898247B1 (ko) * | 2007-10-24 | 2009-05-18 | 주식회사 동부하이텍 | 반도체형 rf소자 |
US8309864B2 (en) * | 2008-01-31 | 2012-11-13 | Sanyo Electric Co., Ltd. | Device mounting board and manufacturing method therefor, and semiconductor module |
US8028406B2 (en) * | 2008-04-03 | 2011-10-04 | International Business Machines Corporation | Methods of fabricating coplanar waveguide structures |
DE102008023130B3 (de) * | 2008-05-09 | 2009-12-31 | Eads Deutschland Gmbh | Vorrichtung zur Kontaktierung eines T/R-Moduls mit einer Testeinrichtung |
CN102090159B (zh) * | 2008-07-16 | 2013-07-31 | 揖斐电株式会社 | 刚挠性电路板以及其电子设备 |
US8242375B2 (en) * | 2008-09-18 | 2012-08-14 | United Technologies Corporation | Conductive emissions protection |
FI20095110A0 (fi) | 2009-02-06 | 2009-02-06 | Imbera Electronics Oy | Elektroniikkamoduuli, jossa on EMI-suoja |
US8134086B2 (en) * | 2009-02-17 | 2012-03-13 | Lockheed Martin Corporation | Electrical isolating structure for conductors in a substrate |
EP2410827B1 (en) | 2009-03-19 | 2018-09-19 | Murata Manufacturing Co., Ltd. | Circuit board and mother laminated body |
KR101473267B1 (ko) * | 2009-04-02 | 2014-12-16 | 가부시키가이샤 무라타 세이사쿠쇼 | 회로 기판 |
US20100307798A1 (en) * | 2009-06-03 | 2010-12-09 | Izadian Jamal S | Unified scalable high speed interconnects technologies |
US8212634B2 (en) * | 2009-06-04 | 2012-07-03 | International Business Machines Corporation | Vertical coplanar waveguide with tunable characteristic impedance design structure and method of fabricating the same |
TWI387407B (zh) * | 2009-06-10 | 2013-02-21 | Htc Corp | 軟式印刷電路板其及組成方法 |
JP2011014656A (ja) * | 2009-06-30 | 2011-01-20 | Toshiba Corp | 電子機器およびフレキシブルプリント配線板 |
JP4825286B2 (ja) * | 2009-08-07 | 2011-11-30 | ナミックス株式会社 | 多層配線板の製造方法 |
US8288657B2 (en) * | 2009-10-12 | 2012-10-16 | International Business Machines Corporation | Noise coupling reduction and impedance discontinuity control in high-speed ceramic modules |
US8946904B2 (en) * | 2010-08-27 | 2015-02-03 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Substrate vias for heat removal from semiconductor die |
JP2012142511A (ja) * | 2011-01-06 | 2012-07-26 | Fujitsu Component Ltd | 高速信号伝送用基板 |
US8351221B2 (en) * | 2011-01-14 | 2013-01-08 | Rf Micro Devices, Inc. | Stacked shield compartments for electronic components |
US9949360B2 (en) * | 2011-03-10 | 2018-04-17 | Mediatek Inc. | Printed circuit board design for high speed application |
US10485095B2 (en) * | 2011-03-10 | 2019-11-19 | Mediatek, Inc. | Printed circuit board design for high speed application |
CN103460823B (zh) * | 2011-04-13 | 2016-08-17 | 株式会社村田制作所 | 柔性多层基板 |
US20130002375A1 (en) * | 2011-07-01 | 2013-01-03 | Mediatek Inc. | Transmission line structure with low crosstalk |
ITMI20111416A1 (it) | 2011-07-28 | 2013-01-29 | St Microelectronics Srl | Circuito integrato dotato di almeno una antenna integrata |
EP2833714A1 (en) | 2012-03-01 | 2015-02-11 | The State of Israel - Ministry of Agriculture & Rural Development, Agricultural Research Organization (ARO) (Volcani Center) | Male sterile garlic plants, hybrid offspring of same and methods of generating and using same |
US9312593B2 (en) | 2012-05-30 | 2016-04-12 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic structure with novel transmission lines |
US20130322029A1 (en) * | 2012-05-30 | 2013-12-05 | Dror Hurwitz | Multilayer electronic structure with integral faraday shielding |
KR101420520B1 (ko) | 2012-11-07 | 2014-07-17 | 삼성전기주식회사 | 인쇄회로기판 및 이의 제조방법 |
US9362606B2 (en) * | 2013-08-23 | 2016-06-07 | International Business Machines Corporation | On-chip vertical three dimensional microstrip line with characteristic impedance tuning technique and design structures |
DE102013226513A1 (de) * | 2013-12-18 | 2015-06-18 | Zf Friedrichshafen Ag | Leiterplatte, Verfahren zum Herstellen derselben und Leiterplattenvorrichtung |
DE102014207174A1 (de) * | 2014-04-15 | 2015-10-29 | Siemens Aktiengesellschaft | Kurzschlussvorrichtung zum automatischen Kurzschließen eines Transistors und Verfahren zu einem solchen Kurzschließen |
JP2015211204A (ja) * | 2014-04-30 | 2015-11-24 | イビデン株式会社 | 回路基板及びその製造方法 |
CN105207011A (zh) * | 2014-06-30 | 2015-12-30 | 广迎工业股份有限公司 | 高频信号处理方法 |
US20160007445A1 (en) * | 2014-07-04 | 2016-01-07 | Kuang Ying Computer Equipment Co., Ltd. | High-frequency signal processing method |
US9350062B2 (en) * | 2014-08-12 | 2016-05-24 | Anaren, Inc. | Stress relieved high power RF circuit |
TW201519720A (zh) * | 2014-09-19 | 2015-05-16 | Kuang Ying Comp Equipment Co | 高頻印刷電路板堆疊結構 |
DE102014114252A1 (de) * | 2014-09-30 | 2016-03-31 | Sonderbau Simmet Kabeltechnik GmbH | Elektrisches Bauteil mit einem Eingriffselement |
CA2913777A1 (en) * | 2014-12-15 | 2016-06-15 | University Of Windsor | Shielded rf transmission lines in low temperature co-fired ceramic constructs and method of making same |
CN106469711B (zh) * | 2015-08-14 | 2019-01-22 | 恒劲科技股份有限公司 | 封装基板及其制作方法 |
TWI559465B (zh) * | 2015-08-14 | 2016-11-21 | 恆勁科技股份有限公司 | 封裝基板及其製作方法 |
WO2017150611A1 (ja) * | 2016-03-02 | 2017-09-08 | 株式会社村田製作所 | モジュール部品、モジュール部品の製造方法、及び多層基板 |
CN106356360B (zh) * | 2016-10-24 | 2019-03-01 | 华为技术有限公司 | 一种封装基板及其制作方法、集成电路芯片 |
KR102410197B1 (ko) * | 2017-06-13 | 2022-06-17 | 삼성전자주식회사 | 전송 손실을 줄이기 위한 회로 기판 및 이를 구비한 전자 장치 |
US10238018B1 (en) * | 2017-09-10 | 2019-03-19 | Apple Inc. | Shield structures with reduced spacing between adjacent insulation components and systems and methods for making the same |
EP3707970A1 (en) | 2017-11-10 | 2020-09-16 | Raytheon Company | Additive manufacturing technology (amt) faraday boundaries in radio frequency circuits |
JP6976433B2 (ja) | 2017-11-10 | 2021-12-08 | レイセオン カンパニー | アディティブ製造技術(amt)低プロファイル放射器 |
US11289814B2 (en) | 2017-11-10 | 2022-03-29 | Raytheon Company | Spiral antenna and related fabrication techniques |
WO2019094477A1 (en) * | 2017-11-10 | 2019-05-16 | Raytheon Company | Millimeter wave transmission line architecture |
CN110085572B (zh) * | 2018-01-26 | 2024-03-08 | 住友电气工业株式会社 | 用于光接收器模块的封装部 |
WO2019168992A1 (en) | 2018-02-28 | 2019-09-06 | Raytheon Company | Snap-rf interconnections |
KR102406488B1 (ko) | 2018-02-28 | 2022-06-08 | 레이던 컴퍼니 | 적층 제조 기술 낮은 프로파일 신호 분배기 |
JP2020043219A (ja) * | 2018-09-11 | 2020-03-19 | ソニーセミコンダクタソリューションズ株式会社 | 回路基板、半導体装置、および、電子機器 |
JP7031955B2 (ja) * | 2019-09-10 | 2022-03-08 | Fict株式会社 | 回路基板の製造方法 |
CN113747654B (zh) | 2020-05-27 | 2023-08-04 | 宏启胜精密电子(秦皇岛)有限公司 | 柔性电路板及其制作方法 |
WO2022255128A1 (ja) * | 2021-06-03 | 2022-12-08 | 株式会社村田製作所 | 多層基板、多層基板の製造方法及び電子機器 |
US20230053890A1 (en) * | 2021-08-17 | 2023-02-23 | International Business Machines Corporation | Ultrahigh isolation stripline circuit |
US11818833B2 (en) * | 2021-11-15 | 2023-11-14 | Unimicron Technology Corp. | Circuit board structure |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0391993A (ja) | 1989-09-04 | 1991-04-17 | Fujitsu Ltd | 多層プリント配線板の内層ずれ測定方法 |
JPH0462993A (ja) | 1990-07-02 | 1992-02-27 | Mitsubishi Electric Corp | 多層プリント配線板の製造方法 |
US5048178A (en) | 1990-10-23 | 1991-09-17 | International Business Machines Corp. | Alignment--registration tool for fabricating multi-layer electronic packages |
JPH04267586A (ja) * | 1991-02-22 | 1992-09-24 | Nec Corp | 同軸配線パターンおよびその形成方法 |
JPH04352385A (ja) | 1991-05-29 | 1992-12-07 | Toppan Printing Co Ltd | 多層プリント基板のピンレスレイアップシステム |
JP3059568B2 (ja) * | 1992-01-23 | 2000-07-04 | 古河電気工業株式会社 | 多層プリント回路基板の製造方法 |
JPH05299878A (ja) | 1992-04-17 | 1993-11-12 | Nippondenso Co Ltd | 多層配線基板 |
CA2109687A1 (en) * | 1993-01-26 | 1995-05-23 | Walter Schmidt | Method for the through plating of conductor foils |
EP0647090B1 (en) * | 1993-09-03 | 1999-06-23 | Kabushiki Kaisha Toshiba | Printed wiring board and a method of manufacturing such printed wiring boards |
JPH0799397A (ja) * | 1993-09-29 | 1995-04-11 | Toshiba Corp | プリント板構造 |
JP2586396B2 (ja) | 1993-12-16 | 1997-02-26 | 日本電気株式会社 | 多層基板積層装置 |
JPH0878912A (ja) | 1994-08-31 | 1996-03-22 | Kyocera Corp | ストリップ線路を有する多層回路基板 |
JP3474937B2 (ja) * | 1994-10-07 | 2003-12-08 | 株式会社東芝 | 実装用配線板の製造方法、半導体パッケージの製造方法 |
JP2571029B2 (ja) * | 1994-11-30 | 1997-01-16 | 日本電気株式会社 | マイクロ波集積回路 |
JPH08204334A (ja) | 1995-01-23 | 1996-08-09 | Toshiba Chem Corp | 印刷配線板の製造方法 |
JPH08250827A (ja) | 1995-03-08 | 1996-09-27 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージ及びその製造方法並びに半導体装置 |
JP2874595B2 (ja) | 1995-05-11 | 1999-03-24 | 日本電気株式会社 | 高周波回路装置 |
JP3600317B2 (ja) * | 1995-07-05 | 2004-12-15 | 株式会社東芝 | 多層印刷配線板およびその製造方法 |
JP3756580B2 (ja) | 1995-11-07 | 2006-03-15 | セイコープレシジョン株式会社 | 多層基板の製造方法及びその製造装置 |
DE69634597T2 (de) * | 1995-11-17 | 2006-02-09 | Kabushiki Kaisha Toshiba, Kawasaki | Mehrschichtige leiterplatte, vorgefertigtes material für diese leiterplatte, verfahren zur herstellung einer mehrschichtigen leiterplatte, packung elektronischer bauelemente und verfahren zur herstellung vertikaler, elektrisch leitender verbindungen |
JP3654982B2 (ja) | 1995-12-13 | 2005-06-02 | 株式会社東芝 | 多層印刷配線板の製造方法 |
JP3576297B2 (ja) | 1995-12-20 | 2004-10-13 | 株式会社東芝 | 電気検査治具及びその製造方法 |
US5949654A (en) * | 1996-07-03 | 1999-09-07 | Kabushiki Kaisha Toshiba | Multi-chip module, an electronic device, and production method thereof |
-
1998
- 1998-04-16 WO PCT/JP1998/001748 patent/WO1998047331A1/ja active IP Right Grant
- 1998-04-16 KR KR10-1999-7009278A patent/KR100371877B1/ko not_active IP Right Cessation
- 1998-04-16 US US09/403,223 patent/US6353189B1/en not_active Expired - Lifetime
- 1998-04-16 JP JP54374698A patent/JP3687041B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101361828B1 (ko) * | 2007-09-03 | 2014-02-12 | 삼성전자주식회사 | 반도체 디바이스, 반도체 패키지, 스택 모듈, 카드, 시스템및 반도체 디바이스의 제조 방법 |
US11432396B2 (en) | 2020-03-02 | 2022-08-30 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and antenna module comprising the same |
Also Published As
Publication number | Publication date |
---|---|
US6353189B1 (en) | 2002-03-05 |
KR20010006198A (ko) | 2001-01-26 |
KR100371877B1 (ko) | 2003-02-11 |
WO1998047331A1 (fr) | 1998-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3687041B2 (ja) | 配線基板、配線基板の製造方法、および半導体パッケージ | |
US6794747B2 (en) | Semiconductor device | |
KR100395862B1 (ko) | 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법 | |
JP4760930B2 (ja) | Ic搭載基板、多層プリント配線板、及び製造方法 | |
JP3890947B2 (ja) | 高周波半導体装置 | |
KR102488399B1 (ko) | 칩 안테나 | |
US20030029633A1 (en) | Interconnecting substrates for electrical coupling of microelectronic components | |
WO2007043639A1 (ja) | プリント配線基板及びプリント配線基板の製造方法 | |
WO2007069606A1 (ja) | チップ内蔵基板およびチップ内蔵基板の製造方法 | |
JPH08255982A (ja) | 回路基板及びその製造方法 | |
JP2004537849A (ja) | リードレスマルチダイキャリアの構造およびその作製のための方法 | |
US10497847B2 (en) | Structure and manufacturing method of heat dissipation substrate and package structure and method thereof | |
JPH11317582A (ja) | 多層配線基板およびその製造方法 | |
US6448509B1 (en) | Printed circuit board with heat spreader and method of making | |
JP2009135391A (ja) | 電子装置およびその製造方法 | |
KR102222942B1 (ko) | 칩 안테나 | |
JP2011151048A (ja) | 電子部品の製造方法および電子部品 | |
EP2173147A1 (en) | Wiring board and its manufacturing method | |
US11153963B2 (en) | Circuit carrier structure and manufacturing method thereof | |
JP2005019730A (ja) | 配線基板およびそれを用いた電子装置 | |
JP4235092B2 (ja) | 配線基板およびこれを用いた半導体装置 | |
US20230268256A1 (en) | Electronic package structure and manufacturing method thereof | |
JP2007201517A (ja) | 半導体装置 | |
US20230268257A1 (en) | Electronic package structure and manufacturing method thereof | |
JP4227502B2 (ja) | 配線基板およびこれを用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050331 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050526 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050511 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |