JPH04267586A - 同軸配線パターンおよびその形成方法 - Google Patents

同軸配線パターンおよびその形成方法

Info

Publication number
JPH04267586A
JPH04267586A JP3050708A JP5070891A JPH04267586A JP H04267586 A JPH04267586 A JP H04267586A JP 3050708 A JP3050708 A JP 3050708A JP 5070891 A JP5070891 A JP 5070891A JP H04267586 A JPH04267586 A JP H04267586A
Authority
JP
Japan
Prior art keywords
wiring pattern
thick film
conductor
dielectric
printing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3050708A
Other languages
English (en)
Inventor
Yoshinobu Kobayashi
吉伸 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3050708A priority Critical patent/JPH04267586A/ja
Priority to US07/838,697 priority patent/US5357138A/en
Publication of JPH04267586A publication Critical patent/JPH04267586A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は同軸配線パターンの形成
方法に関し、特に厚膜多層配線基板における信号配線パ
ターンの形成方法に関する。
【０００２】
【従来の技術】従来、この種の厚膜多層配線基板の信号
配線パターンの形成方法においては、信号の伝搬特性を
向上させるために、半導体デバイスとの特性インピーダ
ンスの整合とクロストークノイズの低減が行われており
、一般的な方法においてはストリップライン構造が採用
されている。この方法は図５，図６に示すように基板６
上の信号配線パターン１の上層又は下層に電源配線層又
は接地層としての上部導体５又は下部導体４を取り付け
ることにより、特性インピーダンスの整合を図る方法や
、信号の周波数が数百ＭＨｚ帯に及ぶものについては図
７に示すように信号配線パターン１の上下層を電源層も
しくは接地層としての上部導体５および下部導体４で挾
む方法が用いられている。
【０００３】またクロストークノイズの低減策において
は、クロストークノイズが信号配線の上下層又は側方の
信号配線との静電容量の影響を受けて発生することより
、信号配線間の間隔を広くしたり、信号配線の配線膜厚
を薄くしたり、配線の線幅を細くしたりして結合容量を
低減している。周波数が数百ＭＨｚを超えるものや、近
傍の信号配線の信号電圧が高いものについては、さらに
信号配線の上下層及び側方に接地配線を設置する方法が
広く用いられている。
【０００４】
【発明が解決しようとする課題】しかし、上述した従来
技術による方法においては信号配線パターンを確実に覆
うことができないことから、数百ＭＨｚを超える周波数
帯においては、信号配線パターンより電気信号が漏れた
り、近接配線パターンとの影響によりクロストークノイ
ズの発生や特性インピーダンスの不整合が発生する。
【０００５】配線パターンの形成はスクリーン印刷法が
一般的であり、例えば配線幅が１００μｍ程度の配線パ
ターンの場合３２５メッシュのステンレスメッシュスク
リーンが広く使用されているが、この場合配線の印刷膜
厚を１０μｍ以下にすることが困難であり、高密度実装
においては、配線間のピッチが狭くなりクロストークノ
イズが問題となってくる。また数百ＭＨｚを超える周波
数帯においては、信号配線パターンの寸法精度の悪さが
特性インピーダンスの不整合につながり伝播異常が発生
する。
【０００６】本発明の目的は、特性インピーダンスの整
合性を良くし、かつクロストークを少なくした同軸配線
パターンおよびその形成方法を提供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成するため
、本発明に係る同軸配線パターンにおいては、厚膜多層
基板の配線実装構造において、誘電体層に形成した信号
配線パターンの上下左右は、接地層で覆われているもの
である。
【０００８】また、本発明に係る同軸配線パターンの形
成方法においては、厚膜多層基板の配線形成方法におい
て、信号配線パターンの左右に形成する接地層を、感光
性を有する誘電体を使用してリソグラフィー技術により
作製するものである。
【０００９】
【作用】本発明の同軸配線パターンの構造においては、
厚膜多層基板の誘電体層に形成した信号配線パターンの
上下，左右を接地層で覆うことにより、同軸配線パター
ンを形成し、信号配線の側方に形成する接地層の形成方
法においては、感光性を有する誘電体を使用することに
より、特性インピーダンスの整合性の良い同軸配線パタ
ーンを形成するものである。
【００１０】
【実施例】次に図面を参照して本発明について詳細に説
明をする。図１は、本発明の一実施例の構造を説明する
断面図、図２〜図４は本発明の同軸配線パターンの製造
方法を説明する図である。
【００１１】図１において、基板６上に形成される信号
配線パターン１は、下部導体４と側方導体２および上部
導体５により囲まれている。また上部導体５、下部導体
４および側方導体２は接地層に接続されている。この状
態で信号配線パターン１は同軸配線構造となっている。 信号配線パターン１の特性インピーダンスは、誘電体３
の比誘電率と信号配線パターン１の線幅と膜厚および周
囲の接地層との距離により定まる。
【００１２】次に、同軸配線パターンの製造方法につい
て述べる。図２，図３において基板６は、予め有機溶剤
もしくは塩酸等でパターン形成面を洗浄しておき、下部
導体４を厚膜印刷法又は薄膜法等により形成する。
【００１３】その後、感光性誘電体材料を厚膜印刷法で
形成し、乾燥後ホトリソグラフィー技術により側方導体
２を充填するための溝を形成し厚膜導体ペーストを充填
し焼結し、側方導体２および誘電体３を形成する。
【００１４】さらに誘電体３上に信号配線パターンを厚
膜印刷法および薄膜法により形成する。本発明の実施例
においては、基板６の９６％アルミナセラミック基板を
使用し、下部導体４および側方導体２には金の厚膜導体
ペーストを使用し、印刷，乾燥後、約９００℃で焼結し
ている。感光性誘電体材料３はネガタイプの感光特性の
ものを使用して紫外線で露光し、トリクロロエタンで現
像を行い、約９００℃で焼結している。信号配線パター
ン１は、金を薄膜メッキ法で形成する。この場合薄膜メ
ッキ法は信号配線パターンの寸法精度がよく、このため
インピーダンスの整合性が良好である。
【００１５】さらに図４において上層の誘電体層を感光
性誘電体材料を用いて厚膜印刷法で形成し、前述の下層
の誘電体形成方法と同様に形成し、最後に上部導体５を
厚膜金ペーストを用いて厚膜印刷法で形成する。
【００１６】本発明は従来例と比較して信号配線パター
ン１の側方導体２の形状を面状にすることにより、隣接
導体との干渉が抑制されクロストークノイズの低減が図
られる。
【００１７】
【発明の効果】以上説明したように本発明は、信号配線
パターンの上下，左右を接地層で覆うことにより、同軸
配線形状を形成し特性インピーダンスの整合性がよく、
隣接導体との干渉の少ない配線パターンができるという
効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を説明する断面図である。
【図２】本発明の同軸配線パターンの製造方法を説明す
る図である。
【図３】図２のＡ−Ａ′線断面図である。
【図４】本発明の同軸配線パターンの製造方法を説明す
る図である。
【図５】従来例を示す断面図である。
【図６】従来例を示す断面図である。
【図７】従来例を示す断面図である。
【符号の説明】
１　　信号配線パターン ２　　側方導体 ３　　誘電体 ４　　下部導体 ５　　上部導体 ６　　基板 ７　　接地配線パターン

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】　　厚膜多層基板の配線実装構造において
    、誘電体層に形成した信号配線パターンの上下左右は、
    接地層で覆われていることを特徴とする同軸配線パター
    ン。
  2. 【請求項２】　　厚膜多層基板の配線形成方法において
    、信号配線パターンの左右に形成する接地層を、感光性
    を有する誘電体を使用してリソグラフィー技術により作
    製することを特徴とする同軸配線パターンの形成方法。
JP3050708A 1991-02-22 1991-02-22 同軸配線パターンおよびその形成方法 Pending JPH04267586A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3050708A JPH04267586A (ja) 1991-02-22 1991-02-22 同軸配線パターンおよびその形成方法
US07/838,697 US5357138A (en) 1991-02-22 1992-02-21 Coaxial wiring pattern structure in a multilayered wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3050708A JPH04267586A (ja) 1991-02-22 1991-02-22 同軸配線パターンおよびその形成方法

Publications (1)

Publication Number Publication Date
JPH04267586A true JPH04267586A (ja) 1992-09-24

Family

ID=12866401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3050708A Pending JPH04267586A (ja) 1991-02-22 1991-02-22 同軸配線パターンおよびその形成方法

Country Status (2)

Country Link
US (1) US5357138A (ja)
JP (1) JPH04267586A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363550A (en) * 1992-12-23 1994-11-15 International Business Machines Corporation Method of Fabricating a micro-coaxial wiring structure
WO1998047331A1 (fr) * 1997-04-16 1998-10-22 Kabushiki Kaisha Toshiba Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
US5828555A (en) * 1996-07-25 1998-10-27 Fujitsu Limited Multilayer printed circuit board and high-frequency circuit device using the same
JPH11103038A (ja) * 1997-09-29 1999-04-13 Matsushita Electron Corp 撮像装置
JP2001016007A (ja) * 1999-06-29 2001-01-19 Ngk Spark Plug Co Ltd 伝送線路を有する配線基板
JP2001144387A (ja) * 1999-11-12 2001-05-25 Ibiden Co Ltd 配線板のシールド配線構造
US6237218B1 (en) 1997-01-29 2001-05-29 Kabushiki Kaisha Toshiba Method and apparatus for manufacturing multilayered wiring board and multi-layered wiring board
JP2003249731A (ja) * 2002-02-25 2003-09-05 National Institute Of Advanced Industrial & Technology 同軸線路構造を有するプリント配線基板およびその製造方法
US6705003B2 (en) 2000-06-22 2004-03-16 Kabushiki Kaisha Toshiba Printed wiring board with plurality of interconnect patterns and conductor bumps
WO2007138895A1 (ja) * 2006-05-25 2007-12-06 National Institute Of Advanced Industrial Science And Technology 同軸型ビア接続構造およびその製造方法
JP2008091635A (ja) * 2006-10-02 2008-04-17 Nitto Denko Corp 配線回路基板
JP2009218329A (ja) * 2008-03-10 2009-09-24 Nitto Denko Corp 配線回路基板およびその製造方法
JP2010062516A (ja) * 2008-09-04 2010-03-18 Samsung Electro-Mechanics Co Ltd マイクロストリップラインを備えた印刷回路基板、ストリップラインを備えた印刷回路基板、及びそれらの製造方法
KR20200078578A (ko) * 2017-11-10 2020-07-01 레이던 컴퍼니 무선 주파수 회로의 적층 가공 기술(amt) 패러데이 경계
JP2020102580A (ja) * 2018-12-25 2020-07-02 京セラ株式会社 配線基板
KR20200094196A (ko) * 2018-02-28 2020-08-06 레이던 컴퍼니 스냅-rf 상호연결
US11457526B2 (en) 2020-02-03 2022-09-27 Kabushiki Kaisha Toshiba Wiring substrate and current measuring device

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665644A (en) * 1995-11-03 1997-09-09 Micron Technology, Inc. Semiconductor processing method of forming electrically conductive interconnect lines and integrated circuitry
US5729047A (en) * 1996-03-25 1998-03-17 Micron Technology, Inc. Method and structure for providing signal isolation and decoupling in an integrated circuit device
US5969380A (en) * 1996-06-07 1999-10-19 Micron Technology, Inc. Three dimensional ferroelectric memory
US5753968A (en) * 1996-08-05 1998-05-19 Itt Industries, Inc. Low loss ridged microstrip line for monolithic microwave integrated circuit (MMIC) applications
US6091150A (en) * 1996-09-03 2000-07-18 Micron Technology, Inc. Integrated circuitry comprising electrically insulative material over interconnect line tops, sidewalls and bottoms
US5811882A (en) * 1996-09-24 1998-09-22 Philips Electronics North America Corporation On-chip shielding coaxial conductors for mixed-signal IC
KR19980044215A (ko) * 1996-12-06 1998-09-05 문정환 반도체소자의 배선구조 및 그 형성방법
JP2000031274A (ja) * 1998-07-14 2000-01-28 Matsushita Electric Ind Co Ltd 半導体装置
US6133621A (en) * 1998-10-15 2000-10-17 Stmicroelectronics S.R.L. Integrated shielded electric connection
US6388198B1 (en) 1999-03-09 2002-05-14 International Business Machines Corporation Coaxial wiring within SOI semiconductor, PCB to system for high speed operation and signal quality
US6373740B1 (en) * 1999-07-30 2002-04-16 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US6569757B1 (en) * 1999-10-28 2003-05-27 Philips Electronics North America Corporation Methods for forming co-axial interconnect lines in a CMOS process for high speed applications
TWI243008B (en) * 1999-12-22 2005-11-01 Toyo Kohan Co Ltd Multi-layer printed circuit board and its manufacturing method
JP3384995B2 (ja) * 2000-05-18 2003-03-10 株式会社ダイワ工業 多層配線基板及びその製造方法
US6512183B2 (en) * 2000-10-10 2003-01-28 Matsushita Electric Industrial Co., Ltd. Electronic component mounted member and repair method thereof
US7061095B2 (en) * 2001-09-26 2006-06-13 Intel Corporation Printed circuit board conductor channeling
US6573597B2 (en) 2001-10-29 2003-06-03 Agilent Technologies, Inc. Cross-over for quasi-coaxial transmission lines fabricated on a substrate
US7101770B2 (en) 2002-01-30 2006-09-05 Micron Technology, Inc. Capacitive techniques to reduce noise in high speed interconnections
US7235457B2 (en) 2002-03-13 2007-06-26 Micron Technology, Inc. High permeability layered films to reduce noise in high speed interconnects
US6731513B2 (en) * 2002-03-15 2004-05-04 Memx, Inc. Shielded multi-conductor interconnect bus for MEMS
US6747340B2 (en) 2002-03-15 2004-06-08 Memx, Inc. Multi-level shielded multi-conductor interconnect bus for MEMS
US20040011555A1 (en) * 2002-07-22 2004-01-22 Chiu Tsung Chin Method for manufacturing printed circuit board with stacked wires and printed circuit board manufacturing according to the mehtod
US6809384B1 (en) * 2002-08-09 2004-10-26 Pts Corporation Method and apparatus for protecting wiring and integrated circuit device
US20040258841A1 (en) * 2003-06-19 2004-12-23 Casey John F. Methods for depositing a thickfilm dielectric on a substrate
US6953698B2 (en) * 2003-06-19 2005-10-11 Agilent Technologies, Inc. Methods for making microwave circuits
US7022251B2 (en) * 2003-06-19 2006-04-04 Agilent Technologies, Inc. Methods for forming a conductor on a dielectric
US20050156693A1 (en) * 2004-01-20 2005-07-21 Dove Lewis R. Quasi-coax transmission lines
US20050156692A1 (en) * 2004-01-20 2005-07-21 Dove Lewis R. Double density quasi-coax transmission lines
US7014784B2 (en) * 2004-03-03 2006-03-21 Agilent Technologies, Inc. Methods and apparatus for printing conductive thickfilms over thickfilm dielectrics
JP5374079B2 (ja) * 2008-06-20 2013-12-25 東京エレクトロン株式会社 検査用接触構造体
US8344819B2 (en) 2008-10-28 2013-01-01 Broadcom Corporation Conformal reference planes in substrates
US8629536B2 (en) 2011-02-01 2014-01-14 International Business Machines Corporation High performance on-chip vertical coaxial cable, method of manufacture and design structure
CN103974564B (zh) * 2013-01-24 2018-11-06 北大方正集团有限公司 Pcb同轴电缆的制作方法及pcb同轴电缆
US9992859B2 (en) * 2015-09-25 2018-06-05 Intel Corporation Low loss and low cross talk transmission lines using shaped vias
KR101942741B1 (ko) * 2017-10-20 2019-01-28 삼성전기 주식회사 반도체 패키지
CN108966481A (zh) * 2018-06-25 2018-12-07 中国电子科技集团公司第二十九研究所 一种印制电路板屏蔽墙结构及其实现方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5513936A (en) * 1978-07-18 1980-01-31 Fujitsu Ltd Printed board and method of manufacturing same
JPH01227492A (ja) * 1988-03-07 1989-09-11 Shinko Electric Ind Co Ltd 電子部品用基体

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4514749A (en) * 1983-01-18 1985-04-30 At&T Bell Laboratories VLSI Chip with ground shielding
JPS60134440A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体集積回路装置
JPS60178641A (ja) * 1984-02-24 1985-09-12 Nec Corp 半導体装置
FR2573272A1 (fr) * 1984-11-14 1986-05-16 Int Standard Electric Corp Procede de realisation d'un substrat comportant un conducteur coaxial
JPH07120770B2 (ja) * 1987-07-03 1995-12-20 キヤノン株式会社 光電変換装置
JPS6467941A (en) * 1987-09-08 1989-03-14 Mitsubishi Electric Corp Semiconductor integrated circuit device
JPH021928A (ja) * 1988-06-10 1990-01-08 Toshiba Corp 半導体集積回路
JP2765967B2 (ja) * 1989-07-26 1998-06-18 沖電気工業株式会社 半導体素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5513936A (en) * 1978-07-18 1980-01-31 Fujitsu Ltd Printed board and method of manufacturing same
JPH01227492A (ja) * 1988-03-07 1989-09-11 Shinko Electric Ind Co Ltd 電子部品用基体

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363550A (en) * 1992-12-23 1994-11-15 International Business Machines Corporation Method of Fabricating a micro-coaxial wiring structure
US5828555A (en) * 1996-07-25 1998-10-27 Fujitsu Limited Multilayer printed circuit board and high-frequency circuit device using the same
US6237218B1 (en) 1997-01-29 2001-05-29 Kabushiki Kaisha Toshiba Method and apparatus for manufacturing multilayered wiring board and multi-layered wiring board
WO1998047331A1 (fr) * 1997-04-16 1998-10-22 Kabushiki Kaisha Toshiba Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
US6353189B1 (en) 1997-04-16 2002-03-05 Kabushiki Kaisha Toshiba Wiring board, wiring board fabrication method, and semiconductor package
JPH11103038A (ja) * 1997-09-29 1999-04-13 Matsushita Electron Corp 撮像装置
JP2001016007A (ja) * 1999-06-29 2001-01-19 Ngk Spark Plug Co Ltd 伝送線路を有する配線基板
JP2001144387A (ja) * 1999-11-12 2001-05-25 Ibiden Co Ltd 配線板のシールド配線構造
US6705003B2 (en) 2000-06-22 2004-03-16 Kabushiki Kaisha Toshiba Printed wiring board with plurality of interconnect patterns and conductor bumps
JP2003249731A (ja) * 2002-02-25 2003-09-05 National Institute Of Advanced Industrial & Technology 同軸線路構造を有するプリント配線基板およびその製造方法
WO2007138895A1 (ja) * 2006-05-25 2007-12-06 National Institute Of Advanced Industrial Science And Technology 同軸型ビア接続構造およびその製造方法
JP4982809B2 (ja) * 2006-05-25 2012-07-25 独立行政法人産業技術総合研究所 同軸型ビア接続構造
JP2008091635A (ja) * 2006-10-02 2008-04-17 Nitto Denko Corp 配線回路基板
JP2009218329A (ja) * 2008-03-10 2009-09-24 Nitto Denko Corp 配線回路基板およびその製造方法
JP2010062516A (ja) * 2008-09-04 2010-03-18 Samsung Electro-Mechanics Co Ltd マイクロストリップラインを備えた印刷回路基板、ストリップラインを備えた印刷回路基板、及びそれらの製造方法
US8294529B2 (en) 2008-09-04 2012-10-23 Samsung Electro-Mechanics Co., Ltd. Printed circuit board comprised of an insulating layer having buried microstrip lines and conductors with widths that narrow into the insulation layer
US8607448B2 (en) 2008-09-04 2013-12-17 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a printed circuit board having micro strip line
US8674781B2 (en) 2008-09-04 2014-03-18 Samsung Electro-Mechanics Co., Ltd. Printed circuit board comprised of an insulating layer having buried microstrip lines and conductors with widths that narrow into the insulation layer
KR20200078578A (ko) * 2017-11-10 2020-07-01 레이던 컴퍼니 무선 주파수 회로의 적층 가공 기술(amt) 패러데이 경계
CN111567148A (zh) * 2017-11-10 2020-08-21 雷神公司 射频电路中的增材制造技术（amt）法拉第边界
JP2021502700A (ja) * 2017-11-10 2021-01-28 レイセオン カンパニー 無線周波数回路におけるアディティブ製造技術（ａｍｔ）ファラデー境界
KR20200094196A (ko) * 2018-02-28 2020-08-06 레이던 컴퍼니 스냅-rf 상호연결
JP2021513746A (ja) * 2018-02-28 2021-05-27 レイセオン カンパニー スナップ無線周波数コネクタ相互接続体
JP2020102580A (ja) * 2018-12-25 2020-07-02 京セラ株式会社 配線基板
US11457526B2 (en) 2020-02-03 2022-09-27 Kabushiki Kaisha Toshiba Wiring substrate and current measuring device

Also Published As

Publication number Publication date
US5357138A (en) 1994-10-18

Similar Documents

Publication Publication Date Title
JPH04267586A (ja) 同軸配線パターンおよびその形成方法
US4673904A (en) Micro-coaxial substrate
US5723908A (en) Multilayer wiring structure
US6765298B2 (en) Substrate pads with reduced impedance mismatch and methods to fabricate substrate pads
US8536464B2 (en) Multilayer substrate
US20050156693A1 (en) Quasi-coax transmission lines
JP3234556B2 (ja) 回路ボードの信号線路インピーダンスの制御方法及び装置
JP2006074014A (ja) 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法
JP3397707B2 (ja) 伝送時間とインピーダンス制御のための各種開口パターンのあるシールド平面を具えた基板
JP2010021505A (ja) 接続方法、基板
JPH0714976A (ja) リードフレーム及び半導体装置
JP4161577B2 (ja) 電気配線板
JPH0137879B2 (ja)
JP2500783B2 (ja) プリント基板
TWI692997B (zh) 線路基板
EP0572121A2 (en) Method of making circuit board
JP2004112143A (ja) 高周波信号用導体の接続構造、および半導体集積回路パッケージ
JP2500155B2 (ja) 多層回路基板
TWI550745B (zh) 封裝基板及其製作方法
TWI386115B (zh) 電路板
TWI449252B (zh) 微帶線結構
JP2004153795A (ja) 伝送路
JPS60253303A (ja) マイクロストリツプ線路
JP2868576B2 (ja) 多層配線基板
JPH06163652A (ja) 配線基板