JPS60178641A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60178641A JPS60178641A JP3345884A JP3345884A JPS60178641A JP S60178641 A JPS60178641 A JP S60178641A JP 3345884 A JP3345884 A JP 3345884A JP 3345884 A JP3345884 A JP 3345884A JP S60178641 A JPS60178641 A JP S60178641A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- wirings
- sections
- layer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は多層配線構造を有する半導体装置とした半導体
集積回路装置において、その配線パターンに工夫をこら
し、上層配線の短絡、断線を防止する配線形状に関する
。
集積回路装置において、その配線パターンに工夫をこら
し、上層配線の短絡、断線を防止する配線形状に関する
。
（従来技術）
半導体集積回路装置に於いては集積度の増大に伴ない多
層配線構造の採用が不可避となっている。
層配線構造の採用が不可避となっている。
多層配線構造は配線のトポロジカルな自由度の増大によ
る設ｖｔの容温化と、配線面積の減少によるチップ面積
の縮小化という大きな利点があるものの、上層配線が下
層配線の大きな段をまたいで配設される為、上層配線の
短絡、段切れといつた事故が発生し易くなる。特に下層
配線が狭い配線間隔で平行して走る場合、該配線間隔部
で層間絶縁物が平坦に埋まらないとか該配線間隔部の下
層配線の段部での層間絶縁物が庇状に向き合って接近す
るなどの為、上層配線用金属の該段部での被覆度（５ｔ
ｅｐ Ｃｏｖｅｒａｇｅ）が極端に悪くなｐ （Ｓｈａ
ｄ（Ｍｌｊｎｇ効果）、上層配線の段切れや配線寿命が
短かくなるなど配線系のトラブルがひきおこされる。
る設ｖｔの容温化と、配線面積の減少によるチップ面積
の縮小化という大きな利点があるものの、上層配線が下
層配線の大きな段をまたいで配設される為、上層配線の
短絡、段切れといつた事故が発生し易くなる。特に下層
配線が狭い配線間隔で平行して走る場合、該配線間隔部
で層間絶縁物が平坦に埋まらないとか該配線間隔部の下
層配線の段部での層間絶縁物が庇状に向き合って接近す
るなどの為、上層配線用金属の該段部での被覆度（５ｔ
ｅｐ Ｃｏｖｅｒａｇｅ）が極端に悪くなｐ （Ｓｈａ
ｄ（Ｍｌｊｎｇ効果）、上層配線の段切れや配線寿命が
短かくなるなど配線系のトラブルがひきおこされる。
（発明の目的）
本発明は上記欠点を除去した有効な半導体装置とくに半
導体集積回路装置を提供することである。
導体集積回路装置を提供することである。
（発明の構成）
本発明はかかる狭い配線間隔で平行して配設された複数
本の下層配線において、該下層配線と眉間絶縁物を介し
て直交して配設した上層配線と交差する箇所の該下層配
線の配線間隔部の対向する２辺の配線間隔を拡大させて
、上下層配線交差部での上層配線の下層配線段部での被
覆度（ＳｔｅｐＣｏｖｅｒａｇｅ）を向上させることに
ある。
本の下層配線において、該下層配線と眉間絶縁物を介し
て直交して配設した上層配線と交差する箇所の該下層配
線の配線間隔部の対向する２辺の配線間隔を拡大させて
、上下層配線交差部での上層配線の下層配線段部での被
覆度（ＳｔｅｐＣｏｖｅｒａｇｅ）を向上させることに
ある。
（実施例の説明）
次に本発明を図面を用いて説明する。
第１図従来技術を示すものでシリコン基板１の表面に形
成されたシリコン酸化膜２上を第１層配線３Ｉ３が配設
され、その上を絶縁物４で覆った後、第２層配線５を第
１層配線３に直交して配設した状態での断面図である。
成されたシリコン酸化膜２上を第１層配線３Ｉ３が配設
され、その上を絶縁物４で覆った後、第２層配線５を第
１層配線３に直交して配設した状態での断面図である。
狭い配線間隔で平行して配設された第１層配線３上を層
間絶縁物４を介して第１１層配線３に直交して配設され
た第２層配線５が狭い配線間隔部で段切れしている様子
を口承している。第２図は第１図の状態の平面図である
。
間絶縁物４を介して第１１層配線３に直交して配設され
た第２層配線５が狭い配線間隔部で段切れしている様子
を口承している。第２図は第１図の状態の平面図である
。
狭い配線間隔で平行して走る第１層配線３に直交して配
設された第２層配線７が該配線間隔の８゜９で断線して
いる様子を示している。
設された第２層配線７が該配線間隔の８゜９で断線して
いる様子を示している。
第３図は本発明の実施例の多層配線構造において、第２
層目の配線のエツチング完了した時点での平面図である
。すなわち平行して走る第１層目の配線１０の第２層目
の配線１３との交差部において、該第１層配線間隔部の
対向する２辺を後退させ、配線間隔を拡げた状態を示す
。第１層目の配線の凹部１１，１２では配線間隔が拡が
りでいる為、該配線間隔部での第２層目の配線の被覆度
は大幅に改善される。第４図は第３図のＡ−Ａ’部の断
面図である。平行して走る第１層目の配線１０上に層間
絶縁物１５を介して第２層目の配線１３が走っている。
層目の配線のエツチング完了した時点での平面図である
。すなわち平行して走る第１層目の配線１０の第２層目
の配線１３との交差部において、該第１層配線間隔部の
対向する２辺を後退させ、配線間隔を拡げた状態を示す
。第１層目の配線の凹部１１，１２では配線間隔が拡が
りでいる為、該配線間隔部での第２層目の配線の被覆度
は大幅に改善される。第４図は第３図のＡ−Ａ’部の断
面図である。平行して走る第１層目の配線１０上に層間
絶縁物１５を介して第２層目の配線１３が走っている。
ｚｌ、２７ｍ目の配線又差部での第１１３配線間隔が拡
がっている為、層間絶縁物や上層配線金属被着時の日陰
効果（Ｓｈａｄｏｗｉｎｇ効果）がなくなシ、第１層配
線の段部での良好な被覆度をもった第２層配線が得られ
る。
がっている為、層間絶縁物や上層配線金属被着時の日陰
効果（Ｓｈａｄｏｗｉｎｇ効果）がなくなシ、第１層配
線の段部での良好な被覆度をもった第２層配線が得られ
る。
第１．２層交差部での第１層配線の凹部は対向する２辺
するに設けてもよく、又−辺に設けてもよい。
するに設けてもよく、又−辺に設けてもよい。
本発明になる配線パターン構造を採用すれば、増々集積
度の増大する半導体集積回路において、配線形成の安定
性が増し、良品歩留の向上が実現できる。
度の増大する半導体集積回路において、配線形成の安定
性が増し、良品歩留の向上が実現できる。
第１図および第２図は従来技術を示す断面図および平面
図であシ、第３図および第４図は本発明の実施例を示す
平面図および断面図でるる。 尚、図において、１・・・・・・シリコン半導体基板、
２・・・・・・二酸化シリコン酸化膜等の絶縁膜、３゜
１０・・・・・・下層配線である第１層目の配＋Ｖｌｊ
１層、５゜１３・・・・・・上層配線である第２層目の
配線層、４゜１５・・・・・・ＣＶ、 Ｄ、二酸化シリ
コン等の層間絶縁物である。 中１図 第２図
図であシ、第３図および第４図は本発明の実施例を示す
平面図および断面図でるる。 尚、図において、１・・・・・・シリコン半導体基板、
２・・・・・・二酸化シリコン酸化膜等の絶縁膜、３゜
１０・・・・・・下層配線である第１層目の配＋Ｖｌｊ
１層、５゜１３・・・・・・上層配線である第２層目の
配線層、４゜１５・・・・・・ＣＶ、 Ｄ、二酸化シリ
コン等の層間絶縁物である。 中１図 第２図
Claims (1)
- 多層配線を有する半導体装置において、所定配線間隔で
平行して配設した複数本の下層配線と該下層配線と眉間
絶縁物を介して直交して配設した上層配線との父差する
筒所の該下層配線の配線間隔部の対向する２辺の配線間
隔を他の部分よりも拡大させたことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3345884A JPS60178641A (ja) | 1984-02-24 | 1984-02-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3345884A JPS60178641A (ja) | 1984-02-24 | 1984-02-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60178641A true JPS60178641A (ja) | 1985-09-12 |
| JPH0519303B2 JPH0519303B2 (ja) | 1993-03-16 |
Family
ID=12387094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3345884A Granted JPS60178641A (ja) | 1984-02-24 | 1984-02-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60178641A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5357138A (en) * | 1991-02-22 | 1994-10-18 | Nec Corporation | Coaxial wiring pattern structure in a multilayered wiring board |
| US5523625A (en) * | 1993-10-22 | 1996-06-04 | Nec Corporation | Semiconductor integrated circuit device having partially constricted lower wiring for preventing upper wirings from short-circuit |
| US5910684A (en) * | 1995-11-03 | 1999-06-08 | Micron Technology, Inc. | Integrated circuitry |
| US6091150A (en) * | 1996-09-03 | 2000-07-18 | Micron Technology, Inc. | Integrated circuitry comprising electrically insulative material over interconnect line tops, sidewalls and bottoms |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5138987A (ja) * | 1974-09-30 | 1976-03-31 | Hitachi Ltd | Haisensonokeiseihoho |
-
1984
- 1984-02-24 JP JP3345884A patent/JPS60178641A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5138987A (ja) * | 1974-09-30 | 1976-03-31 | Hitachi Ltd | Haisensonokeiseihoho |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5357138A (en) * | 1991-02-22 | 1994-10-18 | Nec Corporation | Coaxial wiring pattern structure in a multilayered wiring board |
| US5523625A (en) * | 1993-10-22 | 1996-06-04 | Nec Corporation | Semiconductor integrated circuit device having partially constricted lower wiring for preventing upper wirings from short-circuit |
| US5910684A (en) * | 1995-11-03 | 1999-06-08 | Micron Technology, Inc. | Integrated circuitry |
| US6066553A (en) * | 1995-11-03 | 2000-05-23 | Micron Technology, Inc. | Semiconductor processing method of forming electrically conductive interconnect lines and integrated circuitry |
| US6432813B1 (en) | 1995-11-03 | 2002-08-13 | Micron Technology, Inc. | Semiconductor processing method of forming insulative material over conductive lines |
| US6091150A (en) * | 1996-09-03 | 2000-07-18 | Micron Technology, Inc. | Integrated circuitry comprising electrically insulative material over interconnect line tops, sidewalls and bottoms |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0519303B2 (ja) | 1993-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100532728B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS60178641A (ja) | 半導体装置 | |
| JPS60176251A (ja) | 半導体装置 | |
| JPS6325951A (ja) | 半導体装置 | |
| JP3124085B2 (ja) | 半導体装置 | |
| JP3082807B2 (ja) | 半導体装置の配線構造 | |
| JPS63209145A (ja) | 半導体装置の製造方法 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH10125775A (ja) | 多層配線半導体集積回路の層間接続装置 | |
| JPH01270248A (ja) | 半導体装置の製造方法 | |
| JPH0497529A (ja) | 半導体集積回路 | |
| JPH0669070B2 (ja) | 半導体装置 | |
| JPS61174746A (ja) | 半導体集積回路装置 | |
| JPH02192145A (ja) | 半導体装置 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPS6043845A (ja) | 多層配線部材の製造方法 | |
| JPS63208247A (ja) | 半導体集積回路装置 | |
| JPS62165341A (ja) | 半導体装置 | |
| JPH0536844A (ja) | 半導体装置 | |
| JPS615547A (ja) | 多層配線構造 | |
| JPS62108542A (ja) | 半導体装置の製造方法 | |
| JPS61188946A (ja) | 多層配線半導体集積回路 | |
| JPH07106416A (ja) | 半導体素子の配線構造 | |
| JPS63312661A (ja) | 半導体装置用パッケ−ジ | |
| JPS60111442A (ja) | 半導体装置 |