FR2573272A1 - Procede de realisation d'un substrat comportant un conducteur coaxial - Google Patents

Procede de realisation d'un substrat comportant un conducteur coaxial Download PDF

Info

Publication number
FR2573272A1
FR2573272A1 FR8516723A FR8516723A FR2573272A1 FR 2573272 A1 FR2573272 A1 FR 2573272A1 FR 8516723 A FR8516723 A FR 8516723A FR 8516723 A FR8516723 A FR 8516723A FR 2573272 A1 FR2573272 A1 FR 2573272A1
Authority
FR
France
Prior art keywords
layer
conductor
conductive
conductive strips
terminations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR8516723A
Other languages
English (en)
Inventor
Richard Charles Landis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Standard Electric Corp
Original Assignee
International Standard Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/671,276 external-priority patent/US4673904A/en
Application filed by International Standard Electric Corp filed Critical International Standard Electric Corp
Publication of FR2573272A1 publication Critical patent/FR2573272A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

UN SUBSTRAT 20 DESTINE A SUPPORTER ET A INTERCONNECTER DIVERS COMPOSANTS ELECTRONIQUES COMPREND UN SUBSTRAT DANS LEQUEL UN AGENCEMENT PRESELECTIONNE DE CONDUCTEURS 26-38 EST NOYE, CHAQUE CONDUCTEUR ETANT BLINDE INDIVIDUELLEMENT. CE SUBSTRAT EST OBTENU EN SUPERPOSANT DES COUCHES SUCCESSIVES, CHAQUE COUCHE COMPRENANT UN OU PLUSIEURS CONDUCTEURS ET UN MATERIAU DIELECTRIQUE POUR OBTENIR UN SUBSTRAT AVEC DES CONDUCTEURS BLINDES NOYES.

Description

La présente invention concerne un procédé et une structure permetant
d'interconnecter des composants pour haute fréquence et des circuits intégrés, et en particulier un procédé permettant de former
un substrat micro-coaxial et de connecter des composants et des cir-
cuits intégrés à ce substrat. Les circuits électroniques miniaturisés comprennent
généralement plusieurs composants tels que des transistors, des résistan-
ces, des condensateurs ainsi que différents circuits intégrés montés sur une plaque. L'interconnexion entre les différents composants est effectuée en appliquant un agencement de bandes présélectionnées sur la plaque par un procédé de masquage ou par d'autres procédés. Cependant,
il est connu qu'à haute fréquence (c'est-à-dire dans la plage des mé-
gahertz ou des gigahertz), les pertes inductives et capacitives sur-
venant sur ces conducteurs sont considérables et que de
plus, le couplage parasite entre ces éléments provoque des distorsions inaccep-
tablesdes signaux.
Il a donc été proposé que les composants soient interconnec-
tés par des conducteurs noyés dans la plaque placée entre deux plans de masse parallèles. Cependant, il apparait que même avec cet agencement il se produit des couplages parasites entre des conducteurs
adjacents, sauf si les conducteurs sont très éloignés les uns des au-
tres. Cet écartement a rendu nécessaire d'augmenter en proportion la
taille des plaques.
Une autre solution proposée consiste à utiliser des fibres
optiques comme moyens de transmission entre les circuits intégrés.
Cependant cette formule présente deux inconvénients majeurs: tout
d'abord les signaux électriques doivent être convertis en signaux op-
tiques puis à nouveau en signaux électriques, ce qui implique de met-
tre en oeuvre des composants supplémentaires. Ensuite, les fibres op-
tiques doivent être alignées très soigneusement avec les émetteurs ou les récepteurs de signaux optiques pour garantir un transfert maximum
du signal entre eux.
La présente invention a donc pour but essentiel de fournir un moyen permettant d'interconnecter des composants électroniques pour
haute fréquence, d'une taille réduite.
Un autre but est de fournir un moyen d'interconnexion dans lequel les pertes capacitives et inductives sont réduites au minimum
et dans lequel les couplages parasites sont supprimés.
Un autre but est de fournir un procédé permettant de fabri-
quer ce moyen d'interconnexion.
Un autre but de la présente invention est de fournir un pro-
cédé permettant de connecter un circuit intégré à un conducteur co-
axial noyé dans un substrat dans lequel la longueur du conducteur de
connexion non blindéeest réduite au minimum pour réduire son impédan-
ce à haute fréquence.
Un autre but est de fournir un procédé dans lequel toutes
les connexions à un circuit intégré sont réalisées simultanément.
Un autre but est de fournir un procédé permettant d'inter-
connecter des circuits intégrés pour haute fréquence, tels que ceux à l'arséniu-
re de gallium, permettant de réaliser une automatisation à grande vi-
tesse.
D'autres buts et avantages de la présente invention apparat-
tront dans la description suivante de l'invention.
Conformément à la présente invention, une plaque destinée
à supporter et à interconnecter divers composants électroniques com-
prend un substrat dans lequel un agencement présélectionné de conduc-
teurs est noyé, chaque conducteur étant blindé individuellement. Ce substrat est obtenu en superposant des couches successives, chaque couche comprenant un ou plusieurs conducteurs et un matériau diélectrique pour obtenir une plaque avec des conducteurs blindés noyés. Plusieurs conducteurs blindés noyés sont terminés par des plots de connexion nus. Chaque circuit intégré comporte, plusieurs surépaisseurs métalliques déposées sur les circuits intégrés à raison d'une par interconnexion. Les circuits intégrés en surépaisseur sont ensuite reliés par compression aux plots de connexion des conducteurs
blindés noyes à l'aide d'une machine automatique.
Les différents objets et caractéristiques de l'invention se-
ront maintenant détaillés dans la description qui va suivre, faite à
titre d'exemple non limitatif, en se reportant aux figures annexées qui représentent: - la figure 1, une vue en coupe transversale d'une plaque connue dans laquelle des conducteurs noyés sont disposés entre deux plans de masse parallèles, 5. - la figure 2, une vue en coupe transversale isométrique d'une plaque dans laquelle des conducteurs noyés sont réalisés conformément à la présente invention, - la figure 3, une vue en coupe transversale d'un conducteur
et de son blindage réalisés conformément à la présente inven-
tion, - les figures 4 à 8, l'application de couches successives pour former la plaquette de la figure 2, - la figure 9, une vue en coupe agrandie d'un conducteur blindé noyé dans un substrat de plaque,
- la figure 10, une plaquette comportant plusieurs conduc-
teurs parallèles, chacun d'entre eux étant blindé individuellement, - la figure 11, un raccordement par fil sur un circuit intégré,
- la figure 12, une connexion pour haute fréquence faisant ap-
pel à des fibres optiques, - la figure 13a, une vue de dessus d'une connexion entre un conducteur blindé et un circuit intégré, - la figure 13b, une vue de côté du conducteur blindé de la figure 13a, - les figures 14 et 15, des vues agrandies d'un conducteur blindé connecté à un circuit intégré, - la figure 16, une plaque de circuit préparée pour un circuit intégré noyé, - la figure 17, une vue en coupe transversale de la plaque de circuit préparée conformément à la figure 16,
- la figure 18, une vue de dessus de la plaque de la fi-
gure 17,
- la figure 19, une puce en surépaisseur prête à être appli- -
quée par compression sur des conducteurs noyés dans la plaquette de la figure 18, - la figure 20, une puce de circuit intégré terminéeaprès application thermique par compression sur des conducteurs noyés dans la plaquette de circuit,
- la figure 21, un autre mode de réalisation de l'invention.
Comme le montre la figure 1, une plaque connue 10 est constituée de deux feuilles métalliques parallèles 12 et 14 qui for-
ment deux plans de masse avec un matériau diélectrique 16 placé en-
tre eux. Plusieurs conducteurs, tels que 18, sont placés entre les deux feuilles. Comme cela a été indiqué précédemment, à haute fréquence, les couplages capacitifs entre des conducteurs adjacents provoquit des interférences de signaux. Il convient donc de réaliser un compromis entre la fréquence maximale de fonctionnement de la plaquette et l'écartement entre les conducteurs. Ce problème est résolu par la
présente invention qui, comme le montre la figure 2, prévoit un blin-
dage individuel pour chaque conducteur.
La plaque 20 des figures 2 et 3 comporte une base métal-
lique et une couche de matériau diélectrique 24. Dans la couche di-
électrique 24 sont noyés plusieurs conducteurs 26, 28, 30, 32, 34, 36
et 38. En fonction du degré d'isolation recherché, certains conduc-
teurs tels que 26 et 28 sont complètement blindés par des blindages
tubulaires, respectivement 40 et 42, de section transversale rectan-
gulaire. Ces blindages sont réalisés sur la base de cuivre et sont
donc connectés électriquement au plan de masse. Les autres conduc-
teurs sont partiellement blindés par un blindage en forme de U 44, ou
simplement découplés par des parois isolantes en forme de I 46, 48.
Pour permettre les connexions, les deux parties extremes de chaque conducteur comprennent une section verticale 50 se terminant par un plot carré 52 qui affleure à la surface supérieure 54 de la plaque représentée à la figure 3. Bien entendu, des plots de connexion identiques au plot 52 peuvent au besoin être prévus en
des endroits intermédiaires. Les conducteurs peuvent donc être utili-
sés pour interconnecter deux ou plusieurs dispositifs. Par exemples, deux dispositifs à haute fréquence tels que des circuits intégrés à
l'arséniure de gallium 56, 58 peuvent être fixés sur la surface supé-
rieure 54 de la plaque 20 comme indiqué à la figure 3, de sorte que le conducteur blindé 26 se trouve entre les deux. Ces dispositifs sont munis de plots, respectivement 60, 62. Les plots de dispositif
, 62 peuvent ensuite être raccordés aux plots 52 par un quelconque mo-
yen connu. A la figure 3 par exemple, les fils 64 et 66 sont fixés aux plots respectifs comme indiqué en utilisant la technique dite de raccordement par fil. Un procédé de fabrication d'une plaque avec conducteur
blindé est représenté aux figures 4 à 8. Une bande métallique relati-
vement large 68 est d'abord mise en place sur une base en cuivre 67. Comme on le verra plus loin, cette première bande est destinée à constituer le fond du blindage. Un matériau approprié 70 présentant une constante diélectrique faible, tel que du polyimide, est appliqué sur la base pour former une surface lisse et continue avec la bande métallique 68. La bande 68 est soit déposée directement sur la base 67, soit, comme indiqué aux figures 4 à 8, soit une couche isolante 69 peut être intercalée entre la base 67 et la couche 68. Ensuite (figure 5), deux bandes conductrices espacées relativement étroites 72, 74 sont déposées sur la bande 68, chacune d'entre elles ayant un bord extérieur 76 aligné avec
le bord extérieur correspondant de la bande 68. Un canal 78 de faible pro-
fondeur est ainsi défini par les bandes 68, 72 et 74, comme indiqué sur la figure. Le matériau diélectrique est ensuite mis à niveau avec les surfaces supérieures des bandes 72 et 74. Le canal 78 est également rempli de matériau diélectrique. Ensuite (figure 6), trois bandes métalliques espacées sont déposées sur l'ensemble de la figure 5, deux de ces bandes 80, 82 recouvrant
sensiblement la partie supérieure des bandes 72, 74 et une troi-
sième bande 84 étant déposée sur le canal 78 et régulièrement séparée des bandes 80 et 82. Du matériau diélectrique est à nouveau déposé sur la largeur
de l'ensemble ainsi qu' entre les bandes 80, 84 et 84, 82.
Les phases de la figure 5 sont alors répétéescomme indiqué à figure 7,et deux bandes espacées supplémentaires 86, 88 sont déposées sur les bandes 80, 82 comme indiqué. Le matériau diélectrique appliqué lors de cette phase enfouit efficacement la bande centrale 84 avec le blindage. Enfin, une dernière bande métallique relativement large 90 (figure 8) est déposée sur la partie supérieure des bandes 86, 88 et complète ainsi le blindage entourant la bande centrale 84 qui peut donc faire office de conducteur pour des signaux à haute fréquence. Pour des raisons de simplicité, la branche verticale 50 et le plot de
connexion 52 ne sont pas représentées sur ces figures. Cependant, el-
les sont naturellement réalisées au moyen de techniques de masquage
appropriées connues.
Alors que les figures 4 à 8 montrent la réalisation d'un
blindage rectangulaire, il est évident que les mêmes principes peu-
vent être utilisés pour obtenir des blindages présentant des sections
transversales différentes, telles que carrées, circulaires, triangu-
laires, etc. Par exemple, un blindage approximativement circulaire peut être
constitué de plusieurs couches étagées dans le sens horizontal.
En outre, alors qu'un blindage rectangulaire typique avec au moins cinq couches est nécessaire (ou de quatre couches si la base forme le fond du blindage), il est évident qu'on peut utiliser davantage de couches
en fonction des impératifs propres à l'agencement souhaité. La tech-
nique décrite ci-dessus peut également être utilisée pour réaliser des blindage partiels, tels que les blindages partiels en forme de I
46, 48 ou en forme de U 44.
Aux figures 4 à 8, les couches successives sont représentées parfaitement déposées et alignées avec les couches adjacentes. On sait qu'en pratique un tel alignement est pratiquement impossible à obtenir. La figure 9 montre la section transversale d'un conducteur blindé réel fabriqué conformément au procédé décrit ci-dessus. On constate, sur cette figure, que de légers défauts d'alignement entre
les couches successives provoquent de léger décochements sur les pa-
rois latérales, sans pour autant affecter les caractéristiques géné-
rales du blindage. La cavité ménagée à l'intérieur du blindage de la figure 9 mesure 0,5 x 0,25 mm; il est cependant possible d'utiliser une
cavité plus petite.
Si nécessaire, plusieurs conducteurs peuvent être blindés individuellement comme indiqué à la figure 10. Sur cette figure, il est prévu des surfaces de blindage continues de dessus 90 et de fond 92 et l'espace entre ces deux éléments est cloisonné par des parois latérales 94 s'étendant perpendiculairement entre ces surfaces. Des conducteurs 96 sont placés entre les parois 94 de sorte que chaque
conducteur 96 est blindé individuellement.
Des circuits intégrés sont typiquement interconnectés par un raccordement par fil, comme indiqué à la figure 3 aux points 64 et 66, en utilisant une bande métallique imprimée à la différence de la con- nexion coaxiale prévue par la présente invention. Comme le montre la figure 11, le raccordement par fil consiste à placer une bille de métal fondu 12' à l'extrémité d'un fil 14', puis à appliquer la bille et le fil sur un plot de raccordement 16'. En général, le plot est une zone métallisée en aluminium disposée à la surface d'une puce de circuit intégré. Cependant, comme indiqué précédemment, -ce type d'interconnexion n'est pas souhaitable pour des applications haute fréquence, en raison de son inductance et de sa capacitance élevées ainsi que des
couplages parasites.
Un autre procédé, représenté à la figure 12, prévoit l'uti-
lisation d'une fibre optique 18'. Des signaux sont transmis vers ou depuis la fibre au moyen d'un dispositif opto-électronique approprié ' qui peut être un phototransistor (pour recevoir les signaux), une diode électro-luminescente ou une diode laser (pour transmettre). Cependant, cette interconnexion nécessite un alignement précis. En particulier, l'extrémité
22' de la fibre 18' doit être positionnée et orientée selon une rela-
tion spatiale présélectionnée par rapport au dispositif 201 en tour-
nant des vis de réglage 24' et 26' ou d'autres moyens mécaniques d'alignement. Ces réglages exigent une grande dextérité de la part
du personnel chargé de l'installation. En outre, de très faibles dé-
fauts d'alignement angulaire nuisent à la puissance des signaux et l'ensemble du procédé est coûteux et long. Bien entendu, ce procédé
d'interconnexion ne se prête pas à une automatisation. Pour les rai-
sons indiquées ci-dessus, il serait très avantageux de concevoir et d'agencer un conducteur blindé de manière que, comme indiqué aux fi
gures 13a et 13b, le conducteur 30' puisse être connecté électrique-
ment à l'un des plots 32' d'un circuit intégré 34' et que son blinda-
ge 36' puisse être relié à un autre plot 38' du circuit intégré
pouvant, par exemple, être la borne de masse du circuit intégré.
Comme indiqué en détail à la figure 14, le blindage 36' est
de préférence coaxial autour du conducteur 30'. Un matériau diélec-
trique 40' est prévu à l'intérieur du blindage pour soutenir et iso-
ler le conducteur 30'. Ce type de connexion est plus avantageux que les connexions connues dans la mesure o le conducteur proprement dit peut être relativement court et o le blindage réduit sa capacité
parasite et les couplages mutuels.
En outre, comme indiqué à la figure 15, un conducteur blindé
peut être muni d'une paire de bornes 42' et 44' et peut com-
porter plusieurs autres branches telles que 46' et 48 connectées électriquement au conducteur et conçues sous différentes formes en
fonction des connexions intermédiaires à d'autres dispositifs.
S'il est nécessaire que les conducteurs blindés tels que
ceux représentés aux figures 14 et 15 soient très minces, il est pos-
sible qu'ils ne soient pas autoporteurs et qu'ils soient assez diffi-
ciles à manipuler.
Cependant, ces problèmes peuvent être résolus si ces conduc-
teurs blindés sont noyés dans le substrat de la plaque de circuit
utilisée pour supporter les différents dispositifs électroniques.
Ainsi, comme indiqué précédemment, une plaque de circuit peut être formée en superposant des couches de substrat successives. Certaines parties des couches comportent des bandes conductrices qui sont placées et conçues de manière qu'un agencement présélectionné de
conducteurs blindés soit réalisé dans la plaque. Cette configura-
tion est particulièrement avantageuse pour interconnecter des dispo-
sitifs électroniques en utilisant des conducteurs coaxiaux blindés.
En outre, cette configuration peut également être utilisée pour mon-
ter automatiquement des circuits intégrés sur des plaquettes de cir-
cuit comme indiqué ci-après.
Le mode de réalisation préféré de la présente invention con-
siste en un raccordement thermique par compression, d'une ou de plusieurs
puces,directement sur des conducteurs noyés dans le substrat du cir-
cuit. Les conducteurs et les blindages du substrat des circuits imprimés sont fabriqués conformément ou procédé décrit précédemment En outre, une cavité 50' est ménagée dans le substrat 100' pour dégager une partie du conducteur 60', pour former un plot de connexion 118' et pour dégager une patte 1127
reliée au blindage correspondant 120' (cf. figures 16 à 18). Le con-
ducteur 60' est supporté et isolé du blindage 120' par un matériau diélectrique 102'. Le matériau diélectrique a été complètement retiré
de la zone de cavité 50'. La figure 17 montre la vue en coupe trans-
versale obtenue de la cavité 50' et le plot de connexion 118 maintenu
par le matériau diélectrique 102'.
Le raccordement s'effectue d'une manière automatique, semblable à
un procédé communément appelé raccordement automatisé sur bande (TAB).
Une description détaillée de ce procédé permettant de raccorder des con-
ducteurs non blindés à la surface d'une bande flexible figure dans le
numéro du 20 octobre 1974 d'EDN dans l'article de Walt Palstone inti-
tulé "Tape-Carrier Packaging Boasts Almost Unlimited Potential". Dans la présente invention, la bande TAB à couche unique a été remplacée par un substrat à couches multiples comportant des conducteurs enfouis, complètement blindés et conçus selon le procédé décrit précédemment. Le circuit intégré à semi-conducteurs est
ensuite raccordé par le procédé TAB aux conducteurs internes enfouis.
A la figure 19, une puce à semi-conducteur 52', possédant plusieurs surépaisseurs de connexion 54' appliquées sur les points correspondant aux plots de raccordement du circuit intégré est supportée sur un outil inférieur de raccordement 56'. L'outil de raccordement 56' est aligné avec précision de manière que les surépaisseurs de connexion tombent juste en dessous des plots de connexion 118' -et des pattes de blindage 112'. Un outil supérieur de raccordement 58' descend ensuite dans la cavité 50' pour appliquer de la chaleur et de la pression à plusieurs plots de connexion 118' et pattes de blindage 112' dont
chacun est en alignement avec une surépaisseur de connexion corres-
pondante 54' sur le circuit intégré 52'. La chaleur et la pression ainsi appliquées réalisent simultanément un raccordement simultané de tous les conducteurs ainsi qu'un blindage. Un tel raccordement simultané convient
parfaitement à un assemblage automatisé.
A la figure 20, le circuit intégré obtenu par raccordement TAB 52' est représenté entièrement raccordé au conducteur enfoui et blindé '. Le circuit intégré 52' proprement dit est également noyé dans le substrat à couches multiples. Bien entendu, l'épaisseur du circuit intégré peut varier pour qu'il puisse s'étendre au-delà de la surface du substrat.
Un autre mode de réalisation est représenté à la figure 21.
Dans ce mode de réalisation, le substrat 70' comporte un ou plusieurs
conducteurs blindés 72'. Comme indiqué sur la figure, les plots iso-
lés 74'sont prévus à la surface du substrat et reliés à des conduc-
teurs 72' par des parties verticales 76'. Le dessus ou la surface ex-
térieure des plots 74' est pour l'essentiel dans le mgme plan ou à
fleur de la surface extérieure du substrat.
Un circuit intégré ou puce 78' devant être monté sur le sub-
strat comporte des surépaisseurs 80' appliquées sur les plots de con-
nexion du circuit. La puce est ensuite raccordée au substrat par liaison par compression, selon la procédure décrite ci-dessus. Comme le montre la figure 21, certaines surépaisseurs 80' sont raccordées au
conducteur 74' tandis que d'autres sont directement raccordées aux blin-
dages des conducteurs.
Bien entendu, un spécialiste peut apporter diverses modifi-
cations aux modes de réalisation présentés ci-dessus, sans pour au-
tant s'éloigner du domaine de l'invention définit par les revendica-
tions annexées.

Claims (33)

REVENDICATIONS
1. Procédé de réalisation d'un substrat (20) permettant de supporter des composants électroniques et comportant un conducteur coaxial, caractérisé en ce qu'il comprend les phases de mise en place d'une bande conductrice (68) dans une première couche, de formation d'une première paire de bandes conductrices espacées (72) et (74) dans une seconde couche recouvrant ladite première couche, chacune des bandes conductrices de la paire étant en contact électrique avec ladite bande conductrice de ladite première couche et ayant la même
extension que celle-ci, ladite paire de bandes conductrices définis-
sant un canal entre ses deux éléments, de mise en place d'un matériau diélectrique (70) dans ladite seconde couche remplissant ledit canal, de formation de trois bandes conductrices espacées (80, 82 et 84)
dans une troisième couche recouvrant ladite seconde couche et ayant la mê-
me extension que la première paire de bandes conductrices, deux desdites
trois bandes conductrices placées le plus à l'extérieur étant en con-
tact électrique avec la première paire de bandes conductrices, de
mise en place de matériau diélectrique (70) entre les bandes conduc-
trices de ladite troisième couche, de formation d'une seconde paire de bandes conductrices espacées (86 et 88) dans une quatrième couche
recouvrant ladite troisième couche, chacune desdites bandes conduc-
trices étant en contact électrique avec les bandes conductrices les
plus extérieures de la troisième couche et ayant la même ex-
tension, de mise en place de matériau diélectrique (70) entre les bandes conductrices de la quatrième couche, et de formation d'une bande conductrice (90) dans une cinquième couche recouvrant ladite
quatrième couche, ladite bande conductrice étant en contact électri-
que avec la seconde paire de bandes conductrices et ayant la même ex-
tension que celle-ci, lesdites bandes conductrices étant disposées pour former un conducteur coaxial allongé, dans lequel lesdites bandes conductri ces des première et cinquième couches, lesdites première et seconde
paire de bandes conductrices et les bandes conductrices les plus ex-
térieures de la troisième couche forment un blindage tandis que la ban-
de conductrice centrale de la troisième couche constitue un conducteur.
2. Procédé de réalisation d'un substrat conforme à la revendi-
cation 1, caractérisé en ce qu'il comprend les phases de formation, dans ladite quatrième couche, de parties conductrices (50) recouvrant des parties de la bande conductrice centrale de la troisième couche et étant en contact électrique avec celles-ci, de formation, dans la bande conductrice de la cinquième couche, d'ouvertures
encadrant les parties conductrices réalisées dans ladite qua-
trième couche, de formation, à l'intérieur des ouvertures dans la-
dite cinquième couche, de parties conductrices (52) recouvrant et en contact électrique avec lesdites parties conductrices de la quatrième
couche et espacées de ladite bande conductrice de la cinquième cou-
che, et de mise en place du matériau diélectrique (24) dans les espaces existant entre les parties conductrices et la bande conductrice de la cinquième couche, les parties conductrices des quatrième et cinquième
couches constituant des moyens de contact avec le conducteur coaxial.
3. Procédé de réalisation d'un conducteur coaxial noyé dans un substrat plan, caractérisé en ce qu'il comprend les phases de mise en place d'une couche plane comportant une première partie conductrice
allongée, de formation de plusieurs couches planes successives pla-
cées au-dessus de ladite couche plane, chacune desdites couches pos-
sédant des parties conductrices, et de formation d'une autre couche
plane comportant une seconde partie conductrice allongée placée au-
dessus de plusieurs couches planes successives, les première et se-
conde parties conductrices allongées et les parties conductrices des couches planes successives étant conformées et arrangées en un blindage coaxial allongé, un conducteur étant disposé à l'intérieur et espacé
dudit blindage.
4. Procédé de réalisation d'un conducteur coaxial noyé dans un substrat plan conforme à la revendication 3, caractérisé en ce que les parties conductrices des couches planes successives comprennent des parties conductrices allongées qui ont la même extension que la partie conductrice allongée de la première couche et qui sont en contact électrique avec ladite partie allongée pour former ledit
blindage et une partie conductrice allongée formant ledit conducteur.
5. Procédé de réalisation d'un conducteur coaxial noyvé dans un substrat plan conforme à la revendication 3, caractérisé en ce que des parties conductrices supplémentaires des couches planes successi- ves sont prévues pour refermer le blindage du conducteur coaxial.
6. Procédé de réalisation d'un conducteur coaxial nové dans un substrat plan conforme à la revendication 3, caractérisé en ce que
des parties conductrices supplémentaires sont prévues dans les cou-
ches planes et sont disposées pour fournir un moyen permettant d'éta-
blir un contact avec le conducteur du conducteur coaxial.
7. Procédé de réalisation d'un conducteur coaxial noyé dans un substrat plan conforme à la revendication 3, caractérisé en ce qu'il comprend la phase de mise en place de matériau diélectrique entre le
conducteur et le blindage du conducteur coaxial.
8. Substrat permettant de supporter des composants électro-
niques et compoftant un conducteur coaxial noyé, caractérisé en ce qu'il
comprend une première couche plane formant une base, une bande con-
ductrice allongée placée dans une seconde couche sur ladite base, un matériau diélectrique placé dans ladite seconde couche au-dessus de
parties de ladite base non recouvertes par ladite première bande con-
ductrice allongée, une paire de bandes conductrices allongées espa-
cées disposées dans une troisième couche et définissant entre elles un canal, cette paire de bandes conductrices étant en contact électrique avec ladite première bande conductrice allongée et ayant la même extension que celle-ci, un matériau diélectrique placé dans ladite troisième couche remplissant ledit canal et des parties de la troisième couche superposées au matériau diélectrique de la deuxième
couche, au moins trois bandes conductrices espacées et allongées dis-
posées dans une quatrième couche et de même extension que la paire de bandes conductrices, les plus extérieures desdites bandes conductrices
étant en contact électrique avec la première paire de bandes conduc-
trices, ladite troisième bande conductrice étant placée entre lesdi-
tes bandes conductrices les plus extérieures et formant un conducteur dudit conducteur coaxial, un matériau diélectrique placé dans ladite
quatrième couche entre lesdites bandes conductrices allongées et au-
dessus du matériau diélectrique de la seconde et la troisième couche, une paire de bandes conductrices allongées et espacées placées dans une cinquième couche, cette paire de bandes conductrices étant
en contact électrique avec les deux bandes conductrices les plus ex-
térieures de la quatrième couche et ayant la même extension que cel-
les-ci, un matériau diélectrique placé dans ladite cinquième couche entre ladite paire de bandes conductrices et au-dessus du matériau diélectrique de la quatrième couche, une bande conductrice allongée placée dans une sixième couche superposée et de même extension que lesdites autres bandes conductrices et en contact avec ladite seconde paire de bandes conductrices, et un matériau diélectrique placé dans ladite sixième couche dans des parties de ladite couche non-occupées par la seconde bande conductrice allongée, les bandes conductrices
des seconde et sixième couches, les première et seconde paire de ban-
des conductrices et les bandes conductrices les plus extérieures de la quatrième couche formant un blindage entourant coaxialement le conducteur formé par la bande conductrice centrale de la quatrième
couche, ledit blindage étant en contact avec ladite couche de base.
9. Substrat conforme à la revendication 8, caractérisé en ce que ladite couche de base est constituée d'un matériau conducteur et en ce que
ledit blindage est en contact électrique avec celui-ci.
10. Procédé de fixation d'un dispositif (78') comportant
plusieurs moyens de connexion (90') à une plaque de circuit, ladi-
te plaque comprenant plusieurs conducteurs blindés noyés (72' et
76'), permettant d'interconnecter ledit dispositif avec d'autres élé-
ments, caractérisé en ce qu'il prévoit de positionner ledit disposi-
tif (78') en un endroit présélectionné de ladite plaquette, ledit endroit étant défini par des terminaisons de conducteurs (74')
correspondant audits moyens de connexion de dispositif, et d'appli-
quer ledit dispositif contre ladite plaquette pour former un raccordement par compression entre lesdites moyens de connexion de dispositif et
lesdites terminaisons.
11. Procédé conforme à la revendication 10, caractérisé en
ce que lesdites terminaisons de conducteur comprennent des plots pla-
cés à la surface de ladite plaque.
12. Procédé conforme à la revendication 10, caractérisé en ce que ledit dispositif est une puce intégrée comprenant plusieurs surépaisseurs.
13. Procédé conforme à la revendication 10, caractérisé en ce que lesdits conducteurs sont connectés aux autres éléments places
sur ladite plaque.
14. Procédé conforme à la revendication 10, caractérisé en
ce que ladite plaque est munie de terminaisons de blindage connec-
tées aux blindages respectifs desdits conducteurs blindés.
15. Procédé conforme à la revendication 14, caractérisé en ce que lesdites terminaisons de blindage sont placées au contact de
certains desdits moyens de connexion lorsque le dispositif est appli-
qué contre la plaque.
16. Procédé de fixation d'un dispositif comportant plusieurs
moyens de connexion à une plaque de circuit en vue d'une intercon-
nexion avec d'autres circuits, caractérisé en ce qu'il comprend les phases de mise en place d'une plaque de circuit (120') comportant plusieurs conducteurs blindés noyés (60') et une cavité (50') munie de terminaisons de conducteur (118'), de mise en place du dipositif en face de ladite cavité, lesdits moyens de connexion de dispositif
étant alignés avec lesdites terminaisons de conducteur, et de dépla-
cement dudit dispositif pour le faire entrer en contact avec lesdites
terminaisons de conducteur.
17. Procédé conforme à la revendication 16, caractérisé en ce que ladite cavité comporte des terminaisons de blindage permettant
une connexion aux moyens de connexion correspondants.
18. Procédé conforme à la revendication 17, caractérisé en ce que lesdits moyens de connexion sont raccordées audit conducteur et
audites terminaisons de blindage par compression.
19. Procédé conforme à la revendication 17, caractérisé en
ce que ladite cavité traverse la plaquette et qu'il comprend égale-
ment des moyens permettant de déplacer ledit dispositif d'un côté de
ladite plaquette dans la cavité jusqu'à ce que lesdits moyens de con-
nexion soient en contact avec lesdites terminaisons. -
20. Procédé conforme à la revendication 19, caractérisé en
ce qu'il prévoit également des moyens de raccordement conçus pour s'enga-
ger, par un autre côté de la plaquette, dans ladite cavité pour re-
lier lesdites terminaisons et lesdits moyens de connexion.
21. Procédé conforme à la revendication 20, caractérisé en
ce qu'il prévoit d'appliquer une pression audits moyens de terminai-
son et de connexion pour réaliser un raccordement par compression.
22. Procédé conforme à la revendication 21, caractérisé en ce qu'il prévoit également d'appliquer de la chaleur auxdits moyens
de terminaison et de connexion.
23. Procédé conforme à la revendication 17, caractérisé en
ce que lesdites terminaisons sont réalisées en amenant les conduc-
teurs et les blindages correspondants dans ladite cavité.
24. Procédé conforme à la revendication 23, caractérisé en ce que lesdites terminaisons sont colinéaires avec les conducteurs et
les blindages respectifs.
25. Procédé de connexion d'un dispositif comportant plu-
sieurs moyens de connexion à un conducteur blindé par un blindage de conducteur, caractérisé en ce qu'il comprend les phases suivantes: mise en place d'une terminaison de conducteur pour- le conducteur;
mise en place d'une terminaison de blindage pour le blindage de con-
ducteur, lesdites terminaisons de conducteur et de blindage étant
placées et espacées pour coïncider avec les moyens de connexion cor-
respondants, et liaison desdits conducteurs et desdites terminaisons
de blindage aux moyens de connexion correspondants.
26. Procédé conforme à la revendication 25, caractérisé en ce que lesdites terminaisons et. lesdits moyens de connexion sont raccordés
par compression.
27. Conducteur, caractérisé en ce qu'il comprend un élément
conducteur (30'), une terminaison conductrice (42') raccordéeaudit élé-
ment conducteur, un blindage (36') entourant coaxialement ledit élé-
ment conducteur, et une terminaison de blindage (44') raccordéeaudit blindage, ledites terminaisons de conducteur et de blindage étant
placées à une distance présélectionnée.
28. Conducteur conforme à la revendication 27, caractérisé en ce qu'il comprend également un matériau diélectrique placé entre
ledit conducteur et ledit blindage.
29. Conducteur conforme à la revendication 28, caractérisé en ce que ladite terminaison de conducteur comprend un prolongement li-
néaire dudit élément conducteur.
30. Conducteur conforme à la revendication 29, caractérisé
en ce que ladite terminaison de blindage est parallèle à ladite ter-
minaison de conducteur.
31. Substrat, caractérisé en ce qu'il comprend une couche diélectrique, un conducteur noyé dans ladite couche, et un blindage coaxial sensiblement de même longueur et entourant ledit conducteur,
ledit substrat comportant une cavité permettant de loger un disposi-
tif muni de moyens de connexion, ledit conducteur et ledit blindage
étant munis de moyens de terminaison placés dans ladite cavité per-
mettant d'effectuer une interconnexion avec lesdites moyens de conne-
xion de dispositif.
32. Substrat conforme à la revendication 31, caractérisé en ce que lesdits moyens de terminaison comprennent des plots permettant
d'effectuer un raccordement par compression avec ledit dispositif.
33. Substrat conforme à la revendication 32, caractérisé en ce que lesdits plots sont alignés axialement avec, respectivement, le
conducteur et le blindage.
FR8516723A 1984-11-14 1985-11-13 Procede de realisation d'un substrat comportant un conducteur coaxial Withdrawn FR2573272A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US67134784A 1984-11-14 1984-11-14
US06/671,276 US4673904A (en) 1984-11-14 1984-11-14 Micro-coaxial substrate

Publications (1)

Publication Number Publication Date
FR2573272A1 true FR2573272A1 (fr) 1986-05-16

Family

ID=27100514

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8516723A Withdrawn FR2573272A1 (fr) 1984-11-14 1985-11-13 Procede de realisation d'un substrat comportant un conducteur coaxial

Country Status (3)

Country Link
JP (1) JPS61210696A (fr)
FR (1) FR2573272A1 (fr)
GB (1) GB2168857A (fr)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0183598A2 (fr) * 1984-11-13 1986-06-04 Augat Inc. Empaquetage à écran pour circuit intégré
EP0288767A2 (fr) * 1987-04-27 1988-11-02 International Business Machines Corporation Méthode pour former un guide d'ondes blindé
EP0309942A2 (fr) * 1987-10-02 1989-04-05 AT&T Corp. Empaquetage multicouche en céramique comprenant des connexions à haute fréquence
FR2674680A1 (fr) * 1991-03-26 1992-10-02 Thomson Csf Procede de realisation de connexions coaxiales pour composant electronique, et boitier de composant comportant de telles connexions.

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2613576B2 (ja) * 1988-03-22 1997-05-28 富士通株式会社 電子部品用基体の製造方法
JPH04267586A (ja) * 1991-02-22 1992-09-24 Nec Corp 同軸配線パターンおよびその形成方法
GB2277832B (en) * 1993-04-27 1997-01-15 British Aerospace Thin film multi-layer interconnect
EP0903780A3 (fr) * 1997-09-19 1999-08-25 Texas Instruments Incorporated Procédé et appareillage pour empaquetage à fils soudés pour circuits intégrés
EP0940849A1 (fr) * 1998-03-05 1999-09-08 Interuniversitair Micro-Elektronica Centrum Vzw Piste conductrice à faibles pertes sur un substrat et procédé pour sa fabrication
KR100308871B1 (ko) * 1998-12-28 2001-11-03 윤덕용 동축 구조의 신호선 및 그의 제조 방법
WO2012140964A1 (fr) * 2011-04-14 2012-10-18 株式会社村田製作所 Substrat multicouche flexible avec composants électroniques incorporés

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2134473A1 (fr) * 1971-04-26 1972-12-08 Raytheon Co
US3805375A (en) * 1969-09-22 1974-04-23 Gen Electric Composite integrated circuits including semiconductor chips mounted on a common substrate with connections made through a dielectric encapsulator
US3990102A (en) * 1974-06-28 1976-11-02 Hitachi, Ltd. Semiconductor integrated circuits and method of manufacturing the same
EP0006444A1 (fr) * 1978-06-23 1980-01-09 International Business Machines Corporation Structure multicouche diélectrique
GB2096834A (en) * 1981-04-14 1982-10-20 Kollmorgen Tech Corp Process for the manufacture of substrates to interconnect electronic components and articles made by said process
JPS5854661A (ja) * 1981-09-29 1983-03-31 Fujitsu Ltd 多層セラミツク半導体パツケ−ジ
JPS59222949A (ja) * 1983-06-02 1984-12-14 Nippon Telegr & Teleph Corp <Ntt> 超高周波集積化電子回路装置
EP0183598A2 (fr) * 1984-11-13 1986-06-04 Augat Inc. Empaquetage à écran pour circuit intégré

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5758069A (en) * 1980-09-25 1982-04-07 Chisaki Kk Vertical calcining furnace
JPS57100793A (en) * 1980-12-16 1982-06-23 Nippon Electric Co High density multilayer circuit board

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3805375A (en) * 1969-09-22 1974-04-23 Gen Electric Composite integrated circuits including semiconductor chips mounted on a common substrate with connections made through a dielectric encapsulator
FR2134473A1 (fr) * 1971-04-26 1972-12-08 Raytheon Co
US3990102A (en) * 1974-06-28 1976-11-02 Hitachi, Ltd. Semiconductor integrated circuits and method of manufacturing the same
EP0006444A1 (fr) * 1978-06-23 1980-01-09 International Business Machines Corporation Structure multicouche diélectrique
GB2096834A (en) * 1981-04-14 1982-10-20 Kollmorgen Tech Corp Process for the manufacture of substrates to interconnect electronic components and articles made by said process
JPS5854661A (ja) * 1981-09-29 1983-03-31 Fujitsu Ltd 多層セラミツク半導体パツケ−ジ
JPS59222949A (ja) * 1983-06-02 1984-12-14 Nippon Telegr & Teleph Corp <Ntt> 超高周波集積化電子回路装置
EP0183598A2 (fr) * 1984-11-13 1986-06-04 Augat Inc. Empaquetage à écran pour circuit intégré

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENTS ABSTRACTS OF JAPAN, vol. 7, no. 140 (E-182)[1285], 18 juin 1983; & JP - A - 58 54 661 (FUJITSU K.K.) 31-03-1983 *
PATENTS ABSTRACTS OF JAPAN, vol. 9, no. 95 (E-310)[1818], 24 avril 1985; & JP - A - 59 222 949 (NIPPON DENSHIN DENWA KOSHA) 14-12-1984 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0183598A2 (fr) * 1984-11-13 1986-06-04 Augat Inc. Empaquetage à écran pour circuit intégré
EP0183598A3 (fr) * 1984-11-13 1987-01-28 Augat Inc. Empaquetage à écran pour circuit intégré
EP0288767A2 (fr) * 1987-04-27 1988-11-02 International Business Machines Corporation Méthode pour former un guide d'ondes blindé
EP0288767A3 (en) * 1987-04-27 1990-06-20 International Business Machines Corporation Vlsi coaxial wiring structure
EP0309942A2 (fr) * 1987-10-02 1989-04-05 AT&T Corp. Empaquetage multicouche en céramique comprenant des connexions à haute fréquence
EP0309942A3 (fr) * 1987-10-02 1989-09-20 AT&T Corp. Empaquetage multicouche en céramique comprenant des connexions à haute fréquence
FR2674680A1 (fr) * 1991-03-26 1992-10-02 Thomson Csf Procede de realisation de connexions coaxiales pour composant electronique, et boitier de composant comportant de telles connexions.
WO1992017905A1 (fr) * 1991-03-26 1992-10-15 Thomson-Csf Procede de realisation de connexions coaxiales pour composant electronique, et boitier de composant comportant de telles connexions
US5323533A (en) * 1991-03-26 1994-06-28 Thomson-Csf Method of producing coaxial connections for an electronic component, and component package

Also Published As

Publication number Publication date
GB8527977D0 (en) 1985-12-18
JPS61210696A (ja) 1986-09-18
GB2168857A (en) 1986-06-25

Similar Documents

Publication Publication Date Title
EP0627765B1 (fr) Dispositif semiconducteur incluant un élément semiconducteur du type &#34;FLIP-CHIP&#34;
EP0133125B1 (fr) Boîtier de composant électronique muni d&#39;un condensateur
EP0800210B1 (fr) Module hyperfréquence compact
FR2573272A1 (fr) Procede de realisation d&#39;un substrat comportant un conducteur coaxial
FR2772517A1 (fr) Antenne multifrequence realisee selon la technique des microrubans et dispositif incluant cette antenne
EP2510574A1 (fr) Dispositif de transition hyperfréquence entre une ligne à micro-ruban et un guide d&#39;onde rectangulaire
FR3040535B1 (fr) Dispositif electronique muni d&#39;un element conducteur integre et procede de fabrication
FR2710195A1 (fr) Assemblage antenne-circuit électronique.
FR2659184A1 (fr) Boitier destine a loger des circuits a micro-ondes.
EP1657749B1 (fr) Boîtier microélectronique multiplans avec blindage interne
EP0387955A1 (fr) Boîtier pour circuit intégré hyperfréquences
EP0616490A1 (fr) Dispositif électronique miniaturisé, notamment dispositif à effet gyromagnétique
FR2629271A1 (fr) Dispositif d&#39;interconnexion et de protection d&#39;une pastille nue de composant hyperfrequence
FR2666452A1 (fr) Module de circuit a semiconducteurs multicouche.
EP0128799A1 (fr) Procédé de réalisation d&#39;un circuit hybride, et circuit hybride obtenu par ce procédé
FR2916601A1 (fr) Perfectionnement a l&#39;empreinte de report d&#39;un connecteur sur une carte imprimee.
WO2014198688A1 (fr) Circuit imprime a structure multicouche a faibles pertes dielectriques et refroidi
FR2847726A1 (fr) Module radiofrequence
FR2529385A1 (fr) Microboitier d&#39;encapsulation de circuits integres logiques fonctionnant en tres haute frequence
EP3417481B1 (fr) Procede d&#39;interconnexion dans un module electronique 3d
EP2772936B1 (fr) Procédé d&#39;interconnexion par fils paralleles ainsi qu&#39;un procédé d&#39;adaptation des formes de ceux-ci, et les outillages relatifs
EP0983616B1 (fr) Procede et dispositif pour connecter deux elements millimetriques
EP1036489B1 (fr) Procede de montage en surface d&#39;un boitier hyperfrequence sur un circuit imprime et boitier et circuit imprime pour la mise en oeuvre du procede
FR2710192A1 (fr) Composant micro-onde ayant des caractéristiques fonctionnelles ajustées et procédé d&#39;ajustement.
FR2689327A1 (fr) Connexion hyperfréquence entre un connecteur coaxial et des éléments disposés sur un substrat diélectrique.

Legal Events

Date Code Title Description
ST Notification of lapse