JPS59222949A - 超高周波集積化電子回路装置 - Google Patents
超高周波集積化電子回路装置Info
- Publication number
- JPS59222949A JPS59222949A JP58098445A JP9844583A JPS59222949A JP S59222949 A JPS59222949 A JP S59222949A JP 58098445 A JP58098445 A JP 58098445A JP 9844583 A JP9844583 A JP 9844583A JP S59222949 A JPS59222949 A JP S59222949A
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- pad
- electronic circuit
- reference potential
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6611—Wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、超高周波を扱う電子回路が集積化されて１，
１．Ｓ成されている超高周波集積化電子回路基板を有し
、その超高周波集積化電子回路基板上に、その電子回路
に接続されている複数の外部接続用信号用パッドと、外
部接続用基準電位用パッドとが形成されている超高周波
集積化電子回路装置の改良に関する。
１．Ｓ成されている超高周波集積化電子回路基板を有し
、その超高周波集積化電子回路基板上に、その電子回路
に接続されている複数の外部接続用信号用パッドと、外
部接続用基準電位用パッドとが形成されている超高周波
集積化電子回路装置の改良に関する。
従来のこのような超高周波集積化電子回路装置は、次に
述べる構成を有しているのが普通である。
述べる構成を有しているのが普通である。
すなわち、第１図に示りように、超高周波を扱う電子回
路が集積化されて構成されている、例えば方形の超高周
波集積化電子回路基板１を有し、その超高周波集積化電
子回路基板１上に、その電子回路に接続されている複数
Ｎ個（但し、図においては、Ｎ＝８個の場合が示されて
いる。
路が集積化されて構成されている、例えば方形の超高周
波集積化電子回路基板１を有し、その超高周波集積化電
子回路基板１上に、その電子回路に接続されている複数
Ｎ個（但し、図においては、Ｎ＝８個の場合が示されて
いる。
）の外部接続用信号用パッドＳＰＹ、ＳＰ）・・・・・
・・・・ＳＰＮと、外部接続用基準電位用（通常は接地
用）パッドＧ Ｐとが形成されている。
・・・・ＳＰＮと、外部接続用基準電位用（通常は接地
用）パッドＧ Ｐとが形成されている。
この場合、外部接続用信号用パッドＳ Ｐ ＋ 、ＳＰ
＋・・・・・・・・・ＳＰＮは、超高周波集積化電子回
路基板１上の外周部に順次配列され、また、外部接続用
基準電位用パッドＧＰ−ｂ超高周波集積化電子回路基板
１上の外）ん部に配されているが、外部接続用基準電位
用パッドＧＰが、外部接続川伝′／」用パッドｓｐ、
、ＳＰ＋ ・・・・・・・・・ＳＰＮに対して共通な１
つの外部接続用基準電位用パッドでなり、そして、その
外部接続用基準電位用パッドが、超高周波集積化電子回
路基板１上に、外部接続用信号用パッドＳＰ＋ 、ＳＰ
＋ ・・・・・・・・・ＳＰ＋＋とは無関係な任意の位
置において、配され°Ｃいる３、 以上が、従来の超高周波集積化電子回路装置の構成であ
る。
＋・・・・・・・・・ＳＰＮは、超高周波集積化電子回
路基板１上の外周部に順次配列され、また、外部接続用
基準電位用パッドＧＰ−ｂ超高周波集積化電子回路基板
１上の外）ん部に配されているが、外部接続用基準電位
用パッドＧＰが、外部接続川伝′／」用パッドｓｐ、
、ＳＰ＋ ・・・・・・・・・ＳＰＮに対して共通な１
つの外部接続用基準電位用パッドでなり、そして、その
外部接続用基準電位用パッドが、超高周波集積化電子回
路基板１上に、外部接続用信号用パッドＳＰ＋ 、ＳＰ
＋ ・・・・・・・・・ＳＰ＋＋とは無関係な任意の位
置において、配され°Ｃいる３、 以上が、従来の超高周波集積化電子回路装置の構成であ
る。
ところで、このようなＩＭ成を右り′る超高周波集積化
電子回路装置にＪ３いて、その電子回路を、超高周波を
用いて種々測定する必要がある場合がある。
電子回路装置にＪ３いて、その電子回路を、超高周波を
用いて種々測定する必要がある場合がある。
このような場合、第１図に示Ｊように、測定器（図示Ｕ
ず）に接続されている複ｖｌＮ個の超高周波用同軸ケー
ブルＣ＋ 、Ｃｒ・・・・・・・・・Ｃ８の中心尋体２
の遊端を、それぞれ尖端にして、それぞれ外部接続用信
号用パッドＳＰ＋ 、ＳＰ＋・・・・・・・・・ＳＰＮ
に接触さけ、また、超高周波用同軸ケーブルＣ１及びＣ
２、Ｃ７及びＣｒ、Ｃｒ及びＣ４・・・・・・・・・Ｃ
Ｎ−１及びＣＮＮ及びＣＮ及びＣＩの外部導体３を、そ
れぞれ導体ワイヤＷ１ 、Ｗフ、ＷＩ・・・・・・・・
・ＷＮ−＋、及びＷＮによって互に連結した状態で、例
えば導体ワイｉ’ Ｗ Ｎを、導体ワイヤＷ、を用いて
、外部接続用基準電位用パッドＧＰに接触させることに
よって、超高周波用同軸ケーブルＣ＋ 、Ｃｒ ・・・
・・・・・・ＣＮを外部接続用基準電位用パッドＧＰに
共通に接続（ればよい。
ず）に接続されている複ｖｌＮ個の超高周波用同軸ケー
ブルＣ＋ 、Ｃｒ・・・・・・・・・Ｃ８の中心尋体２
の遊端を、それぞれ尖端にして、それぞれ外部接続用信
号用パッドＳＰ＋ 、ＳＰ＋・・・・・・・・・ＳＰＮ
に接触さけ、また、超高周波用同軸ケーブルＣ１及びＣ
２、Ｃ７及びＣｒ、Ｃｒ及びＣ４・・・・・・・・・Ｃ
Ｎ−１及びＣＮＮ及びＣＮ及びＣＩの外部導体３を、そ
れぞれ導体ワイヤＷ１ 、Ｗフ、ＷＩ・・・・・・・・
・ＷＮ−＋、及びＷＮによって互に連結した状態で、例
えば導体ワイｉ’ Ｗ Ｎを、導体ワイヤＷ、を用いて
、外部接続用基準電位用パッドＧＰに接触させることに
よって、超高周波用同軸ケーブルＣ＋ 、Ｃｒ ・・・
・・・・・・ＣＮを外部接続用基準電位用パッドＧＰに
共通に接続（ればよい。
しかしながら、このようにして超高周波集積化電子回路
装置の電子回路を測定する場合、上述したように、導体
ワイヤＷ１、Ｗ７、Ｗｌ・・・・・・・・・ＷＮ−１、
及びＷＮを、それぞれ超高周波用同軸ケーブルＣ１及び
Ｃｒ 、Ｃｒ及びＣ，、Ｃｒ及びＣ４・・・・・・・・
・ＣＮ−１及びＯＮ、及びＣＮ及びＣ１の外部導体３間
に、予め連結させておく必要があると共に、例えば導体
ワイヤＷＮに導体ワイＸ７Ｗｏを連結し、そして、その
導体ワイＡ／Ｗｏを外部接続用基ｉ（ｊ電位用バッドＧ
Ｐに接触ざＵる必要がある。
装置の電子回路を測定する場合、上述したように、導体
ワイヤＷ１、Ｗ７、Ｗｌ・・・・・・・・・ＷＮ−１、
及びＷＮを、それぞれ超高周波用同軸ケーブルＣ１及び
Ｃｒ 、Ｃｒ及びＣ，、Ｃｒ及びＣ４・・・・・・・・
・ＣＮ−１及びＯＮ、及びＣＮ及びＣ１の外部導体３間
に、予め連結させておく必要があると共に、例えば導体
ワイヤＷＮに導体ワイＸ７Ｗｏを連結し、そして、その
導体ワイＡ／Ｗｏを外部接続用基ｉ（ｊ電位用バッドＧ
Ｐに接触ざＵる必要がある。
まｌζ、超高周波用同軸ケーブルＣ１、Ｃ２・・・・・
・・・・Ｃ１１の中心導体２の３ｆＬ端を、それぞれ外
部接続用信号用パッドＳＰＩ 、Ｓｔ）、 ・・・・
・・・・・ＳＰｌ、に１＆触させるとき、超高周波用同
軸ケーブル０１及びＣ＋、Ｃ＋ 及びＣ１・・・・・・
・・・ＣＮ−１及びＣＮ 、及びＣ＋＋及びＣ１の外部
導体３間に、導体ワイ＼’Ｗ＋ 、 Ｗ、・・・・・・
・・・ＷＮ−１、ＷＮが、予めｊ重粘されているので、
超高周波用同軸ケーブルＣ＋ 、Ｃ＋・・・・・・・・
・ＣＮの中心導体２を、それぞれ外部接続用信号用パッ
ドＳＰ＋ 、ＳＰ＋ ・・・・・・・・・Ｓ Ｐ Ｎに
、同時に、確実、に接触さＵることが困ｆＩｌである。
・・・・Ｃ１１の中心導体２の３ｆＬ端を、それぞれ外
部接続用信号用パッドＳＰＩ 、Ｓｔ）、 ・・・・
・・・・・ＳＰｌ、に１＆触させるとき、超高周波用同
軸ケーブル０１及びＣ＋、Ｃ＋ 及びＣ１・・・・・・
・・・ＣＮ−１及びＣＮ 、及びＣ＋＋及びＣ１の外部
導体３間に、導体ワイ＼’Ｗ＋ 、 Ｗ、・・・・・・
・・・ＷＮ−１、ＷＮが、予めｊ重粘されているので、
超高周波用同軸ケーブルＣ＋ 、Ｃ＋・・・・・・・・
・ＣＮの中心導体２を、それぞれ外部接続用信号用パッ
ドＳＰ＋ 、ＳＰ＋ ・・・・・・・・・Ｓ Ｐ Ｎに
、同時に、確実、に接触さＵることが困ｆＩｌである。
従って、第１図に示ず従来の超昌周波集（７１化電子回
路装置の場合、イの電子回路を超高周波を用いて測定づ
゛る場合に、その測定を容易に行うことがぐさ″ない、
という欠点をイｉしていた。
路装置の場合、イの電子回路を超高周波を用いて測定づ
゛る場合に、その測定を容易に行うことがぐさ″ない、
という欠点をイｉしていた。
また、第１図に示Ｊ超畠周波丈梢化電子回路装置の電子
回路を上述したようにして測定する場合、超高周波用同
軸ケーブルＣ１の外部導体３と、外部接続用基準電位用
パッドＧＰとの間の導体ワイヤＷ１−１〜Ｗ＋ 、Ｗｏ
及びＷｏの長さの総和、または導体ワイＡ７Ｗ ｔ〜
ＷＮ及びＷＯの長さの総和が長くなるので、超高周波用
同軸ケーブルＣ１の外部導体３と、外部接続用基準電位
用パッドＧＰとの間が、大きなインピーダンス値を有す
るインダクタを介して連結さていることと等価になる。
回路を上述したようにして測定する場合、超高周波用同
軸ケーブルＣ１の外部導体３と、外部接続用基準電位用
パッドＧＰとの間の導体ワイヤＷ１−１〜Ｗ＋ 、Ｗｏ
及びＷｏの長さの総和、または導体ワイＡ７Ｗ ｔ〜
ＷＮ及びＷＯの長さの総和が長くなるので、超高周波用
同軸ケーブルＣ１の外部導体３と、外部接続用基準電位
用パッドＧＰとの間が、大きなインピーダンス値を有す
るインダクタを介して連結さていることと等価になる。
このため、第１図に示づ従来の超高周波集積化電子回路
装置の場合、その電子回路を超高周波を用いて測定づる
揚台、その測定用信号に大ぎな損失を伴うと共に、測定
用信号の波形に乱れが生じ、よって、電子回路の測定を
高精度で行うことができない、という欠点を有していた
。
装置の場合、その電子回路を超高周波を用いて測定づる
揚台、その測定用信号に大ぎな損失を伴うと共に、測定
用信号の波形に乱れが生じ、よって、電子回路の測定を
高精度で行うことができない、という欠点を有していた
。
よって、本発明は、上述した欠点を右しない、新規な超
高周波集積化電子回路装置を提案せんとづるもので、以
下、本発明の実施例を詳述覆るところから明らかとなる
であろう。
高周波集積化電子回路装置を提案せんとづるもので、以
下、本発明の実施例を詳述覆るところから明らかとなる
であろう。
第２図は、本願第１番目の発明にＪこる超高周波集積化
電子回路装置の実施例を示Ｊ０第２図に示ず本願第１番
目の発明による超高周波集信化電子回路装置にＪ３いて
、第１図との対応部分には、同−符月を付して、詳Ｉ１
１説明を省略覆る１、 第２図に示づ一本願第１番目の発明による超高周波集積
化電子回路装置は、次の事項を除いて、第１図に示−ツ
従来の超高周波集積化電子回路装置σと同様の構成を右
Ｊる。
電子回路装置の実施例を示Ｊ０第２図に示ず本願第１番
目の発明による超高周波集信化電子回路装置にＪ３いて
、第１図との対応部分には、同−符月を付して、詳Ｉ１
１説明を省略覆る１、 第２図に示づ一本願第１番目の発明による超高周波集積
化電子回路装置は、次の事項を除いて、第１図に示−ツ
従来の超高周波集積化電子回路装置σと同様の構成を右
Ｊる。
づなわち、外部接続用基準電位用パッドＧＰｈＱ、複数
Ｎ個の外部接続用信号用パッドＳＰ＋ 、Ｓ）〕２・・
・・・・・・・ＳＰＮに対応して、複数Ｎ個の外部接続
用基準電位用パッドＧＰＩ 、ＧＰ＋ ・・・・・・・
・・ＧＰＮをイーｉりる。
Ｎ個の外部接続用信号用パッドＳＰ＋ 、Ｓ）〕２・・
・・・・・・・ＳＰＮに対応して、複数Ｎ個の外部接続
用基準電位用パッドＧＰＩ 、ＧＰ＋ ・・・・・・・
・・ＧＰＮをイーｉりる。
そして、外部接続用信号用パッドＳＰ＋ 、ＳＦ３．・
・・・・・・・・ＳＰＮ、及び外部接続用パッドＧＰ＋
、ＧＰ＋ ・・・・・・・・・ＧＰＮが、外部接続用信
号用パッドＳＰ： ＜但し、ｉ＝１．２・・・・・・
・・・Ｎ）と、外部接続用基準電位用パッドＧＰｉ と
を互に所要の間隔を保って配されている第ｉの外８１Ｓ
接続用パッド対Ｐ、とじて、Ｂ ６Ｈ％周波集積化電子
回路基板１上に、その外周部において順次配列されてい
る。
・・・・・・・・ＳＰＮ、及び外部接続用パッドＧＰ＋
、ＧＰ＋ ・・・・・・・・・ＧＰＮが、外部接続用信
号用パッドＳＰ： ＜但し、ｉ＝１．２・・・・・・
・・・Ｎ）と、外部接続用基準電位用パッドＧＰｉ と
を互に所要の間隔を保って配されている第ｉの外８１Ｓ
接続用パッド対Ｐ、とじて、Ｂ ６Ｈ％周波集積化電子
回路基板１上に、その外周部において順次配列されてい
る。
また、外部接続用基準電位用パッドＧＰ、、Ｇ Ｐ ｒ
・・・・・・・・・Ｇ Ｐ Ｎが超高周波集積化電子
回路基板１上に形成された配線層４によって互に連結さ
れている。実際上、この配線層４は、外部接続用基準電
位用パッドＧＰ＋ 、ＧＰ＋ ・・・・・・・・・ＧＰ
Ｎから、これらと一体に延長している。
・・・・・・・・・Ｇ Ｐ Ｎが超高周波集積化電子
回路基板１上に形成された配線層４によって互に連結さ
れている。実際上、この配線層４は、外部接続用基準電
位用パッドＧＰ＋ 、ＧＰ＋ ・・・・・・・・・ＧＰ
Ｎから、これらと一体に延長している。
以上が、本願第１番目の発明による超高周波集積化電子
回路装置の実施例の構成である。
回路装置の実施例の構成である。
このような構成を有する超高周波集積化電子回路装置に
よれば、その電子回路を、第１図で上述したように、超
高周波を用いて種々測定する必要がある場合、第２図に
示すように、複数Ｎ個の超高周波用同軸ケーブルＣ＋
、Ｃ＋・・・・・・・・・ＣＮの中心導体２の遊端を、
それぞれ尖端にして、それぞれ外部接続用信号用パッド
ＳＰＩ 、ＳＰ＋ ・・・・・・・・・ＳＰＮに接触さ
せ、また、導体ワイＸ７Ｗ＋ ’ 、Ｖ’ｌｈ ’・・
・・・・・・・Ｗ＋＋’ の一端を、それぞれ超高）ｌ
、１波用同軸ケーブル０１、Ｃ２・・・・・・・・・Ｃ
６の外部導体３に連結した状態で、それら導体１ノイＡ
’Ｗ＋ ’ 、Ｗ＋ ’ ・・・・・・・・・ＷＮ’
の他端を、それぞれ外部接続用基準電位用パッドＧＰ１
、ＣＰ＋ ・・・・・・・・・ＧＰＮに接触させれば良
い。
よれば、その電子回路を、第１図で上述したように、超
高周波を用いて種々測定する必要がある場合、第２図に
示すように、複数Ｎ個の超高周波用同軸ケーブルＣ＋
、Ｃ＋・・・・・・・・・ＣＮの中心導体２の遊端を、
それぞれ尖端にして、それぞれ外部接続用信号用パッド
ＳＰＩ 、ＳＰ＋ ・・・・・・・・・ＳＰＮに接触さ
せ、また、導体ワイＸ７Ｗ＋ ’ 、Ｖ’ｌｈ ’・・
・・・・・・・Ｗ＋＋’ の一端を、それぞれ超高）ｌ
、１波用同軸ケーブル０１、Ｃ２・・・・・・・・・Ｃ
６の外部導体３に連結した状態で、それら導体１ノイＡ
’Ｗ＋ ’ 、Ｗ＋ ’ ・・・・・・・・・ＷＮ’
の他端を、それぞれ外部接続用基準電位用パッドＧＰ１
、ＣＰ＋ ・・・・・・・・・ＧＰＮに接触させれば良
い。
ところで、このようにして第２図に示す本願第１雷口の
発明による超高周波集積化電子回路装置の電子回路を測
定する場合、導体ワイヤＷ１ ’ 、Ｗ＋ ’ ・・・
・・・・・・ＷＮ’の一端を、それぞれ超高周波用同軸
グープルＣ１、Ｃ２・・・・・・・・・ＣＮに予め連結
さｌておく必要があるが、その連結は、第１図の場合に
おいて、導体ワイ＼７Ｗｌ 、Ｗ２・・・・・・・・
・ＷＮ−＋、及びＷＮを、それぞれ超高周波用同軸ケー
ブルＣ１及びＣＩ 、（Ｅｌ及びＣ３、Ｃ１及びＣ４・
・・・・・・・・ＣＮ−１及びＣＮ ｓ及びＣＮ及びＣ
１の外部導体３間に予め連結しておく場合に比し、極め
て簡１１ｉであり、また、第１図の場合のように導体ワ
イヤＷＯを例えば導体ワイヤＷＮ及び外部接続用基準電
位用パッド０１間（こ接続する必要もない。
発明による超高周波集積化電子回路装置の電子回路を測
定する場合、導体ワイヤＷ１ ’ 、Ｗ＋ ’ ・・・
・・・・・・ＷＮ’の一端を、それぞれ超高周波用同軸
グープルＣ１、Ｃ２・・・・・・・・・ＣＮに予め連結
さｌておく必要があるが、その連結は、第１図の場合に
おいて、導体ワイ＼７Ｗｌ 、Ｗ２・・・・・・・・
・ＷＮ−＋、及びＷＮを、それぞれ超高周波用同軸ケー
ブルＣ１及びＣＩ 、（Ｅｌ及びＣ３、Ｃ１及びＣ４・
・・・・・・・・ＣＮ−１及びＣＮ ｓ及びＣＮ及びＣ
１の外部導体３間に予め連結しておく場合に比し、極め
て簡１１ｉであり、また、第１図の場合のように導体ワ
イヤＷＯを例えば導体ワイヤＷＮ及び外部接続用基準電
位用パッド０１間（こ接続する必要もない。
まｌ〔、超高周波用同軸ケーブルＣ＋、Ｃ＋ ・・・・
・・・・・ＣＮの外部導体３が、第１図の場合のように
導体ワイヤを用いて互に連結されていないので、超高周
波用同軸ケーブルＣ１を、他の超高周波用同軸ケーブル
と無関係な自由な姿勢にとらせることかでき、従って、
超高周波用同軸ケーブルＣＩ 、Ｃ）・・・・・・・・
・ＣＮの中心導体２を、それぞれ外部接続用信号用パッ
ドｓｐｙ 、ｓｐ２・・・・・・・・・ＳＰＮに容易に
接触させることができると共に、超高周波用同軸ケーブ
ルＣ１、Ｃ７・・・・・・・・・ＣＮの外部導体３を、
導体ワイＡ７Ｗｔ 、Ｗ２・・・・・・・・・ＷＮを介
して、それぞれ外部接続用基準電位用パッドＧＰ＋ 、
ＣＰ＋ ・・・・・・・・・Ｇ Ｐ Ｎに容易に接触ざ
ゼることができる。
・・・・・ＣＮの外部導体３が、第１図の場合のように
導体ワイヤを用いて互に連結されていないので、超高周
波用同軸ケーブルＣ１を、他の超高周波用同軸ケーブル
と無関係な自由な姿勢にとらせることかでき、従って、
超高周波用同軸ケーブルＣＩ 、Ｃ）・・・・・・・・
・ＣＮの中心導体２を、それぞれ外部接続用信号用パッ
ドｓｐｙ 、ｓｐ２・・・・・・・・・ＳＰＮに容易に
接触させることができると共に、超高周波用同軸ケーブ
ルＣ１、Ｃ７・・・・・・・・・ＣＮの外部導体３を、
導体ワイＡ７Ｗｔ 、Ｗ２・・・・・・・・・ＷＮを介
して、それぞれ外部接続用基準電位用パッドＧＰ＋ 、
ＣＰ＋ ・・・・・・・・・Ｇ Ｐ Ｎに容易に接触ざ
ゼることができる。
従って、第２図に示す本願第１番目の発明による超高周
波集積化電子回路装置によれば１、その電子回路を超高
周波を用いて測定づる場合に、その測定を容易に行うこ
とができる、という特徴を有り“る。
波集積化電子回路装置によれば１、その電子回路を超高
周波を用いて測定づる場合に、その測定を容易に行うこ
とができる、という特徴を有り“る。
４１、た、第２図に示寸本願第１番目の発明による超高
周波集積化電子回路装置の電子回路を上述したＪ、うに
し′て測定する場合、超高周波用同軸ケーブルＣ１の外
部導体３が、外部接続用基卑電位用パッドＧＰｉ に、
導体ワイ〜７Ｗ１′を介して連結されるが、その導体ワ
イＸ７Ｗ＋’ が、２．０い長さ（−Ｍむので、インダ
クタとして実質的に作用しないか、作用するどしてもそ
のインダクタンス（ｌＩ’ｊが十分小さい、３ このため、第２図に示す本願第１番目の発明による超高
周波集積化電子回路装置によれば、その電子回路を超高
周波を用いて測定する場合に、その測定用信号に人込な
損失を伴なったり、測定用信号の波形に乱れが生じ１＝
すすることがない、という特徴を右Ｊる。
周波集積化電子回路装置の電子回路を上述したＪ、うに
し′て測定する場合、超高周波用同軸ケーブルＣ１の外
部導体３が、外部接続用基卑電位用パッドＧＰｉ に、
導体ワイ〜７Ｗ１′を介して連結されるが、その導体ワ
イＸ７Ｗ＋’ が、２．０い長さ（−Ｍむので、インダ
クタとして実質的に作用しないか、作用するどしてもそ
のインダクタンス（ｌＩ’ｊが十分小さい、３ このため、第２図に示す本願第１番目の発明による超高
周波集積化電子回路装置によれば、その電子回路を超高
周波を用いて測定する場合に、その測定用信号に人込な
損失を伴なったり、測定用信号の波形に乱れが生じ１＝
すすることがない、という特徴を右Ｊる。
また、第２図に示す本願第１番［Ｉの発明による超高周
波集積化電子回路装置の電子回路を上述しｌζようにし
−Ｃ測定する場合、超高周波用同軸ケーブルＣ７及びＣ
Ｉ 、Ｃｒ及びＣ，・・・・・・・・・ＣＮ−１及びＣ
ＮＮ及びＣＮ及びＣＩの中心導体２間に、それぞれ超高
周波用同軸ケーブルＣ１、Ｃ７・・・・・・・・・ＣＮ
−１及びＯＮの外部導体３に連結されている導体ワイＡ
’Ｗ＋ ’ 、Ｗ２’ ・・・・・・・・・ＷＮ２を延
長して配置させることができるので、それら中心導体２
間が、互に電磁結合したりするのが抑圧される。
波集積化電子回路装置の電子回路を上述しｌζようにし
−Ｃ測定する場合、超高周波用同軸ケーブルＣ７及びＣ
Ｉ 、Ｃｒ及びＣ，・・・・・・・・・ＣＮ−１及びＣ
ＮＮ及びＣＮ及びＣＩの中心導体２間に、それぞれ超高
周波用同軸ケーブルＣ１、Ｃ７・・・・・・・・・ＣＮ
−１及びＯＮの外部導体３に連結されている導体ワイＡ
’Ｗ＋ ’ 、Ｗ２’ ・・・・・・・・・ＷＮ２を延
長して配置させることができるので、それら中心導体２
間が、互に電磁結合したりするのが抑圧される。
従って、第２図に示づ本願第１番目の発明にＪ：る超高
周波集積化電子回路装置にＪ：れば、その電子回路を超
高周波を用いて測定する場合に、漏話や雑音が不必要に
発生したりしない、という特徴を有する。
周波集積化電子回路装置にＪ：れば、その電子回路を超
高周波を用いて測定する場合に、漏話や雑音が不必要に
発生したりしない、という特徴を有する。
次に第３図を伴なって、本願第２番目の発明による超高
周波集積化電子回路装置の実施例を）本へよう。
周波集積化電子回路装置の実施例を）本へよう。
第３図に示す本願第１番目の発明による超高周波集積化
電子回路装置において、第２図どの対応部分には同−旬
月をイ」シて、詳細説明を省略する。
電子回路装置において、第２図どの対応部分には同−旬
月をイ」シて、詳細説明を省略する。
第３図に示す本願第２番目の発明による超凸周波集積化
電子回路装置ｖＪは、次の事項を除いて、第２図に示１
本願第１番目の発明による超高周波集積化電子回路装置
と同様の（ｊ１１成を有する。
電子回路装置ｖＪは、次の事項を除いて、第２図に示１
本願第１番目の発明による超高周波集積化電子回路装置
と同様の（ｊ１１成を有する。
１゛なわら、超高周波集１ｒ１化電子回路基板１に、上
述した外６Ｂ接続用バッド対Ｐ、〜ＰＮ中の所鼓の外部
接続用パッド対（これを一般にＰａ とづる。なお図に
おいては、外部接続用パッド対Ｐａが外部１と杭用パッ
ド対Ｐ、及びＰ、を除いＩこ外部接続用パッド対Ｐ＋
〜Ｐｉ 、Ｐ＋及び１日である場合が示されている。）
における外部接続用信号用パッド（これを一般に８１〕
８とする。なお図においては、外部接続用信号用パッド
ＳＰ８が、外部接続用信号用パッドＳＰＩ〜ＳＰｔ、Ｓ
Ｐ＋及びＳＰｌである場合が示されている。）及び外部
接続用基準電位用パッド〈これを一般にＧＰＱとする。
述した外６Ｂ接続用バッド対Ｐ、〜ＰＮ中の所鼓の外部
接続用パッド対（これを一般にＰａ とづる。なお図に
おいては、外部接続用パッド対Ｐａが外部１と杭用パッ
ド対Ｐ、及びＰ、を除いＩこ外部接続用パッド対Ｐ＋
〜Ｐｉ 、Ｐ＋及び１日である場合が示されている。）
における外部接続用信号用パッド（これを一般に８１〕
８とする。なお図においては、外部接続用信号用パッド
ＳＰ８が、外部接続用信号用パッドＳＰＩ〜ＳＰｔ、Ｓ
Ｐ＋及びＳＰｌである場合が示されている。）及び外部
接続用基準電位用パッド〈これを一般にＧＰＱとする。
なお図においては、外部接続用基準電位用パッドＧＰａ
が外部接続用基１（１〜電位用パッドＱ Ｐ・〜ＧＰ＋
、ＧＰ７及びＧ Ｐ ｒ ’（’ある場合が示されてい
る。〉間の領域（これを一般にＱａとする。なお図にお
いては、領域Ｑａ ＩＪ′ＸＱＩ 〜Ｑｉ 、Ｑ＋及び
Ｑ＋である場合が示されている。）において、それら外
部接続用信号用パットＳ Ｐ ａ及び外部接続用基準電
位用パッド間Ｇ Ｐ ａに接続されている抵抗素子、容
量素子などのインピーダンス素子（図示しないが、これ
を一般にＺａとする。）が設けられている。
が外部接続用基１（１〜電位用パッドＱ Ｐ・〜ＧＰ＋
、ＧＰ７及びＧ Ｐ ｒ ’（’ある場合が示されてい
る。〉間の領域（これを一般にＱａとする。なお図にお
いては、領域Ｑａ ＩＪ′ＸＱＩ 〜Ｑｉ 、Ｑ＋及び
Ｑ＋である場合が示されている。）において、それら外
部接続用信号用パットＳ Ｐ ａ及び外部接続用基準電
位用パッド間Ｇ Ｐ ａに接続されている抵抗素子、容
量素子などのインピーダンス素子（図示しないが、これ
を一般にＺａとする。）が設けられている。
このインピーダンス素子７８は、それが抵抗素子である
場合、領域Ｑ８上に抵抗体層が外部接続用信号用パッド
Ｓ Ｐ ａ及び外部接続用基準電位用パッドＧＰａ間に
延長している構成とし得る。また、容量素子である場合
、領域Ｑａ下に外部接続用信号用パッドＳＰａからこれ
と一体に延長している導電性層と、領域Ｑａ下にその導
電性層と誘電体層を介して対向して且つ外部接続用基準
電位用パッドＧＰＱに連結している他の導電性層とを有
している構成とじ１ｑる。
場合、領域Ｑ８上に抵抗体層が外部接続用信号用パッド
Ｓ Ｐ ａ及び外部接続用基準電位用パッドＧＰａ間に
延長している構成とし得る。また、容量素子である場合
、領域Ｑａ下に外部接続用信号用パッドＳＰａからこれ
と一体に延長している導電性層と、領域Ｑａ下にその導
電性層と誘電体層を介して対向して且つ外部接続用基準
電位用パッドＧＰＱに連結している他の導電性層とを有
している構成とじ１ｑる。
以上が、本願第２番目の発明による超高周波集積化電子
回路装置の実施例の構成である。
回路装置の実施例の構成である。
このような構成を有する超高周波集積化電子回路装置に
よれば、それが、上）ホした事項を除いて、第２図に示
す本願第１番目の発明による超高周波集積化電子回路装
置と同様の構成を有りるので、詳細ｎ３１明は省略する
が、第２図に示ヅ一本願第１番Ｌ１の発明による超高周
波集積化電子回路装置で」−述したと同様の優れた特徴
を右Ｊる。
よれば、それが、上）ホした事項を除いて、第２図に示
す本願第１番目の発明による超高周波集積化電子回路装
置と同様の構成を有りるので、詳細ｎ３１明は省略する
が、第２図に示ヅ一本願第１番Ｌ１の発明による超高周
波集積化電子回路装置で」−述したと同様の優れた特徴
を右Ｊる。
Ｊ：だ、第３図に示づ本願第２番目の発明による超高周
波集積化電子回路装置の場合、超高周波集積化電子回路
基板１上に、外部接続用パッドＸＪＰ＋ 〜ＰＮ中の所
要の外部接続用パッド対Ｐａにａ３ ｋノる外部接続用
信号用パッドＳ Ｐ ａ及び外部接続用基準電位用パッ
ドＧＩ）＊間の領域Ｑ、ｌにおいて、それら外部接続用
信号用パッドＳＰＱ及び外部接続用基準電位用パッドＧ
Ｐａ間に接ワ°、されているインピーダンス素子１ａを
イｊしている。
波集積化電子回路装置の場合、超高周波集積化電子回路
基板１上に、外部接続用パッドＸＪＰ＋ 〜ＰＮ中の所
要の外部接続用パッド対Ｐａにａ３ ｋノる外部接続用
信号用パッドＳ Ｐ ａ及び外部接続用基準電位用パッ
ドＧＩ）＊間の領域Ｑ、ｌにおいて、それら外部接続用
信号用パッドＳＰＱ及び外部接続用基準電位用パッドＧ
Ｐａ間に接ワ°、されているインピーダンス素子１ａを
イｊしている。
このため、そのインピーダンス素子Ｚａが抵抗素子であ
る場合、その抵抗値を適当に選定づることによって、外
部接続用信号用パッドＳＰａ及び外部接続用基準電位用
パッドＧＰａ間でみた入力または出力インピーダンスを
、それら外部接続用信号用パッドＳＰａ及び外部接続用
基準電位用パッドＧＰ□に接続されている超高周波用同
軸ケーブルの特性インピータンスと整合させることがで
きるので、上述した電子回路の超高周波を用いた測定を
より効果的に、かつ確実に行うことができる、という特
徴を右する。
る場合、その抵抗値を適当に選定づることによって、外
部接続用信号用パッドＳＰａ及び外部接続用基準電位用
パッドＧＰａ間でみた入力または出力インピーダンスを
、それら外部接続用信号用パッドＳＰａ及び外部接続用
基準電位用パッドＧＰ□に接続されている超高周波用同
軸ケーブルの特性インピータンスと整合させることがで
きるので、上述した電子回路の超高周波を用いた測定を
より効果的に、かつ確実に行うことができる、という特
徴を右する。
また、インピーダンス索子つ。が容量素子でり、そして
、その容量素子が接続されている外部接続用信号用パッ
ドＳＰａ及び外部接続用基準電位用パッドＧＰａが、超
高周波集積化電子回路基板１に構成されている電子回路
の電源回路に接続されている揚台、電子回路に安定化さ
れた電源を供給する機能を得ることができるので、上述
した測定をより安定、確実に行うことができる、という
特徴を右づる。
、その容量素子が接続されている外部接続用信号用パッ
ドＳＰａ及び外部接続用基準電位用パッドＧＰａが、超
高周波集積化電子回路基板１に構成されている電子回路
の電源回路に接続されている揚台、電子回路に安定化さ
れた電源を供給する機能を得ることができるので、上述
した測定をより安定、確実に行うことができる、という
特徴を右づる。
なＪ３、−［述にＪ３いては、本願第１番目の発明にＪ
、る超高周波集積化電子回路装置及び本願第２番に１の
発明による超高周波！ａ積化電子回路装圃のそれぞれに
つき、１つの実施例を述べたが、例えば第４図に承りよ
うに、超高周波集積化電子回路基板１上に、外部接続用
信号用パッドＳ１〕８と外部接続用具卑電位用パッドＧ
ＰａとにＪ、る上述した外部接続用パッド対Ｐ１に組合
せた４１１１成で外部接続用基９１（電位用パッドＧＰ
ａと同ね−の他の外部接続用基準電位用パッドＧ Ｐ
ａ“及びこれに接触する導体ワイヤＷ、を設（〕Ｉこ構
成どすることもできる。
、る超高周波集積化電子回路装置及び本願第２番に１の
発明による超高周波！ａ積化電子回路装圃のそれぞれに
つき、１つの実施例を述べたが、例えば第４図に承りよ
うに、超高周波集積化電子回路基板１上に、外部接続用
信号用パッドＳ１〕８と外部接続用具卑電位用パッドＧ
ＰａとにＪ、る上述した外部接続用パッド対Ｐ１に組合
せた４１１１成で外部接続用基９１（電位用パッドＧＰ
ａと同ね−の他の外部接続用基準電位用パッドＧ Ｐ
ａ“及びこれに接触する導体ワイヤＷ、を設（〕Ｉこ構
成どすることもできる。
第１１剤は、従来の超高周波集積化電子回路装Ｙを示Ｊ
路線的平面図である。 第２図は、本願第１番目の発明による超高周波集積化電
子回路装置の実施例を示づ路線的平面図である。 り１３図（，１、本願第２雷目の発明にＪ、る超高周波
東ｆＮｉ化電子回路装置の実施例を示す路線的平面図で
ある。 第４図は、本発明による超高周波集積化電子回路装置の
他の実施例を示づ路線的平面図である。 １・・・・・・・・・・・・・・・超高周波集積化電子
回路基板ＳＰＩ、ＳＰ）・・・・・・・・・ＳＰＮ ・・・・・・・・・・・・・・・外部接続用信号用パッ
ドＧＰ、ＧＰ＋ ’ｔ ＧＰ＋ ・・・・・・・・・Ｇ
Ｐ Ｎ・・・・・・・・・・・・・・・外部接続用基
準電位用パッド Ｃ＋ 、 Ｃ＋ ・・・・・・ ・・・ ＯＮ・
・・・・・・・・・・・・・・超高周波用同軸ケーブル
２・・・・・・・・・・・・・・・中心導体３・・・・
・・・・・・・・・・・配Ｐｉ！層出願人 日本電信
電話公社
路線的平面図である。 第２図は、本願第１番目の発明による超高周波集積化電
子回路装置の実施例を示づ路線的平面図である。 り１３図（，１、本願第２雷目の発明にＪ、る超高周波
東ｆＮｉ化電子回路装置の実施例を示す路線的平面図で
ある。 第４図は、本発明による超高周波集積化電子回路装置の
他の実施例を示づ路線的平面図である。 １・・・・・・・・・・・・・・・超高周波集積化電子
回路基板ＳＰＩ、ＳＰ）・・・・・・・・・ＳＰＮ ・・・・・・・・・・・・・・・外部接続用信号用パッ
ドＧＰ、ＧＰ＋ ’ｔ ＧＰ＋ ・・・・・・・・・Ｇ
Ｐ Ｎ・・・・・・・・・・・・・・・外部接続用基
準電位用パッド Ｃ＋ 、 Ｃ＋ ・・・・・・ ・・・ ＯＮ・
・・・・・・・・・・・・・・超高周波用同軸ケーブル
２・・・・・・・・・・・・・・・中心導体３・・・・
・・・・・・・・・・・配Ｐｉ！層出願人 日本電信
電話公社
Claims (1)
- 【特許請求の範囲】 １、超高周波を扱う電子回路が集積化されて構成されて
いる超高周波集積化電子回路基板を有し、該超高周波集
積化電子回路基板上に、上記電Ｊ″−回路に接続されて
いる複数Ｎ個の外８１へ接続用信号用パッドＳＰ＋
、ＳＰ）・・・・・・・・・Ｓ１〕えと、外部接続用基
準電位用パッドＧＰとが形成されている超高周波集積化
電子回路装置にｄ５い（−１ 上記外部接続用基準電位用パッドＧＰが、上記複数Ｎ個
の外部接続用信号用パッドＳＰ＋ 、ＳＰ＋ ・・・・
・・・・・Ｓ１〕、に対応して、複数Ｎ個の外部接続用
基準電位用パッドＧＰ＋ 、Ｇ１）フ ・・・・・・・
・・ＧＰＮを右し、上記外部接続用信号用パッドＳＰＩ
、ＳＰ、・・・・・・・・・ＳＰＮ、及び上記外部接
続用基準電位用ハツトＧ Ｉ〕ｌ 、 Ｇ Ｐ ＋ ・
・・・・・・・・Ｇ Ｐ Ｎが、１−記外部接続用信号
用パッドＳＰ： （但し、ｒ ＝１．２・・・・・・
・・・Ｎ）と、上記外部接続用基準電位用パッドＧＰ１
とを互に所要の間隔を保って配されている第ｉの外部接
続用パッド対Ｐ１として、上記超高周波集積化電子回路
基板上に配列されていることを特徴とＪる超高周波集積
化電子回路装置。 ２、超高周波を扱う電子回路が集積化されて構成されて
いる超高周波集積化電子回路基板を有し、該超高周波集
積化電子回路基板上に、上記電子回路に接続されている
複数Ｎ個の外部接続用信号用パッドＳＰＹ 、ＳＲ）・
・・・・・・・・ＳＰＮど、外部接続用基準電位用パッ
ドＧＰとが形成されている超高周波集積化電子回路装置
において、 上記外部接続用基準電位用パッドＧＰが、上記複数Ｎ個
の外部接続用信号用パッドＳＰ＋ 、ＳＰ＋・・・・・
・・・・Ｓ Ｐ Ｎに対応して、複数Ｎ個の外部接続用
基￥−電位用パツドＧＰ、 、ＧＰ２・・・・・・・・
・Ｇ Ｐ Ｎを有し、上記外部接続用信号用パッドＳＰ
Ｉ 、ＳＰ、・・・・・・・・・ＳＰＮ、及び上記外部
接続用基準電位川パツｌ”Ｇ Ｐ＋ 、 Ｇ Ｐ）・・
・・・・・・・ＧＰＮが、上記外部接続用信号用パッド
ＳＰ＋ （但し、ｒ ＝１．２・・・・・・・・・Ｎ
）と、上記外部接続用基準電位用パッドＧＰＩ どを互
に所要の間隔を保って６１されている第ｉの外部接続用
パッド対１〕１ として、上記超高周波集積化電子回路
基板」−に配列され、 上記超高周波集積化電子回路基板に、上記外部接続用パ
ッド対Ｐ１〜ｐＨ中の所要の外部接続用パッド対におり
る外部接続用信号用パッド及び外部接続用基準電位用パ
ッド間の領域において、それら外部接続用信号用パッド
及び外部接続用基準電位用パッド間に接続されているイ
ンピーダンス素子が設けられていることを特徴とづる超
高周波集積化電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58098445A JPS59222949A (ja) | 1983-06-02 | 1983-06-02 | 超高周波集積化電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58098445A JPS59222949A (ja) | 1983-06-02 | 1983-06-02 | 超高周波集積化電子回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59222949A true JPS59222949A (ja) | 1984-12-14 |
| JPH0524666B2 JPH0524666B2 (ja) | 1993-04-08 |
Family
ID=14219940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58098445A Granted JPS59222949A (ja) | 1983-06-02 | 1983-06-02 | 超高周波集積化電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59222949A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2573272A1 (fr) * | 1984-11-14 | 1986-05-16 | Int Standard Electric Corp | Procede de realisation d'un substrat comportant un conducteur coaxial |
| EP0205728A2 (en) * | 1985-06-17 | 1986-12-30 | Kabushiki Kaisha Toshiba | Arrangement of input-output pins of an integrated circuit package |
| EP0223699A2 (en) * | 1985-11-12 | 1987-05-27 | Fairchild Semiconductor Corporation | Signal ground planes for tape bonded devices |
| US4979016A (en) * | 1988-05-16 | 1990-12-18 | Dallas Semiconductor Corporation | Split lead package |
| US5684332A (en) * | 1994-05-27 | 1997-11-04 | Advanced Semiconductor Engineering, Inc. | Method of packaging a semiconductor device with minimum bonding pad pitch and packaged device therefrom |
-
1983
- 1983-06-02 JP JP58098445A patent/JPS59222949A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2573272A1 (fr) * | 1984-11-14 | 1986-05-16 | Int Standard Electric Corp | Procede de realisation d'un substrat comportant un conducteur coaxial |
| EP0205728A2 (en) * | 1985-06-17 | 1986-12-30 | Kabushiki Kaisha Toshiba | Arrangement of input-output pins of an integrated circuit package |
| EP0223699A2 (en) * | 1985-11-12 | 1987-05-27 | Fairchild Semiconductor Corporation | Signal ground planes for tape bonded devices |
| US4979016A (en) * | 1988-05-16 | 1990-12-18 | Dallas Semiconductor Corporation | Split lead package |
| US5684332A (en) * | 1994-05-27 | 1997-11-04 | Advanced Semiconductor Engineering, Inc. | Method of packaging a semiconductor device with minimum bonding pad pitch and packaged device therefrom |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0524666B2 (ja) | 1993-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100638755B1 (ko) | 집적 회로 인터페이스용 필터 구조물 | |
| CA2175087C (en) | Coplanar waveguide mounted flip chip | |
| US4686492A (en) | Impedance match connection using multiple layers of bond wires | |
| US6373348B1 (en) | High speed differential attenuator using a low temperature co-fired ceramic substrate | |
| JPS58182308A (ja) | 高周波回路 | |
| US7091791B1 (en) | Transformer implementation using bonding wires | |
| JPS59222949A (ja) | 超高周波集積化電子回路装置 | |
| US5046072A (en) | Signal distribution system | |
| US20060138650A1 (en) | Integrated circuit packaging device and method for matching impedance | |
| JP6206625B1 (ja) | フィルタ回路付き配線基板および電子機器 | |
| JPH0522001A (ja) | 伝送線路構造 | |
| US3723914A (en) | Lumped constant quadrature coupler with improved parasitic suppression | |
| JPH02284448A (ja) | 半導体装置 | |
| JP3278093B2 (ja) | 半導体デバイス | |
| JP4112498B2 (ja) | 信号中継装置 | |
| JPS5942735Y2 (ja) | 抵抗減衰器 | |
| JP2998742B1 (ja) | バイアホールインダクタンスの測定方法 | |
| JPH0629226U (ja) | 多芯通信線用高周波コモンモードノイズフィルタ | |
| JPH0457502A (ja) | 高周波トランジスタの整合回路 | |
| JPS61182210A (ja) | コンデンサ | |
| JP2000208670A (ja) | パッケ―ジ基板およびそれを用いた電子装置 | |
| JPS628563Y2 (ja) | ||
| JP2606086Y2 (ja) | 現象観測装置 | |
| JP3402795B2 (ja) | 半導体装置 | |
| JPH0722914Y2 (ja) | インターフェイスモジュール |