JPS59222949A - 超高周波集積化電子回路装置 - Google Patents
超高周波集積化電子回路装置Info
- Publication number
- JPS59222949A JPS59222949A JP58098445A JP9844583A JPS59222949A JP S59222949 A JPS59222949 A JP S59222949A JP 58098445 A JP58098445 A JP 58098445A JP 9844583 A JP9844583 A JP 9844583A JP S59222949 A JPS59222949 A JP S59222949A
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- pad
- electronic circuit
- reference potential
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6611—Wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、超高周波を扱う電子回路が集積化されて1,
1.S成されている超高周波集積化電子回路基板を有し
、その超高周波集積化電子回路基板上に、その電子回路
に接続されている複数の外部接続用信号用パッドと、外
部接続用基準電位用パッドとが形成されている超高周波
集積化電子回路装置の改良に関する。
1.S成されている超高周波集積化電子回路基板を有し
、その超高周波集積化電子回路基板上に、その電子回路
に接続されている複数の外部接続用信号用パッドと、外
部接続用基準電位用パッドとが形成されている超高周波
集積化電子回路装置の改良に関する。
従来のこのような超高周波集積化電子回路装置は、次に
述べる構成を有しているのが普通である。
述べる構成を有しているのが普通である。
すなわち、第1図に示りように、超高周波を扱う電子回
路が集積化されて構成されている、例えば方形の超高周
波集積化電子回路基板1を有し、その超高周波集積化電
子回路基板1上に、その電子回路に接続されている複数
N個(但し、図においては、N=8個の場合が示されて
いる。
路が集積化されて構成されている、例えば方形の超高周
波集積化電子回路基板1を有し、その超高周波集積化電
子回路基板1上に、その電子回路に接続されている複数
N個(但し、図においては、N=8個の場合が示されて
いる。
)の外部接続用信号用パッドSPY、SP)・・・・・
・・・・SPNと、外部接続用基準電位用(通常は接地
用)パッドG Pとが形成されている。
・・・・SPNと、外部接続用基準電位用(通常は接地
用)パッドG Pとが形成されている。
この場合、外部接続用信号用パッドS P + 、SP
+・・・・・・・・・SPNは、超高周波集積化電子回
路基板1上の外周部に順次配列され、また、外部接続用
基準電位用パッドGP−b超高周波集積化電子回路基板
1上の外)ん部に配されているが、外部接続用基準電位
用パッドGPが、外部接続川伝′/」用パッドsp、
、SP+ ・・・・・・・・・SPNに対して共通な1
つの外部接続用基準電位用パッドでなり、そして、その
外部接続用基準電位用パッドが、超高周波集積化電子回
路基板1上に、外部接続用信号用パッドSP+ 、SP
+ ・・・・・・・・・SP++とは無関係な任意の位
置において、配され°Cいる3、 以上が、従来の超高周波集積化電子回路装置の構成であ
る。
+・・・・・・・・・SPNは、超高周波集積化電子回
路基板1上の外周部に順次配列され、また、外部接続用
基準電位用パッドGP−b超高周波集積化電子回路基板
1上の外)ん部に配されているが、外部接続用基準電位
用パッドGPが、外部接続川伝′/」用パッドsp、
、SP+ ・・・・・・・・・SPNに対して共通な1
つの外部接続用基準電位用パッドでなり、そして、その
外部接続用基準電位用パッドが、超高周波集積化電子回
路基板1上に、外部接続用信号用パッドSP+ 、SP
+ ・・・・・・・・・SP++とは無関係な任意の位
置において、配され°Cいる3、 以上が、従来の超高周波集積化電子回路装置の構成であ
る。
ところで、このようなIM成を右り′る超高周波集積化
電子回路装置にJ3いて、その電子回路を、超高周波を
用いて種々測定する必要がある場合がある。
電子回路装置にJ3いて、その電子回路を、超高周波を
用いて種々測定する必要がある場合がある。
このような場合、第1図に示Jように、測定器(図示U
ず)に接続されている複vlN個の超高周波用同軸ケー
ブルC+ 、Cr・・・・・・・・・C8の中心尋体2
の遊端を、それぞれ尖端にして、それぞれ外部接続用信
号用パッドSP+ 、SP+・・・・・・・・・SPN
に接触さけ、また、超高周波用同軸ケーブルC1及びC
2、C7及びCr、Cr及びC4・・・・・・・・・C
N−1及びCNN及びCN及びCIの外部導体3を、そ
れぞれ導体ワイヤW1 、Wフ、WI・・・・・・・・
・WN−+、及びWNによって互に連結した状態で、例
えば導体ワイi’ W Nを、導体ワイヤW、を用いて
、外部接続用基準電位用パッドGPに接触させることに
よって、超高周波用同軸ケーブルC+ 、Cr ・・・
・・・・・・CNを外部接続用基準電位用パッドGPに
共通に接続(ればよい。
ず)に接続されている複vlN個の超高周波用同軸ケー
ブルC+ 、Cr・・・・・・・・・C8の中心尋体2
の遊端を、それぞれ尖端にして、それぞれ外部接続用信
号用パッドSP+ 、SP+・・・・・・・・・SPN
に接触さけ、また、超高周波用同軸ケーブルC1及びC
2、C7及びCr、Cr及びC4・・・・・・・・・C
N−1及びCNN及びCN及びCIの外部導体3を、そ
れぞれ導体ワイヤW1 、Wフ、WI・・・・・・・・
・WN−+、及びWNによって互に連結した状態で、例
えば導体ワイi’ W Nを、導体ワイヤW、を用いて
、外部接続用基準電位用パッドGPに接触させることに
よって、超高周波用同軸ケーブルC+ 、Cr ・・・
・・・・・・CNを外部接続用基準電位用パッドGPに
共通に接続(ればよい。
しかしながら、このようにして超高周波集積化電子回路
装置の電子回路を測定する場合、上述したように、導体
ワイヤW1、W7、Wl・・・・・・・・・WN−1、
及びWNを、それぞれ超高周波用同軸ケーブルC1及び
Cr 、Cr及びC,、Cr及びC4・・・・・・・・
・CN−1及びON、及びCN及びC1の外部導体3間
に、予め連結させておく必要があると共に、例えば導体
ワイヤWNに導体ワイX7Woを連結し、そして、その
導体ワイA/Woを外部接続用基i(j電位用バッドG
Pに接触ざUる必要がある。
装置の電子回路を測定する場合、上述したように、導体
ワイヤW1、W7、Wl・・・・・・・・・WN−1、
及びWNを、それぞれ超高周波用同軸ケーブルC1及び
Cr 、Cr及びC,、Cr及びC4・・・・・・・・
・CN−1及びON、及びCN及びC1の外部導体3間
に、予め連結させておく必要があると共に、例えば導体
ワイヤWNに導体ワイX7Woを連結し、そして、その
導体ワイA/Woを外部接続用基i(j電位用バッドG
Pに接触ざUる必要がある。
まlζ、超高周波用同軸ケーブルC1、C2・・・・・
・・・・C11の中心導体2の3fL端を、それぞれ外
部接続用信号用パッドSPI 、St)、 ・・・・
・・・・・SPl、に1&触させるとき、超高周波用同
軸ケーブル01及びC+、C+ 及びC1・・・・・・
・・・CN−1及びCN 、及びC++及びC1の外部
導体3間に、導体ワイ\’W+ 、 W、・・・・・・
・・・WN−1、WNが、予めj重粘されているので、
超高周波用同軸ケーブルC+ 、C+・・・・・・・・
・CNの中心導体2を、それぞれ外部接続用信号用パッ
ドSP+ 、SP+ ・・・・・・・・・S P Nに
、同時に、確実、に接触さUることが困fIlである。
・・・・C11の中心導体2の3fL端を、それぞれ外
部接続用信号用パッドSPI 、St)、 ・・・・
・・・・・SPl、に1&触させるとき、超高周波用同
軸ケーブル01及びC+、C+ 及びC1・・・・・・
・・・CN−1及びCN 、及びC++及びC1の外部
導体3間に、導体ワイ\’W+ 、 W、・・・・・・
・・・WN−1、WNが、予めj重粘されているので、
超高周波用同軸ケーブルC+ 、C+・・・・・・・・
・CNの中心導体2を、それぞれ外部接続用信号用パッ
ドSP+ 、SP+ ・・・・・・・・・S P Nに
、同時に、確実、に接触さUることが困fIlである。
従って、第1図に示ず従来の超昌周波集(71化電子回
路装置の場合、イの電子回路を超高周波を用いて測定づ
゛る場合に、その測定を容易に行うことがぐさ″ない、
という欠点をイiしていた。
路装置の場合、イの電子回路を超高周波を用いて測定づ
゛る場合に、その測定を容易に行うことがぐさ″ない、
という欠点をイiしていた。
また、第1図に示J超畠周波丈梢化電子回路装置の電子
回路を上述したようにして測定する場合、超高周波用同
軸ケーブルC1の外部導体3と、外部接続用基準電位用
パッドGPとの間の導体ワイヤW1−1〜W+ 、Wo
及びWoの長さの総和、または導体ワイA7W t〜
WN及びWOの長さの総和が長くなるので、超高周波用
同軸ケーブルC1の外部導体3と、外部接続用基準電位
用パッドGPとの間が、大きなインピーダンス値を有す
るインダクタを介して連結さていることと等価になる。
回路を上述したようにして測定する場合、超高周波用同
軸ケーブルC1の外部導体3と、外部接続用基準電位用
パッドGPとの間の導体ワイヤW1−1〜W+ 、Wo
及びWoの長さの総和、または導体ワイA7W t〜
WN及びWOの長さの総和が長くなるので、超高周波用
同軸ケーブルC1の外部導体3と、外部接続用基準電位
用パッドGPとの間が、大きなインピーダンス値を有す
るインダクタを介して連結さていることと等価になる。
このため、第1図に示づ従来の超高周波集積化電子回路
装置の場合、その電子回路を超高周波を用いて測定づる
揚台、その測定用信号に大ぎな損失を伴うと共に、測定
用信号の波形に乱れが生じ、よって、電子回路の測定を
高精度で行うことができない、という欠点を有していた
。
装置の場合、その電子回路を超高周波を用いて測定づる
揚台、その測定用信号に大ぎな損失を伴うと共に、測定
用信号の波形に乱れが生じ、よって、電子回路の測定を
高精度で行うことができない、という欠点を有していた
。
よって、本発明は、上述した欠点を右しない、新規な超
高周波集積化電子回路装置を提案せんとづるもので、以
下、本発明の実施例を詳述覆るところから明らかとなる
であろう。
高周波集積化電子回路装置を提案せんとづるもので、以
下、本発明の実施例を詳述覆るところから明らかとなる
であろう。
第2図は、本願第1番目の発明にJこる超高周波集積化
電子回路装置の実施例を示J0第2図に示ず本願第1番
目の発明による超高周波集信化電子回路装置にJ3いて
、第1図との対応部分には、同−符月を付して、詳I1
1説明を省略覆る1、 第2図に示づ一本願第1番目の発明による超高周波集積
化電子回路装置は、次の事項を除いて、第1図に示−ツ
従来の超高周波集積化電子回路装置σと同様の構成を右
Jる。
電子回路装置の実施例を示J0第2図に示ず本願第1番
目の発明による超高周波集信化電子回路装置にJ3いて
、第1図との対応部分には、同−符月を付して、詳I1
1説明を省略覆る1、 第2図に示づ一本願第1番目の発明による超高周波集積
化電子回路装置は、次の事項を除いて、第1図に示−ツ
従来の超高周波集積化電子回路装置σと同様の構成を右
Jる。
づなわち、外部接続用基準電位用パッドGPhQ、複数
N個の外部接続用信号用パッドSP+ 、S)〕2・・
・・・・・・・SPNに対応して、複数N個の外部接続
用基準電位用パッドGPI 、GP+ ・・・・・・・
・・GPNをイーiりる。
N個の外部接続用信号用パッドSP+ 、S)〕2・・
・・・・・・・SPNに対応して、複数N個の外部接続
用基準電位用パッドGPI 、GP+ ・・・・・・・
・・GPNをイーiりる。
そして、外部接続用信号用パッドSP+ 、SF3.・
・・・・・・・・SPN、及び外部接続用パッドGP+
、GP+ ・・・・・・・・・GPNが、外部接続用信
号用パッドSP: <但し、i=1.2・・・・・・
・・・N)と、外部接続用基準電位用パッドGPi と
を互に所要の間隔を保って配されている第iの外81S
接続用パッド対P、とじて、B 6H%周波集積化電子
回路基板1上に、その外周部において順次配列されてい
る。
・・・・・・・・SPN、及び外部接続用パッドGP+
、GP+ ・・・・・・・・・GPNが、外部接続用信
号用パッドSP: <但し、i=1.2・・・・・・
・・・N)と、外部接続用基準電位用パッドGPi と
を互に所要の間隔を保って配されている第iの外81S
接続用パッド対P、とじて、B 6H%周波集積化電子
回路基板1上に、その外周部において順次配列されてい
る。
また、外部接続用基準電位用パッドGP、、G P r
・・・・・・・・・G P Nが超高周波集積化電子
回路基板1上に形成された配線層4によって互に連結さ
れている。実際上、この配線層4は、外部接続用基準電
位用パッドGP+ 、GP+ ・・・・・・・・・GP
Nから、これらと一体に延長している。
・・・・・・・・・G P Nが超高周波集積化電子
回路基板1上に形成された配線層4によって互に連結さ
れている。実際上、この配線層4は、外部接続用基準電
位用パッドGP+ 、GP+ ・・・・・・・・・GP
Nから、これらと一体に延長している。
以上が、本願第1番目の発明による超高周波集積化電子
回路装置の実施例の構成である。
回路装置の実施例の構成である。
このような構成を有する超高周波集積化電子回路装置に
よれば、その電子回路を、第1図で上述したように、超
高周波を用いて種々測定する必要がある場合、第2図に
示すように、複数N個の超高周波用同軸ケーブルC+
、C+・・・・・・・・・CNの中心導体2の遊端を、
それぞれ尖端にして、それぞれ外部接続用信号用パッド
SPI 、SP+ ・・・・・・・・・SPNに接触さ
せ、また、導体ワイX7W+ ’ 、V’lh ’・・
・・・・・・・W++’ の一端を、それぞれ超高)l
、1波用同軸ケーブル01、C2・・・・・・・・・C
6の外部導体3に連結した状態で、それら導体1ノイA
’W+ ’ 、W+ ’ ・・・・・・・・・WN’
の他端を、それぞれ外部接続用基準電位用パッドGP1
、CP+ ・・・・・・・・・GPNに接触させれば良
い。
よれば、その電子回路を、第1図で上述したように、超
高周波を用いて種々測定する必要がある場合、第2図に
示すように、複数N個の超高周波用同軸ケーブルC+
、C+・・・・・・・・・CNの中心導体2の遊端を、
それぞれ尖端にして、それぞれ外部接続用信号用パッド
SPI 、SP+ ・・・・・・・・・SPNに接触さ
せ、また、導体ワイX7W+ ’ 、V’lh ’・・
・・・・・・・W++’ の一端を、それぞれ超高)l
、1波用同軸ケーブル01、C2・・・・・・・・・C
6の外部導体3に連結した状態で、それら導体1ノイA
’W+ ’ 、W+ ’ ・・・・・・・・・WN’
の他端を、それぞれ外部接続用基準電位用パッドGP1
、CP+ ・・・・・・・・・GPNに接触させれば良
い。
ところで、このようにして第2図に示す本願第1雷口の
発明による超高周波集積化電子回路装置の電子回路を測
定する場合、導体ワイヤW1 ’ 、W+ ’ ・・・
・・・・・・WN’の一端を、それぞれ超高周波用同軸
グープルC1、C2・・・・・・・・・CNに予め連結
さlておく必要があるが、その連結は、第1図の場合に
おいて、導体ワイ\7Wl 、W2・・・・・・・・
・WN−+、及びWNを、それぞれ超高周波用同軸ケー
ブルC1及びCI 、(El及びC3、C1及びC4・
・・・・・・・・CN−1及びCN s及びCN及びC
1の外部導体3間に予め連結しておく場合に比し、極め
て簡11iであり、また、第1図の場合のように導体ワ
イヤWOを例えば導体ワイヤWN及び外部接続用基準電
位用パッド01間(こ接続する必要もない。
発明による超高周波集積化電子回路装置の電子回路を測
定する場合、導体ワイヤW1 ’ 、W+ ’ ・・・
・・・・・・WN’の一端を、それぞれ超高周波用同軸
グープルC1、C2・・・・・・・・・CNに予め連結
さlておく必要があるが、その連結は、第1図の場合に
おいて、導体ワイ\7Wl 、W2・・・・・・・・
・WN−+、及びWNを、それぞれ超高周波用同軸ケー
ブルC1及びCI 、(El及びC3、C1及びC4・
・・・・・・・・CN−1及びCN s及びCN及びC
1の外部導体3間に予め連結しておく場合に比し、極め
て簡11iであり、また、第1図の場合のように導体ワ
イヤWOを例えば導体ワイヤWN及び外部接続用基準電
位用パッド01間(こ接続する必要もない。
まl〔、超高周波用同軸ケーブルC+、C+ ・・・・
・・・・・CNの外部導体3が、第1図の場合のように
導体ワイヤを用いて互に連結されていないので、超高周
波用同軸ケーブルC1を、他の超高周波用同軸ケーブル
と無関係な自由な姿勢にとらせることかでき、従って、
超高周波用同軸ケーブルCI 、C)・・・・・・・・
・CNの中心導体2を、それぞれ外部接続用信号用パッ
ドspy 、sp2・・・・・・・・・SPNに容易に
接触させることができると共に、超高周波用同軸ケーブ
ルC1、C7・・・・・・・・・CNの外部導体3を、
導体ワイA7Wt 、W2・・・・・・・・・WNを介
して、それぞれ外部接続用基準電位用パッドGP+ 、
CP+ ・・・・・・・・・G P Nに容易に接触ざ
ゼることができる。
・・・・・CNの外部導体3が、第1図の場合のように
導体ワイヤを用いて互に連結されていないので、超高周
波用同軸ケーブルC1を、他の超高周波用同軸ケーブル
と無関係な自由な姿勢にとらせることかでき、従って、
超高周波用同軸ケーブルCI 、C)・・・・・・・・
・CNの中心導体2を、それぞれ外部接続用信号用パッ
ドspy 、sp2・・・・・・・・・SPNに容易に
接触させることができると共に、超高周波用同軸ケーブ
ルC1、C7・・・・・・・・・CNの外部導体3を、
導体ワイA7Wt 、W2・・・・・・・・・WNを介
して、それぞれ外部接続用基準電位用パッドGP+ 、
CP+ ・・・・・・・・・G P Nに容易に接触ざ
ゼることができる。
従って、第2図に示す本願第1番目の発明による超高周
波集積化電子回路装置によれば1、その電子回路を超高
周波を用いて測定づる場合に、その測定を容易に行うこ
とができる、という特徴を有り“る。
波集積化電子回路装置によれば1、その電子回路を超高
周波を用いて測定づる場合に、その測定を容易に行うこ
とができる、という特徴を有り“る。
41、た、第2図に示寸本願第1番目の発明による超高
周波集積化電子回路装置の電子回路を上述したJ、うに
し′て測定する場合、超高周波用同軸ケーブルC1の外
部導体3が、外部接続用基卑電位用パッドGPi に、
導体ワイ〜7W1′を介して連結されるが、その導体ワ
イX7W+’ が、2.0い長さ(−Mむので、インダ
クタとして実質的に作用しないか、作用するどしてもそ
のインダクタンス(lI’jが十分小さい、3 このため、第2図に示す本願第1番目の発明による超高
周波集積化電子回路装置によれば、その電子回路を超高
周波を用いて測定する場合に、その測定用信号に人込な
損失を伴なったり、測定用信号の波形に乱れが生じ1=
すすることがない、という特徴を右Jる。
周波集積化電子回路装置の電子回路を上述したJ、うに
し′て測定する場合、超高周波用同軸ケーブルC1の外
部導体3が、外部接続用基卑電位用パッドGPi に、
導体ワイ〜7W1′を介して連結されるが、その導体ワ
イX7W+’ が、2.0い長さ(−Mむので、インダ
クタとして実質的に作用しないか、作用するどしてもそ
のインダクタンス(lI’jが十分小さい、3 このため、第2図に示す本願第1番目の発明による超高
周波集積化電子回路装置によれば、その電子回路を超高
周波を用いて測定する場合に、その測定用信号に人込な
損失を伴なったり、測定用信号の波形に乱れが生じ1=
すすることがない、という特徴を右Jる。
また、第2図に示す本願第1番[Iの発明による超高周
波集積化電子回路装置の電子回路を上述しlζようにし
−C測定する場合、超高周波用同軸ケーブルC7及びC
I 、Cr及びC,・・・・・・・・・CN−1及びC
NN及びCN及びCIの中心導体2間に、それぞれ超高
周波用同軸ケーブルC1、C7・・・・・・・・・CN
−1及びONの外部導体3に連結されている導体ワイA
’W+ ’ 、W2’ ・・・・・・・・・WN2を延
長して配置させることができるので、それら中心導体2
間が、互に電磁結合したりするのが抑圧される。
波集積化電子回路装置の電子回路を上述しlζようにし
−C測定する場合、超高周波用同軸ケーブルC7及びC
I 、Cr及びC,・・・・・・・・・CN−1及びC
NN及びCN及びCIの中心導体2間に、それぞれ超高
周波用同軸ケーブルC1、C7・・・・・・・・・CN
−1及びONの外部導体3に連結されている導体ワイA
’W+ ’ 、W2’ ・・・・・・・・・WN2を延
長して配置させることができるので、それら中心導体2
間が、互に電磁結合したりするのが抑圧される。
従って、第2図に示づ本願第1番目の発明にJ:る超高
周波集積化電子回路装置にJ:れば、その電子回路を超
高周波を用いて測定する場合に、漏話や雑音が不必要に
発生したりしない、という特徴を有する。
周波集積化電子回路装置にJ:れば、その電子回路を超
高周波を用いて測定する場合に、漏話や雑音が不必要に
発生したりしない、という特徴を有する。
次に第3図を伴なって、本願第2番目の発明による超高
周波集積化電子回路装置の実施例を)本へよう。
周波集積化電子回路装置の実施例を)本へよう。
第3図に示す本願第1番目の発明による超高周波集積化
電子回路装置において、第2図どの対応部分には同−旬
月をイ」シて、詳細説明を省略する。
電子回路装置において、第2図どの対応部分には同−旬
月をイ」シて、詳細説明を省略する。
第3図に示す本願第2番目の発明による超凸周波集積化
電子回路装置vJは、次の事項を除いて、第2図に示1
本願第1番目の発明による超高周波集積化電子回路装置
と同様の(j11成を有する。
電子回路装置vJは、次の事項を除いて、第2図に示1
本願第1番目の発明による超高周波集積化電子回路装置
と同様の(j11成を有する。
1゛なわら、超高周波集1r1化電子回路基板1に、上
述した外6B接続用バッド対P、〜PN中の所鼓の外部
接続用パッド対(これを一般にPa とづる。なお図に
おいては、外部接続用パッド対Paが外部1と杭用パッ
ド対P、及びP、を除いIこ外部接続用パッド対P+
〜Pi 、P+及び1日である場合が示されている。)
における外部接続用信号用パッド(これを一般に81〕
8とする。なお図においては、外部接続用信号用パッド
SP8が、外部接続用信号用パッドSPI〜SPt、S
P+及びSPlである場合が示されている。)及び外部
接続用基準電位用パッド〈これを一般にGPQとする。
述した外6B接続用バッド対P、〜PN中の所鼓の外部
接続用パッド対(これを一般にPa とづる。なお図に
おいては、外部接続用パッド対Paが外部1と杭用パッ
ド対P、及びP、を除いIこ外部接続用パッド対P+
〜Pi 、P+及び1日である場合が示されている。)
における外部接続用信号用パッド(これを一般に81〕
8とする。なお図においては、外部接続用信号用パッド
SP8が、外部接続用信号用パッドSPI〜SPt、S
P+及びSPlである場合が示されている。)及び外部
接続用基準電位用パッド〈これを一般にGPQとする。
なお図においては、外部接続用基準電位用パッドGPa
が外部接続用基1(1〜電位用パッドQ P・〜GP+
、GP7及びG P r ’(’ある場合が示されてい
る。〉間の領域(これを一般にQaとする。なお図にお
いては、領域Qa IJ′XQI 〜Qi 、Q+及び
Q+である場合が示されている。)において、それら外
部接続用信号用パットS P a及び外部接続用基準電
位用パッド間G P aに接続されている抵抗素子、容
量素子などのインピーダンス素子(図示しないが、これ
を一般にZaとする。)が設けられている。
が外部接続用基1(1〜電位用パッドQ P・〜GP+
、GP7及びG P r ’(’ある場合が示されてい
る。〉間の領域(これを一般にQaとする。なお図にお
いては、領域Qa IJ′XQI 〜Qi 、Q+及び
Q+である場合が示されている。)において、それら外
部接続用信号用パットS P a及び外部接続用基準電
位用パッド間G P aに接続されている抵抗素子、容
量素子などのインピーダンス素子(図示しないが、これ
を一般にZaとする。)が設けられている。
このインピーダンス素子78は、それが抵抗素子である
場合、領域Q8上に抵抗体層が外部接続用信号用パッド
S P a及び外部接続用基準電位用パッドGPa間に
延長している構成とし得る。また、容量素子である場合
、領域Qa下に外部接続用信号用パッドSPaからこれ
と一体に延長している導電性層と、領域Qa下にその導
電性層と誘電体層を介して対向して且つ外部接続用基準
電位用パッドGPQに連結している他の導電性層とを有
している構成とじ1qる。
場合、領域Q8上に抵抗体層が外部接続用信号用パッド
S P a及び外部接続用基準電位用パッドGPa間に
延長している構成とし得る。また、容量素子である場合
、領域Qa下に外部接続用信号用パッドSPaからこれ
と一体に延長している導電性層と、領域Qa下にその導
電性層と誘電体層を介して対向して且つ外部接続用基準
電位用パッドGPQに連結している他の導電性層とを有
している構成とじ1qる。
以上が、本願第2番目の発明による超高周波集積化電子
回路装置の実施例の構成である。
回路装置の実施例の構成である。
このような構成を有する超高周波集積化電子回路装置に
よれば、それが、上)ホした事項を除いて、第2図に示
す本願第1番目の発明による超高周波集積化電子回路装
置と同様の構成を有りるので、詳細n31明は省略する
が、第2図に示ヅ一本願第1番L1の発明による超高周
波集積化電子回路装置で」−述したと同様の優れた特徴
を右Jる。
よれば、それが、上)ホした事項を除いて、第2図に示
す本願第1番目の発明による超高周波集積化電子回路装
置と同様の構成を有りるので、詳細n31明は省略する
が、第2図に示ヅ一本願第1番L1の発明による超高周
波集積化電子回路装置で」−述したと同様の優れた特徴
を右Jる。
J:だ、第3図に示づ本願第2番目の発明による超高周
波集積化電子回路装置の場合、超高周波集積化電子回路
基板1上に、外部接続用パッドXJP+ 〜PN中の所
要の外部接続用パッド対Paにa3 kノる外部接続用
信号用パッドS P a及び外部接続用基準電位用パッ
ドGI)*間の領域Q、lにおいて、それら外部接続用
信号用パッドSPQ及び外部接続用基準電位用パッドG
Pa間に接ワ°、されているインピーダンス素子1aを
イjしている。
波集積化電子回路装置の場合、超高周波集積化電子回路
基板1上に、外部接続用パッドXJP+ 〜PN中の所
要の外部接続用パッド対Paにa3 kノる外部接続用
信号用パッドS P a及び外部接続用基準電位用パッ
ドGI)*間の領域Q、lにおいて、それら外部接続用
信号用パッドSPQ及び外部接続用基準電位用パッドG
Pa間に接ワ°、されているインピーダンス素子1aを
イjしている。
このため、そのインピーダンス素子Zaが抵抗素子であ
る場合、その抵抗値を適当に選定づることによって、外
部接続用信号用パッドSPa及び外部接続用基準電位用
パッドGPa間でみた入力または出力インピーダンスを
、それら外部接続用信号用パッドSPa及び外部接続用
基準電位用パッドGP□に接続されている超高周波用同
軸ケーブルの特性インピータンスと整合させることがで
きるので、上述した電子回路の超高周波を用いた測定を
より効果的に、かつ確実に行うことができる、という特
徴を右する。
る場合、その抵抗値を適当に選定づることによって、外
部接続用信号用パッドSPa及び外部接続用基準電位用
パッドGPa間でみた入力または出力インピーダンスを
、それら外部接続用信号用パッドSPa及び外部接続用
基準電位用パッドGP□に接続されている超高周波用同
軸ケーブルの特性インピータンスと整合させることがで
きるので、上述した電子回路の超高周波を用いた測定を
より効果的に、かつ確実に行うことができる、という特
徴を右する。
また、インピーダンス索子つ。が容量素子でり、そして
、その容量素子が接続されている外部接続用信号用パッ
ドSPa及び外部接続用基準電位用パッドGPaが、超
高周波集積化電子回路基板1に構成されている電子回路
の電源回路に接続されている揚台、電子回路に安定化さ
れた電源を供給する機能を得ることができるので、上述
した測定をより安定、確実に行うことができる、という
特徴を右づる。
、その容量素子が接続されている外部接続用信号用パッ
ドSPa及び外部接続用基準電位用パッドGPaが、超
高周波集積化電子回路基板1に構成されている電子回路
の電源回路に接続されている揚台、電子回路に安定化さ
れた電源を供給する機能を得ることができるので、上述
した測定をより安定、確実に行うことができる、という
特徴を右づる。
なJ3、−[述にJ3いては、本願第1番目の発明にJ
、る超高周波集積化電子回路装置及び本願第2番に1の
発明による超高周波!a積化電子回路装圃のそれぞれに
つき、1つの実施例を述べたが、例えば第4図に承りよ
うに、超高周波集積化電子回路基板1上に、外部接続用
信号用パッドS1〕8と外部接続用具卑電位用パッドG
PaとにJ、る上述した外部接続用パッド対P1に組合
せた4111成で外部接続用基91(電位用パッドGP
aと同ね−の他の外部接続用基準電位用パッドG P
a“及びこれに接触する導体ワイヤW、を設(〕Iこ構
成どすることもできる。
、る超高周波集積化電子回路装置及び本願第2番に1の
発明による超高周波!a積化電子回路装圃のそれぞれに
つき、1つの実施例を述べたが、例えば第4図に承りよ
うに、超高周波集積化電子回路基板1上に、外部接続用
信号用パッドS1〕8と外部接続用具卑電位用パッドG
PaとにJ、る上述した外部接続用パッド対P1に組合
せた4111成で外部接続用基91(電位用パッドGP
aと同ね−の他の外部接続用基準電位用パッドG P
a“及びこれに接触する導体ワイヤW、を設(〕Iこ構
成どすることもできる。
第11剤は、従来の超高周波集積化電子回路装Yを示J
路線的平面図である。 第2図は、本願第1番目の発明による超高周波集積化電
子回路装置の実施例を示づ路線的平面図である。 り13図(,1、本願第2雷目の発明にJ、る超高周波
東fNi化電子回路装置の実施例を示す路線的平面図で
ある。 第4図は、本発明による超高周波集積化電子回路装置の
他の実施例を示づ路線的平面図である。 1・・・・・・・・・・・・・・・超高周波集積化電子
回路基板SPI、SP)・・・・・・・・・SPN ・・・・・・・・・・・・・・・外部接続用信号用パッ
ドGP、GP+ ’t GP+ ・・・・・・・・・G
P N・・・・・・・・・・・・・・・外部接続用基
準電位用パッド C+ 、 C+ ・・・・・・ ・・・ ON・
・・・・・・・・・・・・・・超高周波用同軸ケーブル
2・・・・・・・・・・・・・・・中心導体3・・・・
・・・・・・・・・・・配Pi!層出願人 日本電信
電話公社
路線的平面図である。 第2図は、本願第1番目の発明による超高周波集積化電
子回路装置の実施例を示づ路線的平面図である。 り13図(,1、本願第2雷目の発明にJ、る超高周波
東fNi化電子回路装置の実施例を示す路線的平面図で
ある。 第4図は、本発明による超高周波集積化電子回路装置の
他の実施例を示づ路線的平面図である。 1・・・・・・・・・・・・・・・超高周波集積化電子
回路基板SPI、SP)・・・・・・・・・SPN ・・・・・・・・・・・・・・・外部接続用信号用パッ
ドGP、GP+ ’t GP+ ・・・・・・・・・G
P N・・・・・・・・・・・・・・・外部接続用基
準電位用パッド C+ 、 C+ ・・・・・・ ・・・ ON・
・・・・・・・・・・・・・・超高周波用同軸ケーブル
2・・・・・・・・・・・・・・・中心導体3・・・・
・・・・・・・・・・・配Pi!層出願人 日本電信
電話公社
Claims (1)
- 【特許請求の範囲】 1、超高周波を扱う電子回路が集積化されて構成されて
いる超高周波集積化電子回路基板を有し、該超高周波集
積化電子回路基板上に、上記電J″−回路に接続されて
いる複数N個の外81へ接続用信号用パッドSP+
、SP)・・・・・・・・・S1〕えと、外部接続用基
準電位用パッドGPとが形成されている超高周波集積化
電子回路装置にd5い(−1 上記外部接続用基準電位用パッドGPが、上記複数N個
の外部接続用信号用パッドSP+ 、SP+ ・・・・
・・・・・S1〕、に対応して、複数N個の外部接続用
基準電位用パッドGP+ 、G1)フ ・・・・・・・
・・GPNを右し、上記外部接続用信号用パッドSPI
、SP、・・・・・・・・・SPN、及び上記外部接
続用基準電位用ハツトG I〕l 、 G P + ・
・・・・・・・・G P Nが、1−記外部接続用信号
用パッドSP: (但し、r =1.2・・・・・・
・・・N)と、上記外部接続用基準電位用パッドGP1
とを互に所要の間隔を保って配されている第iの外部接
続用パッド対P1として、上記超高周波集積化電子回路
基板上に配列されていることを特徴とJる超高周波集積
化電子回路装置。 2、超高周波を扱う電子回路が集積化されて構成されて
いる超高周波集積化電子回路基板を有し、該超高周波集
積化電子回路基板上に、上記電子回路に接続されている
複数N個の外部接続用信号用パッドSPY 、SR)・
・・・・・・・・SPNど、外部接続用基準電位用パッ
ドGPとが形成されている超高周波集積化電子回路装置
において、 上記外部接続用基準電位用パッドGPが、上記複数N個
の外部接続用信号用パッドSP+ 、SP+・・・・・
・・・・S P Nに対応して、複数N個の外部接続用
基¥−電位用パツドGP、 、GP2・・・・・・・・
・G P Nを有し、上記外部接続用信号用パッドSP
I 、SP、・・・・・・・・・SPN、及び上記外部
接続用基準電位川パツl”G P+ 、 G P)・・
・・・・・・・GPNが、上記外部接続用信号用パッド
SP+ (但し、r =1.2・・・・・・・・・N
)と、上記外部接続用基準電位用パッドGPI どを互
に所要の間隔を保って61されている第iの外部接続用
パッド対1〕1 として、上記超高周波集積化電子回路
基板」−に配列され、 上記超高周波集積化電子回路基板に、上記外部接続用パ
ッド対P1〜pH中の所要の外部接続用パッド対におり
る外部接続用信号用パッド及び外部接続用基準電位用パ
ッド間の領域において、それら外部接続用信号用パッド
及び外部接続用基準電位用パッド間に接続されているイ
ンピーダンス素子が設けられていることを特徴とづる超
高周波集積化電子回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58098445A JPS59222949A (ja) | 1983-06-02 | 1983-06-02 | 超高周波集積化電子回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58098445A JPS59222949A (ja) | 1983-06-02 | 1983-06-02 | 超高周波集積化電子回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59222949A true JPS59222949A (ja) | 1984-12-14 |
JPH0524666B2 JPH0524666B2 (ja) | 1993-04-08 |
Family
ID=14219940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58098445A Granted JPS59222949A (ja) | 1983-06-02 | 1983-06-02 | 超高周波集積化電子回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59222949A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2573272A1 (fr) * | 1984-11-14 | 1986-05-16 | Int Standard Electric Corp | Procede de realisation d'un substrat comportant un conducteur coaxial |
EP0205728A2 (en) * | 1985-06-17 | 1986-12-30 | Kabushiki Kaisha Toshiba | Arrangement of input-output pins of an integrated circuit package |
EP0223699A2 (en) * | 1985-11-12 | 1987-05-27 | Fairchild Semiconductor Corporation | Signal ground planes for tape bonded devices |
US4979016A (en) * | 1988-05-16 | 1990-12-18 | Dallas Semiconductor Corporation | Split lead package |
US5684332A (en) * | 1994-05-27 | 1997-11-04 | Advanced Semiconductor Engineering, Inc. | Method of packaging a semiconductor device with minimum bonding pad pitch and packaged device therefrom |
-
1983
- 1983-06-02 JP JP58098445A patent/JPS59222949A/ja active Granted
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2573272A1 (fr) * | 1984-11-14 | 1986-05-16 | Int Standard Electric Corp | Procede de realisation d'un substrat comportant un conducteur coaxial |
EP0205728A2 (en) * | 1985-06-17 | 1986-12-30 | Kabushiki Kaisha Toshiba | Arrangement of input-output pins of an integrated circuit package |
EP0223699A2 (en) * | 1985-11-12 | 1987-05-27 | Fairchild Semiconductor Corporation | Signal ground planes for tape bonded devices |
US4979016A (en) * | 1988-05-16 | 1990-12-18 | Dallas Semiconductor Corporation | Split lead package |
US5684332A (en) * | 1994-05-27 | 1997-11-04 | Advanced Semiconductor Engineering, Inc. | Method of packaging a semiconductor device with minimum bonding pad pitch and packaged device therefrom |
Also Published As
Publication number | Publication date |
---|---|
JPH0524666B2 (ja) | 1993-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100638755B1 (ko) | 집적 회로 인터페이스용 필터 구조물 | |
CA2175087C (en) | Coplanar waveguide mounted flip chip | |
US4686492A (en) | Impedance match connection using multiple layers of bond wires | |
US6373348B1 (en) | High speed differential attenuator using a low temperature co-fired ceramic substrate | |
JPS58182308A (ja) | 高周波回路 | |
US7091791B1 (en) | Transformer implementation using bonding wires | |
JPS59222949A (ja) | 超高周波集積化電子回路装置 | |
US5046072A (en) | Signal distribution system | |
US20060138650A1 (en) | Integrated circuit packaging device and method for matching impedance | |
JP6206625B1 (ja) | フィルタ回路付き配線基板および電子機器 | |
JPH0522001A (ja) | 伝送線路構造 | |
US3723914A (en) | Lumped constant quadrature coupler with improved parasitic suppression | |
JPH02284448A (ja) | 半導体装置 | |
JP3278093B2 (ja) | 半導体デバイス | |
JP4112498B2 (ja) | 信号中継装置 | |
JPS5942735Y2 (ja) | 抵抗減衰器 | |
JP2998742B1 (ja) | バイアホールインダクタンスの測定方法 | |
JPH0629226U (ja) | 多芯通信線用高周波コモンモードノイズフィルタ | |
JPH0457502A (ja) | 高周波トランジスタの整合回路 | |
JPS61182210A (ja) | コンデンサ | |
JP2000208670A (ja) | パッケ―ジ基板およびそれを用いた電子装置 | |
JPS628563Y2 (ja) | ||
JP2606086Y2 (ja) | 現象観測装置 | |
JP3402795B2 (ja) | 半導体装置 | |
JPH0722914Y2 (ja) | インターフェイスモジュール |