JP3402795B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3402795B2 JP3402795B2 JP26477094A JP26477094A JP3402795B2 JP 3402795 B2 JP3402795 B2 JP 3402795B2 JP 26477094 A JP26477094 A JP 26477094A JP 26477094 A JP26477094 A JP 26477094A JP 3402795 B2 JP3402795 B2 JP 3402795B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bonding pad
- electrodes
- semiconductor device
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
- H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Junction Field-Effect Transistors (AREA)
- Waveguides (AREA)
- Microwave Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、マイクロ波やミリ波な
ど高い周波数帯の増幅器などに使用される半導体装置に
関する。
ど高い周波数帯の増幅器などに使用される半導体装置に
関する。
【０００２】
【従来の技術】従来、マイクロ波やミリ波など高い周波
数帯の増幅器を構成する場合、電界効果トランジスタな
どの半導体素子を持つ半導体装置が使用される。
数帯の増幅器を構成する場合、電界効果トランジスタな
どの半導体素子を持つ半導体装置が使用される。
【０００３】ここで、従来の半導体装置について、半導
体素子として電界効果トランジスタを用いた場合を例に
とり、図５を参照して説明する。５１はガリウム砒素等
の半導体基板で、この半導体基板を利用して電界効果ト
ランジスタが形成されている。電界効果トランジスタ
は、ゲート電極Ｇやドレイン電極Ｄ、そして２個のソー
ス電極Ｓなどから構成され、これら各電極Ｇ、Ｄ、Ｓは
半導体基板５１の表面５１１に形成されている。また、
半導体基板５１の裏面には金属層５２が形成され、接地
導体を形成している。
体素子として電界効果トランジスタを用いた場合を例に
とり、図５を参照して説明する。５１はガリウム砒素等
の半導体基板で、この半導体基板を利用して電界効果ト
ランジスタが形成されている。電界効果トランジスタ
は、ゲート電極Ｇやドレイン電極Ｄ、そして２個のソー
ス電極Ｓなどから構成され、これら各電極Ｇ、Ｄ、Ｓは
半導体基板５１の表面５１１に形成されている。また、
半導体基板５１の裏面には金属層５２が形成され、接地
導体を形成している。
【０００４】また、半導体基板５１の表面５１１には、
ゲートボンディングパッド５３Ｇやドレインボンディン
グパッド５３Ｄ、２個のソースボンディングパッド５３
Ｓが形成され、各ボンディングパッド５３Ｇ、５３Ｄ、
５３Ｓは例えば一部が重畳するような形でゲート電極Ｇ
やドレイン電極Ｄ、２個のソース電極Ｓと電気的に接続
されている。
ゲートボンディングパッド５３Ｇやドレインボンディン
グパッド５３Ｄ、２個のソースボンディングパッド５３
Ｓが形成され、各ボンディングパッド５３Ｇ、５３Ｄ、
５３Ｓは例えば一部が重畳するような形でゲート電極Ｇ
やドレイン電極Ｄ、２個のソース電極Ｓと電気的に接続
されている。
【０００５】ところで、ゲートボンディングパッド５３
Ｇやドレインボンディングパッド５３Ｄ、ソースボンデ
ィングパッド５３Ｓの各表面にはボンディングワイヤ
（図示せず）がボンディングされ、これらボンディング
ワイヤを通して他の回路に接続され、あるいは接地され
る。
Ｇやドレインボンディングパッド５３Ｄ、ソースボンデ
ィングパッド５３Ｓの各表面にはボンディングワイヤ
（図示せず）がボンディングされ、これらボンディング
ワイヤを通して他の回路に接続され、あるいは接地され
る。
【０００６】なお、ボンディングパッド５３Ｇ、５３
Ｄ、５３Ｓは、通常、複数のボンディングワイヤがボン
ディングできるように、それぞれ相応の面積を持つよう
に形成されている。また、２個のソースボンディングパ
ッド５３Ｓは、各電極Ｇ、Ｄ、Ｓの配列の関係から、ゲ
ートボンディングパッド５３Ｇやドレインボンディング
パッド５３Ｄを囲むような配置になる。そして、ソース
ボンディングパッド５３Ｓを形成する場合、ソースボン
ディングパッド５３Ｓは他のボンディングパッド５３
Ｇ、５３Ｄに影響を与えないように距離を離して設けら
れる。
Ｄ、５３Ｓは、通常、複数のボンディングワイヤがボン
ディングできるように、それぞれ相応の面積を持つよう
に形成されている。また、２個のソースボンディングパ
ッド５３Ｓは、各電極Ｇ、Ｄ、Ｓの配列の関係から、ゲ
ートボンディングパッド５３Ｇやドレインボンディング
パッド５３Ｄを囲むような配置になる。そして、ソース
ボンディングパッド５３Ｓを形成する場合、ソースボン
ディングパッド５３Ｓは他のボンディングパッド５３
Ｇ、５３Ｄに影響を与えないように距離を離して設けら
れる。
【０００７】
【発明が解決しようとする課題】上記した構成の半導体
装置では、ゲートボンディングパッド５３Ｇやドレイン
ボンディングパッド５３Ｄはある面積を持っている。こ
のため、高い周波帯で使用されると、パッド容量として
顕在化し、また、浮遊容量を誘発する。そして、これら
の容量が、半導体装置の高周波特性を低下させる。
装置では、ゲートボンディングパッド５３Ｇやドレイン
ボンディングパッド５３Ｄはある面積を持っている。こ
のため、高い周波帯で使用されると、パッド容量として
顕在化し、また、浮遊容量を誘発する。そして、これら
の容量が、半導体装置の高周波特性を低下させる。
【０００８】ここで、図５で示した構成の半導体装置を
用いて増幅器を構成した場合について、図６および図７
を参照して説明する。なお、図７は、図６の中央部分を
横方向に断面した図で、図６や図７では、図５に対応す
る部分には同一の符号を付してある。
用いて増幅器を構成した場合について、図６および図７
を参照して説明する。なお、図７は、図６の中央部分を
横方向に断面した図で、図６や図７では、図５に対応す
る部分には同一の符号を付してある。
【０００９】６０は、図５で説明した半導体装置で、接
地導体６１上に配置されている。また、半導体装置６０
を構成する電界効果トランジスタは、ゲート電極やドレ
イン電極、２個のソース電極を有し、各電極は、ゲート
ボンディングパッド５３Ｇ、やドレインボンディングパ
ッド５３Ｄ、２個のソースボンディングパッド５３Ｓと
電気的に接続されている。なお、２個のソースボンディ
ングパッド５３Ｓはボンディングワイヤ６２により接地
導体６１に接続されている。
地導体６１上に配置されている。また、半導体装置６０
を構成する電界効果トランジスタは、ゲート電極やドレ
イン電極、２個のソース電極を有し、各電極は、ゲート
ボンディングパッド５３Ｇ、やドレインボンディングパ
ッド５３Ｄ、２個のソースボンディングパッド５３Ｓと
電気的に接続されている。なお、２個のソースボンディ
ングパッド５３Ｓはボンディングワイヤ６２により接地
導体６１に接続されている。
【００１０】また、半導体装置６０の左側には入力側整
合回路基板６３が、右側には出力側整合回路基板６４が
配置されている。入力側整合回路基板６３面には線路導
体６５などによって整合回路が形成されている。そし
て、線路導体６５の一端は入力端子ＩＮになっている。
また他端は、ボンディングワイヤ６６によりゲートボン
ディングパッド５３Ｇに接続されている。
合回路基板６３が、右側には出力側整合回路基板６４が
配置されている。入力側整合回路基板６３面には線路導
体６５などによって整合回路が形成されている。そし
て、線路導体６５の一端は入力端子ＩＮになっている。
また他端は、ボンディングワイヤ６６によりゲートボン
ディングパッド５３Ｇに接続されている。
【００１１】また、出力側整合回路基板６４面には線路
導体６７などによって整合回路が形成され、線路導体６
７の一端は、ボンディングワイヤ６８によりドレインボ
ンディングパッド５３Ｄに接続され、他端は出力端子Ｏ
ＵＴになっている。
導体６７などによって整合回路が形成され、線路導体６
７の一端は、ボンディングワイヤ６８によりドレインボ
ンディングパッド５３Ｄに接続され、他端は出力端子Ｏ
ＵＴになっている。
【００１２】上記した構成で、入力端子ＩＮから入力さ
れた信号は、入力側整合回路基板６３からゲートボンデ
ィングパッド５３Ｇを経て、半導体装置６０例えば電界
効果トランジスタに入力される。半導体装置６０で増幅
された信号は、ドレインボンディングパッド５３Ｄから
出力側整合回路基板６４を経て、出力端子ＯＵＴから出
力される。
れた信号は、入力側整合回路基板６３からゲートボンデ
ィングパッド５３Ｇを経て、半導体装置６０例えば電界
効果トランジスタに入力される。半導体装置６０で増幅
された信号は、ドレインボンディングパッド５３Ｄから
出力側整合回路基板６４を経て、出力端子ＯＵＴから出
力される。
【００１３】ところで、半導体装置６０を構成する電界
効果トランジスタのソース電極Ｓを接地する場合、高周
波特性が劣化しないように、ソースボンディングパッド
５３Ｓが他のボンディングパッド５３Ｇ、５３Ｄと電気
的な結合、例えば容量結合を起さないようにする必要が
ある。このため、ソース電極Ｓとソースボンディングパ
ッド５３Ｓの長さ（図５のＬ）を長くしている。しか
し、長さＬを長くすると、ボンディングワイヤ６２を用
いて接地導体６１と接続する場合に、インダクタンスが
大きくなり、高周波帯での増幅特性が劣化する。
効果トランジスタのソース電極Ｓを接地する場合、高周
波特性が劣化しないように、ソースボンディングパッド
５３Ｓが他のボンディングパッド５３Ｇ、５３Ｄと電気
的な結合、例えば容量結合を起さないようにする必要が
ある。このため、ソース電極Ｓとソースボンディングパ
ッド５３Ｓの長さ（図５のＬ）を長くしている。しか
し、長さＬを長くすると、ボンディングワイヤ６２を用
いて接地導体６１と接続する場合に、インダクタンスが
大きくなり、高周波帯での増幅特性が劣化する。
【００１４】このような特性の劣化をなくすために、ゲ
ート電極Ｇやドレイン電極Ｄに設けられるボンディング
パッド５３Ｇ、５３Ｄを小さくする方法が考えられる。
しかし、ボンディングパッド５３Ｇ、５３Ｄを小さくす
ると、ゲートボンディングパッド５３Ｇやドレインボン
ディングパッド５３Ｄにボンディングワイヤ６６、６８
がボンディングされる部位と、ソースボンディングパッ
ド５３Ｓにボンディングワイヤ６２がボンディングされ
る部位が近くなる。この結果、ボンディングワイヤ同士
が接触したり、あるいは相互インダクタンスによる電磁
的な結合がボンディングワイヤ間に生じたりして、目標
とする増幅特性が得られなくなる。
ート電極Ｇやドレイン電極Ｄに設けられるボンディング
パッド５３Ｇ、５３Ｄを小さくする方法が考えられる。
しかし、ボンディングパッド５３Ｇ、５３Ｄを小さくす
ると、ゲートボンディングパッド５３Ｇやドレインボン
ディングパッド５３Ｄにボンディングワイヤ６６、６８
がボンディングされる部位と、ソースボンディングパッ
ド５３Ｓにボンディングワイヤ６２がボンディングされ
る部位が近くなる。この結果、ボンディングワイヤ同士
が接触したり、あるいは相互インダクタンスによる電磁
的な結合がボンディングワイヤ間に生じたりして、目標
とする増幅特性が得られなくなる。
【００１５】上記した問題を解決するために、図８や図
９に示すように、半導体装置を構成する電界効果トラン
ジスタの２個のソース電極Ｓ部分、例えばソースボンデ
ィングパッド５３Ｓの中心部分にバイアホール８１を形
成し、そして、バイアホール８１の内面に形成した導電
層９１によって基板５１裏面の接地導体５２に接続して
接地する方法がある。この場合、ソース電極Ｓ部の長さ
Ｌ（図８に図示）は短くなる。なお、図８や図９では、
図５に対応する部分には同一の符号を付し、重複する説
明は省略する。また、図９は、図８のソースボンディン
グパッド５３Ｓ部分を断面した図である。
９に示すように、半導体装置を構成する電界効果トラン
ジスタの２個のソース電極Ｓ部分、例えばソースボンデ
ィングパッド５３Ｓの中心部分にバイアホール８１を形
成し、そして、バイアホール８１の内面に形成した導電
層９１によって基板５１裏面の接地導体５２に接続して
接地する方法がある。この場合、ソース電極Ｓ部の長さ
Ｌ（図８に図示）は短くなる。なお、図８や図９では、
図５に対応する部分には同一の符号を付し、重複する説
明は省略する。また、図９は、図８のソースボンディン
グパッド５３Ｓ部分を断面した図である。
【００１６】しかし、バイアホール８１を形成する場
合、バイアホール８１の直径は、製造時のサイドエッチ
ング等の影響から半導体基板５１の厚みより小さくでき
ない。このため、半導体基板５１の厚みが１００μｍの
ときは、バイアホール８１の直径は小さくても１００μ
ｍ程度である。このような製造工程等の制約から、バイ
アホール８１までのソース電極Ｓ部の長さＬ（図８に図
示）は１００μｍ以下にできない。
合、バイアホール８１の直径は、製造時のサイドエッチ
ング等の影響から半導体基板５１の厚みより小さくでき
ない。このため、半導体基板５１の厚みが１００μｍの
ときは、バイアホール８１の直径は小さくても１００μ
ｍ程度である。このような製造工程等の制約から、バイ
アホール８１までのソース電極Ｓ部の長さＬ（図８に図
示）は１００μｍ以下にできない。
【００１７】なお、半導体基板５１の厚みを薄くすれ
ば、バイアホール８１の直径を小さくでき、バイアホー
ル８１までのソース電極Ｓ部の長さＬ（図８に図示）を
短くできる。この場合、半導体基板５１の裏面に形成さ
れる金属層５２に強度を持たせる必要があり、金属層５
２を厚くすることになる。しかし金属層５２を厚くする
と、製造工程が複雑になり、歩留まりが低下する。
ば、バイアホール８１の直径を小さくでき、バイアホー
ル８１までのソース電極Ｓ部の長さＬ（図８に図示）を
短くできる。この場合、半導体基板５１の裏面に形成さ
れる金属層５２に強度を持たせる必要があり、金属層５
２を厚くすることになる。しかし金属層５２を厚くする
と、製造工程が複雑になり、歩留まりが低下する。
【００１８】上記したように従来の半導体装置では、半
導体素子の入力電極や出力電極に接続されるボンディン
グパッド、例えばゲートボンディングパッドやドレイン
ボンディングパッドが高周波帯においてパッド容量とし
て顕在化する。また浮遊容量などを誘発し、高周波特性
を低下させる。また、増幅器を構成して接地電極を接地
する場合に、ソースボンディングパッド部分の長さが長
くなる。その分、インダクタンスが大きくなり、高周波
帯での増幅特性を劣化させる。
導体素子の入力電極や出力電極に接続されるボンディン
グパッド、例えばゲートボンディングパッドやドレイン
ボンディングパッドが高周波帯においてパッド容量とし
て顕在化する。また浮遊容量などを誘発し、高周波特性
を低下させる。また、増幅器を構成して接地電極を接地
する場合に、ソースボンディングパッド部分の長さが長
くなる。その分、インダクタンスが大きくなり、高周波
帯での増幅特性を劣化させる。
【００１９】本発明は、上記した欠点を解決するもの
で、電気的特性の劣化が少ない半導体装置を提供するこ
とを目的とする。
で、電気的特性の劣化が少ない半導体装置を提供するこ
とを目的とする。
【００２０】
【課題を解決するための手段】本発明は、信号が入力さ
れる第１の電極および信号が出力される第２の電極、そ
して接地される第３の電極を有し、前記第１乃至第３の
各電極が基板の一方の面に形成された半導体素子と、前
記第１乃至第３の各電極と同じ側の基板面に形成され、
かつ前記第１乃至第３の電極にそれぞれ対応して設けら
れた複数のボンディングパッドと、前記基板の他方の面
に形成された金属層とを具備した半導体装置において、
前記第１の電極および前記第２の電極が、これらと対応
する前記ボンディングパッドと高周波帯の長方形状の伝
送線路で接続されている。
れる第１の電極および信号が出力される第２の電極、そ
して接地される第３の電極を有し、前記第１乃至第３の
各電極が基板の一方の面に形成された半導体素子と、前
記第１乃至第３の各電極と同じ側の基板面に形成され、
かつ前記第１乃至第３の電極にそれぞれ対応して設けら
れた複数のボンディングパッドと、前記基板の他方の面
に形成された金属層とを具備した半導体装置において、
前記第１の電極および前記第２の電極が、これらと対応
する前記ボンディングパッドと高周波帯の長方形状の伝
送線路で接続されている。
【００２１】また、信号が入力される第１の電極および
信号が出力される第２の電極、そして接地される第３の
電極を有し、前記第１乃至第３の各電極が基板の一方の
面に形成された半導体素子と、前記第１乃至第３の各電
極と同じ側の基板面に形成され、かつ前記第１乃至第３
の各電極にそれぞれ対応して設けられた複数のボンディ
ングパッドと、前記基板の他方の面に形成された金属層
とを具備した半導体装置において、前記第１の電極およ
び前記第２の電極の少なくとも一方が、対応する前記ボ
ンディングパッドと高周波帯の長方形状の伝送線路で接
続されている。
信号が出力される第２の電極、そして接地される第３の
電極を有し、前記第１乃至第３の各電極が基板の一方の
面に形成された半導体素子と、前記第１乃至第３の各電
極と同じ側の基板面に形成され、かつ前記第１乃至第３
の各電極にそれぞれ対応して設けられた複数のボンディ
ングパッドと、前記基板の他方の面に形成された金属層
とを具備した半導体装置において、前記第１の電極およ
び前記第２の電極の少なくとも一方が、対応する前記ボ
ンディングパッドと高周波帯の長方形状の伝送線路で接
続されている。
【００２２】また、信号が入力される第１の電極および
信号が出力される第２の電極、そして接地される第３の
電極を有し、前記第１乃至第３の各電極が基板の一方の
面に形成された半導体素子と、前記第１乃至第３の各電
極と同じ側の基板面に形成され、かつ前記第３の電極に
設けられたボンディングパッドと、前記基板の他方の面
に形成された金属層とを具備した半導体装置において、
前記第１の電極および前記第２の電極の少なくとも一方
に接続される高周波帯の長方形状の伝送線路を設け、か
つ、外部回路に接続されるボンディングワイヤを前記長
方形状の伝送線路にボンディングしている。
信号が出力される第２の電極、そして接地される第３の
電極を有し、前記第１乃至第３の各電極が基板の一方の
面に形成された半導体素子と、前記第１乃至第３の各電
極と同じ側の基板面に形成され、かつ前記第３の電極に
設けられたボンディングパッドと、前記基板の他方の面
に形成された金属層とを具備した半導体装置において、
前記第１の電極および前記第２の電極の少なくとも一方
に接続される高周波帯の長方形状の伝送線路を設け、か
つ、外部回路に接続されるボンディングワイヤを前記長
方形状の伝送線路にボンディングしている。
【００２３】
【作用】上記した構成によれば、信号が入力される第１
の電極、および信号が出力される第２の電極の両方、あ
るいはその一方がボンディングパッドと高周波帯の伝送
線路で接続されている。電極とボンディングパッドを伝
送線路で接続すると、伝送線路の幅が小さいため、従来
技術のような構造のボンディングパッドを使用する場合
に比較して、高周波帯においてパッド容量が顕在化した
り、また浮遊容量の誘発が抑えられる。このため高周波
特性の低下が小さくなる。また、ソースボンディングパ
ッドと高周波帯の伝送線路間の電気的結合、例えば容量
結合も小さく、この点からも高周波特性の劣化が小さ
い。さらに、ソースボンディングパッドの距離も短くな
る。したがって、ソース電極をボンディングワイヤで接
地導体に接続する場合にも、ソースボンディングパッド
部分の距離が、従来のものに比して短くなり、接地のイ
ンダクタンスが小さくなる。この結果、インダクタンス
による高周波特性の低下が小さくなる。また、伝送線路
の形状は長方形状などで簡単なため製造も容易になる。
の電極、および信号が出力される第２の電極の両方、あ
るいはその一方がボンディングパッドと高周波帯の伝送
線路で接続されている。電極とボンディングパッドを伝
送線路で接続すると、伝送線路の幅が小さいため、従来
技術のような構造のボンディングパッドを使用する場合
に比較して、高周波帯においてパッド容量が顕在化した
り、また浮遊容量の誘発が抑えられる。このため高周波
特性の低下が小さくなる。また、ソースボンディングパ
ッドと高周波帯の伝送線路間の電気的結合、例えば容量
結合も小さく、この点からも高周波特性の劣化が小さ
い。さらに、ソースボンディングパッドの距離も短くな
る。したがって、ソース電極をボンディングワイヤで接
地導体に接続する場合にも、ソースボンディングパッド
部分の距離が、従来のものに比して短くなり、接地のイ
ンダクタンスが小さくなる。この結果、インダクタンス
による高周波特性の低下が小さくなる。また、伝送線路
の形状は長方形状などで簡単なため製造も容易になる。
【００２４】
【実施例】本発明の一実施例について、半導体装置を構
成する半導体素子が電界効果トランジスタである場合を
例にとり、図１を参照して説明する。１１は、ガリウム
砒素等の半導体基板である。そして、半導体基板１１を
利用して電界効果トランジスタが形成されている。電界
効果トランジスタは、信号が入力されるゲート電極Ｇ、
信号が出力されるドレイン電極Ｄ、そして接地される２
個のソース電極Ｓなどから構成されている。また、各電
極Ｇ、Ｄ、Ｓに対応して、ゲートボンデングパッド１２
Ｇ、ドレインボンディングパッド１２Ｄ、ソースボンデ
ィングパッド１２Ｓが設けられている。
成する半導体素子が電界効果トランジスタである場合を
例にとり、図１を参照して説明する。１１は、ガリウム
砒素等の半導体基板である。そして、半導体基板１１を
利用して電界効果トランジスタが形成されている。電界
効果トランジスタは、信号が入力されるゲート電極Ｇ、
信号が出力されるドレイン電極Ｄ、そして接地される２
個のソース電極Ｓなどから構成されている。また、各電
極Ｇ、Ｄ、Ｓに対応して、ゲートボンデングパッド１２
Ｇ、ドレインボンディングパッド１２Ｄ、ソースボンデ
ィングパッド１２Ｓが設けられている。
【００２５】そして、ゲート電極Ｇとゲートボンデング
パッド１２Ｇ間の半導体基板１１の表面１１１に高周波
帯の伝送線路１３が一様の幅で形成され、ゲート電極Ｇ
とゲートボンデングパッド１２Ｇが伝送線路１３で接続
されている。また、ドレイン電極Ｄとドレインボンディ
ングパッド１２Ｄ間の半導体基板１１の表面１１１にも
高周波帯の伝送線路１４が一様の幅で形成され、ドレイ
ン電極Ｄとドレインボンディングパッド１２Ｄが伝送線
路１４で接続されている。なお、この場合、ソースボン
ディングパッド１２Ｓは、従来の技術で説明した構造よ
り、引き出し部位までの距離Ｌが短縮された構造になっ
ている。これは、伝送線路１３、１４の幅が従来のゲー
トボンデングパッドやドレインボンディングパッドより
小さく、引き出し部位までの距離Ｌを短くしても伝送線
路１３、１４との電気的結合が小さいためである。ま
た、半導体基板１１の裏面には金属層１５が形成され、
接地導体を形成している。
パッド１２Ｇ間の半導体基板１１の表面１１１に高周波
帯の伝送線路１３が一様の幅で形成され、ゲート電極Ｇ
とゲートボンデングパッド１２Ｇが伝送線路１３で接続
されている。また、ドレイン電極Ｄとドレインボンディ
ングパッド１２Ｄ間の半導体基板１１の表面１１１にも
高周波帯の伝送線路１４が一様の幅で形成され、ドレイ
ン電極Ｄとドレインボンディングパッド１２Ｄが伝送線
路１４で接続されている。なお、この場合、ソースボン
ディングパッド１２Ｓは、従来の技術で説明した構造よ
り、引き出し部位までの距離Ｌが短縮された構造になっ
ている。これは、伝送線路１３、１４の幅が従来のゲー
トボンデングパッドやドレインボンディングパッドより
小さく、引き出し部位までの距離Ｌを短くしても伝送線
路１３、１４との電気的結合が小さいためである。ま
た、半導体基板１１の裏面には金属層１５が形成され、
接地導体を形成している。
【００２６】なお、ゲート電極Ｇやドレイン電極Ｄに接
続される高周波帯の伝送線路１３、１４は、通常の高周
波帯の伝送線路として構成されている。また、ボンディ
ングパッド１２Ｇ、１２Ｄの幅は、高周波帯の伝送線路
１３、１４の幅より広く形成されている。
続される高周波帯の伝送線路１３、１４は、通常の高周
波帯の伝送線路として構成されている。また、ボンディ
ングパッド１２Ｇ、１２Ｄの幅は、高周波帯の伝送線路
１３、１４の幅より広く形成されている。
【００２７】上記した構成によれば、従来の技術で説明
したゲートボンディングパッドやドレインボンディング
パッドに比べ、高周波帯の伝送線路１３、１４はその幅
方向の広がりが小さい。また、形状も長方形状で簡単に
なっている。したがって、ソースボンディングパッド１
２Ｓをソース電極Ｓに近づけても、高周波帯の伝送線路
１３、１４とソースボンディングパッド１２Ｓ間の電気
的結合、例えば容量結合は小さく、高周波特性の劣化は
少ない。このため、ソース電極Ｓとソースボンディング
パッド１２Ｓの距離を短くすることができ、ソース電極
Ｓをボンディングワイヤなどで接地導体に接続する場合
に、従来のものに比して接地のインダクタンスは小さく
なる。
したゲートボンディングパッドやドレインボンディング
パッドに比べ、高周波帯の伝送線路１３、１４はその幅
方向の広がりが小さい。また、形状も長方形状で簡単に
なっている。したがって、ソースボンディングパッド１
２Ｓをソース電極Ｓに近づけても、高周波帯の伝送線路
１３、１４とソースボンディングパッド１２Ｓ間の電気
的結合、例えば容量結合は小さく、高周波特性の劣化は
少ない。このため、ソース電極Ｓとソースボンディング
パッド１２Ｓの距離を短くすることができ、ソース電極
Ｓをボンディングワイヤなどで接地導体に接続する場合
に、従来のものに比して接地のインダクタンスは小さく
なる。
【００２８】次に、本発明の他の実施例について、図２
を参照して説明する。なお、図２は、図１に対応する部
分には同一の符号を付し、重複する説明は省略する。
を参照して説明する。なお、図２は、図１に対応する部
分には同一の符号を付し、重複する説明は省略する。
【００２９】図１の実施例では、ゲートボンディングパ
ッドやドレインボンディングパッドの幅が、高周波帯の
伝送線路１３、１４の幅より広く形成されている。図２
の他の実施例では、ゲートボンディングパッド１２Ｇや
ドレインボンディングパッド１２Ｄの幅が高周波帯の伝
送線路１３、１４の幅と同一になっている。この場合、
従来のものに比して、ゲートやドレインのボンディング
パッド１２Ｇ、１２Ｄとソースのボンディングパッド１
２Ｓ間が離れるため、それぞれのボンディングワイヤ間
の相互インダクタンスによる電磁的結合が小さくなる。
ッドやドレインボンディングパッドの幅が、高周波帯の
伝送線路１３、１４の幅より広く形成されている。図２
の他の実施例では、ゲートボンディングパッド１２Ｇや
ドレインボンディングパッド１２Ｄの幅が高周波帯の伝
送線路１３、１４の幅と同一になっている。この場合、
従来のものに比して、ゲートやドレインのボンディング
パッド１２Ｇ、１２Ｄとソースのボンディングパッド１
２Ｓ間が離れるため、それぞれのボンディングワイヤ間
の相互インダクタンスによる電磁的結合が小さくなる。
【００３０】図３は、例えば図１の構成の半導体装置を
用いて増幅器を構成した例を示している。半導体装置３
１は、例えば電界効果トランジスタなどから構成され、
接地導体３２上に配置されている。そして、半導体装置
３１の左側には入力側整合回路基板３３が配置され、ま
た、右側には出力側整合回路基板３４が配置されてい
る。
用いて増幅器を構成した例を示している。半導体装置３
１は、例えば電界効果トランジスタなどから構成され、
接地導体３２上に配置されている。そして、半導体装置
３１の左側には入力側整合回路基板３３が配置され、ま
た、右側には出力側整合回路基板３４が配置されてい
る。
【００３１】なお、入力側整合回路基板３３や出力側整
合回路基板３４の表面には、それぞれ線路導体３５、３
６で整合回路が形成されている。そして、入力側整合回
路基板３３面の線路導体３５は、伝送線路１３の先端に
設けられたゲートボンディングパッド１２Ｇとボンディ
ングワイヤ３７で接続されている。なお、入力側整合回
路基板３３の端部は入力端子ＩＮになっている。
合回路基板３４の表面には、それぞれ線路導体３５、３
６で整合回路が形成されている。そして、入力側整合回
路基板３３面の線路導体３５は、伝送線路１３の先端に
設けられたゲートボンディングパッド１２Ｇとボンディ
ングワイヤ３７で接続されている。なお、入力側整合回
路基板３３の端部は入力端子ＩＮになっている。
【００３２】また、出力側整合回路基板３４面の線路導
体３６は、伝送線路１４の先端に設けられたドレインボ
ンディングパッド１２Ｄとボンディングワイヤ３８で接
続されている。なお、出力側整合回路基板３４の端部は
出力端子ＯＵＴになっている。また、２個のソースボン
ディングパッド１２Ｓはボンディングワイヤ３９で接地
導体３２に接続され接地される。このとき、引き出し部
位の距離は、従来技術のものに比し短縮された構造にな
っている。
体３６は、伝送線路１４の先端に設けられたドレインボ
ンディングパッド１２Ｄとボンディングワイヤ３８で接
続されている。なお、出力側整合回路基板３４の端部は
出力端子ＯＵＴになっている。また、２個のソースボン
ディングパッド１２Ｓはボンディングワイヤ３９で接地
導体３２に接続され接地される。このとき、引き出し部
位の距離は、従来技術のものに比し短縮された構造にな
っている。
【００３３】上記した構成において、入力端子ＩＮから
入力された信号は、入力側整合回路基板３３、そしてボ
ンディングワイヤ３７、ゲートボンディングパッド１２
Ｇ、伝送線路１３を経て、電界効果トランジスタに入力
され増幅される。電界効果トランジスタで増幅された信
号は、伝送線路１４、そしてこの先端に設けられたドレ
インボンディングパッド１２Ｄ、これに接続されたボン
ディングワイヤ３８を経て、出力側整合回路基板３４の
出力端子ＯＵＴから出力される。
入力された信号は、入力側整合回路基板３３、そしてボ
ンディングワイヤ３７、ゲートボンディングパッド１２
Ｇ、伝送線路１３を経て、電界効果トランジスタに入力
され増幅される。電界効果トランジスタで増幅された信
号は、伝送線路１４、そしてこの先端に設けられたドレ
インボンディングパッド１２Ｄ、これに接続されたボン
ディングワイヤ３８を経て、出力側整合回路基板３４の
出力端子ＯＵＴから出力される。
【００３４】上記した構成の本発明によれば、各ボンデ
ィングパッドの面積が小さいのでパッド容量や浮遊容量
等による悪影響が少なくなる。また、ソース電極の引き
出し部位までの距離が短縮されるため、ボンディングワ
イヤを接地導体に接続し接地する場合に、接地のインダ
クタンスが小さい。このため、インダクタンスの影響に
よる高周波帯での増幅特性の劣化を少なくできる。
ィングパッドの面積が小さいのでパッド容量や浮遊容量
等による悪影響が少なくなる。また、ソース電極の引き
出し部位までの距離が短縮されるため、ボンディングワ
イヤを接地導体に接続し接地する場合に、接地のインダ
クタンスが小さい。このため、インダクタンスの影響に
よる高周波帯での増幅特性の劣化を少なくできる。
【００３５】また、上記した実施例では、ゲート電極や
ドレイン電極に接続されるボンディングパッドを、半導
体基板の表面に特別に形成している。しかし、各電極と
ボンディングパッドを接続する高周波帯の伝送線路の例
えばその先端部分を、そのままボンディングパッドとし
て利用することもできる。この場合、本発明を用いて増
幅器を構成するとき、ゲート側の伝送線路に接続される
ボンディングワイヤや、ドレイン側の伝送線路に接続さ
れるボンディングワイヤに対し、伝送線路と接続する部
位を変えることによって、電界効果トランジスタなどの
高周波性能を制御することができる。例えば、低い周波
数帯では、伝送線路が接続された電極に最も近いボンデ
ィングワイヤを接続するようにすれば、電界効果トラン
ジスタなどの高周波性能を最大限に引き出す外部整合回
路を容易に構成できる。
ドレイン電極に接続されるボンディングパッドを、半導
体基板の表面に特別に形成している。しかし、各電極と
ボンディングパッドを接続する高周波帯の伝送線路の例
えばその先端部分を、そのままボンディングパッドとし
て利用することもできる。この場合、本発明を用いて増
幅器を構成するとき、ゲート側の伝送線路に接続される
ボンディングワイヤや、ドレイン側の伝送線路に接続さ
れるボンディングワイヤに対し、伝送線路と接続する部
位を変えることによって、電界効果トランジスタなどの
高周波性能を制御することができる。例えば、低い周波
数帯では、伝送線路が接続された電極に最も近いボンデ
ィングワイヤを接続するようにすれば、電界効果トラン
ジスタなどの高周波性能を最大限に引き出す外部整合回
路を容易に構成できる。
【００３６】また、上記した実施例では、ゲート電極お
よびドレイン電極の両者とボンディングパッド間をそれ
ぞれ伝送線路で接続している。しかし、いずれか一方の
電極とボンディングパッド間だけを伝送線路で接続する
構成にしてもよい。
よびドレイン電極の両者とボンディングパッド間をそれ
ぞれ伝送線路で接続している。しかし、いずれか一方の
電極とボンディングパッド間だけを伝送線路で接続する
構成にしてもよい。
【００３７】また、上記した実施例は、半導体素子が電
界効果トランジスタの場合で説明している。しかし、高
電子移動度トランジスタ（ＨＥＭＴ）など、接地される
電極が基板の表面に形成される構造の他の半導体素子に
対しても適用できることは言うまでもない。
界効果トランジスタの場合で説明している。しかし、高
電子移動度トランジスタ（ＨＥＭＴ）など、接地される
電極が基板の表面に形成される構造の他の半導体素子に
対しても適用できることは言うまでもない。
【００３８】
【発明の効果】本発明によれば、電気的特性の劣化が小
さい半導体装置を実現できる。
さい半導体装置を実現できる。
【図１】本発明の一実施例を示す斜視図である。
【図２】本発明の他の実施例を示す斜視図である。
【図３】本発明を用いて増幅器を構成した例を説明する
図である。
図である。
【図４】図３を断面した図である。
【図５】従来例を示す斜視図である。
【図６】従来例で増幅器を構成した例を説明する図であ
る。
る。
【図７】図６を断面した図である。
【図８】従来の他の例を示す斜視図である。
【図９】図８の一部を断面した図である。
１１…半導体基板
１２Ｇ…ゲートボンディングパッド
１２Ｄ…ドレインボンディングパッド
１２Ｓ…ソースボンディングパッド
１３、１４…伝送線路
１５…金属層
Ｇ…ゲート電極
Ｄ…ドレイン電極
Ｓ…ソース電極
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｐ 3/08
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/812
H01L 21/338
H01L 21/822
H01L 27/04
H01L 23/12
H01P 3/08
Claims (4)
- 【請求項１】 信号が入力される第１の電極および信号
が出力される第２の電極、そして接地される第３の電極
を有し、前記第１乃至第３の各電極が基板の一方の面に
形成された半導体素子と、前記第１乃至第３の各電極と
同じ側の基板面に形成され、かつ前記第１乃至第３の電
極にそれぞれ対応して設けられた複数のボンディングパ
ッドと、前記基板の他方の面に形成された金属層とを具
備した半導体装置において、前記第１の電極および前記
第２の電極が、これらと対応する前記ボンディングパッ
ドと高周波帯の長方形状の伝送線路で接続されたことを
特徴とする半導体装置。 - 【請求項２】 信号が入力される第１の電極および信号
が出力される第２の電極、そして接地される第３の電極
を有し、前記第１乃至第３の各電極が基板の一方の面に
形成された半導体素子と、前記第１乃至第３の各電極と
同じ側の基板面に形成され、かつ前記第１乃至第３の各
電極にそれぞれ対応して設けられた複数のボンディング
パッドと、前記基板の他方の面に形成された金属層とを
具備した半導体装置において、前記第１の電極および前
記第２の電極の少なくとも一方が、対応する前記ボンデ
ィングパッドと高周波帯の長方形状の伝送線路で接続さ
れたことを特徴とする半導体装置。 - 【請求項３】 信号が入力される第１の電極および信号
が出力される第２の電極、そして接地される第３の電極
を有し、前記第１乃至第３の各電極が基板の一方の面に
形成された半導体素子と、前記第１乃至第３の各電極と
同じ側の基板面に形成され、かつ前記第３の電極に設け
られたボンディングパッドと、前記基板の他方の面に形
成された金属層とを具備した半導体装置において、前記
第１の電極および前記第２の電極の少なくとも一方に接
続される高周波帯の長方形状の伝送線路を設け、かつ、
外部回路に接続されるボンディングワイヤを前記長方形
状の伝送線路にボンディングしたことを特徴とする半導
体装置。 - 【請求項４】 基板の側に整合回路基板が配置され、外
部回路が、前記整合回路基板上に形成された整合回路で
ある請求項３記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26477094A JP3402795B2 (ja) | 1994-10-28 | 1994-10-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26477094A JP3402795B2 (ja) | 1994-10-28 | 1994-10-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08125198A JPH08125198A (ja) | 1996-05-17 |
| JP3402795B2 true JP3402795B2 (ja) | 2003-05-06 |
Family
ID=17407951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26477094A Expired - Fee Related JP3402795B2 (ja) | 1994-10-28 | 1994-10-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3402795B2 (ja) |
-
1994
- 1994-10-28 JP JP26477094A patent/JP3402795B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08125198A (ja) | 1996-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU681050B2 (en) | Coplanar waveguide-mounted flip chip | |
| JP5658874B2 (ja) | 高周波半導体装置 | |
| JP2643662B2 (ja) | 高出力電界効果トランジスタ増幅器 | |
| KR100228754B1 (ko) | 고주파 증폭 집적-회로 장치 | |
| JP3402795B2 (ja) | 半導体装置 | |
| JP2003283273A (ja) | マイクロ波集積回路 | |
| JP3004882B2 (ja) | スパイラルインダクタ、マイクロ波増幅回路およびマイクロ波増幅装置 | |
| US6737921B2 (en) | Distributed amplifier and differential distributed amplifier | |
| JP3448833B2 (ja) | 伝送線路及び半導体装置 | |
| JP2880023B2 (ja) | 高周波トランジスタ回路 | |
| US5986325A (en) | Microwave integrated circuit device | |
| JP2594558B2 (ja) | 電界効果型トランジスタ | |
| JP2001345606A (ja) | Ｍｍｉｃ増幅器 | |
| JPH03211870A (ja) | モノリシックマイクロ波集積回路 | |
| JPH11145744A (ja) | マイクロ波増幅器 | |
| JPH11265983A (ja) | 半導体装置 | |
| JP2010021961A (ja) | 増幅器 | |
| JP3051430B2 (ja) | マイクロ波集積回路 | |
| JPH05267489A (ja) | 電界効果トランジスタ | |
| JP3667136B2 (ja) | 高周波電力増幅器モジュール | |
| JPS6364081B2 (ja) | ||
| JP2870503B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH054281Y2 (ja) | ||
| JP2006020206A (ja) | 増幅回路 | |
| JPH04261206A (ja) | 増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |