WO1992017905A1 - Procede de realisation de connexions coaxiales pour composant electronique, et boitier de composant comportant de telles connexions - Google Patents

Procede de realisation de connexions coaxiales pour composant electronique, et boitier de composant comportant de telles connexions Download PDF

Info

Publication number
WO1992017905A1
WO1992017905A1 PCT/FR1992/000241 FR9200241W WO9217905A1 WO 1992017905 A1 WO1992017905 A1 WO 1992017905A1 FR 9200241 W FR9200241 W FR 9200241W WO 9217905 A1 WO9217905 A1 WO 9217905A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
base
housing
wires
pins
Prior art date
Application number
PCT/FR1992/000241
Other languages
English (en)
Inventor
Christian Val
Original Assignee
Thomson-Csf
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson-Csf filed Critical Thomson-Csf
Priority to JP92507692A priority Critical patent/JPH05508057A/ja
Priority to US07/949,558 priority patent/US5323533A/en
Publication of WO1992017905A1 publication Critical patent/WO1992017905A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/1679—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1905—Shape
    • H01L2924/19051—Impedance matching structure [e.g. balun]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49123—Co-axial cable
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Definitions

  • the present invention relates to a method of making coaxial connections for an electronic component encapsulated in a housing. It also relates to a housing comprising such connections.
  • electronic component means any discrete component or any integrated or hybrid circuit usable in electronics.
  • the impedance of the propagation medium of this signal must be constant.
  • the present invention makes it possible to avoid these difficulties by the use for the input / output connections of the component and / or of the housing, of coaxial lines formed collectively, after wiring.
  • the component, placed in a housing is conventionally connected by wire to its housing; the wires are then covered with a first insulating layer, then with a second conductive layer, so that this second layer is connected to the ground studs of the housing, the layers thus forming with the wires of the electrical connections of coaxial structure.
  • a similar process is carried out for the input / output connections of the housing.
  • FIG. 1 therefore represents a sectional view of an electronic component conventionally encapsulated in a housing, itself transferred to a printed circuit.
  • the component marked Cl is arranged for example by soldering or bonding on a base E, itself covered with a cover C: the base E and cover C assembly forms a box B, hermetically encapsulating the component Cl.
  • the base E is for example made of ceramic and comprises for example three layers: a first layer 11, carrying the component C1 covered with a layer 12 annularly surrounding the component C1, then with a layer 13 also annularly surrounding the component but recessed with respect to layer 2, the cover being placed on layer 13.
  • This figure also shows connection wires F connecting the input / output pads of the component (not shown) to pads of the housing located on one of the layers of the base, for example layer 12 in the figure.
  • FIGS. 2a, 2b and 2c represent different stages of a first embodiment of the method according to the invention, applied to the inputs / outputs of the component C1. In these different figures, only the part of FIG. 21 has been represented. concerned by the connection of a wire such as F.
  • FIG. 2a there is therefore shown the base E of the housing carrying the component Cl and constituted by its three layers 1 1, 12 and 13.
  • the base also includes studs intended to provide the reference potential, or mass, of the component C1, an example of which is shown in P
  • ⁇ and placed on the layer 13.
  • a layer of insulating material 21 is deposited on the component-base-wire F assembly, except on the ground pad PE *
  • This savings in the P - * plot
  • the insulating layer 21 and its deposition technique must be chosen so that the layer can be deposited as shown in the figure, all around the wire F and on the whole of the base with a fairly uniform, thin and controllable thickness.
  • the material forming the layer 21 is preferably chosen from those in which the dielectric constant ⁇ varies little or not with temperature and frequency.
  • a material manufactured by the company UNION CARBIDE known under the name of "parylene” thermoplastic polymer based on poly-para-xylylene), deposited by condensation under reduced pressure
  • its dielectric constant ⁇ is 2.65 for N-type "parylene”
  • ⁇ is 2.65 for N-type "parylene”
  • various other materials, in particular of the plastic type may be suitable, such as "parylene” of type C or epoxy.
  • - ⁇ r is the relative dielectric constant of the insulating material
  • - r- is the radius of the inner conductor
  • the choice of the material deposited depends notably on the type of envisaged application: for example, copper, nickel, a copper-nickel, chromium-gold, nickel-chromium-gold or aluminum alloy may be used. In the context of the preceding digital example, a layer 24 1 to 2 // m may be sufficient.
  • the next step, illustrated in FIG. 2c, consists in removing the cover 23, the layer part 24 which is attached to it and the protection 25; and it can be seen that the wire F is transformed, by the two successive deposits into a connection of coaxial type of which they form the central conductor and of which the external conductor is formed by the conductive layer 24, which is connected to the ground pad PE * J .
  • the layer 24 can be connected to several ground studs of the housing, such as .
  • Figures 3a, 3b, 3c and 3d show different steps of another embodiment of the method according to the invention, always applied to the inputs / outputs of the component. This embodiment differs essentially from that of FIG. 2 by carrying out the earthing of the external conductor of the coaxial structure.
  • a wire 35 substantially normal to the stud is connected to it, gold wire for example, which is sectioned at a fairly low height
  • a layer 21 of an insulating material preferably the same material according to the same technique as described above; this layer 21 then covers the component Cl, the base E, the wire F over its entire surface, the pads P
  • 2 and PE1 d of the base as well as the wire 35.
  • the layer 21 is sectioned in line with the wire 35 so that the latter is flush as shown by a line XX.
  • a layer of conductive material 24 is deposited on the assembly previously obtained, except, as previously, on the component C1; this is for example protected by a cover 23.
  • the layer 24 therefore covers the cover 23, the entire outer (insulating) surface of the wire F as well as the section of the stud 25.
  • FIG. 4 represents an embodiment of the method according to the invention, applied to the input / output connections P of the housing B.
  • a first layer of insulating material 41 is deposited on the pins P; in a variant (not shown), this layer 41 may extend to the entire housing; as before, the insulating material is advantageously "parylene", deposited by condensation under reduced pressure.
  • a second layer of conductive material, marked 42 is deposited on the part of the layer 41 which surrounds the pins P, so as to constitute with each of the pins P a coaxial connection structure.
  • the conductive layer 42 may extend to the entire housing, in an alternative embodiment (not shown).
  • the material constituting the layer 22 may advantageously be the same as that constituting the layer 24 of the preceding figures.
  • these deposits 41 and 42 are made after assembly of the box B on its printed circuit S and connection of the pins P to the pads P ⁇ 2 of the circuit S.
  • means are provided (cover or etching) so that, during the deposition of the insulating layer 41, Psi "pads" located near the pads P ⁇ 2 and connected to earth are spared; the deposition of the layer 42 then extends to the Psi pads - as shown in FIG. 4.

Abstract

L'invention a pour objet la réalisation de connexions coaxiales pour les liaisons d'entrée/sortie du composant et/ou du boîtier qui l'encapsule. Plus précisément, le composant placé dans un boîtier (B) est connecté classiquement par fils à son boîtier; les fils sont ensuite recouverts d'une première couche isolante (21) puis d'une deuxième couche conductrice (24) de telle sorte que cette deuxième couche soit reliée aux plots de masse (PE1) du boîtier. Les couches (21, 24) forment ainsi avec les fils de connexion (F) des structures coaxiales réalisées collectivement. Un processus analogue est utilisé pour les connexions (P) d'entrée/sortie du boîtier lui-même.

Description

PROCEDE DE REALISATION DE CONNEXIONS COAXIALES POUR COMPOSANT ELECTRONIQUE, ET BOITIER DE COMPOSANT COMPORTANT DE TELLES CONNEXIONS
La présente invention a pour objet un procédé de réalisation de connexions coaxiales pour un composant électronique encapsulé dans un boîtier. Elle a également pour objet un boîtier comportant de telles connexions.
Dans la présente demande, on entend par composant électronique tout composant discret ou tout circuit intégré ou hybride utilisable en électronique.
L'accroissement de la rapidité des composants et l'augmentation de leur fréquence de travail qu'on observe actuellement font que les liaisons entre composants doivent être étudiées maintenant, en outre, en termes de propagation d'énergie.
En particulier, pour éviter toute réflexion de signal, l'impédance du milieu de propagation de ce signal doit être constante. Or, si l'on sait réaliser cela pour un boîtier, on constate que ce n'est pas le cas pour les liaisons tant du boîtier avec le circuit imprimé sur lequel il est monté, que du boîtier avec le composant : on observe en effet, expérimentalement des réflexions parasites d'une partie de l'énergie à ces niveaux.
La présente invention permet d'éviter ces difficultés par l'utilisation pour les connexions d'entrée/sortie du composant et/ou du boîtier, de lignes coaxiales formées collectivement, après câblage
Plus précisément, le composant, placé dans un boîtier, est connecté classiquement par fil à son boîtier ; les fils sont ensuite recouverts d'une première couche isolante, puis d'une deuxième couche conductrice, de telle sorte que cette deuxième couche soit reliée aux plots de masse du boîtier, les couches formant ainsi avec les fils des connexion électrique de structure coaxiale. Un processus analogue est réalisé pour les connexions d'entrée/sortie du boîtier.
D'autres objets, particularités et résultats de l'invention ressortiront de la description suivante, illustrée par les dessins annexés, qui représentent : - la figure 1 , une vue en coupe d'un composant classiquement encapsulé dans un boîtier, lui-même reporté sur un circuit imprimé ;
- les figures 2a, 2b et 2c, différentes étapes d'un premier mode de réalisation du procédé selon l'invention, appliqué aux entrées/sorties du composant ;
- les figures 3a, 3b, 3c et 3d, différentes étapes d'un autre mode de réalisation du procédé selon l'invention , toujours appliqué aux entrées/sorties du composant ;
- la figure 4, un mode de réalisation du procédé selon l'invention appliqué aux connexions d'entrée/sortie du boîtier.
Sur ces différentes figures, les mêmes références se rapportent aux mêmes éléments. En outre, l'échelle réelle n'a pas été respectée pour la clarté des schémas.
La figure 1 représente donc une vue en coupe d'un composant électronique classiquement encapsulé dans un boîtier, lui-même reporté sur un circuit imprimé.
Le composant repéré Cl est disposé par exemple par brasure ou collage sur une embase E, elle-même recouverte d'un capot C : l'ensemble embase E et capot C forme un boîtier B, encapsulant hermétiquement le composant Cl. L'embase E est par exemple en céramique et comporte par exemple trois couches : une première couche 11 , portant le composant Cl recouverte d'une couche 12 entourant annulairement le composant Cl, puis d'une couche 13 entourant également annulairement le composant mais en retrait par rapport à la couche 2, le capot étant disposé sur la couche 13. On a encore représenté sur cette figure des fils de connexion F reliant les plots d'entrée/sortie du composant (non représentés) à des plots du boîtier situés sur l'une des couches de l'embase, par exemple la couche 12 sur la figure. On a également représenté des broches repérées P, formant les connexions d'entrée/sortie du boîtier repérées et permettant de relier électriquement celui-ci à un ou plusieurs circuits extérieurs, typiquement par l'intermédiaire d'un substrat S tel qu'un circuit imprimé. Les broches P sont reliées classiquement aux plots du boîtier par des pistes et trous métallisés, qui ne sont pas non plus représentés. Les figures 2a, 2b et 2c représentent différentes étapes d'un premier mode de réalisation du procédé selon l'invention, appliquées aux entrées/sorties du composant Cl. Sur ces différentes figures, on n'a représenté que la partie de la figure 21 concernée par la connexion d'un fil tel que F.
Sur la figure 2a, on a donc représenté l'embase E du boîtier portant le composant Cl et constituée par ses trois couches 1 1 , 12 et 13. Un fil F connecte un plot PQ\ du composant Cl à un plot de l'embase, repéré P*=2 e disposé par exemple sur la couche 12 ; le fil F est en général en or ou en aluminium. L'embase comporte encore des plots destinés à fournir le potentiel de référence, ou masse, du composant Cl, dont un exemple est représenté en P|=ι et disposé sur la couche 13 .
Selon l'invention, on dépose sur l'ensemble composant-embase-fil F une couche d'un matériau isolant 21 , sauf sur le plot de masse PE*| . Cette épargne du plot P-=*| est réalisée par exemple comme représenté sur la figure 2a, c'est-à-dire à l'aide d'un cache 22 disposé préalablement sur le plot P*=1 , ou encore par gravure ultérieure de la couche 21. En outre, l'extérieur de l'embase E à partir du plot P-*-:*] , à savoir la partie gauche sur la figure et le dessous de l'embase, est également protégé du dépôt 21 par tout moyen connu (25) tel que mousse, élastomère ou vernis. La couche isolante 21 et sa technique de dépôt doivent être choisies de telle sorte que la couche puisse se déposer comme représenté sur la figure, tout autour du fil F et sur l'ensemble de l'embase avec une épaisseur assez uniforme, fine et contrôlable. En outre, le matériau formant la couche 21 est de préférence choisi parmi ceux dont la constante diélectrique ε varie peu ou pas avec la température et la fréquence. A titre d'exemple, un matériau fabriqué par la Société UNION CARBIDE connu sous le nom de "parylène" (polymère thermoplastique à base de poly-para-xylylène), déposé par condensation sous pression réduite, convient ; en effet, sa constante diélectrique ε est de 2,65 pour le "parylène" de type N, ce qui permet par exemple d'en déposer une épaisseur de l'ordre de 35 μm autour d'un fil F de diamètre de 25/_m et d'obtenir ainsi une impédance caractéristique de ligne de 50 ohms, ce qui est l'impédance habituellement retenue pour les connexions à l'intérieur du boîtier. Bien entendu, différents autres matériaux, notamment du type plastique, peuvent convenir, tel que "parylène" de type C ou époxy. On rappelle que la relation donnant l'impédance caractéristique Zc d'une ligne de connexion électrique de structure coaxiale est la suivante :
Figure imgf000006_0001
où : - εr est la constante diélectrique relative du matériau isolant ; - r-| est le rayon du conducteur intérieur ;
- *2 es le rayon du cylindre formé par la surface extérieure du matériau isolant.
Sur la figure 2b, on voit l'embase E et son composant Cl après retrait du cache 22 : la couche isolante 21 s'arrête donc au ras du plot P(=*| . L'étape suivante consiste à déposer une couche conductrice 24 à nouveau sur l'ensemble composant Cl-embase-fil F, mais de préférence pas sur le composant 23, afin d'éviter les couplages capacitifs entre les zones conductrices du composant. Comme précédemment, cette épargne est réalisée soit à l'aide d'un cache (23, figure 2b), soit par gravure. Le dépôt 24 est réalisé par exemple par pulvérisation cathodique sous vide, technique qui permet une bonne couverture de toute la surface concernée. Le choix du matériau déposé dépend notamment du type d'application envisagé ; à titre d'exemple, on peut utiliser du cuivre, du nickel, un alliage de cuivre-nickel, chrome-or, nickel-chrome-or ou aluminium. Dans le cadre de l'exemple numérique précédent, une couche 24 de 1 à 2 //m peut être suffisante.
L'étape d'après, illustrée sur la figure 2c, consiste à retirer le cache 23, la partie de couche 24 qui lui est attachée et la protection 25 ; et on voit que le fil F est transformé, par les deux dépôts successifs en une connexion de type coaxial dont ils forment le conducteur central et dont le conducteur extérieur est formé par la couche conductrice 24, laquelle est connectée au plot de masse PE*J .
Dans une variante de réalisation (non représentée), la couche 24 peut être connectée à plusieurs plots de masse du boîtier, tels que
Figure imgf000006_0002
. Dans une autre variante (également non représentée), on dispose un anneau conducteur supplémentaire sur l'embase, par exemple sur la couche 13 à sa périphérie, relié à la masse et auquel la couche 24 est reliée, par exemple en plusieurs points, en lieu et place du plot P*=-| . Les figures 3a, 3b, 3c et 3d représentent différentes étapes d'un autre mode de réalisation du procédé selon l'invention, toujours appliquées aux entrées/sorties du composant. Ce mode de réalisation diffère essentiellement de celui de la figure 2 par la réalisation de la mise à la masse du conducteur extérieur de la structure coaxiale.
Plus précisément, dans une première étape illustrée sur la figure 3a, au lieu de disposer un cache (22, figure 2a) sur le plot de masse P^1 de l'embase E, on y connecte un fil 35 sensiblement normal au plot, fil en or par exemple, que l'on sectionne à une assez faible hauteur, puis dans une seconde étape on dépose comme précédemment une couche 21 d'un matériau isolant, de préférence le même matériau selon la même technique que décrit plus haut ; cette couche 21 recouvre alors le composant Cl, l'embase E, le fil F sur toute sa surface, les plots P|=2 et PE1 d l'embase ainsi que le fil 35. Dans l'étape suivante illustrée sur la figure 3b, on sectionne la couche 21 au droit du fil 35 de telle sorte que celui-ci affleure comme montré par une ligne XX.
Dans une étape ultérieure (figure 3c), on dépose sur l'ensemble obtenu précédemment une couche d'un matériau conducteur 24 sauf, comme précédemment, sur le composant Cl ; celui-ci est par exemple protégé par un cache 23. La couche 24 recouvre donc le cache 23, toute la surface extérieure (isolante) du fil F ainsi que la section du plot 25.
Enfin, comme illutré sur la figure 3d, on enlève le cache 23, la couche métallique qui lui est attachée et la protection 25. On obtient ainsi une connexion de type coaxial (conducteur central : fil F ; conducteur extérieur : couche 24) entre le composant Cl et l'embase, le conducteur central étant connecté au plot P*r2 de l'embase et le conducteur extérieur (24) au plot P[=ι par l'intermédiaire du conducteur 25.
La figure 4 représente un mode de réalisation du procédé selon l'invention, appliqué aux connexions d'entrée/sortie P du boîtier B.
Dans cette figure, on retrouve l'embase E du boîtier B portant le composant Cl, celui-ci étant connecté à l'embase par des fils F (représentés par un trait épais) transformés en connexions coaxiales comme décrit précédemment, par les couches 21 et 24. Le composant Cl est enfermé par un capot C, par exemple métallique, reposant sur l'embase E.
Selon l'invention, on forme de façon analogue à ce qui est décrit précédemment pour les fils F, une structure coaxiale autour de chacune des broches de connexion P du boîtier B.
A cet effet, on dépose une première couche de matériau isolant 41 sur les broches P ; dans une variante (non représentée), cette couche 41 peut s'étendre à l'ensemble du boîtier ; comme précédemment, le matériau isolant est avantageusement du "parylène", déposé par condensation sous pression réduite. Dans une étape suivante, on dépose sur la partie de la couche 41 qui entoure les broches P une seconde couche de matériau conducteur, repérée 42, de sorte à constituer avec chacune des broches P une structure de connexion coaxiale. Ici encore, la couche conductrice 42 peut s'étendre à l'ensemble du boîtier, dans une variante de réalisation (non représentée). Le matériau constituant la couche 22 peut avantageusement être le même que celui constituant la couche 24 des figures précédentes.
Selon un mode de réalisation préféré, ces dépôts 41 et 42 sont effectués après montage du boîtier B sur son circuit imprimé S et connexion des broches P à des plots P§2 du circuit S. Dans ce cas, des moyens sont prévus (cache ou gravure) pour que soient épargnés, lors du dépôt de la couche isolante 41 , des plots Psi » situés à proximité des plots P§2 et reliés à la masse ; le dépôt de la couche 42 s'étend alors jusqu'aux plots Psi - comme représenté sur la figure 4.
On a ainsi décrit un procédé permettant de transformer in situ des connexions simples (fils F, broches P) en liaisons coaxiales et, ce, de façon collective donc économique, ce qui permet d'obtenir les impédances caractéristiques souhaitées par choix des matériaux et des épaisseurs. La description faite ci-dessus l'a été bien entendu à titre d'exemple non limitatif. C'est ainsi par exemple que l'embase E du boîtier B a été mentionnée comme étant en céramique, mais qu'elle peut être également en métal ou en plastique, tout comme le capot C. C'est ainsi également que les fils F et les broches P peuvent être de section circulaire ou être constitués par des fils, ou rubans, de section rectangulaire.

Claims

REVENDICATIONS
1 . Procédé de réalisation de connexions pour un composant électronique (Cl) placé sur l'embase (E) d'un boîtier (B), l'embase (E) comportant en outre des broches (P) de connexion d'entrée-sortie, le procédé étant caractérisé par le fait qu'il comporte successivement les étapes suivantes :
- une première étape de liaison électrique à l'aide d'un fil (F) de chaque plot (PQ|) du composant (Cl) à un plot (PE2) de l'embase (E) ;
- une deuxième étape de dépôt d'une couche (21 ; 41 ) d'un matériau électriquement isolant sur les fils (F) et au moins ceux des plots (P|=2) de l'embase auxquels sont reliés les fils, et/ou sur les broches (P) du boîtier ; - une troisième étape de dépôt d'une couche (24 ; 42) de matériau électriquement conducteur sur la partie de la couche isolante qui recouvre les fils (F) et/ou les broches (P), la couche conductrice étant reliée à un potentiel de référence, lesdites couches isolante et conductrice formant ainsi avec les fils et/ou les broches des connexions électriques à structure coaxiale.
2. Procédé selon la revendication 1 , caractérisé par le fait que le dépôt d'une couche d'un matériau électriquement isolant est réalisé par condensation sous pression réduite.
3. Procédé selon l'une des revendications précédentes, caractérisé par le fait que le matériau isolant est du parylène.
4. Procédé selon l'une des revendications précédentes, caractérisé par le fait que le dépôt d'une couche de matériau électriquement conducteur est réalisé par pulvérisation cathodique sous vide.
5. Procédé selon l'une des revendications précédentes, caractérisé par le fait que le matériau conducteur comporte du cuivre, du nickel, du chrome, de l'or, du nickel ou de l'aluminium ou un composé de ces métaux.
6. Procédé selon l'une des revendications précédentes, caractérisé par le fait que la couche conductrice (24) qui recouvre les fils
(F) recouvre au moins un plot (PEI ) de l'embase qui est relié au potentiel de référence.
7. Procédé selon la revendication 6, caractérisé par le fait qu'il comporte, avant la deuxième étape, une étape supplémentaire de connexion sur le plot affecté au potentiel de référence (P I ) d'un fil (35) sensiblement normal au plot.
8. Procédé selon l'une des revendications précédentes, caractérisé par le fait que les deuxième et troisième étapes sont réalisées après connexion des broches (P) de l'embase à un circuit extérieur.
9. Boîtier obtenu par le procédé selon l'une des revendications précédentes, comportant une embase (E) portant un composant électronique (Cl) et un capot (C) disposé sur l'embase, les plots (PQI) du composant étant connectés aux plots (Pg2) de l'embase à l'aide de fils (F) conducteurs ; le boîtier étant caractérisé par le fait que les fils sont recouverts de la couche (21 ) d'un matériau isolant et cette dernière, de la couche (24) d'un matériau conducteur, la couche conductrice étant reliée au potentiel de référence, les connexions électriques du composant à l'embase ayant ainsi une structure coaxiale.
10. Boîtier obtenu par le procédé selon l'une des revendications précédentes, comportant une embase (E) portant un composant électronique (Cl), un capot (C) disposé sur l'embase et des broches (P) de connexion d'entrée-sortie ; le boîtier étant caractérisé par le fait que les broches sont recouvertes de la couche (41 ) d'un matériau isolant et cette dernière, de la couche (42) d'un matériau conducteur, la couche conductrice étant reliée au potentiel de référence, les broches de connexion du boîtier ayant ainsi une structure coaxiale.
PCT/FR1992/000241 1991-03-26 1992-03-17 Procede de realisation de connexions coaxiales pour composant electronique, et boitier de composant comportant de telles connexions WO1992017905A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP92507692A JPH05508057A (ja) 1991-03-26 1992-03-17 電子構成要素の同軸接続を成す方法、およびこのような接続を含む構成要素パッケージ
US07/949,558 US5323533A (en) 1991-03-26 1992-03-17 Method of producing coaxial connections for an electronic component, and component package

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9103624A FR2674680B1 (fr) 1991-03-26 1991-03-26 Procede de realisation de connexions coaxiales pour composant electronique, et boitier de composant comportant de telles connexions.
FR91/03624 1991-03-26

Publications (1)

Publication Number Publication Date
WO1992017905A1 true WO1992017905A1 (fr) 1992-10-15

Family

ID=9411113

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR1992/000241 WO1992017905A1 (fr) 1991-03-26 1992-03-17 Procede de realisation de connexions coaxiales pour composant electronique, et boitier de composant comportant de telles connexions

Country Status (5)

Country Link
US (1) US5323533A (fr)
EP (1) EP0531500A1 (fr)
JP (1) JPH05508057A (fr)
FR (1) FR2674680B1 (fr)
WO (1) WO1992017905A1 (fr)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0601323A1 (fr) * 1992-12-10 1994-06-15 International Business Machines Corporation Puce à circuit intégré composé
US6573124B1 (en) * 1999-05-03 2003-06-03 Hughes Electronics Corp. Preparation of passivated chip-on-board electronic devices
WO2015000597A1 (fr) * 2013-07-03 2015-01-08 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Connexions par fils à impédance mixte et procédé de production correspondant
WO2015000596A1 (fr) * 2013-07-03 2015-01-08 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Boîtier de puce présentant une faible interconnexion des interférences électromagnétiques

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2709020B1 (fr) * 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
FR2719967B1 (fr) * 1994-05-10 1996-06-07 Thomson Csf Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés.
US5524339A (en) * 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
US5791911A (en) * 1996-10-25 1998-08-11 International Business Machines Corporation Coaxial interconnect devices and methods of making the same
SE511426C2 (sv) * 1996-10-28 1999-09-27 Ericsson Telefon Ab L M Anordning och förfarande vid avskärmning av elektronik
US6294455B1 (en) 1997-08-20 2001-09-25 Micron Technology, Inc. Conductive lines, coaxial lines, integrated circuitry, and methods of forming conductive lines, coaxial lines, and integrated circuitry
FR2802706B1 (fr) * 1999-12-15 2002-03-01 3D Plus Sa Procede et dispositif d'interconnexion en trois dimensions de composants electroniques
FR2832136B1 (fr) * 2001-11-09 2005-02-18 3D Plus Sa Dispositif d'encapsulation hermetique de composant devant etre protege de toute contrainte
US6770822B2 (en) * 2002-02-22 2004-08-03 Bridgewave Communications, Inc. High frequency device packages and methods
US6667549B2 (en) 2002-05-01 2003-12-23 Bridgewave Communications, Inc. Micro circuits with a sculpted ground plane
FR2857157B1 (fr) * 2003-07-01 2005-09-23 3D Plus Sa Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
FR2875672B1 (fr) * 2004-09-21 2007-05-11 3D Plus Sa Sa Dispositif electronique avec repartiteur de chaleur integre
FR2884049B1 (fr) * 2005-04-01 2007-06-22 3D Plus Sa Sa Module electronique de faible epaisseur comprenant un empilement de boitiers electroniques a billes de connexion
FR2894070B1 (fr) * 2005-11-30 2008-04-11 3D Plus Sa Sa Module electronique 3d
FR2895568B1 (fr) * 2005-12-23 2008-02-08 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
US20070193775A1 (en) * 2006-02-17 2007-08-23 Micron Technology, Inc. Impedance matching via structure for high-speed printed circuit boards and method of determining same
FR2905198B1 (fr) * 2006-08-22 2008-10-17 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
FR2911995B1 (fr) * 2007-01-30 2009-03-06 3D Plus Sa Sa Procede d'interconnexion de tranches electroniques
FR2923081B1 (fr) * 2007-10-26 2009-12-11 3D Plus Procede d'interconnexion verticale de modules electroniques 3d par des vias.
US8581113B2 (en) 2007-12-19 2013-11-12 Bridgewave Communications, Inc. Low cost high frequency device package and methods
FR2940521B1 (fr) 2008-12-19 2011-11-11 3D Plus Procede de fabrication collective de modules electroniques pour montage en surface
FR2943176B1 (fr) 2009-03-10 2011-08-05 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3698082A (en) * 1966-04-25 1972-10-17 Texas Instruments Inc Complex circuit array method
FR2573272A1 (fr) * 1984-11-14 1986-05-16 Int Standard Electric Corp Procede de realisation d'un substrat comportant un conducteur coaxial
EP0183598A2 (fr) * 1984-11-13 1986-06-04 Augat Inc. Empaquetage à écran pour circuit intégré
US4776087A (en) * 1987-04-27 1988-10-11 International Business Machines Corporation VLSI coaxial wiring structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4417392A (en) * 1980-05-15 1983-11-29 Cts Corporation Process of making multi-layer ceramic package
US4483067A (en) * 1981-09-11 1984-11-20 U.S. Philips Corporation Method of manufacturing an identification card and an identification manufactured, for example, by this method
JPS6086852A (ja) * 1983-10-19 1985-05-16 Hitachi Ltd 半導体装置
JPS62119949A (ja) * 1985-11-19 1987-06-01 Nec Corp 半導体装置用パツケ−ジ
JPH0775279B2 (ja) * 1987-06-25 1995-08-09 イビデン株式会社 半導体装置
FR2634616B1 (fr) * 1988-07-20 1995-08-25 Matra Procede de montage de micro-composants electroniques sur un support et produit realisable par le procede
JPH0260196A (ja) * 1988-08-26 1990-02-28 Origin Electric Co Ltd 混成集積回路
JPH03206691A (ja) * 1990-01-08 1991-09-10 Nec Corp 混成集積回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3698082A (en) * 1966-04-25 1972-10-17 Texas Instruments Inc Complex circuit array method
EP0183598A2 (fr) * 1984-11-13 1986-06-04 Augat Inc. Empaquetage à écran pour circuit intégré
FR2573272A1 (fr) * 1984-11-14 1986-05-16 Int Standard Electric Corp Procede de realisation d'un substrat comportant un conducteur coaxial
US4776087A (en) * 1987-04-27 1988-10-11 International Business Machines Corporation VLSI coaxial wiring structure

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 11, no. 338 (E-553)(2785) 5 Novembre 1987 & JP,A,62 119 949 ( NEC CORP. ) 1 Juin 1987 *
PATENT ABSTRACTS OF JAPAN vol. 9, no. 230 (E-343)(1953) 17 Septembre 1985 & JP,A,60 086 852 ( HITACHI SEISAKUSHO K.K. ) 16 Mai 1985 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0601323A1 (fr) * 1992-12-10 1994-06-15 International Business Machines Corporation Puce à circuit intégré composé
US5622898A (en) * 1992-12-10 1997-04-22 International Business Machines Corporation Process of making an integrated circuit chip composite including parylene coated wire
US5656830A (en) * 1992-12-10 1997-08-12 International Business Machines Corp. Integrated circuit chip composite having a parylene coating
US5824568A (en) * 1992-12-10 1998-10-20 International Business Machines Corporation Process of making an integrated circuit chip composite
US6573124B1 (en) * 1999-05-03 2003-06-03 Hughes Electronics Corp. Preparation of passivated chip-on-board electronic devices
WO2015000597A1 (fr) * 2013-07-03 2015-01-08 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Connexions par fils à impédance mixte et procédé de production correspondant
WO2015000596A1 (fr) * 2013-07-03 2015-01-08 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Boîtier de puce présentant une faible interconnexion des interférences électromagnétiques
US9824997B2 (en) 2013-07-03 2017-11-21 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Die package with low electromagnetic interference interconnection
US10340209B2 (en) 2013-07-03 2019-07-02 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Mixed impedance leads for die packages and method of making the same

Also Published As

Publication number Publication date
FR2674680A1 (fr) 1992-10-02
EP0531500A1 (fr) 1993-03-17
FR2674680B1 (fr) 1993-12-03
JPH05508057A (ja) 1993-11-11
US5323533A (en) 1994-06-28

Similar Documents

Publication Publication Date Title
WO1992017905A1 (fr) Procede de realisation de connexions coaxiales pour composant electronique, et boitier de composant comportant de telles connexions
EP0133125B1 (fr) Boîtier de composant électronique muni d'un condensateur
EP0228953B1 (fr) Boîtier d'encapsulation d'un circuit électronique
EP0923130B1 (fr) Circuit électronique, notamment pour un dispositif médical implantable actif tel qu'un stimulateur ou défibrillateur cardiaque, et son procédé de réalisation
CA2321360C (fr) Procede d'encapsulation de composants electroniques
EP0321340B1 (fr) Support de composant électronique, notamment pour carte mémoire, et produit ainsi obtenu
FR2644964A1 (fr) Substrat en ceramique avec interconnexions entre couches remplies de metal pour microcircuits hybrides et procede de fabrication
FR2911006A1 (fr) Puce de circuit electronique integre comprenant une inductance
EP0584349A1 (fr) Procede d'interconnexion en trois dimensions de boitiers de composants electroniques, et dispositif obtenu par ce procede
FR2671232A1 (fr) Charge pour ligne triplaque hyperfrequences a substrat dielectrique.
FR3040535A1 (fr) Dispositif electronique muni d'un element conducteur integre et procede de fabrication
EP1657749B1 (fr) Boîtier microélectronique multiplans avec blindage interne
EP0166634B1 (fr) Dispositif de répartition de potentiel électrique, et boîtier de composant électronique incorporant un tel dispositif
FR2738395A1 (fr) Dispositif autoporte pour la propagation d'ondes hyperfrequences et procedes de realisation d'un tel dispositif
FR2951017A1 (fr) Via de connexion electrique pour substrat de dispositif semi-conducteur
FR2629667A1 (fr) Dispositif a circuit imprime
EP0334747A1 (fr) Dispositif d'interconnexion et de protection d'une pastille nue de composant hyperfréquence
FR2621174A1 (fr) Capacite integree dans un circuit hyperfrequence
FR2894714A1 (fr) Procede de connexion d'une puce electronique sur un dispositif d'identification radiofrequence
WO2003081669A1 (fr) Module de circuits integres et procede de fabrication correspondant
EP0983616B1 (fr) Procede et dispositif pour connecter deux elements millimetriques
FR2879348A1 (fr) Protection d'un condensateur integre
FR2758417A1 (fr) Boitier d'encapsulation de composant hyperfrequence, et procede d'obtention
WO2004082022A2 (fr) Procede de fabrication d’un composant ou d’un module electronique, et composant ou module correspondant
WO1997040469A1 (fr) Ensemble electronique comprenant une unite electronique reliee a une bobine

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 1992908374

Country of ref document: EP

AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IT LU MC NL SE

WWP Wipo information: published in national office

Ref document number: 1992908374

Country of ref document: EP

WWR Wipo information: refused in national office

Ref document number: 1992908374

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1992908374

Country of ref document: EP