FR2758417A1 - Boitier d'encapsulation de composant hyperfrequence, et procede d'obtention - Google Patents

Boitier d'encapsulation de composant hyperfrequence, et procede d'obtention Download PDF

Info

Publication number
FR2758417A1
FR2758417A1 FR9700415A FR9700415A FR2758417A1 FR 2758417 A1 FR2758417 A1 FR 2758417A1 FR 9700415 A FR9700415 A FR 9700415A FR 9700415 A FR9700415 A FR 9700415A FR 2758417 A1 FR2758417 A1 FR 2758417A1
Authority
FR
France
Prior art keywords
component
housing
substrate
connections
microwave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9700415A
Other languages
English (en)
Other versions
FR2758417B1 (fr
Inventor
Gerard Cachier
Alain Grancher
Christian Val
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Priority to FR9700415A priority Critical patent/FR2758417B1/fr
Publication of FR2758417A1 publication Critical patent/FR2758417A1/fr
Application granted granted Critical
Publication of FR2758417B1 publication Critical patent/FR2758417B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8593—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape
    • H01L2224/85947—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by mechanical means, e.g. "pull-and-cut", pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Waveguides (AREA)

Abstract

L'invention a pour objet un boîtier pour composant hyperfréquence. Le composant (23) est disposé sur un substrat (21) et entouré d'un cadre (22), le tout étant noyé dans un matériau isolant (25). Le composant est relié par des fils de connexion (27) à la face supérieure (30) du boîtier, laquelle porte un circuit hyperfréquence comportant des pistes conductrices (33) s'étendant radialement, le circuit hyperfréquence étant tel que l'impédance des entrées-sorties du boîtier soit de l'ordre de 50 ohms.par.

Description

L'invention concerne un boîtier d'encapsulation de composant1 le composant étant une pastille semi-conductrice contenant un composant actif, discret ou intégré (amplificateur, mélangeur, commutateur, oscillateur,...) ou un composant passif (capacité, résistance), fonctionnant en hyperfréquence jusqu'au domaine des longueurs d'onde millimétriques, le boîtier étant en outre adapté à la technique dite à montage en surface (CMS ou Composant Monté en Surface) sur une carte de circuit imprimé.
Un boîtier adapté au montage CMS présente des avantages bien connus, notamment le fait que le test et le déverminage des composants sont plus faciles et plus complets, que le montage est plus simple, automatisable et donc que le coût global est réduit.
Toutefois, lorsque les composants fonctionnent à des fréquences très hautes correspondant à des longueurs d'onde millimétriques, se posent des problèmes spécifiques telles que inductances et capacités parasites, continuité de la masse hyperfréquence, adaptations d'impédances, tolérances de montage, qui ne sont pas résolus de façon satisfaisante par les boîtiers existants.
La présente invention a pour objet un boîtier pour composant hyperfréquence dont le comportement reste satisfaisant à très haute fréquence et dont le coût est peu élevé.
Le procédé selon l'invention consiste essentiellement à:
- fixer le composant sur un substrat;
- fixer, sur le substrat, un cadre autour du composant;
- câbler des connexions électriques entre le composant et la face supérieure du cadre;
- déposer sur le tout un matériau électriquement isolant,
- éroder le matériau isolant jusqu'à faire affleurer les connexions précédentes sur la surface supérieure de ce dernier;
- former un circuit hyperfréquence, comportant des pistes conductrices s'étendant sensiblement radialement sur ladite surface supérieure, les pistes étant en contact électrique à une de leurs extrémités avec les connexions reliées au composant, L'autre extrémité des pistes formant les zones de connexion d'entrée-sortie du boîtier, et le circuit hyperfréquence étant tel que l'impédance des entrées-sorties est de l'ordre de 50 ohms.
D'autres objets, particularités et résultats de l'invention ressortiront de la description suivante, donnée à titre d'exemple et illustrée par les dessins annexés, qui représentent:
- la figure 1, un exemple de déroulement du procédé selon l'invention;
- la figure 2, le dispositif obtenu à l'issue de l'une des étapes du procédé de la figure 1;
- la figure 3, le dispositif obtenu à l'issue d'une étape ultérieure du procédé de la figure 1;
- la figure 4, un mode de réalisation du boîtier obtenu par le procédé selon l'invention
- les figures 5a et 5b, un mode de réalisation du circuit hyperfréquence formé sur la face supérieure du boîtier selon l'invention,
- la figure 6, un autre mode de réalisation du circuit hyperfréquence formé sur la face supérieure du boîtier selon l'invention.
Sur ces différentes figures les mêmes références se rapportent aux mêmes éléments.
La figure 1 représente donc un mode de réalisation du procédé selon l'invention.
La première étape, 11, du procédé consiste à fixer l'une sur l'autre deux plaquettes, la première formant le substrat du boîtier et la seconde étant destinée à former un cadre autour du composant à encapsuler. Ces éléments sont représentés sur la figure 2, qui est une vue en coupe du dispositif obtenu à l'issue de l'une des étapes du procédé de la figure i.
Le substrat, repéré 21 sur la figure 2, est de préférence réalisé en un matériau présentant une bonne conductivité thermique et un coefficient de dilatation aussi proche que possible de celui du matériau formant le composant 23 destiné à être encapsulé. Dans le cas où le composant est en arséniure de gallium (As Ga), le nitrure d'aluminium (Al N) convient pour réaliser le substrat 21. A titre d'exemple, il peut avoir une épaisseur de quelques centaines de micromètres, par exemple environ 200 pm. On peut également utiliser un métal pour constituer un substrat, un alliage cuivre et argent par exemple ; ce type de substrat a l'avantage d'une très bonne conductivité thermique.
La deuxième plaquette, repérée 22, comporte une ouverture 29 adaptée à la forme du composant 23 à recevoir, par exemple rectangulaire, mais de dimensions supérieures à celles du composant de sorte à former un cadre autour de ce dernier. L'ouverture 29 est par exemple réalisée à l'aide d'un laser ou d'ultrasons, ou encore par estampage (réalisé avant le frittage dans le cas où le cadre est en un matériau céramique). Le cadre 22 comporte des métallisations 28 appelées plots intermédiaires, réalisées sur la face supérieure 20 du cadre, c'est-à-dire celle qui n'est pas en vis-à-vis du substrat 21. Ces métallisations sont par exemple dorées et réalisées par photogravure. Dans l'exemple précédent où le composant est en As Ga et le substrat en nitrure d'aluminium, le cadre 22 peut être en alumine (Al2 03). Il peut avoir une épaisseur un peu supérieure à celle du composant, par exemple de l'ordre de 250 pm.
Le cadre 22 est fixé par exemple par collage sur le substrat 21.
On peut utiliser par exemple pour cela une feuille de colle époxy dont l'épaisseur peut être de quelques dizaines de micromètres, par exemple environ 25 pm.
De préférence, le procédé selon l'invention peut être utilisé pour réaliser simultanément, ou collectivement, plusieurs boîtiers de composants.
A cet effet, le substrat 21 a des dimensions adaptées au nombre de composants encapsulés simultanément et le cadre 22 comporte autant d'ouvertures 29 que de composants, les étapes décrites ci-après pour un composant étant alors effectuées simultanément pour l'ensemble des composants.
La seconde étape (12) du procédé selon l'invention consiste à fixer le composant sur le substrat 21, à l'intérieur de l'ouverture 29 réalisée dans le cadre 22. La fixation du composant se fait par exemple à l'aide d'une colle conductrice, par exemple colle époxy chargé à l'argent; dans le cas où le composant est en As Ga, il peut être brasé ou collé préalablement sur un support métallique, jouant en outre le rôle de répartiteur de température. Le composant (23, figure 2) peut être, ainsi qu'on l'a dit ci-dessus, tout composant électronique actif ou passif, discret ou intégré. II est de préférence muni de moyens de connexion, tel que des fils métalliques 27, de préférence en or, ou encore des rubans, reliés chacun à un plot 26 d'entrée/sortie du composant 23. Dans le cas où on traite collectivement plusieurs boîtiers, les composants sont de préférence mis en place et collés à l'aide d'une machine automatique d'un type connu sous le nom anglais de "pick and place"
L'étape suivante, 13, consiste à câbler les fils de connexion 27 du composant 23 sur la face supérieure 20 du cadre 22 et, plus précisément, sur les plots intermédiaires 28 qu'elle porte; ce câblage est réalisé de préférence à l'aide d'une machine automatique, par exemple selon la technique connue sous le nom anglais de "wedge bonding"
L'étape suivante, 14, consiste à procéder à l'enrobage du composant 23, de ses fils de connexion 27, du substrat 21 et du cadre 22, au moins au niveau de l'ouverture 29 ou encore plus largement, comme illustré par exemple sur la figure 2 où l'enrobage 25 recouvre également la face supérieure 20 du cadre 22. Le matériau 25 d'enrobage est un isolant électrique , il est en outre de préférence doté de bonnes propriétés de conduction thermique et de pureté chimique, son coefficient de dilatation est de préférence faible, typiquement inférieur à 20 ppm/"C , enfin, ses propriétés électriques doivent être compatibles de l'utilisation hyperfréquence qui est faite du boîtier (faible permittivité, faibles pertes et de reproductibilité des ces valeurs) ; à titre d'exemple, une résine époxy est utilisable.
Dans une variante de réalisation représentée sur la figure 2, le dépôt de l'enrobage 25 est précédé par le dépôt, sur le composant 23 ainsi que ses plots 26 et le début des fils 27, d'un matériau 24 isolant électriquement, un polymère ou une résine par exemple, le dépôt étant fait par exemple selon une technique connue sous le nom anglais de "glob top".
Ce premier dépôt a pour fonction d'améliorer la protection mécanique de la face supérieure du composant 23, le matériau 24 étant choisi pour être adapté thermomécaniquement au composant, et de faciliter le dépôt ultérieur du matériau 25.
Selon une autre variante, pour faciliter les opérations suivantes, le substrat peut être à ce moment disposé et fixé sur une dalle outil 32, à l'aide d'une colle 33 telle qu'une résine ou une cire.
L'étape suivante, repérée 15 sur la figure 1, consiste à éroder l'ensemble obtenu précédemment de sorte à faire affleurer les fils 27 sur la face supérieure du matériau isolant 25, ce rodage pouvant être réalisé par tout moyen connu, polissage par exemple.
Sur la figure 2 on a représenté par deux axes XX et X'X' deux niveaux possibles pour le rodage, le niveau minimum étant d'interrompre la connexion électrique entre les plots 26 et 28, le rodage ne devant par ailleurs pas atteindre la face supérieure du composant 23.
Sur la figure 3, on a représenté l'ensemble obtenu après rodage, la face supérieure du boîtier étant repérée 30.
L'étape suivante, 16 sur la figure 1, du procédé selon l'invention consiste à former un circuit hyperfréquence comportant des pistes conductrices 33 sur la face supérieure 30 du boîtier ainsi obtenu, circuit hyperfréquence qui doit être connecté aux fils 27 du composant. Le dessin d'un tel circuit et ses fonctions sont décrits plus en détail ci-après, en relation avec les figures 5a, 5b et 6. Pour réaliser les pistes, on peut de façon classique tout d'abord métalliser l'ensemble de la face supérieure 30 par exemple par pulvérisation cathodique d'une couche d'accrochage (titane-tungstène ou nickel-chrome par exemple), d'une couche antidiffusion (nickel par exemple) et d'une couche de protection contre l'oxydation (or par exemple), puis photograver cette ou ces métallisations de sorte à obtenir le dessin recherché pour les pistes.
Selon une variante de réalisation, on peut procéder à une étape supplémentaire 17, permettant de réaliser des capacités utilisées pour le découplage, de façon intégrée au boîtier. Dans ce cas, on réalise les premières électrodes des capacités en même temps que les pistes 33, puis on dépose une couche supplémentaire de matériau isolant destinée à former le diélectrique des capacités, et enfin une couche métallique, ultérieurement gravée pour former la deuxième électrode des capacités.
De façon également optionnelle, on peut procéder à un dépôt supplémentaire (non représenté) en forme de cadre, disposé au voisinage de la périphérie du boîtier, sur sa face supérieure, et servant de barrière de protection pour les brasures formant les plots du boîtier (plots 54 sur les figures 5a et 5b).
Toujours de façon optionnelle, on peut procéder à une étape supplémentaire 18 de dépôt d'une ou plusieurs couches de protection de préférence hermétique, de quelques micromètres d'épaisseur par exemple, sur une ou plusieurs faces de l'ensemble précédemment obtenu.
Puis on procède de préférence à un test électrique du composant obtenu (étape 10).
Dans l'hypothèse où le procédé décrit précédemment est utilisé de façon collective pour réaliser une pluralité de boîtiers, on procède alors à une étape (19) de découpe de l'ensemble obtenu de façon à individualiser les boîtiers, selon des axes passant entre les composants tels que représentés en YY sur la figure 3, la découpe étant réalisée par exemple par sciage. Dans ce cas, on procède au dépôt de couches hermétiques après la découpe, de sorte à protéger les surfaces sciées.
Enfin, le cas échéant, on décolle le ou les boîtiers de la dalle 32, puis on procède de façon classique à leur nettoyage et leur test.
La figure 4 représente le boîtier, toujours vu en coupe, tel qu'obtenu à la fin du procédé selon l'invention.
La face supérieure 30 du boîtier, qui porte les pistes 33, est par exemple recouverte entièrement d'une couche de protection 41, organique ou minérale (par exemple Si 02, Si O,, Si3 N4, sauf en des zones 42 des pistes 33, destinées à constituer les zones de connexion, ou plots d'entréessorties du boîtier et disposées sur la surface du boîtier. Les plots 42 peuvent être recouverts de dépôts 54 électriquement conducteurs, destinés à permettre le montage CMS du boîtier ou, plus généralement, de faciliter la connexion ultérieure du boîtier avec des circuits extérieurs. Ces dépôts 54 peuvent réalisés par dépôt sérigraphique de crème à braser (à base d'étain plomb); dans l'hypothèse où une couche de protection a été préalablement déposée, celle-ci peut servir de masque d'épargne pour ce dépôt , le montage ultérieur du boîtier sur un circuit imprimé s'effectue alors par refus in de la crème à braser. Bien entendu, cette étape de formation de plots en surépaisseur s'effectue avant l'étape (19) d'individualisation des boîtiers, comme représenté par une étape 9 de la figure 1.
La figure 5a représente un exemple de réalisation des pistes formées sur la face supérieure du boîtier.
Sur la figure 5a on a donc représenté le boîtier vu par sa face supérieure 30 et, par une ligne pointillée 23, la position que doit occuper le composant, non représenté ici pour la clarté du schéma. A titre d'exemple, on a représenté douze pistes repérées 33, s'étendant radialement du composant 23 vers la périphérie 51 du boîtier. Pour la clarté du schéma, les pistes 33 ont été hachurées, bien que non vues en coupe. On a également représenté, en pointillés, les plots 54 d'entrée-sortie du boîtier.
La figure 5b représente le même exemple de réalisation de pistes, mais avec le boîtier 23 et ses fils de connexion 27. Pour la clarté du schéma, le composant et les fils ont été représenté en traits pleins alors qu'ils ne sont pas visibles sur la face supérieure du fait qu'ils sont noyés dans le matériau isolant 25.
Sur les figures Sa et 5b, il apparaît que chacune des pistes 33 est formée de trois zones: une première zone repérée 52 située à une première extrémité et au niveau de laquelle est faite la connexion électrique du fil 27 du composant avec la piste; L'autre extrémité (53) de chaque piste 33, située sur la surface ou au voisinage de la périphérie du composant, porte les plots 54 d'entrée-sortie du boîtier destinés à le relier aux circuits extérieurs; enfin, la troisième zone des pistes, repérée 55, s'étend entre ces deux extrémités. Les pistes 33 sont disposées de sorte à former trois par trois une ligne de transmission hyperfréquence coplanaire, les deux pistes extérieures étant reliées à la masse hyperfréquence, et leur dessin est choisi pour que, tout en s'étendant radialement du composant vers la périphérie du boîtier, leur impédance caractéristique soit de l'ordre de 50 ohms, la tolérance autour de cette valeur pouvant être typiquement d'environ 10 %.
En outre, ces lignes de transmission peuvent être utilisées pour réaliser d'autres fonctions hyperfréquences classiques tels que motifs d'adaptation d'impédance de type réactif (connus sous le nom anglais de "stubs"), transformateurs d'impédance de type quart d'onde, etc...; on réalise ainsi sur la face supérieure du boîtier un circuit d'adaptation d'impédance qui permet de ramener une impédance de 50 ohms au niveau des plots 54, même si les entrées/sorties du composant n'ont pas cette valeur d'impédance. Bien entendu, on pourrait aussi ramener l'impédance à toute autre valeur prédéterminée que l'on souhaiterait ou qui serait normalisée.
La figure 6 représente un autre mode de réalisation du circuit hyperfréquence formé sur la face supérieure du boitier selon l'invention.
Sur cette figure 6 comme sur la figure 5b, on a représenté la face supérieure 30 du boîtier et le composant 23 en traits continus. Par rapport à la figure 5b, les lignes coplanaires sont remplacées par des lignes de transmission hyperfréquence du type microruban ("microstrip" dans la littérature anglo-saxonne), chacune étant formée classiquement par une piste (33), ou ruban, et un plan de masse hyperfréquence disposé en dessous. Ce mode de réalisation est particulièrement adapté au cas où le substrat (21) du boîtier est métallique : il constitue alors le plan de masse de la ligne microruban. Les connexions de masse sont par exemple réalisées par des trous (ou demi-trous) métallisés (62) à la périphérie du boîtier, entourés de (et en contact électrique avec) zones de connexion 61, renforcées le cas échéant de plots tels que 54. Les pistes 33 sont réalisées comme précédemment et connectées de même aux plots du composant 23 (non représentés) et aux plots 54.
Par application du procédé selon l'invention, il apparaît qu'on obtient un composant encapsulé dans un boîtier:
- qui se prête aisément au montage en surface: le boîtier est reporté sur une carte de circuit imprimé du côté de sa face 30 et connecté à la carte par ses plots 54 (figure 4);
- qui se prête aisément aux tests électriques;
- dont la fabrication est peu onéreuse; en effet, le procédé de réalisation est simple et permet à de nombreuses étapes d'être réalisées collectivement pour plusieurs boîtiers, se prêtant ainsi bien à une production en série;
- qui est adapté au fonctionnement à des très hautes fréquences (longueurs d'ondes millimétriques). En effet, un bon fonctionnement à ces fréquences exige que:
Le composant présente un minimum d'éléments parasites à ses plots, tels qu'inductance série ou capacité parallèle. Cela est obtenu ici d'une part par la réduction au strict minimum de la longueur des fils de connexion 27 (typiquement 20 à 30 pm) et d'autre part par la réalisation de lignes de transmission d'impédance caractéristique égale à 50 ohms entre les fils 27 et les plots 54 du boîtier.
La continuité de la masse hyperfréquence soit convenablement assurée. Selon l'invention, les lignes coplanaires que forment les pistes 33 permettent de relier facilement et aussi souvent que nécessaire, les pistes extérieures à la masse de la carte imprimée, par l'intermédiaire par exemple de trous métallisés réalisés dans cette dernière.
Le composant, s'il est actif, puisse être polarisé sans que soient perturbées les impédances ramenées aux plots du boîtier. Selon
I'invention, il est possible de réaliser (étape 17, figure 1) des capacités de découplage intégrées au boîtier, dont le coût ajouté est donc très faible.
Le boîtier n'exige pas de tolérances trop étroites sur la précision de son montage sur la carte de circuit imprimé, ce qui est onéreux tant au niveau des outillages nécessaires qu'à celui des taux de rebut. En effet, les tolérances, au niveau d'un composant fonctionnant à ces fréquences, sont de l'ordre du micromètre. Selon l'invention, d'une part les fils 27 de connexion du composant s'écartent de façon radiale et, d'autre part, les pistes 33 qui leur sont connectées s'écartent également et s'élargissent de façon radiale vers la périphérie du boîtier qui porte les plots 54 d'entrée/sortie: de la sorte, les tolérances de positionnement au niveau des plots 54 passent à une valeur de l'ordre d'une dizaine de micromètres, la taille du boîtier pouvant être typiquement de l'ordre de 5 mm x 5 mm.

Claims (15)

REVENDICATIONS
1. Procédé d'obtention d'au moins un boîtier d'encapsulation d'un composant hyperfréquence,
caractérisé par le fait qu'il comporte les étapes suivantes:
- fixation du composant (23) sur un substrat (21);
- fixation, sur le substrat, d'un cadre (22) autour du composant;
- câblage de connexions électriques (27) entre le composant et la face supérieure (20) du cadre;
- dépôt d'un premier matériau (25) électriquement isolant sur le composant et le substrat,
- rodage du premier matériau isolant jusqu'à faire affleurer les connexions sur la surface supérieure de ce dernier;
- formation d'un circuit hyperfréquence, comportant des pistes conductrices (33) s'étendant sensiblement radialement sur ladite surface supérieure, les pistes étant en contact électrique à l'une de leurs extrémités avec les connexions, L'autre extrémité des pistes formant les zones de connexion d'entrée-sortie du boîtier, et le circuit hyperfréquence étant tel que l'impédance des entrées-sorties a une valeur prédéterminée.
2. Procédé selon la revendication 1, caractérisé par le fait que l'impédance des entrées-sorties est de l'ordre de 50 ohms.
3. Procédé selon la revendication 1 ou 2, caractérisé par le fait qu'il comporte en outre, après l'étape de câblage, une étape supplémentaire de dépôt d'un deuxième matériau isolant électriquement directement sur le composant, le substrat et les connexions, ce deuxième matériau étant adapté thermomécaniquement au composant, le dépôt du premier matériau étant réalisé sur le deuxième matériau.
4. Procédé selon l'une des revendications précédentes, caractérisé par le fait que les pistes conductrices sont formées par dépôts successifs d'une première couche d'accrochage, d'une deuxième couche antidiffusion puis d'une troisième couche de protection contre l'oxydation.
5. Procédé selon l'une des revendications précédentes, caractérisé par le fait qu'il comporte une étape supplémentaire de formation de capacités sur la surface supérieure.
6. Procédé selon l'une des revendications précédentes, caractérisé par le fait qu'il comporte une étape supplémentaire de dépôt d'au moins une couche de protection hermétique.
7. Procédé selon l'une des revendications précédentes, caractérisé par le fait qu'il comporte une étape supplémentaire de formation de plots en surépaisseur sur les zones de connexions.
8. Procédé selon l'une des revendications 6 et 7 caractérisé par le fait que la formation de plots en surépaisseur se fait par dépôt sérigraphique d'un matériau à base d'étain-plomb, la couche de protection formant masque d'épargne pour le dépôt.
9. Procédé selon l'une des revendications précédentes, caractérisé par le fait qu'il est réalisé collectivement pour une pluralité de composants et qu'il comporte une étape supplémentaire d'individualisation des boîtiers.
10. Procédé selon la revendication 9, caractérisé par le fait que l'individualisation des boîtiers est réalisée par découpe du premier matériau, entre les composants.
11. Boîtier d'encapsulation d'un composant hyperfréquence obtenu par le procédé selon l'une des revendications précédentes.
12. Boîtier selon la revendication 11, caractérisé par le fait que le composant est en arséniure de gallium.
13. Boîtier selon l'une des revendications 11 ou 12, caractérisé par le fait que le substrat est métallique ou comporte du nitrure d'aluminium.
14. Boîtier selon l'une des revendications 11 à 13, caractérisé par le fait que le cadre comporte de l'alumine.
15. Boîtier selon l'une des revendications 11 à 14, caractérisé par le fait que le premier matériau isolant comporte de la résine époxy.
FR9700415A 1997-01-16 1997-01-16 Boitier d'encapsulation de composant hyperfrequence, et procede d'obtention Expired - Fee Related FR2758417B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR9700415A FR2758417B1 (fr) 1997-01-16 1997-01-16 Boitier d'encapsulation de composant hyperfrequence, et procede d'obtention

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9700415A FR2758417B1 (fr) 1997-01-16 1997-01-16 Boitier d'encapsulation de composant hyperfrequence, et procede d'obtention

Publications (2)

Publication Number Publication Date
FR2758417A1 true FR2758417A1 (fr) 1998-07-17
FR2758417B1 FR2758417B1 (fr) 1999-04-09

Family

ID=9502660

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9700415A Expired - Fee Related FR2758417B1 (fr) 1997-01-16 1997-01-16 Boitier d'encapsulation de composant hyperfrequence, et procede d'obtention

Country Status (1)

Country Link
FR (1) FR2758417B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1941578A2 (fr) * 2005-10-07 2008-07-09 NHEW R&D Pty. Ltd. Antenne a ondes mm a conditionnement ci classique

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1937638A1 (de) * 1968-07-26 1970-02-05 Philips Nv Halbleiterbauelement mit einer Huelle mit zwei Stromleitern
JPS5591152A (en) * 1978-12-28 1980-07-10 Fujitsu Ltd Semiconductor integrated circuit device for ultra high frequency
US5156998A (en) * 1991-09-30 1992-10-20 Hughes Aircraft Company Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal barrier layer to block migration of tin through via holes
EP0527468A1 (fr) * 1991-08-12 1993-02-17 Hitachi, Ltd. Module à haute fréquence
WO1996013055A2 (fr) * 1994-10-13 1996-05-02 National Semiconductor Corporation Enrobage en plastique pour dispositif de circuit integre par enrobage a l'epoxyde a deux niveaux
WO1996027282A1 (fr) * 1995-03-02 1996-09-06 Circuit Components Incorporated Boitier peu onereux, a haute performance, pour circuits hyperfrequence dans la gamme de frequences allant jusqu'a 90 ghz faisant intervenir un format de circuit d'acces de radiofrequences a matrice de grille a boules ou a bosses et une technologie de substrat ceramique
EP0732745A2 (fr) * 1995-03-16 1996-09-18 Oxley Developments Company Limited Boîtier micro-onde du type microstrip

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1937638A1 (de) * 1968-07-26 1970-02-05 Philips Nv Halbleiterbauelement mit einer Huelle mit zwei Stromleitern
JPS5591152A (en) * 1978-12-28 1980-07-10 Fujitsu Ltd Semiconductor integrated circuit device for ultra high frequency
EP0527468A1 (fr) * 1991-08-12 1993-02-17 Hitachi, Ltd. Module à haute fréquence
US5156998A (en) * 1991-09-30 1992-10-20 Hughes Aircraft Company Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal barrier layer to block migration of tin through via holes
WO1996013055A2 (fr) * 1994-10-13 1996-05-02 National Semiconductor Corporation Enrobage en plastique pour dispositif de circuit integre par enrobage a l'epoxyde a deux niveaux
WO1996027282A1 (fr) * 1995-03-02 1996-09-06 Circuit Components Incorporated Boitier peu onereux, a haute performance, pour circuits hyperfrequence dans la gamme de frequences allant jusqu'a 90 ghz faisant intervenir un format de circuit d'acces de radiofrequences a matrice de grille a boules ou a bosses et une technologie de substrat ceramique
EP0732745A2 (fr) * 1995-03-16 1996-09-18 Oxley Developments Company Limited Boîtier micro-onde du type microstrip

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 004, no. 137 (E - 027) 25 September 1980 (1980-09-25) *
T.R.GHEEWALA: "packages for ultra-high speed gaas ics", MICROELECTRONICS JOURNAL, vol. 16, no. 2, March 1985 (1985-03-01), LUTON,GB, pages 30 - 37, XP002041916 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1941578A2 (fr) * 2005-10-07 2008-07-09 NHEW R&D Pty. Ltd. Antenne a ondes mm a conditionnement ci classique
EP1941578A4 (fr) * 2005-10-07 2011-07-13 Nhew R & D Pty Ltd Antenne a ondes mm a conditionnement ci classique
US8087155B2 (en) 2005-10-07 2012-01-03 Nhew R&D Pty Ltd Method of forming an integrated circuit with MM-wave antennas using conventional IC packaging

Also Published As

Publication number Publication date
FR2758417B1 (fr) 1999-04-09

Similar Documents

Publication Publication Date Title
EP0638933B1 (fr) Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant
EP0228953B1 (fr) Boîtier d'encapsulation d'un circuit électronique
EP1238431B1 (fr) Procede et dispositif d'interconnexion en trois dimensions de composants electroniques
EP0584349B1 (fr) Procede d'interconnexion en trois dimensions de boitiers de composants electroniques, et dispositif obtenu par ce procede
FR2644964A1 (fr) Substrat en ceramique avec interconnexions entre couches remplies de metal pour microcircuits hybrides et procede de fabrication
EP0310463A1 (fr) Boîtier pour circuit intégré de haute densité
CA2320343A1 (fr) Composant a ondes de surface encapsule et procede de fabrication collective
EP0565391A1 (fr) Procédé et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices
WO1992017905A1 (fr) Procede de realisation de connexions coaxiales pour composant electronique, et boitier de composant comportant de telles connexions
EP0593330B1 (fr) Procédé d'interconnexion 3D de boítiers de composants électroniques, et composant 3D en résultant
EP1428258B1 (fr) Procede de fabrication d'une etiquette electronique de faible epaisseur
WO2009010649A1 (fr) Procédé de connexion d'une puce électronique sur un dispositif d'identification radiofréquence
FR2857157A1 (fr) Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
FR2645681A1 (fr) Dispositif d'interconnexion verticale de pastilles de circuits integres et son procede de fabrication
EP0616490B1 (fr) Dispositif électronique miniaturisé, notamment dispositif à effet gyromagnétique
EP0166634B1 (fr) Dispositif de répartition de potentiel électrique, et boîtier de composant électronique incorporant un tel dispositif
FR2635920A1 (fr) Procede de fabrication d'une zone de connexion pour un circuit hyperfrequence de type triplaque et circuit ainsi obtenu
FR2629271A1 (fr) Dispositif d'interconnexion et de protection d'une pastille nue de composant hyperfrequence
FR2495837A1 (fr) Embase de microboitier d'encapsulation et microboitier comportant une telle embase
FR2758417A1 (fr) Boitier d'encapsulation de composant hyperfrequence, et procede d'obtention
FR2894714A1 (fr) Procede de connexion d'une puce electronique sur un dispositif d'identification radiofrequence
EP0969410B1 (fr) Carte à microcircuit incluant une antenne
WO2003081669A1 (fr) Module de circuits integres et procede de fabrication correspondant
EP0962980B1 (fr) Module micro-électronique hyperfréquences comportant deux matériaux de substrat différents et procédé de fabrication d'un tel module
FR2507017A1 (fr) Microassemblage utilisable en hyperfrequences

Legal Events

Date Code Title Description
ST Notification of lapse