FR2666452A1 - Module de circuit a semiconducteurs multicouche. - Google Patents

Abstract

Un module de circuit à semiconducteurs multicouche comprend un substrat semiconducteur (1), un premier circuit (4) placé sur la première surface du substrat et comprenant un ensemble de conducteurs et une première couche électriquement isolante (2) placée sur la première surface du substrat, recouvrant le premier circuit et comprenant une seconde surface adjacente à la première surface du substrat, une première surface opposée et des parois latérales. Un second circuit (5) placé sur la première surface de la première couche (2) comprend au moins un conducteur s'étendant jusqu'à l'une des parois latérales. Une seconde couche électriquement isolante (3) placée sur la première surface de la première couche, recouvre le second circuit et comprend une seconde surface adjacente à la première surface de la première couche, une première surface opposée et des parois latérales. Un troisième circuit (6) placé sur la première surface de la seconde couche comprend au moins un conducteur s'étendant jusqu'à l'une des parois latérales. Au moins un conducteur électrique (7, 8, 11) est placé sur une paroi latérale du substrat et des première et seconde couches électriquement isolantes, et il interconnecte électriquement les circuits.

Description

MODULE DE CIRCUIT A SEMICONDUCTEURS MULTICOUCHE

La présente invention concerne un module de cir- cuit à semiconducteurs multicouche, et elle concerne plus

particulièrement des interconnexions électriques entre des 5 circuits multiples dans différentes couches d'un module de circuit intégré micro-onde monolithique (ou MMIC) multi-

couche. La figure 12 est une vue en perspective d'un module de circuit à semiconducteurs multicouche qui peut être un circuit MMIC et qui a été décrit précédemment Le module comprend un substrat semiconducteur 1, consistant

par exemple en arséniure de gallium, en silicium, en phos- phure d'indium ou un autre matériau semiconducteur Le substrat 1 comprend des premières et secondes surfaces15 opposées Un premier circuit à semiconducteurs 4 est placé sur et/ou dans la première surface du substrat 1 Le pre-

mier circuit 4, qui est de préférence un circuit intégré actif, peut être par exemple un-amplificateur, un dépha seur, un élément de commutation, un oscillateur ou autre.20 Un ou plusieurs des circuits dans le module peuvent égale- ment être des circuits passifs Une première couche élec-

triquement isolante 2, par exemple une couche de Si ON ou Si N, est formée sur la première surface du substrat 1, de façon à recouvrir le premier circuit 4 La première couche25 isolante 2 comporte des parois latérales qui sont de façon générale en continuité avec les parois latérales du subs-

trat 1 Un second circuit 5 est formé sur la première 2 couche isolante 2, face au premier circuit 4, en étant séparé de ce dernier par la première couche isolante 2 Le second circuit 5 peut être formé ou placé sur la première couche isolante 2, et il comprend par exemple des couches 5 minces qui sont directement déposées sur la première couche isolante 2 Selon une variante, le second circuit 5 peut

être un circuit intégré préparé séparément qui est monté sur la première couche isolante 2.

Une seconde couche électriquement isolante 3 est placée sur la première couche isolante 2, de façon à recou- vrir le second circuit 5 Un troisième circuit 6 est placé sur une surface de la seconde couche isolante 3, face au second circuit 5, en étant séparé du second circuit 5 par la seconde couche isolante 3 La seconde couche isolante 315 comprend également des parois latérales qui sont de façon générale en continuité avec les parois latérales de la première couche isolante 2 et du substrat 1 Le troisième circuit 6 peut être formé de la même manière que le circuit 5, c'est-à-dire par dépôt de couches minces directement sur la seconde couche isolante 3, ou par le montage d'un cir- cuit intégré préparé séparément Comme le premier circuit 4, l'une des second et troisième circuits 5 et 6, ou les deux, peuvent être sélectionnés parmi des circuits actifs

tels que des amplificateurs, des déphaseurs, des éléments25 de commutation, des oscillateurs et d'autres circuits, ou parmi des circuits passifs.

Les circuits 4, 5 et 6 sont interconnectés élec- triquement par l'intermédiaire de structures de traversée

qui pénètrent dans les première et seconde couches isolan-30 tes respectives, 2 et 3 Par exemple, comme le montre la figure 12, une première structure de traversée 12 intercon-

necte électriquement le premier circuit 4 et le second cir- cuit 5 Comme il est bien connu dans la technique, des structures de traversée comprennent un passage qui s'étend35 à travers un matériau isolant Les parois du passage sont 3 revêtues d'un conducteur électrique, ou bien le passage entier est rempli avec un conducteur électrique, ce qui établit un chemin conducteur entre des éléments se trouvant sur des côtés opposés de la structure de traversée Sur la figure 12, une seconde traversée 13 établit une intercon- nexion électrique entre le second circuit 5 et le troisième

circuit 6 Les structures de traversée 12 et 13 ne sont représentées qu'à titre d'illustration, et les interconne- xions multiples entre les circuits 4, 5 et 6 peuvent être10 réalisées au moyen de structures de traversée multiples.

La surface la plus extérieure du module comprend un ruban conducteur avec des bornes d'entrée et de sortie 34 et 35 Lorsque le module est un circuit MMIC, les dimen- sions et la disposition des conducteurs des lignes d'entrée et de sortie et des bornes 34 et 35, sont choisies de façon à procurer les meilleures performances pour la gamme de fréquence qui est employée Dans de nombreux modules, en particulier ceux qui sont employés-dans une gamme de fré- quence micro-onde, il est préférable d'inclure une électro-20 de de masse 25 sur la seconde surface du substrat 1, comme le montre la figure 12 Dans ce cas, une troisième structure de traversée 26 qui s'étend à travers le substrat 1 établit une connexion de masse avec le premier circuit 4, à partir de l'électrode de masse 25.25 En fonctionnement, chacun des circuits 4, 5 et 6 réagit au signal qui est appliqué aux bornes d'entrée et de sortie 34 et 35, à cause des interconnexions qu'établissent les structures de traversée On peut déterminer les carac- téristiques de réponse en fréquence du module en appliquant30 des sondes 19 sur chacune des bornes d'entrée et de sortie 34 et 35, pour leur appliquer des signaux de test et pour détecter des signaux de sortie des circuits 4, 5 et 6, comme représenté sur la figure 13 De façon générale, les sondes 19 font partie d'une ligne de transmission, par35 exemple un guide d'ondes à structure plane ou une ligne à

4 fente.

Deux modules de circuit à semiconducteurs multi- couche 31 et 32, du type représenté sur les figures 12 et 13, peuvent être interconnectés comme le montre la figure 14 On voit sur cette figure que les modules de circuit à semiconducteurs multicouche 31 et 32 sont montés en commun sur une base électriquement conductrice 22, au moyen d'un métal de brasage 23 Le métal de brasage et la base inter- connectent électriquement les électrodes de masse respecti-10 ves 25 des circuits MMIC 31 et 32 Des bornes d'entrée et de sortie adjacentes 34 et 35 du circuit MMIC 31 et du

circuit MMIC 32 sont interconnectées par un ruban d'or ou un fil d'or 24 On peut interconnecter des modules supplé- mentaires d'une manière identique à celle représentée sur15 la figure 14.

Certains problèmes sont apparus dans les modules de circuit à semiconducteurs multicouche de l'art antérieur

des figures 12-14 Par exemple, les structures de traversée comprennent un métal ayant un coefficient de dilatation20 thermique qui est notablement différent du coefficient de dilatation thermique des première et seconde couches iso-

lantes 2 et 3 et du substrat 1 Lorsque la température du module change, des contraintes apparaissent entre la struc- ture de traversée et les couches isolantes et le substrat,25 à cause des dilatations différentes des différents maté- riaux Dans des conditions sévères, ces contraintes peuvent provoquer le fendillement des couches isolantes. Lorsque plusieurs des modules sont interconnec- tés, ils doivent être interconnectés par l'intermédiaire des bornes 34 et 35 qui utilisent les structures de traver- sée pour atteindre les circuits 4 et 5 En d'autres termes,

il n'est pas possible de connecter les premier et second circuits respectifs des deux modules 31 et 32 De plus, lorsqu'on utilise un fil ou un ruban d'or 24 pour intercon-35 necter deux des modules, ou plus, il est difficile de main-

tenir l'impédance caractéristique particulière de la struc- ture conductrice sur la surface à nu des modules Lorsque les modules sont utilisés à des fréquences élevées, par exemple dans une gamme micro- onde, l'incapacité à maintenir 5 une impédance caractéristique constante fait apparaître un rapport d'onde stationnaire en tension (ROS) de valeur

élevée, c'est-à-dire des pertes de signal élevé, et d'autres effets indésirables.

Dans le module qui est représenté sur la figure

12, une connexion de masse-directe est établie entre l'électrode de masse 25 et le premier circuit 4, par l'in-

termédiaire de la structure de traversée 26 Cependant, la connexion de masse qui est dirigée vers les second et troisième circuits 5 et 6 doit passer à travers les struc-15 tures de traversée respectives 12 et 13, à partir de l'électrode de masse 25 Du fait que les structures de traversée ont un diamètre relativement faible, par exemple quelques centaines de microns au plus, l'interconnexion de masse est relativement longue par rapport à son aire de20 section droite Aux fréquences de la gamme micro-onde, une telle interconnexion présente une composante inductive parasite relativement élevée qui affecte défavorablement le fonctionnement des circuits, par exemple en réduisant le gain d'un amplificateur, en modifiant la fréquence d'un25 oscillateur, en changeant le seuil d'un élément de commu- tation, en modifiant le retard de phase d'un déphaseur, etc. Les interconnexions entre-les bo Tnes dle-ntré-e et de sortie 34 et 35 et les premier et second circuits 4 et 5 empêchent une mesure directe des caractéristiques indivi- duelles des premier et second circuits 4 et 5 Du fait que

le troisième circuit 6 est directement connecté aux bornes d'entrée et de sortie 34 et 35, ce troisième circuit 6 influe sur la mesure des caractéristiques des premier et35 second circuits 4 et 5 De façon similaire, le second cir-

6 cuit 5 influe sur la mesure des caractéristiques du premier circuit 4. La présente invention résout les problèmes que l'on rencontre dans l'art antérieur Un but de l'invention est de procurer un module de circuit à semiconducteurs multicouche dans lequel des circuits se trouvant sur diffé-

rentes couches sont interconnectés sans l'utilisation de structures de traversée, ce qui évite le risque de fendil- lement dû aux coefficients de dilatation thermique diffé-10 rents de différents matériaux.

Un autre but de l'invention est de procurer un module de circuit à semiconducteurs multicouche que l'on puisse interconnecter aisément avec un module semblable, sans introduire une désadaptation d'impédance.15 Un but supplémentaire de l'invention est de pro- curer un module de circuit à semiconducteurs multicouche dans lequel on puisse mesurer individuellement les caracté- ristiques des circuits se trouvant sur différentes couches dans le module.20 Encore un autre but de l'invention est de procu- rer un module de circuit à semiconducteurs multicouche dans

lequel chaque circuit se trouvant dans une couche différen- te peut être interconnecté électriquement à la masse sans introduire une inductance notable, ce qui a pour effet25 d'éviter des désadaptations d'impédance lorsque le module est utilisé à des fréquences relativement élevées.

Un module de circuit à semiconducteurs multicou- che conforme à l'invention comprend un substrat semiconduc-

teur qui comporte des première et seconde surfaces opposées30 et des parois latérales orientées transversalement aux première et seconde surfaces; un premier circuit placé sur

la première surface du substrat et comprenant un ensemble de conducteurs, l'un au moins de ces conducteurs s'étendant sur la première surface du substrat jusqu'à l'une des35 parois latérales du substrat; une première couche électri-

7 quement isolante placée sur la première surface du subs-

trat, recouvrant le premier circuit, et comprenant une seconde surface adjacente à la première surface du subs- trat, une première surface opposée, et des parois latérales 5 qui sont de façon générale en continuité avec les parois latérales du substrat; un second circuit placé sur la

première surface de la première couche électriquement iso- lante, comprenant un ensemble de conducteurs, l'un au moins des conducteurs s'étendant sur la première surface de la10 première couche isolante jusqu'à l'une des parois latérales de la première couche isolante; une seconde couche électri-

quement isolante placée sur la première surface de la pre- mière couche électriquement isolante, recouvrant le second circuit, et comprenant une seconde surface qui est adja-15 cente à la première surface de la première couche électri- quement isolante, une première surface opposée, et des parois latérales qui sont de façon générale en continuité avec les parois latérales de la première couche isolante; un troisième circuit placé sur la première surface de la20 seconde couche électriquement isolante, comprenant un ensemble de conducteurs, l'un au moins des conducteurs s'étendant sur la première surface de la seconde couche isolante jusqu'à l'une des parois latérales de la seconde couche isolante; et au moins un conducteur électrique placé25 sur l'une au moins des parois latérales du substrat et des première et seconde couches électriquement isolantes, et

interconnectant électriquement les premier, second et troi- sième circuits. D'autres caractéristiques et avantages de l'in-

vention seront mieux compris à la lecture de la description qui va suivre de modes de réalisation, donnés à titre

d'exemples non limitatifs La suite de la description se réfère aux dessins annexés dans lesquels: La figure 1 est une vue en perspective d'un

module de circuit à semiconducteurs multicouche conforme à

8 un mode de réalisation de l'invention.

Les figures 2 (a) et 2 (b) sont des vues en éléva- tion latérale montrant d'autres structures pour des modes de réalisation de l'invention. 5 La figure 3 est une vue en élévation latérale du mode de réalisation de l'invention qui est représenté sur

la figure 1. Les figures 4 et 5 sont des vues en élévation latérale d'un module de circuit à semiconducteurs multi-

couche conforme à des modes de réalisation respectifs de l'invention.

La figure 6 est une vue en perspective d'un module de circuit à semiconducteurs multicouche conforme à un mode de réalisation de l'invention.15 La figure 7 est une vue en élévation latérale du mode de réalisation de l'invention qui est représenté sur

la figure 6. La figure 8 est une vue en élévation latérale d'un module de circuit à semiconducteurs multicouche con-

forme à un mode de réalisation de l'invention.

La figure 9 est une vue en perspective illustrant la mesure des caractéristiques des circuits dans un module conforme à un mode de réalisation de l'invention. Les figures 10 (a) et 10 (b) sont des vues en plan

d'autres sondes que l'on peut employer dans le processus de mesure qui est représenté sur la figure 9.

Les figures 11 (a) et 11 (b) sont des vues en perspective qui illustrent deux modules conformes à un mode

de réalisation de l'invention, connectés électriquement30 ensemble.

La figure 12 est une vue en perspective d'un module de circuit à semiconducteurs multicouche conforme à l'art antérieur. La figure 13 est une vue en perspective qui illustre la mesure des caractéristiques de circuits dans

9 le module de l'art antérieur de la figure 12.

La figure 14 est une vue en perspective qui représente deux modules conformes à l'art antérieur, con-

nectés électriquement ensemble. 5 La figure 1 est une vue en perspective d'un module de circuit à semiconducteurs multicouche conforme à un mode de réalisation de l'invention Sur la figure 1 et dans toutes les autres figures, les mêmes références numé- riques désignent les mêmes éléments, ce qui fait que les10 éléments décrits une fois n'ont pas besoin d'être décrits à nouveau et ne le seront pas De plus, sur la figure 1, des axes de coordonnées orthogonaux x, y et z sont représentés pour simplifier la désignation des diverses surfaces de parois latérales du module qui est représenté avec une15 forme parallélépipédique Des modules conformes à l'inven- tion ne sont cependant pas limités à ceux qui ont la forme d'un parallélépipède Dans le module de la figure 1, le substrat 1 comprend non seulement des surfaces avant et arrière, mais également des parois latérales qui sont20 orientées transversalement aux surfaces avant et arrière. Ces parois latérales sont de façon générale en continuité

avec les parois latérales des première et seconde couches isolantes 2 et 3 Les parois latérales sont désignées conformément à leur plan, en relation avec le système de25 coordonnées qui est représenté sur la figure 1.

En plus des éléments qui ont été décrits en rela- tion avec le module de l'art antérieur, le module de la figure 1 comprend des couches électriquement conductrices qui sont placées sur des parties de diverses surfaces de30 parois latérales du module, pour établir des interconnexions entre les circuits respectifs dans diverses couches du module Par exemple, sur la surface de paroi latérale xz, un conducteur de signal, c'est-à-dire une métallisa- tion, 7, qui s'étend de la surface avant du substrat 135 jusqu'à l'interface entre les première et seconde couches isolantes 2 et 3, établit une partie d'une interconnexion électrique entre le premier circuit 4 et le second circuit Des parties supplémentaires de ce conducteur d'intercon- nexion se trouvent sur la surface avant du substrat 1 et sur la première surface de la seconde couche isolante, c'est-à-dire à l'interface entre les première et seconde couches isolantes 2 et 3 De plus, un conducteur de masse, c'est-à-dire une métallisation, 11, en contact électrique avec l'électrode de masse 25, est placé sur des parties de10 la surface de paroi latérale xz du module, y compris des deux côtés du conducteur de signal 7 La combinaison du

conducteur de masse 11 et du conducteur de signal forme une structure de guide d'ondes coplanaire sur la paroi latérale xz du module La paroi latérale xz est également représen-15 tée sur la figure 3.

Une interconnexion électrique entre le premier circuit 4 et le troisième circuit 6 est placée sur la paroi latérale yz du module La paroi latérale yz de la figure 1 est également représentée sur la figure 2 (a) Cette inter-20 connexion comprend un conducteur de signal 8 sur la paroi latérale et un conducteur de masse 11 s'étendant d'un côté du conducteur de signal 8 Le conducteur de masse 11 est en contact électrique avec l'électrode de masse 25 du module. Cette configuration avec un conducteur de masse d'un seul25 côté du conducteur de signal forme une structure de ligne à fente Selon une variante, on peut transformer la structure

de ligne à fente de la figure 2 (a) en une structure de guide d'ondes plan en incluant un second conducteur de masse 11 du côté opposé du conducteur de signal 8, comme le30 montre la figure 2 (b).

Les métallisations de parois latérales permettent le montage ou la formation sur les modules de composants électriques passifs, comme le montre la vue de la paroi latérale xz des figures 1 et 3 Dans ce cas, séparément du

conducteur 7, le conducteur de masse 11 sur la paroi laté-

il raie de la seconde couche isolante 3, comprend plusieurs rubans Un condensateur 9, tel qu'un condensateur métal- isolant-métal (MIM), est connecté entre deux branches du conducteur de masse De façon similaire, une résistance 10, 5 telle qu'une résistance à couche métallique mince, est connectée en série avec le conducteur de masse D'autres

composants passifs, d'un type différent, comme une zone rétrécie pour former une inductance, ou de structure diffé- rente, comme un condensateur interdigité, peuvent aisément10 être ajoutés aux métallisations de parois latérales, ou formés dans celles-ci.

Les métallisations de parois latérales du mode de réalisation de l'invention qui est représenté sur les figures 1-3 n'utilisent pas des structures de traversée, ce15 qui évite le problème de fendillement qui peut se manifes- ter lorsqu'un matériau est encastré à l'intérieur d'un matériau différent De plus, du fait que les diverses métallisations sur les parois latérales peuvent être for- mées selon des configurations arbitraires, on peut préparer20 une beaucoup plus grande variété de structures de modules, en comparaison avec un module comprenant des structures de traversée De plus, du fait que les métallisations de parois latérales peuvent être formées conformément à des structures de propagation micro-ondes connues, comme des25 guides d'ondes coplanaires ou des lignes à fente, on peut

éviter des désadaptations d'impédances et des pertes de signal qui en résultent De plus, du fait qu'on peut ajou-

ter des éléments passifs, tels que le condensateur 9 et la résistance 10, aux circuits 4, 5 et 6, en fixant les élé-30 ments sur des métallisations de parois latérales, l'inven- tion procure une plus grande souplesse de conception de circuits. L'aire et la largeur relativement grandes du conducteur de masse 11 évitent la composante d'impédance inductive élevée qui est produite par les structures de 12 traversée dans les modules de l'art antérieur Au lieu d'un

diamètre de structure de traversée de quelques centaines de microns au plus, le conducteur de masse peut avoir de façon caractéristique une largeur de plusieurs milliers de 5 microns.

Des modes de réalisation supplémentaires de l'invention sont représentés dans les vues en élévation latérale des figures 4 et 5 qui correspondent à la paroi latérale xz, lorsqu'on se réfère au système de coordonnées10 de la figure 1 Dans le mode de réalisation de la figure 4, une couche électriquement isolante 15 est placée sur une partie de la paroi latérale de façon à recouvrir le conden- sateur 9 et la résistance 10 Sur la figure 5, la totalité de la surface de la paroi latérale est recouverte par la15 pellicule isolante 15, sauf des zones limites qui donnent accès à des parties des métallisations 7 et 11, pour former ainsi des bornes 34 La couche isolante 15 consiste de préférence en Si ON, qui empêche la pénétration de l'humidi- té dans le module, ce qui améliore la fiabilité.20 La vue en perspective de la figure 6 montre encore un autre mode de réalisation de l'invention La paroi latérale xz du module de la figure 6 est représentée sur la figure 7 En plus des éléments déjà décrits, le module de la figure 6 comprend trois électrodes en saillie25 16, à savoir deux placées sur le conducteur de masse 11 et une placée sur le conducteur de signal 7 Les électrodes en saillie 16 sont de préférence en or ou en un autre métal ou alliage à faible résistance, ce qui simplifie l'interconne- xion du module avec un autre module, comme décrit ci-30 dessous en relation avec les figures 11 (a) et 11 (b) Le module de la figure 6 comprend également des plots en métal 17, par exemple en or, qui sont placés sur chacune des deux parties de la métallisation, sur la surface supérieure du

module, pour améliorer la qualité d'une interconnexion35 entre le module et des sondes.

La figure 8, qui est une vue de la paroi latérale xz du module, illustre une étape de la fabrication d'un module avec les électrodes 16 en saillie Dans ce cas, on dépose une couche de résine photosensible 18 sur la paroi 5 latérale et on définit un motif dans cette couche, de façon à préparer des ouvertures aux emplacements auxquels on doit former les électrodes en saillie 16 Ensuite, on dépose dans les ouvertures de la couche de résine photosensible 18 le métal, tel que l'or, qui forme les électrodes en saillie10 16, en procédant par exemple par dépôt chimique On pour- suit l'opération de dépôt pendant une durée suffisamment longue pour produire des électrodes en saillie ayant les dimensions désirées Ensuite, on enlève la couche de résine photosensible 18, en laissant en place les électrodes en15 saillie 16, comme le montrent les figures 7, 11 (a) et

11 (b).

La configuration d'interconnexion avec des élec- trodes et des conducteurs disposés sur les parois latérales

du module, conformément à l'invention, facilite la mesure20 des caractéristiques électriques des circuits respectifs dans le module En d'autres termes, on peut mesurer indi-

viduellement les caractéristiques électriques des circuits respectifs en appliquant des sondes à des électrodes res- pectives La figure 9 illustre un exemple de cette techni-25 que Une sonde 27, comprenant trois conducteurs, est appli- quée sur la paroi latérale xz du module, avec les trois conducteurs en contact avec des électrodes en saillie 16 respectives Un exemple de la sonde 27 est représenté en vue en plan sur la figure 10 (a) La sonde comprend un30 substrat isolant 20 sur lequel sont déposées trois couches électriquement conductrices 21 qui sont mutuellement isolées Ces trois couches électriquement conductrices forment un guide d'ondes plan dans lequel le conducteur central est un conducteur de signal et les deux couches extérieures35 sont des conducteurs de masse Les couches électriquement 14 conductrices 21 sont disposées géométriquement de façon à coïncider avec trois électrodes en saillie 16 se trouvant sur la paroi latérale du module. Sur la figure 9, une sonde 28 est en contact avec deux plots métallisés 17 sur la surface supérieure du module La figure 10 (b) montre la structure de la sonde 28. Cette sonde comprend un substrat électriquement isolant, 20, par exemple en céramique ou en verre, sur lequel sont placées deux couches électriquement conductrices 21 qui sont mutuellement isolées Ces deux couches 21, dont l'une est en contact avec le conducteur de masse 11 sur la figure

9, et dont l'autre reçoit un signal, forment une structure de ligne à fente.

Comme il ressort de la figure 9, en particulier

lorsqu'on la considère conjointement à la figure 6, il est possible d'utiliser la sonde 27 pour mesurer les caracté-

ristiques électriques individuelles du second circuit à semiconducteurs 5 ou du premier circuit à semiconducteurs 4 Les caractéristiques du troisième circuit à semiconduc-

teurs 6 sont mesurées directement au moyen de la sonde 28. Les mesures faites de la manière représentée sur la figure 9, en utilisant les sondes des figures 10 (a) et 10 (b), sont particulièrement bien adaptées au fonctionnement en haute fréquence, comme dans des gammes micro-ondes Lorsqu'un25 module conforme à l'invention fonctionne à des fréquences inférieures, on peut utiliser d'autres sortes de sondes,

comme de simples fils, pour effectuer des mesures de carac- téristiques des circuits individuels, sans introduire des réflexions de signal ou des désadaptations d'impédance qui30 nuisent à la précision des résultats mesurés.

On peut aisément interconnecter des modules con- formes à l'invention avec d'autres modules similaires, sans introduire des désadaptations d'impédance ni occasionner des pertes de signal notables, comme dans l'art antérieur.35 Les figures 11 (a) et 11 (b) sont respectivement des vues en perspective et en élévation latérale de deux modules 31 et 32 conformes à l'invention, qui sont mutuellement inter- connectés Les électrodes de masse 25 des deux modules sont

montées en commun sur une base 22 qui peut être en Kovar, 5 en cuivre ou en tungstène, au moyen d'un alliage ou d'un métal de brasage, tel qu'un alliage or-étain, 23 Les élec-

trodes en saillie 16 du module 31 sont en contact direct avec des électrodes respectives sur une paroi latérale xz du module 32, ce qui établit une interconnexion électrique10 entre les modules Les électrodes en saillie 16 permettent et exigent de disposer les modules 31 et 32 très près l'un

de l'autre, ce qui n'occassionne que très peu de perte de signal, et on obtient une connexion à faible ROS avec les modules interconnectés, lorsqu'on utilise des signaux15 micro-ondes La distance entre les modules31 et 32 est reproductible, du fait qu'elle est imposée par les dimen-

sions de l'électrode 16 En outre, du fait de la faible longueur du chemin de signal entre les modules 31 et 32, même lorsque les électrodes 16 ont une aire de section20 droite relativement faible, elles ne produisent aucune inductance parasite notable>

Bien qu'on ait décrit l'invention en considérant un module qui comprend un substrat, deux couches électri-

quement isolantes et trois circuits, l'invention n'est pas25 limitée à un nombre particulier de circuits ou de couches électriquement isolantes Au contraire, l'invention porte de façon spécifique sur une configuration multicouche dans laquelle des circuits, un substrat et des couches isolantes forment un module, avec des interconnexions électriques30 entre les circuits et d'autres composants électriques réalisées au moyen de métallisations qui sont placées sur les parois latérales du module. Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté,

sans sortir du cadre de l'invention.

Claims (9)

REVENDICATIONS

1 Module de circuit à semiconducteurs multicou- che, caractérisé en ce qu'il comprend: un substrat semi-

conducteur ( 1) comprenant des première et seconde surfaces 5 opposées et des parois latérales orientées transversalement aux première et seconde surfaces; un premier circuit ( 4) placé sur la première surface du substrat ( 1), comprenant un ensemble de conducteurs, l'un au moins des conducteurs s'étendant sur la première surface du substrat jusqu'à10 l'une des parois latérales du substrat ( 1); une première couche électriquement isolante ( 2) placée sur la première surface du substrat ( 1), recouvrant le premier circuit ( 4), et comportant une seconde surface qui est adjacente à la première surface du substrat ( 1), une première surface15 opposée et des parois latérales qui sont de façon générale en continuité avec les parois latérales du substrat ( 1); un second circuit ( 5) placé sur la première surface de la première couche électriquement isolante ( 2), comprenant un ensemble de conducteurs, l'un au moins des conducteurs20 s'étendant sur la première surface de la première couche isolante ( 2) jusqau'à l'une des parois latérales de la

première couche isolante ( 2); une seconde couche électri- quement isolante ( 3) placée sur la première surface de la première couche électriquement isolante ( 2), recouvrant le25 second circuit ( 5), et comportant une seconde surface adja- cente à la première surface de la première couche électri-

quement isolante ( 2), une première surface opposée, et des parois latérales qui sont de façon générale en continuité avec les parois latérales de la première couche isolante30 ( 2); un troisième circuit ( 6) placé sur la première surface de la seconde couche électriquement isolante ( 3), compre-

nant un ensemble de conducteurs, l'un au moins des conduc- teurs s'étendant sur la première surface de la seconde couche isolante ( 3) jusqu'à l'une des parois latérales de35 la seconde couche isolante; et au moins un conducteur élec-

17 trique ( 7, 8, 11) placé sur l'une au moins des parois laté-

rales du substrat ( 1) et des première et seconde couches électriquement isolantes ( 2, 3), interconnectant électri- quement les premier, second et troisième circuits ( 4, 5, 6).

2 Module selon la revendication 1, caractérisé en ce qu'il comprend un ensemble de conducteurs électriques

( 7, 8, 11) placés sur l'une au moins des parois latérales du substrat ( 1) et des première et seconde couches électri-

quement isolantes ( 2, 3).10 3 Module selon la revendication 2, caractérisé en ce qu'il comprend un composant électrique passif ( 9, 10)

monté sur une paroi latérale de l'une des première et seconde couches électriquement isolantes ( 2, 3), et connec- té à au moins deux des conducteurs électriques sur la paroi15 latérale.

4 Module selon la revendication 2 ou 3, caracté- risé en ce qu'il comprend une couche électriquement isolan-

te ( 15) placée sur la paroi latérale et recouvrant au moins une partie de l'ensemble de conducteurs électriques ( 7, 8,20 11) et le composant électrique passif éventuel ( 9, 10).

Module selon l'une quelconque des revendica- tions 1-4, caractérisé en ce qu'il comprend au moins une électrode électriquement conductrice en saillie ( 16) qui est en contact avec un conducteur électrique ( 7, 11) placé sur la paroi latérale de l'une au moins des première et seconde couches électriquement isolantes ( 2, 3), et qui

s'étend à partir de la paroi latérale pour interconnecter électriquement le module à une autre structure, telle qu'un autre module.

6 Module selon la revendication 5, caractérisé en ce qu'il comprend une couche électriquement isolante ( 5)

placée sur la paroi latérale des première et seconde cou- ches électriquement isolantes ( 2, 3), recouvrant le conduc- teur électrique ( 7, 11) et laissant à nu au moins une élec-35 trode électriquement conductrice en saillie ( 16).

7 Module selon la revendication 1, caractérisé en ce qu'il comprend au moins un conducteur électrique ( 21)

placé sur la première surface de la seconde couche électri- quement isolante ( 3), et de façon caractéristique un ensem- 5 ble de conducteurs électriques ( 21) placés sur la première surface de la seconde couche électriquement isolante ( 3).

8 Module selon l'une quelconque des revendica- tions 2, 3, 4 ou 7, caractérisé en ce que l'ensemble de

conducteurs électriques ( 7, 8, 11) comprend un conducteur10 de signal ( 8) et au moins un conducteur de masse ( 11) formant ensemble une ligne à fente.

9 Module selon l'une quelconque des revendica- tions 2, 3, 4 ou 7, caractérisé en ce qu'il comprend au

moins un conducteur de signal ( 8) et deux conducteurs de15 masse ( 11) placés sur des côtés opposés du conducteur de signal et formant ensemble un guide d'ondes plan.

Module selon l'une quelconque des revendica- tions précédentes, caractérisé en ce qu'il comprend une électrode de masse ( 25) qui est placée sur la seconde

surface du substrat semiconducteur ( 1).

11 Module selon l'une quelconque des revendica- tions précédentes, caractérisé en ce que le substrat semi-

conducteur ( 1) est choisi dans le groupe comprenant le silicium, l'arséniure de gallium et le phosphure d'indium.