JP2003249731A - 同軸線路構造を有するプリント配線基板およびその製造方法 - Google Patents
同軸線路構造を有するプリント配線基板およびその製造方法Info
- Publication number
- JP2003249731A JP2003249731A JP2002047765A JP2002047765A JP2003249731A JP 2003249731 A JP2003249731 A JP 2003249731A JP 2002047765 A JP2002047765 A JP 2002047765A JP 2002047765 A JP2002047765 A JP 2002047765A JP 2003249731 A JP2003249731 A JP 2003249731A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- coaxial
- wiring board
- coaxial line
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】
【課題】 プリント配線基板内の配線構造として同軸線
路を採用し、配線から生じる電磁界を同軸シールド構造
の内部に閉じこめることにより、配線間の信号クロスト
ークおよび外来雑音に対する耐性を飛躍的に高めること
を目指す。 【解決手段】 信号線１の周囲が絶縁層２で取り囲まれ
ており、その絶縁層２の外側をシールド電極３で覆うこ
とで、それぞれ同軸線路４が形成されている。そして、
隣り合う各同軸線路４は、シールド電極３の構成材によ
る連結部５を介して相互に接続されて、平面状に形成さ
れる。
路を採用し、配線から生じる電磁界を同軸シールド構造
の内部に閉じこめることにより、配線間の信号クロスト
ークおよび外来雑音に対する耐性を飛躍的に高めること
を目指す。 【解決手段】 信号線１の周囲が絶縁層２で取り囲まれ
ており、その絶縁層２の外側をシールド電極３で覆うこ
とで、それぞれ同軸線路４が形成されている。そして、
隣り合う各同軸線路４は、シールド電極３の構成材によ
る連結部５を介して相互に接続されて、平面状に形成さ
れる。
Description
【０００１】
【発明が属する技術分野】この発明は、電子情報通信シ
ステムの実装系で用いられる高密度プリント配線基板に
関するものであり、信号線として同軸線路構造を備え、
低クロストーク特性および高い雑音耐性を得ることがで
きる同軸線路構造を有するプリント配線基板およびその
製造方法に関するものである。
ステムの実装系で用いられる高密度プリント配線基板に
関するものであり、信号線として同軸線路構造を備え、
低クロストーク特性および高い雑音耐性を得ることがで
きる同軸線路構造を有するプリント配線基板およびその
製造方法に関するものである。
【０００２】
【従来の技術】近来の電子情報通信システムにおいて
は、当該システムにおいて扱われる信号周波数がより高
周波化されており、これに加えて高密度実装化が進展し
ている。このような高周波化、並びに高密度実装化の進
展に伴い、信号伝達線路間における信号クロストークお
よび信号伝達線路から輻射されるノイズまたは外来ノイ
ズの対策がきわめて重要な課題となっている。
は、当該システムにおいて扱われる信号周波数がより高
周波化されており、これに加えて高密度実装化が進展し
ている。このような高周波化、並びに高密度実装化の進
展に伴い、信号伝達線路間における信号クロストークお
よび信号伝達線路から輻射されるノイズまたは外来ノイ
ズの対策がきわめて重要な課題となっている。
【０００３】そこで、前記した電子情報通信システムの
実装系で用いられる高密度プリント配線基板において
は、前記したノイズ対策として、信号線パターンに隣接
させてダミーの配線パターンを施し、当該ダミーの配線
パターンに対して電源ラインまたは接地ライン等の基準
電位を印加する手段が提案されている。また、信号伝達
線路間において発生するクロストークは、両者の線路間
における静電容量に起因するものであるため、その対策
として信号線間の間隔を広くする、または信号線の線幅
を互いに狭くする等の対処も考えられている。
実装系で用いられる高密度プリント配線基板において
は、前記したノイズ対策として、信号線パターンに隣接
させてダミーの配線パターンを施し、当該ダミーの配線
パターンに対して電源ラインまたは接地ライン等の基準
電位を印加する手段が提案されている。また、信号伝達
線路間において発生するクロストークは、両者の線路間
における静電容量に起因するものであるため、その対策
として信号線間の間隔を広くする、または信号線の線幅
を互いに狭くする等の対処も考えられている。
【０００４】
【発明が解決しようとする課題】しかしながら、前記し
た電子情報通信システムの実装系で用いられる高密度プ
リント配線基板においては、信号線路構造として、一般
的にストリップ線路またはマイクロストリップ線路が用
いられている。このようなストリップ線路またはマイク
ロストリップ線路の配線構造においては、配線から発生
する電磁界がグランド面に沿って横に広がっているため
に、配線間の信号クロストークおよび外来雑音の影響に
対して、十分な遮断特性を備えることは本質的に困難で
あった。
た電子情報通信システムの実装系で用いられる高密度プ
リント配線基板においては、信号線路構造として、一般
的にストリップ線路またはマイクロストリップ線路が用
いられている。このようなストリップ線路またはマイク
ロストリップ線路の配線構造においては、配線から発生
する電磁界がグランド面に沿って横に広がっているため
に、配線間の信号クロストークおよび外来雑音の影響に
対して、十分な遮断特性を備えることは本質的に困難で
あった。
【０００５】この発明は、前記したような技術的な問題
点に着目してなされたものであり、プリント配線基板内
の配線構造として同軸線路構造を採用し、配線から生じ
る電磁界を同軸シールド構造の内部に閉じこめることに
より、配線間の信号クロストークおよび外来雑音に対す
る耐性を飛躍的に向上させることができるプリント配線
基板およびその製造方法を提供することを課題とするも
のである。
点に着目してなされたものであり、プリント配線基板内
の配線構造として同軸線路構造を採用し、配線から生じ
る電磁界を同軸シールド構造の内部に閉じこめることに
より、配線間の信号クロストークおよび外来雑音に対す
る耐性を飛躍的に向上させることができるプリント配線
基板およびその製造方法を提供することを課題とするも
のである。
【０００６】加えて、この発明においては、前記した構
成のプリント配線基板を製造するにあたり、同軸線路上
の特性インピーダンスを容易に調整する手法を提供する
ものであり、これにより、非常に高い信号周波数（例え
ば数百ＧＨｚ以上）まで安定した伝送特性を有する配線
基板を提供することを課題とするものである。
成のプリント配線基板を製造するにあたり、同軸線路上
の特性インピーダンスを容易に調整する手法を提供する
ものであり、これにより、非常に高い信号周波数（例え
ば数百ＧＨｚ以上）まで安定した伝送特性を有する配線
基板を提供することを課題とするものである。
【０００７】
【課題を解決するための手段】前記した課題を解決する
ためになされたこの発明にかかる同軸線路構造を有する
プリント配線基板は、信号線の周りを絶縁層で取り囲
み、その外側をシールド電極で覆った同軸線路構造を有
し、隣り合う同軸線路が前記シールド電極の構成材によ
る連結部を介して相互に接続された構成とされる。
ためになされたこの発明にかかる同軸線路構造を有する
プリント配線基板は、信号線の周りを絶縁層で取り囲
み、その外側をシールド電極で覆った同軸線路構造を有
し、隣り合う同軸線路が前記シールド電極の構成材によ
る連結部を介して相互に接続された構成とされる。
【０００８】この場合、好ましい１つの実施の形態にお
いては、各同軸線路を構成するシールド電極の各一面
と、前記連結部とが平面状に形成され、当該平面状に形
成された面にコア基板が積層された構成とされる。
いては、各同軸線路を構成するシールド電極の各一面
と、前記連結部とが平面状に形成され、当該平面状に形
成された面にコア基板が積層された構成とされる。
【０００９】一方、前記した構成の同軸線路構造を有す
るプリント配線基板を製造する１つの好ましい方法にお
いては、両面に薄膜の金属層を貼り合わせてなる絶縁層
における一方の面の金属層の一部を残して、信号線とな
る金属配線パターンをエッチングにより形成する工程
と、前記絶縁層における信号線が形成された面に対し
て、片面に金属層を貼り合わせてなる絶縁層の絶縁面を
積層する工程と、前記信号線をほぼ中央にして、一方の
金属層から他方の金属層に達するように、それぞれ溝加
工を施す工程と、少なくとも前記溝加工を施した部分に
対して金属メッキを実行することで、前記信号線を取り
囲んだ絶縁層の外側をシールド電極で覆った同軸線路構
造を形成する工程とを順次実行するようになされる。
るプリント配線基板を製造する１つの好ましい方法にお
いては、両面に薄膜の金属層を貼り合わせてなる絶縁層
における一方の面の金属層の一部を残して、信号線とな
る金属配線パターンをエッチングにより形成する工程
と、前記絶縁層における信号線が形成された面に対し
て、片面に金属層を貼り合わせてなる絶縁層の絶縁面を
積層する工程と、前記信号線をほぼ中央にして、一方の
金属層から他方の金属層に達するように、それぞれ溝加
工を施す工程と、少なくとも前記溝加工を施した部分に
対して金属メッキを実行することで、前記信号線を取り
囲んだ絶縁層の外側をシールド電極で覆った同軸線路構
造を形成する工程とを順次実行するようになされる。
【００１０】また、前記した構成の同軸線路構造を有す
るプリント配線基板を製造する他の好ましい方法におい
ては、両面に薄膜の金属層を貼り合わせてなる絶縁層に
おける一方の面の金属層の一部を残して、信号線となる
金属配線パターンをエッチングにより形成する工程と、
前記絶縁層における信号線が形成された面に対して、片
面に金属層を貼り合わせてなる絶縁層の絶縁面を積層す
る工程と、前記いずれか一方の絶縁層に貼り合わされた
金属層に対して、コア基板を積層する工程と、前記信号
線をほぼ中央にして、コア基板の積層側とは反対面か
ら、前記コア基板を積層した金属層に達するように、そ
れぞれ溝加工を施す工程と、少なくとも前記溝加工を施
した部分に対して金属メッキを実行することで、前記信
号線を取り囲んだ絶縁層の外側をシールド電極で覆った
同軸線路構造を形成する工程とを順次実行するようにな
される。
るプリント配線基板を製造する他の好ましい方法におい
ては、両面に薄膜の金属層を貼り合わせてなる絶縁層に
おける一方の面の金属層の一部を残して、信号線となる
金属配線パターンをエッチングにより形成する工程と、
前記絶縁層における信号線が形成された面に対して、片
面に金属層を貼り合わせてなる絶縁層の絶縁面を積層す
る工程と、前記いずれか一方の絶縁層に貼り合わされた
金属層に対して、コア基板を積層する工程と、前記信号
線をほぼ中央にして、コア基板の積層側とは反対面か
ら、前記コア基板を積層した金属層に達するように、そ
れぞれ溝加工を施す工程と、少なくとも前記溝加工を施
した部分に対して金属メッキを実行することで、前記信
号線を取り囲んだ絶縁層の外側をシールド電極で覆った
同軸線路構造を形成する工程とを順次実行するようにな
される。
【００１１】この場合、前記したいずれの製造方法を採
用するにしても、前記各絶縁層に、エポキシ系樹脂、Ｐ
ＥＥＫ系樹脂、液晶ポリマー系樹脂、ポリイミド系樹
脂、もしくはテフロン系樹脂のいずれかによるプリプレ
グを用いることが望ましい。また、前記絶縁層に貼り合
わされる金属層としては、好ましくは、銅箔が用いられ
る。
用するにしても、前記各絶縁層に、エポキシ系樹脂、Ｐ
ＥＥＫ系樹脂、液晶ポリマー系樹脂、ポリイミド系樹
脂、もしくはテフロン系樹脂のいずれかによるプリプレ
グを用いることが望ましい。また、前記絶縁層に貼り合
わされる金属層としては、好ましくは、銅箔が用いられ
る。
【００１２】そして、前記した溝加工を施す手段として
はレーザービームの照射による加工手段を好適に採用す
ることができ、また、当該溝加工を施した部分になされ
る金属メッキとしては、銅メッキを好適に採用すること
ができる。
はレーザービームの照射による加工手段を好適に採用す
ることができ、また、当該溝加工を施した部分になされ
る金属メッキとしては、銅メッキを好適に採用すること
ができる。
【００１３】さらに、この発明にかかる同軸線路構造を
有するプリント配線基板の製造方法においては、前記信
号線となる金属配線パターンの延長方向に直交する断面
形状がほぼ矩形状になされ、断面矩形状における金属配
線パターンの幅および厚さを相互に制御することによ
り、前記同軸線路の特性インピーダンスを定めるように
なされる。
有するプリント配線基板の製造方法においては、前記信
号線となる金属配線パターンの延長方向に直交する断面
形状がほぼ矩形状になされ、断面矩形状における金属配
線パターンの幅および厚さを相互に制御することによ
り、前記同軸線路の特性インピーダンスを定めるように
なされる。
【００１４】前記した製造方法を採用することにより得
られるこの発明にかかるプリント配線基板によると、信
号線の周囲が絶縁材料で取り囲まれ、さらに絶縁材料の
周囲が金属箔によるシールド電極により包囲されて同軸
線路構造になされる。そして、各同軸線路構造は、絶縁
材料を構成するプリプレグに予め貼り合わされた金属箔
による連結部を介して相互に並列状態に接続された構成
とされる。この場合、必要に応じてさらにコア基板をホ
ットプレス等の手段で積層することで、配線基板に対し
て強度を持たせることができる。
られるこの発明にかかるプリント配線基板によると、信
号線の周囲が絶縁材料で取り囲まれ、さらに絶縁材料の
周囲が金属箔によるシールド電極により包囲されて同軸
線路構造になされる。そして、各同軸線路構造は、絶縁
材料を構成するプリプレグに予め貼り合わされた金属箔
による連結部を介して相互に並列状態に接続された構成
とされる。この場合、必要に応じてさらにコア基板をホ
ットプレス等の手段で積層することで、配線基板に対し
て強度を持たせることができる。
【００１５】したがって、前記した構成による配線基板
によると、配線基板上に形成される各信号線間のクロス
トークおよび外来雑音に対する耐性を飛躍的に向上させ
ることができる。
によると、配線基板上に形成される各信号線間のクロス
トークおよび外来雑音に対する耐性を飛躍的に向上させ
ることができる。
【００１６】そして、信号線となる金属配線パターンを
ほぼ中央に配して接合される第１と第２の絶縁層の素材
として同一材料を利用することにより、信号線の周りを
同一の絶縁材料で取り囲むことができる。したがって、
線路の延長方向において、均一なインピーダンス特性を
有する同軸線路構造を得ることができ、これにより、非
常に高い周波数まで安定した伝送特性を有する配線基板
を得ることが可能となる。
ほぼ中央に配して接合される第１と第２の絶縁層の素材
として同一材料を利用することにより、信号線の周りを
同一の絶縁材料で取り囲むことができる。したがって、
線路の延長方向において、均一なインピーダンス特性を
有する同軸線路構造を得ることができ、これにより、非
常に高い周波数まで安定した伝送特性を有する配線基板
を得ることが可能となる。
【００１７】さらに、前記した製造方法を採用した場合
においては、信号線となる金属配線パターンは、プリプ
レグに予め貼り合わせる金属箔の厚さを適宜選定すると
共に、後述するようにビアフィリング用金属メッキ工程
におけるメッキ厚を制御することにより、同軸線路の特
性インピーダンスを適性に定めることができる。同様に
前記した製造方法を採用した場合においては、エッチン
グにより成形される線幅を適性に制御することにより、
同じく同軸線路の特性インピーダンスを適性に定めるこ
とが可能となる。
においては、信号線となる金属配線パターンは、プリプ
レグに予め貼り合わせる金属箔の厚さを適宜選定すると
共に、後述するようにビアフィリング用金属メッキ工程
におけるメッキ厚を制御することにより、同軸線路の特
性インピーダンスを適性に定めることができる。同様に
前記した製造方法を採用した場合においては、エッチン
グにより成形される線幅を適性に制御することにより、
同じく同軸線路の特性インピーダンスを適性に定めるこ
とが可能となる。
【００１８】
【発明の実施の形態】以下、この発明にかかる同軸線路
構造を有するプリント配線基板について、図に示す実施
の形態に基づいて説明する。図１にはこの発明の実施例
として、３本の同軸線路が並んだ状態の配線基板におい
て、その前後の端部を破断した状態の斜視図が示されて
いる。図１に示すように、信号線１の周囲が絶縁層２で
取り囲まれており、その絶縁層２の外側をシールド電極
３で覆うことで、それぞれ同軸線路４が形成されてい
る。
構造を有するプリント配線基板について、図に示す実施
の形態に基づいて説明する。図１にはこの発明の実施例
として、３本の同軸線路が並んだ状態の配線基板におい
て、その前後の端部を破断した状態の斜視図が示されて
いる。図１に示すように、信号線１の周囲が絶縁層２で
取り囲まれており、その絶縁層２の外側をシールド電極
３で覆うことで、それぞれ同軸線路４が形成されてい
る。
【００１９】そして、隣り合う各同軸線路４は、各同軸
線路を構成するシールド電極３の各一面（図１において
は同軸線路の各底面）が、シールド電極３の構成材によ
る連結部５を介して相互に接続されて、平面状に形成さ
れている。なお、図１には示されていないが、同軸線路
４の各底面と前記連結部５とにより平面状に形成された
下側面に、後述するようにコア基板を積層することによ
り、プリント配線基板の強度を増加させることもでき
る。
線路を構成するシールド電極３の各一面（図１において
は同軸線路の各底面）が、シールド電極３の構成材によ
る連結部５を介して相互に接続されて、平面状に形成さ
れている。なお、図１には示されていないが、同軸線路
４の各底面と前記連結部５とにより平面状に形成された
下側面に、後述するようにコア基板を積層することによ
り、プリント配線基板の強度を増加させることもでき
る。
【００２０】図２には、図１に示された１つの同軸線路
４を、長手方向に直交する方向で切断した状態の断面図
が示されている。ここで、ｗは信号線１の幅、ｔは信号
線厚、ｇは信号線１とシールド電極３の横方向の間隔、
ｂはシールド電極３の上下間隔、ｃは信号線１とシール
ド電極３の縦方向の間隔を示している。
４を、長手方向に直交する方向で切断した状態の断面図
が示されている。ここで、ｗは信号線１の幅、ｔは信号
線厚、ｇは信号線１とシールド電極３の横方向の間隔、
ｂはシールド電極３の上下間隔、ｃは信号線１とシール
ド電極３の縦方向の間隔を示している。
【００２１】ここで、Ｂ．Ｃ．Ｗadell 著の文献「Ｔra
nsmission Ｌine Ｈandbook 」Ａrtech Ｈouse Ｐubli
sher，1991年によると、図２に示す構成において、ｂ＝
２ｃ＋ｔの場合としての、上下が対称の断面構造となる
同軸線路の特性インピーダンスＺ0 は、次の数式で表さ
れる。なお、εr は、絶縁層２を構成する絶縁体の比誘
電率である。
nsmission Ｌine Ｈandbook 」Ａrtech Ｈouse Ｐubli
sher，1991年によると、図２に示す構成において、ｂ＝
２ｃ＋ｔの場合としての、上下が対称の断面構造となる
同軸線路の特性インピーダンスＺ0 は、次の数式で表さ
れる。なお、εr は、絶縁層２を構成する絶縁体の比誘
電率である。
【００２２】
【数１】
【００２３】したがって、例えばεr ＝３．８の絶縁体
を用いて、ｗ＝５５μｍ、ｔ＝３６μｍ、ｇ＝１００μ
ｍ、ｂ＝２３６μｍとすれば、特性インピーダンスＺ0
は、４９．３Ωと計算することができる。
を用いて、ｗ＝５５μｍ、ｔ＝３６μｍ、ｇ＝１００μ
ｍ、ｂ＝２３６μｍとすれば、特性インピーダンスＺ0
は、４９．３Ωと計算することができる。
【００２４】図３は、前記した構成の同軸線路構造を有
するプリント配線基板を得る場合の製造方法を順に説明
するプロセスフロー図である。なお、図２に示すように
前記した寸法関係が、ｂ＝２ｃ＋ｔの場合は、同軸線路
の上下が対称の断面構造となるが、次に述べる作製方法
においては、同軸線路の上下は対称とならず、信号線が
若干下方にずれた構造となる。そして、図３において
は、絶縁層としてエポキシ系プリプレグを用い、コア基
板を併用した場合について説明する。
するプリント配線基板を得る場合の製造方法を順に説明
するプロセスフロー図である。なお、図２に示すように
前記した寸法関係が、ｂ＝２ｃ＋ｔの場合は、同軸線路
の上下が対称の断面構造となるが、次に述べる作製方法
においては、同軸線路の上下は対称とならず、信号線が
若干下方にずれた構造となる。そして、図３において
は、絶縁層としてエポキシ系プリプレグを用い、コア基
板を併用した場合について説明する。
【００２５】最初に（ａ）として示すように、金属層と
しての銅箔１２，１３を両面に貼り合わせたエポキシ系
銅貼り両面プリプレグ１１を用意する。そして、（ｂ）
に示すように、このプリプレグ１１の下面に貼り合わせ
た銅箔１３の一部を残して、化学エッチングにより前記
した同軸線路の信号線１となる銅配線パターン１３ａを
形成する。そして、図３には示していないが、ドリルま
たはレーザーにより、信号線１の引き出し部を構成する
ビアホールを、例えば同軸線路の端部となる部分に形成
した後、その全面に銅メッキを実施する。なお、前記し
たエッチング工程は、プラズマエッチングを用いてもよ
い。
しての銅箔１２，１３を両面に貼り合わせたエポキシ系
銅貼り両面プリプレグ１１を用意する。そして、（ｂ）
に示すように、このプリプレグ１１の下面に貼り合わせ
た銅箔１３の一部を残して、化学エッチングにより前記
した同軸線路の信号線１となる銅配線パターン１３ａを
形成する。そして、図３には示していないが、ドリルま
たはレーザーにより、信号線１の引き出し部を構成する
ビアホールを、例えば同軸線路の端部となる部分に形成
した後、その全面に銅メッキを実施する。なお、前記し
たエッチング工程は、プラズマエッチングを用いてもよ
い。
【００２６】続いて、（ｃ）として示すように金属層と
しての銅箔１６を片面にのみ貼り合わせたエポキシ系銅
貼り片面プリプレグ１５を用意して、プロセス（ｂ）で
パターン形成されたプリプレグ１１の面に対して、プリ
プレグ１５の面をホットプレス加工により積層する。こ
れにより、信号線として機能する銅配線パターン１３ａ
は、ストリップライン線路構造となる。
しての銅箔１６を片面にのみ貼り合わせたエポキシ系銅
貼り片面プリプレグ１５を用意して、プロセス（ｂ）で
パターン形成されたプリプレグ１１の面に対して、プリ
プレグ１５の面をホットプレス加工により積層する。こ
れにより、信号線として機能する銅配線パターン１３ａ
は、ストリップライン線路構造となる。
【００２７】そして、以上のようにして積層されたプリ
プレグに貼り合わされた前記銅箔１６に対して、（ｄ）
に示すようにエポキシ系コア基板１８をホットプレスに
より積層する。続いて、（ｅ）に示すように信号線とし
て機能する銅配線パターン１３ａをほぼ中央にして、コ
ア基板１８の積層側とは反対面から、コア基板を１８積
層した金属層１６に達するように、それぞれ溝加工を施
し、縦溝２０を形成する。
プレグに貼り合わされた前記銅箔１６に対して、（ｄ）
に示すようにエポキシ系コア基板１８をホットプレスに
より積層する。続いて、（ｅ）に示すように信号線とし
て機能する銅配線パターン１３ａをほぼ中央にして、コ
ア基板１８の積層側とは反対面から、コア基板を１８積
層した金属層１６に達するように、それぞれ溝加工を施
し、縦溝２０を形成する。
【００２８】この時の溝加工は、好ましくはレーザービ
ームの照射により実行される。また図には示されていな
いが、この時、信号線１の引き出し部となるビアホール
を、適宜ドリルまたはレーザービームにより形成する。
そして、最終的にプロセス（ｅ）で加工した各縦溝２０
および前記ビアホールを含めて全面に銅メッキを施すこ
とにより、（ｆ）として示すように各縦溝２０の壁面に
対しても、シールド電極２２が形成される。
ームの照射により実行される。また図には示されていな
いが、この時、信号線１の引き出し部となるビアホール
を、適宜ドリルまたはレーザービームにより形成する。
そして、最終的にプロセス（ｅ）で加工した各縦溝２０
および前記ビアホールを含めて全面に銅メッキを施すこ
とにより、（ｆ）として示すように各縦溝２０の壁面に
対しても、シールド電極２２が形成される。
【００２９】斯くして、（ｆ）に示すように信号線１の
周りを絶縁層２で取り囲み、その外側をシールド電極３
（２２）で覆った同軸線路構造を備えたプリント配線基
板を得ることができる。なお、この図３に示したプロセ
スフローにおいては、エポキシ系コア基板１８をホット
プレスにより積層する工程が実施されるが、コア基板１
８が不必要である場合には、当然ながら（ｄ）として示
すプロセスは省略される。
周りを絶縁層２で取り囲み、その外側をシールド電極３
（２２）で覆った同軸線路構造を備えたプリント配線基
板を得ることができる。なお、この図３に示したプロセ
スフローにおいては、エポキシ系コア基板１８をホット
プレスにより積層する工程が実施されるが、コア基板１
８が不必要である場合には、当然ながら（ｄ）として示
すプロセスは省略される。
【００３０】前記した溝加工および加工された縦溝２０
へのメッキ工程については、例えば特開平１０−６５３
１３に開示されているが、この時に利用されるレーザー
としては、できるだけ波長の短いものが望ましく、例え
ばＣＯ2 レーザー、ＹＡＢレーザー、エキシマレーザー
などを好適に利用することができる。ただし、ＣＯ2レ
ーザーにおいては、加工時に発生する熱が問題となるた
め、冷却方法の改善、加工スピードの最適化などの対策
が必要である。
へのメッキ工程については、例えば特開平１０−６５３
１３に開示されているが、この時に利用されるレーザー
としては、できるだけ波長の短いものが望ましく、例え
ばＣＯ2 レーザー、ＹＡＢレーザー、エキシマレーザー
などを好適に利用することができる。ただし、ＣＯ2レ
ーザーにおいては、加工時に発生する熱が問題となるた
め、冷却方法の改善、加工スピードの最適化などの対策
が必要である。
【００３１】また、ここで用いる絶縁層は、レーザー加
工性に優れたものが望まれ、さらに、誘電体として低誘
電率性と低誘電損失性も合わせて望まれる。前記した実
施例のようにエポキシ系樹脂を用いることも好ましい
が、これは、若干誘電損失が大きい。このために、誘電
損失が低いものとする場合には、ＰＥＥＫ（ポリエーテ
ルエーテルケトン）系樹脂、液晶ポリマー系樹脂、ポリ
イミド系樹脂、テフロン（登録商標）系樹脂などを選択
するのが望ましい。
工性に優れたものが望まれ、さらに、誘電体として低誘
電率性と低誘電損失性も合わせて望まれる。前記した実
施例のようにエポキシ系樹脂を用いることも好ましい
が、これは、若干誘電損失が大きい。このために、誘電
損失が低いものとする場合には、ＰＥＥＫ（ポリエーテ
ルエーテルケトン）系樹脂、液晶ポリマー系樹脂、ポリ
イミド系樹脂、テフロン（登録商標）系樹脂などを選択
するのが望ましい。
【００３２】なお、図３に示したプロセスフローにおい
ては、信号線が若干下方にずれた構造になされるが、同
軸線路の上下が対称の断面構造とする場合においては、
互いに接合される各プリプレグ１１および１５の厚さを
適宜調整すればよい。
ては、信号線が若干下方にずれた構造になされるが、同
軸線路の上下が対称の断面構造とする場合においては、
互いに接合される各プリプレグ１１および１５の厚さを
適宜調整すればよい。
【００３３】次に図４には、より具体的な実施例とし
て、極低温デバイスのテスト評価システムで用いること
を目的として設計された同軸配線プリント基板の信号線
パターンの一例を示している。ここでは、基板の上下端
および左側端に沿って、例えば同軸ケーブルに接続され
るビアホール３２が形成されており、基板の右側端の近
傍における正方形の領域にＢＧＡソケットの電極端子３
１（端子数４０）が設けられている。
て、極低温デバイスのテスト評価システムで用いること
を目的として設計された同軸配線プリント基板の信号線
パターンの一例を示している。ここでは、基板の上下端
および左側端に沿って、例えば同軸ケーブルに接続され
るビアホール３２が形成されており、基板の右側端の近
傍における正方形の領域にＢＧＡソケットの電極端子３
１（端子数４０）が設けられている。
【００３４】そして、各ビアホール３２からＢＧＡソケ
ットの各電極端子３１に対して、同軸線路４が配列され
ている。そして、この同軸線路４は曲げ部分でのインピ
ーダンス変動を押さえるために、最大曲げ角度を４５度
に抑えて、パターン設計されている。
ットの各電極端子３１に対して、同軸線路４が配列され
ている。そして、この同軸線路４は曲げ部分でのインピ
ーダンス変動を押さえるために、最大曲げ角度を４５度
に抑えて、パターン設計されている。
【００３５】図５には、図４に示した設計パターンに基
づいて作製された同軸配線プリント基板に関して、同軸
線路４上を含む各箇所の特性インピーダンスの分布を測
定評価した結果が示されている。この測定は、ＴＤＲ
（Ｔime Ｄomain Ｒeflectometry）法により、インピー
ダンス表示機能を有するＴＤＲデジタルサンプリングオ
シロスコープを用いて実施された。なお、図５における
縦軸は特性インピーダンス（Ｃharacteristic impedanc
e(Ω))を示しており、横軸は時間（Ｔime(ps))を示して
いる。
づいて作製された同軸配線プリント基板に関して、同軸
線路４上を含む各箇所の特性インピーダンスの分布を測
定評価した結果が示されている。この測定は、ＴＤＲ
（Ｔime Ｄomain Ｒeflectometry）法により、インピー
ダンス表示機能を有するＴＤＲデジタルサンプリングオ
シロスコープを用いて実施された。なお、図５における
縦軸は特性インピーダンス（Ｃharacteristic impedanc
e(Ω))を示しており、横軸は時間（Ｔime(ps))を示して
いる。
【００３６】図５の左からＳＭＡコネクター部分から同
軸ケーブル部分に至る部分（Ｃoaxial cable）、同軸ケ
ーブルとケーブルハンダ付け部分（Ｓoldered joint pa
rt）、基板内の同軸線路部分（Ｃoaxial wiring boad p
art)、開放端部分（Ｏpen)の順番に、それぞれのインピ
ーダンスの分布を読み取ることができる。これによると
信号線の平均インピーダンスは５０Ωである。
軸ケーブル部分に至る部分（Ｃoaxial cable）、同軸ケ
ーブルとケーブルハンダ付け部分（Ｓoldered joint pa
rt）、基板内の同軸線路部分（Ｃoaxial wiring boad p
art)、開放端部分（Ｏpen)の順番に、それぞれのインピ
ーダンスの分布を読み取ることができる。これによると
信号線の平均インピーダンスは５０Ωである。
【００３７】図６では、図４に示した基板に配列された
４０本すべての信号線について、同様に特性インピーダ
ンスを測定評価した結果が示されている。ここでは、実
線が同軸線路４における特性インピーダンス（Ｃharact
eristic impedance(Ω))、破線が同軸ケーブルと同軸配
線基板のハンダ付け部分のインピーダンス変動最大値
（Ｍaximum impedance value of connected part）を示
している。そして、図６における横軸は、４０本の信号
線に対して便宜的にそれぞれ付されたライン番号（Ｌin
e Ｎo.）を示している。これによると、実線で結んだ特
性インピーダンスは、５０Ω±１０％の範囲に制御され
ていることが判る。なお、３５番の信号線は、入力端子
で短絡状態であった。
４０本すべての信号線について、同様に特性インピーダ
ンスを測定評価した結果が示されている。ここでは、実
線が同軸線路４における特性インピーダンス（Ｃharact
eristic impedance(Ω))、破線が同軸ケーブルと同軸配
線基板のハンダ付け部分のインピーダンス変動最大値
（Ｍaximum impedance value of connected part）を示
している。そして、図６における横軸は、４０本の信号
線に対して便宜的にそれぞれ付されたライン番号（Ｌin
e Ｎo.）を示している。これによると、実線で結んだ特
性インピーダンスは、５０Ω±１０％の範囲に制御され
ていることが判る。なお、３５番の信号線は、入力端子
で短絡状態であった。
【００３８】次に同軸配線構造に関して、その電気特性
を求めるために、図７に示すように長さｌ＝１０００μ
ｍの評価用３次元対称同軸線路モデルにより、ＴＭＬ
（Ｔransmission Ｌine Ｍatrix ）法により電磁界解析
を行った。用いた基本パラメータの数値は、εr ＝３．
８、信号線幅ｗ＝１００μｍ、信号線厚ｔ＝３６μｍ、
信号線と左右シールド壁の距離ｇ＝１００μｍ、信号線
と上下シールド壁の距離ｃ＝１００μｍである。
を求めるために、図７に示すように長さｌ＝１０００μ
ｍの評価用３次元対称同軸線路モデルにより、ＴＭＬ
（Ｔransmission Ｌine Ｍatrix ）法により電磁界解析
を行った。用いた基本パラメータの数値は、εr ＝３．
８、信号線幅ｗ＝１００μｍ、信号線厚ｔ＝３６μｍ、
信号線と左右シールド壁の距離ｇ＝１００μｍ、信号線
と上下シールド壁の距離ｃ＝１００μｍである。
【００３９】図８は、信号線１の相対的位置を図７に比
べて左右ｘ方向に10μｍづつ変位させた時の特性インピ
ーダンスの値を求めた結果である。また、図９は、信号
線の相対的位置を図７に比べて上下ｙ方向に10μｍづつ
変位させた時の特性インピーダンスの値を求めた結果で
ある。なお、図８および図９において、縦軸は共に特性
インピーダンス（Ｃharacteristic impedance(Ω))を示
しており、また横軸は共に図７に示すモデルに比較した
信号線１の変位量（Ｓhift of signal conductor（μ
ｍ))を示している。
べて左右ｘ方向に10μｍづつ変位させた時の特性インピ
ーダンスの値を求めた結果である。また、図９は、信号
線の相対的位置を図７に比べて上下ｙ方向に10μｍづつ
変位させた時の特性インピーダンスの値を求めた結果で
ある。なお、図８および図９において、縦軸は共に特性
インピーダンス（Ｃharacteristic impedance(Ω))を示
しており、また横軸は共に図７に示すモデルに比較した
信号線１の変位量（Ｓhift of signal conductor（μ
ｍ))を示している。
【００４０】図８および図９に示す特性から理解できる
ように、対称同軸線路に対して信号線１が４０μｍ変位
しても、特性インピーダンスの変化は、５％の範囲内で
ある。したがって、信号線１の位置のズレは、特性イン
ピーダンスへの影響が小さいことが判る。
ように、対称同軸線路に対して信号線１が４０μｍ変位
しても、特性インピーダンスの変化は、５％の範囲内で
ある。したがって、信号線１の位置のズレは、特性イン
ピーダンスへの影響が小さいことが判る。
【００４１】次に図１０は、信号線幅ｗを１００μｍか
ら１０μｍづつ狭めた時の特性インピーダンスの値を求
めた結果である。ここで図１０の縦軸は、同様に特性イ
ンピーダンス（Ｃharacteristic impedance(Ω))を示し
ており、また横軸は信号線幅（Ｗidth Ｗ（μｍ））を
示している。これによると信号線幅ｗの変動は、特性イ
ンピーダンスへの影響が大きい。また、図７に示したモ
デルにおいて、ｗ＝５５μｍにすれば特性インピーダン
スが５０Ωとなることが判る。
ら１０μｍづつ狭めた時の特性インピーダンスの値を求
めた結果である。ここで図１０の縦軸は、同様に特性イ
ンピーダンス（Ｃharacteristic impedance(Ω))を示し
ており、また横軸は信号線幅（Ｗidth Ｗ（μｍ））を
示している。これによると信号線幅ｗの変動は、特性イ
ンピーダンスへの影響が大きい。また、図７に示したモ
デルにおいて、ｗ＝５５μｍにすれば特性インピーダン
スが５０Ωとなることが判る。
【００４２】したがって、特性インピーダンスの設計値
を再現性よく実現するためには、信号線幅を一定に制御
して、製造する必要がある。そのためには、図３（ｂ）
のエッチング工程において、エッチング用レジストパタ
ーン形成精度、エッチング時の加工精度などを向上させ
る必要がある。換言すれば、この発明にかかる製造方法
を採用した場合においては、エッチングにより成形され
る配線パターン１３ａの線幅を適性に制御することによ
り、同軸線路の特性インピーダンスを適性に定めること
が可能となる。
を再現性よく実現するためには、信号線幅を一定に制御
して、製造する必要がある。そのためには、図３（ｂ）
のエッチング工程において、エッチング用レジストパタ
ーン形成精度、エッチング時の加工精度などを向上させ
る必要がある。換言すれば、この発明にかかる製造方法
を採用した場合においては、エッチングにより成形され
る配線パターン１３ａの線幅を適性に制御することによ
り、同軸線路の特性インピーダンスを適性に定めること
が可能となる。
【００４３】図１１は、信号線厚ｔを３６μｍを中心に
して変化させて時の特性インピーダンスの値を求めた結
果である。ここで、図１１の縦軸は同様に特性インピー
ダンス（Ｃharacteristic impedance(Ω))を示してお
り、また横軸は信号線厚（Ｔhickness ｔ（μｍ））を
示している。これによると、信号線厚ｔの変動は、特性
インピーダンスへの影響が大きい。
して変化させて時の特性インピーダンスの値を求めた結
果である。ここで、図１１の縦軸は同様に特性インピー
ダンス（Ｃharacteristic impedance(Ω))を示してお
り、また横軸は信号線厚（Ｔhickness ｔ（μｍ））を
示している。これによると、信号線厚ｔの変動は、特性
インピーダンスへの影響が大きい。
【００４４】したがって、特性インピーダンスの設計値
を再現性よく実現するためには、信号線厚ｔを一定に制
御して、製造する必要がある。そのためには図３（ｂ）
に示すプロセスで実行されるビアフィリング用銅メッキ
工程において、銅メッキ厚の制御を向上させる必要があ
る。換言すれば、この発明にかかる製造方法を採用した
場合においては、信号線となる金属配線パターンは、プ
リプレグに予め貼り合わせる金属箔の厚さを適宜選定す
ると共に、ビアフィリング用金属メッキのメッキ厚を適
性に制御することにより、同様に同軸線路の特性インピ
ーダンスを適性に定めることが可能となる。
を再現性よく実現するためには、信号線厚ｔを一定に制
御して、製造する必要がある。そのためには図３（ｂ）
に示すプロセスで実行されるビアフィリング用銅メッキ
工程において、銅メッキ厚の制御を向上させる必要があ
る。換言すれば、この発明にかかる製造方法を採用した
場合においては、信号線となる金属配線パターンは、プ
リプレグに予め貼り合わせる金属箔の厚さを適宜選定す
ると共に、ビアフィリング用金属メッキのメッキ厚を適
性に制御することにより、同様に同軸線路の特性インピ
ーダンスを適性に定めることが可能となる。
【００４５】最後に図１２は、絶縁材料の比誘電率εr
を３．８から減少させた時の特性インピーダンスの値を
求めた結果である。ここで、図１２の縦軸は同様に特性
インピーダンス（Ｃharacteristic impedance(Ω))を示
しており、また横軸は比誘電率（Ｒelative dielectric
constant)を示している。
を３．８から減少させた時の特性インピーダンスの値を
求めた結果である。ここで、図１２の縦軸は同様に特性
インピーダンス（Ｃharacteristic impedance(Ω))を示
しており、また横軸は比誘電率（Ｒelative dielectric
constant)を示している。
【００４６】図１２から理解できるように比誘電率εr
が小さくなると、特性インピーダンスが増大することが
判る。したがって、比誘電率の小さい絶縁材料を採用し
た場合には、信号線幅ｗおよびまたは信号線厚ｔの値を
より大きく設定することで、所望の特性インピーダンス
を得ることができる。
が小さくなると、特性インピーダンスが増大することが
判る。したがって、比誘電率の小さい絶縁材料を採用し
た場合には、信号線幅ｗおよびまたは信号線厚ｔの値を
より大きく設定することで、所望の特性インピーダンス
を得ることができる。
【００４７】
【発明の効果】以上の説明で明らかなように、この発明
にかかる製造方法によって得られるプリント配線基板に
よれば、プリント配線基板内の配線構造として同軸線路
が形成され、信号線から生じる電磁界が同軸シールド構
造の内部に閉じこめられるため、信号線間のクロストー
クおよび外来雑音に対する耐性を飛躍的に高めることが
できる。
にかかる製造方法によって得られるプリント配線基板に
よれば、プリント配線基板内の配線構造として同軸線路
が形成され、信号線から生じる電磁界が同軸シールド構
造の内部に閉じこめられるため、信号線間のクロストー
クおよび外来雑音に対する耐性を飛躍的に高めることが
できる。
【図１】３本の同軸線路が並んだ状態のこの発明にかか
る配線基板において、その前後の端部を破断した状態の
斜視図である。
る配線基板において、その前後の端部を破断した状態の
斜視図である。
【図２】図１に示された配線基板における１つの同軸線
路を、長手方向に直交する方向で切断した状態の断面図
である。
路を、長手方向に直交する方向で切断した状態の断面図
である。
【図３】同軸線路構造を有するプリント配線基板の製造
方法を説明するプロセスフロー図である。
方法を説明するプロセスフロー図である。
【図４】極低温デバイステスト評価システムに用いる同
軸配線プリント基板の信号線パターン例を示す平面図で
ある。
軸配線プリント基板の信号線パターン例を示す平面図で
ある。
【図５】図４に示す同軸配線プリント基板に関して、Ｔ
ＤＲ法により測定された信号線路上における特性インピ
ーダンスを示す特性図である。
ＤＲ法により測定された信号線路上における特性インピ
ーダンスを示す特性図である。
【図６】図４に示す同軸配線プリント基板における各信
号線に関して測定された特性インピーダンスを示す特性
図である。
号線に関して測定された特性インピーダンスを示す特性
図である。
【図７】ＴＬＭ法による電磁界解析を行うための評価用
３次元同軸線路モデルを示す斜視図である。
３次元同軸線路モデルを示す斜視図である。
【図８】図７に示すモデルに対して信号線の相対的位置
を左右に変位させた時のインピーダンス値の変化状態を
示す特性図である。
を左右に変位させた時のインピーダンス値の変化状態を
示す特性図である。
【図９】図７に示すモデルに対して信号線の相対的位置
を上下に変位させた時のインピーダンス値の変化状態を
示す特性図である。
を上下に変位させた時のインピーダンス値の変化状態を
示す特性図である。
【図１０】図７に示すモデルに対して信号線幅を変化さ
せた時のインピーダンス値の変化状態を示す特性図であ
る。
せた時のインピーダンス値の変化状態を示す特性図であ
る。
【図１１】図７に示すモデルに対して信号線厚を変化さ
せた時のインピーダンス値の変化状態を示す特性図であ
る。
せた時のインピーダンス値の変化状態を示す特性図であ
る。
【図１２】図７に示すモデルにおいて、これに利用され
る絶縁材料の比誘電率を変更した時のインピーダンス値
の変化状態を示す特性図である。
る絶縁材料の比誘電率を変更した時のインピーダンス値
の変化状態を示す特性図である。
１ 信号線
２ 絶縁層
３ シールド電極
４ 同軸線路
５ 連結部
１１ プリプレグ
１２ 銅箔（金属層）
１３ 銅箔（金属層）
１３ａ 配線パターン（信号線）
１５ プリプレグ
１６ 銅箔（金属層）
１８ コア基板
２０ 縦溝
２２ シールド電極
３１ 電極端子
３２ ビアホール
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 仲川 博
茨城県つくば市東１−１−１ 独立行政法
人産業技術総合研究所つくばセンター内
(72)発明者 所 和彦
茨城県つくば市東１−１−１ 独立行政法
人産業技術総合研究所つくばセンター内
(72)発明者 菊地 克弥
茨城県つくば市東１−１−１ 独立行政法
人産業技術総合研究所つくばセンター内
(72)発明者 佐藤 勇一郎
神奈川県川崎市中原区上小田中２丁目４番
12 株式会社神和内
(72)発明者 田中 直児
神奈川県川崎市中原区上小田中２丁目４番
12 株式会社神和内
(72)発明者 川俣 喜昭
神奈川県川崎市中原区上小田中２丁目４番
12 株式会社神和内
(72)発明者 小林 健一
神奈川県川崎市中原区上小田中２丁目４番
12 株式会社神和内
Ｆターム(参考） 5E321 AA17 GG05
5E338 AA05 AA16 BB02 BB19 BB25
BB63 BB75 CC01 CC05 CD12
EE13 EE31
5E339 AB02 AC02 BC02 BD05 BD08
BD11 BE11 DD03 GG10
5J014 BA04
Claims (9)
- 【請求項１】 信号線の周りを絶縁層で取り囲み、その
外側をシールド電極で覆った同軸線路構造を有し、隣り
合う同軸線路が前記シールド電極の構成材による連結部
を介して相互に接続された同軸線路構造を有するプリン
ト配線基板。 - 【請求項２】 各同軸線路を構成するシールド電極の各
一面と、前記連結部とが平面状に形成され、当該平面状
に形成された面にコア基板が積層されてなる請求項１に
記載の同軸線路構造を有するプリント配線基板。 - 【請求項３】 両面に薄膜の金属層を貼り合わせてなる
絶縁層における一方の面の金属層の一部を残して、信号
線となる金属配線パターンをエッチングにより形成する
工程と、 前記絶縁層における信号線が形成された面に対して、片
面に金属層を貼り合わせてなる絶縁層の絶縁面を積層す
る工程と、 前記信号線をほぼ中央にして、一方の金属層から他方の
金属層に達するように、それぞれ溝加工を施す工程と、 少なくとも前記溝加工を施した部分に対して金属メッキ
を実行することで、前記信号線を取り囲んだ絶縁層の外
側をシールド電極で覆った同軸線路構造を形成する工程
と、 からなる同軸線路構造を有するプリント配線基板の製造
方法。 - 【請求項４】 両面に薄膜の金属層を貼り合わせてなる
絶縁層における一方の面の金属層の一部を残して、信号
線となる金属配線パターンをエッチングにより形成する
工程と、 前記絶縁層における信号線が形成された面に対して、片
面に金属層を貼り合わせてなる絶縁層の絶縁面を積層す
る工程と、 前記いずれか一方の絶縁層に貼り合わされた金属層に対
して、コア基板を積層する工程と、 前記信号線をほぼ中央にして、コア基板の積層側とは反
対面から、前記コア基板を積層した金属層に達するよう
に、それぞれ溝加工を施す工程と、 少なくとも前記溝加工を施した部分に対して金属メッキ
を実行することで、前記信号線を取り囲んだ絶縁層の外
側をシールド電極で覆った同軸線路構造を形成する工程
と、 からなる同軸線路構造を有するプリント配線基板の製造
方法。 - 【請求項５】 前記各絶縁層に、エポキシ系樹脂、ＰＥ
ＥＫ系樹脂、液晶ポリマー系樹脂、ポリイミド系樹脂、
もしくはテフロン（登録商標）系樹脂のいずれかによる
プリプレグを用いたことを特徴とする請求項３または請
求項４に記載の同軸線路構造を有するプリント配線基板
の製造方法。 - 【請求項６】 前記絶縁層に貼り合わされる金属層が、
銅箔である請求項３または請求項４に記載の同軸線路構
造を有するプリント配線基板の製造方法。 - 【請求項７】 前記溝加工がレーザービームの照射によ
り実行される請求項３または請求項４に記載の同軸線路
構造を有するプリント配線基板の製造方法。 - 【請求項８】 前記溝加工を施した部分になされる金属
メッキが、銅メッキである請求項３または請求項４に記
載の同軸線路構造を有するプリント配線基板の製造方
法。 - 【請求項９】 前記信号線となる金属配線パターンの延
長方向に直交する断面形状がほぼ矩形状になされ、断面
矩形状における金属配線パターンの幅および厚さを相互
に制御することにより、前記同軸線路の特性インピーダ
ンスを定めるようになされた請求項３または請求項４に
記載の同軸線路構造を有するプリント配線基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002047765A JP3969523B2 (ja) | 2002-02-25 | 2002-02-25 | プリント配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002047765A JP3969523B2 (ja) | 2002-02-25 | 2002-02-25 | プリント配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003249731A true JP2003249731A (ja) | 2003-09-05 |
| JP3969523B2 JP3969523B2 (ja) | 2007-09-05 |
Family
ID=28660739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002047765A Expired - Lifetime JP3969523B2 (ja) | 2002-02-25 | 2002-02-25 | プリント配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3969523B2 (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100779431B1 (ko) * | 2007-07-19 | 2007-11-26 | 브로콜리 주식회사 | 전자파 차폐기능을 갖는 평면 균일 전송선로 |
| WO2008152827A1 (ja) * | 2007-06-12 | 2008-12-18 | Nippon Mektron, Ltd. | プリント配線板およびその製造方法 |
| JP2012243857A (ja) * | 2011-05-17 | 2012-12-10 | Hitachi Ltd | プリント基板及びプリント基板の製造方法 |
| JP2013518473A (ja) * | 2010-01-22 | 2013-05-20 | ヌボトロニクス，エルエルシー | 熱制御 |
| US9505613B2 (en) | 2011-06-05 | 2016-11-29 | Nuvotronics, Inc. | Devices and methods for solder flow control in three-dimensional microstructures |
| US9515364B1 (en) | 2006-12-30 | 2016-12-06 | Nuvotronics, Inc. | Three-dimensional microstructure having a first dielectric element and a second multi-layer metal element configured to define a non-solid volume |
| US9570789B2 (en) | 2007-03-20 | 2017-02-14 | Nuvotronics, Inc | Transition structure between a rectangular coaxial microstructure and a cylindrical coaxial cable using step changes in center conductors thereof |
| US9583856B2 (en) | 2011-06-06 | 2017-02-28 | Nuvotronics, Inc. | Batch fabricated microconnectors |
| JPWO2015005029A1 (ja) * | 2013-07-11 | 2017-03-02 | 株式会社村田製作所 | 樹脂多層基板、および樹脂多層基板の製造方法 |
| US9608303B2 (en) | 2013-01-26 | 2017-03-28 | Nuvotronics, Inc. | Multi-layer digital elliptic filter and method |
| CN106887660A (zh) * | 2015-12-16 | 2017-06-23 | 北京空间飞行器总体设计部 | 基于柔性馈电线的射频信号传输结构和方法 |
| US9888600B2 (en) | 2013-03-15 | 2018-02-06 | Nuvotronics, Inc | Substrate-free interconnected electronic mechanical structural systems |
| US10002818B2 (en) | 2007-03-20 | 2018-06-19 | Nuvotronics, Inc. | Integrated electronic components and methods of formation thereof |
| US10074885B2 (en) | 2003-03-04 | 2018-09-11 | Nuvotronics, Inc | Coaxial waveguide microstructures having conductors formed by plural conductive layers |
| US10193203B2 (en) | 2013-03-15 | 2019-01-29 | Nuvotronics, Inc | Structures and methods for interconnects and associated alignment and assembly mechanisms for and between chips, components, and 3D systems |
| US10310009B2 (en) | 2014-01-17 | 2019-06-04 | Nuvotronics, Inc | Wafer scale test interface unit and contactors |
| US10319654B1 (en) | 2017-12-01 | 2019-06-11 | Cubic Corporation | Integrated chip scale packages |
| US10497511B2 (en) | 2009-11-23 | 2019-12-03 | Cubic Corporation | Multilayer build processes and devices thereof |
| US10511073B2 (en) | 2014-12-03 | 2019-12-17 | Cubic Corporation | Systems and methods for manufacturing stacked circuits and transmission lines |
| US10847469B2 (en) | 2016-04-26 | 2020-11-24 | Cubic Corporation | CTE compensation for wafer-level and chip-scale packages and assemblies |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6116415A (ja) * | 1984-06-30 | 1986-01-24 | 株式会社東芝 | 配線体 |
| JPH01227492A (ja) * | 1988-03-07 | 1989-09-11 | Shinko Electric Ind Co Ltd | 電子部品用基体 |
| JPH04167498A (ja) * | 1990-10-31 | 1992-06-15 | Nippon Mektron Ltd | シールド型可撓性回路基板及びその製造法 |
| JPH04199790A (ja) * | 1990-11-29 | 1992-07-20 | Nippon Mektron Ltd | シールド型可撓性回路基板及びその製造法 |
| JPH04267586A (ja) * | 1991-02-22 | 1992-09-24 | Nec Corp | 同軸配線パターンおよびその形成方法 |
| JPH05191056A (ja) * | 1992-01-17 | 1993-07-30 | Hitachi Cable Ltd | プリント配線基板 |
| JPH1041630A (ja) * | 1996-07-25 | 1998-02-13 | Fujitsu Ltd | 多層プリント板及びこれを利用した高周波回路装置 |
| JP2000340901A (ja) * | 1999-05-27 | 2000-12-08 | Kyocera Corp | 配線基板 |
| JP2002111233A (ja) * | 2000-10-03 | 2002-04-12 | Victor Co Of Japan Ltd | プリント配線板及びその製造方法 |
-
2002
- 2002-02-25 JP JP2002047765A patent/JP3969523B2/ja not_active Expired - Lifetime
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6116415A (ja) * | 1984-06-30 | 1986-01-24 | 株式会社東芝 | 配線体 |
| JPH01227492A (ja) * | 1988-03-07 | 1989-09-11 | Shinko Electric Ind Co Ltd | 電子部品用基体 |
| JPH04167498A (ja) * | 1990-10-31 | 1992-06-15 | Nippon Mektron Ltd | シールド型可撓性回路基板及びその製造法 |
| JPH04199790A (ja) * | 1990-11-29 | 1992-07-20 | Nippon Mektron Ltd | シールド型可撓性回路基板及びその製造法 |
| JPH04267586A (ja) * | 1991-02-22 | 1992-09-24 | Nec Corp | 同軸配線パターンおよびその形成方法 |
| JPH05191056A (ja) * | 1992-01-17 | 1993-07-30 | Hitachi Cable Ltd | プリント配線基板 |
| JPH1041630A (ja) * | 1996-07-25 | 1998-02-13 | Fujitsu Ltd | 多層プリント板及びこれを利用した高周波回路装置 |
| JP2000340901A (ja) * | 1999-05-27 | 2000-12-08 | Kyocera Corp | 配線基板 |
| JP2002111233A (ja) * | 2000-10-03 | 2002-04-12 | Victor Co Of Japan Ltd | プリント配線板及びその製造方法 |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10074885B2 (en) | 2003-03-04 | 2018-09-11 | Nuvotronics, Inc | Coaxial waveguide microstructures having conductors formed by plural conductive layers |
| US9515364B1 (en) | 2006-12-30 | 2016-12-06 | Nuvotronics, Inc. | Three-dimensional microstructure having a first dielectric element and a second multi-layer metal element configured to define a non-solid volume |
| US10002818B2 (en) | 2007-03-20 | 2018-06-19 | Nuvotronics, Inc. | Integrated electronic components and methods of formation thereof |
| US9570789B2 (en) | 2007-03-20 | 2017-02-14 | Nuvotronics, Inc | Transition structure between a rectangular coaxial microstructure and a cylindrical coaxial cable using step changes in center conductors thereof |
| US10431521B2 (en) | 2007-03-20 | 2019-10-01 | Cubic Corporation | Integrated electronic components and methods of formation thereof |
| WO2008152827A1 (ja) * | 2007-06-12 | 2008-12-18 | Nippon Mektron, Ltd. | プリント配線板およびその製造方法 |
| KR100779431B1 (ko) * | 2007-07-19 | 2007-11-26 | 브로콜리 주식회사 | 전자파 차폐기능을 갖는 평면 균일 전송선로 |
| US10497511B2 (en) | 2009-11-23 | 2019-12-03 | Cubic Corporation | Multilayer build processes and devices thereof |
| JP2013518473A (ja) * | 2010-01-22 | 2013-05-20 | ヌボトロニクス，エルエルシー | 熱制御 |
| JP2012243857A (ja) * | 2011-05-17 | 2012-12-10 | Hitachi Ltd | プリント基板及びプリント基板の製造方法 |
| US9505613B2 (en) | 2011-06-05 | 2016-11-29 | Nuvotronics, Inc. | Devices and methods for solder flow control in three-dimensional microstructures |
| US9583856B2 (en) | 2011-06-06 | 2017-02-28 | Nuvotronics, Inc. | Batch fabricated microconnectors |
| US9608303B2 (en) | 2013-01-26 | 2017-03-28 | Nuvotronics, Inc. | Multi-layer digital elliptic filter and method |
| US9888600B2 (en) | 2013-03-15 | 2018-02-06 | Nuvotronics, Inc | Substrate-free interconnected electronic mechanical structural systems |
| US10193203B2 (en) | 2013-03-15 | 2019-01-29 | Nuvotronics, Inc | Structures and methods for interconnects and associated alignment and assembly mechanisms for and between chips, components, and 3D systems |
| US10257951B2 (en) | 2013-03-15 | 2019-04-09 | Nuvotronics, Inc | Substrate-free interconnected electronic mechanical structural systems |
| US10361471B2 (en) | 2013-03-15 | 2019-07-23 | Nuvotronics, Inc | Structures and methods for interconnects and associated alignment and assembly mechanisms for and between chips, components, and 3D systems |
| US9848489B2 (en) | 2013-07-11 | 2017-12-19 | Murata Manufacturing Co., Ltd. | Multilayer resin substrate, and method of manufacturing multilayer resin substrate |
| JPWO2015005029A1 (ja) * | 2013-07-11 | 2017-03-02 | 株式会社村田製作所 | 樹脂多層基板、および樹脂多層基板の製造方法 |
| US10310009B2 (en) | 2014-01-17 | 2019-06-04 | Nuvotronics, Inc | Wafer scale test interface unit and contactors |
| US10511073B2 (en) | 2014-12-03 | 2019-12-17 | Cubic Corporation | Systems and methods for manufacturing stacked circuits and transmission lines |
| CN106887660A (zh) * | 2015-12-16 | 2017-06-23 | 北京空间飞行器总体设计部 | 基于柔性馈电线的射频信号传输结构和方法 |
| US10847469B2 (en) | 2016-04-26 | 2020-11-24 | Cubic Corporation | CTE compensation for wafer-level and chip-scale packages and assemblies |
| US10319654B1 (en) | 2017-12-01 | 2019-06-11 | Cubic Corporation | Integrated chip scale packages |
| US10553511B2 (en) | 2017-12-01 | 2020-02-04 | Cubic Corporation | Integrated chip scale packages |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3969523B2 (ja) | 2007-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3969523B2 (ja) | プリント配線基板の製造方法 | |
| US9622358B2 (en) | Method for forming a circuit board via structure for high speed signaling | |
| JP7013579B2 (ja) | ミリメータ波伝送線アーキテクチャ | |
| US8058956B2 (en) | High frequency and wide band impedance matching via | |
| US7202755B2 (en) | Semi-suspended coplanar waveguide on a printed circuit board | |
| CN107969065B (zh) | 一种印刷电路板 | |
| CN108184306B (zh) | 电场无源探头 | |
| US20070184687A1 (en) | Circuit board provided with digging depth detection structure and transmission device with the same mounted | |
| KR102479633B1 (ko) | 무선 주파수 회로의 적층 가공 기술(amt) 패러데이 경계 | |
| JP2000507427A (ja) | 双方向性、非中実の、インピーダンスが制御された基準平面 | |
| JP2005259359A (ja) | フラット型ケーブル、板状ケーブルシート、板状ケーブルシート製造方法 | |
| US9814131B2 (en) | Interconnection substrate | |
| TW202013816A (zh) | 毫米波相位陣列 | |
| US6658732B2 (en) | Method of making higher impedance traces on low impedance circuit board | |
| JPH11150371A (ja) | 多層回路基板 | |
| EP1568099B1 (en) | A circuit that taps a differential signal | |
| KR101041555B1 (ko) | 비아 구조의 고주파 성능 최적화 방법 | |
| JP2008205099A (ja) | 多層配線基板 | |
| KR20200078539A (ko) | 나선형 안테나 및 관련 제조 기술 | |
| JP7049975B2 (ja) | 配線基板および配線基板の検査方法 | |
| Piekarz et al. | Suspended microstrip low-pass filter realized using FDM type 3D printing with conductive copper-based filament | |
| CN109561571B (zh) | 对印制板中的带状线及连接管屏蔽的系统和方法及印制板 | |
| TWI835793B (zh) | 射頻電路中之積層製造技術(amt)的法拉第邊界 | |
| CN116156740A (zh) | 一种印刷电路板和制作方法 | |
| EP4059092A1 (en) | Advanced communications array |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060714 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060907 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070308 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070416 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070528 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070530 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3969523 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |