JP2000507427A - 双方向性、非中実の、インピーダンスが制御された基準平面 - Google Patents

双方向性、非中実の、インピーダンスが制御された基準平面

Info

Publication number
JP2000507427A
JP2000507427A JP9534447A JP53444797A JP2000507427A JP 2000507427 A JP2000507427 A JP 2000507427A JP 9534447 A JP9534447 A JP 9534447A JP 53444797 A JP53444797 A JP 53444797A JP 2000507427 A JP2000507427 A JP 2000507427A
Authority
JP
Japan
Prior art keywords
grid
axis
signal
signal conductor
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9534447A
Other languages
English (en)
Other versions
JP3530195B2 (ja
Inventor
シュスキ,エドワード・ディ
Original Assignee
サムシュング・エレクトロニクス・カンパニー・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムシュング・エレクトロニクス・カンパニー・リミテッド filed Critical サムシュング・エレクトロニクス・カンパニー・リミテッド
Publication of JP2000507427A publication Critical patent/JP2000507427A/ja
Application granted granted Critical
Publication of JP3530195B2 publication Critical patent/JP3530195B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines
    • H01P3/088Stacked transmission lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681Mesh conductors, e.g. as a ground plane

Abstract

(57)【要約】 回路基板は複数の信号導体(60、62、64)と格子(20)とを含む。格子(20)は、第1の軸(Y)に沿って配向されるセル構造を形成する、導電材料からなるパターンを有する。この格子パターンは、信号導体(60、62、64)が第1の軸(Y)に平行に配向された場合にそれらが信号導体(60、62、64)が位置決めされる場所にかかわらずその導電性材料の実質的に一定の面積を覆うように構成される。信号導体(60、62、64)のキャパシタンスは、それによって、信号導体(60、62、64)のインピーダンスが高レベルに維持され得るよう制御される。

Description

【発明の詳細な説明】 双方向性、非中実の、インピーダンスが制御された基準平面 発明の背景 発明の分野 本発明は一般に、可撓性ケーブルおよびプリント回路基板伝送線に関し、より 特定的には、可撓性ケーブルおよびプリント回路基板内の信号線のインピーダン スを制御するための装置および方法に関する。関連技術の説明 本発明は、接地基準平面に近接して多数の導体を有するプリント回路基板内の 、および平らな可撓性ケーブル内の、データ伝送線または他の種類の伝送線のイ ンピーダンスの制御に関する。 マイクロストリップおよびストリップラインはデジタルコンピュータの高速論 理回路を相互接続するのに広く使用されているが、これは、それらがオートメー ション化された技術によって製造が可能でありかつインピーダンスが制御された 信号経路を提供することができるためである。しかし、マイクロストリップ構造 は、相当なレベルの無関係の電磁放射を容認してしまう。ストリップライン構造 は、不所望の電磁放射を大いに減ずるよう利用することが可能であるが、第2の 基準または接地層を付加することにより、信号導体と基準平面との間の容量性結 合が増大する結果となり、したがって、信号導体のインピーダンスを大いに減じ ることとなる。所望の高インピーダンスを維持するためには、従来のストリップ ライン構造における基準層と信号導体との間の距離は、マイクロストリップ構造 におけるそれよりも大きくなければならない。こうして厚みが増すことで、ケー ブルが多数の曲げに耐える能力ははるかに減じられ、または、プリント回路基板 で使用される場合には、プリント回路基板の全体的な厚みが増す。 典型的に、導体は、可撓性ケーブルまたはプリント回路基板内の平面内に形成 される。接地平面または他の基準電圧平面は、導体平面と平行の平面内に位置付 けられて、信号導体のインピーダンスを制御し、かつ、デジタルコンピュータで 見られる高速データ信号およびクロック信号のような高周波数信号を搬送する、 導体からの電磁放射の伝達を阻止する。プリント回路基板等においては、通常は 中実の接地平面が使用される。しかし、中実の接地平面は非常に薄く作られない 限り柔軟性に欠け、したがって、たとえばノートブックコンピュータの可動性デ ィスプレイスクリーンとベースとの間の可撓性ケーブル内の信号導体等のような 、頻繁に曲げられるケーブル内の信号導体を保護するのに、容易に使用すること はできない。さらに、信号導体に隣接して形成される中実接地平面のキャパシタ ンスは大きいため、信号導体のインピーダンスは所望のレベルより低くなるおそ れがある。これに対し、もし接地平面がそのキャパシタンスを減じかつしたがっ てそのインピーダンスを増大するように信号導体から遠く隔てられる場合には、 可撓性ケーブルはその厚さが増し、かつしたがって、柔軟性が低減され、繰返し 曲げられることによって破損するおそれがある。同様に、プリント回路基板もま たその厚みを増し、したがって、より重くなりかつ構築のコストが増す。 マイクロストリップ設計においては、格子に形成される導電性要素を有する基 準平面が、インピーダンスを増しかつ柔軟性を提供するように利用されてきてい る。しかし、格子は中実基準平面のように連続的ではないために、格子構造の基 準平面によって保護された信号導体のインピーダンスを制御することは極めて難 しいことがわかっている。これは、信号導体が横切る導電性格子要素の面積が制 御されないこと、かつしたがって、その信号導体のキャパシタンスをシールドす る格子を基準として制御できないこと、に起因する。したがって、本発明の目的 は、有効なシールドを提供し、かつ、制御可能な特有のインピーダンスを有する 、可撓性ケーブルおよび回路基板を提供することである。 マイクロストリップおよびストリップライン構造のインピーダンスは、従来よ り、信号導体の幅、信号導体の1または複数の基準平面からの隔たり、信号導体 を取囲む誘電体、および、これらより程度は低いが、信号導体の厚さによって決 定されてきた。 しかし、ストリップラインおよびマイクロストリップにおけるインピーダンス を決定するこのような従来技術による方法は、設計者に非常に多くの制約を課す 。 たとえば、最新型ディスクトップおよびサーバシステムにおける周辺コンポーネ ントの相互接続、といった応用においては、プリント回路基板上には非常に高い インピーダンスが要求される。既存の技術を使用してこのような高インピーダン スを得る方法の1つに、信号導体と基準平面との間隔を大きくする方法がある。 しかし、この方法は、標準的な厚さではない高価なプリント回路基板を使用せね ばならない。このような非標準的なプリント回路基板は実装が高くつくばかりで はなく、容量が嵩張るために、多くの応用に適さない。したがって、本発明の目 的は、回路基板の厚さを増すことなく、高インピーダンスを提供する、回路基板 を提供することである。 代替的に、マイクロストリップの設計者は、信号導体の基準平面からの間隔を 増しかつ信号導体の幅を減じることによって、信号導体のインピーダンスを増大 させるという方法を選択することも可能である。しかしながら、設計者は、後者 の手順を実現する際に2つの制限を受ける。第1に、信号導体の最小幅は、現在 の技術によって、およそ4ミル(1ミル=0.0001インチ)に制限されてい る。第2に、回路基板の製造コストは、導体の幅が6ミル以下になると、大いに 増大する。 従来の技術によるマイクロストリップ構造に関連する別の欠点は、順方向およ び逆方向の両方向のクロストークが発生することである。これは、信号の品質を 大いに損ねかねない。クロストークは、1チャネルの信号が別のチャネルの信号 に結合する結果として生じるものである。クロストークは、多数の原因から生じ 得るが、その1つは、ケーブルパラメータの不均衡である。特に、クロストーク は、導体のキャパシタンスとインダクタンスの間の不均衡から生じ得る。この不 均衡のために、1導体の信号と別の導体の信号とのネット結合が生じるのである 。このような不均衡は一般に、従来の技術によるマイクロストリップ構造の場合 のように、導体が不均質な媒体に晒される際に増大する。したがって、本発明の 別の目的は、インピーダンスを増大させながらもクロストークを低減する、回路 基板を提供することである。 上述の制限に加えて、従来のマイクロストリップ構造における表面導体は、高 いレベルの電磁放射を発する。これは、周囲の電子機器回路の機能性を損なう。 逆に、無関係な放射はまた、表面導体の動作に影響を及ぼしかねない。従来の技 術によるマイクロストリップ構造においては、十分なシールドを提供することは 不可能であった。なぜなら、信号導体の表面は、回路基板を包含するシステムの キャビティ内に自由に放射することができたためである。このような放射を抑制 するには、信号導体はストリップライン構造を使用して構築する必要があった。 しかし、ストリップライン構造の高インピーダンス導体では、その所望の高イン ピーダンスを得るために、基準平面と導体との間の間隔を大幅に増大する必要が ある。しかしながら、このように厚みを増すことは、薄い回路基板または標準的 な厚さの回路基板が必要とされる応用において不所望である。したがって、本発 明の別の目的は、インピーダンスを増大させながらも有効なシールドを提供する 、回路基板を提供することである。 可撓性ケーブルおよびプリント回路基板の伝送線のためのインピーダンスの範 囲を増大させかつ制御するための従来の技術による取組みにおける制限は、Edwa rd D.Suskiに発行されかつAST Research,Inc.に譲渡された、米国特許番号第 5,300,899号に提示されている。米国特許番号第5,300,899号 の内容は、その全体が、ここに引用により援用される。米国特許番号第5,30 0,899号に記載された技術は、実質的に同一の第1および第2の導電性シー ルド格子を利用する。ここで、第2の導電性格子は、第1の格子を基準として予 め定められたずれた位置に位置付けられ、また、導電性線は、それら格子の間に 、格子を基準として予め定められた位置に位置付けられる。中実の導電性平面で はなく導電性シールド格子を使用することにより、基準平面の柔軟性をより増す ことが可能である。さらに、導電性線と基準格子との間のキャパシタンスは、導 電性線と中実の基準平面との間のキャパシタンスよりも小さい。さらに、導電性 線を格子を基準として予め定められた位置に位置付け、各々の導電性線を隣接す る導電性線と予め定められた一定の距離だけ隔てて位置付けることによって、そ のキャパシタンス、かつしたがってそのインピーダンスを、シールド格子を基準 として確実に制御することが可能となる。 しかしながら、米国特許番号第5,300,899号に記載の技術によれば、 導電性線は格子を基準として予め定められた位置に位置付けられ、また、各導電 性線は、隣接する導電性線とは予め定められた距離だけ間隔をおかれる。これら の条件は、導電性線を位置付ける際に条件を課し、かつしたがって、経路付けを より困難にする。さらに、所与の面積内に経路付けが可能な線の数もまた制限さ れる。 したがって、当該技術分野においては、ストリップライン設計において何千回 もの曲げが可能な柔軟な基準平面を有しかつ所望のインピーダンスを達成する、 可撓性ケーブルを提供する必要がある。この可撓性ケーブルは、受入れ可能なシ ールド能力を提供しながらも、信号導体を予め定められたように位置付ける必要 なく、かつ、信号の品質を損なうことなく、信号の転送を可能にするものである 。 当該技術分野においてはまた、回路基板の厚さを増したり導体の幅または導体 の厚さを減じたりすることなく、また、所望の増大されたインピーダンスを達成 するために不均質もしくは非標準的な誘電体材料を使用することなく、信号線の インピーダンスが増大された、回路基板を提供する必要がある。この回路基板は 、受入れ可能なシールド能力を提供しながらも、信号の品質を損なったり信号密 度を損失することなく、かつ、信号導体を予め定められた位置に位置付ける必要 なく、信号を転送することを可能にするものである。 発明の概要 本発明は、可撓性ケーブル内の信号導体の、または、そのような信号導体を複 数含むプリント回路基板内の信号導体の、インピーダンスの範囲を増大させるた めの装置および方法に関する。これらケーブルまたは回路基板はまた、導電性材 料を含むパターンを有する格子を含む。この格子パターンは、信号導体が第1の 軸に平行に配向されるよう構成される。信号導体は、それら信号導体がどこに位 置付けられるかにかかわりなく、導電性材料の、実質的に一定の面積を覆う。 本発明の1局面は、第1の軸を有する回路基板(またはケーブル)に関する。 この回路基板はさらに、第1のセル構造を含む第1のパターンを有する第1の格 子を含む。この回路基板はまた、第1の格子に実質的に平行でありかつその第1 の格子のセル構造を基準として予め定められたずれた位置に位置合わせされた第 2のセル構造を有する、第2の格子を含む。上記第2の格子は、第2のセル構造 を含む第2のパターンを有する。上記第1および第2のセルは、第1の格子と第 2の格子との間に配置されかつ第1の軸に平行に配向された信号導体が、その信 号導体がどこに位置付けられるかにかかわりなく、実質的に一定のキャパシタン スを有するように構成される。好ましい実施例においては、第2のパターンは第 1のパターンと実質的に同じであり、第2のセル構造は第1のセル構造と実質的 に同じである。 特に有利な実施例においては、シールドシステムは、第1の平面内に第1の導 電性格子を含む。この第1の導電性格子は、第1の軸および第2の軸を有する。 第2の軸は、上記第1の平面内の第1の軸と垂直である。信号導体は、第1の平 面と実質的に平行である第2の平面内に配置される。この信号導体は、第1およ び第2の軸のうち一方と平行に位置付けられる。信号導体は、その信号導体が第 2の平面内でどこに位置付けられるかにかかわりなく、第1の導電性格子を基準 として実質的に一定のキャパシタンスを有する。好ましい実施例においては、こ のシールドシステムはまた、第1の導電性格子に実質的に平行な第2の導電性格 子を含み、上記信号導体は、第1の導電性格子と第2の導電性格子との間に配置 される。これら第1および第2の導電性格子の面積は、信号導体に対して一定の キャパシタンスを提供するよう、変化される。 本発明の別の局面は、第1の軸を有する導電性材料の格子を含む、回路基板に 関する。この回路基板はまた、格子から比較的一定の距離に配された信号導体を 含む。この信号導体は、その導体が位置付けられる場所にかかわりなく、導電性 材料の実質的に一定の面積を横切る。 本発明のさらに別の局面は、第1の軸を有する導電性材料の格子を含む、回路 基板に関する。この格子はまた、第1の軸に垂直な第2の軸を有する。この回路 基板はさらに、第1の軸に平行に位置付けられた信号導体を含む。この信号導体 は、その信号導体が第2の軸に沿ってどこに位置付けられるかにかかわりなく、 格子に対して実質的に一定のキャパシタンスを有する。好ましい実施例において は、この回路基板はさらに、第1の軸において第1の格子から予め定められたず れた位置に位置合せされた、導電性材料の第2の格子を含む。この第2の格子も また、第1の格子から第3の軸に沿って予め定められたずれた位置に位置付けら れる。この第3の軸は、第1および第2の軸と直交する。導電性信号は、第1お よび第2の格子の間に配置される。第1の格子の導電性材料の面積および第2の 格子の導電性材料の面積は、第1の格子と第2の格子とが第3の軸で重なり合う 場所で減じられて、信号導体に実質的に一定のインピーダンスを提供する。 本発明の別の局面は、回路基板内の信号導体のインピーダンスを増大させる方 法に関する。この方法は、信号導体の一方側上に第1の軸を有する、第1のパタ ーン化されたシールド格子を位置付けるステップを含む。このパターン化された シールド格子は、導電性要素の複数の交点を含む。この方法はさらに、信号導体 を第1の軸と平行に位置付けるステップを含む。この方法はさらに、導電性要素 を構成するステップおよび交点を構成するステップを含み、それにより、信号導 体によって形成される平均キャパシタンスが信号導体を第2の軸に沿って位置付 ける場所にかかわらず実質的に一定となるようにする。好ましい実施例において は、この方法はさらに、第2のパターン化されたシールド格子を信号導体の反対 側に位置付けるステップを含む。ここで、第2の格子は、第1の格子とは、第1 の軸に沿ってずらされている。この方法はさらに、キャパシタンスが比較的一定 に保たれるように、第1の格子を構成するステップおよび第2の格子を構成する ステップを含む。 本発明のさらに別の実施例においては、回路基板は第1の軸を有する。この回 路基板はさらに、第1の信号導体および第2の信号導体を含む。これら第1およ び第2の信号導体は、第1の軸に平行に配向される。この回路基板はさらに、第 1および第2の信号導体とは距離をおかれた第1の平面内に配された、導電性要 素の第1の組を含む。導電性要素の第2の組は、第1の平面内に、導電性要素の 第1の組と垂直に配置される。導電性要素の第1の組および導電性要素の第2の 組が、セルの繰返されるパターンを形成する。これらセルの各々は、第1および 第2の頂部(または角頂部)を有する。第1の頂部は、第2の頂部と対角線上に 対向するように配される。第1の頂部内には隅肉部が配置され、かつ、第2の頂 部内にも隅肉部が配置される。これにより、信号導体の各々は、導電性要素およ び隅肉部の、実質的に一定の面積を覆うようになる。好ましい実施例においては 、セルの各々は第3および第4の頂部を有する。第3の頂部内に隅肉部が配置さ れ、 かつ、第4の頂部内に隅肉部が配置される。本発明のまた別の好ましい実施例に おいては、上記回路基板はさらに、第1の軸と垂直に配向された第3の信号導体 を含む。 図面の簡単な説明 図1は、先行技術による格子状の基準平面の平面図を示す。 図2は、信号導体が異なる間隔で配された、先行技術による格子状の基準平面 の平面図を示す。 図3aは、本発明に従ったセル構造の第1の好ましい実施例を示す。 図3bは、本発明に従ったセル構造の第2の好ましい実施例を示す。 図4は、本発明に従ったシールドされた可撓性ケーブルの第1の実施例の平面 図を示す。 図5は、図4における断面5−5の拡大図を示す。 図6は、図5における線6−6に沿って取られた、本発明の立位断面図を示す 。 図7は、本発明に従った回路基板伝送線の第2の好ましい実施例の平面図を示 す。 図8は、図7の線8−8に沿って取られた、本発明の立位断面図を示す。 図9は、本発明に従った回路基板伝送線の第3の好ましい実施例の平面図を示 す。 図10は、図9の線10−10に沿って取られた、本発明の平面図の立位断面 図を示す。 図11は、信号導体において90°の回転を行なうための、好ましい方法の平 面図を示す。 図12は、本発明に従った回路基板伝送線の第4の好ましい実施例の平面図を 示す。 図13は、図12の線13−13に沿って取られた、本発明の回路基板の一実 施例の立位断面図を示す。 図14は、本発明の回路基板の一実施例の立位断面図を示す。好ましい実施例の詳細な説明 図1は、米国特許番号第5,300,899号に記載された、先行技術による 格子状の基準平面システムを示す。中実の導電性平面ではなく、導電性のシール ド格子を使用することにより、柔軟性のより高い基準平面を作ることが可能であ る。さらに、以下に記載するように、導電性線と中実の基準格子との間のキャパ シタンスは、導電性線と基準平面との間のキャパシタンスよりも小さい。 米国特許番号第5,300,899号に記載された基準格子システムは、シー ルド格子18を含み、これはさらに、導電性要素6、8の組、および、複数の信 号導体1、2、4を含む。これらすべては、以下に記載するように、互いに予め 定められた位置で位置合わせされる。 図1に示すように、シールド格子18は、その格子18を形成する導電性要素 6、8によって形成される、正方形の繰返すパターンを有する。図示されるよう に、格子18の要素6は、要素8と垂直である。 以下に記載するように、信号導体1、2、4のキャパシタンスは、信号導体1 、2、4が格子18を横切る際に、隣接するシールド18の導電性領域の影響を 受ける。特に、以下に述べる理由により、それらの正方形は信号導体1、2、4 の主配向を基準として45°の角度で配向され、それにより、導電性要素6、8 が信号導体1、2、4に対して網目状となるようにされる。 格子の正方形の各々は、2つの導電性要素6、8の交点によって形成される、 4つの頂部を有する。図1にさらに示されるように、信号導体1、2、4は好ま しくは、信号導体1、2、4が格子18の導電性要素によって規定される正方形 の頂部から頂部へと延びるように、位置付けられる。このように信号導体1、2 、4を位置付けることによって、信号導体1、2、4は、格子18の頂部を通過 し、かつ、各信号導体が格子の導電性材料の同じ領域を覆うようになる。 信号導体によって覆われる導電性材料の面積とキャパシタンスとの関係は、次 の式(1)によって示される。式中: ε0は、自由空間の誘電率、 εrは、導体と基準平面との間の材料の誘電率、 hは、信号導体と基準平面との間の間隔、および aは、格子の、信号導体で覆われた導電性材料の面積、である。 したがって、図1に示すように、信号導体1、2、4の各々は、それらが横切 るすべてのセルについて、導電性材料の実質的に同じ領域を覆う。式(1)を参 照して、信号導体1、2、4が寸法D1の整数倍によって互いにずらされており 、かつしたがって各々が格子18の導電性材料の同じ領域を覆う限り、信号導体 1、2、4の容量性結合は実質的に同じである。 式(1)を参照して、信号導体1、2、4のインピーダンスは、キャパシタン ス、インダクタンス、抵抗およびコンダクタンスの関数であり、以下の式(2) となる。 式中、Z0は、信号導体に特有のインピーダンスであり、Rは抵抗、Gはコンダ クタンス、ωはラジアンで示した周波数(すなわち、2πf)、jは平方根(− 1)、Lはインダクタンス、および、Cは信号導体のキャパシタンスである。 高周波数においては、インピーダンスは主に、キャパシタンスおよびインダク タンスによって決定され、式(2)は下の式(3)に低減される。 したがって、導体の基準平面への容量性結合を減じることによって、式(3)の 分母におけるCの値は減じられ、その特有のインピーダンスは増大する(すなわ ち、インピーダンスは導体の単位長さあたりのキャパシタンスに逆比例する)。 このことは、基準平面を導体からより遠くに移動させるのと同じ効果を有し、こ れにより、信号導体の特有のインピーダンスが増大する。したがって、中実の基 準平面ではなく格子の基準平面を使用することによって信号導体1、2、4のキ ャパシタンスを減じることにより、および、その平均キャパシタンスを実質的に 一定に保つことにより、信号導体のインピーダンスを、ノートブックコンピュー タその他のような電子システムにおける他の回路経路に特有のインピーダンスと 合致するよう十分高いインピーダンスで、正確にかつ一貫して維持することが可 能となる。たとえば、50オームの特有のインピーダンスを提供することがしば しば望まれるが、これは、高周波数のクロック回路において頻繁に使用されるイ ンピーダンスである。 しかし、もし信号導体1、2、4が寸法D1の整数倍によって互いにずらされ ているのではなく、信号導体1、2、4が図2に示したように互いに無秩序に間 隔をおかれて配されている場合には、信号導体1、2、4は格子2の導電性材料 の同じ領域を覆うことはない。したがって、一例として、もし信号導体1、2、 4が1単位幅である幅W1を有し、かつ、導電性要素6、8の各々がおよそ2. 1単位幅である幅W2を有する場合には、信号導体1は3.5単位面積を覆い、 信号導体2は5単位面積を、信号導体4は6単位面積を覆う。したがって、式( 1)を参照して、格子18に対する信号導体1、2、4の相対的な容量性結合は 、信号導体1、2、4に関して、信号導体1における3.5から、信号導体2に おける5、さらに信号導体4における6までで変化することになる。したがって 、キャパシタンスの最悪の場合の変化量は、信号導体1から信号導体6まででお よそ71%である。キャパシタンスにおける変化量のパーセンテージは、信号導 体1、2、4の幅および導電性要素6、8の幅によって異なり得る。信号線のイ ンピーダンスは式(3)に示されるように、キャパシタンスの平方根と逆比例す るために、信号導体1、2、4のインピーダンスは、インダクタンスの変化を無 視して、信号導体1から信号導体4までで、最大でおよそ31%変化することに なる。したがって、米国特許番号第5,300,899号に記載された発明は中 実でない基準平面を使用して配線インピーダンスを増大させるものの、この米国 特許番号第5,300,899号においては、信号線のために一定のインピーダ ンスを維持するために、比較的一定の信号導体対信号導体の位置合わせを必要と する。すなわち、図1に示すように、すべての信号導体は、格子の交点と位置 合わせされる。代替的に、米国特許番号第5,300,899号に記載されるよ うに、それら信号導体は交点から予め定められた同様のずらせ方で位置付けられ てもよい。したがって、この方法は、経路付けの目的のために利用可能な信号平 面領域を制限し、かつしたがって、経路付け密度を低減しかつ経路付けをより複 雑なものにする。 図4および図5は、本発明に従った回路基板10を示す。図5に示すように、 この回路基板は、導電性シールド格子20を含み、これが、導電性要素の組およ び複数の信号導体60、62、64を含む。 シールド格子20は、導電性要素22、24によって形成されるセル構造の繰 返されるパターンを有する。図3aに示すように、本発明の好ましい実施の形態 の一例におけるセル構造は、先行技術による格子状の基準平面18において使用 される正方形のセルの各々の、4つの頂部のうち2つの対向する頂部76、78 に隅肉部を加えて、導電性要素22、24の整形された交点75を形成すること によって、形成される。結果として得られるセル構造は、目の形をしており、第 1および第2の角72、74を有する。図5を参照して、本発明の好ましい実施 例においては、導電性要素22は導電性要素24と垂直である。本発明の好まし い一実施例においては、導電性要素22、24の整形された交点75は、目の形 状の構造をはさんで互いに対向するよう配置され、かつ、距離Dだけ間隔をおか れている。整形された交点75は、図5に示すように配向される場合、垂直方向 に隣接するセル構造の間に位置付けられる。なお、図3aおよび図5に示すセル の構成は例示のためのものであって、他の多くの好適な構成が用いられてもよい 。 好ましくは、格子20はプリント回路基板エッチング技術によって、プリント 回路基板のブランクから銅または他の導電性材料を除去してそのエッチング後に 残った導電性材料が導電性要素22、24を形成するようにすることによって、 形成される。 第1の角72と第2の角74との間の距離Dは、2つの導電性要素の間に最も 大きい開口部を形成する。これをスロットサイズと呼ぶ。電気信号をシールドす る技術分野において周知のように、このスロットサイズが信号導体60、62、 64のいずれかにおいて伝播される最も高い信号周波数の波長の1/2よりも小 さい場合に、信号導体60、62、64からの電磁エネルギの放射に対して、有 効なバリヤが形成される。ただし、一例として100Mhzの周波数を有するク ロック信号等の信号は、周波数の何倍もの高調波を有するものと理解されたい。 シールド格子20の格子要素の間の許容可能な最大距離を決定する際には、最も 高い信号周波数の高調波が考慮される。好ましい実施例においては、距離Dは信 号導体60、62、64を通じて移動する信号に期待される最も短い波長のサイ ズの1/20よりも小さくなるように選択され、それにより、十分なシールドが 保証される。たとえば、問題となる最高の高調波が(0.15メートルの波長に 対応して)2GHzの周波数を有する場合には、望まれる最大距離Dは0.75 cmである。 図6に示すように、信号導体60、62、64は、格子20から実質的に一定 距離で格子20に平行に配向され、信号導体60、62、64は、絶縁体50に よって、格子20から電気的に絶縁される。格子40の底面には、絶縁体56が 積層される。埋込型マイクロストリップの場合には、信号導体60、62、64 の上面に絶縁体54が積層される。これらの層は、当該技術分野において公知の 好適な接着剤によって、ともに挟まれかつ適所に保持される。 以下の説明をより完全に理解するために、図面にX、Y、Z座標システムを構 築すると便利である。X軸およびY軸は、図5に示すように水平平面内に存在す る。格子20は、この水平平面と平行な平面内に存在する。同様に、信号導体6 0、62、64は、格子20の平面と平行の平面内に存在する。信号導体60、 62、64の主配向は、図5に示すように、Y軸と平行である。Z軸は、図6に 示すように、X軸およびY軸と垂直である。 図5にさらに示すように、整形された交点75の第1の端部と整形された交点 75の第2の端部との間の寸法L2は、Y軸の方向で導電性要素24を横切る寸 法L1の2倍である。したがって、信号導体60、62、64は、格子20を含 む導電性材料の実質的に同じ領域を覆う。距離A内で、信号導体60は3つの交 点に匹敵する部分を横断し(信号導体60は2つの完全な交点と2つの1/2量 の交点を横切る)、信号導体62は6個の導電性要素を横断し、また、信号導体 64は、信号導体60と同じ数の交点および信号導体64と同じ数の導電性要素 の部分の、両方の部分を横断する。したがって、信号導体をX軸のどこに位置付 けるかにかかわらず、信号導体は格子20を含む導電性材料の実質的に同じ領域 を覆うことになる。 以上のように、式(1)に示すように、信号導体のキャパシタンス“C”は、 その導体によって覆われる格子の導電性材料の面積である、面積“a”に比例す る。したがって、キャパシタンス“C”は、“a”が減少するのに比例して減少 する。この発明に従った導電性基準格子を使用する場合、信号導体を覆いかつそ れに平行する導電性材料の面積は、中実の導電性基準平面を使用するシステムに おける信号導体を覆いかつそれと平行な導電性材料の面積よりも小さい。したが って、本発明の信号導体のキャパシタンスは、従来のシステムにおけるキャパシ タンスよりも低くなる。さらに、導電性格子20に対する信号導体60、62、 64のキャパシタンスがそれら導体が覆う導電性材料の面積に比例するため、X 軸において信号導体対信号導体の位置合わせが一定でないか、または、格子対導 体の位置合わせが一定でない場合においても、信号導体60、62、64は導電 性格子20で形成される実質的に同じ平均キャパシタンスを有する。 信号導体60、62、64のインピーダンスは、式(2)で規定したように、 キャパシタンス、インダクタンス、抵抗およびコンダクタンスの関数である。信 号導体60、62、64のインダクタンスのばらつきは顕著ではなく、以下の説 明においては無視されてもよい。式(3)を参照して、格子20に対する信号導 体60、62、64の平均キャパシタンスにおけるばらつきが最小となるように セルを構成することによって、信号導体60、62、64のインピーダンスは同 様に最小に抑えられる。本発明における信号導体60、62、64のインピーダ ンスにおけるこのような最小のばらつきは、先に説明した先行技術において、格 子に対して導体を設定通りに位置付けることなく、簡単な網目状の格子パターン を使用して達成されるものよりも勝っている。ここで、第1の導体が横切る面積 は、第2の、平行の導体が横断する面積に対して、最高71%の割合で変化し得 る。この先行技術の実現においては、式(1)および式(3)から明らかなよう に、第1の導体のキャパシタンスは第2の導体のキャパシタンスと比較して、同 様に、最高71%変化し得る。したがって、キャパシタンスの逆数の平方根に比 例するインピーダンスは、インダクタンスの変化を無視して、最高31%変化し 得る。 上で論じたように、本発明は、信号導体と基準面との間の距離を長くするなど 、インピーダンスを上昇させ制御する従来の方法に伴う制限および欠点を克服す る。従来の方法は、回路基板の厚み、重量および費用を増大させるという逆効果 を有する。 信号導体のインピーダンスを増加させるための別の従来の技術では、信号導体 の幅または厚みを減じることにより、信号導体で覆われる基準面の面積を減じ、 それによって、信号導体と基準面との間の容量性結合を減じる。この方策も所望 されない結果を有するものであり、なぜならば、薄い信号導体は、製造が困難で あり、限られた電流伝搬能力しか有さないかもしれないからである。 インピーダンスを増大させるさらに別の従来の方策では、信号導体と基準面と の間に、より低い誘電率の絶縁体が用いられる。しかしながら、より低い誘電率 を有する非標準的な絶縁体は、標準的な誘電体よりも非常により多くの費用がか かる。したがって、より低い誘電率の絶縁体を用いると、回路基板がより高価な ものとなる。本発明は、厚み、重量または費用を増大させることなく、より高い 、制御されたインピーダンスを与えるという利点を有する。 配線インピーダンスを増大させる別の方策として、信号導体対格子位置合わせ を伴う非中実基準面が用いられる。しかしながら、この方策は、経路付け目的に 利用可能な信号面面積を制限し、それによって経路付け密度を減じ、経路付けを より困難なものにするという制限を有する。 したがって、上記の発明は、マイクロストリップラインの高密度経路付けを支 持するプリント回路基板シールドシステムを提供し、その一方で、相対的な格子 対格子位置合わせまたは相対的信号導体対信号導体位置合わせを制御する必要が なく、およびインピーダンスを増大させるための従来の方策に伴う不利益を受け ることなく、制御された一貫性のある高インピーダンスを提供する。 さらに、当該技術分野においては、上述の附随する欠点を伴う従来の方法の1 つに頼ることなく、および導体対格子位置合わせまたは信号導体対信号導体位置 合わせを必要とすることなく、ストリップライン信号導体に対する制御され増大 されたインピーダンスを伴うプリント回路基板またはケーブルの提供が要求され ている。これらの目的は、以下に論じられる本発明の好ましい実施例によって満 足される。 図7は、本発明の、3層が中央揃えされるストリップラインの回路基板構成を 示す。回路基板100は、導電性要素の組を含むシールド格子120と、導電性 要素の同様の組を含むシールド格子140と、複数の信号導体160、162、 164とを含む。 図7に示されるように、シールド格子120、140の各々は、セル構造から なる一様な繰返しパターンを有する。これらセル構造は、導電性要素122、1 24および142、144によってそれぞれ形成される。好ましい実施例では、 導電性要素122は導電性要素124に垂直であり、要素142は要素144に 垂直である。本発明の1つの好ましい実施例では、導電性要素122、124ま たは142、144により形成されるセル構造が目の形を有しかつ第1および第 2の角172、174を有するように、形状化された交差部175が導電性要素 122、124または142、144の交差部に形成される。 図8に示されるように、信号導体160、162、164は、格子120、4 0間に位置決めされ、格子120、140に平行に配向される。これら信号導体 160、162、164は、絶縁体150によって上側格子120から電気的に 絶縁され、かつ絶縁体152によって下側格子140から電気的に絶縁される。 上側格子120の上面には絶縁体154が積層され、下側格子140の底面には 絶縁体156が積層される。 以下の記載をより十分に理解するために、図面の図に対しX、Y、Z座標系を ここでも確立することが有用である。XおよびY軸は図7において示されるよう に水平面内にある。各格子120、140はこの水平面に平行な面内にある。同 様に、信号導体160、162、164は、2つの格子120、140のそれぞ れの面の間においてそれらの面と平行な面内にある。信号導体160、162、 164の主配向は、図7に示されるように、Y軸に平行である。Z軸は図8に示 されるようにXおよびY軸に垂直である。 図7および図8に示されるように、一方の格子の交差部175のくびれが他方 の格子の目の形状のセル190の中央に来るよう、上側格子120と下側格子1 40とは互いに対してずらされる。このずれは上述のくびれが中央に来ないよう なものであってもよいが、くびれを中央に置くことによって、この発明において インピーダンスが最適に制御される。特に、下側格子140の上になる、上側格 子120の導電性材料の面積が最小とされ、それによって、2つの格子120、 140間、および格子120、140と格子120、140間に置かれる信号導 体160、162、164との間のキャパシタンスを最小にすることがわかる。 したがって、格子交差部180が全く重ならないよう、および格子導電性要素1 22、142および格子導電性要素124、144の最小限の重なりのみが存在 するよう、格子120、140は好ましくはずらされる。 図7にさらに示されるように、2つの格子120、140の形状化された交差 部175および導電性要素122、124、142、144の寸法の選択は、X 軸における信号導体160、162、164の位置決めにかかわらずそれら信号 導体がすべて格子120、140に対し実質的に同じ平均キャパシタンスを有す るように行なわれる。これは、導電性要素122、124、142、144が交 差部175間におけるそれらの中点で最も狭くなるように導電性要素122、1 24、142、144をテーパすることによって達成される。ここで用いられる ように、導電性要素122、124、142、144の「中点」という語は、そ れぞれの要素の、隣接の交差部からおおよそ等距離にある部分である。上側格子 120と下側格子140とはそれらのそれぞれの中点で重なることがわかる。こ の重なりによって、この重なりの間を通過する信号導体のインピーダンスは、埋 込マイクロストリップ実現例における信号導体のインピーダンスに比して1/3 低減される。インピーダンスにおけるこの低減の補償は、導電性要素122、1 24、142、144の直径を減じることによって交差部175間における導電 性要素122、124、142、144の総面積を約1/3減じてそのインピー ダンスを回復させることにより行なわれる。したがって、信号導体160、16 2、164は格子120、140との関係において実質的に同じキャパシタンス を有する。距離Aにおいて、信号導体160は3つの交差部を横断し、信号導体 162は導電性要素122、142または124、144の6つの重なりの間に 置かれ、信号導体164は3つの交差部175の部分および6つの導電性要素1 22、124、142または144の部分を横断する。したがって、信号導体が X軸において位置付けられる場所にかかわらず、それは格子120、140に関 し実質的に同じ容量性結合を有することになる。 等式(2)に示されるように、信号導体160、162、164のインピーダ ンスは、キャパシタンス、インダクタンス、抵抗およびコンダクタンスの関数で ある。したがって、整合性のある態様でキャパシタンスを信号導体160、16 2、164に減ずることによって、信号導体160、162、164のインピー ダンスは、ノートブックコンピュータ等にあるように、電子システムにおける他 の回路パスの特有インピーダンスに一致するよう十分に高く、正確にかつ整合性 をもって維持され得る。したがって、上述の本発明は、ストリップライン信号導 体の高密度経路付けを支持するプリント回路基板シールドシステムを提供し、そ の一方で、相対的信号導体対格子位置合わせを制御する必要性を伴わず、相対的 信号導体対信号導体位置合わせを制御する必要性を伴わず、インピーダンスを増 大させるための従来の方策に伴う不利益を被ることなく、制御された一貫性のあ る高インピーダンスを提供する。 上に論じられ図7〜図8に示される本発明は、可撓性の基準面を有する、スト リップライン設計において何千回もの曲げが可能な、可撓性のある平坦なケーブ ルまたは回路基板を提供し、信号の質を劣化させることなく信号転送を可能にす る一方で許容可能なシールド能力を与えるような所望されるインピーダンスを達 成する。この設計は、ストリップライン導体が格子間に置かれる、対称の、シフ トされた基準面の対に基づく。これは、約5ミルの薄い可撓性回路が必要である ような適用例では特に有用である。 さらに、当該技術分野においては、前述の付随の欠点を伴う従来の方法に依存 することなく、制御され増大されるインピーダンスを伴う複数の信号層を有する 回路基板を提供することが要求されている。このような目的は、以下に論じられ る本発明の好ましい実施例によって満足され得る。 図9は、本発明の、4層の、中央揃えされないストリップラインの実現例の好 ましい実施例の平面図である。図9に示されるように、回路基板200は、第1 の導電性シールド格子220と、第1の複数の信号導体260、262、264 と、第2の複数の信号導体280、282、284と、第2の導電性シールド格 子240とを含む。 図9に示されるように、シールド格子220、224の各々は、セル構造から なる繰返しパターンを有する。これらセル構造は、導電性要素222、224お よび242、244によってそれぞれ形成される。好ましい実施例では、導電性 要素222は導電性要素224に対し垂直であり、要素242は要素244に対 し垂直である。本発明の1つの好ましい実施例では、形状化された交差部275 は、導電性要素222、224の交差部、または導電性要素242、244の交 差部に形成される。導電性要素222、224および242、244により形成 されるこれらセル構造は、目の形状を有しかつ第1および第2の角272、27 4を有する。 図10に示されるように、信号導体260、262、264は、第1の信号層 270を形成し、格子220、240間に位置決めされ格子220、240と平 行に配向される。これら信号導体260、262、264は上側格子220によ り接近する。同様に、信号導体280、282、284は、第2の信号層272 を形成し、格子220、240間に位置決めされ格子220、240に平行に配 向される。信号導体280、282、284は下側格子240により接近する。 信号導体260、262、264は、絶縁体250によって上側格子220から 電気的に絶縁され、絶縁体252によって信号導体280、282、284から 電気的に絶縁される。信号導体280、282、284は絶縁体258によって 下側格子240から電気的に絶縁される。上側格子220の頂面には絶縁体25 4が積層され、下側格子240の底面には絶縁体256が積層される。 以下の記載をより十分に理解するために、図面の図に対しX、Y、Z座標系を 確立するのがここでも有用である。XおよびY軸は図9に示されるように水平面 内にある。格子220、240の各々はこの水平面に平行な面内にある。下側格 子240は、X−Y面において上側格子220に対し90°回転される。信号導 体260、262、264は、2つの格子220、240の間において2つの格 子220、240のそれぞれの面に平行な面内にある。信号導体260、262 、 264は上側格子220により接近して位置決めされる。同様に、信号導体28 0、282、284は、2つの格子220、240間においてそれら2つの格子 220、240のそれぞれの面に平行な面内にある。信号導体260、262、 264は下側格子240により接近して位置決めされる。図9に示されるように 、信号導体260、262、264の主配向はY軸に平行であり、信号導体28 0、282、284の主配向はX軸に平行である。Z軸は図10に示されるよう にX軸およびY軸に垂直である。 図9および図10を参照して、2つの格子220、240は、格子240の交 差部275のくびれが格子220の交差部275のくびれに垂直になるように、 互いに対してずらされ回転させられる。格子240の交差部のくびれは、X軸お よびY軸において、格子220の目の形状のセル290の中央に置かれる。この ずれはくびれが中央に来ないようなものであってもよいが、このくびれを中央に おくことによって、この発明においてインピーダンスの最適な制御がもたらされ る。特に、下側格子240の導電性材料の上になる、上側格子220の導電性材 料の面積が最小にされ、それによって2つの格子220、240間のキャパシタ ンスが最小にされ、格子220、240と、格子220、240間に置かれる信 号導体260、262、264との間のキャパシタンスを最小にする。したがっ て、格子交差部275が全く重ならないよう、および格子導電性要素222、2 42と格子導電性要素224、244との最小限の重なりのみが存在するように 、格子220、224はずらされる。信号導体280、282、284は、2つ の信号層間のクロストークを最小限にするよう、信号導体260、262、26 4に垂直に配向される。 等式(1)を参照して、キャパシタンスは信号導体と基準面との間の分離に反 比例する。したがって、当業者には理解されることであるが、信号面270がZ 軸において下側格子240よりも上側格子220から半分の距離にある場合、下 側格子240に対する信号導体260、262、264の容量性結合は、より近 い上側格子220に対する信号導体260、262、264の容量性結合に比し て最小である。同様に、Z軸における下側格子240からの信号面272の距離 が、Z軸における上側格子220からの信号面の距離の半分である場合、上側格 子220に対する信号導体280、282、284の容量性結合は、下側格子2 40に対する信号導体280、282、284の容量性結合に比して最小である 。したがって、上述の実施例は、信号層270、272間においてクロストーク が低減される、制御された高インピーダンス信号導体からなる2つの層を提供す る。上述の実施例は例示的なものであり、当業者ならば本発明は3つの以上の信 号層および/または3つ以上の基準面とともに用いられてもよいことを理解する であろう。 時として、信号導体260、262、264または280、282、284は 、たとえば設計レイアウトに一致させるために、またはY軸に平行な線に沿って は位置合わせされないポート間の接続をなすため等、さまざまな理由に対して再 経路付けされなければならない。このような場合、信号導体260、262、2 64、または280、282、284は、そのような接続をなすために、再配向 されなければならない。図11に示されるように、方向におけるこのような変更 は、信号導体のインピーダンスの不連続を最小限に保ちながらであればなされて もよい。方向における90°変更を達成するために、信号導体260はまずY軸 に平行な方向に配向される。ビア(つまり貫通孔)234は、第1の信号導体2 60と第2の信号導体280とを含む回路基板にあけられる。第2の導体280 は、第1の導体260に対して90°で配向され、かつX軸に平行に配向される 。第1の導体260は、当該技術において公知であるように半田を充填されるビ ア234によって、第2の導体280に電気的に接続される。この態様で、不連 続を最小に保ちながら信号導体を再経路付けしてもよい。 さらに、当該技術分野においては、上述の付随の欠点を伴う従来の方法のうち の1つに依存することなく、および導体対格子位置合わせを必要とすることなく 、ストリップラインおよびマイクロストリップ信号導体の両方のための制御され 増大されたインピーダンスを伴うプリント回路基板またはケーブルであって、信 号導体が、第1の軸、または第1の軸に垂直な第2の軸のいずれかに平行に配向 されてもよいプリント回路基板またはケーブルの提供が要求されている。これら の目的は、以下に論じられる本発明の好ましい実施例によって満足される。 図12は、本発明のさらなる局面に従う回路基板を示す。この回路基板は、導 電性要素322、324の組と、複数の信号導体360、362とを含む導電性 シールド格子300を含む。図12に示されるように、このシールド格子は、セ ル構造からなる繰返しパターンを有する。これらセル構造は導電性要素322、 324によって形成される。図2に示される信号導体360、362および導電 性要素322、324の相対幅は例示的なものとしてのみ示される。好ましい実 施例では、これらセルは図7に示される3層の好ましい実施例におけるものと実 質的に同じではあるが、ただし、頂点172、174は、図3bに示されるよう に、形状化された交差部375を形成する隅肉部で充填される。図3bおよび図 12に示されるこのセル構造は例示的に示されるものであり、他の数多くの好適 な構成を用いてもよいことが理解される。 以下の記載をより十分に理解するために、図面の図に対してX、Y、Z座標系 を確立するのが今一度ここでも有用である。X軸およびY軸は図12に示される ように水平面内にある。格子320はその水平面に平行な面内にある。同様に、 信号導体360、362は、格子320の面に実質的に平行な面内にある。図1 2および図13に示されるように、信号導体360の主配向はY軸に実質的に平 行であり、信号導体362の主配向はX軸に実質的に平行である。Z軸は図13 に示されるようにX軸およびY軸に垂直である。 信号導体360、362は絶縁体350によって格子320から電気的に絶縁 される。埋込マイクロストリップの場合、信号導体360、362、364の上 側面は絶縁体354を積層される。これらの層は、共に挟まれて、当該技術分野 において公知の好適な接着剤で適所に保持される。 図12に示されるように、導電性要素322、324および交差部375は、 信号導体がX軸に平行に配向されるかにかかわらず、または信号導体がY軸に平 行に配向されるかにかかわらず、第1の信号導体により横断される面積の、他の 任意の信号導体に対する最大変動が最小限にされるように、形状化される。した がって、当業者には理解されることであるが、他の任意の信号導体に対し、第1 の信号導体によって横断される面積の変動を最小限にすることによって、他の任 意の信号導体に対する第1の信号導体のインピーダンスにおける変動も同様に最 小にされることになる。 当業者には、本発明の本局面は、3層が中央揃えされるストリップラインの実 施例のみならず多数の他の構成においても用いられ得ることが理解されるであろ う。 図14は、6層回路基板400内において実施される本発明の断面図を示す。 図14における頂部の3つの層402は、本発明の上側信号導体360と基準格 子320と下側信号導体380とを含む。信号導体360は第1の層404上に あり、基準格子420は第2の層406上にあり、下側信号導体480、482 、484は第3の層408上にある。下側の3つの層410は、従来のマイクロ ストリップ設計の伝送線および基準面を表わす。これら3つの下側層410の第 1の層412は第1の信号導体414を含む。3つの下側層410の第2の層4 16は中実基準面418を含む。第3の層420は第2の信号導体422を含む 。これらの層404、406、408、412、416および418は、絶縁体 によって互いから電気的に絶縁され、共に挟まれて、当該技術分野において公知 の好適な接着剤で適所に保持される。 従来のマイクロストリップ伝送線に対する特有インピーダンスと導体−基準面 間の距離との関係は以下の等式で表現される: h:表面導体と基準面との間の分離 w:導体の幅 εr:導体と基準面との間の材料の誘電率 従来の中央に置かれるストリップラインに対する、特有インピーダンスと、導 体−基準面間の分離との間の関係は、以下の等式によって支配される: ここで、 b:導体と中実基準面との間の分離 t:導体の厚み η0:自由空間の特有インピーダンス(120πオーム) 等式(7)および(8)は、それぞれ、マイクロストリップおよびストリップ ライン設計に対する、特有インピーダンスと、導体−基準面間の分離との間の関 係をより正確に表現するものである。 従来、回路基板の伝送線のインピーダンスは導体と基準面との間の距離を実質 的に増加させることによって増大された。図14ならびに等式(7)および(8 )を参照して、インピーダンスにおけるこの増大は、マイクロストリップ層に対 してはhを増大させ、ストリップライン層に対してはbを増大させることによっ て得られる。この結果、したがって、これら層の上の導体はすべてインピーダン スが増大する。50〜65Ωの「普通の」基板インピーダンスが同じ面上におい て高いインピーダンス層としてさらに必要とされる場合、導体の幅(w)を増大 させることにより、その基板上の他の信号のその支配的な50および65Ωイン ピーダンスを維持することが必要となるであろう。 残念ながら、この必要な配線幅(w)は、所望される4または5ミルからそれ ぞれ27.3および16.4ミルに増大されることによってこれらインピーダン スを維持しなければならなくなる。これらの配線幅は、細密ピッチ装置パッド間 には適合せず、したがって、集積回路チップを回避して経路付けられなければな らなくなるであろう。さらに、他の層から高インピーダンス層上へ経路付けられ る「普通の」インピーダンスの導体は、それらの幅を層ごとに調整することによ って、それらの全体の長さにつり合ったインピーダンスを維持する必要があるで あろう。たとえ、細密ピッチ装置パッド間において経路付けする試みに伴う問題 がなかったとしても、hまたはbの増大は約2.7倍低い信号密度をもたらす結 果となり、なぜならば同じ層においてより数少ない信号導体が実施され得るから である。加えて、中央に置かれるストリップラインの環境では、5ミル配線を用 いて92Ωのオーダの高インピーダンスが必要とされる場合、ストリップライン 導体に対する必要なbの増加は、62ミルの標準回路基板仕様をはるかに超える 基板厚みをもたらすことになるであろう。 上で論じたように、本発明は、選択された領域において、従来の設計において よりもはるかに広い範囲のインピーダンスを伴う信号導体の構築を可能にする。 これは、導体のインピーダンスに多大な影響を有する、従来のマイクロストリッ プおよびストリップライン設計では考慮されなかった新しい変数の導入によって 達成される。この新しい変数とは、基準面の構築に用いられる銅の百分率である 。従来の基準面は中実である。特有インピーダンスを従来的に増大させるために は、信号導体と基準面との間の分離が物理的に増大されなければならない。 本発明は、信号導体と基準面との間の分離を物理的に増大させることなくイン ピーダンスの増大を可能にする。したがって、インピーダンスは、回路基板の厚 みを増大させることなく増大され得る。加えて、信号導体のインピーダンスは、 基準面の構築に用いられる銅の百分率を変更することにより、広い範囲にわたっ て変動してもよい。さらに、本発明は、従来のマイクロストリップおよびストリ ップライン設計に関連する問題を効果的に取除くものであり、上で論じたように 、信号導体対格子位置合わせまたは信号導体対信号導体位置合わせを必要としな い。 本発明は信号導体と基準面との間の距離を増加させるという明らかな効果を有 する一方、本発明はそれが適用される領域においてのみこの効果を有し、本発明 は基準面に隣接する2つの信号層に影響するにすぎない。したがって、回路基板 の残りの部分における伝送線の特性は変わらない。したがって、図14において 、層404および408それぞれにおける信号導体360および380は格子3 2 0によって高インピーダンスを呈し、層412および428それぞれにおける信 号導体414および422は、格子320の存在には影響されず、通常のインピ ーダンスで動作する。 本発明のさらなる利点は、格子320下で経路付けられる信号からのクロスト ークの1つの源つまり順方向クロストークの事実上の除去である。クロストーク は、1つのチャネルの信号が他のチャネルの信号に結合することの影響である。 クロストークは多数の源から生じ得、その1つはケーブルパラメータ、特に導体 間のキャパシタンスおよびインダクタンスの不均衡である。この不均衡のため、 1つの導体の信号の他の導体の信号へのネット結合が生じ得る。 一般に、このような不均衡は、従来のマイクロストリップ構築の例にあるよう に、導体が非均質媒体にさらされた場合に悪化する。これは、当該技術分野にお いて公知であるように、順方向クロストークが奇数トレース速度と偶数トレース 速度との間の差の結果であるからである。同時媒体では、この奇数トレース速度 と偶数トレース速度とは等しく、互いを打ち消し合って、順方向クロストークの 除去をもたらす。非均質媒体では、これら2つの速度は等しくなく、非ゼロ因子 をもたらし、順方向クロストークを生じさせる。マイクロストリップ構成のよう な、高いインピーダンスを可能にする従来の構成では、導体は、少なくとも3つ の異なる誘電体、典型的にはFR−4、半田マスクおよび空気と界面をなす。こ の非均質環境は偶数トレース速度と奇数トレース速度とを異ならせる結果となり 、この結果順方向クロストークが生ずる。 本発明では、電気的に長い距離に対し信号を導体を介して互いに対して平行に 送ることが特に必要である場合、信号は準ストリップラインまたは埋込ストリッ プライン環境において信号導体380を介して格子320下で経路付けられ得る 。「電気的に長い」距離とは、最大結合が生ずる、λ/4に近似する距離である 。層408上の導体380、382、384はほとんど均質の環境において経路 付けられるため、奇数トレース速度と偶数トレース速度との間の差は0に近く、 したがって順方向クロストークは0に近づく。この結果、本発明はクロストーク を事実上取除く。 上記の利点に加えて、本発明は、上で論じたように、信号導体対格子位置合わ せまたは信号導体対信号導体位置合わせの要件なしに、基準格子下において経路 付けられる高インピーダンス配線に対する新規なシールドを提供する。本設計は 図14における両方の層404(マイクロストリップまたは埋込マイクロストリ ップ)および408(ストリップラインまたは準ストリップライン)上において 高インピーダンス導体の経路付けを可能にするため、典型的な6層基板上の層4 08上の導体を介してのみ高インピーダンス信号を経路付けることが可能である 。加えて、より高いインピーダンスの導体が所望される場合には、格子化された 基準面を層416上に用いてもよい。次いで層412上の導体414が必要なさ らなる高インピーダンスを与え、その一方で層416上の格子が必要なシールド を与える。 したがって、この発明により、マイクロストリップおよびストリップライン設 計者は、従来の設計よりもはるかに広い範囲のインピーダンスから選択を行なう ことができる。この設計は、標準回路基板の厚みを増大させることなく、信号導 体の幅または厚みを減ずることなく、および非均質または非標準誘電体の使用に 依存することなく、回路基板のうちの選択された領域に非常に高いインピーダン スの導体を与える際に特に有用である。さらに、本発明は、高い信号密度を維持 しながら高いインピーダンスを与え、高インピーダンス導体間のクロストークを 減じながら高いシールドレベルを与える。 ある好ましい実施例に関して本発明を記載してきたが、当業者にとって明らか な他の実施例も本発明の範囲内にある。したがって、本発明の範囲は以下の請求 の範囲によってのみ規定されることが意図される。
【手続補正書】 【提出日】1998年9月30日(1998.9.30) 【補正内容】 (1) 明細書の第13頁第13行目の「格子40」を「格子20」に補正す る。 (2) 明細書の第22頁第19行目の「364」を削除する。 (3) 明細書の第23頁第6行目の「下側信号導体380」を「下側信号導 体480、482、484」に補正する。 (4) 明細書の第23頁第7行目の「基準格子420」を「基準格子320 」に補正する。 (5) 明細書第23頁第11行目の「第3の層420」を「第3の層428 」に補正する。 (6) 明細書の第24頁第4行目の「等式(7)および(8)」を「等式( 4)および(5)」に補正する。 (7) 明細書の第24頁第8〜9行目の「等式(7)および(8)」を「等 式(4)および(5)」に補正する。 (8) 明細書の第25頁最下行の「380」を「480、482、484」 に補正する。 (9) 明細書の第26頁第23行目の「信号導体380」を「信号導体48 0、482、484」に補正する。 (10) 明細書の第26頁第25行目の「導体380、382、384」を 「導体480、482、484」に補正する。 (11) 請求の範囲を別紙のとおり補正する。 請求の範囲 1.少なくとも2つの信号導体を含み、前記少なくとも2つの信号導体は同じ寸 法を有し 、さらに、 導電性材料を含むパターンを有するシールド格子を含み、前記格子パターンは 、前記少なくとも2つの信号導体の各々が、前記信号導体の各々がどこに位置付 けられるかにかかわらず、第1の軸に実質的に平行に配向されかつ導電性材料の 実質的に一定の面積を覆うように構成される、高周波数回路基板。 2.前記回路基板は可撓性を有する、請求項1に記載の回路基板高速の信号を搬送するためのアセンブリであって、前記アセンブリは、 第1の軸と、 信号導体と第1のセルパターンを有する第1の導電性シールド格子と、 前記第1の格子と実質的に平行でありかつ前記第1の格子を基準として予め定 められたずれた位置に位置合わせされた第2の導電性シールド格子とを含み、 記第1の格子は少なくとも部分的に前記第2の格子によって覆われ 、前記第2の 格子は第2のセルパターンを有し、前記信号導体は前記第1の格子と前記第2の 格子との間に配置されかつ前記第1の軸に平行に配向され、前記第1および第2 のセルは 、前記信号導体がどこに位置付けられるかにかかわらず、格子に対して 一定のキャパシタンスを信号導体に提供するよう構成される、アセンブリ .前記第2のセルパターンは前記第1のセルパターンと実質的に同じである、 請求項に記載のアセンブリ .第1の平面内に、第1の軸および第2の軸を有する第1の導電性格子を含み 、前記第2の軸は前記第1の平面内で前記第1の軸に実質的に垂直であり、さら に、 前記第1の平面に実質的に平行な第2の平面内に配置された信号導体を含み、 前記信号導体は前記第1および前記第2の軸のうち一方と平行に位置付けられ、 前記信号導体は、前記信号導体が前記第2の平面内のどこに位置付けられるかに かかわらず、前記第1の導電性格子と一定のキャパシタンスを有する、シールド システム。 .前記第1の導電性格子に実質的に平行な第2の導電性格子をさらに含み、前 記信号導体は前記第1の導電性格子と前記第2の導電性格子との間に配置され、 前記第1および前記第2の導電性格子の面積は、前記信号導体に対して一定のキ ャパシタンスを生成するよう変化される、請求項に記載のシールドシステム。 .第1の軸を有する導電性材料のシールド格子と、 前記シールド格子から比較的一定の距離にかつ前記第1の軸に平行に配置され た信号導体とを含み、前記シールド格子は、前記信号導体が前記シールド格子を 基準としてどこに位置付けられるかにかかわらず、前記導体が前記導電性材料の 実質的に一定の面積を横断するように構成される、高周波数回路基板。前記回路基板は可撓性を有する、請求項7に記載の回路基板高速の信号を搬送することが可能な回路基板であって、 1平面内に、第1の軸を有しかつ前記第1の軸に垂直な第2の軸を有する導電 性材料のシールド格子を含み、信号導体は前記第1の軸に平行に位置付けられ、 前記シールド格子は、前記信号導体が前記第2の軸に沿ってどこに位置付けられ るかにかかわらず、前記信号導体に、前記シールド格子に対して一定のキャパシ タンスを提供する 構造を有する、回路基板。10 .前記第1の軸で前記第1の格子から予め定められたようにずれた位置に位 置合わせされた導電性材料の第2の格子をさらに含み、前記第2の格子は第3の 軸で前記第1の格子から予め定められたずれた位置に位置付けられ、前記第3の 軸は前記第1および前記第2の軸と直角であり、前記信号導体は前記第1および 前記第2の格子の間に配置され、前記第1の格子の導電性材料の面積および前記 第2の格子の前記導電性材料の面積は、前記第1の格子と前記第2の格子とが前 記第3の軸で重なり合う場所で減じられて、前記信号導体が前記重なりに近接し て位置付けられた際に前記信号導体に一定のインピーダンスを生成する、請求項 9に記載の回路基板。11信号を搬送するアセンブリ内の信号導体のインピーダンスを増大させる方 法であって、 (a) 信号導体の一方側上に第1の軸を有する第1のパターン化されたシー ルド格子を第1の平面に位置付けるステップを含み、前記信号導体は第2の平面 に位置付けられ 、前記パターン化されたシールド格子は導電性要素の複数の交点 を含み、さらに、 (b) 前記信号導体を前記第1の軸と実質的に平行となるように位置付ける ステップと、 (c) 前記導電性要素および前記交点を、前記信号導体の前記第2の軸に沿 った位置付けにかかわらず、前記信号導体で形成される平均キャパシタンスが一 定に 保たれるよう、構成するステップとを含む、方法。12 .(d) 第3の平面に、前記信号導体の反対側上に、第2のパターン化さ れたシールド格子を位置付けるステップをさらに含み、前記第2の格子は前記第 1の軸で前記第1の格子からずらされ、かつ前記第3の平面は前記第1の平面と 実質的に平行であり 、さらに、 (e) 前記第1の格子および前記第2の格子を、前記信号導体の前記第2の 軸に沿った位置付けにかかわらず、 前記キャパシタンスが一定に保たれるように 構成するステップをさらに含む、請求項11に記載の方法。13高周波数信号を搬送するよう構成された回路基板であって、 第1の軸と、 前記第1の軸に平行に配向された第1の信号導体および第2の信号導体と、 シールド格子とを含み、前記シールド格子は、 前記第1および第2の信号導体から距離をおいて配置された第1の平面内 の導電性要素の第1の組と、 前記第1の平面内に導電性要素の前記第1の組と垂直に配置された導電性 要素の第2の組とを含み、よって、導電性要素の前記第1の組と導電性要素の前 記第2の組とがセルの繰返すパターンを形成し、前記セルの各々は第1および第 2の頂部を有し、前記第1の頂部は前記第2の頂部と対角線上に対向して配され 、前記第1の頂部および前記第2の頂部の各々はその中に配置された導電性隅肉 部を有し、前記信号導体の各々は前記導電性要素および隅肉部の実質的に一定の 面積を覆う、回路基板。14 .前記セルの各々は第3および第4の頂部を有し、前記第3の頂部および前 記第4の頂部の各々はその中に配置された導電性隅肉部を有する、請求項13に 記載の回路基板。15 .前記第1の軸に垂直に配向された第3の信号導体をさらに含む、請求項 に記載の回路基板。16高速の信号を搬送することが可能なアセンブリであって、 信号導体と、 第1の平面にシールド格子とを含み、前記信号導体は第2の平面内で前記シー ルド格子と平行に位置付けられ、前記シールド格子は、前記信号導体が前記シー ルド格子を基準としてどこに位置付けられるかにかかわらず、前記信号導体が一 定のインピーダンスを提供するように前記シールドの実質的に一定の面積を覆う ようにする、目の形の開口部の繰返すパターンを形成する導電性材料を含む、ア センブリ。 17第2の平面内に位置付けられた信号線に制御されたインピーダンスを提供 する、第1の平面内のシールド格子であって、前記第1の平面は前記第2の平面 に平行であり、前記シールド格子は、 前記第1の平面内に配置された導電性要素の第1の組と、 前記第1の平面内に配置された導電性要素の第2の組とを含み、導電性要素の 前記第1の組は導電性要素の前記第2の組と交差してセルの繰返すパターンを形 成し、前記セルの各々は第1および第2の頂部を有し、前記第1の頂部は前記第 2の頂部と対角線上に対向して配され、前記第1の頂部および前記第2の頂部の 各々は、その中に配置された導電性隅肉部を有する、シールド格子。 18高速の信号を搬送することが可能な回路基板であって、 信号導体と、 第1の平面内にシールド格子とを含み、前記シールド格子は、第1の軸の方向 に成形された開口部の繰返すパターンを形成する導電性材料を含み、前記信号導 体は前記第1の平面に平行な第2の平面内に前記シールド格子と平行に位置付け られ、かつ、前記信号導体が前記第1の軸に垂直な第2の軸に沿って前記第2の 平面内でどこに位置付けられるかにかかわらず、前記導電性材料の実質的に一定 の面積を覆う、回路基板。

Claims (1)

  1. 【特許請求の範囲】 1.複数の信号導体と、 導電性材料を含むパターンを有する格子とを含み、前記格子パターンは、第1 の軸に平行に配向された前記信号導体の各々が、前記信号導体の各々がどこに位 置付けられるかにかかわらず、導電性材料の実質的に一定の面積を覆うように構 成される、回路基板。 2.第1の軸と、 第1のセル構造を含む第1のパターンを有する第1の格子と、 前記第1の格子に実質的に平行にかつ前記第1の格子に対して予め定められた ずれた位置に位置合わせされた第2の格子とを含み、前記第2の格子は第2のセ ル構造を含む第2のパターンを有し、前記第1および前記第2のセルは、前記第 1の格子と前記第2の格子との間に配されて前記第1の軸に平行に配向された信 号導体が、前記信号導体がどこに位置付けられるかにかかわらず、実質的に一定 のキャパシタンスを有するよう構成される、回路基板。 3.前記第2のパターンは前記第1のパターンと実質的に同じであり、前記第2 のセル構造は前記第1のセル構造と実質的に同じである、請求項2に記載の回路 基板。 4.第1の平面内に、第1の軸および第2の軸を有する第1の導電性格子を含み 、前記第2の軸は前記第1の平面内で前記第1の軸に垂直であり、さらに、 前記第1の平面に実質的に平行な第2の平面内に配置された信号導体を含み、 前記信号導体は前記第1および前記第2の軸のうち一方と平行に位置付けられ、 前記信号導体は、前記信号導体が前記第2の平面内のどこに位置付けられるかに かかわらず、前記第1の導電性格子と実質的に一定のキャパシタンスを有する、 シールドシステム。 5.前記第1の導電性格子に実質的に平行な第2の導電性格子をさらに含み、前 記信号導体は前記第1の導電性格子と前記第2の導電性格子との間に配置され、 前記第1および前記第2の導電性格子の面積は、前記信号導体に対して一定のキ ャパシタンスを生成するよう変化される、請求項4に記載のシールドシステム。 6.第1の軸を有する導電性材料の格子と、 前記格子から比較的一定の距離にかつ前記第1の軸に平行に配置された信号導 体とを含み、前記格子は、前記信号導体が前記格子を基準としてどこに位置付け られるかにかかわらず、前記導体が前記導電性材料の実質的に一定の面積を横断 するように構成される、回路基板。 7.第1の軸を有しかつ前記第1の軸に垂直な第2の軸を有する導電性材料の格 子を含み、信号導体は前記第1の軸に平行に位置付けられ、前記格子は、前記信 号導体が前記第2の軸に沿ってどこに位置付けられるかにかかわらず、前記信号 導体が前記格子に対して実質的に一定のキャパシタンスを有するように選択され た構造を有する、回路基板。 8.前記第1の軸で前記第1の格子から予め定められたようにずれた位置に位置 合わせされた導電性材料の第2の格子をさらに含み、前記第2の格子は第3の軸 で前記第1の格子から予め定められたずれた位置に位置付けられ、前記第3の軸 は前記第1および前記第2の軸と直角であり、前記信号導体は前記第1および前 記第2の格子の間に配置され、前記第1の格子の導電性材料の面積および前記第 2の格子の前記導電性材料の面積は、前記第1の格子と前記第2の格子とが前記 第3の軸で重なり合う場所で減じられて、前記信号導体が前記重なりに近接して 位置付けられた際に前記信号導体に一定のインピーダンスを生成する、請求項7 に記載の回路基板。 9.回路基板内の信号導体のインピーダンスを増大させる方法であって、 (a) 信号導体の一方側上に第1の軸を有する第1のパターン化されたシー ルド格子を位置付けるステップを含み、前記パターン化されたシールド格子は導 電性要素の複数の交点を含み、さらに、 (b) 前記信号導体を前記第1の軸と平行となるように位置付けるステップ と、 (c) 前記導電性要素および前記交点を、前記信号導体の前記第2の軸に沿 った位置付けにかかわらず、前記信号導体で形成される平均キャパシタンスが実 質的に一定に保たれるよう、構成するステップとを含む、方法。 10.(d) 前記信号導体の反対側上に第2のパターン化されたシールド格子 を位置付けるステップをさらに含み、前記第2の格子は前記第1の軸で前記第1 の格子からずらされ、さらに、 (e) 前記第1の格子および前記第2の格子を、前記キャパシタンスが比較 的一定に保たれるように構成するステップをさらに含む、請求項9に記載の方法 。 11.第1の軸と、 前記第1の軸に平行に配向された第1の信号導体および第2の信号導体と、 前記第1および第2の信号導体から距離をおいて配置された第1の平面内の導 電性要素の第1の組と、 前記第1の平面内に導電性要素の前記第1の組と垂直に配置された導電性要素 の第2の組とを含み、よって、導電性要素の前記第1の組と導電性要素の前記第 2の組とがセルの繰返すパターンを形成し、前記セルの各々は第1および第2の 頂部を有し、前記第1の頂部は前記第2の頂部と対角線上に対向して配され、前 記第1の頂部および前記第2の頂部の各々はその中に配置された導電性隅肉部を 有し、それにより、前記信号導体の各々が前記導電性要素および隅肉部の実質的 に一定の面積を覆うようにする、回路基板。 12.前記セルの各々は第3および第4の頂部を有し、前記第3の頂部および前 記第4の頂部の各々はその中に配置された導電性隅肉部を有する、請求項11に 記載の回路基板。 13.前記第1の軸に垂直に配向された第3の信号導体をさらに含む、請求項1 2に記載の回路基板。
JP53444797A 1996-03-25 1997-03-05 高速の信号を搬送するための回路基板、アセンブリ、およびアセンブリのインピーダンスを増大させる方法 Expired - Lifetime JP3530195B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/620,971 US5675299A (en) 1996-03-25 1996-03-25 Bidirectional non-solid impedance controlled reference plane requiring no conductor to grid alignment
US08/620,971 1996-03-25
PCT/US1997/004108 WO1997036340A1 (en) 1996-03-25 1997-03-05 Bidirectional non-solid impedance controlled reference plane

Publications (2)

Publication Number Publication Date
JP2000507427A true JP2000507427A (ja) 2000-06-13
JP3530195B2 JP3530195B2 (ja) 2004-05-24

Family

ID=24488173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53444797A Expired - Lifetime JP3530195B2 (ja) 1996-03-25 1997-03-05 高速の信号を搬送するための回路基板、アセンブリ、およびアセンブリのインピーダンスを増大させる方法

Country Status (9)

Country Link
US (1) US5675299A (ja)
EP (1) EP0890197B1 (ja)
JP (1) JP3530195B2 (ja)
KR (1) KR100283508B1 (ja)
CN (1) CN1177329C (ja)
CA (1) CA2250206A1 (ja)
DE (1) DE69734279T2 (ja)
TW (1) TW331671B (ja)
WO (1) WO1997036340A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124394A (ja) * 2001-10-18 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置
WO2007099596A1 (ja) * 2006-02-28 2007-09-07 Sony Chemical & Information Device Corporation 配線基板、配線パターンの配置方法
JP2008276926A (ja) * 2007-05-04 2008-11-13 Hutchinson Technol Inc 交互に入れ替わる幅の積層導線を有するディスクドライブヘッドサスペンション屈曲部材
JP2014082298A (ja) * 2012-10-16 2014-05-08 Renesas Electronics Corp 半導体装置及び配線基板

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3185048B2 (ja) 1996-10-04 2001-07-09 モレックス インコーポレーテッド 平型柔軟ケーブル
US6075423A (en) * 1997-11-26 2000-06-13 Intel Corporation Controlling signal trace characteristic impedance via a conductive epoxy layer
KR100791281B1 (ko) * 1998-05-19 2008-01-04 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
US6012928A (en) * 1998-08-28 2000-01-11 Molex Incorporated Microstrip edge card connector
US6225568B1 (en) * 1998-08-31 2001-05-01 Advanced Flexible Circuits Co., Ltd. Circuit board having shielding planes with varied void opening patterns for controlling the impedance and the transmission time
US6590466B2 (en) * 1998-08-31 2003-07-08 Advanced Flexible Circuit Co., Ltd. Circuit board having shielding planes with varied void opening patterns for controlling the impedance and the transmission time of differential transmission lines
US6089923A (en) * 1999-08-20 2000-07-18 Adc Telecommunications, Inc. Jack including crosstalk compensation for printed circuit board
US6225687B1 (en) * 1999-09-02 2001-05-01 Intel Corporation Chip package with degassing holes
JP2001156408A (ja) * 1999-11-30 2001-06-08 Fujitsu Ltd プリント回路基板および配線形成方法
US6567057B1 (en) * 2000-09-11 2003-05-20 Hrl Laboratories, Llc Hi-Z (photonic band gap isolated) wire
JP3864093B2 (ja) * 2002-01-10 2006-12-27 シャープ株式会社 プリント配線基板、電波受信用コンバータおよびアンテナ装置
JP2005244029A (ja) * 2004-02-27 2005-09-08 Molex Inc 信号伝達基板及び信号伝達基板とコネクタの接続構造
US20110298567A1 (en) * 2004-09-24 2011-12-08 Oracle America, Inc., formerly known as Sun Microsystems, Inc. System and method for constant characteristic impedance in a flexible trace interconnect array
CN100404148C (zh) * 2005-01-25 2008-07-23 刘清松 塑胶板材、片材和薄膜的线涂布方法及设备
DE102006047427B4 (de) * 2006-10-06 2012-10-25 Epcos Ag Substrat mit HF-tauglicher Leitung
US7465882B2 (en) * 2006-12-13 2008-12-16 International Business Machines Corporation Ceramic substrate grid structure for the creation of virtual coax arrangement
CN101207968B (zh) * 2006-12-22 2011-11-09 鸿富锦精密工业(深圳)有限公司 电路板
JP4474431B2 (ja) * 2007-03-26 2010-06-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージおよび該製造方法
CN101594732A (zh) * 2008-05-27 2009-12-02 鸿富锦精密工业(深圳)有限公司 电路板
KR101256927B1 (ko) * 2009-01-16 2013-04-19 가부시키가이샤후지쿠라 커넥터 및 케이블 어셈블리
US8011950B2 (en) 2009-02-18 2011-09-06 Cinch Connectors, Inc. Electrical connector
US9035190B2 (en) * 2009-10-16 2015-05-19 Sharp Kabushiki Kaisha Flexible circuit board and display device
JP5877159B2 (ja) * 2010-10-01 2016-03-02 古河電気工業株式会社 絶縁電線
FR2966692B1 (fr) * 2010-10-26 2012-12-14 Sagem Defense Securite Carte electronique, dispositif electronique comportant une telle carte et procede de protection d'une carte electronique
US8927879B2 (en) 2010-11-22 2015-01-06 International Business Machines Corporation Crosstalk reduction between signal layers in a multilayered package by variable-width mesh plane structures
US20130313013A1 (en) * 2012-05-23 2013-11-28 David Sala Porta Printed circuit boards
CN104039069B (zh) * 2013-03-06 2017-03-01 联咏科技股份有限公司 挠性电路板及其接地线结构
US9166550B2 (en) 2013-03-14 2015-10-20 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for using a reference plane to control transmission line characteristic impedance
CN203340401U (zh) * 2013-05-23 2013-12-11 鸿富锦精密工业(深圳)有限公司 印刷电路板
US9241400B2 (en) * 2013-08-23 2016-01-19 Seagate Technology Llc Windowed reference planes for embedded conductors
CN105428770B (zh) * 2015-11-30 2018-10-23 上海宇航系统工程研究所 一种平衡式双线传输线
DE202015008399U1 (de) 2015-12-08 2016-01-08 Protechna S.A. Spundstopfen mit integrierter Druckausgleichseinrichtung
GB2546794B (en) * 2016-01-29 2020-01-08 Teraview Ltd A transmission line
US10993635B1 (en) 2016-03-22 2021-05-04 Flextronics Ap, Llc Integrating biosensor to compression shirt textile and interconnect method
DE102017101478A1 (de) * 2017-01-26 2018-07-26 Rheinmetall Waffe Munition Gmbh Vorrichtung zum Entlüften oder Belüften eines Raumes
US10881001B2 (en) 2017-03-02 2020-12-29 Flex Ltd. Micro conductive thread interconnect component to make an interconnect between conductive threads in fabrics to PCB, FPC, and rigid-flex circuits
US10757800B1 (en) * 2017-06-22 2020-08-25 Flex Ltd. Stripline transmission lines with cross-hatched pattern return plane, where the striplines do not overlap any intersections in the cross-hatched pattern
US11039531B1 (en) 2018-02-05 2021-06-15 Flex Ltd. System and method for in-molded electronic unit using stretchable substrates to create deep drawn cavities and features
KR102555883B1 (ko) 2018-10-29 2023-07-17 셀링크 코포레이션 가요성 하이브리드 상호 연결 회로
US10964660B1 (en) 2018-11-20 2021-03-30 Flex Ltd. Use of adhesive films for 3D pick and place assembly of electronic components
US10896877B1 (en) 2018-12-14 2021-01-19 Flex Ltd. System in package with double side mounted board
KR20210014797A (ko) * 2019-07-30 2021-02-10 삼성디스플레이 주식회사 표시 장치
CN111540993B (zh) * 2019-12-16 2022-01-11 瑞声科技(新加坡)有限公司 传输线以及终端设备
KR20230021466A (ko) * 2021-08-05 2023-02-14 삼성전자주식회사 플렉서블 접속 부재 및 그를 포함하는 전자 장치
CN113709989A (zh) * 2021-09-03 2021-11-26 博敏电子股份有限公司 一种提升电磁屏蔽膜阻抗匹配要求产品可靠性的方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2721312A (en) * 1951-06-30 1955-10-18 Itt Microwave cable
US3612744A (en) * 1969-02-27 1971-10-12 Hughes Aircraft Co Flexible flat conductor cable of variable electrical characteristics
US3634782A (en) * 1969-10-01 1972-01-11 Thomas & Betts Corp Coaxial flat cable
US3654381A (en) * 1970-06-26 1972-04-04 Surprenant Inc Woven flat conductor
GB1324023A (en) * 1970-10-01 1973-07-18 Int Computers Ltd Circuit interconnecting cables and methods of making such cables
US3923364A (en) * 1973-12-06 1975-12-02 Executone Inf Sys Inc Shielded flexible conductor cable and assembly thereof
US3914531A (en) * 1974-03-29 1975-10-21 Amp Inc Power isolated transmission cable assembly
US4367585A (en) * 1979-12-26 1983-01-11 Western Electric Company, Inc. Methods for the termination and connectorization of multi-conductor flat cable
DE3025362C2 (de) * 1980-07-04 1982-11-04 Ewald Max Christian Dipl.-Phys. 6000 Frankfurt Hennig Kraftaufnehmer
US4408255A (en) * 1981-01-12 1983-10-04 Harold Adkins Absorptive electromagnetic shielding for high speed computer applications
US4689262A (en) * 1984-05-21 1987-08-25 Cts Corporation Electrically insulating substrate
US4695810A (en) * 1984-10-22 1987-09-22 Harris Corporation Waffleline-configured microwave transmission link
JPH0642515B2 (ja) * 1984-12-26 1994-06-01 株式会社東芝 回路基板
US4642592A (en) * 1985-04-26 1987-02-10 Tektronix, Inc. Grounding and supporting metal mesh
US4644092A (en) * 1985-07-18 1987-02-17 Amp Incorporated Shielded flexible cable
US4845313A (en) * 1985-07-22 1989-07-04 Tokyo Communication Equipment Co., Ltd. Metallic core wiring substrate
US4695694A (en) * 1986-02-14 1987-09-22 Fusion Systems Corporation Structure for minimizing microwave leakage
JPS62251136A (ja) * 1986-04-25 1987-10-31 三菱樹脂株式会社 金属複合積層板
DE3625631A1 (de) * 1986-07-29 1988-02-04 Gore W L & Co Gmbh Elektromagnetische abschirmung
JPS6480094A (en) * 1987-09-19 1989-03-24 Nippon Cmk Kk Printed wiring board
US4855537A (en) * 1987-09-25 1989-08-08 Kabushiki Kaisha Toshiba Wiring substrate having mesh-shaped earth line
EP0322720A3 (en) * 1987-12-25 1990-01-17 Asahi Glass Company Ltd. Electromagnetic wave shielding transparent body
US4825090A (en) * 1988-02-09 1989-04-25 Grabis Dietrich W Shielding membrane
US5014593A (en) * 1988-03-01 1991-05-14 General Dynamics Land Systems, Inc. Perforated plate armor
US4857119A (en) * 1988-03-01 1989-08-15 General Dynamics Lands Systems, Inc. Case-Hardened plate armor and method of making
JPH0268571A (ja) * 1988-09-02 1990-03-08 Konica Corp 画像形成装置に於けるプリント基板
US5012041A (en) * 1989-06-22 1991-04-30 The Curran Company Screened window for shielded enclosure
US5202688A (en) * 1989-10-02 1993-04-13 Brunswick Corporation Bulk RF absorber apparatus and method
FR2653599B1 (fr) * 1989-10-23 1991-12-20 Commissariat Energie Atomique Materiau composite stratifie presentant des proprietes electromagnetiques absorbantes et son procede de fabrication.
JPH0476996A (ja) * 1990-07-18 1992-03-11 Cmk Corp プリント配線板の製造方法
JP2579046B2 (ja) * 1990-09-19 1997-02-05 日本電気株式会社 多層配線基板
JPH04151899A (ja) * 1990-10-15 1992-05-25 Cmk Corp 電磁波シールドプリント配線板の製造方法
US5177324A (en) * 1991-08-19 1993-01-05 Motorola, Inc. In situ RF shield for printed circuit board
US5293004A (en) * 1991-09-02 1994-03-08 Nippon Cmk Corp. Printed circuit board having an electromagnetic shielding layer
US5235132A (en) * 1992-01-29 1993-08-10 W. L. Gore & Associates, Inc. Externally and internally shielded double-layered flat cable assembly
US5195243A (en) * 1992-02-28 1993-03-23 General Motors Corporation Method of making a coated porous metal panel
JP3170030B2 (ja) * 1992-03-17 2001-05-28 新光電気工業株式会社 高周波用電子部品の信号線路
US5300899A (en) * 1993-02-02 1994-04-05 Ast Research, Inc. Thin, flexible, stripline flex cable having two shielding ground planes formed as grids having mutually offset grid patterns
US5296651A (en) * 1993-02-09 1994-03-22 Hewlett-Packard Company Flexible circuit with ground plane
US5334800A (en) * 1993-07-21 1994-08-02 Parlex Corporation Flexible shielded circuit board
JPH07235741A (ja) * 1993-12-27 1995-09-05 Ngk Spark Plug Co Ltd 多層配線基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124394A (ja) * 2001-10-18 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置
WO2007099596A1 (ja) * 2006-02-28 2007-09-07 Sony Chemical & Information Device Corporation 配線基板、配線パターンの配置方法
JP2008276926A (ja) * 2007-05-04 2008-11-13 Hutchinson Technol Inc 交互に入れ替わる幅の積層導線を有するディスクドライブヘッドサスペンション屈曲部材
JP2014082298A (ja) * 2012-10-16 2014-05-08 Renesas Electronics Corp 半導体装置及び配線基板
US9560762B2 (en) 2012-10-16 2017-01-31 Renesas Electronics Corporation Semiconductor device and circuit board

Also Published As

Publication number Publication date
KR20000005001A (ko) 2000-01-25
CA2250206A1 (en) 1997-10-02
DE69734279T2 (de) 2006-07-13
KR100283508B1 (ko) 2001-03-02
EP0890197B1 (en) 2005-09-28
EP0890197A4 (en) 1999-06-02
US5675299A (en) 1997-10-07
DE69734279D1 (de) 2005-11-03
JP3530195B2 (ja) 2004-05-24
CN1221517A (zh) 1999-06-30
WO1997036340A1 (en) 1997-10-02
EP0890197A1 (en) 1999-01-13
TW331671B (en) 1998-05-11
CN1177329C (zh) 2004-11-24

Similar Documents

Publication Publication Date Title
JP3530195B2 (ja) 高速の信号を搬送するための回路基板、アセンブリ、およびアセンブリのインピーダンスを増大させる方法
KR100301363B1 (ko) 차폐그리드를포함한회로기판장치와그구성방법
US6590466B2 (en) Circuit board having shielding planes with varied void opening patterns for controlling the impedance and the transmission time of differential transmission lines
US4560962A (en) Multilayered printed circuit board with controlled 100 ohm impedance
US20100182105A1 (en) Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals
US5300899A (en) Thin, flexible, stripline flex cable having two shielding ground planes formed as grids having mutually offset grid patterns
JP3234556B2 (ja) 回路ボードの信号線路インピーダンスの制御方法及び装置
JP4373531B2 (ja) 差動平衡信号伝送基板
US4553111A (en) Printed circuit board maximizing areas for component utilization
EP0989796B1 (en) Circuit board having shielding planes with varied void opening patterns for controlling the impedance and the transmission time
US20070040628A1 (en) Transmission line pair
US20030107056A1 (en) Substrate pads with reduced impedance mismatch and methods to fabricate substrate pads
JP3397707B2 (ja) 伝送時間とインピーダンス制御のための各種開口パターンのあるシールド平面を具えた基板
JP4659087B2 (ja) 差動平衡信号伝送基板
EP1568099B1 (en) A circuit that taps a differential signal
JP6013296B2 (ja) 高周波伝送線路
EP0137694B1 (en) Printed circuit board maximizing areas for component utilization
JP2024005575A (ja) 印刷配線板
JPH0265197A (ja) 多層プリント基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080305

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110305

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 9