KR20000005001A

KR20000005001A - 양방향 임피던스가 제어된 비고형 기준면

Info

Publication number: KR20000005001A
Application number: KR1019980707614A
Authority: KR
Inventors: 에드워드 디. 수즈키
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1996-03-25
Filing date: 1997-03-05
Publication date: 2000-01-25
Also published as: JP2000507427A; CN1177329C; CN1221517A; EP0890197B1; DE69734279T2; WO1997036340A1; TW331671B; JP3530195B2; DE69734279D1; CA2250206A1; EP0890197A1; US5675299A; EP0890197A4; KR100283508B1

Abstract

회로 기판이 복수개의 신호 도체들(60, 62, 64) 및 그리드(20)를 포함한다. 그리드(20)는 제1 축(Y)을 따라 배향된 셀 구조들을 형성하는 일정한 패턴의 도전성 물질을 갖는다. 상기 그리드 패턴은, 신호 도체들(60, 62, 64)이 제1 축(Y)과 평행하게 배향될 때, 그리드 패턴이 신호 도체들(60, 62, 64)의 위치에 무관하게 도전성 물질의 실질적으로 일정한 면적에 겹쳐지도록 구성된다. 이에 따라 신호 도체들(60, 62, 64)의 커패시턴스는 신호 도체들(60, 62, 64)의 임피던스가 높은 레벨로 유지될 수 있도록 제어된다.

Description

양방향 임피던스가 제어된 비고형 기준면

본 발명은 접지 기준면들에 근접한 다수의 도체들을 갖는 평판 가요성 케이블들과 인쇄 회로 기판들에서 데이터 전송 라인들 혹은 다른 형태의 전송 라인들의 임피던스를 제어하는 것에 관한 것이다.

마이크로스트립들과 스트립선로들은 디지털 컴퓨터들에서의 고속 논리 회로들을 서로 연결시키는데 광범위하게 사용되는데, 그 이유는 그것들이 자동화된 기술들에 의해 제작될 수 있고 임피던스가 제어된 신호 경로들을 제공할 수 있기 때문이다. 그러나, 마이크로스트립 구성은 상당한 레벨의 과도 전자기 방사를 발생시킬 수 있다. 스트립선로 구성은 원하지 않는 전자기 방사를 크게 감소시키는데 사용될 수 있다. 그런데, 두 번째 기준 또는 접지층의 부가는 신호 도체와 기준면들 사이의 정전용량적 커플링을 증가시키는 결과를 초래하며, 이에 따라 신호 도체의 임피던스를 크게 감소시킨다. 소망하는 높은 임피던스를 유지하기 위해서는, 기존의 스트립선로 구성에서의 기준층들과 신호 도체 사이의 거리가 마이크로스트립 구성에서보다 더 커야만 한다. 이 증가된 두께는 케이블이 다수의 굴곡들에 견딜 수 있도록 하는 능력을 의미있게 줄이거나, 또는 인쇄 회로 기판에 사용되었을 때, 그 인쇄 회로 기판의 전체 두께를 증가시킨다.

통상적으로, 도체들은 가요성 케이블 또는 인쇄 회로 기판의 면들에 형성된다. 접지 면들 또는 다른 기준 전압 면들은 도체 면들과 평행한 면들에 위치하여, 신호 도체들의 임피던스를 제어하고 디지털 컴퓨터들에서 발견되는 클락 신호들과 고속 데이터 신호들과 같은 고 주파수 신호들을 전송하는 도체들로부터의 전자기 방사의 전송을 차단시킨다. 인쇄 회로 기판 및 이와 유사한 것에서, 고형 접지 면들이 일반적으로 사용된다. 그런데, 고형 접지 면들은 매우 얇게 만들어지지 않는 이상은 비가요적이며, 따라서 예컨대 노트북 컴퓨터의 베이스와 이동 가능한 디스플레이 화면 사이의 가요성 케이블에서의 신호 도체들과 같이 종종 구부려지는 케이블들에서의 신호 도체들을 보호하는데는 쉽게 사용될 수 없다. 더욱이, 신호 도체에 가깝게 형성된 고형 접지 면의 큰 커패시턴스로 인하여, 신호 도체의 임피던스는 소망하는 것보다 더 낮을 수도 있다. 다른 한편으로는, 만약 접지 면이 신호 도체들로부터 더 멀리 떨어져 있어서, 커패시턴스를 줄이고, 그에 따라 임피던스를 증가시킨다면, 가요성 케이블은 더 두꺼워지고, 그에 따라 덜 가요적이고, 반복되는 굴곡에 더 잘 손상된다. 마찬가지로, 인쇄 회로 기판도 더 두껍게 되고, 그에 따라 더 무거워지고 제조하는데 더 많은 비용이 든다.

그리드에 형성된 도전성 부재들을 갖는 기준면들은 마이크로스트립을 설계하는데 있어서 임피던스를 증가시키고 가요성을 제공하기 위하여 사용되어 왔다. 그러나, 그리드는 고형 기준면과 같이 연속적이지 않기 때문에, 신호 도체들에 의해 횡단되는 도전성 그리드 부재들의 영역을 제어하지 못하고, 이로 인하여 차폐용 그리드에 대한 신호 도체들의 커패시턴스를 제어하지 못하기 때문에, 그리드상의 기준면에 의해 보호되는 신호 도체들의 임피던스를 제어하는 것이 아주 어렵다는 것이 발견되었다. 따라서 본 발명의 목적은 효과적인 차폐를 제공하고 제어가능한 특성 임피던스를 갖는 가요성 케이블 및 회로 기판을 제공하는 것이다.

통상적으로, 마이크로스트립과 스트립선로 구성의 임피던스는 신호 도체의 폭, 하나 또는 그 이상의 기준면들로부터의 신호 도체의 이격 거리, 신호 도체를 둘러싸는 유전체 및, 그 정도는 약하지만, 신호 도체의 두께에 의해 결정되었다.

그러나, 그와 같이 스트립선로들 및 마이크로스트립에서의 임피던스를 결정하는 통상적인 방법들은 고안자에게 너무 많은 제한들은 부과한다. 예를 들면, 최근의 데스크탑과 서버 시스템들에서의 주변 장치들의 상호연결과 같은 몇몇 응용분야들에서는, 인쇄 회로 기판들에 매우 높은 임피던스가 요구된다. 기존의 기술을 사용하여 그와 같이 높은 임피던스를 얻는 한가지 방법은 신호 도체와 기준 면 사이의 거리를 증가시키는 것이다. 그러나, 이 방법은 비표준적인 두께를 갖는 고가의 인쇄 회로 기판들의 사용을 요구한다. 그와 같은 비표준적인 인쇄 회로 기판들은 장착하는데 고가일 뿐만 아니라, 그것들의 큰 부피로 인하여 많은 응용분야들에서 바람직하지도 않다. 따라서 본 발명의 목적은 회로 기판의 두께를 증가시키지 않고 높은 임피던스를 제공하는 인쇄 회로를 제공하는 것이다.

그밖에, 마이크로스트립 설계자는 기준면으로부터의 신호 도체의 이격거리를 증가시키고 신호도체의 폭을 감소시킴으로써 신호 도체의 임피던스를 증가시키는 것을 선택할 수 있다. 그러나, 후자의 절차를 수행하는데 있어서, 두 가지 제약이 설계자를 제한한다. 첫 번째는, 신호 도체들의 최소 폭은 현재의 기술에 따르면 대략 4 mils(1mil =0.0001인치)의 한계를 나타낸다는 것이다. 두 번째는, 회로 기판의 제조 비용이 도체 폭을 6 mils 미만으로 떨어뜨리고자 할 때에 의미있게 증가한다는 것이다.

종래의 마이크로스트립 구조체와 관련된 다른 단점은 순방향 및 역방향 크로스토크를 모두 발생시킨다는 것인데, 이것은 신호 질을 심각하게 열화시킬 수 있다. 크로스토크는 한 채널의 신호를 다른 채널로 결합하는 효과이다. 크로스토크는 많은 원인들로부터 발생될 수 있는데, 그 중 하나는 케이블 파라메타들의 불균형이다. 특히, 크로스토크는 도체들의 커패시턴스와 인덕턴스 사이의 불균형으로부터 발생할 수 있다. 이 불균형에 의해, 한 도체에서 다른 도체로의 신호의 순 결합이 나타날 수 있다. 그와 같은 불균형은 종래의 마이크로스트립 구성에서의 경우처럼, 한 도체가 비균일 매체에 노출되었을 때 일반적으로 더 악화된다. 따라서 본 발명의 다른 목적은 증가된 임피던스를 제공하면서 감소된 크로스토크를 나타내는 회로 기판을 제공하는 것이다.

상기 제한들 이외에도, 종래 마이크로스트립 구성에서 표면 도체들은 주변 전자부품들의 기능을 방해하는 높은 레벨의 전자기 방사를 야기한다. 이와 반대로, 외부에서의 방사도 또한 표면 도체들의 동작에 영향을 미칠 수 있다. 종래 마이크로스트립 구성에서는, 신호 도체 표면이 회로 기판을 둘러싼 시스템의 공동으로 자유롭게 방사시키기 때문에 적절한 차폐를 제공할 수 없었다. 그와 같은 방사의 억제는 신호 도체가 스트립선로 구성을 사용하여 만들어지는 것을 요구한다. 그러나, 스트립선로 구성의 고 임피던스 도체들은, 소망하는 고 임피던스를 달성하기 위하여 기준면들과 도체들 사이의 이격 거리가 아주 많이 증가되는 것을 요구한다. 그러나, 두께의 증가는 얇은 회로 기판들 또는 표준적인 두께의 회로 기판들이 요구되는 응용분야들에서는 바람직하지 않다. 그러므로, 본 발명의 또 다른 목적은 증가된 임피던스를 제공하면서 효과적인 차폐를 제공하는 회로 기판을 제공하는 것이다.

가요성 케이블 및 인쇄 회로 기판 전송 선로들에 있어서 임피던스 범위를 증가시키고 제어하는 종래 접근의 한계들이 에드워드 디. 스즈키(Edward D. Suski)에게 등록되고 AST 연구 법인에 양도된 미국 특허 번호 5,300,899에 언급되어 있다. 미국 특허 번호 5,300,899의 내용들은 참조로서 본 명세서에 통합된다. 미국 특허 번호 5,300,899에 서술된 기술은 실질적으로 동일한 제1 및 제2 도전성 차폐 그리드들을 이용하는데, 제2 도전성 그리드는 제1 그리드에 관해 소정의 옵셋에 위치해 있으며, 도전성 선로들은 그리드에 대해 소정 위치들에 있는 그리드들 사이에 위치한다. 고형 도전성 면들과 대향하는 도전성 차폐 그리드들을 사용함으로써, 큰 가요성을 갖는 기준면들을 만드는 것이 가능하다. 그 외에, 도전성 선로와 기준 그리드 사이의 커패시턴스도 도전성 선로와 고형 기준 면 사이의 커패시턴스보다 더 작다. 더욱이, 각 도전성 선로를 인접한 도전성 선로로부터 일정한 소정 간격으로 이격되도록 도전성 선로들을 그리드에 대한 소정 위치에 위치시킴으로써, 차폐 그리드들에 대한 커패시턴스, 및 그에 따른 임피던스가 제어되는 것을 확실하게 할 수 있다.

그러나, 미국 특허 번호 5,300,899에 서술된 기술은 도전성 선로들을 그리드에 대한 소정 위치들에 위치시키고, 또한 각 도전성 선로들을 인접한 도전성 선로들로부터 소정 거리로 이격시킨다. 이 조건들은 도전성 선로들의 위치들에 관한 조건들을 부과시키고, 따라서 경로 형성을 더 어렵게 만든다. 또한, 특정 영역에서 경로가 형성될 수 있는 선로들의 수가 제한된다.

따라서, 수용 가능한 차폐 능력을 제공하면서, 스트립선로 설계시에 수많은 굴곡들에 견딜 수 있는 가요성 기준면들을 갖고, 그리고 신호 도체들의 소정 위치를 요구하지 않고, 신호 질을 열화시키지 않고 신호들을 전송하는 것을 허용하는 소망하는 임피던스를 획득한 가요성 케이블을 제공할 필요성이 그 기술 분야에 있다.

또한, 수용 가능한 차폐 능력을 제공하면서, 회로 기판 두께를 증가시키지 않거나, 도체 폭 혹은 도체 두께를 감소시키지 않거나, 또는 신호 질의 열화 없이 혹은 신호 밀도의 손실 없이 신호 전달을 허용하는 소망하는 증가된 임피던스를 얻기 위해 비균질 혹은 비표준적인 유전 물질을 사용하지 않고, 그리고 소정 위치에 신호 도체를 위치시키는 것을 요구하지 않고, 증가된 신호 선로 임피던스를 갖는 회로 기판을 제공할 필요성이 그 기술 분야에 있다.

본 발명은 일반적으로 가요성 케이블과 인쇄 회로 기판 전송 라인들에 관한 것으로서, 더 상세하게는 가요성 케이블들 및 인쇄 회로 기판들에서 신호 라인들의 임피던스를 제어하는 장치 및 방법에 관한 것이다.

도 1은 종래 그리드상의 기준면의 평면도이다.

도 2는 신호 도체들이 다른 간격들로 이격된 종래 그리드상의 기준면의 평면도이다.

도 3a는 본 발명에 따른 셀 구조의 바람직한 제1 실시예를 나타낸다.

도 3b는 본 발명에 따른 셀 구조의 바람직한 제2 실시예를 나타낸다.

도 4는 본 발명에 따른 차폐된 가요성 케이블의 제1 실시예를 나타낸 평면도이다.

도 5는 도 4의 단면 5-5의 확대도이다.

도 6은 도 5의 선 6-6을 따라 도시한 본 발명의 수직 단면도이다.

도 7은 본 발명에 따른 회로 기판 전송 선로들의 바람직한 제2 실시예의 평면도이다.

도 8은 도 7의 선 8-8을 따라 도시한 본 발명의 수직 단면도이다.

도 9는 본 발명에 따른 회로 기판 전송 선로들의 바람직한 제3 실시예의 평면도이다.

도 10은 도 9의 선 10-10을 따라 도시한 본 발명의 면도의 수직 단면도이다.

도 11은 신호 도체에서의 90도 회전을 수행하는 바람직한 방법의 평면도이다.

도 12는 본 발명에 따른 회로 기판 전송 선로들의 바람직한 제4 실시예의 평면도이다.

도 13은 도 12의 선 13-13을 따라 도시한 본 발명의 회로 기판의 일 실시예의 수직 단면도이다.

도 14는 본 발명의 회로 기판의 일 실시예의 수직 단면도이다.

본 발명은 복수개의 신호 도체들을 포함하는 가요성 케이블 또는 인쇄 회로 기판에서 신호 도체들의 임피던스 범위를 증가시키기 위한 장치 및 방법이다. 그 케이블 또는 회로 기판은 또한 도전성 물질을 구비하는 패턴을 갖는 그리드를 포함한다. 그리드 패턴은 신호 도체들이 제1 축과 평행하게 배향되도록 구성된다. 신호 도체들은 그 신호 도체들의 위치와 무관하게 도전성 물질의 일정 영역과 실질적으로 겹쳐진다.

본 발명의 일면은 제1 축을 갖는 회로 기판(또는 케이블)이다. 회로 기판은 제1 셀 구조를 포함한 제1 패턴을 갖는 제1 그리드를 더 포함한다. 또한 회로 기판은 제1 그리드와 실질적으로 평행하고, 제1 그리드의 셀 구조에 대하여 소정의 옵셋에 정렬된 제2 셀 구조를 갖는 제2 그리드를 포함한다. 제2 그리드는 제2 셀 구조를 포함한 제2 패턴을 갖는다. 제1 및 제2 셀들은 제1 그리드 및 제2 그리드 사이에 배치되고, 제1 축에 평행하게 배향된 신호 도체가 신호 도체의 위치에 무관하게 실질적으로 일정한 커패시턴스를 가지도록 구성된다. 바람직한 실시예에서, 제2 패턴은 제1 패턴과 실질적으로 같고, 제2 셀 구조는 제1 셀 구조와 실질적으로 같다.

특히 유익한 실시예에서, 차폐 시스템은 제1 면에 제1 도전성 그리드를 포함한다. 제1 도전성 그리드는 제1 축 및 제2 축을 갖는다. 제2 축은 제1 면에서 제1 축과 수직이다. 신호 도체는 제1 면과 실질적으로 평행한 제2 면에 배치된다. 신호 도체는 제1 및 제2 축들 중 하나와 평행이 되도록 위치된다. 신호 도체는 제2 면에서의 신호 도체의 위치와 무관하게 제1 도전성 그리드에 대하여 실질적으로 일정한 커패시턴스를 갖는다. 바람직한 실시예에서, 차폐 시스템 또한 제1 도전성 그리드와 실질적으로 평행한 제2 도전성 그리드를 포함하는데, 신호 도체는 제1 도전성 그리드와 제2 도전성 그리드 사이에 배치된다. 제1 및 제2 도전성 그리드들의 영역들은 신호 도체에 대하여 일정한 커패시턴스를 만들기 위하여 변화된다.

본 발명의 다른 면은 제1 축을 갖는 도전성 물질의 그리드를 포함하는 회로 기판이다. 회로 기판은 또한 그리드로부터 상대적으로 일정한 거리에 배치된 신호 도체를 포함한다. 신호 도체는 도체의 위치와 무관하게 도전성 물질의 실질적으로 일정한 영역을 횡단한다.

한편 본 발명의 또 다른 면은 제1 축을 갖는 도전성 물질의 그리드를 포함하는 회로 기판이다. 그리드는 또한 제1 축에 수직인 제2 축을 갖는다. 그 회로 기판은 제1 축에 평행하게 위치한 신호 도체를 더 포함한다. 신호 도체는 신호 도체가 제2 축을 따라 어디에 위치했는지에 무관하게 그리드에 대하여 실질적으로 일정한 커패시턴스를 갖는다. 바람직한 실시예에서, 회로 기판은 제1 축의 제1 그리드로부터 소정 옵셋에 정렬된 도전성 물질의 제2 그리드를 더 포함한다. 제2 그리드는 또한 제3 축을 따라 제1 그리드로부터 소정 옵셋에 위치한다. 제3 축은 제1 및 제2 축에 직각이다. 도전성 신호는 제1 및 제2 그리드들 사이에 배치된다. 제1 그리드의 도전성 물질 영역 및 제2 그리드의 도전성 물질 영역은, 제1 및 제2 그리드가 신호 도체에 실질적으로 일정한 임피던스를 만들기 위해 제3 축에서 겹치는 부분에서 감소된다.

본 발명의 다른 면은 회로 기판에서 신호 도체의 임피던스를 증가시키는 방법으로서, 제1 축을 갖는 제1 패턴의 차폐 그리드를 신호 도체의 일측에 위치시키는 단계를 포함한다. 그 패턴의 차폐 그리드는 도전성 부재들의 복수개의 교차점들을 포함한다. 그 방법은 신호 도체를 제1 축과 평행하도록 위치시키는 단계를 더 포함한다. 그 방법은 도전성 부재들을 구성하고 교차점들을 구성하여 신호 도체에 형성된 평균 커패시턴스가 제2 축을 따른 신호 도체의 위치에 무관하게 실질적으로 일정하게 유지되도록 하는 단계를 더 포함한다. 바람직한 실시예에서, 그 방법은 제2 패턴의 차폐 그리드를 신호 도체의 반대측에 위치시키고, 제2 그리드를 제1 축을 따라 제1 그리드로부터 옵셋시키는 단계를 더 포함한다. 더욱이 그 방법은 제1 그리드를 구성하고 제2 그리드를 구성하여 커패시턴스를 상대적으로 일정하게 유지시키는 단계를 더 포함한다.

한편, 본 발명의 다른 실시예는 제1 축을 갖는 회로 기판이다. 그 회로 기판은 제1 신호 도체 및 제2 신호 도체를 더 포함한다. 제1 및 제2 신호 도체들은 제1 축에 평행하게 배향된다. 또한 회로 기판은 제1 및 제2 신호 도체들로부터 이격된 제1 면에 배치된 제1 군의 도전성 부재들을 포함한다. 제2 군의 도전성 부재들은 제1 군의 도전성 부재들에 수직인 제1 면에 배치된다. 제1 군의 도전성 부재들 및 제2 군의 도전성 부재들은 반복되는 셀들의 패턴을 형성한다. 셀들의 각각은 제1 및 제2 꼭지점을 갖는다. 제1 꼭지점은 제2 꼭지점과 비스듬히 대향하고 있다. 신호 도체들의 각각이 도전성 부재들 및 필릿(fillet)들의 실질적으로 일정한 영역에 중첩하도록, 한 필릿이 제1 꼭지점 내에 배치되고, 한 필릿이 제2 꼭지점 내에 배치된다. 바람직한 실시예에서, 셀들의 각각은 제3 및 제4 꼭지점을 갖는다. 한 필릿이 제3 꼭지점 내에 배치되고, 한 필릿이 제4 꼭지점 내에 배치된다. 한편, 본 발명의 다른 바람직한 실시예에서, 또한 회로 기판은 제1 축에 수직으로 배향된 제3 신호 도체를 포함한다.

도 1은 미국 특허 번호 5,300,899에 서술된 바와 같은 종래 그리드상의 기준 면 시스템을 나타낸다. 고형 도전성 면들에 대향되도록 도전성 차폐 그리드들을 사용함으로써, 매우 큰 가요성을 갖는 기준면들을 만드는 것이 가능하다. 이 외에도, 아래 설명되는 바와 같이, 도전성 선로와 고형 기준면 사이의 커패시턴스가 도전성 선로와 기준면 사이의 커패시턴스보다 더 작을 것이다.

미국 특허 번호 5,300,899에 서술된 기준 그리드 시스템은 일군의 전기적으로 도전성 부재들(6,8)과 복수개의 신호 도체들(1, 2, 4)을 포함하는 차폐 그리드(18)를 포함하는데, 그것들 모두는 아래 설명될 바와 같이 서로에 관하여 소정 위치에 정렬된다.

도 1에 도시된 바와 같이, 차폐 그리드(18)는 그리드(18)를 형성하는 전기적으로 도전성 부재들(6, 8)에 의해 형성된 반복되는 정방형 패턴들을 갖는다. 도시된 바와 같이, 그리드(18)의 부재들(6)은 부재들(8)에 수직이다.

아래 설명된 바와 같이, 신호 도체(1, 2, 4)의 커패시턴스는, 신호 도체들(1, 2, 4)이 그리드(18)를 횡단함에 따라 인접한 차폐(18)의 도전성 영역에 의해 영향을 받을 것이다. 특히, 후술하는 이유들로 인하여, 정방형들은 신호 도체들(1, 2, 4)의 정 배향에 대하여 45도 각도로 배향되어, 전기적으로 도전성 부재들(6, 8)이 신호 도체들(1, 2, 4)에 대하여 직교 평행선의 음영처럼 보인다.

그리드 정방형들의 각각은 전기적으로 도전성 부재들(6, 8)중 두 개의 교차에 의해 형성된 네 개의 꼭지점들을 갖는다. 도 1에 도시된 바와 같이, 신호 도체들(1, 2, 4)은, 신호 도체들(1, 2, 4)이 그리드(18)의 도전성 부재들에 의해 한정되는 정방형의 꼭지점에서 꼭지점까지 연장되도록 위치되는 것이 바람직하다. 신호 도체들이 이와 같은 방식으로 위치되므로, 신호 도체들(1, 2, 4)은 그리드(18)의 꼭지점 위를 통과하고, 각 신호 도체는 그리드의 도전성 물질의 동일한 면적과 겹쳐진다.

커패시턴스와 신호 도체에 의해 중첩된 도전성 물질의 면적과의 관계는 다음 수학식 1에 의해 나타낼 수 있다.

여기서,

ε₀

는 자유 공간의 유전율이다;

ε_r

는 도체와 기준 면 사이 물질의 유전 상수이다;

h는 신호 도체와 기준 면 사이의 거리이다; 그리고

a는 신호 도체에 의해 중첩된 그리드의 도전성 물질의 면적이다.

따라서, 도 1에 도시된 바와 같이, 신호 도체들(1, 2, 4) 각각은 그것들이 횡단하는 모든 셀에 대하여 도전성 물질의 실질적으로 동일한 면적과 겹쳐진다. 수학식 1을 참조하면, 신호 도체들(1, 2, 4)의 정전용량적 커플링은 그것들이 거리 D₁의 정수배로 서로로부터 옵셋되는 한 실질적으로 동일할 것이며, 이에 따라 그리드(18)의 도전성 물질의 동일한 면적과 각각 겹쳐질 것이다.

수학식 1을 참조하면, 신호 도체들(1, 2, 4)의 임피던스는 다음과 같이 커패시턴스, 인덕턴스, 레지스턴스 및 컨덕턴스의 함수이다.

여기서, Z₀은 신호 도체들의 특성 임피던스, R은 레지스턴스, G는 컨덕턴스, ω는 각주파수(즉,

2πf

), j는 제곱근(-1), L은 임피던스 그리고 C는 신호 도체들의 커패시턴스이다.

고주파수들에서, 임피던스는 일차적으로 커패시턴스와 인덕턴스에 의해 결정되고, 그래서 수학식 2는 다음과 같이 간단하게 할 수 있다.

따라서, 도체와 기준면과의 정전용량적 커플링을 줄임으로써, 수학식 3의 분모인 C값이 줄어들고 특성 임피던스는 증가된다(즉, 임피던스는 도체의 단위 길이당 커패시턴스에 역비례한다). 이것은 기준면을 신호 도체들의 특성 임피던스를 증가시키는 도체로부터 더 멀리 이동시키는 것과 동일한 효과를 갖는다. 그러므로, 고형 기준면 대신에 그리드 기준면을 사용해서 신호 도체들(1, 2, 4)의 커패시턴스를 줄임으로써, 그리고 평균 커패시턴스를 실질적으로 일정하게 유지함으로써, 신호 도체들의 임피던스는, 노트북 컴퓨터 또는 이와 유사한 것과 같은 전자 시스템에서 다른 회로 경로들의 특성 임피던스와 매칭되도록 충분히 큰 임피던스로 정확하고 지속적으로 유지될 수 있다. 예를 들면, 종종 50 오옴(ohms)의 특성 임피던스를 제공하는 것이 바람직한데, 이는 고 주파수 클럭 회로들에 자주 사용되는 임피던스이다.

그러나, 만약 신호 도체들(1, 2, 4)이 거리 D₁의 정수배로 서로가 옵셋되지 않고, 대신에 도 2에 도시된 바와 같이 서로가 불규칙한 간격을 두고 위치해 있다면, 신호 도체들(1, 2, 4)은 그리드(2)의 도전성 물질의 동일한 면적과 겹쳐지지 않을 것이다. 따라서, 예로서, 신호 도체들(1, 2, 4)이 1 단위 폭인 폭 W₁을 갖고, 그리고 도전성 부재들(6, 8) 각각이 대략 2.1 단위 폭인 폭 W₂를 갖는다면, 그러면 신호 도체(1)는 3.5 단위 면적과 겹치고, 신호 도체(2)는 5 단위 면적과 겹치고, 그리고 신호 도체(4)는 6 단위 면적과 겹친다. 따라서 수학식 1을 참조하면, 신호 도체들(1, 2, 4)에 있어서, 그리드(18)에 대한 신호 도체들(1, 2, 4)의 상대적인 정전용량적 커플링은 신호 도체(1)에 있어서의 3.5에서부터 신호 도체(2)에 있어서의 5에 이르기까지, 그리고 신호 도체(4)에 있어서의 6에 이르기까지 변할 것이다. 따라서 최악의 경우 커패시턴스의 변화는 신호 도체(1)에서부터 신호 도체 (6)까지 대략 71%에 이를 것이다. 커패시턴스의 백분율 변동분은 신호 도체들(1, 2, 4)의 다른 폭들 및 도전성 부재들(6, 8)의 다른 폭들 때문에 다를 수도 있다. 신호 선로의 임피던스는 수학식 3에 나타난 바와 같이 커패시턴스의 제곱근에 반비례하므로, 신호 도체들(1, 2, 4)의 임피던스는 인덕턴스의 어떤 변화를 무시하면 신호 도체(1)에서 신호 도체(4)까지 대략 최대 31% 정도 변할 것이다. 따라서, 미국 특허 번호 5,300,899에서 서술된 발명이 비-고형 기준면을 사용하여 선로 임피던스를 증가시키기는 하지만, 미국 특허 번호 5,300,899는 신호 선로들의 일정한 임피던스를 유지하기 위하여 상대적으로 신호 도체와 신호 도체간의 일정한 정렬을 요구한다. 즉, 도 1에 도시된 바와 같이, 모든 신호 도체들은 그리드들과 교차점을 갖도록 정렬된다. 그 외에도, 미국 특허 번호 5,300,899에 기술된 바와 같이, 신호 도체들은 교차점들로부터 소정 옵셋들에 위치할 수도 있다. 그러므로, 이와 같은 접근은 경로 형성 목적으로 이용할 수 있는 신호면의 면적을 제한하여, 경로 밀도를 감소시키고, 경로 형성을 더 어렵게 만든다.

도 4 및 도 5는 본 발명에 따른 회로 기판(10)을 나타낸다. 도 5에 도시된 바와 같이, 회로 기판은 일군의 전기적으로 도전성 부재들과 복수개의 신호 도체들(60, 62, 64)을 구비한 도전성 차폐 그리드(20)를 포함한다.

차폐 그리드(20)는 전기적으로 도전성 부재들(22, 24)로 형성된 셀 구조들의 반복된 패턴을 갖는다. 도 3a에 도시된 바와 같이, 본 발명의 바람직한 실시예의 일면에서의 셀 구조는, 도전성 부재들(22, 24)의 일정 형태의 교차점들(75)을 형성하기 위하여 종래 기술에서 그리드상의 기준면(18)에 사용된 정방형 셀들의 각각의 네 개의 꼭지점 중 두 개의 반대 꼭지점들(76, 78)에 필릿을 부가시킴으로써 형성된다. 결과적으로 나타난 셀 구조들은 눈-형태이고 제1 및 제2 모서리들(72, 74)을 갖는다. 도 5를 참조하면, 본 발명의 바람직한 실시예에서 도전성 부재들(22)은 도전성 부재들(24)에 수직이다. 본 발명의 바람직한 일 실시예에서, 도전성 부재들(22, 24)의 일정 형태의 교차점들(75)은 눈-형태인 구조를 가로질러 서로로부터 마주보도록 배치되고 거리 D만큼 이격된다. 일정 형태의 교차점들(75)은, 도 5에 나타낸 바와 같이 배향될 때, 수직하게 인접한 셀 구조들 사이에 위치한다. 도 3a, 5에 도시된 셀 구조는 예로서 나타낸 것이고, 그리고 수많은 다른 적절한 구성들이 이용될 수도 있다.

바람직하게, 그리드(20)는 인쇄 회로 기판 식각 기법들에 의해서 식각후 남아있는 도전성 물질이 도전성 부재들(22, 24)을 형성하도록 인쇄 회로 기판 블랭크로부터 구리 또는 다른 도전성 물질을 제거함으로써 형성된다.

제1 모서리(72)와 제2 모서리(74) 사이의 거리 D는 어느 두 도전성 부재들 사이의 가장 큰 개구부를 형성하며 슬롯 크기라 부른다. 전기적 신호들을 차폐시키는 기술분야에서 잘 알려진 바와 같이, 신호 도체들(60, 62, 64)로부터의 전자기적 에너지의 방출에 대한 유효 장벽은, 슬롯 크기가 신호 도체들(60, 62, 64)중 어느 것에서 전파하는 최고의 신호 주파수 파장의 1.5보다 더 적은 경우에 형성된다. 예로서, 클럭 신호들과 같이 100㎒의 주파수를 갖는 신호들은 그 주파수의 수배인 고조파들을 가질 것이다. 최고의 신호 주파수의 고조파들은 차폐 그리드(20)의 그리드 부재들 사이에서의 최대로 허용할 수 있는 거리를 결정할 때에 고려된다. 바람직한 실시예에서, 거리 D는, 충분한 차폐를 보장하기 위하여 신호 도체들(60, 62, 64)을 통해 전파하는 어느 신호의 가장 짧다고 예상되는 파장 크기의 1/20보다 더 적도록 선택된다. 예를 들면, 관심사인 최고 고조파가 2㎓(파장 0.15미터에 대응됨)의 주파수를 갖는다면, 바람직한 최대 거리 D는 0.75㎝이다.

도 6에 도시된 바와 같이, 신호 도체들(60, 62, 64)은 그리드(20)로부터 실질적으로 일정한 거리로 이격되어 그리드(20)와 평행하도록 배향되고, 그리고 신호 도체들(60, 62, 64)은 절연체(50)에 의해 그리드(20)로부터 전기적으로 절연된다. 그리드(20)의 하부 표면은 절연체(56)로 박층된다. 매몰된 마이크로스트립의 경우에, 신호 도체들(60, 62, 64)의 상부 표면은 절연체(54)로 박층된다. 그 층들은 함께 겹쳐지고 그 기술분야에 알려진 적절한 접착제에 의해 고정된다.

이어지는 설명을 더 충분히 이해시키기 위하여, 도면에 X, Y, Z 좌표 시스템을 설정하는 것이 유용하다. X 및 Y축은 도 5에 도시된 바와 같이 수평면에 놓여 있다. 그리드(20)는 그 수평면과 평행한 면에 있다. 마찬가지로, 신호 도체들(60, 62, 64)은 그리드(20) 면과 평행한 면에 있다. 신호 도체들(60, 62, 64)의 주 방향은, 도 5에 도시된 바와 같이, Y축에 평행하다. Z축은, 도 6에 도시된 바와 같이, X 및 Y축에 수직이다.

더욱이 도 5에 도시된 바와 같이, 일정 형태의 교차점(75)의 제1 단부와 일정 형태의 교차점(75)의 제2 단부 사이의 거리 L2는 Y축 방향으로 도전성 부재(24)를 가로지르는 거리 L1의 두 배이다. 따라서, 신호 도체들(60, 62, 64)은 그리드(20)를 포함하는 도전성 물질의 실질적으로 동일한 면적과 겹쳐진다. 거리 A에서, 신호 도체(60)는 3개의 교차점들과 등가인 부분들을 횡단하고(신호 도체(60)는 두 개의 완전한 교차점들과 두 개의 반 교차점들을 횡단한다), 신호 도체(62)는 여섯 개의 도전성 부재들을 횡단하고, 그리고 신호 도체(64)는 신호 도체(60)와 같은 수의 교차점들의 부분들 및 신호 도체(64)와 같은 수의 도전성 부재들의 부분들을 횡단한다. 그러므로, 신호 도체의 X축상의 위치에 무관하게, 그리드(20)를 포함하는 도전성 물질의 실질적으로 같은 면적과 겹쳐질 것이다.

그러므로, 수학식 1에 나타난 바와 같이, 신호 도체의 커패시턴스 "C"는 그리드의 도전성 물질 면적이 도체와 겹쳐진 면적 "a"에 비례한다. 따라서, 커패시턴스 "C"는 "a"의 감소에 비례하여 감소할 것이다. 본 발명에 따른 도전성 기준 그리드를 사용할 때, 신호 도체와 겹치고 평행한 도전성 물질 면적은 고형 도전성 기준면을 사용한 시스템에서의 신호 도체와 겹치고 평행한 도전성 물질 면적보다 더 작다. 따라서, 본 발명에서의 신호 도체의 커패시턴스는 종래 시스템에서의 커패시턴스보다 더 낮을 것이다. 더욱이, 도전성 그리드(2)에 대한 신호 도체들(60, 62, 64)의 커패시턴스는 그 도체들이 겹쳐지는 도전성 물질 면적에 비례하므로, 신호 도체들(60, 62, 64)은, 비록 X축에서 그리드와 도체간의 일정한 정렬이 없거나 신호 도체와 신호 도체간의 일정한 정렬이 없더라도, 도전성 그리드(20)에 형성된 실질적으로 동일한 평균 커패시턴스를 갖는다.

신호 도체들(60, 62, 64)의 임피던스들은, 수학식 2에 정의된 바와 같이, 커패시턴스, 인덕턴스, 레지스턴스 및 컨덕턴스의 함수들이다. 신호 도체들(60, 62, 64)의 인덕턴스 변화는 중요하지 않으며, 이어지는 설명에서 무시될 수도 있다. 수학식 3을 참조하면, 그리드(20)에 관하여 신호 도체들(60, 62, 64)의 평균 커패시턴스의 변동분이 최소화되도록 셀들을 구성함으로써 신호 도체들(60, 62, 64)의 임피던스는 마찬가지로 최소화될 것이다. 본 발명에서 신호 도체들(60, 62, 64)의 임피던스의 최소 변동분은, 그리드에 대한 도체의 위치가 설정되지 않고 단순한 직교 평행선의 음영을 갖는 그리드 패턴을 사용하여 제1 도체에 의해 횡단되는 면적이 제2의 평행한 도체에 의해 횡단되는 면적의 71%만큼 변동될 수 있는 앞서 설명한 종래 기술에서 얻어진 것들과 유리하게 비교된다. 이 종래 기술의 수행에서, 제2 도체의 커패시턴스와 비교된 제1 도체의 커패시턴스도 마찬가지로 71%만큼 변동될 수 있다는 것이 수학식 1 및 수학식 3에 의해 자명할 것이다. 따라서 커패시턴스의 역수의 제곱근에 정비례하는 임피던스는 인덕턴스의 어떤 변화를 무시하면 31%만큼 변동할 수 있다.

앞서 설명한 바와 같이, 본 발명은 신호 도체와 기준면 사이의 거리를 증가시키는 것과 같이 임피던스를 증가하고 조절하는 종래 방법들과 관련된 제한들 및 장애들을 극복한다. 종래 방법은 두께, 중량 및 기판 비용을 증가시키는 역효과들을 갖는다.

신호 도체의 임피던스를 증가시키는 다른 종래 기술은 신호 도체의 폭 또는 두께를 감소시켜, 신호 도체에 의해 중첩되는 기준면의 면적을 감소시키고, 그에 따라 신호 도체와 기준 면 사이의 정전용량적 커플링을 감소시키는 것이다. 이와 같은 접근도 역시 바람직하지 않은 결과들을 갖는데, 그 이유는 보다 얇은 신호 도체들은 제조하기가 어려울 수도 있으며, 제한된 전류 전송 용량을 가질 수도 있기 때문이다.

한편, 임피던스들을 증가시키기 위한 다른 종래 접근은 신호 도체와 기준 면 사이에 보다 낮은 유전 상수들을 갖는 절연체들을 사용하는 것이다. 그러나, 보다 낮은 유전 상수들을 갖는 비표준적인 절연체들은 표준적인 유전체들보다 의미있게 더 많은 비용이 든다. 따라서, 낮은 유전 상수 절연체들의 사용은 더 비싼 회로 기판을 야기한다. 본 발명은 두께, 중량 또는 비용을 증대하지 않고 더 잘 제어된 임피던스를 제공하는 이점을 갖는다.

선로 임피던스를 증가시키는 다른 접근은 신호 도체와 그리드가 정열된 비-고형 기준면을 사용하는 것이다. 그러나 이 접근은 경로 형성 목적을 위해 이용할 수 있는 신호면 면적을 제한하고, 이에 따라 경로 형성 밀도를 감소시키며, 그리고 경로 형성을 더 어렵게 만드는 한계를 갖고 있다.

따라서, 앞서 설명한 본 발명은 그리드와 그리드의 상대적 정렬을 조절할 필요가 없거나 신호 도체와 신호 도체의 상대적 정렬이 필요 없이, 그리고 임피던스들을 증가시키기 위한 종래 접근들과 연관된 결함들이 없이, 제어되고, 일정하고, 높은 임피던스들을 제공하면서, 마이크로스트립 선로들의 고밀도의 경로 형성을 지원하는 인쇄 회로 기판 차폐 시스템을 제공한다.

또한, 그 기술 분야에서, 앞서 언급한 부수적인 장애들을 갖는 종래 방법들 중 하나에 의존하지 않고, 그리고 도체와 그리드간 정렬 또는 신호 도체와 신호 도체간의 정렬의 필요성이 없이, 스트립선로 신호 도체들에 대한 제어되고, 증가된 임피던스들을 갖는 인쇄 회로 기판 또는 케이블을 제공할 필요가 있다.

도 7은 본 발명의 중심이 맞는 3층 스트립선로 회로 기판 구성을 나타낸다. 회로 기판(100)은, 일군의 전기적으로 도전성 부재들을 포함한 상부 차폐 그리드(120), 유사한 일군의 전기적으로 도전성 부재들을 포함한 하부 차폐 그리드(140), 및 복수개의 신호 도체들(160, 162, 164)을 포함한다.

도 7에 도시된 바와 같이, 차폐 그리드들(120, 140)의 각각은 균일하고 반복된 패턴의 셀 구조들을 갖는다. 그 셀 구조들은 각각 전기적으로 도전성 부재들(122, 124 및 142, 144)에 의해 형성된다. 바람직한 실시예에서, 도전성 부재들(122)은 도전성 부재들(124)에 수직하고, 그리고 부재들(142)은 부재들(144)에 수직하다. 본 발명의 한 바람직한 실시예에서, 일정 형태의 교차점들(175)은 도전성 부재들(122, 124 또는 142, 144)이 만나는 곳에 형성되어, 도전성 부재들(122, 124 또는 142, 144)에 의해 형성된 셀 구조는 눈 형태가 되고 제1 및 제2 모서리들(172, 174)을 갖게 된다.

도 8에 도시된 바와 같이, 신호 도체들(160, 162, 164)은 그리드들(120, 140) 사이에 위치하고 그리드들(120, 140)과 평행하게 배향된다. 신호 도체들(160, 162, 164)은 절연체(150)에 의해 상부 그리드(120)로부터 전기적으로 절연되고, 그리고 절연체(152)에 의해 하부 그리드(140)로부터 절연된다. 상부 그리드(120)의 상부 표면은 절연체(154)로 박층되고, 그리고 하부 그리드(140)의 하부 표면은 절연체(156)로 박층된다.

이어지는 설명을 더 충분히 이해시키기 위하여, 도면에 X, Y, Z 좌표 시스템을 다시 설정하는 것이 유용하다. X 및 Y축은 도 7에 도시된 바와 같이 수평면에 놓여 있다. 그리드들(120, 140) 각각은 그 수평면과 평행한 면에 있다. 마찬가지로, 신호 도체들(160, 162, 164)은 두 그리드들(120, 140) 사이에 있으며 두 그리드들(120, 140)이 있는 면들과 평행한 면에 있다. 신호 도체들(160, 162, 164)의 주 방향은, 도 7에 도시된 바와 같이, Y축에 평행하다. Z축은, 도 8에 도시된 바와 같이, X 및 Y축에 수직이다.

도 7 및 도 8을 참조하면, 상부 그리드(120) 및 하부 그리드(140)는, 교차점들(175)의 잘록한 부분들이 다른 그리드의 눈-형태의 셀들(190)의 중심에 있도록 서로에 대해 옵셋된다. 그 옵셋에 의해 잘록한 부분들이 중심에 있지 않을 수도 있지만, 그 잘록한 부분들을 중심에 있게 하는 것이 본 발명에서의 임피던스의 최적 제어를 제공한다. 특히, 하부 그리드(140)와 중첩되는 상부 그리드(120)의 도전성 물질 면적이 최소화되고, 그에 따라 두 그리드들(120, 140) 사이 및 그리드들(120, 140)과 그 그리드들(120, 140) 사이에 배치된 신호 도전체들(160, 162, 164) 사이의 커패시턴스를 최소화되는 것을 알 수 있다. 따라서, 바람직하게는, 그리드들(120, 140)은 그리드 교차점들(180)이 겹치지 않도록 옵셋되고, 단지 그리드 도전성 부재들(122, 142) 및 그리드 도전성 부재들(124, 144)이 최소로 겹쳐지도록 옵셋된다.

더욱이 도 7에 도시된 바와 같이, 일정 형태의 교차점들(175)과 두 그리드들(120, 140)의 도전성 부재들(122, 124, 142, 144)의 크기는, 신호 도체들(160, 162, 164) 모두가 X축에서의 신호 도체들의 위치와 무관하게 그리드들(120, 140)에 대해 실질적으로 같은 평균 커패시턴스를 갖도록 선택된다. 이것은 도전성 부재들(122, 124, 142, 144)이 교차점들(175) 사이의 중간 지점에서 가장 좁게 되도록 도전성 부재들(122, 124, 142, 144)을 점점 가늘게 함으로써 얻어질 수 있다. 여기서 사용된 바와 같이, 도전성 부재(122, 124, 142, 144)의 "중간 지점"이란 용어는 인접한 교차점들로부터의 거리가 대략 등거리가 되는 각 부재의 부분이다. 상부 그리드(120) 및 하부 그리드(140)가 그들의 각 중간 지점들에서 겹쳐지는 것을 알 수 있다. 그와 같이 겹쳐짐으로써, 매입형 마이크로스트립을 실현하는데 있어서의 신호 도체들의 임피던스에 비하여 그 겹쳐진 부분 사이를 지나가는 신호 도체들의 임피던스는 1/3로 감소된다. 이와 같은 임피던스의 감소는, 교차점들(175) 사이의 도전성 부재들(122, 124, 142, 144)의 전체 면적이 대략 1/3로 줄어서 임피던스를 회복시킬 정도로 도전성 부재들(122, 124, 142, 144)을 줄임으로써 보상된다. 따라서, 신호 도체들(160, 162, 164)은 그리드들(120, 140)에 대해 실질적으로 동일한 커패시턴스를 갖는다. 거리 A에서, 신호 도체(160)는 교차점들중 세 개를 횡단하고, 신호 도체(162)는 도전성 부재들(122, 142 또는 124, 144)의 여섯 개의 겹쳐진 부분들 사이에 배치되고, 그리고 신호 도체(164)는 세 개의 교차점들(175)의 부분들 및 여섯 개의 도전성 부재들(122, 124, 142, 또는 144)의 부분들을 횡단한다. 따라서, X축 상에서의 신호 도체의 위치와 무관하게, 그리드들(120, 140)에 대하여 실질적으로 동일한 정전용량적 커플링을 가질 것이다.

수학식 2에 나타내 바와 같이, 신호 도체들(160, 162, 164)의 임피던스들은 커패시턴스, 인덕턴스, 레지스턴스 및 컨덕턴스의 함수들이다. 그러므로, 일관된 방식으로 신호 도체들(160, 162, 164)의 커패시턴스를 감소시킴으로써, 신호 도체들(160, 162, 164)의 임피던스들은, 노트북 컴퓨터 또는 유사한 것에서와 같은 전자 시스템에서 다른 회로 통로들의 특성 임피던스들에 매칭되도록 정확하고 일관적으로 충분히 높게 유지될 수 있다. 따라서, 앞서 설명한 발명은, 신호 도체와 그리드간의 상대적인 정렬을 조절할 필요 없이, 신호 도체와 신호 도체간 상대적인 정렬을 조절할 필요 없이, 그리고 임피던스들을 증가시키기 위한 종래의 접근들과 관련된 장애들을 발생시키지 않고, 제어되고, 일관적이고, 높은 임피던스들을 제공하면서, 스트립선로 신호 도체들의 고밀도 경로 형성을 지원하는 인쇄 회로 기판을 제공한다.

앞서 설명되고 도 7과 도 8에 도시된 발명은 스트립선로 설계에서 수천 개의 굴곡들에 견딜 수 있는 가요성 기준면들을 갖는 가요성 평판 케이블 또는 회로 기판을 제공하며, 그리고 수용할 수 있는 차폐 용량을 제공하면서 신호 질의 열화없이 신호의 전송을 허용하도록 소망하는 임피던스를 얻는다. 이 설계는 그리드들 사이에 배치된 스트립선로 도체들을 갖는 한 쌍의 대칭적이고, 변위된 기준면들을 기반으로 한다. 특별히 그것은 대략 5 mils의 얇은 가요성 회로가 요구되는 응용분야들에서 유용하다.

또한, 그 기술 분야에서, 앞서 언급한 부수적인 장애들을 갖는 종래의 방법들에 의존하지 않고, 그 임피던스들이 증가되고 제어된 복수개의 신호층들을 갖는 회로 기판을 제공할 필요가 있다. 그와 같은 목표들은 아래 설명된 본 발명의 바람직한 실시예에 의해 충족될 수 있다.

도 9는 편심된 스트립선로가 개재된 4층 구조의 본 발명에 따른 바람직한 실시예의 평면도이다. 도 9에 도시된 바와 같이, 회로 기판(200)은 제1 도전성 차폐 그리드(220), 복수개의 제1 신호 도체들(260, 262, 264), 복수개의 제2 신호 도체들(280, 282, 284) 및 제2 도전성 차폐 그리드(240)를 포함한다.

도 9에 도시된 바와 같이, 차폐 그리드들(220, 240) 각각은 반복된 패턴의 셀 구조들을 갖는다. 그 셀 구조들은 전기적으로 도전성 부재들(222, 224 및 242, 244)에 의해 각각 형성된다. 바람직한 실시예에서, 도전성 부재들(222)은 도전성 부재들(224)에 수직이고, 부재들(242)은 부재들(244)에 수직이다. 본 발명의 한 바람직한 실시예에서, 일정 형태의 교차점(275)이 도전성 부재들(222, 224)이 만나는 곳에, 또는 도전성 부재들(242, 244)이 만나는 곳에서 형성된다. 도전성 부재들(222, 224 및 242, 244)에 의해 형성된 그 셀 구조들은 눈-형태이고 제1 및 제2 모서리(272, 274)를 갖는다.

도 10에 도시된 바와 같이, 신호 도체들(260, 262, 264)은 제1 신호층(270)을 형성하고, 그리고 그리드들(220, 240) 사이에 위치하고 그 그리드들(220, 240)과 평행하게 배향된다. 신호 도체들(260, 262, 264)은 상부 그리드(220)에 더 가깝다. 마찬가지로, 신호 도체들(280, 282, 284)은 제2 신호층(272)을 형성하고, 그리드들(220, 240) 사이에 위치하며, 그리고 그 그리드들(220, 240)과 평행하게 배향된다. 신호 도체들(280, 282, 284)은 하부 그리드(240)에 더 가깝다. 신호 도체들(260, 262, 264)은 절연체(250)에 의해 상부 그리드(220)로부터 전기적으로 절연되고, 그리고 절연체(252)에 의해 신호 도체들(280, 282, 284)로부터 전기적으로 절연된다. 신호 도체들(280, 282, 284)은 절연체(258)에 의해 하부 그리드(240)로부터 전기적으로 절연된다. 상부 그리드(220)의 상부 표면은 절연체(254)로 박층되고, 그리고 하부 그리드(240)의 하부 표면은 절연체(256)로 박층된다.

이어지는 설명을 더 충분히 이해시키기 위하여, 도면에 X, Y, Z 좌표 시스템을 다시 설정하는 것이 유용하다. X 및 Y축은 도 9에 도시된 바와 같이 수평면에 놓여 있다. 그리드들(220, 240) 각각은 그 수평면과 평행한 면에 있다. 하부 그리드(240)는 X-Y 면에서 상부 그리드(220)에 대해 90°회전된다. 신호 도체들(260, 262, 264)은 두 그리드들(220, 240) 사이에서 두 그리드들(220, 240)이 있는 면들과 평행한 면내에 놓여 있다. 신호 도체들(260, 262, 264)은 상부 그리드(220)와 더 가깝게 위치한다. 마찬가지로, 신호 도체들(280, 282, 284)은 두 그리드들(220, 240) 사이에서 두 그리드들(220, 240)이 있는 면들과 평행한 면에 있다. 신호 도체들(280, 282, 284)은 하부 그리드(240)와 더 가깝게 위치된다. 도 9에 도시된 바와 같이, 신호 도체들(260, 262, 264)의 주 방향이 Y축에 평행한 반면에, 신호 도체들(280, 282, 284)의 주 방향은 X축에 평행하다. Z축은, 도 10에 도시된 바와 같이, X 및 Y축에 수직이다.

도 9 및 도 10을 참조하면, 두 그리드들(220, 240)은 옵셋되어, 그리드(240)의 교차점들(275)의 잘록한 부분들이 그리드(220)의 교차점들(275)의 잘록한 부분들에 수직이 되도록 각각에 대하여 회전된다. 그리드(240)의 교차점들(275)의 잘록한 부분들은 X축 및 Y축에서 그리드(220)의 눈-형태의 셀들(290)의 중심에 있다. 그 옵셋에 의해 잘록한 부분들이 중심에 있지 않을 수도 있지만, 그 잘록한 부분들을 중심에 있게 하는 것은 본 발명에서 임피던스의 최적 제어를 제공한다. 특히, 하부 그리드(240)의 도전성 물질과 겹쳐지는 상부 그리드(220)의 도전성 물질의 면적이 최소화되고, 그에 따라 두 그리드들(220, 240) 사이의 커패시턴스를 최소화시키고, 그리고 그리드들(220, 240)과 그 그리드들(120, 140) 사이에 배치된 신호 도전체들(260, 262, 264) 사이의 커패시턴스를 최소화시키는 것을 알 수 있다. 따라서, 그리드들(220, 240)은 그리드 교차점들(275)의 겹쳐지는 부분이 없도록 옵셋되고, 그리고 그리드 도전성 부재들(222, 242)과 그리드 도전성 부재들(224, 244)의 단지 최소 부분이 겹쳐지도록 옵셋된다. 신호 도체들(280, 282, 284)은, 두 신호등 사이의 크로스토크를 최소화하기 위하여 신호 도체들(260, 262, 264)에 수직으로 배향된다.

수학식 1을 참조하면, 커패시턴스는 신호 도체와 기준 면 사이의 간격에 역비례한다. 따라서, 당업자가 이해할 수 있는 바와 같이, Z축상으로 신호 면(270)이 하부 그리드(240)로부터의 거리보다 상부 그리드(220)로부터 거리가 1/2이라면, 하부 그리드(240)에 대한 신호 도체들(260, 262, 264)의 정전용량적 커플링은 신호 도체(260, 262, 264)와 보다 가까운 상부 그리드(220)와의 정전용량적 커플링과 비교하여 최소가 된다. 마찬가지로, Z축상으로 하부 그리드(240)로부터의 신호 면(272)의 거리가 Z축상으로 상부 그리드(220)로부터의 신호 면(272)의 거리의 반(1/2)일 때, 상부 그리드(220)에 대한 신호 도체들(280, 282, 284)의 정전용량적 커플링은 하부 그리드(240)에 대한 신호 도체들(280, 282, 284)의 정전용량적 커플링에 비교하여 최소가 된다. 따라서, 앞서 설명한 실시예는 신호층들(270, 272) 사이의 감소된 크로스토크를 갖는 제어된 고 임피던스 신호 도체들의 두 층들을 제공한다. 앞서 설명한 실시예는 예로서 제공된 것이며, 본 발명이 두 개의 신호층들 및/또는 두 개 이상의 기준면들에 사용될 수도 있다는 사실은 당업자에 의해 이해될 수 있을 것이다.

경우에 따라서, 신호 도체들(260, 262, 264 또는 280, 282, 284)은 여러 가지 이유, 예를 들면 레이아웃들을 설계하는 것을 일치시키거나, Y축에 평행한 선로를 따라 정렬되지 않은 포트들 사이를 연결시키기 위하여 그 경로가 재설정뙨다. 그와 같은 경우, 신호 도체들(260, 262, 264 또는 280, 282, 284)은 그와 같은 연결들을 만들기 위하여 재배향되어야 한다. 도 11에 도시된 바와 같이, 그와 같은 방향 변화는 신호 도체들의 임피던스 불연속을 최소로 하면서 달성될 수도 있다. 90°방향 변화를 달성하기 위하여, 먼저 신호 도체(260)가 Y축과 평행한 방향으로 배향된다. 바이어(즉, 관통 홀)(234)가 제1 신호 도체(260) 및 제2 도체(280)을 포함한 회로 기판들을 통하도록 뚫어진다. 제2 도체(280)는 제1 도체(260)에 대해 90도 배향되고 X축에 평행하게 배향된다. 제1 도체(260)는 바이어(234)에 의해 제2 도체(280)와 전기적으로 연결되는데, 바이어(234)는 그 기술분야에서 잘 알려진 솔더로 채워진다. 이 방식으로 신호 도체들은 불연속성을 최소로 유지하면서 그 경로가 재설정될 수 있다.

그 기술분야에서, 앞서 언급된 부수적인 장애들을 갖는 종래 방법들 중 하나에 의존하지 않고, 도체와 그리드간 정렬 필요성이 없이, 스트립선로 및 마이크로스트립 신호 도체들에 대해 제어되고, 증가된 임피던스들을 갖는 인쇄 회로 기판 또는 케이블을 제공할 필요성 또한 있는데, 여기서 신호 도체들은 제1축 또는 제2축과 평행하게 배향될 수 있으며, 제2 축은 제1 축이나 제2 축에 평행하게 배향될 수 있다. 이 목적은 아래 설명된 본 발명의 바람직한 실시예에 의해 충족된다.

도 12는 본 발명의 다른 면에 따른 회로 기판을 나타낸다. 그 회로 기판은, 일군의 전기적인 도전성 부재들(322, 324)을 포함하는 도전성 차폐 그리드(300) 및 복수개의 신호 도체들(360, 362)을 포함한다. 도 12에 도시된 바와 같이, 차폐 그리드는 반복된 패턴의 셀 구조들을 갖는다. 그 셀 구조들은 전기적으로 도전성 부재들(322, 324)에 의해 형성된다. 도 12에 도시된 바와 같이 신호 도체들(360, 362)과 도전성 부재들(322, 324)의 상대적 폭은 단지 예시로서 나타낸다. 바람직한 실시예에서 그 셀들은, 꼭지점들(172, 174)이 도 3b에 도시된 바와 같은 일정 형태의 교차점들(375)을 형성하는 필릿들로 채워져 있다는 것을 제외하면, 도 9에 도시된 3층의 바람직한 실시예에서의 셀들과 실질적으로 동일하다. 도 3b와 도 12에 도시된 셀 구성은 예시로서 나타낸 것이고 수많은 다른 적절한 구성들이 사용될 수도 있다는 것을 이해할 수 있을 것이다.

이어지는 설명을 더 충분히 이해시키기 위하여, 도면에 X, Y, Z 좌표 시스템을 다시 한번 설정하는 것이 유용하다. X 및 Y축은 도 12에 도시된 바와 같이 수평면에 놓여 있다. 그리드(320)는 그 수평면과 평행한 면내에 있다. 마찬가지로, 신호 도체들(360, 362)은 그리드(320)가 있는 면과 실질적으로 평행한 면내에 놓여 있다. 도 12 및 도 13에 도시된 바와 같이, 신호 도체(360)의 주 방향이 Y축에 실질적으로 평행한 반면에, 신호 도체들(363)의 주 방향은 X축에 평행하다. Z축은, 도 13에 도시된 바와 같이, X 및 Y축에 수직이다.

신호 도체들(360, 362)은 절연체(350)에 의해 그리드(320)와 전기적으로 절연된다. 매몰된 마이크로스트립의 경우에, 신호 도체들(360, 362, 364)의 상부 표면은 절연체(354)에 의해 박층된다. 그 층들은 함께 겹쳐지고 그 기술분야에서 잘 알려진 적절한 부착제들에 의해 부착된다.

도 12에 도시된 바와 같이, 도전성 부재들(322, 324) 및 교차점들(375)은, 신호 도체들이 X축에 평행하게 배향되거나 또는 신호 도체들이 Y축에 평행하게 배향되던 지간에, 어느 다른 신호 도체에 대해 제1 신호 도체에 의해 횡단되는 면적의 최대 변동분이 최소화되도록 하는 형태를 갖는다. 그러므로, 당업자가 이해할 수 있는 바와 같이, 어느 다른 신호 도체에 대해 제1 신호에 의해 횡단되는 면적의 변동분을 최소화함으로써, 어느 다른 신호 도체에 대해 제1 도체의 임피던스 변동분도 마찬가지로 최소화될 것이다.

본 발명의 현재 면이 다른 수많은 구성들뿐만 아니라 중심에 스트립선로가 있는 3층 실시예에서도 또한 사용될 수 있다는 사실은 당업자에 의해 이해될 수 있을 것이다.

도 14는 6층의 회로 기판(400) 내에 실현된 본 발명의 단면도이다. 도 14에서 상부 세 층들(402)은 상부 신호 도체(360), 기준 그리드(320) 및 본 발명의 하부 신호 도체들(480, 482, 484)을 포함한다. 신호 도체(360)는 제1 층(404)상에 위치하고; 기준 그리드(320)는 제2 층(406)상에 위치하고; 그리고 하부 신호 도체들(480, 482, 484)은 제3 층(408)상에 위치한다. 하부 세 층들(410)은 종래의 마이크로스트립 디자인의 전송 선로들 및 기준면을 나타낸다. 이 세 하부 층들(410) 중 제1 층(412)은 고형의 기준 면(418)을 포함한다. 제3 층(428)은 제2 신호 도체(422)를 포함한다. 그 층들(404, 406, 408, 412, 416 및 428)은 절연체에 의해 서로간에 전기적으로 절연되고, 함께 끼워져 있으며, 그리고 통상의 적절한 접착제들로 곳곳에서 지탱된다.

종래 마이크로스트립 전송 선로에 대한 특성 임피던스와 도체와 기준면 사이의 거리와의 관계는 다음 수학식 4로 나타난다.

여기서,

h는 표면 도체와 기준 면 사이의 거리이다;

w는 도체의 폭이다; 그리고

ε_r

은 도체와 기준 면 사이에 있는 물질의 유전 상수이다.

종래 중앙에 있는 스트립선로에 대한 특성 임피던스와 도체와 기준면들 사이의 거리와의 관계는 수학식 5에 의해 결정된다.

여기서,

b는 도체와 고형 기준 면 사이의 거리이다;

t는 도체의 두께이다; 그리고

η₀

는 자유 공간의 특성 임피던스(120πohms)이다.

수학식 4 및 수학식 5는, 마이크로스트립 및 스트립선로 설계들 각각에 대한 특성 임피던스와 도체들과 기준면들 사이의 거리와의 관계에 대한 더욱 정확한 표현을 제공한다.

종래에는, 회로 기판 전송 선로들의 임피던스는 도체와 기준면들 사이의 거리를 실제적으로 증가시킴으로써 증가되었다. 도 14, 수학식 4 및 수학식 5를 참조하면, 임피던스의 증가는 마이크로스트립 층들에 대해서는 "h"를 증가하고 스트립선로 층들에 대해서는 "b"를 증가시킴으로써 얻어진다. 결과적으로, 그와 같은 층들 상에 있는 모든 도체들은 임피던스가 적절하게 커질 것이다. 만약 50에서 65Ω의 "보통의" 기판 임피던스들 역시 고 임피던스층들과 같은 면상에 요구된다면, 도체들의 폭(w)을 증가시켜 기판 상에 다른 신호들의 주된 50 및 65Ω임피던스들을 유지시킬 필요가 있을 것이다.

불행하게도, 필요한 선로 폭(w)은, 이 임피던스를 각각 유지하기 위해 바람직한 4 또는 5 mils에서 27.3 및 16.4 mils까지 증가시켜야만 할 것이다. 이 선로 폭들은 미세 피치 소자 패드들 사이에서는 적절하지 않을 것이고, 그러므로 집적 회로 칩들 주위에 경로가 형성되어야만 할 것이다. 더욱이, 고 임피던스층 위의 다른 층들로부터 경로가 형성된 "보통의" 임피던스를 갖는 도체들은, 그것들의 전체 길이에 걸쳐 길게 매치된 임피던스를 유지하기 위하여 층에서 층까지 폭들이 조정되도록 할 필요가 있을 것이다. 심지어는 미세 피치 소자 패드들 사이에 경로를 형성하려고 하면서 발생되는 문제점들 없이, 'h" 또는 "b"를 증가시키면 신호 밀도가 대략 2.7배 적어지는데, 이는 보다 적은 신호 도체들이 동일한 층상에서 실현될 수 있기 때문이다. 그 외에도, 중앙에 있는 스트립선로 환경에서, 92Ω정도의 고 임피던스가 5 mils 선로들을 사용하여 요구된다면, 그러면 스트립선로 도체에 대한 필요한 "b"의 증가로 인해 기판 두께가 62 mils인 표준 회로 기판 규격을 훨씬 초과할 것이다.

앞서 설명한 바와 같이, 본 발명은, 선택된 영역에서, 종래 디자인에서보다 훨씬 넓은 범위의 임피던스들을 갖는 신호 도체들의 구성을 허용한다. 이것은 종래의 마이크로스트립 및 스트립선로 디자인들에서 고려되지 않았던 새로운 변수를 도입함으로써 이루어질 수 있으며, 그것은 도체 임피던스에 의미있는 영향을 준다. 이 새로운 변수는 기준면의 구성에 사용되는 백분율 구리이다. 종래 기준면들을 고형이다. 종래에 특성 임피던스를 증가시키기 위해서는, 신호 도체와 기준 면 사이의 거리가 물리적으로 증가되어야만 했다.

본 발명은 신호 도체들과 기준 면 사이의 거리를 물리적으로 증가시키지 않고도 임피던스를 증가시키는 것을 허용한다. 따라서, 임피던스는 회로 기판 두께를 증가시키지 않고 증가될 수 있다. 이 외에도, 신호 도체들의 임피던스는, 기준면의 구성에 사용되는 퍼센트 구리를 변화시킴으로써 넓은 범위에 걸쳐 변화될 수도 있다. 또한 본 발명은 종래의 마이크로스트립 및 스트립선로 디자인들과 관련된 문제점들을 효과적으로 제거하고, 그리고 앞서 설명한 바와 같이, 신호 도체와 그리드간의 정렬 또는 신호 도체와 신호 도체간의 정렬을 요구하지 않는다.

본 발명이 신호 도체와 기준면 사이의 거리를 증가시키는 뚜렷한 효과를 갖고 있지만, 이 효과는 그것이 적용되는 영역에서만 나타나며, 그리고 기준면과 직접 인접한 두 신호층들에만 영향을 끼친다. 따라서, 나머지 회로 기판에 있는 전송 선로들의 특성은 변하지 않는다. 따라서, 도 14에서, 층들(404 및 408)에 각각 있는 신호 도체들(360 및 480, 482, 484)은 그리드(320)에 의해 고 임피던스를 나타내겠지만, 층들(412 및 428)에 각각 있는 신호 도체들(414 및 422)은 그리드(320)의 존재에 의해 영향받지 않고 정상 임피던스로 동작할 것이다.

본 발명의 더 큰 이점은 크로스토크, 즉 순방향 크로스토크의 한 원인을 그리드(320) 아래에 경로가 형성된 신호들로부터 사실상 제거한다는 점이다. 크로스토크는 한 채널에서의 신호가 다른 채널로 커플링하는 효과이다. 크로스토크는 많은 원인들로부터 발생할 수도 있는데, 그 중 하나는 케이블 파라메터들-특히, 도체들 사이의 커패시턴스와 인덕턴스의 불균형이다. 이 불균형으로 인하여, 다른 도체 안으로 한 도체의 신호가 순 커플링하게 되는 결과가 나타날 수 있다.

일반적으로 그와 같은 불균형은, 종래의 마이크로스트립 구성의 경우에서처럼, 도체가 불균일한 매체에 노출되었을 때 심화된다. 그 이유는 순방향 크로스토크가, 그 기술분야에 잘 알려진 바와 같이, 홀수 및 짝수 트레이스 속도들 사이에 차이로 인해 생기기 때문이다. 균일한 매체에서는, 홀수 및 짝수 트레이스 속도들이 동등하며, 순방향 크로스토크가 발생되지 않도록 서로 상쇄되어 없어진다. 불균일한 매체에서, 이 두 속도들은 동등하지 않아서, 결과적으로 영이 아닌 인자가 발생하여 순방향 크로스토크를 발생시킨다. 마이크로스트립 구성과 같이 고 임피던스들을 허용하는 종래 구성들에서, 도체들은 적어도 세 개의 다른 유전체들, 통상적으로 FR-4, 솔더 마스크 및 공기로 접촉된다. 이 불균일한 환경으로 인하여 짝수 및 홀스 트레이스 속도들이 다르게 되고, 이로 인하여 순방향 크로스토크가 발생한다.

본 발명에서, 신호들은, 특별히 전기적으로 긴 거리에서 서로 평행한 도체들을 통해 신호들을 전송할 필요가 있을 때, 그리드(320) 아래의 신호 도체들(480, 482, 484)을 통하는 의사-스트립선로 또는 매입형-스트립선로 환경에서 경로가 형성될 수 있다. "전기적으로 긴" 거리는, 최대 커플링이 발생하는

λ/4

에 접근하는 거리이다. 층(408)상에 있는 도체들(480, 482, 484)은 거의 균일한 환경에서 통로가 형성되므로, 홀수 및 짝수 트레이스 속도들의 차이는 거의 영이며, 따라서 순방향 크로스토크는 영에 접근한다. 결과적으로 본 발명은 순방향 크로스토크를 실질적으로 제거한다.

앞서 설명한 이점들 외에도, 본 발명은, 앞서 설명한 바와 같이 신호 도체와 그리드간의 정렬 또는 신호 도체와 신호 도체간의 정렬을 요구하지 않고, 기준 그리드 아래에 경로가 형성된 고 임피던스 선로들에 새로운 차폐를 제공한다. 도 14에서, 본 디자인은 두 층들(404;마이크로스트립 또는 묻힌 마이크로스트립 및 408;스트립선로 또는 준-스트립선로)상에 있는 고 임피던스 도체들의 경로 형성을 허용하므로, 전형적인 여섯-층 기판상의 층(408)상에 있는 도체들만을 통하여 고 임피던스 신호들의 경로를 형성하는 것이 가능하다. 그 외에, 더 높은 임피던스 도체들이 요구된다면, 그리드가 있는 기준면을 층(416)상에 사용할 수도 있다. 그러면, 층(416)상의 그리드가 필요한 차폐를 제공할 것이며, 층(412)상에 있는 도체(414)는 요구되는 부가 고 임피던스를 제공할 것이다.

따라서, 본 발명은 종래의 디자인들보다 훨씬 넓은 범위의 임피던스들을 마이크로스트립 및 스트립선로 설계자들에게 허용한다. 이 디자인은, 표준 회로 기판들의 두께를 증가시키지 않고, 신호 도체들의 폭 또는 두께를 감소시키지 않고, 그리고 불균일한 또는 비표준적인 유전체들의 사용에 의존하지 않고, 회로 기판의 선택된 영역에 매우 높은 임피던스 도체들을 제공하는데 특히 유용하다. 또한 본 발명은 높은 신호 밀도를 유지하면서 고 임피던스를 제공하고, 그리고 고 임피던스 도체들 사이의 크로스토크를 줄이면서 의미있는 레벨의 차폐를 제공한다.

본 발명인 어떤 바람직한 실시예의 관점에서 설명되었지만, 당업자에게 명백한 다른 실시예들도 또한 본 발명의 범위 내에 있다. 따라서, 본 발명의 범위는 이어지는 청구항들에 의해서만 한정되어야 한다.

Claims

유사한 크기들을 갖는 적어도 두 개의 신호 도체들; 및

도전성 물질을 포함하는 패턴을 가지며, 상기 적어도 두 개의 신호 도체들 각각이 제1 축과 실질적으로 평행하게 배향되고 상기 각 신호 도체들의 위치에 무관하게 도전성 물질의 실질적으로 일정한 면적에 겹쳐지도록 구성된 그리드 패턴을 갖는 차폐 그리드를 포함하는 것을 특징으로 하는 고주파 회로 기판.
제1항에 있어서,

상기 회로 기판은 가요성인 것을 특징으로 하는 회로 기판.
제1 축;

신호 도체;

제1 셀 패턴을 갖는 제1 도전성 차폐 그리드; 및

상기 제1 그리드와 실질적으로 평행하고, 상기 제1 그리드에 대해 소정 옵셋에 정렬된 제2 도전성 차폐 그리드를 포함하되, 상기 제1 그리드는 적어도 부분적으로 상기 제2 그리드와 겹치고, 상기 제2 그리드는 제2 셀 패턴을 가지며, 상기 신호 도체는 상기 제1 그리드 및 상기 제2 그리드 사이에 배치되고 상기 제1 축에 평행하게 배향되고, 상기 제1 및 제2 셀들은 상기 신호 도체가 어디에 위치하는지에 무관하게 신호 도체가 그리드들에 대한 일정한 커패시턴스를 갖도록 구성되는 것을 특징으로 하는 고속 신호들을 전송하기 위한 어셈블리.
제3항에 있어서,

상기 제2 셀 패턴은 상기 제1 셀 패턴과 실질적으로 동일한 것을 특징으로 하는 어셈블리.
제1 면에 있으며, 제1 축 및 상기 제1 면에서 상기 제1 축과 실질적으로 수직인 제2 축을 갖는 제1 도전성 그리드; 및

상기 제1 면과 실질적으로 평행한 제2 면에 배치되고, 상기 제1 및 상기 제2 축들 중 하나에 평행하게 위치한 신호 도체를 포함하되, 상기 신호 도체는, 상기 신호 도체가 상기 제2 면에서 어디에 위치되는지에 무관하게, 상기 제1 도전성 그리드에 대해 일정한 커패시턴스를 갖는 것을 특징으로 하는 차폐 시스템.
제5항에 있어서,

상기 제1 도전성 그리드에 실질적으로 평행한 제2 도전성 그리드를 더 포함하되, 상기 신호 도체가 상기 제1 도전성 그리드와 상기 제2 도전성 그리드 사이에 배치되고, 상기 제1 및 상기 제2 도전성 그리드들의 면적이 상기 신호 도체에 대한 일정한 커패시턴스를 발생시키도록 변하는 것을 특징으로 하는 차폐 시스템.
제1 축을 갖는 도전성 물질의 차폐 그리드; 및

상기 차폐 그리드와 상대적으로 일정한 거리에 배치되고 상기 제1 축에 평행한 신호 도체를 포함하되, 상기 차폐 그리드는, 상기 신호 도체가 상기 차폐 그리드에 대하여 어디에 위치하는지에 무관하게 상기 신호 도체가 상기 도전성 물질의 실질적으로 일정한 면적을 횡단하도록 구성되는 것을 특징으로 하는 고주파 회로 기판.
제7항에 있어서,

상기 회로 기판은 가요성인 것을 특징으로 하는 회로 기판.
제1 축 및 상기 제1 축과 수직인 제2 축을 갖는 면에서, 신호 도체가 상기 제1 축에 평행하게 위치한 도전성 물질의 차폐 그리드를 포함하되, 상기 차폐 그리드는 상기 신호 도체가 상기 제2 축을 따라 어디에 위치하는지에 무관하게 상기 차폐 그리드에 대한 일정한 커패시턴스를 상기 신호 도체에 제공하는 구조를 갖는 것을 특징으로 하는 고속 신호들을 전송할 수 있는 회로 기판.
제9항에 있어서, 상기 제1 축에서 상기 제1 그리드로부터 소정 옵셋에 정렬된 도전성 물질의 제2 그리드를 더 포함하되, 상기 제2 그리드는, 상기 제1 및 상기 제2 축들에 비스듬한 제3 축에서 상기 제1 그리드로부터 소정 옵셋에 위치하고, 상기 신호 도체는 상기 제1 및 상기 제2 그리드들 사이에 배치되어, 상기 제1 그리드의 도전성 물질 면적 및 상기 제2 그리드의 도전성 물질 면적이 상기 제1 그리드 및 상기 제2 그리드가 상기 제3 축에서 겹쳐지는 부분에서 감소되어, 상기 신호 도체가 상기 겹쳐진 부분에 근접하여 위치할 때 상기 신호 도체에 일정한 임피던스를 발생시키는 것을 특징으로 하는 회로 기판.
(a) 제1 면에서 제1 축을 갖는 패턴을 갖는 제1 차폐 그리드를 신호 도체의 일측상에 위치시키되, 상기 신호 도체는 제2 면에 위치되고, 상기 패턴된 차폐 그리드는 도전성 부재들의 복수개의 교차점들을 포함하도록 하는 단계;

(b) 상기 신호 도체를 상기 제1 축과 실질적으로 평행하도록 위치시키는 단계; 및

(c) 상기 신호 도체에 형성된 평균 커패시턴스가 제2 축을 따라서 위치한 상기 신호 도체의 위치에 무관하게 일정하게 유지되도록 상기 도전성 부재들 및 상기 교차점들을 구성하는 단계를 포함하는 것을 특징으로 하는 신호를 전송하는 어셈블리에서 신호 도체의 임피던스를 증가시키는 방법.
제11항에 있어서,

(d) 상기 제2 패턴의 차폐 그리드를 상기 신호 도체들의 반대측 상의 제3 면에 위치시키되, 상기 제2 그리드를 상기 제1 축의 상기 제1 그리드로부터 옵셋시키고, 그리고 상기 제3 면을 상기 제1 면과 실질적으로 평행하도록 하는 단계; 및

(e) 상기 제2 축을 따라 위치한 상기 신호 도체의 위치와 무관하게 상기 커패시턴스가 일정하게 유지되도록 상기 제1 그리드 및 상기 제2 그리드를 구성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제1 축;

상기 제1 축과 평행하게 배향된 제1 신호 도체 및 제2 신호 도체; 및

차폐 그리드를 포함하되, 상기 차폐 그리드는,

제1 면에서 상기 제1 및 제2 신호 도체들로부터 일정 간격으로 배치된 제1 군의 도전성 부재들;

상기 제1 면에 배치되고 상기 제1 군의 도전성 부재들과 수직인 제2 군의 도전성 부재들을 포함하되, 상기 제1 군의 도전성 부재들 및 상기 제2 군의 도전성 부재들은 반복되는 패턴의 셀들을 형성하며, 상기 셀들의 각각은 제1 및 제2 꼭지점을 가지고, 상기 제1 꼭지점은 상기 제2 꼭지점과 비스듬히 이격되며, 상기 제1 꼭지점 및 상기 제2 꼭지점 각각은 내부에 배치된 도전성 필릿을 구비하고, 상기 신호 도체들 각각은 상기 도전성 부재들 및 필릿들의 실질적으로 일정한 면적과 겹치는 것을 특징으로 하는 고주파 신호들을 전송하도록 구성된 회로 기판.
제13항에 있어서,

상기 셀들의 각각은 제3 및 제4 꼭지점을 갖되, 상기 제3 꼭지점 및 상기 제4 꼭지점은 각각 그 안에 배치된 도전성 필릿을 구비하는 것을 특징으로 하는 회로 기판.
제14항에 있어서,

상기 제1 축에 수직으로 배향된 제3 신호 도체를 더 포함하는 것을 특징으로 하는 회로 기판.
신호 도체;

제1 면내의 차폐 그리드를 포함하되, 상기 신호 도체는 제2 면내에서 상기 차폐 그리드와 평행하도록 위치되고, 상기 차폐 그리드는, 상기 신호 도체가 상기 차폐 그리드에 대해 어디에 위치하는지에 무관하게 상기 신호 도체로 일정한 임피던스를 제공하는 눈-형태의 개구부의 반복되는 패턴을 형성하는 도전성 물질을 포함하는 것을 특징으로 하는 고속 신호들을 전송할 수 있는 어셈블리.
제2 면과 평행한 제1 면에서 제어된 임피던스를 제2 면에 위치한 신호 선로에 제공하는 차폐 그리드에 있어서,

상기 제1 면에 배치된 제1 군의 도전성 부재들;

상기 제1 면에 배치된 제2 군의 도전성 부재들을 포함하되, 상기 제1 군의 도전성 부재들이 상기 제2 군의 도전성 부재들과 교차하여, 반복된 패턴들의 셀들을 형성하고, 상기 셀들의 각각은 제1 및 제2 꼭지점을 가지며, 상기 제1 꼭지점은 상기 제2 꼭지점과 비스듬히 이격되고, 상기 제1 꼭지점 및 상기 제2 꼭지점 각각은 그 안에 배치된 도전성 필릿을 구비하는 것을 특징으로 하는 차폐 그리드.
신호 도체;

제1 면내에서, 제1 축의 방향으로 일정 형태의 개구부들의 반복된 패턴을 형성하는 도전성 물질을 포함하는 차폐 그리드를 포함하되, 상기 신호 도체는 상기 제1 면과 평행한 제2 면에서 상기 차폐 그리드와 평행하게 위치되고, 상기 신호 도체가 상기 제2 면에서 상기 제1 축과 수직인 제2 축을 따라 위치한 위치에 무관하게 상기 도전성 물질의 실질적으로 일정한 면적에 겹쳐지는 것을 특징으로 하는 고속 신호들을 전송할 수 있는 회로 기판.