JP6122606B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6122606B2 JP6122606B2 JP2012228830A JP2012228830A JP6122606B2 JP 6122606 B2 JP6122606 B2 JP 6122606B2 JP 2012228830 A JP2012228830 A JP 2012228830A JP 2012228830 A JP2012228830 A JP 2012228830A JP 6122606 B2 JP6122606 B2 JP 6122606B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- signal
- wiring
- wiring layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
- H05K1/0225—Single or multiple openings in a shielding, ground or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0236—Electromagnetic band-gap structures
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0248—Skew reduction or using delay lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6638—Differential pair signal lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09281—Layout details of a single conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09627—Special connections between adjacent vias, not for grounding vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
Description
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
本願の代表的な実施の形態に係る半導体装置(100)は、図1に示されるように、半導体チップ(2)と、複数の外部端子(3)と、前記半導体チップと前記外部端子との間を電気的に接続するための基板(1)と、を有する。前記基板は、前記半導体チップと電気的に接続される複数の第1電極(7)が形成された第1主面(1a)と、前記第1主面に対向し、前記複数の外部端子と電気的に接続される複数の第2電極(8)が形成された第2主面(1b)を有する。前記基板は更に、前記第1主面と前記第2主面との間に設けられ、前記第1電極と対応する前記第2電極とを電気的に接続する複数の信号経路を形成するための複数の配線層(LW1〜LWn(L1〜L4))を有する。前記配線層は、前記信号経路を形成する配線の構造が変化する部分の周辺に、当該信号経路に供給される信号の信号帯域に相当する電磁波波長よりも短い間隔で分散して配置された複数の金属部材(12)を有する。
項1の半導体装置(100)において、前記複数の金属部材は、前記信号経路に供給される信号の信号帯域に相当する電磁波波長(λ)の20分の1以下の間隔で分散して形成される。
項1又は2の半導体装置において、前記複数の金属部材は、前記複数の配線層のうち少なくとも1つの配線層に、平面視において前記第2電極と重なりを持って形成される。
項3の半導体装置において、誘導性のインピーダンスを有する信号線(23)が前記複数の金属部材が形成される配線層(L2)と異なる配線層(L3)に形成される。また、前記第2電極は、前記誘導性のインピーダンスを有する信号線を介して前記第1電極に接続される。
項1乃至4の何れかの半導体装置において、前記基板は、複数の配線層間を貫いて形成される貫通ビア(42)と、隣接する配線層間を接続するための第1非貫通ビア(48)及び第2非貫通ビア(47)と、を更に有する。前記複数の配線層は、第1信号線(40)が形成される第1配線層(L5)と、断面視において前記第1配線層の上側に設けられ、第1インターコネクトランド(43)が形成される第2配線層(L4)とを含む。更に前記複数の配線層は、断面視において前記第2配線層の上側に設けられ、第2インターコネクトランド(44)が形成される第3配線層(L3)と、断面視において前記第3配線層の上側に設けられ第2配線(41)が形成される第4配線層(L2)とを含む。前記第1インターコネクトランドと前記第2インターコネクトランドとは前記貫通ビアを介して接続される。前記第1インターコネクトランドと前記第1配線とは前記第1非貫通ビアを介して接続され、前記第2インターコネクトランドと前記第2配線とは前記第2非貫通ビアを介して接続される。前記複数の金属部材は、平面視において前記貫通ビアと重なりを持って前記第4配線層に形成される。
項5の半導体装置において、前記複数の金属部材は、平面視において前記貫通ビアと重なりを持って、前記第1配線層(L5(39))に形成される。
項1乃至6の何れかの半導体装置において、前記複数の信号経路は差動対を構成する2つの信号経路(52、61、65)を含む。前記複数の金属部材(53_1〜53_4、63)は、前記2つの信号経路において非対称となる部分の周辺に形成される。
項7の半導体装置において、前記複数の配線層は、第3信号線(52_1)と、前記第3信号線と差動対を構成するための第4信号線(52_2)とが形成される配線層を含む。前記複数の金属部材(53_1〜53_4)は、前記第3信号線及び前記第4信号線が形成される配線層において、前記第3信号線と前記第4信号線とが非対称となる部分(51)を挟むように配置される。
項8の半導体装置において、前記第3信号線と前記第4信号線とが非対称となる部分は、前記第3信号線の配線パターンの形状と前記第4信号線の配線パターンの形状とが相違する部分である。
項8の半導体装置において、前記第3信号線と前記第4信号線とが非対称となる部分は、前記第3信号線の上側又は下側の配線層の構造と、前記第4信号線の上側又は下側の配線層の構造とが相違する部分(51)である。
項7の半導体装置において、前記複数の配線層は、2つの信号線から構成される第1差動信号線対(61、65)と、前記第1差動信号線対と異なる2つの信号線から構成される第2差動信号線対(60)と、前記第1差動信号線対と前記第2差動信号線対との間に並列に配置されたシールドパターン(63)と、が形成される配線層を含む。前記シールドパターンは、前記第1差動信号線対において非対称となる部分と前記第2差動信号線対との間の一部の配線パターンがミシン目状にされる。
項7の半導体装置において、前記基板は、異なる配線層に形成された信号線を電気的に接続するための第1信号ビア(72_1、73_1)及び第2信号ビア(72_2、73_2)と、異なる配線層に形成されたグラウンド配線に接続され前記第1信号ビア及び前記第2信号ビアに対応して設けられる第1グラウンドビア(75_1〜75_3)及び第2グラウンドビア(74)とを更にする。前記複数の配線層は、第3信号線(70_1)、及び前記第3信号線と差動対を構成するための第4信号線(70_2)が形成される第5配線層と、第5信号線(71_1)、及び前記第5信号線と差動対を構成するための第6信号線(71_2)が形成される第6配線層と、を含む。前記第3信号線と前記第5信号線とは前記第1信号ビアによって電気的に接続され、前記第4信号線と前記第6信号線とは前記第2信号ビアによって電気的に接続される。前記第1グラウンドビアは、前記第1ビアから所定の間隔(Z)を置いて配置され、前記第2グラウンドビアは、前記第2ビアから前記所定の間隔(Z)をおいて配置される。前記第1グラウンドビアと前記第2グラウンドビアの個数は相違する。前記複数の金属部材(76、77、78)は、前記第1信号ビア、前記第2信号ビア、前記第1グラウンドビア、及び前記第2グラウンドビアを含む領域の周辺に配置される。
項12の半導体装置において、前記複数の金属部材(78)は、平面視において前記領域の外側にリング状に配置される。
項12又は13の半導体装置において、前記複数の金属部材は、平面視において前記領域の外側に直線的に配置される。また、前記金属部材は、異なる配線層間を接続するためのビア(76、77)を含んで構成される。
項1乃至14の何れかの半導体装置において、前記金属部材は平面視において円形状とされる。
本願の代表的な別の実施の形態に係る半導体装置(100)は、半導体チップ(2)と、複数の外部端子(3)と、前記半導体チップと前記外部端子との間を電気的に接続するための基板(1)と、を有する。前記基板は、前記半導体チップと電気的に接続される複数の第1電極(7)が形成された第1主面(1a)と、前記第1主面に対向し、前記複数の外部端子と電気的に接続される複数の第2電極(8)が形成された第2主面(1b)とを有する。前記基板は更に、前記第1主面と前記第2主面との間に設けられ、前記第1電極と対応する前記第2電極とを電気的に接続する複数の信号経路を形成するための複数の配線層(LW1〜LWn(L1〜L4))を有する。前記配線層は、前記信号経路を形成する配線の構造が変化する部分の周辺に、複数の貫通孔(27)が分散して形成された金属パターン(26)を有する。
項16の半導体装置において、前記金属パターンにおける前記複数の貫通孔は、その直径(X)が前記信号経路に供給される信号の信号帯域に相当する電磁波波長(λ)の20分の1以下となるように形成される。
項16又は17の半導体装置において、前記金属パターンは、前記複数の配線層のうち少なくとも1つの配線層に、平面視において前記第2電極と重なりを持って形成される。
項18の半導体装置において、誘導性のインピーダンスを有する信号線(23)が前記金属パターンが形成される配線層(L2)と異なる配線層(L3)に形成される。また、前記第2電極は、前記誘導性のインピーダンスを有する信号線を介して前記第1電極に接続される。
本願の代表的な実施の形態に係る配線基板(1)は、複数の第1電極(7)が形成された第1主面(1a)と、前記第1主面に対向し、複数の第2電極(8)が形成された第2主面(1b)と、前記第1主面と前記第2主面との間に設けられ、前記第1電極と対応する前記第2電極とを電気的に接続する複数の信号経路を形成するための複数の配線層(LW1〜LWn(L1〜L4))と、を有する。前記配線層は、前記信号経路を形成する配線の構造が変化する部分の周辺に、複数の貫通孔(27)が分散して形成された金属パターン(26)を有する。
項20の配線基板において、前記金属パターンにおける前記複数の貫通孔は、その直径(X)が前記供給が予定されている信号の信号帯域に相当する電磁波波長(λ)の20分の1以下となるように形成される。
項20又は21の配線基板において、前記金属パターンは、平面視において前記第2電極と重なりを持って、前記複数の配線層のうち少なくとも1つの配線層に形成される。
項22の配線基板において、前記信号経路は、誘導性のインピーダンスを有する信号線(23)を含んで形成される。
項20乃至23の何れかの配線基板は、複数の配線層間を貫いて形成される貫通ビア(42)と、隣接する配線層間を接続するための第1非貫通ビア(48)及び第2非貫通ビア(47)と、を更に有する。前記複数の配線層は、第1信号線(40)が形成される第1配線層(L5)と、断面視において前記第1配線層の上側に設けられ、第1インターコネクトランド(43)が形成される第2配線層(L4)とを含む。更に前記複数の配線層は、断面視において前記第2配線層の上側に設けられ第2インターコネクトランド(44)が形成される第3配線層(L3)と、断面視において前記第3配線層の上側に設けられ第2配線(41)が形成される第4配線層(L2)と、を含む。前記第1インターコネクトランドと前記第2インターコネクトランドとは前記貫通ビアを介して接続される。前記第1インターコネクトランドと前記第1配線とは前記第1非貫通ビアを介して接続され、前記第2インターコネクトランドと前記第2配線とは前記第2非貫通ビアを介して接続される。前記金属パターン(49)は、平面視において前記貫通ビアと重なりを持って、前記第4配線層の上側に設けられた第5配線層(L1)に形成される。
項16乃至19の何れかの半導体装置において、前記基板は、複数の配線層間を貫いて形成される貫通ビア(42)と、隣接する配線層間を接続するための第1非貫通ビア(48)及び第2非貫通ビア(47)と、を更に有する。前記複数の配線層は、第1信号線(40)が形成される第1配線層(L5)と、断面視において前記第1配線層の上側に設けられ、第1インターコネクトランド(43)が形成される第2配線層(L4)と、を含む。更に前記複数の配線層は、断面視において前記第2配線層の上側に設けられ第2インターコネクトランド(44)が形成される第3配線層(L3)と、断面視において前記第3配線層の上側に設けられ第2配線(41)が形成される第4配線層(L2)と、を含む。前記第1インターコネクトランドと前記第2インターコネクトランドとは前記貫通ビアを介して接続される。前記第1インターコネクトランドと前記第1配線とは前記第1非貫通ビアを介して接続され、前記第2インターコネクトランドと前記第2配線とは前記第2非貫通ビアを介して接続される。前記金属パターン(49)は、平面視において前記貫通ビアと重なりを持って、前記第4配線層の上側に設けられた第5配線層(L1)に形成される。
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
図2は、本願の一実施の形態に係る半導体装置の全体模式断面図である。同図に示される半導体装置は、例えば、高周波(例えば10GHz以上)の信号を扱う半導体装置であり、例えば、携帯電話の基地局における通信機器や高速通信用のルータ等に搭載される半導体装置である。ここでは、半導体装置のパッケージ形式として、半導体チップに半田バンプを施しフェースダウンで配線基板上に接続するFCBGA(Flip Chip Ball Grid Array)型パッケージを例に取り、具体的に説明する。なお、同図に示される半導体装置100のバンプ電極等の数は、図示の都合上、実際よりも少なくなっている。実際のバンプピッチは、一例を挙げるとすれば、チップ上で、100マイクロメートル程度、外部バンプで1ミリメートル程度である。
図17は、スルーホールの周辺に設けられた電磁波吸収体を例示する説明図である。同図の(a)には、スルーホール周辺の配線基板1の模式的な斜視図が示され、同図の(b)には、配線基板1の第1主面1a側から見たスルーホール周辺の模式的な上面図が示され、同図の(c)には、同図のA−A’断面に対応する配線基板1の模式的な断面図が示される。図17では、図示及び説明の便宜上、配線層LW1〜LWnのうち一部の配線層L1〜L5のみが例示されている。
図19は、非対称の差動線対の周辺に配置された電磁波吸収体を例示する説明図である。同図の(a)には、第1主面1a側から見た配線基板1における差動線対の非対称部分の模式的な上面図が示され、同図の(b)には、同図のA−A’断面に対応する配線基板1の模式的な断面図が示される。図19では、図示及び説明の便宜上、配線層LW1〜LWnのうち一部の配線層のみが例示されている。
図22は、非対称の差動線対の周辺に配置された別の電磁波吸収体を例示する説明図である。同図には、第1主面1a側から見た配線基板1における差動線対の非対称部分の模式的な上面図が示される。同図の(a)に示されるように、前述の図19、20のように、差動信号線対61の一方の信号線の上部に金属パターンのない領域(穴:hole)64が存在する。この穴64のために、差動信号線対61は非対称となる。
図24は、差動信号経路のインターコネクト部分を例示する説明図である。同図の(a)には、配線基板1における差動信号経路が形成された部分の模式的な斜視図が示され、同図の(b)には、差動信号経路が形成された部分の第1主面1a側から見た模式的な上面図が示される。
図28は、半導体チップと配線基板とをボンディングワイヤーで接続する構成の半導体装置を例示する説明図である。同図には、半導体装置600における配線基板81と半導体チップ2とがボンディングワイヤー80で接続される一部分が、拡大して図示されている。同図において、配線パターン84_1、84_2には高周波の信号が供給される。同図に示されるように、配線基板81におけるボンディングワイヤー80が接続される配線パターン84_1、84_2の周辺に、上述した電磁波吸収体としての複数の金属片83_1〜83_3を配置する。夫々の金属片の間隔Xは、上述のようにλ/20以下が望ましい。
1 配線基板(インターポーザ)
1a 第1主面
1b 第2主面
2 半導体チップ
3 外部端子(外部半田バンプ、ソルダーボール)
4 半田バンプ
5 非貫通ビア
6 スルーホール(貫通ビア)
7 第1電極(パッド)
8 第2電極(ソルダーボールパッド)
12 金属片(金属部材)
13 実装基板
9 コア層
10、11 ビルドアップ層
LW1〜LWn 配線層
X 金属片の間隔、貫通孔の径(メッシュ間隔)
14 散乱電磁波
L1〜L4 配線層
21 金属片
22 非貫通ビア
23 インダクタパターン
24 非貫通ビア
25 非貫通ビア
26 金属パターン
27 貫通孔
28 べたグラウンドパターン
29 金属パターン
P1〜P4 支持部
200_1〜200_3 反射損失(ディファレンシャルモード/上層側から信号入力)
201_1〜201_3 反射損失(コモンモード/上層側から信号入力)
202_1〜202_3 反射損失(ディファレンシャルモード/下層側から信号入力)
203_1〜203_3 反射損失(コモンモード/下層側から信号入力)
204_1〜204_3 挿入損失(ディファレンシャルモード)
205_1〜205_3 挿入損失(コモンモード)
301 挿入損失(インダクタパターン23無し)
302 挿入損失(インダクタパターン23有り)
30 差動信号線対
303_1 差動信号線対30の挿入損失(ディファレンシャルモード)
303_2 差動信号線対30の挿入損失(コモンモード)
304_1 差動信号線対30の反射損失(ディファレンシャルモード)
304_2 差動信号線対30の反射損失(コモンモード)
L1〜L5 配線層
38 貫通孔
39 電磁波吸収体の配置が可能な箇所
40、41 差動信号線対
42 スルーホール
43、44 インターコネクトランド
45 複数の金属片(電磁波吸収体)
46 グラウンドプレーン
47、48 非貫通ビア
49 金属パターン(電磁波吸収体)
50、54 金属べたパターン
51 穴
52 差動信号線対
52_1、52_2 信号配線
53_1〜53_4 複数の金属片
55、56 直線距離
400 スキュー(図19、20の金属片53_1〜53_4無し)
401 スキュー(図19の金属片53_1〜53_2有り)
402 スキュー(図20の金属片53_3〜53_4有り)
403 信号振幅のずれ幅(図19、20の金属片53_1〜53_4無し)
404 信号振幅のずれ幅(図19の金属片53_1〜53_2有り)
405 信号振幅のずれ幅(図20の金属片53_3〜53_4有り)
60、61、65 差動信号線対
62 シールド配線
63 一部がミシン目状のシールド配線
64 穴
70、70_1、70_2 差動信号線対
72、72_1、72_2、73、73_1、73_2 信号用非貫通ビア
74、75、75_1〜75_3 グラウンドビア
Z 距離
76、76_1〜76_5、77、77_1〜77_5 ビア
78 金属片
500 スキュー(図24;電磁波吸収体無し)
501 スキュー(図25;ビア76、77有り)
502 スキュー(図26;複数の金属片78有り)
506 スキュー(図25;ビア76、77有り、且つ差動対の信号線長の調整)
503 信号振幅のずれ幅(図24;電磁波吸収体無し)
504 信号振幅のずれ幅(図25;ビア76、77有り)
505 信号振幅のずれ幅(図26;複数の金属片78有り)
600 半導体装置
81 配線基板81
80 ボンディングワイヤー
83_1〜83_3 複数の金属片
84_1、84_2 配線パターン
Claims (14)
- 半導体チップと、複数の外部端子と、前記半導体チップと前記外部端子との間を電気的に接続するための基板と、を有する半導体装置であって、
前記基板は、
前記半導体チップと電気的に接続される複数の第1電極が形成された第1主面と、
前記第1主面に対向し、前記複数の外部端子と電気的に接続される複数の第2電極が形成された第2主面と、
前記第1主面と前記第2主面との間に設けられ、前記第1電極と対応する前記第2電極とを電気的に接続する複数の信号経路を形成するための複数の配線層と、を有し、
前記配線層は、前記信号経路を形成する配線の構造が変化する部分の周辺に、当該信号経路に供給される信号の信号帯域に相当する電磁波波長よりも短い間隔で分散して配置された複数の金属部材を有しており、
前記複数の金属部材は、それぞれが互いに互いから分離され、且つ、前記信号経路に供給される信号の信号帯域に相当する電磁波波長の20分の1以下の間隔で分散して形成される半導体装置。 - 前記複数の金属部材は、前記複数の配線層のうち少なくとも1つの配線層に、平面視において前記第2電極と重なりを持って形成される請求項1に記載の半導体装置。
- 誘導性のインピーダンスを有する信号線が、前記複数の金属部材が形成される配線層と異なる配線層に形成され、
前記第2電極は、前記誘導性のインピーダンスを有する信号線を介して前記第1電極に接続される請求項2に記載の半導体装置。 - 前記基板は、
複数の配線層間を貫いて形成される貫通ビアと、
隣接する配線層間を接続するための第1非貫通ビア及び第2非貫通ビアと、を更に有し、
前記複数の配線層は、
第1信号線が形成される第1配線層と、
断面視において前記第1配線層の上側に設けられ、第1インターコネクトランドが形成される第2配線層と、
断面視において第2配線層の上側に設けられ、第2インターコネクトランドが形成される第3配線層と、
断面視において前記第3配線層の上側に設けられ、第2配線が形成される第4配線層と、を含み、
前記第1インターコネクトランドと前記第2インターコネクトランドとは前記貫通ビアを介して接続され、
前記第1インターコネクトランドと前記第1配線とは前記第1非貫通ビアを介して接続され、
前記第2インターコネクトランドと前記第2配線とは前記第2非貫通ビアを介して接続され、
前記複数の金属部材は、平面視において前記貫通ビアと重なりを持って前記第4配線層に形成されており、
前記複数の金属部材のそれぞれは、互いに電気的に接続されていない請求項1に記載の半導体装置。 - 前記複数の金属部材は、平面視において前記貫通ビアと重なりを持って前記第1配線層に形成される請求項4に記載の半導体装置。
- 前記複数の信号経路は、差動対を構成する2つの信号経路を含み、
前記複数の金属部材は、前記2つの信号経路において非対称となる部分の周辺に形成される請求項1に記載の半導体装置。 - 前記複数の配線層は、第3信号線と、前記第3信号線と差動対を構成するための第4信号線とが形成される配線層を含み、
前記複数の金属部材は、前記第3信号線及び前記第4信号線が形成される配線層において、前記第3信号線と前記第4信号線とが非対称となる部分を挟むように配置される請求項6に記載の半導体装置。 - 前記第3信号線と前記第4信号線とが非対称となる部分は、前記第3信号線の配線パターンの形状と前記第4信号線の配線パターンの形状とが相違する部分である請求項7に記載の半導体装置。
- 前記第3信号線と前記第4信号線とが非対称となる部分は、前記第3信号線の上側又は下側の配線層の構造と、前記第4信号線の上側又は下側の配線層の構造とが相違する部分である請求項7に記載の半導体装置。
- 前記複数の配線層は、2つの信号線から構成される第1差動信号線対と、前記第1差動信号線対と異なる2つの信号線から構成される第2差動信号線対と、前記第1差動信号線対と前記第2差動信号線対との間に並列に配置されたシールドパターンと、が形成される配線層を含み、
前記シールドパターンは、前記第1差動信号線対において非対称となる部分と前記第2差動信号線対との間の一部の配線パターンがミシン目状にされる請求項6に記載の半導体装置。 - 前記基板は、
異なる配線層に形成された信号線を電気的に接続するための第1信号ビア及び第2信号ビアと、
異なる配線層に形成されたグラウンド配線に接続され、前記第1信号ビア及び前記第2信号ビアに対応して設けられる第1グラウンドビア及び第2グラウンドビアと、を更に有し、
前記複数の配線層は、
第3信号線、及び前記第3信号線と差動対を構成するための第4信号線が形成される第5配線層と、
第5信号線、及び前記第5信号線と差動対を構成するための第6信号線が形成される第6配線層と、を含み、
前記第3信号線と前記第5信号線とは前記第1信号ビアによって電気的に接続され、
前記第4信号線と前記第6信号線とは前記第2信号ビアによって電気的に接続され、
前記第1グラウンドビアは、前記第1ビアから所定の間隔を置いて配置され、
前記第2グラウンドビアは、前記第2ビアから前記所定の間隔をおいて配置され、
前記第1グラウンドビアと前記第2グラウンドビアの個数は相違し、
前記複数の金属部材は、前記第1信号ビア、前記第2信号ビア、前記第1グラウンドビア、及び前記第2グラウンドビアを含む領域の周辺に配置されている請求項1に記載の半導体装置。 - 前記複数の金属部材は、平面視において前記領域の外側にリング状に配置される請求項11に記載の半導体装置。
- 前記複数の金属部材は、平面視において前記領域の外側に直線的に配置され、
前記金属部材は、異なる配線層間を接続するためのビアを含んで構成される請求項11に記載の半導体装置。 - 前記金属部材は、平面視において円形状とされる請求項1に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012228830A JP6122606B2 (ja) | 2012-10-16 | 2012-10-16 | 半導体装置 |
US14/050,258 US9560762B2 (en) | 2012-10-16 | 2013-10-09 | Semiconductor device and circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012228830A JP6122606B2 (ja) | 2012-10-16 | 2012-10-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014082298A JP2014082298A (ja) | 2014-05-08 |
JP6122606B2 true JP6122606B2 (ja) | 2017-04-26 |
Family
ID=50475138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012228830A Active JP6122606B2 (ja) | 2012-10-16 | 2012-10-16 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9560762B2 (ja) |
JP (1) | JP6122606B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI554174B (zh) * | 2014-11-04 | 2016-10-11 | 上海兆芯集成電路有限公司 | 線路基板和半導體封裝結構 |
US9525441B2 (en) * | 2014-12-11 | 2016-12-20 | Intel Corporation | Common mode noise introduction to reduce radio frequency interference |
KR101795480B1 (ko) * | 2015-04-06 | 2017-11-10 | 코닝정밀소재 주식회사 | 집적회로 패키지용 기판 |
CN105407627B (zh) * | 2015-12-04 | 2018-04-20 | 广州兴森快捷电路科技有限公司 | 高速印刷电路板及其差分布线方法 |
US10973116B2 (en) * | 2016-09-30 | 2021-04-06 | Intel Corporation | 3D high-inductive ground plane for crosstalk reduction |
CN108289369B (zh) | 2017-01-09 | 2020-12-25 | 莱尔德技术股份有限公司 | 具有介电间隔件的吸收器组件以及相应的组装方法 |
US10091873B1 (en) * | 2017-06-22 | 2018-10-02 | Innovium, Inc. | Printed circuit board and integrated circuit package |
US10757801B2 (en) | 2018-09-10 | 2020-08-25 | Hewlett Packard Enterprise Development Lp | Solder mask void regions for printed circuit boards |
JP7163205B2 (ja) | 2019-01-18 | 2022-10-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US20200243484A1 (en) * | 2019-01-30 | 2020-07-30 | Avago Technologies International Sales Pte. Limited | Radio frequency (rf) switch device including rf switch integrated circuit (ic) divided between sides of pcb |
JP7326192B2 (ja) * | 2020-03-17 | 2023-08-15 | キオクシア株式会社 | 配線基板及び半導体装置 |
US20220069489A1 (en) * | 2020-08-28 | 2022-03-03 | Unimicron Technology Corp. | Circuit board structure and manufacturing method thereof |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5675299A (en) * | 1996-03-25 | 1997-10-07 | Ast Research, Inc. | Bidirectional non-solid impedance controlled reference plane requiring no conductor to grid alignment |
JP3837699B2 (ja) * | 2001-09-05 | 2006-10-25 | 富士通株式会社 | 高周波パッケージモジュール |
JP3861669B2 (ja) | 2001-11-22 | 2006-12-20 | ソニー株式会社 | マルチチップ回路モジュールの製造方法 |
JP2004253947A (ja) | 2003-02-19 | 2004-09-09 | Nippon Telegr & Teleph Corp <Ntt> | インピーダンス変換回路 |
JP4559163B2 (ja) * | 2004-08-31 | 2010-10-06 | ルネサスエレクトロニクス株式会社 | 半導体装置用パッケージ基板およびその製造方法と半導体装置 |
JP2009212400A (ja) * | 2008-03-05 | 2009-09-17 | Ngk Spark Plug Co Ltd | 高周波パッケージ |
-
2012
- 2012-10-16 JP JP2012228830A patent/JP6122606B2/ja active Active
-
2013
- 2013-10-09 US US14/050,258 patent/US9560762B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014082298A (ja) | 2014-05-08 |
US20140104802A1 (en) | 2014-04-17 |
US9560762B2 (en) | 2017-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6122606B2 (ja) | 半導体装置 | |
JP6088893B2 (ja) | 半導体装置及び配線基板 | |
US7091424B2 (en) | Coaxial via structure for optimizing signal transmission in multiple layer electronic device carriers | |
CN108140616B (zh) | 半导体器件 | |
US7514789B1 (en) | Ball grid array package-to-board interconnect co-design apparatus | |
JP6114577B2 (ja) | 半導体装置 | |
US7436056B2 (en) | Electronic component package | |
JP6324738B2 (ja) | 半導体装置 | |
JPWO2015162768A1 (ja) | 半導体装置およびその製造方法 | |
JP2008010859A (ja) | 半導体装置 | |
JP2012156291A (ja) | 半導体装置および半導体装置実装体 | |
KR101702717B1 (ko) | 밀리미터파 회로 보드를 위한 시스템 및 방법 | |
JP2019205122A (ja) | 半導体装置 | |
JPWO2011118544A1 (ja) | 無線モジュール及びその製造方法 | |
JP2019114601A (ja) | 半導体装置 | |
JP2020004821A (ja) | 半導体装置 | |
JP2005056961A (ja) | インターポーザ | |
JP4927993B2 (ja) | 複合配線基板 | |
JP5460616B2 (ja) | 半導体パッケージ | |
JP6465451B1 (ja) | 電子回路 | |
JP2011172173A (ja) | ミリ波回路モジュール及びそれを用いたミリ波送受信機 | |
JP5739363B2 (ja) | 配線基板 | |
JP7424492B2 (ja) | 配線構造 | |
JP2023034619A (ja) | 半導体装置 | |
JP2005064220A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170206 |
|
TRDD | Decision of grant or rejection written | ||
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20170323 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170403 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6122606 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |