JP2023034619A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023034619A
JP2023034619A JP2021140945A JP2021140945A JP2023034619A JP 2023034619 A JP2023034619 A JP 2023034619A JP 2021140945 A JP2021140945 A JP 2021140945A JP 2021140945 A JP2021140945 A JP 2021140945A JP 2023034619 A JP2023034619 A JP 2023034619A
Authority
JP
Japan
Prior art keywords
wiring
signal wiring
signal
insulating layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021140945A
Other languages
English (en)
Inventor
恵太 土屋
Keita Tsuchiya
修一 仮屋崎
Shuichi Kariyazaki
和宏 御田村
Kazuhiro Mitamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2021140945A priority Critical patent/JP2023034619A/ja
Priority to US17/841,196 priority patent/US20230066512A1/en
Priority to CN202210833073.3A priority patent/CN115732460A/zh
Priority to TW111131495A priority patent/TW202326975A/zh
Publication of JP2023034619A publication Critical patent/JP2023034619A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】半導体装置の性能を向上させる。【解決手段】配線基板ＳＵＢ１は、第１絶縁層と、第１絶縁層上に形成されたグランドプレーンＧＰ１と、グランドプレーンＧＰ１を覆うように形成された第２絶縁層と、第２絶縁層上に形成された信号配線ＳＧＷ２と、信号配線ＳＧＷ２を覆うように第２絶縁層上に形成された第３絶縁層と、第３絶縁層上に形成され、かつ、信号配線ＳＧＷ２に電気的に接続された信号配線ＳＧＷ１と、を含んでいる。信号配線ＳＧＷ２は、放熱板の一部分と重なる領域Ｒ１に配置され、信号配線ＳＧＷ１は、領域Ｒ１には配置されていない。グランドプレーンＧＰ１は、信号配線ＳＧＷ２と重なる位置に設けられた開口部ＧＰＨ１を備えている。開口部ＧＰＨ１は、信号配線ＳＧＷ２の延在方向に沿って延びるように形成されている。【選択図】図７

Description

本発明は、半導体装置に関する。
配線基板上に半導体チップが搭載された半導体装置において、配線基板上に半導体チップを覆う放熱板（スティフナリング）が接着固定された半導体装置がある（例えば、特許文献１参照）。また、特開２０２０－４８２１号公報（特許文献２）には、リッドと配線基板とが導電性の接着層を介して接続され、リッドに基準電位が印加される半導体装置が記載されている。
特開２０１０－２４５４３９号公報 特開２０２０－４８２１号公報
半導体装置に対する性能評価の指標として、信号伝送の信頼性、信号伝送速度の高速化、製品サイズの小型化、配線基板の構造の単純化などがある。例えば、配線基板が備える配線層の数を低減させる観点からは、最上層の配線層を信号配線の配置スペースとして活用することが好ましい。ただし、配線基板上に放熱板が接着固定された半導体装置の場合、温度サイクル負荷に起因する配線の断線リスクなどを回避する観点から放熱板が接着された領域の直下には信号配線が配置されていないことが好ましい。この場合、複数の配線層を介して信号配線を引き回すことになるが、異なる配線層に信号配線が形成された構造の場合、配線構造の違いに起因して信号伝送経路のインピーダンスが不連続になる場合がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置は、第１信号の伝送経路である第１電極が配置されている第１面を備えた半導体チップと、上記半導体チップの上記第１面と対向する第２面を備えた配線基板と、上記半導体チップを覆い、かつ、上記配線基板上に搭載された放熱板と、を有している。上記放熱板は、上記半導体チップと対向する部分を含む第１部分と、上記第１部分の周囲に配置され、かつ、接着層を介して上記配線基板に接着固定された第２部分と、を備えている。上記配線基板は、第１絶縁層と、上記第１絶縁層上に形成され、かつ、第１電位が供給される第１導体パターンと、上記第１導体パターンに接し、かつ、上記第１導体パターンを覆うように上記第１絶縁層上に形成された第２絶縁層と、上記第２絶縁層上に形成された第１信号配線と、上記第１信号配線に接し、かつ、上記第１信号配線を覆うように上記第２絶縁層上に形成された第３絶縁層と、上記第３絶縁層上に形成され、かつ、上記第１信号配線および上記第１電極のそれぞれに電気的に接続された第２信号配線と、上記第２信号配線に接し、かつ、上記第２信号配線を覆うように上記第３絶縁層上に形成された有機絶縁膜と、を含んでいる。上記第１信号配線は、上記放熱板の上記第２部分と重なる領域に配置され、上記第２信号配線は、上記放熱板の第２部分と重なる領域には配置されていない。上記第１導体パターンは、上記第１信号配線と重なる位置に設けられた第１開口部を備えている。上記第１開口部は、上記第１信号配線の延在方向に沿って延びるように形成されている。
上記一実施の形態によれば、半導体装置の性能を向上させることができる。
一実施の形態である半導体装置を含む電子装置の構成例を示す説明図である。 図１に示す電子装置が備える回路の構成例を示す説明図である。 図１に示す二個の半導体装置のうちの一方の半導体装置の上面図である。 図３に示す半導体装置の下面図である。 図３に示す放熱板を取り除いた状態で配線基板上の半導体装置の内部構造を示す平面図である。 図３のＡ－Ａ線に沿った断面図である。 図６に示す配線基板が備える信号配線のレイアウトの一例を示す透過平面図である。 図７のＢ－Ｂ線に沿った拡大断面図である。 図７のＣ－Ｃ線に沿った拡大断面図である。 図９に対する検討例を示す拡大断面図である。 図７に対する変形例を示す透過平面図である。 図１１のＤ－Ｄ線に沿った拡大断面図である。 図１１のＥ－Ｅ線に沿った拡大断面図である。 図７に対する他の変形例を示す透過平面図である。 図１４のＦ－Ｆ線に沿った拡大断面図である。 図１４のＧ－Ｇ線に沿った拡大断面図である。 図６に対する変形例を示す説明図である。 図１７に示すグランドプレーンと放熱板との接続部分の拡大断面図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
また、以下の説明において、グランドプレーン、あるいは電源プレーンという用語を用いる場合がある。グランドプレーンおよび電源プレーンは、所謂配線パターンとは形状が異なる大面積の導体パターンである。大面積の導体パターンのうち、基準電位が供給されるものをグランドプレーンと呼び、電源電位が供給されるものを電源プレーンと呼ぶ。
＜電子装置＞
まず、図１および図２を用いて、以下で説明する本実施の形態の半導体装置の使用例について説明する。図１は、本実施の形態の半導体装置を含む電子装置の構成例を示す説明図である。また、図２は、図１に示す電子装置が備える回路の構成例を示す説明図である。なお、図１では、半導体装置ＰＫＧ１と半導体装置ＰＫＧ２とが電気的に接続されていることを明示的に示すため、図２に示す信号伝送経路ＳＧＰを実線により模式的に示す。
図１に示す電子装置（電子機器）ＥＤＶ１は、配線基板（マザーボード、実装基板）ＭＢ１と、配線基板ＭＢ１に搭載された半導体装置ＰＫＧ１および半導体装置ＰＫＧ２と、を有する。半導体装置ＰＫＧ１と半導体装置ＰＫＧ２とは、配線基板ＭＢ１に形成された信号伝送経路ＳＧＰを介して、互いに、かつ、電気的に接続されている。信号伝送経路ＳＧＰを介して伝送される信号には、半導体装置ＰＫＧ１から出力される信号ＳＧＴと、半導体装置ＰＫＧ１に入力される信号ＳＧＲとが含まれる。また、信号伝送経路ＳＧＰには、信号ＳＧＴが伝送される信号伝送経路ＳＧＰＴと、信号ＳＧＲが伝送される信号伝送経路ＳＧＰＲと、が含まれる。
図１に示す例では、信号ＳＧＴは、半導体装置ＰＫＧ１から出力され、かつ、半導体装置ＰＫＧ２に入力される。また、信号ＳＧＲは、半導体装置ＰＫＧ２から出力され、かつ、半導体装置ＰＫＧ１に入力される。ただし、信号ＳＧＴの出力先や信号ＳＧＲの出力元は、図１に示す例には限定されず、種々の変形例がある。図１に示す半導体装置ＰＫＧ１と半導体装置ＰＫＧ２とは、同様の構造なので、以下では代表的に半導体装置ＰＫＧ１について説明する。
図２に示すように、電子装置ＥＤＶ１は、複数の信号伝送経路ＳＧＰを有する。信号伝送経路ＳＧＰは、例えば１５Ｇｂｐｓ（Gigabit per second）以上の伝送速度で信号が伝送される、高速伝送経路（高速信号伝送経路）である。なお、１本の信号伝送経路により１５Ｇｂｐｓの伝送速度を実現する場合は、例えば、信号伝送経路ＳＧＰに流れる電気信号の周波数は、３０ＧＨｚ（ギガヘルツ）以上とする必要がある。また、本実施の形態では、高速伝送経路である信号伝送経路ＳＧＰの一例として、複数の信号伝送経路ＳＧＰのそれぞれに異なる信号が伝送される、所謂、シングルエンド構造の伝送経路を取り上げて説明する。ただし、以下で説明する技術は、差動対を構成する一対の信号伝送経路を介して一つの信号を伝送する、差動方式の伝送経路にも適用できる。差動方式の伝送経路に対応した実施態様については後で変形例として説明する。
図２に示すように、半導体装置ＰＫＧ１が有する半導体チップ（半導体部品、電子部品）ＣＨＰ１は、複数の電極（電極端子）を備えている。半導体チップＣＨＰ１が有する複数の電極は、出力信号（送信信号）である信号ＳＧＴ（図１参照）が伝送される信号電極（信号電極端子）Ｔｘを含む。また、半導体チップＣＨＰ１が有する複数の電極は、入力信号（受信信号）である信号ＳＧＲ（図１参照）が伝送される信号電極（信号電極端子）Ｒｘを含む。なお、以下では、信号電極Ｔｘまたは信号電極Ｒｘの総称として、信号電極Ｓｘと記載する場合がある。
図２では、半導体装置ＰＫＧ１が備える複数の信号伝送経路ＳＧＰのうち、２本の出力信号伝送経路ＳＧＰＴおよび２本の入力信号伝送経路ＳＧＰＲを代表的に示している。しかし、半導体装置ＰＫＧ１が備える信号伝送経路ＳＧＰの数は、図２に示す数より多い。
また、半導体チップＣＨＰ１が有する複数の電極は、基準電位（第１電位）ＶＳＳが供給される電極（基準電位電極、第１電位電極）Ｖｓと、電源電位（第２電位）ＶＤＤが供給される電極（電源電位電極、第２電位電極）Ｖｄと、を含む。電極Ｖｓは、基準電位供給経路ＶＳＰの一部分を構成する。電極Ｖｄは、電源電位供給経路ＶＤＰの一部分を構成する。半導体チップＣＨＰ１（詳しくは、半導体チップＣＨＰ１が備える回路）には、電極Ｖｄを介して電源電位ＶＤＤが供給される。また、半導体チップＣＨＰ１（詳しくは、半導体チップＣＨＰ１が備える回路）には、電極Ｖｓを介して基準電位ＶＳＳが供給される。半導体チップＣＨＰ１が備える複数の回路のうちの少なくとも一部は、電源電位ＶＤＤと基準電位ＶＳＳとの電位差により生成される駆動電圧により駆動される。基準電位ＶＳＳは例えば接地電位であって、電源電位ＶＤＤは基準電位ＶＳＳより高い。
＜半導体装置＞
図３は、図１に示す二個の半導体装置のうちの一方の半導体装置の上面図である。図４は、図３に示す半導体装置の下面図である。また、図５は、図３に示す放熱板を取り除いた状態で配線基板上の半導体装置の内部構造を示す平面図である。また、図６は、図３のＡ－Ａ線に沿った断面図である。
本実施の形態の半導体装置ＰＫＧ１は、配線基板ＳＵＢ１と、配線基板ＳＵＢ１に搭載された半導体チップＣＨＰ１（図５参照）と、を有する。また、半導体装置ＰＫＧ１は、半導体チップＣＨＰ１上に配置された放熱性接着シートＴＩＭと、半導体チップＣＨＰ１の全体、放熱性接着シートＴＩＭの全体、および配線基板ＳＵＢ１の一部分を覆う放熱板ＬＩＤと、を有する。
半導体装置ＰＫＧ１のように高速で信号伝送を行う半導体パッケージの場合、消費電力の増大に伴って半導体チップＣＨＰ１の発熱量が大きくなり易い。一方、半導体チップＣＨＰ１の動作を安定させる観点からは、半導体チップＣＨＰ１の温度が過度に上昇しないことが好ましい。したがって、半導体チップＣＨＰ１で発生する熱を効率的に外部に放出することが好ましい。半導体装置ＰＫＧ１の場合、放熱性接着シートＴＩＭを介して半導体チップＣＨＰ１と放熱板ＬＩＤとが熱的に接続されているので、半導体チップＣＨＰ１で発生する熱の放出特性を向上させることができる。
図６に示すように、放熱板ＬＩＤは、配線基板ＳＵＢ１上に接着層ＢＮＤ１を介して接着固定されている。放熱板ＬＩＤは、半導体チップＣＨＰ１と対向する部分を含む部分（中央部）ＬＩＤｐ１と、部分ＬＩＤｐ１の周囲に配置され、かつ、接着層ＢＮＤ１を介して配線基板ＳＵＢ１に接着固定された部分（周辺部）ＬＩＤｐ２と、を備えている。放熱板ＬＩＤを配線基板ＳＵＢ１上に接着することにより、放熱板ＬＩＤを強固に固定することができる。部分（周辺部）ＬＩＤｐ２は、接着層ＢＮＤ１と厚さ方向（図６に示すＺ方向）に重なっている部分として定義される。部分ＬＩＤｐ２は、接着層ＢＮＤ１に接着された被接着面ＬＩＤｂを含んでいる。
配線基板ＳＵＢ１は、半導体チップＣＨＰ１が搭載された上面（面、主面、チップ搭載面）２ｔ、上面２ｔとは反対側の下面（面、主面、実装面）２ｂを有する。また、配線基板ＳＵＢ１は、上面２ｔおよび下面２ｂのそれぞれの外縁に連なる複数の側面２ｓ（図３～図５参照）を有する。本実施の形態の場合、配線基板ＳＵＢ１の上面２ｔ（図３参照）および下面２ｂ（図４参照）はそれぞれ四角形である。上面２ｔは、半導体チップＣＨＰ１の表面３ｔと対向するチップ搭載面である。
配線基板ＳＵＢ１は、チップ搭載面である上面２ｔ側の端子（パッド２ＰＤ）と実装面である下面２ｂ側の端子（ランド２ＬＤ）とを電気的に接続する複数の配線層（図６に示す例では６層）ＷＬ１、ＷＬ２、ＷＬ３、ＷＬ４、ＷＬ５、およびＷＬ６を有する。各配線層は、上面２ｔと下面２ｂとの間にある。各配線層は、電気信号や電力を供給する経路である配線などの導体パターンを有する。また各配線層の間には、絶縁層２ｅが配置されている。各配線層は、絶縁層２ｅを貫通する層間導電路であるビア配線２ｖ、あるいはスルーホール配線２ＴＨＷを介して互いに、かつ、電気的に接続されている。なお、本実施の形態では、配線基板ＳＵＢ１の一例として８層の配線層を備える配線基板を例示しているが、配線基板ＳＵＢ１が備える配線層の数は８層には限定されない。例えば５層以下、あるいは７層以上の配線層を備える配線基板を変形例として用いることができる。
また、複数の配線層のうち、最も上面２ｔ側に配置された配線層ＷＬ１は、有機絶縁膜ＳＲ１に覆われる。有機絶縁膜ＳＲ１には、開口部が設けられ、配線層ＷＬ１に設けられた複数のパッド２ＰＤは、開口部において、有機絶縁膜ＳＲ１から露出している。また、複数の配線層のうち、配線基板ＳＵＢ１の下面２ｂ側に最も近い位置に配置された配線層ＷＬ６には、複数のランド２ＬＤが設けられる、配線層ＷＬ６は、有機絶縁膜ＳＲ２に覆われる。有機絶縁膜ＳＲ１および有機絶縁膜ＳＲ２のそれぞれは、ソルダレジスト膜である。配線層ＷＬ１に設けられる複数のパッド２ＰＤと、配線層ＷＬ６に設けられる複数のランド２ＬＤのそれぞれは、配線基板ＳＵＢ１が備える各配線層に形成された導体パターン（配線２ｄや大面積の導体パターン２ＣＰ）、ビア配線２ｖ、およびスルーホール配線２ＴＨＷを介して電気的に接続されている。
配線２ｄ、パッド２ＰＤ、ビア配線２ｖ、ビアランド２ｖＬ（後述する図７参照）、スルーホールランドＴＨＬ（後述する図７参照）、スルーホール配線２ＴＨＷ、ランド２ＬＤ、および導体パターン２ＣＰのそれぞれは、例えば銅または銅を主成分とする金属材料から成る。
また、配線基板ＳＵＢ１は、例えば、ガラス繊維に樹脂を含浸させたプリプレグからなる絶縁層（コア材、コア絶縁層）２ＣＲの上面２Ｃｔおよび下面２Ｃｂに、それぞれ複数の配線層をビルドアップ工法により積層することで、形成されている。また、絶縁層２ＣＲの上面２Ｃｔ側にある配線層ＷＬ３と下面２Ｃｂ側にある配線層ＷＬ４とは、上面２Ｃｔと下面２Ｃｂのうちの一方から他方までを貫通するように設けられた複数の貫通孔（スルーホール）に埋め込まれた、複数のスルーホール配線２ＴＨＷを介して電気的に接続されている。
図６に示す例では、配線基板ＳＵＢ１はコア材である絶縁層２ＣＲの上面２Ｃｔ側、および下面２Ｃｂ側にそれぞれ複数の配線層を積層した配線基板を示している。ただし、図６に対する変形例として、プリプレグ材などの硬い材料からなる絶縁層２ＣＲを有さず、絶縁層２ｅと配線２ｄなどの導体パターンを順に積層して形成する、所謂、コアレス基板を用いても良い。コアレス基板を用いた場合、スルーホール配線２ＴＨＷは形成せず、各配線層は、ビア配線２ｖを介して電気的に接続されている。
また、図６に示す例では、複数のランド２ＬＤのそれぞれには、半田ボール（半田材、外部端子、電極、外部電極）ＳＢが接続されている。半田ボールＳＢは、半導体装置ＰＫＧ１を図示しないマザーボードに実装する際に、マザーボード側の複数の端子（図示は省略）と複数のランド２ＬＤを電気的に接続する、導電性部材である。半田ボールＳＢは、例えば、鉛（Ｐｂ）入りのＳｎ－Ｐｂ半田材、あるいは、Ｐｂを実質的に含まない、所謂、鉛フリー半田からなる半田材である。鉛フリー半田の例としては、例えば錫（Ｓｎ）のみ、錫－ビスマス（Ｓｎ－Ｂｉ）、または錫－銅－銀（Ｓｎ－Ｃｕ－Ａｇ）、錫－銅（Ｓｎ－Ｃｕ）などが挙げられる。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨＳ（Restriction of Hazardous Substances）指令の基準として定められている。
また、図４に示すように複数の半田ボールＳＢは、行列状（アレイ状、マトリクス状）に配置されている。また、図４では図示を省略するが、複数の半田ボールＳＢが接合された複数のランド２ＬＤ（図６参照）も行列状（マトリクス状）に配置されている。このように、配線基板ＳＵＢ１の実装面側に、複数の外部端子（半田ボールＳＢ、ランド２ＬＤ）を行列状に配置する半導体装置を、エリアアレイ型の半導体装置と呼ぶ。エリアアレイ型の半導体装置は、配線基板ＳＵＢ１の実装面（下面２ｂ）側を、外部端子の配置スペースとして有効活用することができるので、外部端子数が増大しても半導体装置の実装面積の増大を抑制することが出来る点で好ましい。つまり、高機能化、高集積化に伴って、外部端子数が増大する半導体装置を省スペースで実装することができる。
また、半導体装置ＰＫＧ１は、配線基板ＳＵＢ１上に搭載された半導体チップＣＨＰ１を備えている。図６に示すように、半導体チップＣＨＰ１のそれぞれは、複数の突起電極３ＢＰが配列された表面（主面、上面）３ｔ、表面３ｔとは反対側の裏面（主面、下面）３ｂを備える。また半導体チップＣＨＰ１は、表面３ｔおよび裏面３ｂと交差する複数の側面３ｓを備える。半導体チップＣＨＰ１は、図５に示すように平面視において配線基板ＳＵＢ１よりも平面積が小さい四角形の外形形状を成す。図５に示す例では、半導体チップＣＨＰ１が配線基板ＳＵＢ１の上面２ｔの中央部に搭載され、かつ、半導体チップＣＨＰ１の４個の側面３ｓのそれぞれが、配線基板ＳＵＢ１の４個の側面２ｓのそれぞれに沿って延びている。
また、半導体チップＣＨＰ１の表面３ｔ側には、複数の電極（パッド、電極パッド、ボンディングパッド）３ＰＤが形成されている。図６に示す例では、半導体チップＣＨＰ１は、表面３ｔが配線基板ＳＵＢ１の上面２ｔと対向した状態で、配線基板ＳＵＢ１上に搭載されている。このような搭載方式は、フェイスダウン実装方式、あるいはフリップチップ接続方式と呼ばれる。
図示は省略するが、半導体チップＣＨＰ１の主面（詳しくは、半導体チップＣＨＰ１の基材である半導体基板の素子形成面に設けられた半導体素子形成領域）には、複数の半導体素子（回路素子）が形成されている。複数の電極３ＰＤは、半導体チップＣＨＰ１の内部（詳しくは、表面３ｔと図示しない半導体素子形成領域の間）に配置された配線層に形成された配線（図示は省略）を介して、この複数の半導体素子と、それぞれ電気的に接続されている。
半導体チップＣＨＰ１（詳しくは、半導体チップＣＨＰ１の基材）は、例えばシリコン（Ｓｉ）から成る。また、表面３ｔには、半導体チップＣＨＰ１の基材および配線を覆う絶縁膜が形成されており、複数の電極３ＰＤのそれぞれの一部は、このパッシベーション膜に形成された開口部において、パッシベーション膜から露出している。また、複数の電極３ＰＤは、それぞれ金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）からなる。
また、図６に示すように、複数の電極３ＰＤにはそれぞれ突起電極３ＢＰが接続され、半導体チップＣＨＰ１の複数の電極３ＰＤと、配線基板ＳＵＢ１の複数のパッド２ＰＤとは、複数の突起電極３ＢＰを介して、それぞれ電気的に接続されている。突起電極（バンプ電極）３ＢＰは、半導体チップＣＨＰ１の表面３ｔ上に突出するように形成された金属部材（導電性部材）である。突起電極３ＢＰは、本実施の形態では、電極３ＰＤ上に、例えば銅から成る柱状電極（所謂カッパーピラー電極）が形成され、柱状電極の先端に半田材が積層された構造を備える。柱状電極の先端に積層された半田材としては、上記した半田ボールＳＢと同様に、鉛入りの半田材や鉛フリー半田を用いることができる。
半導体チップＣＨＰ１を配線基板ＳＵＢ１に搭載する際には、複数のパッド２ＰＤに半田との接合性が良好な接合材（例えば下地金属膜や半田ペースト）を予め形成しておく。柱状電極の先端の半田材とパッド２ＰＤ上の接合材とを接触させた状態で加熱処理（リフロー処理）を施すことで、半田が一体化して、突起電極３ＢＰが形成されている。また、本実施の形態に対する変形例としては、ニッケル（Ｎｉ）からなる柱状電極、あるいは電極３ＰＤ上に下地金属膜を介してマイクロ半田ボールが形成された、所謂半田バンプを突起電極３ＢＰとして用いてもよい。
また、図６に示すように半導体チップＣＨＰ１と配線基板ＳＵＢ１の間には、アンダフィル樹脂（絶縁性樹脂）ＵＦが配置されている。アンダフィル樹脂ＵＦは、半導体チップＣＨＰ１の表面３ｔと配線基板ＳＵＢ１の上面２ｔの間の空間を塞ぐように配置されている。複数の突起電極３ＢＰのそれぞれはアンダフィル樹脂ＵＦにより封止されている。また、アンダフィル樹脂ＵＦは、絶縁性（非導電性）の材料（例えば樹脂材料）から成り、半導体チップＣＨＰ１と配線基板ＳＵＢ１の電気的接続部分（複数の突起電極３ＢＰの接合部）を封止するように配置されている。このように、複数の突起電極３ＢＰと複数のパッド２ＰＤとの接合部をアンダフィル樹脂ＵＦで覆うことで、半導体チップＣＨＰ１と配線基板ＳＵＢ１の電気的接続部分に生じる応力を緩和させることができる。また、半導体チップＣＨＰ１の複数の電極３ＰＤと複数の突起電極３ＢＰとの接合部に生じる応力についても緩和させることができる。さらには、半導体チップＣＨＰ１の半導体素子（回路素子）が形成された主面を保護することもできる。
また、半導体チップＣＨＰ１の裏面３ｂには、放熱板（リッド、ヒートスプレッダ、放熱部材）ＬＩＤが配置されている。放熱板ＬＩＤは、例えば、配線基板ＳＵＢ１よりも熱伝導率が高い金属板であって、半導体チップＣＨＰ１で発生した熱を外部に排出する機能を備えている。また、放熱板ＬＩＤは、放熱性接着シートＴＩＭを介して半導体チップＣＨＰ１と熱的に接続されている。放熱性接着シートＴＩＭは、半導体チップＣＨＰ１および放熱板ＬＩＤのそれぞれと接触している。
＜信号配線のレイアウト＞
次に、本実施の形態の半導体装置ＰＫＧ１の配線基板ＳＵＢ１が備える信号配線のレイアウトについて説明する。半導体装置ＰＫＧ１は、多数の信号伝送経路を備えているが、以下では多数の信号経路のうちの一つを取り上げて説明する。図７は、図６に示す配線基板が備える信号配線のレイアウトの一例を示す透過平面図である。図８は、図７のＢ－Ｂ線に沿った拡大断面図である。図９は、図７のＣ－Ｃ線に沿った拡大断面図である。図１０は、図９に対する検討例を示す拡大断面図である。図７では、配線層ＷＬ１に形成された信号配線ＳＧＷ１、配線層ＷＬ２に形成された信号配線ＳＧＷ２、および配線層ＷＬ３に形成されたグランドプレーンＧＰ１のそれぞれの平面的な位置関係を見やすくするため、上記した信号配線ＳＧＷ１、ＳＧＷ２、配線層ＷＬ３に形成されたスルーホールランドＴＨＬ、およびグランドプレーンＧＰ１以外のパターンや絶縁層を省略した透視平面図になっている。図７に二点鎖線で示す領域Ｒ１は、透過平面視において、図６に示す放熱板ＬＩＤの部分ＬＩＤｐ２と重なる領域である。なお、後述する図１１、図１４、および図１８でも領域Ｒ１を図示しているが、これらも同様に透過平面視において放熱板ＬＩＤの部分ＬＩＤｐ２と重なる領域を意味している。
本実施の形態の説明において、透過平面視において「Ａ」が「Ｂ」と重なるという表現を用いる場合がある。これは、図６に示すＺ方向において「Ａ」と「Ｂ」とが重なっていることを意味する。したがって、透過平面視において「Ａ」が「Ｂ」と重なるという表現は、配線基板ＳＵＢ１の厚さ方向において「Ａ」が「Ｂ」と重なるという表現に置き換えることができる。この場合、配線基板ＳＵＢ１の厚さ方向とは、図６に示す上面２ｔおよび下面２ｂのうち、一方から他方に向かう方向（すなわち、図６に示すＺ方向）を意味している。
配線基板ＳＵＢ１の場合、信号配線ＳＧＷの一部分（信号配線ＳＧＷ１）が配線層ＷＬ１において引き回されている。ただし、配線層ＷＬ１において、放熱板ＬＩＤの部分ＬＩＤｐ２と重なる領域（図７の領域Ｒ１）には、信号配線ＳＧＷが配置されていない。この理由の一つは以下の通りである。図６を用いて説明したように、放熱板ＬＩＤの部分ＬＩＤｐ２は接着層ＢＮＤ１と重なっている部分である。配線層ＷＬ１において、接着層ＢＮＤ１と配線層ＷＬ１との間には、有機絶縁膜ＳＲ１が介在する。半導体装置ＰＫＧ１を使用することにより繰り返しの温度サイクル負荷が印加されると、この負荷に起因する応力により、接着層ＢＮＤ１と配線層ＷＬ１との間に介在する有機絶縁膜ＳＲ１の一部分にクラックが生じる場合がある。有機絶縁膜ＳＲ１のクラック発生個所に細長い配線パターンが配置されている場合、配線パターンの一部分が断線する可能性がある。一方、有機絶縁膜ＳＲ１のクラック発生個所にグランドプレーンなどの大面積の導体パターンが配置されている場合、大面積の導体パターンは、クラックによっては損傷し難い。このため、本実施形態のように放熱板ＬＩＤの部分ＬＩＤｐ２と重なる領域Ｒ１に信号配線ＳＧＷ１が配置されていない場合、上記した有機絶縁膜ＳＲ１にクラックが発生した場合でも信号配線ＳＧＷ１の損傷を防止できる。
放熱板ＬＩＤの部分ＬＩＤｐ２と重なる領域に信号配線ＳＧＷ１を配置しないことは、クラックによる信号配線ＳＧＷ１の損傷を防止する点で好ましいが、一つの半導体装置ＰＫＧ１が備える信号伝送経路の数を増やそうとすると、信号配線ＳＧＷを配線基板ＳＵＢ１の周縁に近い領域まで引き回す必要がある。図４に示すように、半導体装置ＰＫＧ１の外部端子である半田ボールＳＢの配置は、外周に近い程多いからである。このため、本実施の形態では、配線層ＷＬ２に信号配線ＳＧＷ２を配置し、かつ配線層ＷＬ１の信号配線ＳＧＷ１と、配線層ＷＬ２の信号配線ＳＧＷ２とを電気的に接続することにより、信号伝送経路を配線基板ＳＵＢ１の周縁部近くまで引き回す構造を実現している。
ここで、配線層ＷＬ１に配置される信号配線ＳＧＷ１と、配線層ＷＬ２に配置される信号配線ＳＧＷ２とは、配線構造が互いに異なる。例えば、図８に示すように、配線層ＷＬ１に配置される信号配線ＳＧＷ１は、配線基板ＳＵＢ１の厚さ方向において、信号配線ＳＧＷ１の一方の側にグランドプレーンが配置された、所謂マイクロストリップライン構造により構成される。一方、検討例として図１０に示す配線基板ＳＵＢｃのように、配線層ＷＬ２に配置される信号配線ＳＧＷ２は、配線基板ＳＵＢｃの厚さ方向において、信号配線ＳＧＷ２の両側にグランドプレーンＧＰ１またはグランドプレーンＧＰ３が配置された、所謂ストリップライン構造とすることができる。マイクロストリップライン構造とストリップライン構造とを比較すると、ストリップライン構造の方が多くの容量結合が生じるので、信号伝送経路の特性インピーダンスが低くなり易い。例えば、配線層ＷＬ１に形成された信号配線ＳＧＷ１の特性インピーダンスを１００Ωとすると、図１０の配線層ＷＬ２に形成された信号配線ＳＧＷ２の特性インピーダンスは８０Ω程度になる。このように、同一の信号伝送経路において、特性インピーダンスが異なる部分を備えている場合、特性インピーダンスの不連続点において反射が発生するので、信号伝送効率が低下する原因になる。
上記のような信号の反射を抑制するためには、配線層ＷＬ１の信号配線ＳＧＷ１と配線層ＷＬ２の信号配線ＳＧＷ２との間での特性インピーダンスの差を低減する必要がある。図９に示すように、本実施の形態の場合、配線層ＷＬ２の信号配線ＳＧＷの近傍に配置される配線層ＷＬ３の導体パターン（例えばグランドプレーンＧＰ１）において、配線層ＷＬ２の信号配線ＳＧＷ２の延在方向に沿って開口部ＧＰＨ１が形成されている。この開口部ＧＰＨ１が形成されていることにより、配線層ＷＬ２に対する容量結合を低減することができるので、配線層ＷＬ１の信号配線ＳＧＷ１と配線層ＷＬ２の信号配線ＳＧＷ２との間での特性インピーダンスの差を低減することができる。
なお、図示は省略するが、例えば図１０に示す配線層ＷＬ１に形成されたグランドプレーンＧＰ３に、配線層ＷＬ２の信号配線ＳＧＷ２の延在方向に沿って開口部が形成されている場合にも、配線層ＷＬ２の信号配線ＳＧＷ２の特性インピーダンスを低減させることはできる。ただし、この方式の場合、信号配線ＳＧＷの数が増加すると、配線層ＷＬ１に形成されたグランドプレーンＧＰ３の一部分が細長いパターンになる可能性があるので、上記したように有機絶縁膜ＳＲ１にクラックが生じると、グランドプレーンＧＰ３の細長い部分が損傷する可能性がある。本実施の形態の場合、配線層ＷＬ１の領域Ｒ１に形成されたグランドプレーンＧＰ３の損傷を抑制できる点でも好ましい。
図７～図９に示す配線基板ＳＵＢ１の配線構造は以下のように表現できる。配線基板ＳＵＢ１は、絶縁層２ｅ１（図８および図９参照）と、絶縁層２ｅ１上に形成され、かつ、第１電位（本実施の形態の場合、基準電位ＶＳＳ）が供給されるグランドプレーン（導体パターン）ＧＰ１と、を含んでいる。また、配線基板ＳＵＢ１は、グランドプレーンＧＰ１に接し、かつ、グランドプレーンＧＰ１を覆うように絶縁層２ｅ１上に形成された絶縁層２ｅ２（図８および図９参照）と、絶縁層２ｅ２上に形成された信号配線ＳＧＷ２と、を含んでいる。また、配線基板ＳＵＢ１は、信号配線ＳＧＷ２に接し、かつ、信号配線ＳＧＷ２を覆うように絶縁層２ｅ２上に形成された絶縁層２ｅ３（図８および図９参照）と、絶縁層２ｅ３上に形成され、かつ、信号配線ＳＧＷ２および信号電極Ｓｘ１（図７参照）のそれぞれに電気的に接続された信号配線ＳＧＷ１と、信号配線ＳＧＷ１に接し、かつ、信号配線ＳＧＷ１を覆うように絶縁層２ｅ３上に形成された有機絶縁膜ＳＲ１（図８および図９参照）と、を含んでいる。図７に模式的に示すように、信号電極Ｓｘ１には、信号ＳＧ１が伝送される。信号配線ＳＧＷ１および信号配線ＳＧＷ２のそれぞれは、信号ＳＧ１の伝送経路を構成する。信号配線ＳＧＷ２は、放熱板ＬＩＤ（図６参照）の部分ＬＩＤｐ２（図６参照）と重なる領域Ｒ１に配置され、信号配線ＳＧＷ１は、放熱板ＬＩＤの部分ＬＩＤｐ２と重なる領域Ｒ１には配置されていない。グランドプレーンＧＰ１は、透過平面視において、信号配線ＳＧＷ２と重なる位置に設けられた開口部ＧＰＨ１を備えている。開口部ＧＰＨ１は、信号配線ＳＧＷ２の延在方向に沿って延びるように形成されている。
ところで、図７では、信号配線ＳＧＷ２および信号配線ＳＧＷ２に接続されるビアランド２ｖＬの全体が開口部ＧＰＨ１と重なっている例を示している。換言すれば、図７に示す例では、信号配線ＳＧＷ２の全体は、透過平面視において、開口部ＧＰＨ１内に位置している。図７に対する変形例として、信号配線ＳＧＷ２のうちの一部分が開口部ＧＰＨ１と重なっていない場合もある。例えば信号配線ＳＧＷ２の大部分は開口部ＧＰＨ１と重なっているが、配線層ＷＬ３における配線レイアウトの都合により、信号配線ＳＧＷ２の一部分が開口部ＧＰＨ１と重なっていない場合もある。ただし、信号配線ＳＧＷ２全体の特性インピーダンスを整合させる観点からは、図７に示すように、信号配線ＳＧＷ２の全体が開口部ＧＰＨ１と重なっていることが好ましい。
＜配線構造の好ましい態様＞
以下、図７～図９に示す信号配線ＳＧＷの好ましい態様について説明する。まず、図７に示す例の場合、信号配線ＳＧＷ２の配線幅ＬＷ２は、信号配線ＳＧＷ１の配線幅ＬＷ１よりも狭い。信号配線ＳＧＷの断線リスク等を低減させて信号伝送の信頼性を向上させる観点からは、信号配線ＳＧＷ２の配線幅ＬＷ２および信号配線ＳＧＷ１の配線幅ＬＷ１は、それぞれ３０μｍ以上であることが好ましい。ただし、配線層ＷＬ２に配置される信号配線ＳＧＷ２は、上記したように特性インピーダンスが低い値になり易い。そこで、信号配線ＳＧＷ２の配線幅ＬＷ２は、信号伝送の信頼性を確保できる範囲内でできる限り狭くする方が好ましい。このため、例えば図７に示す例では配線幅ＬＷ２は３０μｍである。一方、信号配線ＳＧＷ１の配線幅ＬＷ１は、３０μｍよりも広くすることで、断線リスクはさらに低減する。また、配線幅ＬＷ１が配線幅ＬＷ２よりも広い場合、信号配線ＳＧＷ１の特性インピーダンスと信号配線ＳＧＷ２の特性インピーダンスとの差が小さくなる。
ただし、信号配線ＳＧＷ１の配線幅ＬＷ１は、信号伝送経路の設計上の特性インピーダンスの値に合わせて決定される。例えば、設計上の特性インピーダンスが１００Ωだった場合、信号配線ＳＧＷ１の配線幅ＬＷ１は特性インピーダンスが１００Ωになるような値に決定される。この値が３０μｍであった場合には、配線幅ＬＷ１および配線幅ＬＷ２は、それぞれ３０μｍに設定される。一方、特性インピーダンスが１００Ωになるような配線幅ＬＷ１の値が、例えば３１μｍや３２μｍなど、３０μｍよりも大きい値であった場合、配線幅ＬＷ２の値を、配線幅ＬＷ１よりも狭い３０μｍに設定することで、信号配線ＳＧＷ２の特性インピーダンスを１００Ωに近づけることができる。
なお、上記では、断線リスク等を低減させて信号伝送の信頼性を向上させる観点から好ましい配線幅の下限を３０μｍとしたが、配線基板ＳＵＢ１の構成材料やサイズにより、この配線幅の下限は変わる場合がある。したがって、配線幅ＬＷ２の値は３０μｍには限定されない。
また、図７に示す例の場合、信号配線ＳＧＷ２の配線長ＬＬ２は、信号配線ＳＧＷ１の配線長ＬＬ１よりも短い。上記したように、信号配線ＳＧＷ１の損傷を防止する観点から信号配線ＳＧＷ１を領域Ｒ１に配置することができない。このため、少なくとも領域Ｒ１には信号配線ＳＧＷ２が配置される。一方、領域Ｒ１以外に信号配線ＳＧＷ２が配置されていたとしても、断線リスク等は発生しないので、変形例としては、信号配線ＳＧＷ２の配線長ＬＬ２が、信号配線ＳＧＷ１の配線長ＬＬ１よりも長い場合もある。
ただし、信号配線ＳＧＷ２の長さが長くなると、配線層ＷＬ２（図９参照）に配置される導体パターン（例えばグランドプレーンや電源プレーン）の配置スペースが狭くなる。このため、配線層ＷＬ１を有効に活用する観点からは、信号配線ＳＧＷ１の配線長ＬＬ１が信号配線ＳＧＷ２の配線長ＬＬ２よりも長い方が好ましい。
なお、配線長ＬＬ２とは、以下のように定義される。すなわち、信号配線ＳＧＷ２は、両方の端部がビアランド２ｖＬに接続されている。配線長ＬＬ２は、信号配線ＳＧＷ２の一方の端部と一方のビアランド２ｖＬとの境界から信号配線ＳＧＷ２の他方の端部と他方のビアランド２ｖＬとの境界までの経路距離である。例えば、信号配線ＳＧＷ２が直線ではなく、屈曲または湾曲している場合、経路距離として定義される配線長ＬＬ２は直線の場合よりも長くなる。
同様に、配線長ＬＬ１とは以下のように定義される。すなわち、信号配線ＳＧＷ１は、一方の端部がビアランド２ｖＬに接続され、他方の端部が図６に示すパッド２ＰＤに接続されている。配線長ＬＬ１は、信号配線ＳＧＷ１の一方の端部とビアランド２ｖＬとの境界から信号配線ＳＧＷ１の他方の端部と他方のパッド２ＰＤとの境界までの経路距離である。例えば、信号配線ＳＧＷ１が直線ではなく、屈曲または湾曲している場合、経路距離として定義される配線長ＬＬ１は直線の場合よりも長くなる。
また、図９に示す例の場合、配線基板ＳＵＢ１は、絶縁層２ｅ３上に形成され、かつ、グランドプレーン（導体パターン）ＧＰ１と電気的に接続されたグランドプレーン（導体パターン）ＧＰ３をさらに有している。グランドプレーンＧＰ３は、放熱板ＬＩＤ（図６参照）の部分ＬＩＤｐ２（図６参照）と重なる領域Ｒ１（図７参照）に配置されている。信号配線ＳＧＷ２は、グランドプレーンＧＰ１と重なっている。信号配線ＳＧＷ２の上部にグランドプレーンＧＰ３が配置されていることで、信号配線ＳＧＷ２に信号電流が流れた時に生じる電磁波が配線基板ＳＵＢ１の上方に拡散することを抑制できる。
また、図９に示す例の場合、配線基板ＳＵＢ１は、絶縁層２ｅ２上に形成され、かつ、グランドプレーン（導体パターン）ＧＰ１と電気的に接続されたグランドプレーン（導体パターン）ＧＰ２をさらに有している。配線層ＷＬ２において、グランドプレーンＧＰ２は、信号配線ＳＧＷ２と離間し、かつ、信号配線ＳＧＷ２を挟むように配置されている。信号配線ＳＧＷ２を挟むようにグランドプレーンＧＰ２を配置することにより、例えば配線層ＷＬ２に複数の信号伝送経路が密集して配置された場合であっても、信号伝送経路間でのクロストークノイズの発生を抑制できる。
同様に、図８に示す例の場合、配線基板ＳＵＢ１は、絶縁層２ｅ３上に形成され、かつ、グランドプレーン（導体パターン）ＧＰ１と電気的に接続されたグランドプレーン（導体パターン）ＧＰ３をさらに有している。配線層ＷＬ１において、グランドプレーンＧＰ３は、信号配線ＳＧＷ１と離間し、かつ、信号配線ＳＧＷ１を挟むように配置されている。信号配線ＳＧＷ１を挟むようにグランドプレーンＧＰ３を配置することにより、例えば配線層ＷＬ１に複数の信号伝送経路が密集して配置された場合であっても、信号伝送経路間でのクロストークノイズの発生を抑制できる。
＜隣り合う信号配線の関係＞
次に、同じ配線層に複数の信号配線が配置されている場合の例について、図１１～図１３を用いて説明する。図１１は、図７に対する変形例を示す透過平面図である。図１２は、図１１のＤ－Ｄ線に沿った拡大断面図である。図１３は、図１１のＥ－Ｅ線に沿った拡大断面図である。図１１では、図７と同様に、信号配線ＳＧＷ、配線層ＷＬ３に形成されたグランドプレーンＧＰ１、および配線層ＷＬ３に形成されたスルーホールランドＴＨＬを除き、他の導体パターンや絶縁層は図示を省略している。
図６に示す半導体チップＣＨＰ１が有する表面３ｔに配置される複数の電極３ＰＤは、図１１に示すように信号ＳＧ２の伝送経路である信号電極Ｓｘ２を更に含む。図１１～図１３に示すように、配線基板ＳＵＢ１は、絶縁層２ｅ２上に形成され、かつ、信号配線ＳＧＷ２の隣に配置された信号配線ＳＧＷ３と、絶縁層２ｅ３上に形成され、かつ信号配線ＳＧＷ３および信号電極Ｓｘ２のそれぞれに電気的に接続された信号配線ＳＧＷ４と、を更に含んでいる。信号配線ＳＧＷ３および信号配線ＳＧＷ４のそれぞれは、信号ＳＧ２の伝送経路を構成する。信号配線ＳＧＷ３は、放熱板ＬＩＤ（図６参照）の部分ＬＩＤｐ２（図６参照）と重なる領域Ｒ１に配置され、信号配線ＳＧＷ４は、放熱板ＬＩＤの部分ＬＩＤｐ２と重なる領域Ｒ１には配置されていない。グランドプレーンＧＰ１は、透過平面視において信号配線ＳＧＷ３と重なる位置に設けられた開口部ＧＰＨ２を備えている。開口部ＧＰＨ２は、信号配線ＳＧＷ３の延在方向に沿って延びるように形成されている。
図１１に示す例の場合、信号ＳＧ１と信号ＳＧ２とは、互いに独立した異なる信号である。このため、信号配線ＳＧＷ２を含む信号伝送経路と、信号配線ＳＧＷ３を含む信号伝送経路の間でのクロストークノイズを低減することが必要である。信号配線ＳＧＷ２と信号配線ＳＧＷ３との間のクロストークノイズを低減させるためには、図１１に示すように、開口部ＧＰＨ１と開口部ＧＰＨ２との間には、グランドプレーンＧＰ１の一部分が介在していることが好ましい。また、図１３に示すように、配線層ＷＬ２において、信号配線ＳＧＷ２と信号配線ＳＧＷ３との間には、グランドプレーンＧＰ２の一部分が介在していることが好ましい。グランドプレーンＧＰ１およびグランドプレーンＧＰ２のそれぞれは、電磁波の拡散を抑制するシールドとして機能する。
同様に、図１２に示すように、配線層ＷＬ１において、信号配線ＳＧＷ１と信号配線ＳＧＷ４との間のクロストークノイズを低減させるためには、信号配線ＳＧＷ１と信号配線ＳＧＷ４との間に、グランドプレーンＧＰ３の一部分が介在していることが好ましい。グランドプレーンＧＰ３およびグランドプレーンＧＰ２のそれぞれは、電磁波の拡散を抑制するシールドとして機能する。
なお、図示は省略するが、図１１に対する変形例として、開口部ＧＰＨ１およびＧＰＨ２が、信号配線ＳＧＷから離れた位置で互いに連結されている場合がある。ただし、クロストークノイズを防止する観点からは、理想的には、図１１に示すように、開口部ＧＰＨ１と開口部ＧＰＨ２とは、グランドプレーンＧＰ１の一部分を介して互いに分離されていることが特に好ましい。
また、図７を用いて説明した信号配線ＳＧＷ２と開口部ＧＰＨ１との位置関係と同様に、図１１に対する変形例として、信号配線ＳＧＷ３のうちの一部分が開口部ＧＰＨ２と重なっていない場合もある。ただし、信号配線ＳＧＷ１および信号配線ＳＧＷ３全体の特性インピーダンスを整合させる観点からは、図１１に示すように、信号配線ＳＧＷ２の全体が開口部ＧＰＨ１と重なっており、かつ、信号配線ＳＧＷ３の全体が開口部ＧＰＨ２と重なっていることが好ましい。換言すれば、信号配線ＳＧＷ２の全体は、透過平面視において、開口部ＧＰＨ１内に位置し、かつ、信号配線ＳＧＷ３の全体は、透過平面視において、開口部ＧＰＨ２内に位置していることが好ましい。
＜差動対を構成する信号配線の例＞
次に、差動対を構成する信号配線に適用する場合の例について、図１４～図１６を用いて説明する。図１４は、図７に対する他の変形例を示す透過平面図である。図１５は、図１４のＦ－Ｆ線に沿った拡大断面図である。図１６は、図１４のＧ－Ｇ線に沿った拡大断面図である。図１４では、図７と同様に、信号配線ＳＧＷ、配線層ＷＬ３に形成されたグランドプレーンＧＰ１、および配線層ＷＬ３に形成されたスルーホールランドＴＨＬを除き、他の導体パターンや絶縁層は図示を省略している。図１４に示す半導体装置ＰＫＧ２は、以下で説明する相違点を除き、図７に示す半導体装置ＰＫＧ１と同様である。
図６に示す半導体チップＣＨＰ１が有する表面３ｔに配置される複数の電極３ＰＤは、図１４に示すように信号ＳＧ３の伝送経路である信号電極Ｓｘ３を更に含む。信号ＳＧ１の伝送経路と信号ＳＧ３の伝送経路とは、差動対を構成する。言い換えれば、信号ＳＧ１と信号ＳＧ３とは差動信号を構成する。
図１４～図１６に示すように、配線基板ＳＵＢ１は、絶縁層２ｅ２上に形成され、かつ、信号配線ＳＧＷ２の隣に配置された信号配線ＳＧＷ５と、絶縁層２ｅ３上に形成され、かつ信号配線ＳＧＷ５および信号電極Ｓｘ３のそれぞれに電気的に接続された信号配線ＳＧＷ６と、を更に含んでいる。信号配線ＳＧＷ５および信号配線ＳＧＷ６のそれぞれは、信号ＳＧ３の伝送経路を構成する。信号配線ＳＧＷ５は、放熱板ＬＩＤ（図６参照）の部分ＬＩＤｐ２（図６参照）と重なる領域Ｒ１に配置され、信号配線ＳＧＷ６は、放熱板ＬＩＤの部分ＬＩＤｐ２と重なる領域Ｒ１には配置されていない。グランドプレーンＧＰ１が備える開口部ＧＰＨ１は、透過平面視において、信号配線ＳＧＷ２および信号配線ＳＧＷ５のそれぞれと重なる位置に形成され、かつ、信号配線ＳＧＷ２および信号配線ＳＧＷ５の延在方向に沿って延びるように形成されている。なお、信号配線ＳＧＷ２および信号配線ＳＧＷ５は、差動対を構成するので、互いに隣り合って同じ方向に延在する。
図１５に示すように、信号配線ＳＧＷ１および信号配線ＳＧＷ６が差動対を構成する場合、信号配線ＳＧＷ１と信号配線ＳＧＷ６との間にはグランドプレーンＧＰ３は配置されない。同様に、図１６に示すように、信号配線ＳＧＷ２および信号配線ＳＧＷ５が差動対を構成する場合、信号配線ＳＧＷ２と信号配線ＳＧＷ５との間にグランドプレーンＧＰ２が配置されない。この場合、配線層ＷＬ３において、透過平面視において信号配線ＳＧＷ２と重なる位置、および透過平面視において信号配線ＳＧＷ５と重なる位置に、それぞれ独立した開口部を設ける必要はなく、一つの開口部ＧＰＨ１が、信号配線ＳＧＷ２および信号配線ＳＧＷ５のそれぞれに重なるように形成されていればよい。
図示は省略するが、信号伝送経路として複数の差動対を備えている場合には、図１１～図１３を用いて説明した例と同様に、隣り合う差動対の間には、グランドプレーンＧＰ３（図１２参照）およびグランドプレーンＧＰ２（図１３参照）のそれぞれの一部分が隣り合う差動対の間に介在する。また、図１４に示す開口部ＧＰＨ１は、差動対毎に形成されていることが好ましい。
また、図７を用いて説明した信号配線ＳＧＷ２と開口部ＧＰＨ１との位置関係と同様に、図１４に対する変形例として、信号配線ＳＧＷ５のうちの一部分が開口部ＧＰＨ１と重なっていない場合もある。ただし、信号配線ＳＧＷ１および信号配線ＳＧＷ５全体の特性インピーダンスを整合させる観点からは、図１４に示すように、信号配線ＳＧＷ１および信号配線ＳＧＷ５の全体が開口部ＧＰＨ１と重なっていることが好ましい。換言すれば、信号配線ＳＧＷ５の全体は、透過平面視において、開口部ＧＰＨ１内に位置していることが好ましい。
＜放熱板をシールドとして利用する変形例＞
次に、図６に示す半導体装置ＰＫＧ１および半導体装置ＰＫＧ２の変形例として、放熱板ＬＩＤを電磁波シールドとして利用する変形例について説明する。図１７は、図６に対する変形例を示す説明図である。図１８は、図１７に示すグランドプレーンと放熱板との接続部分の拡大断面図である。
図１７に示す半導体装置ＰＫＧ３が備える配線基板ＳＵＢ３は、図９および図１３に示す配線基板ＳＵＢ１や、図１６に示す配線基板ＳＵＢ２と同様に、絶縁層２ｅ３上に形成され、グランドプレーンＧＰ１と電気的に接続されたグランドプレーンＧＰ３を有している。グランドプレーンＧＰ３は、放熱板ＬＩＤの部分ＬＩＤｐ２と重なる領域Ｒ１（図１８参照）に配置されている。信号配線ＳＧＷ２は、グランドプレーンＧＰ３と重なっている。この点は、図９を用いて説明した配線基板ＳＵＢ１と同様である。
配線基板ＳＵＢ３の場合、放熱板ＬＩＤは、金属から成り、かつ、放熱板ＬＩＤは、導電性の接着層ＢＮＤ２を介してグランドプレーン（導体パターン）ＧＰ３と電気的に接続されている。詳しくは、図１８に示すように、放熱板ＬＩＤの部分ＬＩＤｐ２と重なる領域Ｒ１において、有機絶縁膜ＳＲ１には開口部ＳＲＨ１が形成されている。接着層ＢＮＤ２は、例えば、半田、あるいは熱硬化性樹脂中に多数の導電性粒子が混合された、所謂導電性樹脂である。接着層ＢＮＤ２は、有機絶縁膜ＳＲ１に形成された開口部ＳＲＨ１において、グランドプレーンＧＰ３に接合されている。また、接着層ＢＮＤ２は、放熱板ＬＩＤの部分ＬＩＤｐ２に接合されている。
半導体装置ＰＫＧ３の場合、放熱板ＬＩＤとグランドプレーンＧＰ３とを電気的に接続することにより、放熱板ＬＩＤに固定電位（例えば基準電位）が供給される。この場合、放熱板ＬＩＤは、配線基板ＳＵＢ３の配線経路において発生した電磁波が半導体装置ＰＫＧ３の上方に拡散することを抑制する電磁波シールドとして機能する。
本変形例は、例えば、無線通信モジュールなど、電磁的なノイズの低減に対して高い性能が要求される電子装置に組み込まれる半導体装置に適用して特に有効である。
図１８に示す開口部ＳＲＨ１は、図５に示す領域Ｒ１において、少なくともいずれか１か所に形成されていればよい。ただし、放熱板ＬＩＤに供給される電位を安定させる観点からは、領域Ｒ１の複数個所に開口部ＳＲＨ１が形成されていることが好ましい。また、開口部ＳＲＨ１が領域Ｒ１の形状に倣った枠形状を成すことが特に好ましい。
図１７および図１８に示す半導体装置ＰＫＧ３は、上記した相違点を除き、既に説明した半導体装置ＰＫＧ１や半導体装置ＰＫＧ２と同様である。このため、重複する説明は省略する。
なお、上記した各実施の形態や変形例の説明において、グランドプレーンＧＰ１、グランドプレーンＧＰ２、およびグランドプレーンＧＰ３と説明した部分については、何らかの固定電位が供給される大面積の導体パターンであればよい。したがって、例えば基準電位以外の電源電位が供給される電源プレーンであってもよい。グランドプレーンおよび電源プレーンを含む概念として、固定電位が供給される導体パターンと読み替えることもできる。
また、上記では、主に信号配線ＳＧＷにおけるインピーダンスを制御する方法について説明した。ただし、変形例として、例えば図７に示すスルーホールランドＴＨＬなど、他の部分でのインピーダンスを制御する方法と組み合わせて適用することができる。例えば、図７に示す例においてスルーホールランドＴＨＬへの容量結合を低減させる方法として、配線層ＷＬ１（図６参照）において、導体パターン２ＣＰ（図６参照）のうち、スルーホールランドＴＨＬと重なる位置に開口部が形成されている場合がある。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
２ｂ 下面（面、主面、実装面）
２Ｃｂ 下面
２ＣＰ 導体パターン（導体プレーン）
２ＣＲ 絶縁層（コア材、コア絶縁層）
２Ｃｔ 上面
２ｄ 配線（配線部）
２ｅ，２ｅ１，２ｅ２，２ｅ３ 絶縁層
２ＬＤ ランド
２ＰＤ パッド
２ｓ 側面
２ｔ 上面（面、主面、チップ搭載面）
２ＴＨＷ スルーホール配線
２ｖ ビア配線
２ｖＬ ビアランド（ビアランド部）
３ｂ 裏面（主面、下面）
３ＢＰ 突起電極（バンプ電極）
３ＰＤ 電極（パッド、電極パッド、ボンディングパッド）
３ｓ 側面
３ｔ 表面（主面、上面）
ＢＮＤ１，ＢＮＤ２ 接着層
ＣＨＰ１ 半導体チップ（半導体部品、電子部品）
ＥＤＶ１ 電子装置（電子機器）
ＧＰ１，ＧＰ２，ＧＰ３ グランドプレーン
ＧＰＨ１，ＧＰＨ２ 開口部
ＬＩＤ 放熱板（リッド、ヒートスプレッダ、放熱部材）
ＬＩＤｂ 被接着面
ＬＩＤｐ１，ＬＩＤｐ２ 部分
ＬＬ１，ＬＬ２ 配線長
ＬＷ１，ＬＷ２ 配線幅
ＭＢ１ 配線基板（マザーボード、実装基板）
ＰＫＧ１，ＰＫＧ２，ＰＫＧ３ 半導体装置
Ｒ１ 領域
Ｒｘ，Ｓｘ，Ｓｘ１，Ｓｘ２，Ｓｘ３，Ｔｘ 信号電極（信号電極端子）
ＳＢ 半田ボール（半田材、外部端子、電極、外部電極）
ＳＧ１，ＳＧ２，ＳＧ３，ＳＧＲ，ＳＧＴ 信号（電気信号）
ＳＧＰ 信号伝送経路
ＳＧＰＲ 入力信号伝送経路
ＳＧＰＴ 出力信号伝送経路
ＳＧＷ，ＳＧＷ１，ＳＧＷ２，ＳＧＷ３，ＳＧＷ４，ＳＧＷ５，ＳＧＷ６ 信号配線（配線パターン）
ＳＲ１，ＳＲ２ 有機絶縁膜
ＳＲＨ１ 開口部
ＳＵＢ１ 配線基板
ＴＩＭ 放熱性接着シート
ＵＦ アンダフィル樹脂（絶縁性樹脂）
Ｖｄ 電極（電源電位電極、第２電位電極）
ＶＤＤ 電源電位（第２電位）
Ｖｓ 電極（基準電位電極、第１電位電極）
ＶＤＰ 電源電位供給経路
ＶＳＰ 基準電位供給経路
ＶＳＳ 基準電位（第１電位）
ＷＬ１，ＷＬ２，ＷＬ３，ＷＬ４，ＷＬ５，ＷＬ６ 配線層

Claims (10)

  1. 第１信号の伝送経路である第１電極が配置されている第１面を備えた半導体チップと、
    前記半導体チップの前記第１面と対向する第２面を備えた配線基板と、
    前記半導体チップを覆い、かつ、前記配線基板上に搭載された放熱板と、
    を有し、
    前記放熱板は、
    前記半導体チップと対向する部分を含む第１部分と、
    前記第１部分の周囲に配置され、かつ、接着層を介して前記配線基板に接着固定された第２部分と、
    を備え、
    前記配線基板は、
    第１絶縁層と、
    前記第１絶縁層上に形成され、かつ、第１電位が供給される第１導体パターンと、
    前記第１導体パターンに接し、かつ、前記第１導体パターンを覆うように前記第１絶縁層上に形成された第２絶縁層と、
    前記第２絶縁層上に形成された第１信号配線と、
    前記第１信号配線に接し、かつ、前記第１信号配線を覆うように前記第２絶縁層上に形成された第３絶縁層と、
    前記第３絶縁層上に形成され、かつ、前記第１信号配線および前記第１電極のそれぞれに電気的に接続された第２信号配線と、
    前記第２信号配線に接し、かつ、前記第２信号配線を覆うように前記第３絶縁層上に形成された有機絶縁膜と、
    を含み、
    前記第１信号配線は、前記放熱板の前記第２部分と重なる領域に配置され、
    前記第２信号配線は、前記放熱板の第２部分と重なる領域には配置されず、
    前記第１導体パターンは、前記第１信号配線と重なる位置に設けられた第１開口部を備え、
    前記第１開口部は、前記第１信号配線の延在方向に沿って延びるように形成されている、半導体装置。
  2. 請求項１において、
    前記第１信号配線の配線幅は、前記第２信号配線の配線幅よりも狭い、半導体装置。
  3. 請求項１において、
    前記第１信号配線の配線長は、前記第２信号配線の配線長さよりも短い、半導体装置。
  4. 請求項１において、
    前記半導体チップは、前記第１面に配置され、かつ、第２信号の伝送経路である第２電極を更に含み、
    前記配線基板は、
    前記第２絶縁層上に形成され、かつ、前記第１信号配線の隣に形成された第３信号配線と、
    前記第３絶縁層上に形成され、かつ、前記第３信号配線および前記第２電極のそれぞれに電気的に接続された第４信号配線と、
    を更に含み、
    前記第３信号配線は、前記放熱板の前記第２部分と重なる領域に配置され、
    前記第４信号配線は、前記放熱板の第２部分と重なる領域には配置されず、
    前記第１導体パターンは、前記第３信号配線と重なる位置に設けられた第２開口部を備え、
    前記第２開口部は、前記第３信号配線の延在方向に沿って延びるように形成されている、半導体装置。
  5. 請求項４において、
    前記第１開口部と前記第２開口部との間には、前記第１導体パターンの一部分が介在する、半導体装置。
  6. 請求項５において、
    前記第１開口部と前記第２開口部とは、前記第１導体パターンの一部分を介して互いに分離されている、半導体装置。
  7. 請求項１において、
    前記半導体チップは、前記第１面に配置され、かつ、第３信号の伝送経路である第２電極を更に含み、
    前記第１信号の伝送経路と前記第３信号の伝送経路とは差動対を構成し、
    前記配線基板は、
    前記第２絶縁層上に形成され、かつ、前記第１信号配線の隣に形成された第５信号配線と、
    前記第３絶縁層上に形成され、かつ、前記第５信号配線および前記第２電極のそれぞれに電気的に接続された第６信号配線と、
    を更に含み、
    前記第５信号配線は、前記放熱板の前記第２部分と重なる領域に配置され、
    前記第６信号配線は、前記放熱板の第２部分と重なる領域には配置されず、
    前記第１導体パターンの前記第１開口部は、前記第５信号配線と重なる位置に設けられ、かつ、前記第５信号配線の延在方向に沿って延びるように形成されている、半導体装置。
  8. 請求項１において、
    前記配線基板は、前記第３絶縁層上に形成され、かつ、前記第１導体パターンと電気的に接続された第２導体パターンをさらに有し、
    前記第２導体パターンは、平面視において前記放熱板の前記第２部分と重なる領域に配置され、
    前記第１信号配線は、平面視において前記第２導体パターンと重なっている、半導体装置。
  9. 請求項８において、
    前記放熱板は金属から成り、かつ、前記放熱板は、導電性の前記接着層を介して前記第２導体パターンと電気的に接続されている、半導体装置。
  10. 請求項１において、
    前記第１信号配線の全体は、前記第１開口部と重なっている、半導体装置
JP2021140945A 2021-08-31 2021-08-31 半導体装置 Pending JP2023034619A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021140945A JP2023034619A (ja) 2021-08-31 2021-08-31 半導体装置
US17/841,196 US20230066512A1 (en) 2021-08-31 2022-06-15 Semiconductor device
CN202210833073.3A CN115732460A (zh) 2021-08-31 2022-07-14 半导体器件
TW111131495A TW202326975A (zh) 2021-08-31 2022-08-22 半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021140945A JP2023034619A (ja) 2021-08-31 2021-08-31 半導体装置

Publications (1)

Publication Number Publication Date
JP2023034619A true JP2023034619A (ja) 2023-03-13

Family

ID=85288545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021140945A Pending JP2023034619A (ja) 2021-08-31 2021-08-31 半導体装置

Country Status (4)

Country Link
US (1) US20230066512A1 (ja)
JP (1) JP2023034619A (ja)
CN (1) CN115732460A (ja)
TW (1) TW202326975A (ja)

Also Published As

Publication number Publication date
CN115732460A (zh) 2023-03-03
US20230066512A1 (en) 2023-03-02
TW202326975A (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
US9330992B2 (en) Wiring substrate for a semiconductor device having differential signal paths
US8729680B2 (en) Semiconductor device
JP6449760B2 (ja) 半導体装置
JP7001530B2 (ja) 半導体装置
US20180254252A1 (en) Semiconductor device
US11784173B2 (en) Semiconductor device including a circuit for transmitting a signal
US9620447B2 (en) Semiconductor device
JP6853774B2 (ja) 半導体装置
US10937753B1 (en) Semiconductor device
US11101206B2 (en) Semiconductor device and electronic device
CN117855153A (zh) 半导体器件
JP2023034619A (ja) 半導体装置
JP2012248877A (ja) 低速および高速信号経路を有する半導体パッケージ
JP6258460B2 (ja) 半導体装置
US20220406700A1 (en) Semiconductor device
US11990397B2 (en) Semiconductor device having conductive patterns with mesh pattern and differential signal wirings
US11626374B1 (en) Semiconductor device
CN118016636A (zh) 半导体器件
JP2012174998A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240110