CN117855153A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN117855153A
CN117855153A CN202311200504.3A CN202311200504A CN117855153A CN 117855153 A CN117855153 A CN 117855153A CN 202311200504 A CN202311200504 A CN 202311200504A CN 117855153 A CN117855153 A CN 117855153A
Authority
CN
China
Prior art keywords
wiring substrate
thickness
adhesive layer
lid
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311200504.3A
Other languages
English (en)
Inventor
木下顺弘
椀泽光伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN117855153A publication Critical patent/CN117855153A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/1631—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/16598—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本公开的各实施例涉及半导体器件。根据一个实施例的一种半导体器件包括：具有芯绝缘层的布线衬底；安装在布线衬底的上表面上的半导体芯片；形成在布线衬底的下表面上的多个焊球；以及散热器，该散热器具有经由第一粘合层固定到半导体芯片的后表面的第一部分和位于第一部分周围并且经由第二粘合层固定到布线衬底的第二部分。这里，多个焊球的一部分布置在与散热器的第二部分和第二粘合层中的每一者交叠的位置处。此外，第二粘合层的第二厚度大于第一粘合层的第一厚度的两倍。

Description

半导体器件
相关申请的交叉引用
于2022年10月6日提交的日本专利申请第2022-161628号的公开内容(包括说明书、附图和摘要)通过引用整体并入本文。
背景技术
本公开涉及一种半导体器件。
这里，公开了以下列出的技术。
[专利文献1]日本未审查专利申请公开第2020-4821号
在其中半导体芯片用倒装芯片接合方法安装在布线衬底上的半导体器件中，存在一种半导体器件，其中覆盖半导体芯片的散热器(盖)接合到布线衬底上(例如，参见专利文献1)。
发明内容
当散热器被提供以便覆盖半导体芯片时，半导体芯片和散热器经由用作散热路径的粘合层(芯片粘合层)彼此接合。此外，为了将散热器固定在布线衬底上，散热器的外围部分(凸缘部分)经由粘合层(凸缘粘合层)接合到布线衬底上。作为外部端子的多个焊球布置在与布线衬底的芯片安装表面相对的表面上。根据本申请的发明人的研究，已经发现，由于半导体器件的使用(操作)期间的温度循环负载，应力集中在多个焊球的一部分上，并且焊球中可能发生断裂(裂纹)。此外，还发现，在透明平面图中布置在与凸缘粘合层交叠的位置处的多个焊球中的焊球中可能容易发生焊球破裂。
通过本说明书和附图的描述，其他目的和新颖特征将变得很清楚。
根据一个实施例的一种半导体器件包括：具有芯绝缘层的布线衬底；安装在布线衬底的上表面上的半导体芯片；形成在布线衬底的下表面上的多个焊球；以及散热器，该散热器具有经由第一粘合层固定到半导体芯片的后表面的第一部分和位于第一部分周围并且经由第二粘合层固定到布线衬底的第二部分。这里，多个焊球的一部分布置在与散热器的第二部分和第二粘合层中的每个交叠的位置处。此外，第二粘合层的第二厚度大于第一粘合层的第一厚度的两倍。
根据上述实施例，可以提高半导体器件的可靠性。
附图说明
图1是根据一个实施例的半导体器件的上表面视图；
图2是图1所示的半导体器件的下表面视图；
图3是示出图1所示的没有散热器的半导体器件的内部结构的平面图；
图4是沿着图1所示的线A-A的截面图；
图5是示出接合到图4所示的散热器的粘合层周围的放大截面图；
图6是示出固定散热器的凸缘部分的粘合层的厚度与产品寿命之间的相关性的说明图；
图7是示出具有散热器的半导体器件的上表面视图，该散热器是图1所示的散热器的修改示例；
图8是图7所示的半导体器件的下表面视图；以及
图9是示出图2的修改示例的下表面视图。
具体实施方式
(本申请中的形式、基本术语和用法的说明)
在本申请中，为了方便起见，实施例的描述将被划分为多个部分等，但除非另有明确说明，否则这些部分不是彼此独立的，并且单个示例的每个部分(其中的一者是另一者的部分细节或一部分或全部，无论是在描述之前还是之后，等等)是修改示例等。原则上，省略对类似部分的描述。此外，实施例中的每个组件不是必需的，除非另有明确说明，理论上仅限于该数目，或者从上下文来看显然是必要的。
类似地，在实施例等的描述中，关于材料、组成等的“由A组成的X”等不排除除A以外的其他元素，除非清楚地表明不是这种情况或者从上下文中明显地表明不是这样。例如，关于组件，它表示“包括A作为主要组件的X”等。例如，术语“硅构件”等不限于纯硅，并且不用说，它还包括含有SiGe(硅锗)合金、含有硅作为其主要成分的多元合金、其他添加剂等的构件。此外，除另有规定外，镀金、Cu层、镀镍等不仅包括纯的，还应当包括分别作为主要组成构件的金、Cu、镍等。
此外，对特定数值或数目的引用可以大于或小于该特定数值，除非另有明确说明，理论上仅限于该数字，或者从上下文来看显然并非如此。
在实施例的附图中，相同或相似的部分由相同或相似的符号或附图标记表示，并且描述在原则上不重复。
此外，在附图中，即使在横截面中，当其变得复杂时或者当其与间隙明显区分时，也可以省略影线等。在这方面，即使孔在平面上是封闭的，当从描述等中很清楚时，也可以省略背景的轮廓。此外，可以添加影线或点图案，以指示该区域即使不是横截面也不是空隙，或者以指示该区域的边界。
在以下描述中，在某些情况下可以使用术语“接地平面”或“电源平面”。接地平面和电源平面是具有不同于所谓布线图案的形状的大面积导体图案。在大面积导体图案中，被提供参考电势的导体图案称为接地平面，而被提供电源电势的导体图案称为电源平面。
＜半导体器件＞
图1是根据一个实施例的半导体器件的上表面视图。图2是图1所示的半导体器件的下表面视图。图3是示出图1所示的没有散热器的半导体器件的内部结构的平面图。图4是沿着图1所示的线A-A的截面图。在图1中，被散热器(散热板)LID覆盖的半导体芯片CHP1的轮廓用虚线指示。图2是平面图，但是用剖面线(影线)示出了与部分LIDp2和粘合层BND2交叠的区域，以便示出图1所示的焊球SB与散热器LID的部分LIDp2之间的位置关系。
本实施例的半导体器件PKG1包括布线衬底SUB1和安装在布线衬底SUB上的半导体芯片CHP1(参见图3)。半导体器件PKG1包括设置在半导体芯片CHP1上的粘合层BND1、以及覆盖整个半导体芯片CHP1、整个粘合层BND1和布线衬底SUB1的一部分的散热器LID。
近年来，随着半导体器件变得越来越复杂，用于从半导体芯片散热的措施变得至关重要，半导体芯片是操作期间的主要热源。此外，在本实施例的半导体器件PKG1中，从稳定半导体芯片CHP1的操作的角度来看，优选的是，半导体芯片CHP1的温度不过度升高。因此，优选的是，在半导体芯片CHP1中生成的热量被高效地散发到外部。在半导体器件PKG1中，粘合层BND1被插入在半导体芯片CHP1与散热器LID之间，使得可以改善在半导体芯片CHP1中生成的热量的发射特性。散热器LID例如是热导率比布线衬底SUB1的热导率高的金属板，并且具有将在半导体芯片CHP1中生成的热量排放到外部的功能。
如图4所示，散热器LID经由粘合层BND2接合并且固定到布线衬底SUB1。散热器LID包括经由粘合层(芯片粘合层)BND1固定到半导体芯片CHP1的后表面3b的部分(中央部分)LIDp1、以及位于部分LIDp1周围并且经由粘合层(凸缘粘合层)BND2固定到布线衬底SUB1的部分(外围部分、凸缘部分)LIDp2。在以下说明中，部分LIDp1被定义为散热器LID的与半导体芯片CHP1交叠的部分。在图4所示的示例中，部分LIDp2被定义为散热器LID的与部分LIDp1相比被向下设置的部分(换句话说，被设置在比部分LIDp1低的位置处并且以布线衬底SUB1的上表面2t作为参考平面在平行于部分LIDp1的平面方向上延伸的部分)。散热器LID具有上表面LIDt和与上表面LIDt相对的底部LIDb。部分LIDp2的下表面LIDb对应于粘附到粘附层BND2的粘附表面。在图4所示的实施例中，部分LIDp2的整个下表面LIDb与粘合层BND2交叠。然而，部分LIDp2的下表面LIDb的一部分可以不与粘合层BND2交叠。这里，非交叠部分也被包括在上述部分LIDp2中。
作为图4的修改示例，散热器LID可以不被向下设置。这里，部分LIDp2被定义为散热器LID的与粘合层BND2交叠的部分。
作为关于图4的另一修改示例，位于散热器LID的外围部分处的凸缘部分可以设置在比部分LIDp1高的位置处。在这种情况下，部分LIDp2被定义为散热器LID的与部分LIDp1相比被向上设置的一部分(换句话说，相对于作为参考平面的布线衬底SUB1的上表面2t而布置在比部分LIDp1高的位置处并且在平行于部分LIDp1的平面方向上延伸的部分)。
对于本实施例，当布线衬底SUB1的上表面2t用作参考表面时，散热器LID的部分LIDp1的高度和部分LIDp2的高度彼此不同。在图4的实施例中，部分LIDp2布置在比部分LIDp1更靠近布线衬底SUB1的上表面2t的高度处。换句话说，散热器LID的部分LIDp2被设置为部分LIDp1(在图4中向下设置)。因此，在本实施例中，散热器LID包括设置在部分LIDp1与部分LIDp2之间并且经受弯曲处理的部分(一部分、弯曲部分和倾斜部分)LIDp3。在本实施例中，散热器LID包括设置在部分LIDp1与部分LIDp3之间的部分LIDp4。如图4所示，部分LIDp4不与半导体芯片CHP1交叠，并且以布线衬底SUB1的上表面2t作为参考平面进行延伸以在与部分LIDp1相同的高度处连接部分LIDp1和部分LIDp3。
布线衬底SUB1具有其上安装有半导体芯片CHP1的上表面(表面、主表面和芯片安装表面)2t、以及背对上表面2t的下表面(表面、主表面和安装表面)2b。上表面2t和布线衬底SUB1的下表面2b中的每一者在其外边缘处具有多条边2s(参见图1至图3)。对于本实施例，布线衬底SUB1的上表面2t(参考图1)和下表面2b(参考图2)各自正方形。上表面2t是面向半导体芯片CHP1的前表面3t的芯片安装表面。对于本实施例，布线衬底SUB1的四条边中的每条边的长度大于或等于20mm。在相对较大的半导体器件中，可能会显现(manifest)多个焊球SB的一部分发生断裂的问题(以下详细说明)。以下描述的半导体器件PKG1结构也可以被应用于其中布线衬底SUB1的四条边中的每条边的长度小于20mm的半导体器件。然而，由于可能出现在多个焊球SB的一部分中可能发生断裂的问题，当被应用于20mm或更大的半导体器件PKG1时，四条边中的每条边的长度特别有效。
布线衬底SUB1包括多个布线层(在图4所示的实施例中为四个层)WL1、WL2、WL3和WL4，这些布线层将作为芯片安装表面的上表面2t上的端子(焊盘2PD)和作为安装表面的下表面2b上的端子(焊盘2LD)彼此电连接。每个布线层位于上表面2t与下表面2b之间。每个布线层具有诸如布线等导体图案，该导体图案是用于提供电信号或电力的路径。绝缘层2e设置在布线层之间。设置在相应布线层之间的多个绝缘层2e包括设置在上表面2t与下表面2b之间的芯绝缘层(绝缘层、芯材料、芯绝缘层)2CR。芯绝缘层2CR是用于确保布线衬底SUB1刚性的芯构件，并且由例如其中玻璃纤维被树脂浸渍的预浸料坯形成。
布线层经由作为穿过绝缘层2e的层间导电路径的布线2v或经由过孔布线2THW彼此电连接。在本实施例中，作为布线衬底SUB1的示例，示出了包括四个布线层的布线衬底，但是布线衬底SUB中包括的布线层的数目不限于四个。例如，包括三个或更少布线层或五个或更多布线层的布线衬底可以用作修改示例。
此外，在多个布线层之中，最靠近上表面2t设置的布线层WL1被有机绝缘膜SR1覆盖。有机绝缘膜SR1设置有开口，并且设置在布线层2PD中的多个焊盘WL1在开口处从有机绝缘膜SR1暴露。此外，在多个布线层之中，设置在最靠近布线衬底SUB1的下表面2b的位置处的布线层WL4被有机绝缘膜SR2覆盖，其中设置有多个焊盘2LD。有机绝缘膜SR1和有机绝缘膜SR2中的每一者是阻焊膜。设置在布线层WL1中的多个焊盘2PD和设置在布线层WL4中的多个焊盘2LD经由形成在布线衬底SUB1中包括的每个布线层中的导体图案(布线2d或大面积导体图案2CP)、过孔布线2v和过孔布线2THW而彼此电连接。
布线2d、焊盘2PD、过孔布线2v、过孔焊盘(未示出)、过孔焊盘(未示出)、过孔布线2THW、焊盘2LD和导体图案2CP中的每一者由例如铜或包括铜作为主要成分的金属材料制成。
布线衬底SUB1例如通过用堆积法在芯绝缘层(绝缘层、芯材料、芯绝缘层)2CR的上表面2Ct和下表面2Cb上层压多个布线层而形成。此外，芯绝缘层2CR的上表面2Ct侧上的布线层WL2和下表面2Cb侧上的布线层WL3经由被嵌入多个过孔(通孔)中的多个过孔布线2THW电连接，该多个过孔被设置为从上表面2Ct和下表面2Cb中的一者穿透到另一者。
此外，在图4所示的示例性实施例中，焊球(焊料、外部端子、电极、外部电极)SB连接到多个焊盘2LD中的每个焊盘。焊球SB是当半导体器件PKG1安装在母板(未示出)上时电连接母板上的多个端子(未示出)和多个焊盘2LD的导电构件。焊球SB例如是所谓的无铅焊料材料，其为含有铅(Pb)或基本上不含铅(Pb)的Sn-Pb焊料材料。例如，无铅焊料的示例是锡(Sn)、锡铋(Sn-Bi)、锡铜银(Sn-Cu-Ag)、锡铜(Sn-Cu)等。这里，无铅焊料是指其中铅(Pb)含量为0.1wt％或更低的焊料，并且该含量被确定为RoHS(有害物质限制)指令的标准。
如图2所示，多个焊球SB被布置成矩阵。尽管在图2中未示出，但是与多个焊球SB接合的多个焊盘2LD(参考图4)也布置成矩阵。以这种方式，其中多个外部端子(焊球SB、焊盘2LD)以矩阵形式布置在布线衬底SUB1的安装表面上的半导体器件称为区域阵列型半导体器件。区域阵列型半导体器件的优选之处在于，即使外部端子的数目增加，也可以抑制半导体器件的安装面积的增加，因为布线衬底SUB1的安装表面(下表面2b)可以有效地用作外部端子的布置空间。换句话说，其中外部端子的数目随着功能和集成度变高而增加的半导体器件可以以节省空间的方式安装。
半导体器件PKG1包括安装在布线衬底SUB1上的半导体芯片CHP1。如图4所示，半导体芯片CHP1中的每个半导体芯片包括其中布置有多个突出电极3BP的前表面(主表面、上表面)3t、以及背对前表面3t的后表面(主表面、下表面)3b。此外，半导体芯片CHP1的前表面3t和后表面3b中的每一者在外边缘部分处包括多条边3s。如图3所示，半导体芯片CHP1具有四边形外形，其平面面积在平面图中小于布线衬底SUB1的平面面积。在图3所示的实施例中，半导体芯片CHP1在上表面2t的中心处安装在布线衬底SUB1上，并且半导体芯片CHP1的四条边3s中的每条边沿着布线衬底SUB的四条边2s中的每条边延伸。
此外，多个电极(焊盘、电极焊盘和接合焊盘)3PD形成在半导体芯片CHP1的正面3t上。在图4所示的实施例中，半导体芯片CHP1安装在布线衬底SUB1上，其中前表面3t面向布线衬底SUB的上表面2t。这种安装方法称为面朝下安装方法或倒装芯片连接方法。
尽管未示出，但是多个半导体元件(电路元件)形成在半导体芯片CHP1的主表面上(具体地，半导体元件形成区域，其设置在作为半导体芯片CHP1的母材的半导体衬底的元件形成表面上)。多个电极3PD经由布线(未示出)电连接到多个半导体元件，该布线形成在设置在半导体芯片CHP1内部的布线层中(具体地，在前表面3t与半导体元件形成区域(未示出)之间)。
半导体芯片CHP1(特别是半导体芯片CHP1的衬底)由例如Si制成。此外，覆盖半导体芯片CHP11的基材和布线的绝缘膜(稍后将描述的图7所示的钝化膜3PF)形成在正面3t上，并且多个电极3PD中的每个电极的一部分在形成在钝化膜中的开口中从钝化膜暴露。在本实施例中，多个电极3PD由例如Al制成。
此外，如图4所示，多个突出电极3BP分别连接到多个电极3PD，并且半导体芯片CHP1的多个电极3PD和布线衬底SUB1的多个焊盘2PD分别经由多个突出电极3BP彼此电连接。突出电极(凸块电极)3BP是被形成为在半导体芯片CHP1的前表面3t上突出的金属构件(导电构件)。在突出电极3BP中，在本实施例中，由例如铜制成的柱状电极(所谓的kappa柱状电极)形成在电极3PD上，并且焊料材料被层压在柱状电极的前端上。作为被层压在柱状电极的前端上的焊料材料，如在上述焊球SB中一样，可以使用含铅焊料材料或无铅焊料。
当半导体芯片CHP1安装在布线衬底SUB1上时，与焊料具有良好接合性能的接合材料(例如，基底金属膜或焊膏)预先形成在多个焊盘2PD上。通过在柱状电极的端部处的焊料材料和在焊盘2PD上的接合材料彼此接触的同时执行热处理(回流处理)，焊料被集成以形成突出电极3BP。此外，作为本实施例的修改示例，可以使用所谓的焊料凸块作为突出电极3BP，在该焊料凸块中，由镍(Ni)或微焊球制成的柱状电极经由基底金属膜形成在电极3PD上。
如图4所示，底部填充树脂(绝缘树脂)UF设置在半导体芯片CHP1与布线衬底SUB1之间。底部填充树脂UF被设置为封闭半导体芯片CHP1的正面3t与布线衬底SUB1的上表面2t之间的空间。多个突出电极3BP中的每个突出电极用底部填充树脂UF密封。此外，底部填充树脂UF由绝缘(非导电)材料(例如，树脂材料)制成，并且被布置为密封半导体芯片CHP1与布线衬底SUB1之间的电连接部分(多个突出电极3BP的接合部分)。如上所述，通过用底部填充树脂UF覆盖多个突出电极3BP与多个焊盘2PD之间的接合部分，可以减小在半导体芯片CHP1与布线衬底SUB1之间的电连接部分中生成的应力。此外，也可以缓和在半导体芯片CHP1的多个电极3PD与多个突出电极3BP之间的接合处产生的应力。此外，还可以保护其上形成有半导体芯片CHP1的半导体元件(电路元件)的主表面。
此外，如上所述，散热器(盖、散热片、散热构件)LID经由粘合层BND1粘合并且固定到半导体芯片CHP1的背面3b。散热器LID经由粘合层BND1热连接到半导体芯片CHP1。粘合层BND1与半导体芯片CHP1和散热器LID中的每一者接触。
＜焊球破裂＞
如上所述，区域阵列型半导体器件可以通过在安装表面(下表面2b)上布置大量焊球SB来减小包括大量外部端子的衬底SUB1的安装面积。因此，如图2所示，大量焊球SB布置在布线衬底SUB1的下表面2b的宽范围上。具体地，在透明平面图中(图2是当从下表面2b观看半导体器件PKG1时的透明平面图)，多个焊球SB的一部分设置在与部分LIDp2和粘合层BND2交叠的位置处(参见图4)。
如图1所示，散热器LID的部分LIDp2被设置在布线衬底SUB1的外围区域中。在图2所示的衬底SUB1的下表面2b中，大量焊球SB可以被布置在外围区域中。因此，通过在该外围区域中布置大量焊球SB，可以增加外部端子的数目。此外，包括设置在外围区域中的焊球的传输路径可以容易地连接到设置在安装衬底(母板)(未示出)中的最上层或第二布线层中的布线。因此，构成需要使传输路径的特性阻抗与设计值一致的电信号(诸如高频信号)的信号传输路径的焊球SB通常布置在布线衬底SUB1的外围区域中。
根据本申请的发明人的研究，已经发现，在其中散热器LID粘附地固定到布线衬底SUB1和半导体芯片CHP1中的每一者的区域阵列型半导体器件中，由于在焊球SB的分别设置在与部分LIDp2和粘合层BND2交叠的位置处的部分中半导体器件的使用(操作)期间的温度循环负载，可能导致破裂。如果焊球破裂，则电连接可靠性会降低。相反，通过增加在断裂发生之前施加的温度循环负载的次数(换句话说，循环次数)，可以增加半导体器件的产品寿命。
在分别设置在与部分LIDp2和粘合层BND2交叠的区域中的焊球SB中发生断裂的问题被认为是散热器LID与布线衬底SUB1之间的线性膨胀系数的差异较大的原因中的一个。当线性膨胀系数具有较大差异的两个构件被接合并且固定时，当施加温度循环负载时，由于温度循环负载而生成较大应力。因此，如果能够使散热器LID与布线衬底SUB1之间的线性膨胀系数的差异较小，则能够使应力与该差异成比例地较小，从而能够延长产品寿命。然而，为了发挥散热器LID的散热构件的功能，需要优先于散热特性来进行散热器LID的材料选择。另一方面，如果布线衬底SUB1由相同材料/结构制成，则降低了布线布局等的设计的灵活性。
因此，本申请的发明人专注于用于接合散热器LID和布线衬底SUB1的粘合层BND2，并且研究了如何通过粘合层BND2来缓和由温度循环负载生成的应力。然而，考虑到半导体器件PKG1的制造工艺，图4所示的散热器LID的部分LIDp1和LIDp2需要在同一时刻接合到半导体芯片CHP1或布线衬底SUB1。当粘合层BND1和粘合层BND2由不同粘合材料制成时，接合散热器LID的过程变得复杂。因此，粘合层BND1和粘合层BND2由相同材料制成。
例如，如图5所示，粘合层BND1包括在具有粘合功能的树脂R1中包括的多个填料F1。图5是示出接合到图4所示的散热器的粘合层周围的放大截面图。例如，填料F1包括作为金属氧化物的氧化铝填料。氧化铝填料是热导率比粘合层BND1的热导率高的绝缘材料。通过在粘合层BND1中包括含有氧化铝填料的多个填料F1，可以改善粘合层BND1的散热特性。多个填料F1可以全部是氧化铝填料，但也可以包含与氧化铝填料不同的颗粒。粘合层BND2不需要具有诸如粘合层BND1等散热特性，但是在本实施例中，粘合层BND1和粘合层BND2包括彼此相同种类的填料F1，因为粘合层BND1和粘合层BND2由彼此相同的材料制成。
如上所述，当粘合层BND1和粘合层BND2由相同材料制成时，只要粘合层BND1的散热功能不受损，就需要选择粘合层BND1的材料和粘合层BND2的材料。因此，难以通过应用极软材料作为粘合层BND1和粘合层BND2的材料来提高应力松弛功能。换句话说，难以仅通过控制粘合层的物理性质来防止焊球SB被损坏。
作为本申请的发明人进行的研究的结果，已经发现，可以通过增加粘合层BND2的厚度来改善粘合层BND2的应力松弛功能。粘合层BND1具有厚度T1，厚度T1是从粘合层BND1的与散热器LID的部分LIDp1的接触表面B1t和粘合层BND1的与半导体芯片CHP1的背面3b的接触表面B1b中的一者到另一者的最短距离。粘合层BND2具有厚度T2，厚度T2是从粘合层BND2的与散热器LID的部分LIDp2的接触表面B2t和粘合层BND2的与布线衬底SUB1的上表面2t的接触表面B2b中的一者到另一者的最短距离。厚度T2大于厚度T1的两倍。
通过粘合层BND1的散热路径中的散热效率与粘合层BND1的厚度T1成反比。因此，厚度T1优选地较薄，例如50μm。另一方面，通过增加粘合层BND2的厚度T2，由上述温度循环负载引起的应力可以通过粘合层BND2来缓和。厚度T2优选地为厚度T1的至少两倍大(例如，100μm)，特别优选地为三倍或更多倍(例如，150μm)。即使优先于粘合层BND1的散热特性来选择粘合层BND1的材料和粘合层BND2的材料，也可以延长产品寿命。
例如，图5所示的示例的尺寸的示例如下。如上所述，厚度T1例如为50μm。半导体芯片CHP1的厚度TCH1被定义为从前表面3t和后表面3b中的一者到另一者的距离，例如为400μm。被定义为半导体芯片CHP1的正面3t与布线衬底SUB1的上表面2t之间的最短距离的间隙G1例如为75μm。散热器LID的厚度TL1例如为500μm。对于本实施例，部分LIDp1的厚度TL1和部分LIDp2的厚度TL2为彼此相同的厚度。
在本实施例中，散热器LID具有作为在部分LIDp1与部分LIDp2之间经受弯曲的弯曲部分的部分LIDp3。图4和图5所示的散热器LID的配置也可以表示如下。散热器LID的下表面LIDb具有部分LIDp1的下表面LIDb1和部分LIDp2的下表面LIDb2。下表面LIDb1经由粘合层BND1面向半导体芯片CHP1，并且下表面LIDb2经由粘合层BND2面向布线衬底SUB1的上表面2t。从部分LIDp2的下表面LIDb2到布线衬底SUB1的上表面2t的最短距离小于从部分LIDp1的下表面LIDb1到布线衬底SUB1的上表面积2t的最短距离。
弯曲程度(换句话说，部分LIDp1的下表面LIDb1与部分LIDp2的下表面LIDb2之间的高度差G2)例如约为350μm。这里，粘合层BND2的厚度T2(定义为从接触表面B2t和接触表面B2b中的一者到另一者的最短距离)为175μm。注意，在布线衬底SUB1中，在制造过程中，由于热效应(例如，当半导体芯片CHP1安装在布线衬底SUB1上时的回流工艺)，可能发生半导体芯片CHP1的中心区域向上表面2t凸出的“翘曲变形”。考虑到这种翘曲变形，从接触表面B2t和接触表面B2b中的一者到另一者的距离不是恒定的，并且可以随着距离接近外围部分而增加。在与部分LIDp2和粘合层BND2交叠的区域中，从接触表面B2t和接触表面B2b中的一者到另一者的距离的平均值约为200μm。
<粘合层厚度与产品寿命之间的相关性的评估>
接下来，关于通过增加粘合层BND2的厚度T2来延长产品寿命的效果，将描述本申请的发明人的研究结果。图6是示出固定散热器的凸缘部分的粘合层的厚度与产品寿命之间的相关性的说明图。在图6中，横轴表示图5所示的厚度T2的值。纵轴表示温度循环负载的次数，直到在图4所示的布置在与部分LIDp2和粘合层BND2中的每个交叠的位置处的焊球SB中发现断裂为止，作为产品寿命的指示符。另外，图6示出了使用两种类型的材料作为粘合层BND2的粘合材料的评估结果(参见图5)。
实线所示的测试部分示出了当使用满足散热性能要求的粘合材料作为图5所示的粘合层BND1的材料时，使用该粘合材料的测试结果。虚线所示的测试区域示出了使用与实线所示的测试区域的粘合剂材料相比，在0摄氏度下具有相对较低储能模量(储能弹性模量)的粘合剂材料的测试结果。顺便提及，对于虚线所示的测试组中使用的粘合材料，当用作图5所示的粘合层BND1的粘合材料(厚度T1为50μm)时，由于散热性能没有达到目标值，因此粘合层BND1和粘合层BND2需要是不同材料，它被描述为由实线指示的测试组的测试结果的参考。例如，在本申请的发明人通过下述测量方法实际测量的值中，实线的测试部分中使用的粘合材料在0摄氏度下的储能模量为132MPa(兆帕)，虚线的测试部分中使用的粘合材料在0摄氏度下的储能模量为11.1MPa(兆帕)。
用于测量图6所示的评估的半导体器件如下。即，图5所示的厚度T1为50μm，厚度TCH1为400μm，间隙G1为75μm，并且厚度TL1为500μm。厚度T2的值通过改变高度差G2的值来调节。图3所示的布线衬底SUB1的四条边2s中的每条边的长度为25mm。半导体芯片CHP1的正面3t的四条边中的每条边的长度约为10mm。图4所示的布线衬底SUB1的厚度(即，从上表面2t和下表面2b中的一者到另一者的距离)约为580μm。
如图6所示，可以看出，在实线的测试部分和虚线的测试部分中的每个测试部分中，产品寿命可以与粘合层BND2的厚度T2成比例地延长。在实线的测试部分中，直到焊球SB发生断裂而施加的温度循环负载的次数(图5所示的厚度T2的值)当厚度T1的值是两倍(100μm)时是大约2000次循环，而当厚度T1的值是三倍(150μm)时是大约3000次循环。当直到焊球SB发生破裂而施加的温度循环负载的次数的目标值是2000次循环时，如果厚度T2的值大于厚度T1的值的两倍，则即使在考虑到由于实验误差而引起的裕度时，也可以实现这一点。
如稍后将描述的，在设置在与图4所示的半导体芯片CHP1交叠的区域中的焊球SB中也可能发生断裂。然而，通过使布线衬底SUB1的厚度为500μm至1mm，如本发明人的研究所确定的，直到布置在与半导体芯片CHP1交叠的区域中的焊球SB发生断裂而施加的温度循环负载的次数可以从3000次循环高达4000次循环。因此，对于设置在与粘合层BND2交叠的区域中的焊球SB，优选地，直到发生断裂而施加的温度循环负载的次数为3000次或更多次循环。从这个观点来看，特别优选的是，厚度T2的值是厚度T1的值的3倍或更大。
此外，认为，即使深度T2大于250μm，温度循环负载的次数也不小于3000次循环。因此，从延长分别设置在与部分LIDp2和粘合层BND2交叠的区域中的焊球SB的产品寿命的观点来看，粘合层BND2的厚度T2没有特别的上限。例如，尽管图中未示出，但是作为本实施例的修改示例，存在未提供经受图4所示的弯曲处理的部分(一部分、弯曲部分或倾斜部分)的情况，并且图5所示的部分LIDp1的下表面LIDb1和部分LIDp2的下表面LIDb2相对于作为参考表面的布线衬底SUB1的上表面2t位于相同高度(换句话说，高度差G2为0)。此外，例如，作为本实施例的另一修改示例，图5所示的部分LIDp2的下表面LIDb2可以相对于部分LIDp1的下表面LIDb1，相对于作为参考表面的布线衬底SUB1的上表面2t设置在较高位置(换句话说，图4所示的部分LIDp3设置为高)。
然而，从图6所示的实线的测试截面可以看出，在厚度T2超过150μm之后，厚度T2逐渐增大。此外，考虑到当将图4所示的散热器LID粘附并且固定在布线衬底SUB1的上表面2t上时的工作容易性，优选地，粘附层BND2的厚度T2不是非常厚。例如，粘合层BND2的厚度T2优选地等于或小于从散热器LID的部分LIDp1到布线衬底SUB1的上表面2t的最短距离。换句话说，粘合层T2的厚度BND2优选地等于或小于布线衬底SUB1的上表面2t与半导体芯片CHP1之间的间隙G1、半导体芯片CHP1的厚度TCH1和粘合层BND1的厚度T1之和。
此外，与本实施例中一样，特别优选的是，从部分LIDp2的下表面LIDb2到布线衬底SUB1的上表面2t的最短距离小于从部分LIDp1的下表面LIDb1到布线衬底SUB1的上表面2t的最短距离。
此外，如图6所示，当粘合层BND2的厚度T2是厚度T1的5倍(250μm)时，温度循环负载的次数小于4000次循环(约3800次循环至4000次循环)。当温度循环负载的次数增加到这种程度时，如图4所示，设置在与半导体芯片CHP1交叠的区域中的焊球SB可以发生断裂。为了延长半导体器件PKG1的产品寿命，需要注意分别设置在与部分LIDp2和粘合层BND2交叠的区域中的焊球SB。从这个观点来看，图5所示的厚度T2的值优选地为厚度T1的值的5倍(250μm)或更小。因此，散热器LID可以稳定地粘附并且固定在布线衬底SUB1上，同时抑制对特别容易损坏的焊球的损坏。
<粘合材料的储能弹性模量与产品寿命之间的相关性的评估>
接下来，将描述构成粘合层BND2的整个粘合剂材料的储能模量。优选的是，当温度循环负载被施加到设置在交叠区域中的焊球SB时，能够通过粘合层BND2来缓和应力，以便减小在图4所示的部分LIDp2和粘合层BND2中生成的应力。如上所述，这种应力松弛特性可以通过增加粘合层BND2的厚度来改善，但优选的是，构成粘合层BND2的粘合材料也是柔软的(容易弹性变形)。本申请的发明人采用储能模量作为用于评估构成粘合层BND2的粘合材料的柔软度的指标。
储能模量是动态弹性模量的分量，并且是由存储在物体内部的物体上的外力和应变生成的能量的分量。扩散到物体外部的动态弹性模量的分量是损耗弹性模量。这时，拉伸模式下的储能模量被用作用以评估粘合层BND2对于温度循环负载的应力松弛特性的指标。
首先，作为用于测量的试件，制备由待测材料制成的条形试件。本发明人测量的试样宽度为10mm，长度为60mm，厚度为500μm。作为设备，使用动态粘弹性测量设备。在测量中，在试件的纵向方向上的一个端部被固定的状态下，保持另一端部的探针在试件的纵向方向上振动。在本研究中，振荡频率为1Hz。此外，每5摄氏度将测量时的环境温度从-65摄氏度升高到300摄氏度，并且在每个温度下进行测量，并且将0摄氏度下的储能模量用作评估指标。
首先，对于图6中实线所示的测试图的粘合剂，在0摄氏度下的储能模量为132MPa(兆帕)。另一方面，在图6中，虚线所示的测试部分的粘合剂在0摄氏度下的储能模量为11.1MPa。此外，虽然在图6中未示出，但是对于比图6所示的测试组中使用的粘合材料更硬的粘合材料，也测量储能模量。根据本申请的发明人进行的研究，已经发现，当0摄氏度下的储能模量等于或小于200MPa时，可以获取与图6中实线所示的测试图中获取的结果相同的结果。
除了图6所示的测试部分之外，使用3.89GPa(千兆帕斯卡)的材料作为在0摄氏度下具有极高储能模量的材料来评估产品寿命。已经证实，可以通过增加厚度T2来延长产品寿命，但是相对于图6中实线所示的测试部分，直到焊球SB发生破裂而施加的温度循环负载的次数为约70％(测量值69.4％)。因此，优选的是，构成图5所示的粘合层BND2的粘合材料在0摄氏度下的储能模量等于或小于200MPa。
此外，当使用图6中虚线所示的测试部分中使用的粘合材料作为图5所示的粘合层BND1的材料时，散热性能不足。然而，从应力松弛特性的观点来看，0摄氏度下的储能模量优选地为11.1MPa。因此，0摄氏度下的储能模量不受特别限制，只要它从散热性能的角度满足所需要的规范，并且如果它大于0Pa(Pascal)就足够了。
<布置在与半导体芯片交叠的区域中的焊球的破裂>
接下来，将描述图4所示的多个焊球SB中设置在与半导体芯片CHP1交叠的区域之中的焊球SB的破裂。如上所述，本申请的发明人关注设置在与用于将散热器LID接合并且固定到布线衬底SUB1的粘合层BND2交叠的区域中的焊球SB中发生的破裂，并且研究了如何抑制该破裂的生成。然而，即使当设置在除了上述与部分LIDp2和粘合层BND2交叠的区域之外的区域中的焊球SB发生断裂时，半导体器件PKG1的可靠性也会降低。特别地，当半导体芯片CHP1的线性膨胀系数与布线衬底SUB1的线性膨胀率之间的差异较大时，设置在与半导体芯片CHP1交叠的区域中的焊球SB可能发生断裂。
根据本申请的发明人的研究，已经发现，通过减小图4所示的布线衬底SUB1的芯绝缘层2CR的厚度和半导体芯片CHP1的厚度，可以抑制设置在与半导体芯片CHP1交叠的区域中的焊球SB的破裂。具体地，已经发现，图5所示的散热器LID的部分LIDp1的厚度TL1优选地大于图5所示的半导体芯片CHP1的厚度TCH1和图4所示的芯绝缘层2CR的厚度(上表面2Ct和下表面2Cb)。例如，在图4所示的实施例中，芯绝缘层2CR的厚度为410μm。因此，图5所示的散热器LID的部分LIDp1的厚度TL1(例如，500μm)大于图4所示的半导体芯片CHP1的厚度TCH1(例如，400μm)和芯绝缘层2CR的厚度。此外，从抑制布置在与半导体芯片CHP1交叠的区域中的焊球SB的破裂的观点来看，特别优选的是，芯绝缘层2CR的厚度大于半导体芯片CHP1的厚度TCH1。
如果上述条件满足，则设置在与半导体芯片CHP1交叠的区域以及与部分LIDp2和粘合层BND2交叠的区域中的焊球SB倾向于在设置在交叠区域中的焊球SB中发生破裂之前破裂(参见图4)。此外，对于布置在与半导体芯片CHP1交叠的区域中的焊球SB，通过上述对策，可以增加在发生断裂以前的温度循环负载的次数。因此，根据本实施例，可以延长半导体器件的整体产品寿命。
<散热器的形状的修改示例>
接下来，将描述图1所示的散热器LID的形状的修改示例。图7是示出具有散热器的半导体器件的上表面视图，该散热器是图1所示的散热器的修改示例。
图8是图7所示的半导体器件的下表面视图。由于图7所示的沿着线B-B的截面图与图4所示的截面图相同，因此图示被省略并且将根据需要参考图4进行描述。
图7和图8所示的半导体器件PKG2的散热器LID2与图1所示的散热器LID的不同之处在于，部分LIDp2没有形成在平面图中形成正方形的布线衬底SUB1的四个角周围。具体地，散热器LID2包括与半导体芯片CHP1交叠的部分LIDp1、以及设置在部分LIDp1周围并且经由粘合层BND2粘合地固定到布线衬底SUB1的上表面2t的四个部分LIDp2(参见图4)。
四个部分LIDp2中的每个部分沿着在平面图中形成四边形的部分LIDp1的每条边布置，并且彼此间隔开。此外，在图7所示的实施例中，散热器LID2包括设置在部分LIDp1与部分LIDp2之间并且经受弯曲的部分(一部分、弯曲部分、倾斜部分)LIDp3。此外，散热器LID2包括设置在部分LIDp1与部分LIDp3之间的部分LIDp4。如图4所示，部分LIDp4不与半导体芯片CHP1交叠，并且以布线衬底SUB1的上表面2t作为参考平面进行延伸以在与部分LIDp1相同的高度处连接部分LIDp1和部分LIDp3。
如上所述，在散热器LID2的情况下，可以如下表示，部分LIDp2未形成在布线衬底SUB1的四个角周围。也就是说，散热器LID2中包括的四个部分LIDp2中的每个部分在X方向和垂直于X方向的Y方向中的任何一个方向上延伸。在四个部分LIDp2的相应延伸上没有布置其他部分LIDp2。
尽管未示出，但是当部分LIDp2的外边缘的平面形状是四边形时，上述焊球SB(参见图4)的破裂可能发生在四边形的角附近。这是因为，应力往往集中在直角上。在本修改示例中，如图8所示，设置在布线衬底SUB1的四个角周围的焊球SB不与粘合层BND2交叠。因此，可以避免焊球SB中的应力集中，特别是可能发生断裂，可以增加直到发生断裂的温度循环负载的次数。也就是说，可以延长产品寿命。
<焊球阵列的修改示例>
接下来，将描述图2所示的焊球SB的布置的修改示例。图9是示出图2的修改示例的下表面视图。尽管图2示出了多个焊球SB的示例性布局，但是除了图2所示的实施例之外，焊球SB的布局还包括各种修改示例。例如，在图9所示的半导体器件PKG3中，焊球SB以相等间隔布置为矩阵，即所谓的全栅格(full-grid)布局。参考图1-图8描述的技术可以应用于如图9所示的全网格阵列的半导体器件PKG3。
尽管已经基于实施例具体描述了本发明人的发明，但是本发明不限于上述实施例，并且不用说，在不偏离其要点的情况下可以进行各种修改。

Claims (8)

1.一种半导体器件，包括：
布线衬底，具有上表面、与所述上表面相对的下表面、以及位于所述上表面与所述下表面之间的芯绝缘层；
半导体芯片，具有第一表面、多个突出电极，以及与所述第一表面相对的第二表面，所述半导体芯片经由所述多个突出电极被安装在所述布线衬底上，使得所述第一表面面向所述布线衬底的所述上表面；
多个焊球，形成在所述布线衬底的所述下表面上；以及
散热器，具有第一部分和第二部分，所述第一部分经由第一粘合层固定到所述半导体芯片的所述第二表面，所述第二部分位于所述第一部分周围并且经由第二粘合层固定到所述布线衬底，
其中在透视平面图中，所述多个焊球的一部分布置在与所述散热器的第二部分和所述第二粘合层中的每一者交叠的位置处，
其中所述第一粘合层和所述第二粘合层包括彼此相同种类的填料，并且
其中当从所述第一粘合剂与所述散热器的所述第一部分的接触表面到所述第一粘合剂与所述半导体芯片的所述第二表面的接触表面的最短距离被假定为第一厚度时，并且当从所述第二粘合剂与所述散热器的所述第二部分的接触表面到所述第二粘合剂与所述布线衬底的所述上表面的接触表面的最短距离被假定为第二厚度时，所述第二厚度大于所述第一厚度的两倍。
2.根据权利要求1所述的半导体器件，其中所述第二厚度小于或等于从所述散热器的所述第一部分到所述布线衬底的所述上表面的最短距离。
3.根据权利要求1所述的半导体器件，
其中所述散热器具有：
第一下表面，经由所述第一粘合层面向所述半导体芯片的所述第二表面；以及
第二下表面，经由所述第二粘合层面向所述布线衬底的所述上表面，并且
其中从所述散热器的所述第二下表面到所述布线衬底的所述上表面的最短距离，小于从所述散热器的所述第一下表面到所述布线衬底的所述上表面的最短距离。
4.根据权利要求3所述的半导体器件，其中所述第二厚度小于或等于所述第一厚度的五倍。
5.根据权利要求1所述的半导体器件，其中所述第一粘合层和所述第二粘合层中的每个粘合层包括铝填料。
6.根据权利要求1所述的半导体器件，其中所述第一粘合层和所述第二粘合层中的每个粘合层的储能模量大于0并且小于或等于200MPa。
7.根据权利要求1所述的半导体器件，
其中所述散热器的所述第一部分的厚度与所述散热器的所述第二部分的厚度彼此相同，并且
其中所述散热器的所述第一部分的所述厚度大于所述布线衬底的所述芯绝缘层的厚度，并且大于所述半导体芯片的厚度。
8.根据权利要求1所述的半导体器件，
其中在平面图中，所述布线衬底由四边形形状组成，并且
其中在平面图中，所述布线衬底的四条边中的每条边的长度大于或等于20mm。
CN202311200504.3A 2022-10-06 2023-09-18 半导体器件 Pending CN117855153A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022161628A JP2024055042A (ja) 2022-10-06 2022-10-06 半導体装置
JP2022-161628 2022-10-06

Publications (1)

Publication Number Publication Date
CN117855153A true CN117855153A (zh) 2024-04-09

Family

ID=90355136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311200504.3A Pending CN117855153A (zh) 2022-10-06 2023-09-18 半导体器件

Country Status (5)

Country Link
US (1) US20240120252A1 (zh)
JP (1) JP2024055042A (zh)
KR (1) KR20240048469A (zh)
CN (1) CN117855153A (zh)
DE (1) DE102023127110A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020004821A (ja) 2018-06-27 2020-01-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2022161628A (ja) 2021-04-09 2022-10-21 花王株式会社 表面処理組成物

Also Published As

Publication number Publication date
JP2024055042A (ja) 2024-04-18
US20240120252A1 (en) 2024-04-11
DE102023127110A1 (de) 2024-04-11
KR20240048469A (ko) 2024-04-15

Similar Documents

Publication Publication Date Title
US10438873B2 (en) Semiconductor chip package having heat dissipating structure
KR101489325B1 (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
JP5729468B2 (ja) 半導体装置
US6552430B1 (en) Ball grid array substrate with improved traces formed from copper based metal
JP7150461B2 (ja) 半導体装置
US11291146B2 (en) Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
US20060220207A1 (en) Stacked semiconductor package
US11784173B2 (en) Semiconductor device including a circuit for transmitting a signal
JP2007158279A (ja) 半導体装置及びそれを用いた電子制御装置
JP5214936B2 (ja) 半導体装置
KR100606295B1 (ko) 회로 모듈
KR20030096461A (ko) 고전압용 ｂｇａ 패키지와 그에 사용되는 히트 스프레더및 제조방법
US11101206B2 (en) Semiconductor device and electronic device
US11538734B2 (en) Power semiconductor package with highly reliable chip topside
CN117855153A (zh) 半导体器件
US10770375B2 (en) Semiconductor device
JP2010219554A (ja) 半導体装置及びそれを用いた電子制御装置
US8907482B2 (en) Integrated circuit package including wire bond and electrically conductive adhesive electrical connections
JP5777203B2 (ja) パワーモジュール
US20220406700A1 (en) Semiconductor device
JP5434306B2 (ja) 半導体装置及び半導体装置の製造方法
US20230066512A1 (en) Semiconductor device
JP2019050297A (ja) 半導体装置
JPH02244661A (ja) 半導体装置
JP2012222128A (ja) パワーモジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication