CN115732460A - 半导体器件 - Google Patents

Abstract

本公开涉及一种半导体器件。一种布线衬底包括：第一绝缘层；形成在第一绝缘层上的接地平面；第二绝缘层，形成在第一绝缘层上，使得接地平面被第二绝缘层覆盖；形成在第二绝缘层上的第一信号布线；第三绝缘层，形成在第二绝缘层上，使得第一信号布线被第三绝缘层覆盖；以及第二信号布线，形成在第三绝缘层上并且与第一信号布线电连接。第一信号布线布置在与散热板的部分重叠的区域中。第二信号布线未布置在该区域中。接地平面具有位于与第一信号布线重叠的位置处的开口部分。开口部分形成为沿着第一信号布线延伸。

Description

半导体器件

相关申请的交叉引用

于2021年8月31日提交的日本专利申请No.2021-140945的公开内容(包括说明书、附图和摘要)通过引用整体并入本文。

背景技术

本发明涉及一种半导体器件。

这里，公开了以下列出的技术。

[专利文献1]日本未审查专利申请公开No.2010-245439

[专利文献2]日本未审查专利申请公开No.2020-4821

在半导体芯片安装在布线衬底上的半导体器件中，存在覆盖半导体芯片的散热板(加固环(stiffener ring))接合到布线衬底的半导体器件(例如，参见专利文献1)。此外，专利文献2公开了一种半导体器件，其中盖子经由具有导电性的粘合层接合到布线衬底并且参考电势被供应到盖子。

发明内容

作为半导体器件的性能评价的指标，有信号传输的可靠性、信号传输速度的提高、产品尺寸的小型化、布线衬底的结构的简化等。例如，从减少设置在布线衬底中的布线层的数目的观点出发，将最上层中的布线层用作信号布线的布置空间是优选的。但是，在散热板与布线衬底接合的半导体器件的情况下，从避免因温度循环负荷引起的布线断线的风险的观点出发，不将信号布线布置在散热板所接合的区域的正下方是优选的。在这种情况下，需要通过多个布线层来铺设信号布线。然而，在一根信号布线形成在彼此不同的布线层中的这种结构的情况下，由于布线结构的不同，信号传输路径的阻抗可能不连续。

从本说明书和附图的描述中，其他目的和新颖性特征将变得很清楚。

根据一个实施例，一种半导体器件包括：具有第一表面的半导体芯片，第一表面上布置有第一电极，第一电极是第一信号的传输路径；具有面向半导体芯片的第一表面的第二表面的布线衬底；散热板，设置在布线衬底上，使得半导体芯片被散热板覆盖。这里，散热板具有：包括与半导体芯片重叠的部分的第一部分；以及布置在第一部分周围并且经由粘合层接合到布线衬底的第二部分。此外，布线衬底包括：第一绝缘层；形成在第一绝缘层上的第一导电图案，并且被供应有第一电势的第一导电图案；第二绝缘层，与第一导电图案接触并且形成在第一绝缘层上，使得第一导电图案被第二绝缘层覆盖；形成在第二绝缘层上的第一信号布线；第三绝缘层，与第一信号布线接触并且形成在第二绝缘层上，使得第一信号布线被第三绝缘层覆盖；形成在第三绝缘层上并且与第一信号布线和第一电极中的每一者电连接的第二信号布线；有机绝缘膜，与第二信号布线接触并且形成在第三绝缘层上，使得第二信号布线被有机绝缘膜覆盖。第一信号布线布置在与散热板的第二部分重叠的区域中，而第二信号布线未布置在与散热板的第二部分重叠的区域中。第一导电图案具有第一开口部分，该第一开口部分位于与第一信号布线重叠的位置处。另外，第一开口部分形成为沿着第一信号布线延伸。

根据上述一个实施例，能够提高半导体器件的性能。

附图说明

图1是示出根据一个实施例的包括半导体器件的电子设备的配置示例的说明性视图；

图2是示出图1所示的电子设备的电路的配置示例的说明性视图；

图3是图1所示的两个半导体器件中的一个半导体器件的上表面视图；

图4是图3所示的半导体器件的下表面视图；

图5是处于构成图3所示的半导体器件的散热板被去除的状态的平面视图；

图6是沿着图3所示的A-A线的截面视图；

图7是示出设置在图6所示的布线衬底中的信号布线的布局的示例的透视平面视图；

图8是沿着图7所示的B-B线的放大截面视图；

图9是沿着图7所示的C-C线的放大截面视图；

图10是示出关于图9的研究性示例的放大截面视图；

图11是示出关于图7的修改性示例的透视平面视图；

图12是沿着图11所示的D-D线的放大截面视图；

图13是沿着图11所示的E-E线的放大截面视图；

图14是示出关于图7的另一修改性示例的透视平面视图；

图15是沿着图14所示的F-F线的放大截面视图；

图16是沿着图14所示的G-G线的放大截面视图；

图17是示出关于图6的修改性示例的说明性视图；以及

图18是图17所示的接地平面与散热板之间的连接部分处的放大截面视图。

具体实施方式

(本申请中的表格、基本条款和使用说明)

在本申请中，为了方便起见，实施例的描述将根据需要划分为多个部分等，但除非另有明确说明，否则这些部分不是相互独立的，并且单个示例的每个部分(其中的一个部分是另一个部分的部分细节或一部分或全部，无论是在描述之前或之后等)都是修改性示例等。原则上省略类似部分的描述。此外，一个实施例中的每个组件都不是必需的，除非另有明确说明、理论上限于该数目、以及从上下文中明显地不是那样。

类似地，在实施例等的描述中，相对于材料、成分等的“X由A组成”等不排除除了A以外的其他元素，除非明确表明不是这种情况，并且从上下文中可以明显看出不是这种情况。例如，关于组成，其意味着“X包括A作为主要组分”等。例如，术语“硅构件”等不限于纯硅，不言而喻，它还包括含有SiGe(硅-锗)合金的构件、含有硅作为其主要组分的多元合金、其他添加剂等。此外，术语镀金、Cu层、镀镍等不仅包括纯组分，还包括含有金、Cu、镍等作为主要组分的构件，除非明确说明不是这种情况。

此外，对特定数值或数量的引用可以大于或小于该特定数值，除非另有明确说明、理论上仅限于该数目、以及从上下文来看明显地不是这种情况。

在实施例的附图中，相同或相似的部分由相同或相似的标号或附图标记表示，并且原则上不再赘述。

此外，在附图中，即使在截面中，在截面变得复杂时或在截面与间隙清楚地被区分时，也可以省略阴影等。在这方面，即使孔在平面中是封闭的，当从描述等中很清楚时，可以省略背景的轮廓。此外，可以添加阴影线或点图案来指示该区域不是空隙(即使其不是截面)，或者指示该区域的边界。

在以下描述中，可以使用术语接地平面(ground plane)或电源平面(powerplane)。接地平面和电源平面是与所谓的布线图案(wiring pattern)不同的大面积形状的导体图案。在大面积的导体图案中，被供应有参考电势的称为接地平面，被供应有电源电势的称为电源平面。

<电子设备>

首先，参考图1和图2，说明下面描述的本实施例的半导体器件的使用。图1是示出包括本实施例的半导体器件的电子设备的配置示例的说明性视图。此外，图2是示出图1所示的电子设备的电路的配置示例的说明性视图。顺便提及，为了明确表示半导体器件PKG1和半导体器件PKG2是电连接的，图1用实线示意性地示出了图2所示的信号传输路径SGP。

图1所示的电子设备(电子器件)EDV1具有布线衬底(母板、安装衬底)MB1以及安装在布线衬底MB1上的半导体器件PKG1和PKG2。半导体器件PKG1和半导体器件PKG2经由形成在布线衬底MB1中的信号传输路径SGP彼此电连接。通过信号传输路径SGP传输的信号包括从半导体器件PKG1输出的信号SGT和输入到半导体器件PKG1的信号SGR。此外，信号传输路径SGP包括信号SGT被传输到其上的信号传输路径SGPT和信号SGR被传输到其上的信号传输路径SGPR。

在图1所示的示例中，信号SGT从半导体器件PKG1输出并且输入到半导体器件PKG2。此外，信号SGR从半导体器件PKG2输出并且输入到半导体器件PKG1。然而，信号SGT的输出目的地和信号SGR的输出源不限于图1所示的示例，还有各种修改性示例。由于图1所示的半导体器件PKG1和半导体器件PKG2具有彼此相似的结构，下面将描述半导体器件PKG1作为典型示例。

如图2所示，电子设备EDV1具有多个信号传输路径SGP。信号传输路径SGP是例如以15Gbps(千兆位每秒)以上的传输速率传输信号的高速传输路径(高速信号传输路径)。顺便提及，当通过一个信号传输路径实现15Gbps的传输速率时，例如，流动通过信号传输路径SGP的电信号的频率需要为30GHz(千兆赫)或更高。此外，在本实施例中，将采用所谓的单端结构的传输路径来描述作为信号传输路径SGP的示例的高速传输路径，在高速传输路径中，不同信号被传输到多个信号传输路径SGP中的每个信号传输路径SGP。然而，下面描述的技术经由构成差分对的一对信号传输路径来传输一个信号，该技术也可以应用于差分系统的传输路径。稍后将描述与差分传输路径相对应的实施例作为修改性示例。

如图2所示，半导体器件PKG1的半导体芯片(半导体元件、电子元件)CHP1包括多个电极(电极端子)。半导体芯片CHP1的多个电极包括信号电极(信号电极端子)Tx，作为输出信号(传输信号)的信号SGT(参见图1)将被传输到信号电极Tx上。此外，半导体芯片CHP1的多个电极包括信号电极(信号电极端子)Rx，作为输入信号(接收信号)的信号SGR(参见图1)将被传输到信号电极Rx上。在下文中，有时将信号电极Sx作为信号电极Tx或信号电极Rx的总称进行说明。

在图2中，在设置在半导体器件PKG1中的多个信号传输路径SGP之中，典型地示出了两个输出信号传输路径SGPT和两个输入信号传输路径SGPR。然而，半导体器件PKG1中所包括的信号传输路径SGP的数目大于图2所示的信号传输路径的数目。

此外，半导体芯片CHP1的多个电极包括要被供应有参考电势(第一电势)VSS的电极(参考电势电极、第一电势电极)Vs、要被供应有电源电势(第二电势)VDD的电极(电源电势电极、第二电势电极)Vd。电极Vs构成参考电势供应路径VSP的一部分。电极Vd构成电源电势供应路径VDP的一部分。电源电势VDD将经由电极Vd被供应到半导体芯片CHP1(具体地，设置在半导体芯片CHP1中的电路)。此外，参考电势VSS将经由电极Vs被供应给半导体芯片CHP1(具体地，设置在半导体芯片CHP1中的电路)。设置在半导体芯片CHP1中的多个电路中的至少一部分通过由电源电势VDD与参考电势VSS之间的电势差生成的驱动电压来进行驱动。参考电势VSS例如是地电势(ground potential)。此外，电源电势VDD高于参考电势VSS。

<半导体器件>

图3是图1所示的两个半导体器件中的一个半导体器件的上表面视图。图4是图3所示的半导体器件的下表面视图。图5是处于构成图3所示的半导体器件的散热板被去除的状态的平面视图。此外，图6是沿着图3所示的A-A线的截面视图。

本实施例的半导体器件PKG1具有布线衬底SUB1和安装在布线衬底SUB1上的半导体芯片CHP1(参见图5)。此外，半导体器件PKG1具有设置在半导体芯片CHP1上的散热粘合片TIM、以及覆盖整个半导体芯片CHP1、整个散热粘合片TIM和布线衬底SUB1的一部分的散热板LID。

在像半导体器件PKG1那样高速地执行信号传输的半导体封装的情况下，半导体芯片CHP1的热值趋于随着功耗的增加而增加。另一方面，从使半导体芯片CHP1的操作稳定的观点来看，半导体芯片CHP1的温度不会过度升高是优选的。因此，将在半导体芯片CHP1中生成的热量有效地排放到外部是优选的。在半导体器件PKG1的情况下，由于半导体芯片CHP1经由散热粘合片TIM与散热板LID热连接，因此能够提高在半导体芯片CHP1中生成的热的发射特性。

如图6所示，散热板LID经由粘合层BND1接合(固定、粘合)到布线衬底SUB1。散热板LID包括与半导体芯片CHP1重叠的部分(中央部分)LIDp1、以及布置在部分LIDp1周围并且经由粘合层BND1接合到布线衬底SUB1的部分(外围部分)LIDp2。通过将散热板LID不仅接合到半导体芯片CHP1，并且还与接合到布线衬底SUB1，能够牢固地固定散热板LID。部分(外围部分)LIDp2被定义为在布线衬底SUB1的厚度方向(图6所示的Z方向)上与粘合层BND1重叠的部分。部分LIDp2包括粘附到粘合层BND1的粘附表面LIDb。

布线衬底SUB1具有其上安装有半导体芯片CHP1的上表面(表面、主表面、芯片安装表面)2t、与上表面2t相对的下表面(表面、主表面、安装表面)2b。此外，布线衬底SUB1具有与上表面2t(参见图3)和下表面2b(参见图4)的相应外缘连续的多个侧表面2s。对于本实施例，布线衬底SUB1的上表面2t(参见图3)和布线衬底SUB1的下表面2b(参见图4)中的每个表面由正方形(矩形)形状构成。上表面2t是面向半导体芯片CHP1的前表面3t的芯片安装表面。

布线衬底SUB1具有多个布线层(在图6所示的示例中为6层)WL1、WL2、WL3、WL4、WL5和WL6，该布线层用于将上表面2t(其是芯片安装表面)的端子(焊盘2PD)和下表面2b(其是安装表面)的端子(焊盘2LD)电连接。每个布线层位于上表面2t与下表面2b之间。每个布线层具有诸如布线的导体图案，该导体图案是用于提供电子信号或电力的路径。此外，绝缘层2e设置在布线层之间。布线层经由作为穿过绝缘层2e的层间导电路径的过孔布线(viawiring)2v或经由通孔布线(through-hole wiring)2THW彼此电连接。在本实施例中，其中具有六个布线层的布线衬底被例示为布线衬底SUB1的示例，但是设置在布线衬底SUB1中的布线层的数目不限于六层。例如，具有五层以下或七层以上布线层的布线衬底可以用作修改性示例。

此外，在多个布线层之中，布置在最上层的布线层WL1被有机绝缘膜SR1覆盖。在有机绝缘膜SR1中设置有开口部分，并且设置在布线层2PD中的多个焊盘WL1在该开口部分处从有机绝缘膜SR1暴露。此外，在多个布线层之中，多个焊盘2LD设置在被布置在最下层的布线层WL6中。布线层WL6被有机绝缘膜SR2覆盖。有机绝缘膜SR1和有机绝缘膜SR2中的每个有机绝缘膜是阻焊膜(resist film)。设置在布线层WL1中的多个焊盘2PD和设置在布线层WL6中的多个焊盘2LD经由形成在相应布线层上的导体图案(布线2d或大面积导体图案2CP)彼此电连接，该相应布线层分别设置在布线衬底SUB1、过孔布线2v、通孔布线2THW中。

布线2d、焊盘2PD、过孔布线2v、过孔焊盘2vL(参见稍后描述的图7)、通孔焊盘THL(参见稍后描述的图7)、通孔布线2THW、焊盘2LD和导体图案2CP中的每一者例如由铜或包括铜作为主要组分的金属材料制成。

此外，例如通过使用积层法(build-up method)，在由以树脂浸渍玻璃纤维的半固化片(prepreg)制成的绝缘层(芯材、芯绝缘层)2CR的上表面2Ct和下表面2Cb中的每个表面上堆叠(层叠)多个布线层来形成布线沉底SUB1。另外，布线层2CR的上表面2Ct上的布线层WL3和布线层2CR的下表面2Cb上的布线层WL4经由多个通孔布线2THW彼此电连接，该多个通孔布线2THW嵌入在多个通孔中，该多个通孔被设置成贯穿绝缘层2CR从上表面2Ct和下表面2Cb中的一个到另一个。

在图6所示的示例中，布线衬底SUB1表示其中在作为芯材的绝缘层2CR的上表面2Ct和绝缘层2CR的下表面2Cb的两侧上堆叠有多个布线层的布线衬底。然而，作为关于图6的修改性示例，可以使用所谓的无芯衬底，该无芯衬底不具有由诸如半固化片材料的硬质材料构成的绝缘层2CR，并且是通过将绝缘层2e和诸如布线2d的导电图案依次堆叠(层叠)而形成的。在使用无芯衬底使，不形成通孔布线2THW，并且每个布线层经由过孔布线2v彼此电连接。

此外，在图6所示的示例中，焊料球(焊料材料、外部端子、电极、外部电极)SB与多个焊盘2LD中的每个焊盘2LD连接。焊料球SB是在将半导体器件PKG1安装在母板(未示出)上时，用于将母板(未示出)的多个端子与多个焊盘2LD电连接的导电部件。每个焊料球SB例如是含有铅(Pb)的Sn-Pb焊料材料、或实质上不含有铅(Pb)的焊料材料，即，所谓的无铅焊料(无Pb焊料)。例如，无铅焊料的示例是仅锡(Sn)、锡-铋(Sn-Bi)、锡-铜-银(Sn-Cu-Ag)、锡-铜(Sn-Cu)等。在此，无铅焊料是指在其中铅(Pb)的含量为0.1wt％更低的焊料，并且该含量被确定为RoHS(有害物质限制)指令的标准。

此外，如图4所示，多个焊料球SB布置成矩阵(阵列状、矩阵状)。尽管图4中未示出，但是多个焊料球SB连接至的多个焊盘2LD(参见图6)也布置成矩阵。因此，其中多个外部端子(焊料球SB、焊盘2LD)在布线衬底SUB1的安装表面上布置成矩阵的半导体器件被称为面阵列型半导体器件。在面阵列型半导体器件的情况下，由于能够将布线衬底SUB1的安装表面(下表面2b)用作外部端子的布置空间，所以能够抑制半导体器件的安装表面积的增大，即使外部端子的数目增加。换言之，可以安装其中外部端子的数目根据功能的增加和高集成度而增加的半导体器件，而不增加安装空间。

此外，半导体器件PKG1包括安装在布线衬底SUB1上的半导体芯片CHP1。如图6所示，半导体芯片CHP1具有其上布置有多个突出电极3BP的前表面(主表面、上表面)3t、以及与前表面3t相对的后表面(主表面、下表面)3b。半导体芯片CHP1具有与前表面3t和后表面3b中的每个表面交叉(intersect)的多个侧表面3s。如图5所示，半导体芯片CHP1在平面视图中具有比布线衬底SUB1更小的平面面积的正方形(长方形)形状。在图5所示的示例中，半导体芯片CHP1安装在布线衬底SUB1的上表面2t的中央部分中，并且半导体芯片CHP1的四个侧表面3s分别沿着布线衬底SUB1的四个侧表面2s延伸。

此外，在半导体芯片CHP1的前表面3t上形成有多个电极(焊盘、电极焊盘、接合焊盘)3PD。在图6所示的示例中，半导体芯片CHP1以这样的状态安装在布线衬底SUB1上，使得前表面3t面对布线衬底SUB1的上表面2t。这种安装方法称为面朝下安装方法或倒装芯片连接方法。

虽未示出，但在半导体芯片CHP1的主表面(具体地，设置在作为半导体芯片CHP1的基底材料(base material)的半导体衬底的元件形成表面上的半导体元件形成区域)上形成有多个半导体元件(电路元件)。多个电极3PD分别经由形成在设置在半导体芯片CHP1内部(具体地，在前表面3t与未示出的半导体元件形成区域之间)的布线层中的布线(未示出)与多个半导体元件电连接。

半导体芯片CHP1(具体地，半导体芯片CHP1的基底材料)例如由硅(Si)制成。另外，在前表面3t上形成有覆盖半导体芯片CHP1的基底材料和布线的绝缘膜，并且多个电极3PD中的每个电极3PD的一部分从形成在钝化膜中的开口部分处从钝化膜暴露。另外，多个电极3PD中的每个电极3PD由金属制成，并且在本实施例中，例如由铝(Al)制成。

此外，如图6所示，突出电极3BP与多个电极3PD中的每个电极3PD连接，半导体芯片CHP1的多个电极3PD、布线衬底SUB1的多个焊盘2PD通过多个突出电极3BP分别电连接。突出电极(凸块电极)3BP是形成为在半导体芯片CHP1(导电部件)的前表面3t上突出的金属部件。在本实施例中，突出电极3BP具有如下结构，在该结构中在电极3PD上形成有例如由铜制成的柱状电极，并且在柱状电极的前端上层叠有焊料材料。作为层叠在柱状电极的前端上的焊料材料，与上述焊料球SB类似，可以使用含有铅的焊料材料或无铅焊料。

当将半导体芯片CHP1安装到布线衬底SUB1时，预先在多个焊盘2PD上形成与焊料接合性良好的接合材料(例如，基底金属膜或焊膏)。通过在使柱状电极端部处的焊料材料与焊盘2PD上的接合材料接触的同时执行热处理(回流处理)，焊料被一体化，突出电极3BP被形成。另外，作为本实施例的修改性示例，通过下层金属膜在电极3PD上形成由镍(Ni)制成的柱状电极或微焊料球，也可以使用所谓的焊料凸块作为突出电极3BP。

此外，在半导体芯片CHP1与布线衬底SUB1之间，如图6所示，设置有底部填充树脂(绝缘树脂)UF。底部填充树脂UF设置成使前表面3t的上表面2t与半导体芯片CHP1的布线衬底SUB1之间的空间封闭。多个突出电极3BP中的每个突出电极3BP被底部填充树脂UF密封。此外，底部填充树脂UF由绝缘(非导电)材料(例如，树脂材料)制成，被设置为密封半导体芯片CHP1和布线衬底SUB1的电连接部分(多个突出电极3BP的接合部)。因此，通过用底部填充树脂UF覆盖多个突出电极3BP与多个焊盘2PD之间的接合部，可以减轻在半导体芯片CHP1和布线衬底SUB1的电连接部分中出现的应力。另外，能够减轻在多个电极3PD与半导体芯片CHP1的多个突出电极3BP之间的接合部处出现的应力。此外，还可以保护形成半导体芯片CHP1(电路元件)的半导体器件的主表面。

此外，在半导体芯片CHP1的后表面3b上，设置有散热板(盖、散热器、散热部件)LID。散热板LID，是例如，热导率比布线衬底SUB1更高并且具有将半导体芯片CHP1中生成的热量排出到外部的功能的金属板。此外，散热板LID经由散热粘合片TIM热连接到半导体芯片CHP1。散热粘合片TIM与半导体芯片CHP1和散热板LID中的每一者接触。

<信号布线的布局>

接着，将描述本实施例的半导体器件PKG1的布线衬底SUB1的信号布线的布局。半导体器件PKG1包括多个信号传输路径，并且下面将采用多个信号传输路径中的一个信号传输路径进行描述。图7是示出设置在图6所示的布线衬底中的信号布线的布局的一个示例的透视平面视图。图8是沿着图7所示的B-B线的放大截面视图。图9是沿着图7所示的C-C线的放大截面视图。图10是示出关于图9的研究性示例的放大截面视图。在图7中，为了便于观察形成在布线层WL1中的信号布线SGW1、形成在布线层WL2中的信号布线SGW2、以及形成在布线层WL3中的接地平面GP1之间的相应平面位置关系，这是一个透视平面视图，没有示出图案和绝缘层，而示出了前述的信号线SGW1、SGW2、形成在布线层WL3中的通孔焊盘THL和接地平面GP1。在透视平面视图中，图7中由双点划线所示的区域R1是与图6所示的散热板LID的部分LIDp2重叠的区域。顺便提及，参考随后描述的图11，参考图14，还示出了图18中的区域R1，这些也同样表示在透视平面视图中与散热板LID的部分LIDp2重叠的区域。

在本实施例的说明中，可以使用在透明平面视图中“A”与“B”重叠的表述。这表示“A”与“B”在图6所示的Z方向上重叠。因此，可以将透视平面视图中的“A”与“B”重叠的表述替换为在布线衬底SUB1的厚度方向上“A”与“B”重叠的表述。在这种情况下，布线衬底SUB1的厚度方向是指从图6所示的上表面2t和下表面2b中的一个朝向另一个的方向(即，图6所示的Z方向)。

对于布线衬底SUB1，信号布线SGW(信号布线SGW1)的一部分在布线层WL1中布线。然而，在布线层WL1中，与散热板LID的部分LIDp2重叠的区域(图7中的区域R1)，未设置信号布线SGW。其原因中的一个如下。如参考图6所述，散热板LID的部分LIDp2是与粘合层BND1重叠的部分。在布线层WL1中，有机绝缘膜SR1插入在(介于)粘合层BND1与布线层WL1之间。当通过使用半导体器件PKG1提供重复的热循环负载时，由该负载引起的应力可能导致在有机绝缘膜SR1的、插入在粘合层BND1与布线层WL1之间的部分中产生裂纹。如果细长的布线图案布置在有机绝缘膜SR1的裂纹生成点处，则存在布线图案的一部分被破坏的可能性。另一方面，如果诸如接地平面的大面积的导体图案设置在有机绝缘膜SR1的裂纹生成点处，则大面积的导体图案几乎不会因裂纹而受损。因此，如本实施例中那样，在与散热板LID的部分LIDp2重叠的区域R1中没有设置信号布线SGW1的情况下，即使在上述的有机绝缘膜SR1中产生裂纹，也能够防止信号布线SGW1受损。

不将信号布线SGW1放置在与散热板LID的部分LIDp2重叠的区域中是优选地，但从防止信号布线SGW1由于裂纹而损坏的方面来看，试图增加由一个半导体器件PKG1提供的信号传输路径的数目，信号布线SGW需要被布线到靠近布线衬底SUB1的外围的区域。如图4所示，作为半导体器件PKG1的外部端子的焊料球SB的布置越靠近外围越多。因此，在本实施例中，通过将信号布线SGW2放置在布线层WL2中，并且将布线层WL1的信号布线SGW1和布线层WL2的信号布线SGW2电连接，实现了其中信号传输路径通往布线衬底SUB1的外围部分附近的结构。

这里，设置在布线层WL1上的信号布线SGW1和设置在布线层WL2上的信号布线SGW2的布线结构彼此不同。例如，如图8所示，信号布线SGW1在布线衬底SUB1的厚度方向上设置在布线层WL1上，接地平面设置在信号布线SGW1的一侧上，它由所谓的微带线结构构成。另一方面，像作为研究性示例的图10所示的布线衬底SUBc那样，设置在布线层WL2中的信号布线SGW2也可以是所谓带状线结构，其中接地平面GP1或接地平面GP3在布线衬底SUBc的厚度方向上设置在信号布线SGW2的两侧。在比较微带线结构和带状线结构时，由于带状线结构中发生更多的电容耦合，信号传输路径的特性阻抗很可能较低。例如，如果形成在布线层WL1中的信号布线SGW1的特性阻抗为100Ω，则形成在图10所示的布线层WL2中的信号布线SGW2的特性阻抗变为大约80Ω。当特性阻抗在同一信号传输路径中具有不同部分时，由于反射发生在特性阻抗的不连续处，因此信号传输效率会降低。

如上所述，为了抑制信号的反射，需要减小布线层WL1的信号布线SGW1与布线层WL2的信号布线SGW2之间的特性阻抗差异。如图9所示，在本实施例的情况下，在设置在布线层WL2的信号布线SGW附近的布线层WL3的导电图案(例如，接地平面GP1)中，开口部分GPH1沿着布线层WL2的信号布线SGW2的延伸方向形成。通过形成上述开口部分GPH1，能够降低关于布线层WL2的电容耦合，因此，能够降低布线层WL1的信号布线SGW1与布线层WL2的信号布线SGW2之间的特性阻抗差异。

尽管未示出，例如，形成在图10所示的布线层WL1上的接地平面GP3，即使在形成布线层WL2的信号布线SGW2的延伸方向的开口部分的情况下，也能够降低布线层WL2的信号布线SGW2的特性阻抗。然而，对于该方法，当信号布线SGW的数目增加时，由于形成在布线层WL1上的接地平面GP3的一部分有可能变成细长图案，因此有机绝缘膜SR1中产生如上所述的裂纹，接地平面GP3的细长部分可能会被损坏。本实施例还优选地在于可以防止形成在互连层WL1的区域R1中的接地平面GP3被损坏。

图7到图9所示的布线衬底SUB1的布线结构可以表示如下。布线衬底SUB1包括绝缘层2e1(参见图8、图9)、形成在绝缘层2e1上以及被供应有第一电势(在本实施例中为参考电势VSS)的接地平面(导体图案)GP1。此外，布线衬底SUB1与接地平面GP1接触，并且包括绝缘层2e2(参见图8和图9)和信号布线SGW2，绝缘层2e2形成在绝缘层2e1上以覆盖接地平面GP1，信号布线SGW2形成在绝缘层2e2上。此外，布线衬底SUB1与信号布线SGW2接触，并且包括绝缘层2e3(参见图8和图9)和有机绝缘膜SR1(参见图8和图9)，绝缘层2e3形成在绝缘层2e2上以覆盖信号布线SGW2，信号布线SGW1与信号布线SGW2和信号电极Sx1(参见图7)中的每一者电连接，有机绝缘膜SR1与信号布线SGW1接触并且形成在绝缘层2e3上以覆盖信号布线SGW1。如图7示意性所示，信号SG1将被传输到信号电极Sx1上。信号布线SGW1和信号布线SGW2中的每个信号布线构成信号SG1的传输路径。信号布线SGW2布置在与散热板LID(参见图6)的部分LIDp2(参见图6)重叠的区域(region)(面积(area))R1中，而信号布线SGW1未布置在与散热板LID的部分LIDp2重叠的区域(region)(面积(area))R1中。在透视平面视图中，接地平面GP1具有开口部分GPH1，开口部分GPH1位于与信号布线SGW2重叠的位置处。开口部分GPH1形成为沿着信号布线SGW2的延伸方向延伸。也就是说，开口部分GPH1形成为沿着信号布线SGW2延伸。

顺便提及，在图7中，示出了信号布线SGW2和连接到信号布线SGW2的整个过孔焊盘2vL与开口部分GPH1重叠的示例。换言之，在图7所示的示例中，在透视平面视图中，整个信号布线路径SGW2位于开口部分GPH1内。作为对图7的修改性示例，信号布线SGW2的一部分可以不与开口部分GPH1重叠。例如，信号布线SGW2的大部分与开口部分GPH1重叠，但由于布线层WL3中的布线布局的方便，有时信号布线SGW2的一部分不与开口部分GPH1重叠。然而，从使整个信号布线SGW2的特性阻抗匹配的观点来看，如图7所示，优选地，信号布线SGW2的整体与开口部分GPH1重叠。

<布线结构的优选实施例>

以下，说明图7至图9所示的信号布线SGW的优选实施例。首先，在图7所示的示例中，信号布线SGW2的布线宽度LW2比信号布线SGW1的布线宽度LW1更窄。从通过降低信号布线SGW的断线的风险来提高信号传输的可靠性的观点出发，信号布线SGW2的布线宽度LW2和信号布线SGW1的布线宽度LW1优选地为30μm或更大。然而，设置在布线层WL2中的信号布线SGW2，特性阻抗很可能是如上所述的低值。因此，信号布线SGW2的布线宽度LW2，优选地在能够确保信号传输的可靠性的范围内尽可能地变窄。因此，例如，在图7所示的示例中，布线宽度LW2为30μm。另一方面，如果信号布线SGW1的布线宽度LW1比30μm更宽，则断线的风险进一步降低。此外，当布线宽度LW1大于布线宽度LW2时，信号布线SGW1的特性阻抗与信号布线SGW2的特性阻抗之间的差异减小。

然而，信号布线SGW1的布线宽度LW1被确定为与信号传输路径的设计特性阻抗的值相匹配。例如，如果设计的特性阻抗为100Ω，则信号布线SGW1的布线宽度LW1被确定为使得特性阻抗变为100Ω的值。如果上述值为30μm，则布线宽度LW1和布线宽度LW2被设置为30μm。另一方面，在特性阻抗变为100Ω的布线宽度LW1的值大于30μm(例如，31μm或32μm)的情况下，通过将布线宽度LW2的值设置为30μm(小于布线宽度LW1)，能够使信号布线SGW2的特性阻抗接近100Ω。

顺便提及，从通过降低断线风险等来提高信号传输的可靠性的观点来看，优选的布线宽度的下限为30μm。然而，布线宽度的下限可以根据布线衬底SUB1的配置材料和尺寸而变化。因此，布线宽度LW2的值不限于30μm。

此外，在图7所示的示例中，信号布线SGW2的布线长度LL2小于信号布线SGW1的布线长度LL1。如上所述，从防止损坏信号布线SGW1的观点来看，不可能将信号布线SGW1放置在区域R1中。因此，信号布线SGW2至少设置在区域R1中。另一方面，即使信号布线SGW2设置在区域R1以外，也不会产生断线风险等，因此作为修改性示例，信号布线SGW1的布线长度LL2也可以比信号布线SGW2的布线长度LL1更长。

然而，当信号布线SGW2的长度增加时，设置在布线层WL2中的导体图案(例如，接地平面和电源平面)的布置空间(参见图9)变窄。因此，从有效利用布线层WL1的观点出发，优选地，信号布线SGW1的布线长度LL1大于信号布线SGW2的布线长度LL2。

布线长度LL2定义如下。也就是说，信号布线SGW2的两个端部分别与过孔焊盘2vL连接。布线长度LL2是从信号布线SGW2的一个端部与过孔焊盘2vL中的一个之间的边界到信号布线SGW2的另一端部与过孔焊盘2vL中的另一个之间的边界的路径距离。例如，如果信号布线SGW2不是直的而是弯曲的，则定义为路径距离的布线长度LL2将比直线更长。

类似地，布线长度LL1定义如下。也就是说，信号布线SGW1的一个端部与过孔焊盘2vL连接，并且信号布线SGW1的另一端部与图6所示的焊盘2PD连接。布线长度LL1是从信号布线SGW1的一个端部与过孔焊盘2vL之间的边界到信号布线SGW1的另一端部与焊盘2PD之间的边界的路径距离。例如，如果信号布线SGW1不是直的而是弯曲的，则定义为路径距离的布线长度LL1将比直线更长。

此外，在图9所示的示例中，布线衬底SUB1形成在绝缘层2e3上，并且还包括与接地平面(导体图案)GP1电连接的接地平面(导体图案)GP3。接地平面GP3布置在与散热板LID(参见图6)的部分LIDp2重叠的区域R1(参见图7)中。信号布线SGW2与接地平面GP1重叠。通过在信号布线SGW2的顶部上设置接地平面GP3，能够抑制在信号布线SGW2中流动的信号电流在布线衬底SUB1上方扩散时生成的电磁波。

此外，在图9所示的示例中，布线衬底SUB1形成在绝缘层2e2上，并且还包括与接地平面(导体图案)GP1电连接的接地平面(导体图案)GP2。在布线层WL2中，接地平面GP2与信号布线SGW2间隔开，并且被设置成夹着信号布线SGW2。例如，通过以夹着信号布线SGW2的方式放置接地平面GP2，即使布线层WL2中的多个信号传输路径被密集地布置，也能够抑制信号传输路径之间的串扰噪声的生成。

类似地，在图8所示的示例的情况下，布线衬底SUB1形成在绝缘层2e3上，并且还包括与接地平面(导体图案)GP1电连接的接地平面(导体图案)GP3。在布线层WL1中，接地平面GP3与信号布线SGW1间隔开，并且被设置成夹着信号布线SGW1。例如，通过以夹着信号布线SGW1的方式放置接地平面GP3，即使布线层WL1中的多个信号传输路径被密集地布置，也能够抑制信号传输路径之间的串扰噪声的生成。

<相邻信号布线的关系>

接下来，将参考图11至图13描述在同一布线层中设置有多个信号布线的示例。图11是示出关于图7的修改性示例的透视平面视图。图12是沿着图11所示的D-D线的放大截面。图13是沿着图11所示的E-E线的放大截面视图。在图11中，类似于图7，信号布线SGW、形成在布线层WL3上的接地平面GP1、以及形成在布线层WL3上的通孔焊盘THL，其他导体图案和绝缘层未示出。

布置在图6所示的半导体芯片CHP1的前表面3t上的多个电极3PD还包括信号电极Sx2，信号电极Sx2是如图11所示的信号SG2的传输路径。如图11-图13所示，布线衬底SUB1还包括形成在绝缘层2e2上并且与信号布线SGW2相邻进行布置的信号布线SGW3、以及形成在绝缘层2e3上并且电连接到信号布线SGW3和信号电极Sx2中的每一者的信号布线SGW4。信号布线SGW3和信号布线SGW4中的每个信号布线构成信号SG2的传输路径。信号布线SGW3布置在与散热板LID(参见图6)的部分LIDp2重叠的区域R1(参见图6)中，而信号布线SGW4未布置在与散热板LID的部分LIDp2重叠的区域R1中。接地平面GP1具有开口部分GPH2，开口部分GPH2在透视平面视图中位于与信号布线SGW3重叠的位置处。开口部分GPH2形成为沿着信号布线SGW3的延伸方向延伸。也就是说，开口部分GPH2形成为沿着信号布线SGW3延伸。

在图11所示的实施例中，信号SG1和信号SG2是相互独立的不同信号。因此，在包括信号布线SGW2的信号传输路径中，需要降低包括信号布线SGW3的信号传输路径之间的串扰噪声。为了降低信号布线SGW2与信号布线SGW3之间的串扰噪声，如图11所示，优选地，接地平面GP1的一部分插入在(介于)开口部分GPH1与开口部分GPH2之间。此外，如图13所示，在布线层WL2中，优选地，接地平面GP2的一部分插入在(介于)信号布线SGW2与信号布线SGW3之间。接地平面GP1和接地平面GP2中的每个接地平面用作(充当)屏蔽件以抑制电磁波的扩散。

类似地，为了降低布线层WL1中信号布线SGW1与信号布线SGW4之间的串扰噪声，如图12所示，优选地，接地平面GP3的一部分插入在(介于)信号布线SGW1与信号布线SGW4之间。接地平面GP3和接地平面GP2中的每个接地平面用作(充当)屏蔽件以抑制电磁波的扩散。

尽管未示出，但作为关于图11的修改性示例，开口部分GPH1和GPH2可以在远离信号布线SGW的位置处彼此连接。然而，从防止串扰噪声的观点来看，理想情况下，如图11所示，特别优选地，开口部分GPH1和开口部分GPH2经由接地平面GP1的一部分彼此分隔开。

另外，类似于参考图7描述的信号布线SGW2与开口部分GPH1之间的位置关系，作为图11的修改性示例，信号布线SGW3的一部分可以不与开口部分GPH2重叠。然而，从使整个信号布线SGW1以及整个信号布线SGW3的特性阻抗匹配的观点来看，如图11所示，优选地，信号布线SGW2的整体与开口部分GPH1重叠，并且信号布线SGW3的整体与开口部分GPH2重叠。也就是说，优选地，信号布线SGW2的整体在俯视透视图中位于开口部分GPH1内，并且信号布线SGW3的整体在俯视透视图中位于开口部分GPH2内。

<构成差分对的信号布线的示例>

接下来，将参考图14至图16描述应用于构成差分对的信号布线的示例。图14是示出关于图7的另一修改性示例的透视平面视图。图15是沿着图14所示的F-F线的放大截面视图。图16是沿着图14所示的G-G线的放大截面视图。在图14中，类似于图7，信号布线SGW、形成在布线层WL3上的接地平面GP1、以及形成在布线层WL3上的通孔焊盘THL，除此之外，其他导体图案和绝缘层未示出。除了下面描述的差异，图14所示的半导体器件PKG2与图7所示的半导体器件PKG1是相同的。

布置在图6所示的半导体芯片CHP1的前表面3t上的多个电极3PD还包括信号电极Sx3，信号电极Sx3是如图14所示的信号SG3的传输路径。信号SG1的传输路径和信号SG3的传输路径构成差分对。换言之，信号SG1和信号SG3构成差动信号。

如图14至图16所示，布线衬底SUB1形成在绝缘层2e2上，并且还包括与信号布线SGW2相邻进行布置的信号布线SGW5、以及形成在绝缘层2e3上并且电连接到信号布线SGW5和信号电极Sx3中的每一者的信号布线SGW6。信号布线SGW5和信号布线SGW6中的每个信号布线构成信号SG3的传输路径。信号布线SGW5布置在与散热板LID(参见图6)的部分LIDp2重叠的区域R1(参见图6)中，而信号布线SGW6未布置在与散热板LID的部分LIDp2重叠的区域R1中。在透视平面视图中，接地平面GP1的开口部分GPH1形成在与信号布线SGW2和信号布线SGW5中的每个信号布线重叠的位置处，并且形成为沿着信号布线SGW2和信号布线SGW5的延伸方向延伸。顺便提及，由于信号布线SGW2和信号布线SGW5构成差分对，因此这两者在彼此相邻的相同方向上延伸。

如图15所示，当信号布线SGW1和信号布线SGW6构成差分对时，接地平面GP3未布置在信号布线SGW1与信号布线SGW6之间。类似地，如图16所示，当信号布线SGW2和信号布线SGW5构成差分对时，接地平面GP2未布置在信号布线SGW2与信号布线SGW5之间。在这种情况下，在布线层WL3中，不需要在透视平面视图中与信号布线SGW2重叠的位置和在透视平面视图中与信号布线SGW5重叠的位置中的每个位置处设置独立的开口。也就是说，优选地，一个开口部分GPH1被形成为与信号布线SGW2和信号布线SGW5中的每个信号布线重叠。

尽管未示出，但当设置有多个差分对作为信号传输路径时，类似于参考图11至图13描述的示例，接地平面GP3(参见图12)和接地平面GP2(参见图13)的一部分插入在(介于)相邻差分对之间。优选地为每个差分对形成有图14所示的开口部分GPH1。

另外，类似于参考图7说明的信号布线SGW2与开口部分GPH1之间的位置关系，作为图14的修改性示例，信号布线SGW5的一部分可以不与开口部分GPH1重叠。然而，从使整个信号布线SGW1以及信号布线SGW5的特性阻抗匹配的观点来看，如图14所示，优选地，信号布线SGW1和整个信号布线SGW5优选地与开口部分GPH1重叠。换言之，在透视平面视图中，信号布线SGW5的整体优选地位于开口部分GPH1内。

<使用散热板作为屏蔽件的修改性示例>

接着，作为图6所示的半导体器件PKG1和半导体器件PKG2的修改性示例，下面将描述利用散热板LID作为电磁波屏蔽件的修改性示例。图17是示出关于图6的修改性示例的说明性视图。图18是图17所示的接地平面与散热板之间的连接部分处的放大截面视图。

构成图17所示的半导体器件PKG3的布线衬底SUB3包括图9和图13所示的布线衬底SUB1，并且类似于图16所示的布线衬底SUB2，具有形成在绝缘层2e3上并且电连接到接地平面GP1的接地平面GP3。接地平面GP3布置在与散热板LID的部分LIDp2重叠的区域R1中(参见图18)。信号布线SGW2与接地平面GP3重叠。这点类似于参考图9描述的布线衬底SUB1。

在布线衬底SUB3的情况下，散热板LID由金属制成，并且散热板LID通过具有导电性的粘合层BND2电连接到接地平面(导体图案)GP3。具体地，如图18所示，在与散热板LID的部分LIDp2重叠的区域R1中，开口部分SRH1形成在有机绝缘膜SR1中。粘合层BND2例如是所谓的导电树脂，在该导电树脂中大量导电颗粒混合在焊料或热固性树脂中。在形成在有机绝缘层SR1中的开口部分SRH1中，粘合层BND2与接地平面GP3接合。另外，粘合层BND2与散热板LID的部分LIDp2接合。

在半导体器件PKG3的情况下，通过将散热板LID和接地平面GP3彼此电连接，向散热板LID供应固定电势(例如，参考电势)。在这种情况下，散热板LID起到电磁波屏蔽件的作用，以抑制在布线衬底SUB3的布线路径中生成的电磁波以避免其扩散到半导体器件PKG3的上方。

本修改性示例对于并入需要高性能的电磁噪声降低的电子设备(诸如无线电通信模块)中的半导体设备特别有用。

图18所示的开口部分SRH1可以形成在图5所示的区域R1中的至少一个位置中。然而，从使供应到散热板LID的电势稳定的观点来看，优选地，开口部分SRH1形成在区域R1中的多个位置处。特别优选地，开口部分SRH1具有沿着区域R1的形状的框状。

除了上述不同之外，图17和图18所示的半导体器件PKG3与上述半导体器件PKG1和半导体器件PKG2相同。因此，省略重复的描述。

在上述实施例和上述修改性示例的描述中，接地平面GP1、接地平面GP2和接地平面GP3可以是大面积的导体图案，一些固定电势将被供应给该导体图案。因此，例如，每个平面可以是要被供应除参考电势外的其他电源电势的电源平面。作为包括接地层和电源层的概念，也可以理解为被供应有固定电势的导体图案。

此外，在以上描述中，主要是控制信号布线SGW中的阻抗的方法。但是，作为修改性示例，例如，也可以与控制诸如图7所示的通孔焊盘THL等其他部分处的阻抗的方法一起应用。例如，作为在图7所示的示例中减少对通孔焊盘THL的电容耦合的方法，在布线层WL1(参见图6)中，有时在导体图案2CP(参见图6)的与通孔焊盘THL重叠的位置处形成有开口部分。

尽管已经基于实施例具体描述了本发明人做出的发明，但是本发明不限于上述实施例，并且不用说，可以在不脱离其主旨的情况下进行各种修改。

Claims (10)

1.一种半导体器件，包括：

半导体芯片，具有第一表面，在所述第一表面上布置有第一电极，所述第一电极是第一信号的传输路径；

布线衬底，具有第二表面，所述第二表面面向所述半导体芯片的所述第一表面；以及

散热板，设置在所述布线衬底上，使得所述半导体芯片被所述散热板覆盖，

其中所述散热板具有：

第一部分，包括与所述半导体芯片重叠的部分；以及

第二部分，布置在所述第一部分周围并且经由粘合层接合到所述布线衬底，

其中所述布线衬底包括：

第一绝缘层；

第一导电图案，形成在所述第一绝缘层上并且被供应有第一电势；

第二绝缘层，与所述第一导电图案接触并且形成在所述第一绝缘层上，使得所述第一导电图案被所述第二绝缘层覆盖；

第一信号布线，形成在所述第二绝缘层上；

第三绝缘层，与所述第一信号布线接触并且形成在所述第二绝缘层上，使得所述第一信号布线被所述第三绝缘层覆盖；

第二信号布线，形成在所述第三绝缘层上并且与所述第一信号布线和所述第一电极中的每一者电连接；以及

有机绝缘膜，与所述第二信号布线接触并且形成在所述第三绝缘层上，使得所述第二信号布线被所述有机绝缘膜覆盖，

其中所述第一信号布线布置在与所述散热板的所述第二部分重叠的区域中，

其中所述第二信号布线未布置在与所述散热板的所述第二部分重叠的所述区域中，

其中所述第一导电图案具有第一开口部分，所述第一开口部分位于与所述第一信号布线重叠的位置处，以及

其中所述第一开口部分被形成为沿着所述第一信号布线延伸。

2.根据权利要求1所述的半导体器件，其中所述第一信号布线的布线宽度小于所述第二信号布线的布线宽度。

3.根据权利要求1所述的半导体器件，其中所述第一信号布线的布线长度小于所述第二信号布线的布线长度。

4.根据权利要求1所述的半导体器件，

其中所述半导体芯片还具有布置在所述第一表面上的第二电极，所述第二电极是第二信号的传输路径，

其中所述布线衬底还包括：

第三信号布线，形成在所述第二绝缘层上并且形成为与所述第一信号布线相邻；以及

第四信号布线，形成在所述第三绝缘层上并且与所述第三信号布线和所述第二电极中的每一者电连接，

其中所述第三信号布线布置在与所述散热板的所述第二部分重叠的所述区域中，

其中所述第四信号布线未布置在与所述散热板的所述第二部分重叠的所述区域中，

其中所述第一导电图案具有第二开口部分，所述第二开口部分位于与所述第三信号布线重叠的位置处，以及

其中所述第二开口部分形成为沿着所述第三信号布线延伸。

5.根据权利要求4所述的半导体器件，其中所述第一导电图案的一部分介于所述第一开口部分与所述第二开口部分之间。

6.根据权利要求5所述的半导体器件，其中所述第一开口部分和所述第二开口部分经由所述第一导电图案的所述一部分彼此分隔开。

7.根据权利要求1所述的半导体器件，

其中所述半导体芯片还具有布置在所述第一表面上的第二电极，所述第二电极是第三信号的传输路径，

其中所述第一信号的所述传输路径和所述第三信号的所述传输路径构成差分对，

其中所述布线衬底还包括：

第五信号布线，形成在所述第二绝缘层上并且形成为与所述第一信号布线相邻；以及

第六信号布线，形成在所述第三绝缘层上并且与所述第五信号布线和所述第二电极中的每一者电连接，

其中所述第五信号布线布置在与所述散热板的所述第二部分重叠的所述区域中，

其中所述第六信号布线未布置在与所述散热板的所述第二部分重叠的所述区域中，

其中所述第一导电图案的所述第一开口部分位于与所述第一信号布线和所述第五信号布线两者重叠的所述位置处，并且

其中所述第一开口部分形成为沿着所述第一信号布线和所述第五信号布线两者延伸。

8.根据权利要求1所述的半导体器件，

其中所述布线衬底还包括：

第二导电图案，形成在所述第三绝缘层上并且与所述第一导电图案电连接，

其中所述第二导电图案布置在与所述散热板的所述第二部分重叠的所述区域中，并且

其中在平面视图中，所述第一信号布线与所述第二导电图案重叠。

9.根据权利要求8所述的半导体器件，

其中所述散热板由金属制成，并且

其中所述散热板经由具有导电性的所述粘合层与所述第二导电图案电连接。

10.根据权利要求1所述的半导体器件，其中所述第一信号布线的整体与所述第一开口部分重叠。

Images