CN114188312B - 封装屏蔽结构和屏蔽结构制作方法 - Google Patents
封装屏蔽结构和屏蔽结构制作方法 Download PDFInfo
- Publication number
- CN114188312B CN114188312B CN202210143733.5A CN202210143733A CN114188312B CN 114188312 B CN114188312 B CN 114188312B CN 202210143733 A CN202210143733 A CN 202210143733A CN 114188312 B CN114188312 B CN 114188312B
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- conductive adhesive
- pad
- flip chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本申请提供一种封装屏蔽结构和屏蔽结构制作方法,涉及半导体封装技术领域。该封装屏蔽结构包括基板、组合芯片和第二正装芯片,组合芯片包括倒装芯片和第一正装芯片,倒装芯片设于基板上,第一正装芯片设于倒装芯片远离基板的一侧;第二正装芯片设于基板上,并与倒装芯片间隔设置,倒装芯片和第二正装芯片之间形成间隙槽,间隙槽内填充第一导电胶;第二正装芯片的高度等于组合芯片的高度;第一正装芯片通过第二导电胶粘接于倒装芯片上,第二导电胶与第一导电胶连接;基板和/或倒装芯片上设有接地焊盘,接地焊盘与第一导电胶电连接;以实现对倒装芯片的电磁屏蔽,结构简单、制作方便,封装效率高,电磁屏蔽效果好。
Description
技术领域
本发明涉及半导体封装技术领域,具体而言,涉及一种封装屏蔽结构和屏蔽结构制作方法。
背景技术
随着半导体行业的快速发展,系统级封装模组结构广泛应用于半导体行业中。它将不同功能的芯片封装后,进行堆叠,主要优势包括高密度集成、封装产品尺寸小、产品性能优越、信号传输频率快等,若电子产品运用于通信领域高频信号,故需要该电子产品具备电磁屏蔽结构,防止各种芯片和元器件互相产生的电磁干扰现象发生。现有的系统级封装模组电磁屏蔽技术,通常接地线布置在基板切割道边缘,将封装结构切割成单颗产品后,再次对单颗产品进行金属溅射,达到接地线与金属层线路相通,实现产品电磁屏蔽效果。
这种方法存在以下缺陷:切割成单颗产品的工艺中,容易出现切割偏移导致接地屏蔽线短路,从而导致产品的电磁屏蔽性能失效。其次,在进行单颗产品金属溅射时,需要在单颗产品的基板背面贴膜,由于基板背面的焊球有一定的高度,基板背面贴膜的密封性不好,在溅射过程中,金属容易进入基板背面与焊球结合形成短路,从而导致产品良率下降。
发明内容
本发明的目的包括,例如,提供了一种封装屏蔽结构和屏蔽结构制作方法,其封装方便,电磁屏蔽效果好,避免接地短路,提升产品良率。
本发明的实施例可以这样实现:
第一方面,本发明提供一种封装屏蔽结构,包括基板、组合芯片和第二正装芯片,组合芯片包括倒装芯片和第一正装芯片,所述倒装芯片设于所述基板上,所述第一正装芯片设于所述倒装芯片远离所述基板的一侧;所述第二正装芯片设于所述基板上,并与所述倒装芯片间隔设置,所述倒装芯片和所述第二正装芯片之间形成间隙槽,所述间隙槽内填充第一导电胶;
所述第二正装芯片的高度等于所述组合芯片的高度;
所述第一正装芯片通过第二导电胶粘接于所述倒装芯片上,所述第二导电胶与所述第一导电胶连接;
所述基板和/或所述倒装芯片上设有接地焊盘,所述接地焊盘与所述第一导电胶电连接;以实现对所述倒装芯片的电磁屏蔽。
在可选的实施方式中,所述接地焊盘包括第一接地焊盘,所述第一接地焊盘设置在所述基板上并对应所述间隙槽,所述第一接地焊盘与所述第一导电胶电连接。
在可选的实施方式中,所述接地焊盘包括第二接地焊盘,所述第二接地焊盘设置在所述基板上并对应所述第二正装芯片,所述第二正装芯片通过第一胶膜粘接于所述基板上,所述第一胶膜为导电胶,所述第二接地焊盘与所述第一胶膜连接,所述第一胶膜与所述第一导电胶电连接。
在可选的实施方式中,所述接地焊盘包括第三接地焊盘,所述第三接地焊盘设于所述倒装芯片靠近所述基板的一侧;所述倒装芯片远离所述基板的一侧设有中转焊盘,所述中转焊盘与所述第三接地焊盘电连接,所述中转焊盘与所述第二导电胶连接。
在可选的实施方式中,所述倒装芯片内设有导电柱,所述导电柱的一端与所述第三接地焊盘连接,另一端与所述中转焊盘连接。
在可选的实施方式中,所述第二正装芯片通过第一胶膜粘接于所述基板上,所述第一胶膜为不导电胶。
在可选的实施方式中,还包括第三芯片,所述第三芯片设于所述第一正装芯片和/或所述第二正装芯片远离所述基板的一侧。
在可选的实施方式中,所述基板上设有第一焊点,所述第一正装芯片上设有第二焊点,所述第二正装芯片上设有第三焊点;所述第三芯片分别与所述第二焊点和所述第三焊点连接,所述第三焊点与所述第一焊点连接。
在可选的实施方式中,所述第三芯片分别与所述第二焊点和所述第三焊点通过金属线连接,所述第三焊点与所述第一焊点通过金属线连接。
在可选的实施方式中,所述第三芯片通过第二胶膜设于所述第一正装芯片和/或所述第二正装芯片上。
在可选的实施方式中,所述基板上设有倒装焊盘,所述倒装芯片靠近所述基板的一侧设有第一焊球,所述第一焊球与所述倒装焊盘连接;所述倒装芯片与所述基板之间填设有不导电胶。
第二方面,本发明提供一种屏蔽结构制作方法,所述方法包括:
提供一基板;
在所述基板上贴装组合芯片,其中,所述组合芯片包括倒装芯片和第一正装芯片;
在所述基板上贴装所述倒装芯片,在所述倒装芯片远离所述基板的一侧贴装所述第一正装芯片;其中,所述第一正装芯片与所述倒装芯片之间设有第二导电胶;
在所述基板上贴装第二正装芯片,其中,所述第二正装芯片与所述倒装芯片间隔设置,形成间隙槽;且所述第二正装芯片的高度等于所述组合芯片的高度;
在所述间隙槽内填充第一导电胶;所述第一导电胶与所述第二导电胶电连接;
所述基板和/或所述倒装芯片上设有接地焊盘,所述第一导电胶与所述接地焊盘电连接。
在可选的实施方式中,还包括:
在所述第一正装芯片远离所述倒装芯片的一侧设置第三芯片;其中,所述第三芯片分别与所述第一正装芯片和所述第二正装芯片电连接,所述第二正装芯片与所述基板通过金属线电连接。
本发明实施例的有益效果包括,例如:
本发明实施例提供的封装屏蔽结构,第一正装芯片与倒装芯片叠装设置,第二正装芯片与倒装芯片间隔设置在基板上,且第二正装芯片的高度等于组合芯片的高度,结构更加紧凑;在倒装芯片和第二正装芯片之间填充第一导电胶,第一正装芯片和倒装芯片之间设有第二导电胶,并且第一导电胶与第二导电胶电连接,在基板和/或倒装芯片上设置接地焊盘,接地焊盘与第一导电胶电连接,从而实现对倒装芯片的电磁屏蔽。该方案可以克服设置在切割道上的接地点由于切割偏移而导致屏蔽失效的情况,也能避免由于金属溅射造成底部焊球短路的情况,结构可靠,电磁屏蔽效果好,有利于提升产品的良率。
本发明实施例提供的屏蔽结构制作方法,工艺流程简单,通过第一导电胶和第二导电胶的设置实现电磁屏蔽,简化工艺流程,无需严苛的工艺条件,制作效率高,可操作性强,电磁屏蔽效果好,有利于提升产品良率。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的封装屏蔽结构的第一种结构的第一视角的示意图;
图2为本发明实施例提供的封装屏蔽结构的第一种结构的第二视角的示意图;
图3为本发明实施例提供的封装屏蔽结构的第二种结构示意图;
图4为本发明实施例提供的封装屏蔽结构的第三种结构示意图;
图5为本发明实施例提供的屏蔽结构制作方法的流程示意框图;
图6为本发明实施例提供的屏蔽结构制作方法的制程示意图一;
图7为本发明实施例提供的屏蔽结构制作方法的制程示意图二。
图标:10-基板;110-第二焊球;120-倒装焊盘;130-第一接地焊盘;140-第二接地焊盘;150-第一焊点;170-金属线;180-塑封体;20-倒装芯片;210-第一焊球;220-不导电胶;230-第二导电胶;240-间隙槽;241-第三接地焊盘;243-中转焊盘;245-导电柱;30-第一正装芯片;310-第二焊点;40-第二正装芯片;410-第一胶膜;420-第三焊点;50-第一导电胶;60-第三芯片;610-第二胶膜。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中,需要说明的是,若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,若出现术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
需要说明的是,在不冲突的情况下,本发明的实施例中的特征可以相互结合。
第一实施例
请参考图1和图2,本实施例提供了一种封装屏蔽结构,包括基板10、倒装芯片20、第一正装芯片30和第二正装芯片40,倒装芯片20设于基板10上,第一正装芯片30设于倒装芯片20远离基板10的一侧;第二正装芯片40设于基板10上,并与倒装芯片20间隔设置,倒装芯片20和第二正装芯片40之间形成间隙槽240(见图5),间隙槽240内填充第一导电胶50;组合芯片包括倒装芯片20与第一正装芯片30,第二正装芯片40的高度等于组合芯片的高度。可选地,第二正装芯片40的高度等于倒装芯片20的高度与第一正装芯片30的高度之和;第一正装芯片30通过第二导电胶230粘接于倒装芯片20上,第二导电胶230与第一导电胶50连接;基板10和/或倒装芯片20上设有接地焊盘,接地焊盘与第一导电胶50电连接;以实现对倒装芯片20的电磁屏蔽。该方案可以克服设置在切割道上的接地点由于切割偏移而导致屏蔽失效的情况,也能避免由于金属溅射造成底部焊球短路的情况,结构可靠,电磁屏蔽效果好,有利于提升产品的良率。其次,第一导电胶50和第二导电胶230的设置可以改善封装结构的散热性能,散热效果更好。
需要说明的是,本实施例中,芯片组合包括倒装芯片20与第一正装芯片30。在其它实施方式中,芯片组合中堆叠设置的芯片数量不限于两个,也可以是一个、三个、四个或更多。芯片组合的高度包括芯片本身的高度以及芯片与芯片之间的连接高度,连接高度不限于贴装芯片的胶层厚度和打线高度等。第二正装芯片40的高度等于芯片组合的高度,即第二正装芯片40远离基板10的一侧表面与芯片组合远离基板10的一侧表面齐平,有利于第三芯片60的设置,且堆叠方式更加灵活,应用范围更广。
可选地,接地焊盘包括第一接地焊盘130,第一接地焊盘130设置在基板10上并对应间隙槽240,第一接地焊盘130与第一导电胶50电连接。由于第一导电胶50和第二导电胶230电连接,倒装芯片20被第一导电胶50和第二导电胶230包裹,可以实现良好的电磁屏蔽效果。通过设置第一导电胶50和第二导电胶230,封装效率高,操作快捷方便,电磁屏蔽可靠。第一导电胶50和第二导电胶230可分别采用导电材料,比如包括环氧树脂和导电颗粒等高分烧结形成的导电材料,其中导电颗粒包括但不限于纳米银或纳米铜等。倒装芯片20可以采用射频芯片,或者其它对电磁干扰比较敏感的芯片,可以有效防止电磁干扰。
需要说明的是,基板10上设有倒装焊盘120,倒装芯片20靠近基板10的一侧设有第一焊球210,第一焊球210与倒装焊盘120连接;倒装芯片20与基板10之间填设有不导电胶220,用于保护第一焊球210,防止第一焊球210与第一导电胶50接触而短路。其中,不导电胶220可以是环氧树脂等绝缘材料。
可选的,第二正装芯片40通过第一胶膜410粘接于基板10上,第一胶膜410为不导电胶。第一胶膜410经过烘烤固化后,将第二正装芯片40粘接固定在基板10上,第二正装芯片40通过打线的方式与基板10电连接。
本实施例中,还包括第三芯片60,第三芯片60设于第一正装芯片30和/或第二正装芯片40远离基板10的一侧。可选地,第三芯片60采用正装方式设置,基板10上设有第一焊点150,第一正装芯片30上设有第二焊点310,第二正装芯片40上设有第三焊点420;第三芯片60分别与第二焊点310和第三焊点420连接,第三焊点420与第一焊点150连接。第一焊点150、第二焊点310和第三焊点420的数量根据实际情况设定,可以不止一个。本实施例中,第三芯片60分别与第二焊点310和第三焊点420通过金属线170连接,第三焊点420与第一焊点150通过金属线170连接。由于第二芯片的高度大致等于倒装芯片20的高度和第一正装芯片30的高度,第一导电胶50远离基板10的一端可以直接与第三芯片60接触,提高第三芯片60的稳定性和导热性。可以理解,第二正装芯片40远离基板10的一侧至少设有两个第三焊点420,其中一个第三焊点420用于与第三芯片60连接,靠近第三芯片60设置;另一个第三焊点420用于与基板10连接,相对远离第三芯片60设置,这样避免打线交叉,提高打线效率。当然,第三焊点420也可以是一个,同时与基板10和第三芯片60连接。
可选的,第三芯片60通过第二胶膜610设于第一正装芯片30和/或第二正装芯片40上。第二胶膜610经烘烤固化,对第三芯片60起到固定作用。第二胶膜610可以为导电胶或不导电胶,起到固定以及散热的作用。本实施例中,第二胶膜610采用导电胶,其散热性能更好。
在其它可选的实施方式中,第三芯片60也可以堆叠设置在第一正装芯片30上,或者堆叠设置在第二正装芯片40上,这里不作具体限定。第三芯片60的堆叠层数可以是一层或多层,数量根据实际情况灵活设置,这里不作具体限定。
该封装屏蔽结构还包括塑封体180,塑封体180设于基板10上,用于对基板10、基板10上的所有芯片以及打线结构等起到保护作用。基板10远离塑封体180的一侧设有第二焊球110,第二焊球110用于与电路板连接。
需要说明的是,在其它实施例中,第三芯片60也可以采用倒装方式设置,设置在第一正装芯片30和/或第二正装芯片40上。若采用倒装方式,第三芯片60底部的焊球设置在第一正装芯片30,或者设置在第二正装芯片40上,或者分别设置在第一正装芯片30和第二正装芯片40上,即底部焊球不与第一导电胶50接触。或者,在第一导电胶50远离基板10的一端设置一层绝缘胶,第三芯片60底部的焊球分别与第一正装芯片30和第二正装芯片40连接后,通过绝缘胶与第一导电胶50隔绝,防止第三芯片60底部的焊球短路或接地。
本实施例提供的封装屏蔽结构,第一导电胶50与基板10上的第一接地焊盘130连接,第二导电胶230与第一导电胶50连接,实现对倒装芯片20的电磁屏蔽,结构可靠,制作方便,电磁屏蔽效果好,同时第一导电胶50和第二导电胶230起到良好的散热作用。第一胶膜410和第二胶膜610既可以采用导电胶,也可以采用不导电胶,起到粘接固定和散热的作用。
第二实施例
结合图3,本实施例中,接地焊盘的位置与第一实施例中接地焊盘的位置不同。接地焊盘包括第二接地焊盘140,第二接地焊盘140设置在基板10上并对应第二正装芯片40,第二正装芯片40通过第一胶膜410粘接于基板10上,可通过固化烘烤固定,本实施例中,第一胶膜410为导电胶,第二接地焊盘140与第一胶膜410连接,第一胶膜410与第一导电胶50电连接。可选地,第二导电胶230的材质可以与第一胶膜410的材质可以相同,均为导电材料,第一正装芯片30采用第二导电胶230粘接于倒装芯片20上,通过烘烤固化第二导电胶230实现固定连接。若将第二接地焊盘140设于第二正装芯片40的底部或外周,通过具有导电特性的第一胶膜410实现第二接地焊盘140与第一导电胶50的电连接,也能实现对倒装芯片20的电磁屏蔽。
该实施例中,第二胶膜610可以是导电胶或绝缘胶,这里不作具体限定。本实施例中其它未提及的内容,与第一实施例中描述的内容相同,这里不再赘述。
第三实施例
结合图4,本实施例中,接地焊盘的位置与第一实施例中接地焊盘的位置不同。可选地,接地焊盘包括第三接地焊盘241,第三接地焊盘241设于倒装芯片20靠近基板10的一侧;倒装芯片20远离基板10的一侧设有中转焊盘243,中转焊盘243与第三接地焊盘241电连接,中转焊盘243与第二导电胶230连接。即第三接地焊盘241设于倒装芯片20的表面上,这样无需再在基板10上设置接地焊盘,基板10的制造更加简单、方便。本实施例中,倒装芯片20内设有导电柱245,导电柱245的一端与第三接地焊盘241连接,另一端与中转焊盘243连接。通过导电柱245实现中转焊盘243与第三接地焊盘241的电连接,导电柱245的设置可以采用硅穿孔技术实现,同时该穿孔技术有利于降低倒装芯片20的翘曲,释放结构应力。可以理解,中转焊盘243和第三接地焊盘241分别设置在倒装芯片20的相对的两个表面上,实现第三接地焊盘241和中转焊盘243电连接的方式有很多种,比如通过硅穿孔技术的导电柱245连接,通过芯片内部线路连接,通过芯片外的打线连接等,这里不作具体限定。中转焊盘243和第三接地焊盘241两者中至少一个具有接地属性即可。
需要说明的是,在某些实施例中,上述多个实施例中的第一接地焊盘130、第二接地焊盘140和第三接地焊盘241可以同时存在,也可以是任意一种单独存在,或者任意两者同时存在,这里不作具体限定。
本实施例中其它未提及的内容,与第一实施例中描述的内容相同,这里不再赘述。
值得注意的是,第一接地焊盘130和第二接地焊盘140设置在基板10上的不同位置,以直接或间接的方式与第一导电胶50连接,实现对倒装芯片20的电磁屏蔽,能够克服现有技术中在切割道上设置接地点,切割偏移容易导致屏蔽失效的情况,也能避免由于金属溅射造成底部焊球短路的情况,结构可靠,电磁屏蔽效果好,有利于提升产品的良率。
第四实施例
结合图5至图7,本发明实施例提供一种屏蔽结构制作方法,用于制作封装屏蔽结构,包括但不限于前述实施例中的封装屏蔽结构,本实施例中,以第一实施例中的封装屏蔽结构为例进行说明。该方法主要包括:
S100:提供一基板10;其中,基板10上具有间隔设置的第一接地焊盘130、倒装焊盘120和第一焊点150。第一接地焊盘130位于倒装焊盘120的周围,可以是一个或多个,第一焊点150设于第一接地焊盘130远离倒装焊盘120的一侧,数量也可以是一个或多个,这里不作具体限定。
S200:在基板10上贴装组合芯片,其中,组合芯片包括倒装芯片20和第一正装芯片30,在基板10上贴装倒装芯片20;倒装芯片20设于基板10上,倒装芯片20底部的第一焊球210与倒装焊盘120电连接,如焊接。在倒装芯片20与基板10之间填充不导电胶220,用于保护第一焊球210,同时具有散热作用。不导电胶220可以是环氧树脂等材质。
S300:在倒装芯片20远离基板10的一侧贴装第一正装芯片30;其中,第一正装芯片30与倒装芯片20之间设有第二导电胶230;第二导电胶230通过烘烤固化后对第一正装芯片30起到固定作用。
S400:在基板10上贴装第二正装芯片40,其中,第二正装芯片40与倒装芯片20间隔设置,形成间隙槽240;第二正装芯片40的高度等于组合芯片的高度。可选地,第二正装芯片40的高度等于倒装芯片20的高度与第一正装芯片30的高度之和。第一接地焊盘130设于第二正装芯片40和倒装芯片20之间,即位于间隙槽240内。第二正装芯片40可以通过第一胶膜410粘接至基板10上,烘烤固化后,固定在基板10上。第一胶膜410可以是导电胶或绝缘胶,起固定和散热作用。
在间隙槽240内填充第一导电胶50,即第一导电胶50与第一接地焊盘130电连接;第一导电胶50与第二导电胶230电连接,实现对倒装芯片20的电磁屏蔽。可选地,第一导电胶50和第二导电胶230可分别采用导电材料,比如包括环氧树脂和导电颗粒等高分烧结形成的导电材料,其中导电颗粒包括但不限于纳米银或纳米铜等。倒装芯片20可以采用射频芯片,或者其它对电磁干扰比较敏感的芯片,可以有效防止电磁干扰。
第二正装芯片40与基板10打线连接。可选地,第二正装芯片40上设有第三焊点420,采用金属线170连接第一焊点150和第三焊点420,如金属线170采用金线,金线的两端分别与第一焊点150和第三焊点420焊接,实现第二正装芯片40与基板10的电连接。
可选的,该方法还包括:贴装第三芯片60。
S500:在第一正装芯片30远离倒装芯片20的一侧设置第三芯片60;其中,第三芯片60分别与第一正装芯片30和第二正装芯片40电连接。可选地,第三芯片60通过第二胶膜610固定,第二胶膜610起到固定和散热的作用。第三芯片60通过打线分别与第一正装芯片30和第二正装芯片40电连接。当然,第三芯片60可以仅设置在第一正装芯片30上,或仅设置在第二正装芯片40上。
S600:塑封。对整个基板10设有芯片的一侧表面进行塑封,形成塑封体180,塑封体180用于对芯片以及打线结构等进行保护。利用植球工艺在基板10远离塑封体180的一侧设置锡球,通过锡球达到该封装屏蔽结构与外部电路电连接的目的。利用切割工艺将塑封后的产品切割为单颗,完成制程。
需要说明的是,接地焊盘设于基板10和/或倒装芯片20上,第一导电胶50与接地焊盘电连接。若基板10上仅设置第二接地焊盘140时,第二接地焊盘140位于第二正装芯片40的下方,第二正装芯片40通过第一胶膜410固定在基板10上,此时第一胶膜410应采用导电胶,使得第二胶膜610与第二接地焊盘140电连接,且第二胶膜610与第一导电胶50连接,第一导电胶50与第二导电胶230连接,实现对倒装芯片20的电磁屏蔽。
若仅设置第三接地焊盘241时,第三接地焊盘241设于倒装芯片20靠近基板10的一侧表面,倒装芯片20远离基板10的一侧表面设有中转焊盘243,倒装芯片20上开设通孔,在通孔内填充或电镀金属,形成导电柱245,导电柱245的两端分别与第三接地焊盘241和中转焊盘243连接,并且中转焊盘243与第二导电胶230连接,第二导电胶230与第一导电胶50连接,实现对倒装芯片20的电磁屏蔽。这种方案中无需额外在基板10上设置接地点,即不需要在基板10上设置第一接地焊盘130或第二接地焊盘140,基板10加工制作方便,工艺效率更高,接地更可靠,电磁屏蔽效果更好,有利于提升产品良率。
本实施例中未提及的其它部分内容,与第一实施例、第二实施例、第三实施例中描述的内容相似,这里不再赘述。
综上所述,本发明实施例提供的封装屏蔽结构和屏蔽结构制作方法,具有以下几个方面的有益效果:
本发明实施例提供的封装屏蔽结构,第一正装芯片30与倒装芯片20叠装设置,第二正装芯片40与倒装芯片20间隔设置在基板10上,且第二正装芯片40的高度等于倒装芯片20的高度与第一正装芯片30的高度之和,结构更加紧凑;在倒装芯片20和第二正装芯片40之间填充第一导电胶50,第一正装芯片30和倒装芯片20之间设有第二导电胶230,并且第一导电胶50与第二导电胶230电连接,在基板10和/或倒装芯片20上设置接地焊盘,接地焊盘与第一导电胶50电连接,从而实现对倒装芯片20的电磁屏蔽。该方案可以克服设置在切割道上的接地点由于切割偏移而导致屏蔽失效的情况,也能避免由于金属溅射造成底部焊球短路的情况,结构可靠,电磁屏蔽效果好,有利于提升产品的良率。此外,第一导电胶50、第二导电胶230、第一胶膜410和第二胶膜610还起到固定和散热的效果,改善结构的散热性能。
本发明实施例提供的屏蔽结构制作方法,工艺流程简单,通过第一导电胶50和第二导电胶230的设置实现电磁屏蔽,简化工艺流程,无需严苛的工艺条件,制作效率高,可操作性强,确保电磁屏蔽效果可靠,有利于提升产品良率。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (12)
1.一种封装屏蔽结构,其特征在于,包括基板、组合芯片、第二正装芯片和第三芯片,所述组合芯片包括倒装芯片和第一正装芯片,所述倒装芯片设于所述基板上,所述第一正装芯片设于所述倒装芯片远离所述基板的一侧;所述第二正装芯片设于所述基板上,并与所述倒装芯片间隔设置,所述倒装芯片和所述第二正装芯片之间形成间隙槽,所述间隙槽内填充第一导电胶;
所述第二正装芯片的高度等于所述组合芯片的高度,所述第一导电胶的高度等于所述组合芯片的高度;所述第三芯片设于所述第一正装芯片和/或所述第二正装芯片远离所述基板的一侧;
所述第一正装芯片通过第二导电胶粘接于所述倒装芯片上,所述第二导电胶与所述第一导电胶连接;
所述基板和/或所述倒装芯片上设有接地焊盘,所述接地焊盘与所述第一导电胶电连接;以实现对所述倒装芯片的电磁屏蔽。
2.根据权利要求1所述的封装屏蔽结构,其特征在于,所述接地焊盘包括第一接地焊盘,所述第一接地焊盘设置在所述基板上并对应所述间隙槽,所述第一接地焊盘与所述第一导电胶电连接。
3.根据权利要求1所述的封装屏蔽结构,其特征在于,所述接地焊盘包括第二接地焊盘,所述第二接地焊盘设置在所述基板上并对应所述第二正装芯片,所述第二正装芯片通过第一胶膜粘接于所述基板上,所述第一胶膜为导电胶,所述第二接地焊盘与所述第一胶膜连接,所述第一胶膜与所述第一导电胶电连接。
4.根据权利要求1所述的封装屏蔽结构,其特征在于,所述接地焊盘包括第三接地焊盘,所述第三接地焊盘设于所述倒装芯片靠近所述基板的一侧;所述倒装芯片远离所述基板的一侧设有中转焊盘,所述中转焊盘与所述第三接地焊盘电连接,所述中转焊盘与所述第二导电胶连接。
5.根据权利要求4所述的封装屏蔽结构,其特征在于,所述倒装芯片内设有导电柱,所述导电柱的一端与所述第三接地焊盘连接,另一端与所述中转焊盘连接。
6.根据权利要求4所述的封装屏蔽结构,其特征在于,所述第二正装芯片通过第一胶膜粘接于所述基板上,所述第一胶膜为不导电胶。
7.根据权利要求1所述的封装屏蔽结构,其特征在于,所述基板上设有第一焊点,所述第一正装芯片上设有第二焊点,所述第二正装芯片上设有第三焊点;所述第三芯片分别与所述第二焊点和所述第三焊点连接,所述第三焊点与所述第一焊点连接。
8.根据权利要求7所述的封装屏蔽结构,其特征在于,所述第三芯片分别与所述第二焊点和所述第三焊点通过金属线连接,所述第三焊点与所述第一焊点通过金属线连接。
9.根据权利要求1所述的封装屏蔽结构,其特征在于,所述第三芯片通过第二胶膜设于所述第一正装芯片和/或所述第二正装芯片上。
10.根据权利要求1至9中任一项所述的封装屏蔽结构,其特征在于,所述基板上设有倒装焊盘,所述倒装芯片靠近所述基板的一侧设有第一焊球,所述第一焊球与所述倒装焊盘连接;所述倒装芯片与所述基板之间填设有不导电胶。
11.一种屏蔽结构制作方法,其特征在于,所述方法包括:
提供一基板;
在所述基板上贴装组合芯片,其中,所述组合芯片包括倒装芯片和第一正装芯片;
在所述基板上贴装所述倒装芯片,在所述倒装芯片远离所述基板的一侧贴装所述第一正装芯片;其中,所述第一正装芯片与所述倒装芯片之间设有第二导电胶;
在所述基板上贴装第二正装芯片,其中,所述第二正装芯片与所述倒装芯片间隔设置,形成间隙槽;且所述第二正装芯片的高度等于所述组合芯片的高度;
在所述间隙槽内填充第一导电胶;所述第一导电胶与所述第二导电胶电连接;所述第一导电胶的高度等于所述组合芯片的高度;
贴装第三芯片,所述第三芯片设于所述第一正装芯片和/或所述第二正装芯片远离所述基板的一侧;
所述基板和/或所述倒装芯片上设有接地焊盘,所述第一导电胶与所述接地焊盘电连接。
12.根据权利要求11所述的屏蔽结构制作方法,其特征在于,还包括:
在所述第一正装芯片远离所述倒装芯片的一侧设置第三芯片;其中,所述第三芯片分别与所述第一正装芯片和所述第二正装芯片电连接,所述第二正装芯片与所述基板通过金属线电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210143733.5A CN114188312B (zh) | 2022-02-17 | 2022-02-17 | 封装屏蔽结构和屏蔽结构制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210143733.5A CN114188312B (zh) | 2022-02-17 | 2022-02-17 | 封装屏蔽结构和屏蔽结构制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114188312A CN114188312A (zh) | 2022-03-15 |
CN114188312B true CN114188312B (zh) | 2022-07-08 |
Family
ID=80546107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210143733.5A Active CN114188312B (zh) | 2022-02-17 | 2022-02-17 | 封装屏蔽结构和屏蔽结构制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114188312B (zh) |
Citations (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06268100A (ja) * | 1993-03-12 | 1994-09-22 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の封止構造および封止方法 |
JPH08222885A (ja) * | 1995-02-16 | 1996-08-30 | Sumise Device:Kk | パッケージの電磁遮蔽膜及びその成形方法 |
JP2000328006A (ja) * | 1999-05-17 | 2000-11-28 | Sony Corp | Emcモジュール及びその製造方法 |
JP2002033444A (ja) * | 2000-07-19 | 2002-01-31 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2005032970A (ja) * | 2003-07-11 | 2005-02-03 | Mitsui Chemicals Inc | 半導体素子接着用電磁波遮断シートおよび半導体装置 |
JP2006156798A (ja) * | 2004-11-30 | 2006-06-15 | Shinko Electric Ind Co Ltd | 半導体装置 |
JP2006332161A (ja) * | 2005-05-24 | 2006-12-07 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
JP2013070287A (ja) * | 2011-09-23 | 2013-04-18 | Murata Mfg Co Ltd | 送信モジュール |
KR20140117135A (ko) * | 2013-03-26 | 2014-10-07 | (주) 나온텍 | 솔리드 스테이트 드라이브 |
TW201541597A (zh) * | 2014-04-30 | 2015-11-01 | Taiwan Semiconductor Mfg | 具有打線接合的堆疊晶粒及方法 |
KR20160110659A (ko) * | 2015-03-10 | 2016-09-22 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
CN107180826A (zh) * | 2016-03-11 | 2017-09-19 | 联发科技股份有限公司 | 半导体封装组件 |
JP2017199792A (ja) * | 2016-04-27 | 2017-11-02 | オムロン株式会社 | 電子装置およびその製造方法 |
CN107452696A (zh) * | 2017-08-10 | 2017-12-08 | 华进半导体封装先导技术研发中心有限公司 | 电磁屏蔽封装体以及制造方法 |
CN109300793A (zh) * | 2018-10-10 | 2019-02-01 | 环维电子(上海)有限公司 | 具有电磁屏蔽结构的Sip模组的制作方法及装置 |
KR101961316B1 (ko) * | 2018-05-16 | 2019-03-25 | 썬시스템(주) | 솔리드 스테이트 드라이브의 전자파 차폐 구조 |
CN110752189A (zh) * | 2019-10-23 | 2020-02-04 | 杭州见闻录科技有限公司 | 一种emi屏蔽材料、emi屏蔽工艺以及通信模块产品 |
CN112234048A (zh) * | 2020-12-14 | 2021-01-15 | 甬矽电子(宁波)股份有限公司 | 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法 |
CN114023725A (zh) * | 2021-10-26 | 2022-02-08 | 上海白泽芯半导体科技有限公司 | 一种预成型emi屏蔽封装结构及制备方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060153388A1 (en) * | 2005-01-13 | 2006-07-13 | Yu-Tung Huang | Integrated and monolithic package structure of acoustic wave device |
US20080176359A1 (en) * | 2007-01-18 | 2008-07-24 | Nokia Corporation | Method For Manufacturing Of Electronics Package |
US8853708B2 (en) * | 2010-09-16 | 2014-10-07 | Tessera, Inc. | Stacked multi-die packages with impedance control |
-
2022
- 2022-02-17 CN CN202210143733.5A patent/CN114188312B/zh active Active
Patent Citations (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06268100A (ja) * | 1993-03-12 | 1994-09-22 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の封止構造および封止方法 |
JPH08222885A (ja) * | 1995-02-16 | 1996-08-30 | Sumise Device:Kk | パッケージの電磁遮蔽膜及びその成形方法 |
JP2000328006A (ja) * | 1999-05-17 | 2000-11-28 | Sony Corp | Emcモジュール及びその製造方法 |
JP2002033444A (ja) * | 2000-07-19 | 2002-01-31 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2005032970A (ja) * | 2003-07-11 | 2005-02-03 | Mitsui Chemicals Inc | 半導体素子接着用電磁波遮断シートおよび半導体装置 |
JP2006156798A (ja) * | 2004-11-30 | 2006-06-15 | Shinko Electric Ind Co Ltd | 半導体装置 |
JP2006332161A (ja) * | 2005-05-24 | 2006-12-07 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
JP2013070287A (ja) * | 2011-09-23 | 2013-04-18 | Murata Mfg Co Ltd | 送信モジュール |
KR20140117135A (ko) * | 2013-03-26 | 2014-10-07 | (주) 나온텍 | 솔리드 스테이트 드라이브 |
TW201541597A (zh) * | 2014-04-30 | 2015-11-01 | Taiwan Semiconductor Mfg | 具有打線接合的堆疊晶粒及方法 |
KR20160110659A (ko) * | 2015-03-10 | 2016-09-22 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
CN107180826A (zh) * | 2016-03-11 | 2017-09-19 | 联发科技股份有限公司 | 半导体封装组件 |
JP2017199792A (ja) * | 2016-04-27 | 2017-11-02 | オムロン株式会社 | 電子装置およびその製造方法 |
CN107452696A (zh) * | 2017-08-10 | 2017-12-08 | 华进半导体封装先导技术研发中心有限公司 | 电磁屏蔽封装体以及制造方法 |
KR101961316B1 (ko) * | 2018-05-16 | 2019-03-25 | 썬시스템(주) | 솔리드 스테이트 드라이브의 전자파 차폐 구조 |
CN109300793A (zh) * | 2018-10-10 | 2019-02-01 | 环维电子(上海)有限公司 | 具有电磁屏蔽结构的Sip模组的制作方法及装置 |
CN110752189A (zh) * | 2019-10-23 | 2020-02-04 | 杭州见闻录科技有限公司 | 一种emi屏蔽材料、emi屏蔽工艺以及通信模块产品 |
CN112234048A (zh) * | 2020-12-14 | 2021-01-15 | 甬矽电子(宁波)股份有限公司 | 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法 |
CN114023725A (zh) * | 2021-10-26 | 2022-02-08 | 上海白泽芯半导体科技有限公司 | 一种预成型emi屏蔽封装结构及制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114188312A (zh) | 2022-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US12027465B2 (en) | Impedance controlled electrical interconnection employing meta-materials | |
US8729680B2 (en) | Semiconductor device | |
KR100714917B1 (ko) | 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지 | |
US6876069B2 (en) | Ground plane for exposed package | |
JP3066579B2 (ja) | 半導体パッケージ | |
US7436056B2 (en) | Electronic component package | |
JP2001525988A (ja) | ボール・グリッド・アレイ半導体パッケージ及びその製造方法 | |
CN111739885B (zh) | 电磁屏蔽结构、电磁屏蔽结构制作方法和电子产品 | |
JP2002510148A (ja) | 複数の基板層と少なくとも1つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法 | |
JPH01155633A (ja) | 半導体装置 | |
CN107424987B (zh) | 堆叠式半导体结构及其制造方法 | |
CN101136382A (zh) | 芯片封装体 | |
CN109904128B (zh) | 基于硅基载板的三维集成t/r组件封装结构及封装方法 | |
CN114188312B (zh) | 封装屏蔽结构和屏蔽结构制作方法 | |
JP2003179181A (ja) | 樹脂製配線基板 | |
KR20040063784A (ko) | 반도체장치 | |
JP4605887B2 (ja) | 実装用配線基板および半導体装置の実装構造 | |
US7705445B2 (en) | Semiconductor package with low and high-speed signal paths | |
JP2538072B2 (ja) | 半導体装置 | |
CN114300446B (zh) | 芯片堆叠屏蔽结构和屏蔽结构制作方法 | |
JPH11163217A (ja) | 半導体装置 | |
CN110828407B (zh) | 一种SiP封装结构及其制备方法 | |
US20230066512A1 (en) | Semiconductor device | |
KR100230919B1 (ko) | 반도체 패키지 | |
JP3586867B2 (ja) | 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |