JP2006332161A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2006332161A
JP2006332161A JP2005150591A JP2005150591A JP2006332161A JP 2006332161 A JP2006332161 A JP 2006332161A JP 2005150591 A JP2005150591 A JP 2005150591A JP 2005150591 A JP2005150591 A JP 2005150591A JP 2006332161 A JP2006332161 A JP 2006332161A
Authority
JP
Japan
Prior art keywords
semiconductor chip
carrier substrate
electromagnetic wave
face
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005150591A
Other languages
English (en)
Inventor
Hiroshi Sukai
浩史 須貝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005150591A priority Critical patent/JP2006332161A/ja
Publication of JP2006332161A publication Critical patent/JP2006332161A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】 積層された半導体チップの上面または下面のみならず側面からの電磁波ノイズの漏洩を低減させる。
【解決手段】 キャリア基板１上にフェースアップ実装された半導体チップ７全体を、ボンディングワイヤ８を覆うようにキャリア基板１上に配置された電磁波遮蔽樹脂９にて封止してから、半導体チップ１１を半導体チップ７上にフェースアップ実装し、ボンディングワイヤ１２を覆うようにしてキャリア基板１上に配置された封止樹脂１３にて半導体チップ１１を封止する。
【選択図】 図１

Description

本発明は半導体装置および半導体装置の製造方法に関し、特に、スタックパッケージ構造に適用して好適なものである。
従来の半導体装置では、電子機器の小型化に伴って実装面積を低減させる必要があるため、半導体チップを高さ方向に積層させたスタックパッケージを用いることが行われている。
また、例えば、特許文献１、２には、複数の半導体チップが積層されたスタックパッケージにおいて、アナログ素子とデジタル素子との間での電磁波ノイズの干渉を抑制するため、半導体チップ間に電磁波遮断シートを挿入する方法が開示されている。
特開２００３−１２４２３６号公報 特開２００５−３２９７０号公報
しかしながら、半導体チップ間に電磁波遮断シートを挿入する方法では、半導体チップの側面およびボンディングワイヤ等の接続手段を電磁波遮断シートにて完全に覆うことができないため、半導体チップの側面およびボンディングワイヤ等の接続手段を介して電磁波ノイズが漏洩し、半導体チップ間の電磁波ノイズの干渉に起因する誤動作を引き起こすという問題があった。
そこで、本発明の目的は、積層された半導体チップの上面のみならず側面からの電磁波ノイズの漏洩を低減させることが可能な半導体装置および半導体装置の製造方法を提供することである。
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、キャリア基板と、前記キャリア基板上にフェースアップ実装された第１半導体チップと、前記第１半導体チップを前記キャリア基板に接続する第１ボンディングワイヤと、前記第１ボンディングワイヤを覆うようにして前記第１半導体チップを前記キャリア基板上で封止する電磁波遮蔽樹脂と、前記電磁波遮蔽樹脂を介して前記第１半導体チップ上にフェースアップ実装された第２半導体チップと、前記第２半導体チップを前記キャリア基板に接続する第２ボンディングワイヤと、前記第２ボンディングワイヤを覆うようにして前記第２半導体チップを前記キャリア基板上で封止する封止材とを備えることを特徴とする。
これにより、第１半導体チップがフェースアップ実装された場合においても、第１半導体チップの上面のみならず側面およびボンディングワイヤからの電磁波ノイズの漏洩を低減させることが可能となる。このため、第１半導体チップ上に第２半導体チップが積層配置された場合においても、第１および第２半導体チップ間の電磁波ノイズの干渉に起因する誤動作を抑制することが可能となり、第１および第２半導体チップを含む半導体装置を安定して動作させつつ、半導体装置の実装面積を低減させることができる。
また、本発明の一態様に係る半導体装置によれば、キャリア基板と、前記キャリア基板上にフェースダウン実装された第１半導体チップと、前記第１半導体チップの露出面全体を前記キャリア基板上で封止する電磁波遮蔽樹脂と、前記電磁波遮蔽樹脂を介して前記第１半導体チップ上にフェースアップ実装された第２半導体チップと、前記第２半導体チップを前記キャリア基板に接続するボンディングワイヤと、前記ボンディングワイヤを覆うようにして前記第２半導体チップを前記キャリア基板上で封止する封止材とを備えることを特徴とする。
これにより、第１半導体チップがフェースダウン実装された場合においても、第１半導体チップの上面のみならず側面および接続端子部からの電磁波ノイズの漏洩を低減させることが可能となる。このため、第１半導体チップ上に第２半導体チップが積層配置された場合においても、第１および第２半導体チップ間の電磁波ノイズの干渉に起因する誤動作を抑制することが可能となり、第１および第２半導体チップを含む半導体装置を安定して動作させつつ、半導体装置の実装面積を低減させることが可能となるとともに、半導体装置全体の高さを低くすることができる。
また、本発明の一態様に係る半導体装置によれば、キャリア基板と、前記キャリア基板上にフェースアップ実装された第１半導体チップと、前記第１半導体チップを前記キャリア基板に接続する第１ボンディングワイヤと、前記第１半導体チップ上にフェースアップ実装された第２半導体チップと、前記第１ボンディングワイヤを避けるようにして第１半導体チップと前記第２半導体チップとの間に配置された電磁波遮蔽層と、前記第２半導体チップを前記キャリア基板に接続する第２ボンディングワイヤと、前記第１ボンディングワイヤおよび前記第２ボンディングワイヤを覆うようにして前記第１半導体チップおよび前記第２半導体チップを前記キャリア基板上で封止する電磁波遮蔽樹脂とを備えることを特徴とする。
これにより、第１半導体チップがフェースアップ実装された場合においても、第１半導体チップと第２半導体チップとの間を電磁波遮蔽層にて遮蔽しつつ、第１半導体チップ上に第２半導体チップを積層させることが可能となるとともに、第１半導体チップおよび第２半導体チップの露出面全体を電磁波遮蔽樹脂にて覆うことが可能となる。このため、第１および第２半導体チップ間の電磁波ノイズの干渉に起因する誤動作を抑制することが可能となり、第１および第２半導体チップを含む半導体装置を安定して動作させつつ、半導体装置の実装面積を低減させることが可能となるとともに、外部への電磁波ノイズを抑制することが可能となり、ＥＭＩ（不要輻射）対策を有効に施すことができる。
また、本発明の一態様に係る半導体装置によれば、キャリア基板と、前記キャリア基板上にフェースダウン実装された第１半導体チップと、前記第１半導体チップ上にフェースアップ実装された第２半導体チップと、第１半導体チップと前記第２半導体チップとの間に配置された電磁波遮蔽層と、前記第２半導体チップを前記キャリア基板に接続するボンディングワイヤと、前記ボンディングワイヤを覆うようにして前記第１半導体チップおよび前記第２半導体チップを前記キャリア基板上で封止する電磁波遮蔽樹脂とを備えることを特徴とする。
これにより、第１半導体チップがフェースダウン実装された場合においても、第１半導体チップと第２半導体チップとの間を電磁波遮蔽層にて遮蔽しつつ、第１半導体チップ上に第２半導体チップを積層させることが可能となるとともに、第１半導体チップおよび第２半導体チップの露出面全体を電磁波遮蔽樹脂にて覆うことが可能となる。このため、第１および第２半導体チップ間の電磁波ノイズの干渉に起因する誤動作を抑制することが可能となり、第１および第２半導体チップを含む半導体装置を安定して動作させつつ、半導体装置の実装面積を低減させることが可能となるとともに、外部への電磁波ノイズを抑制することが可能となり、ＥＭＩ（不要輻射）対策を有効に施すことができる。
また、本発明の一態様に係る半導体装置によれば、前記第１半導体チップまたは前記第２半導体チップのいずれか一方にはデジタル素子が搭載され、前記第１半導体チップまたは前記第２半導体チップの他方にはアナログ素子が搭載されていることを特徴とする。
これにより、デジタル素子からの電磁波ノイズの漏洩を低減させることが可能となり、デジタル素子とアナログ素子とを積層した場合においても、デジタル素子とアナログ素子との間の電磁波ノイズの干渉に起因する誤動作を抑制することができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、キャリア基板上に第１半導体チップをフェースアップ実装する工程と、前記フェースアップ実装された第１半導体チップを第１ボンディングワイヤにて前記キャリア基板に接続する工程と、前記第１ボンディングワイヤを覆うようにして前記第１半導体チップを電磁波遮蔽樹脂にて封止する工程と、前記電磁波遮蔽樹脂を介して前記第１半導体チップ上に第２半導体チップをフェースアップ実装する工程と、前記フェースアップ実装された第２半導体チップを第２ボンディングワイヤにて前記キャリア基板に接続する工程と、前記第２ボンディングワイヤを覆うようにして前記第２半導体チップを前記キャリア基板上で封止する工程とを備えることを特徴とする。
これにより、第１半導体チップがフェースアップ実装された場合においても、第１半導体チップの上面のみならず側面およびボンディングワイヤからの電磁波ノイズの漏洩を低減させつつ、第１半導体チップ上に第２半導体チップを積層配置することができる。このため、製造工程の煩雑化を抑制しつつ、第１および第２半導体チップ間の電磁波ノイズの干渉に起因する誤動作を抑制することが可能となり、第１および第２半導体チップを含む半導体装置を安定して動作させつつ、半導体装置の実装面積を低減させることができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、キャリア基板上に第１半導体チップをフェースダウン実装する工程と、前記フェースダウン実装された第１半導体チップの露出面全体を覆うようにして前記第１半導体チップを電磁波遮蔽樹脂にて封止する工程と、前記電磁波遮蔽樹脂を介して前記第１半導体チップ上に第２半導体チップをフェースアップ実装する工程と、前記フェースアップ実装された第２半導体チップをボンディングワイヤにて前記キャリア基板に接続する工程と、前記ボンディングワイヤを覆うようにして前記第２半導体チップを前記キャリア基板上で封止する工程とを備えることを特徴とする。
これにより、第１半導体チップがフェースダウン実装された場合においても、第１半導体チップの上面のみならず側面および接続端子部からの電磁波ノイズの漏洩を低減させつつ、第１半導体チップ上に第２半導体チップを積層配置することができる。このため、製造工程の煩雑化を抑制しつつ、第１および第２半導体チップ間の電磁波ノイズの干渉に起因する誤動作を抑制することが可能となり、第１および第２半導体チップを含む半導体装置を安定して動作させつつ、半導体装置の実装面積を低減させることができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、キャリア基板上に第１半導体チップをフェースアップ実装する工程と、前記フェースアップ実装された第１半導体チップを第１ボンディングワイヤにて前記キャリア基板に接続する工程と、前記第１ボンディングワイヤを避けるように前記第１半導体チップ上に配置された電磁波遮蔽層を介して前記第１半導体チップ上に第２半導体チップをフェースアップ実装する工程と、前記フェースアップ実装された第２半導体チップを第２ボンディングワイヤにて前記キャリア基板に接続する工程と、前記第１ボンディングワイヤおよび前記第２ボンディングワイヤを覆うように前記キャリア基板上に配置された電磁波遮蔽樹脂にて前記第１半導体チップおよび前記第２半導体チップを封止する工程とを備えることを特徴とする。
これにより、第１半導体チップがフェースアップ実装された場合においても、第１半導体チップと第２半導体チップとの間を電磁波遮蔽層にて遮蔽しつつ、第１半導体チップ上に第２半導体チップを積層させることが可能となるとともに、第１半導体チップおよび第２半導体チップの露出面全体を電磁波遮蔽樹脂にて覆うことが可能となる。このため、製造工程の煩雑化を抑制しつつ、第１および第２半導体チップ間の電磁波ノイズの干渉に起因する誤動作を抑制することが可能となるとともに、ＥＭＩ（不要輻射）対策を有効に施すことができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、キャリア基板上に第１半導体チップをフェースダウン実装する工程と、前記第１半導体チップ上に配置された電磁波遮蔽層を介して前記第１半導体チップ上に第２半導体チップをフェースアップ実装する工程と、前記フェースアップ実装された第２半導体チップをボンディングワイヤにて前記キャリア基板に接続する工程と、前記ボンディングワイヤを覆うように前記キャリア基板上に配置された電磁波遮蔽樹脂にて前記第１半導体チップおよび前記第２半導体チップを封止する工程とを備えることを特徴とする。
これにより、第１半導体チップがフェースダウン実装された場合においても、第１半導体チップと第２半導体チップとの間を電磁波遮蔽層にて遮蔽しつつ、第１半導体チップ上に第２半導体チップを積層させることが可能となるとともに、第１半導体チップおよび第２半導体チップの露出面全体を電磁波遮蔽樹脂にて覆うことが可能となる。このため、製造工程の煩雑化を抑制しつつ、第１および第２半導体チップ間の電磁波ノイズの干渉に起因する誤動作を抑制することが可能となるとともに、ＥＭＩ（不要輻射）対策を有効に施すことができる。
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置の概略構成を示す断面図である。
図１において、半導体パッケージにはキャリア基板１が設けられ、キャリア基板１の裏面にはランド２が形成されるとともに、キャリア基板１の表面にはランド４、５が形成され、キャリア基板１内には内部配線３が形成されている。そして、キャリア基板１上には、接着層６を介し半導体チップ７がフェースアップ実装され、半導体チップ７は、ボンディングワイヤ８を介してランド５にワイヤボンド接続されている。そして、キャリア基板１上にフェースアップ実装された半導体チップ７全体は、ボンディングワイヤ８を覆うようにキャリア基板１上に配置された電磁波遮蔽樹脂９にて封止されている。なお、電磁波遮蔽樹脂９としては、例えば、フェライト系の磁性材料などが混合された熱硬化性樹脂を用いることができ、フェライト系の磁性材料などが混合された熱硬化性樹脂のモールド成形などに方法によって半導体チップ７全体を電磁波遮蔽樹脂９にて覆うことができる。
さらに、電磁波遮蔽樹脂９にて覆われた半導体チップ７上には、半導体チップ１１がフェースアップ実装され、半導体チップ１１は、接着層１０を介して電磁波遮蔽樹脂９上に固定されるとともに、ボンディングワイヤ１２を介してランド４にワイヤボンド接続されている。そして、半導体チップ１１は、ボンディングワイヤ１２を覆うようにしてキャリア基板１上に配置された封止樹脂１３にて封止されている。なお、封止樹脂１３は、例えば、エポキシ樹脂などの熱硬化性樹脂を用いたモールド成形などにより形成することができる。また、キャリア基板１の裏面に設けられたランド２上には、キャリア基板１をマザーボード上に実装するための突出電極１４が設けられている。
これにより、半導体チップ７がフェースアップ実装された場合においても、半導体チップ７の上面のみならず側面およびボンディングワイヤからの電磁波ノイズの漏洩を低減させることが可能となる。このため、半導体チップ７上に半導体チップ１１が積層配置された場合においても、半導体チップ７と半導体チップ１１との間の電磁波ノイズの干渉に起因する誤動作を抑制することが可能となり、半導体チップ７および半導体チップ１１を含む半導体装置を安定して動作させつつ、半導体パッケージの実装面積を低減させることができる。
なお、半導体チップ７、１１のいずれか一方にはデジタル素子を搭載し、半導体チップ７、１１の他方にはアナログ素子を搭載することができる。また、キャリア基板１としては、例えば、両面基板、多層配線基板、ビルドアップ基板、テープ基板またはフィルム基板などを用いることができ、キャリア基板１の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、ＢＴレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、突出電極１４としては、例えば、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができる。また、ボンディングワイヤ８、１２としては、例えば、ＡｕワイヤやＡｌワイヤなどを用いることができる。さらに、上述した実施形態では、キャリア基板１上に半導体チップ７を１個だけ実装するとともに、半導体チップ７上に半導体チップ１１を１個だけ実装する方法を例にとって説明したが、キャリア基板１上に複数の半導体チップを実装するようにしてもよく、さらに半導体チップ７上に複数の半導体チップを実装するようにしてもよい。
図２は、本発明の第２実施形態に係る半導体装置の概略構成を示す断面図である。
図２において、半導体パッケージにはキャリア基板２１が設けられ、キャリア基板２１の裏面にはランド２２が形成されるとともに、キャリア基板２１の表面にはランド２４、２５が形成され、キャリア基板２１内には内部配線２３が形成されている。そして、キャリア基板２１上には半導体チップ２７がフリップチップ実装され、半導体チップ２７には、フリップチップ実装するための突出電極２８が設けられている。そして、半導体チップ２７に設けられた突出電極２８は、異方性導電フィルム２６を介してランド２５上にＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合されている。
そして、キャリア基板２１上にフェースアップ実装された半導体チップ２７全体は、キャリア基板２１上に配置された電磁波遮蔽樹脂２９にて封止されている。さらに、電磁波遮蔽樹脂２９にて覆われた半導体チップ２７上には、半導体チップ３１がフェースアップ実装され、半導体チップ３１は、接着層３０を介して電磁波遮蔽樹脂２９上に固定されるとともに、ボンディングワイヤ３２を介してランド２４にワイヤボンド接続されている。そして、半導体チップ３１は、ボンディングワイヤ３２を覆うようにしてキャリア基板２１上に配置された封止樹脂３３にて封止されている。また、キャリア基板２１の裏面に設けられたランド２２上には、キャリア基板２１をマザーボード上に実装するための突出電極３４が設けられている。
これにより、半導体チップ２７がフェースダウン実装された場合においても、半導体チップ２７の上面のみならず側面および接続端子部からの電磁波ノイズの漏洩を低減させることが可能となる。このため、半導体チップ２７上に半導体チップ３１が積層配置された場合においても、半導体チップ２７と半導体チップ３１との間の電磁波ノイズの干渉に起因する誤動作を抑制することが可能となり、半導体チップ２７および半導体チップ３１を含む半導体装置を安定して動作させつつ、半導体パッケージの実装面積を低減させることが可能となるとともに、半導体パッケージの高さを低くすることができる。
なお、上述した実施形態では、ＡＣＦ接合により半導体チップ２７をキャリア基板２１上にフェースダウン実装する方法について説明したが、例えば、ＮＣＦ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合、ＮＣＰ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合などのその他の圧接接合を用いるようにしてもよく、半田接合や合金接合などの金属接合を用いるようにしてもよい。
図３は、本発明の第３実施形態に係る半導体装置の概略構成を示す断面図である。
図３において、半導体パッケージにはキャリア基板４１が設けられ、キャリア基板４１の裏面にはランド４２が形成されるとともに、キャリア基板４１の表面にはランド４４、４５が形成され、キャリア基板４１内には内部配線４３が形成されている。そして、キャリア基板４１上には半導体チップ４７がフリップチップ実装され、半導体チップ４７には、フリップチップ実装するための突出電極４８が設けられている。そして、半導体チップ４７に設けられた突出電極４８は、異方性導電フィルム４６を介してランド４５上にＡＣＦ接合されている。
さらに、半導体チップ４７上には半導体チップ５１がフェースアップ実装され、半導体チップ５１は、電磁波遮蔽層４９を介して半導体チップ４７上に固定されるとともに、ボンディングワイヤ５２を介してランド４４にワイヤボンド接続されている。なお、電磁波遮蔽層４９としては、フェライト系の磁性材料などが絶縁性フィルムに混合された電磁波遮蔽フィルムやフェライト系の磁性材料などが絶縁性ペーストに混合された電磁波遮蔽ペーストなどを用いることができる。そして、半導体チップ４７および半導体チップ５１は、ボンディングワイヤ５２を覆うようにしてキャリア基板４１上に配置された電磁波遮蔽樹脂５３にて封止されている。また、キャリア基板４１の裏面に設けられたランド４２上には、キャリア基板４１をマザーボード上に実装するための突出電極４４が設けられている。
これにより、半導体チップ４７がフェースダウン実装された場合においても、半導体チップ４７と半導体チップ５１との間を電磁波遮蔽層４９にて遮蔽しつつ、半導体チップ４７上に半導体チップ５１を積層させることが可能となるとともに、半導体チップ４７および半導体チップ５１の露出面全体を電磁波遮蔽樹脂５３にて覆うことが可能となる。このため、半導体チップ４７と半導体チップ５１との間の電磁波ノイズの干渉に起因する誤動作を抑制することが可能となり、半導体チップ４７および半導体チップ５１を含む半導体装置を安定して動作させつつ、半導体パッケージの実装面積を低減させることが可能となるとともに、外部への電磁波ノイズを抑制することが可能となり、ＥＭＩ（不要輻射）対策を有効に施すことができる。
図４は、本発明の第４実施形態に係る半導体装置の概略構成を示す断面図である。
図４において、半導体パッケージにはキャリア基板６１が設けられ、キャリア基板６１の裏面にはランド６２が形成されるとともに、キャリア基板６１の表面にはランド６４、６５が形成され、キャリア基板６１内には内部配線６３が形成されている。そして、キャリア基板６１上には、接着層６６を介し半導体チップ６７がフェースアップ実装され、半導体チップ６７は、ボンディングワイヤ６８を介してランド６５にワイヤボンド接続されている。
さらに、半導体チップ６７上には、ボンディングワイヤ６８を避けるようにして半導体チップ７１がフェースアップ実装され、半導体チップ７１は、電磁波遮蔽層６９を介して半導体チップ６７上に固定されるとともに、ボンディングワイヤ７２を介してランド６４にワイヤボンド接続されている。そして、半導体チップ６７および半導体チップ７１は、ボンディングワイヤ６８、７２を覆うようにしてキャリア基板６１上に配置された電磁波遮蔽樹脂７３にて封止されている。また、キャリア基板６１の裏面に設けられたランド６２上には、キャリア基板６１をマザーボード上に実装するための突出電極７４が設けられている。
これにより、半導体チップ６７がフェースアップ実装された場合においても、半導体チップ６７と半導体チップ７１との間を電磁波遮蔽層６９にて遮蔽しつつ、半導体チップ６７上に半導体チップ７１を積層させることが可能となるとともに、半導体チップ６７および半導体チップ７１の露出面全体を電磁波遮蔽樹脂７３にて覆うことが可能となる。このため、半導体チップ６７と半導体チップ７１との間の電磁波ノイズの干渉に起因する誤動作を抑制することが可能となり、半導体チップ６７および半導体チップ７１を含む半導体装置を安定して動作させつつ、半導体パッケージの実装面積を低減させることが可能となるとともに、外部への電磁波ノイズを抑制することが可能となり、ＥＭＩ（不要輻射）対策を有効に施すことができる。
本発明の第１実施形態に係る半導体装置の概略構成を示す断面図。 本発明の第２実施形態に係る半導体装置の概略構成を示す断面図。 本発明の第３実施形態に係る半導体装置の概略構成を示す断面図。 本発明の第４実施形態に係る半導体装置の概略構成を示す断面図。
符号の説明
１、２１、４１、６１ キャリア基板、２、４、５、２２、２４、２５、４２、４４、４５、６２、６４、６５ ランド、３、１３、４３、３３ 内部配線、６、１０、３０、６６ 接着層、２６、４６ 異方性導電フィルム、７、１１、２７、３１、４７、５１、６７、７１ 半導体チップ、８、１２、３２、５２、６８、７２ ボンディングワイヤ、９、２９、５３、７３ 電磁波遮蔽樹脂、１３、３３ 封止樹脂、１４、２８、３４、４８、５４、７４ 突出電極、４９、６９ 電磁波遮蔽層

Claims (9)

  1. キャリア基板と、
    前記キャリア基板上にフェースアップ実装された第１半導体チップと、
    前記第１半導体チップを前記キャリア基板に接続する第１ボンディングワイヤと、
    前記第１ボンディングワイヤを覆うようにして前記第１半導体チップを前記キャリア基板上で封止する電磁波遮蔽樹脂と、
    前記電磁波遮蔽樹脂を介して前記第１半導体チップ上にフェースアップ実装された第２半導体チップと、
    前記第２半導体チップを前記キャリア基板に接続する第２ボンディングワイヤと、
    前記第２ボンディングワイヤを覆うようにして前記第２半導体チップを前記キャリア基板上で封止する封止材とを備えることを特徴とする半導体装置。
  2. キャリア基板と、
    前記キャリア基板上にフェースダウン実装された第１半導体チップと、
    前記第１半導体チップの露出面全体を前記キャリア基板上で封止する電磁波遮蔽樹脂と、
    前記電磁波遮蔽樹脂を介して前記第１半導体チップ上にフェースアップ実装された第２半導体チップと、
    前記第２半導体チップを前記キャリア基板に接続するボンディングワイヤと、
    前記ボンディングワイヤを覆うようにして前記第２半導体チップを前記キャリア基板上で封止する封止材とを備えることを特徴とする半導体装置。
  3. キャリア基板と、
    前記キャリア基板上にフェースアップ実装された第１半導体チップと、
    前記第１半導体チップを前記キャリア基板に接続する第１ボンディングワイヤと、
    前記第１半導体チップ上にフェースアップ実装された第２半導体チップと、
    前記第１ボンディングワイヤを避けるようにして第１半導体チップと前記第２半導体チップとの間に配置された電磁波遮蔽層と、
    前記第２半導体チップを前記キャリア基板に接続する第２ボンディングワイヤと、
    前記第１ボンディングワイヤおよび前記第２ボンディングワイヤを覆うようにして前記第１半導体チップおよび前記第２半導体チップを前記キャリア基板上で封止する電磁波遮蔽樹脂とを備えることを特徴とする半導体装置。
  4. キャリア基板と、
    前記キャリア基板上にフェースダウン実装された第１半導体チップと、
    前記第１半導体チップ上にフェースアップ実装された第２半導体チップと、
    第１半導体チップと前記第２半導体チップとの間に配置された電磁波遮蔽層と、
    前記第２半導体チップを前記キャリア基板に接続するボンディングワイヤと、
    前記ボンディングワイヤを覆うようにして前記第１半導体チップおよび前記第２半導体チップを前記キャリア基板上で封止する電磁波遮蔽樹脂とを備えることを特徴とする半導体装置。
  5. 前記第１半導体チップまたは前記第２半導体チップのいずれか一方にはデジタル素子が搭載され、前記第１半導体チップまたは前記第２半導体チップの他方にはアナログ素子が搭載されていることを特徴とする請求項１から４のいずれか１項記載の半導体装置。
  6. キャリア基板上に第１半導体チップをフェースアップ実装する工程と、
    前記フェースアップ実装された第１半導体チップを第１ボンディングワイヤにて前記キャリア基板に接続する工程と、
    前記第１ボンディングワイヤを覆うようにして前記第１半導体チップを電磁波遮蔽樹脂にて封止する工程と、
    前記電磁波遮蔽樹脂を介して前記第１半導体チップ上に第２半導体チップをフェースアップ実装する工程と、
    前記フェースアップ実装された第２半導体チップを第２ボンディングワイヤにて前記キャリア基板に接続する工程と、
    前記第２ボンディングワイヤを覆うようにして前記第２半導体チップを前記キャリア基板上で封止する工程とを備えることを特徴とする半導体装置の製造方法。
  7. キャリア基板上に第１半導体チップをフェースダウン実装する工程と、
    前記フェースダウン実装された第１半導体チップの露出面全体を覆うようにして前記第１半導体チップを電磁波遮蔽樹脂にて封止する工程と、
    前記電磁波遮蔽樹脂を介して前記第１半導体チップ上に第２半導体チップをフェースアップ実装する工程と、
    前記フェースアップ実装された第２半導体チップをボンディングワイヤにて前記キャリア基板に接続する工程と、
    前記ボンディングワイヤを覆うようにして前記第２半導体チップを前記キャリア基板上で封止する工程とを備えることを特徴とする半導体装置の製造方法。
  8. キャリア基板上に第１半導体チップをフェースアップ実装する工程と、
    前記フェースアップ実装された第１半導体チップを第１ボンディングワイヤにて前記キャリア基板に接続する工程と、
    前記第１ボンディングワイヤを避けるように前記第１半導体チップ上に配置された電磁波遮蔽層を介して前記第１半導体チップ上に第２半導体チップをフェースアップ実装する工程と、
    前記フェースアップ実装された第２半導体チップを第２ボンディングワイヤにて前記キャリア基板に接続する工程と、
    前記第１ボンディングワイヤおよび前記第２ボンディングワイヤを覆うように前記キャリア基板上に配置された電磁波遮蔽樹脂にて前記第１半導体チップおよび前記第２半導体チップを封止する工程とを備えることを特徴とする半導体装置の製造方法。
  9. キャリア基板上に第１半導体チップをフェースダウン実装する工程と、
    前記第１半導体チップ上に配置された電磁波遮蔽層を介して前記第１半導体チップ上に第２半導体チップをフェースアップ実装する工程と、
    前記フェースアップ実装された第２半導体チップをボンディングワイヤにて前記キャリア基板に接続する工程と、
    前記ボンディングワイヤを覆うように前記キャリア基板上に配置された電磁波遮蔽樹脂にて前記第１半導体チップおよび前記第２半導体チップを封止する工程とを備えることを特徴とする半導体装置の製造方法。
JP2005150591A 2005-05-24 2005-05-24 半導体装置および半導体装置の製造方法 Withdrawn JP2006332161A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005150591A JP2006332161A (ja) 2005-05-24 2005-05-24 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005150591A JP2006332161A (ja) 2005-05-24 2005-05-24 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006332161A true JP2006332161A (ja) 2006-12-07

Family

ID=37553569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005150591A Withdrawn JP2006332161A (ja) 2005-05-24 2005-05-24 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2006332161A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078367A (ja) * 2006-09-21 2008-04-03 Renesas Technology Corp 半導体装置
JP2011181861A (ja) * 2010-03-04 2011-09-15 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法
JP2013251392A (ja) * 2012-05-31 2013-12-12 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
CN103869329A (zh) * 2012-12-13 2014-06-18 北京天中磊智能科技有限公司 一种一体化卫星导航芯片及其制造方法
WO2017095507A1 (en) * 2015-11-30 2017-06-08 Intel Corporation Shielding mold
CN114188312A (zh) * 2022-02-17 2022-03-15 甬矽电子(宁波)股份有限公司 封装屏蔽结构和屏蔽结构制作方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078367A (ja) * 2006-09-21 2008-04-03 Renesas Technology Corp 半導体装置
JP2011181861A (ja) * 2010-03-04 2011-09-15 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法
JP2013251392A (ja) * 2012-05-31 2013-12-12 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
CN103869329A (zh) * 2012-12-13 2014-06-18 北京天中磊智能科技有限公司 一种一体化卫星导航芯片及其制造方法
WO2017095507A1 (en) * 2015-11-30 2017-06-08 Intel Corporation Shielding mold
US9807866B2 (en) 2015-11-30 2017-10-31 Intel Corporation Shielding mold for electric and magnetic EMI mitigation
CN114188312A (zh) * 2022-02-17 2022-03-15 甬矽电子(宁波)股份有限公司 封装屏蔽结构和屏蔽结构制作方法
CN114188312B (zh) * 2022-02-17 2022-07-08 甬矽电子(宁波)股份有限公司 封装屏蔽结构和屏蔽结构制作方法

Similar Documents

Publication Publication Date Title
KR100714917B1 (ko) 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지
US7615415B2 (en) Vertical stack type multi-chip package having improved grounding performance and lower semiconductor chip reliability
KR100744151B1 (ko) 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지
WO2010047014A1 (ja) 積層型半導体装置及び電子機器
JP4186843B2 (ja) 立体的電子回路装置
JP4876618B2 (ja) 半導体装置および半導体装置の製造方法
JP4577228B2 (ja) 半導体装置および半導体装置の製造方法
JP2001077301A (ja) 半導体パッケージ及びその製造方法
US20070164449A1 (en) Build-up package of optoelectronic chip
JP2012253190A (ja) 半導体パッケージ及びその実装方法
JP2009141169A (ja) 半導体装置
JP2008153492A (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
US9607951B2 (en) Chip package
JP2006332161A (ja) 半導体装置および半導体装置の製造方法
JP2007281129A (ja) 積層型半導体装置
US8063313B2 (en) Printed circuit board and semiconductor package including the same
JP2013069942A (ja) 半導体装置及びその製造方法
US20040222519A1 (en) Semiconductor device, electronic device, electronic apparatus, method of manufacturing semiconductor device, and method of manufacturing electronic device
JP4197140B2 (ja) 半導体装置
JP2012009713A (ja) 半導体パッケージおよび半導体パッケージの製造方法
KR101070799B1 (ko) 반도체패키지 및 그 제조방법
TWI667745B (zh) 半導體封裝結構
WO2019111873A1 (ja) モジュール
JP2008187076A (ja) 回路装置およびその製造方法
JP2004128356A (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071225

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090612