JP2013251392A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2013251392A
JP2013251392A JP2012124863A JP2012124863A JP2013251392A JP 2013251392 A JP2013251392 A JP 2013251392A JP 2012124863 A JP2012124863 A JP 2012124863A JP 2012124863 A JP2012124863 A JP 2012124863A JP 2013251392 A JP2013251392 A JP 2013251392A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin layer
test
rfid tag
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012124863A
Other languages
English (en)
Other versions
JP5906948B2 (ja
Inventor
Makoto Tsuchiya
誠 土屋
Hiroyuki Koike
弘之 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2012124863A priority Critical patent/JP5906948B2/ja
Publication of JP2013251392A publication Critical patent/JP2013251392A/ja
Application granted granted Critical
Publication of JP5906948B2 publication Critical patent/JP5906948B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体装置とその製造方法において、半導体装置の大型化を招くことなく半導体装置に係る情報を電磁波で読み取ることができるようにすること。
【解決手段】半導体素子１と、半導体素子１を封止する樹脂２１、２２とを備え、樹脂２１、２２の中にRFIDタグ２３が埋め込まれたことを特徴とする半導体装置による。
【選択図】図１０

Description

本発明は、半導体装置とその製造方法に関する。
LSI等の半導体装置の製造工程では、ウエハレベルでのプロセスの終了後に様々な試験が行われる。そのような試験としては、半導体基板に形成された各半導体素子が仕様で定められた通りに機能するかどうかについて確認するための電気的な試験や、半導体素子のなかから不良品を排除するために加速試験がある。
これらの試験結果は不良となった原因を特定するのに有用であり、試験対象の半導体素子と対応付けて管理するのが好ましい。その管理の方法として様々な手法が提案されているが、いずれも改善の余地がある。
例えば、半導体素子に設けられた複数のヒューズのうち、試験結果に対応した所定のヒューズを電気的に切断することにより、切断の有無に応じて各ヒューズを「０」と「１」のいずれかに対応させて、半導体素子に試験結果を記憶させる方法が提案されている。
この方法では、半導体素子を樹脂で封止して半導体装置を製造した後に、半導体装置の外部接続端子から電気信号を供給することにより、各ヒューズの切断状況で定まる回路の抵抗値等を測定して試験結果を電気的に読み取ることになる。但し、半導体装置が損傷している場合には、このように電気的に試験結果を読み取ることができないため、半導体装置を開封して各ヒューズの切断状況を顕微鏡等で確認する必要が生じ、時間と手間がかかってしまう。
一方、半導体素子にRFID(Radio Frequency Identification)領域を設け、電磁波を利用してそのRFID領域に試験結果を記憶させる方法も提案されている。RFIDは、情報の書き込みと読み取りとを非接触で行うことができるため、上記のように半導体装置が損傷している場合でも専用のリーダで試験結果を読み取ることができる。
しかし、このように半導体素子にRFID領域を設けたのではその分だけ半導体素子の平面サイズが大きくなり、半導体装置を小型化するのが困難となってしまう。
また、半導体素子とRFIDタグとを積層した半導体装置も提案されているが、これでは半導体素子で発生した熱が外部に逃げるのをRFIDタグが妨げてしまうため、半導体装置の放熱効率も悪くなる。
特開２００７−３２４５６１号公報 特開２００９−２３０３３２号公報
高田 謙一、他２名、"ICタグを活用したトレーサビリティシステムの開発"、２００７年６月、石川島播磨技報、Vol. 47、No. 2
半導体装置とその製造方法において、半導体装置の大型化を招くことなく半導体素子に係る情報を電磁波で読み取ることができるようにすることを目的とする。
以下の開示の一観点によれば、半導体素子と、前記半導体素子を封止する樹脂とを備え、前記樹脂の中にRFIDタグが埋め込まれた半導体装置が提供される。
また、その開示の他の観点によれば、半導体素子とRFIDタグとを樹脂で封止することにより半導体装置を製造する工程を有する半導体装置の製造方法が提供される。
以下の開示によれば、半導体素子を封止する樹脂の中にRFIDタグを埋め込むので、RFIDタグの幅を半導体素子のそれよりも狭くことで半導体装置の幅をRFIDタグがない場合と同程度にすることができ、RFIDタグが原因で半導体装置が大型化するのを防止できる。
図１は、第１実施形態において半導体素子が形成された半導体基板の平面図である。 図２は、第１実施形態において行われる電気的な試験ついて示す平面図である。 図３（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その１）である。 図４（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その２）である。 図５（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その３）である。 図６は、第１実施形態で使用するRFIDタグの構成を模式的に示す平面図である。 図７は、第１実施形態に係る半導体装置に対する試験の手順を示すフローチャートである。 図８は、第１実施形態に係る第１の試験で使用されるLSIテスタの構成図である。 図９は、第１実施形態でデータの書き込みに使用するライタの断面図である。 図１０は、第１実施形態で使用するハンドラの断面図である。 図１１は、第１実施形態において第１の試験基板に半導体装置を載せる際の斜視図である。 図１２は、第１実施形態において第２の試験基板に半導体装置を載せる際の斜視図である。 図１３（ａ）、（ｂ）は、第１実施形態におけるバーンイン試験を模式的に示す断面図である。 図１４は、第２実施形態に係る半導体装置に対する試験の手順を示すフローチャートである。 図１５は、第２実施形態で使用する試験基板を模式的に示す斜視図である。 図１６（ａ）は、第２実施形態におけるバーンイン試験で使用する加熱基板の上面図であり、図１６（ｂ）は図１６（ａ）のI−I線に沿う断面図である。 図１７（ａ）は、第２実施形態でバーンイン試験を行うときの平面図であり、図１７（ｂ）は図１７（ａ）のII−II線に沿う断面図である。 図１８（ａ）、（ｂ）は、第３実施形態に係る半導体装置の製造途中の断面図（その１）である。 図１９（ａ）、（ｂ）は、第３実施形態に係る半導体装置の製造途中の断面図（その２）である。 図２０は、第３実施形態に係る半導体装置の製造途中の断面図（その３）である。 図２１（ａ）、（ｂ）は、第４実施形態に係る半導体装置の製造途中の断面図（その１）である。 図２２（ａ）、（ｂ）は、第４実施形態に係る半導体装置の製造途中の断面図（その２）である。 図２３は、その他の実施形態において樹脂封止の対象となる半導体素子と回路基板の断面図である。 図２４（ａ）〜（ｃ）は、その他の実施形態に係る半導体装置の断面図である。
本実施形態の説明に先立ち、本願発明者の検討結果について説明する。
出荷前の半導体装置に対して行われる加速試験にバーンイン試験がある。バーンイン試験は、製品の動作保証温度よりも高い温度で行う電気的な試験であり、市場で不良品となる蓋然性の高い半導体装置をスクリーニングするために行われる。
バーンイン試験における加熱は炉やヒータ内蔵の基板を用いて行われ、試験時の半導体装置が所定の温度となるように炉やヒータの設定温度を定める。
但し、試験中の半導体装置はその消費電力に応じて発熱するため、上記した炉等の設定温度と半導体装置の温度とは必ずしも一致しない。
また、一枚の半導体基板から同一種類の半導体装置を製造する場合であっても、半導体基板の面内における膜厚分布のばらつき等が原因で、各半導体装置の消費電力にはばらつきが出る。特に、半導体装置の微細化が進むと製造ばらつきが目立つようになり、上記のような消費電力のばらつきが顕著となる。
このように消費電力が異なる同一種類の複数の半導体装置に対して同一の炉や基板を用いてバーンイン試験を行ったのでは、消費電力が高い半導体装置が自身の発熱で過度に加熱され、最悪の場合にはその半導体装置内の回路が焼き切れてしまう。また、消費電力が小さい半導体装置では加熱が不十分となってスクリーニングできないおそれもある。
このような問題に対処するために、予め各半導体装置の消費電力を測定しておき、消費電力が上記のような不十分な加熱や過度な加熱が生じない許容範囲内にある半導体装置を選別し、その半導体装置に対してのみバーンイン試験を行うことも考えられる。
しかし、消費電力が上記の許容範囲内になくても製品仕様を満たしている半導体装置もある。その半導体装置に対して上記の方法ではバーンイン試験を行わないため、本来良品とすべき半導体装置を不良品として扱わざるを得なくなり、半導体装置の歩留まりが低下してしまう。
以下、各実施形態について説明する。なお、各実施形態に記載の数値、条件、及び材料等は例示であり、各実施形態はこれらに限定されるものではない。
（第１実施形態）
第１実施形態では以下のようにして半導体素子に係る情報をRFIDタグに格納し、そのRFIDタグと半導体素子とを樹脂封止する。
図１は、その半導体素子が形成された半導体基板１の平面図である。
図１に示すように、本実施形態ではシリコンウエハ等の半導体基板１に対して成膜やエッチング等の処理を行うことにより、製品に適した半導体回路を備えた複数の半導体素子１を形成する。
以下では各々の半導体素子１が同一の製品である場合について説明するが、異なる製品用の半導体素子１を半導体基板Wに形成してもよい。
次いで、図２に示すように、半導体基板Wの各半導体素子１に対して電気的な試験を行い、各半導体素子１の電流値や電圧値等の電気的特性が製品に定められた規格内にあるか否かを調べる。
この試験はプローブ試験とも呼ばれ、不図示のプローブカードに設けられたプローブから各半導体素子１に試験信号を供給することにより実施される。
そして、このプローブ試験で電気的特性が規格内にあると判断された半導体素子１は良品として扱われ、そうでないと判断された半導体素子１は不良品として扱われる。図２では、不良品にハッチングを掛け、良品にはハッチングを掛けないことにより両者を区別している。
これ以降の工程について、図３〜図５を参照して説明する。図３〜図５は、本実施形態に係る半導体装置の製造途中の断面図である。
まず、図３（ａ）に示すように、上記の半導体基板Wをダイシングすることにより各半導体素子１を個片化する。その半導体素子１の回路形成面には、後で回路基板上に搭載する際にボンディングワイヤが接続される第１のパッド２が設けられる。
次いで、図３（ｂ）に示すように、半導体素子１が搭載される回路基板３を用意する。回路基板３は、コア基材の両面に複数の配線層を積層してなる多層回路基板であって、その一方の主面に電極４を備えると共に、他方の主面に第２のパッド５を備える。
そして、この回路基板３の上に不図示の接着剤を用いて半導体素子１をフェイスアップの状態で固着する。
その後に、金線等のボンディングワイヤ６の両端をそれぞれ第１のパッド２と第２のパッド５に接続する。
次に、図４（ａ）に示す工程について説明する。
まず、トランスファモールド用の下金型１３の上に、半導体素子１を上側にして回路基板３を載置する。
そして、下金型１３に第１の上金型１５を被せ、第１の上金型１５の第１のキャビティ１５ａ内に半導体素子１を収める。
この状態で下金型１３と第１の上金型１５との間の流路１６から第１のキャビティ１５ａに未硬化の樹脂を供給する。これと共に、下金型１３の穴１３ａに挿入されたプランジャ１８を上昇させることにより第１のキャビティ１５ａに上記の樹脂を充填し、その樹脂を熱硬化させて第１の樹脂層２１を形成して、第１の樹脂層２１で半導体素子１とボンディングワイヤ６とを封止する。
なお、第１の樹脂層２１の材料となる樹脂は特に限定されないが、本実施形態ではその材料として熱硬化性のエポキシ樹脂を使用する。
次に、図４（ｂ）に示すように、第１の上金型１５を上方に退避させた後、第１の樹脂層２１の上に接着剤２４を介してRFIDタグ２３を載置する。
このとき、上記のように第１の樹脂層２１でボンディングワイヤ６を封止したため、そのボンディングワイヤ６とRFIDタグ２３とが接触することはない。
また、RFIDタグ２３の大きさも特に限定されないが、RFIDタグ２３の幅W1を半導体素子１の幅W2よりも狭くすることにより、半導体装置の大型化を防止するのが好ましい。
本実施形態では、半導体素子１の幅W2を約１０mmとすると共に、RFIDタグ２３の幅W1をこれよりも狭い約５mmとすることで半導体装置の大型化を防止する。
図６は、RFIDタグ２３の構成を模式的に示す平面図である。
図６に示すように、RFIDタグ２３は、アンテナ２３ａとタグ素子２３ｂとを備える。このうち、タグ素子２３ｂはLSI等の半導体集積回路であって、アンテナ部２３ａで受信した情報を格納するFeRAM(Ferroelectric Random Access Memory)等の記憶部２３ｃを有する。
次に、図５（ａ）に示すように、下金型１３に第２の上金型２５を被せ、第２の上金型２５の第２のキャビティ２５ａ内に第１の樹脂層２１とRFIDタグ２３とを収める。
そして、下金型１３と第２の上金型２５との間の流路２６から第２のキャビティ２５ａに未硬化の樹脂を供給する。これと共に、プランジャ１８を上昇させて第２のキャビティ２５ａに樹脂を充填し、その樹脂を熱硬化させて第２の樹脂層２２とする。これにより、第２の樹脂層２２でRFIDタグ２３が封止され、外気からRFIDタグ２３が保護される。
ここで、RFIDタグ２３は、図４（ｂ）に示したように接着剤２４により第１の樹脂層２１に接着されているため、上記のように第２のキャビティ２５ａ内に樹脂を流し込んでもその流れによってRFIDタグ２３が移動することはない。
また、第２の樹脂層２２の材料も特に限定されず、第１の樹脂層２１と同じ材料であってもよいし、第１の樹脂層２１とは異なる材料であってもよい。本実施形態では、第２の樹脂層２２の材料として、第１の樹脂層２１と同じ材料である熱硬化性のエポキシ樹脂を使用する。
この後に、図５（ｂ）に示すように下金型１３と第２の上金型２５から半導体素子１を取り出し、回路基板３の電極４の各々に外部接続端子２７としてはんだバンプを接合する。
ここまでの工程により、第１の樹脂層２１と第２の樹脂層２２の各々によって半導体素子１とRFIDタグ２３とが封止された半導体装置３０が完成する。
なお、樹脂層の積層は２層に限定されず、３層以上の樹脂層を形成してもよい。
上記の第１の樹脂層２１と第２の樹脂層２２の厚さは特に限定されない。本実施形態では、半導体素子１の回路形成面から測った第１の樹脂層２１の厚さD1を約２００μmとし、第１の樹脂層２１の上面から測った第２の樹脂層２２の厚さD2を約５０μmとする。
本実施形態によれば、半導体素子１と共にRFIDタグ２３を樹脂封止するため、図４（ｂ）のようにRFIDタグ２３の幅W1を半導体素子１の幅W2よりも狭くことで半導体装置３０の幅をRFIDタグ２３がない場合と同程度にすることができる。
更に、このようにRFIDタグ２３の幅W1を狭くすることにより、半導体素子１で発生した熱が外部に逃げるのをRFIDタグ２３が妨げることがなく、RFIDタグ２３が原因で半導体装置３０の放熱効率が低下することもない。
この後は、その半導体装置３０に対して以下のように試験を行う。
その試験について図７を参照しながら説明する。図７は、本実施形態に係る半導体装置３０に対する試験の手順を示すフローチャートである。
最初のステップS1では、上記の半導体装置３０に対して以下のように電気的な第１の試験を行う。なお、この第１の試験では、図２のプローブ試験で良品と判断された半導体素子１を備えた半導体装置３０が試験の対象となり、プローブ試験で不良と判断された半導体素子１を備えた半導体装置３０については試験の対象としない。
図８は、その第１の試験で使用されるLSIテスタ４０の構成図である。
LSIテスタ４０は、半導体装置３０を収容するソケット４１とプランジャ４２とを備えており、半導体装置３０の各外部接続端子２７がプランジャ４２に当接する。
第１の試験に際しては、コントローラ４３で生成された試験信号SINがプランジャ４２を介して半導体装置３０に入力され、その試験信号SINに対する応答信号SOUTがコントローラ４３に入力される。
そして、コントローラ４３が、試験信号SINと応答信号SOUTとに基づいて半導体素子１の消費電力Pを求め、当該電力Pを半導体装置３０と対応付けてデータDTとして記憶部４４に格納する。
以上により第１の試験を終了する。この後に、LSIテスタ４０から半導体装置３０を取り出す。
次のステップS2では、半導体装置３０のRFIDタグ２３に上記のデータDTを書き込む。
図９は、データDTの書き込みに使用されるライタ４７の断面図である。
ライタ４７は、記憶部４４（図８参照）からデータDTを取り出し、所定の周波数の第１の電磁波E1で当該データDTを搬送する。本ステップでは、RFIDタグ２３がその第１の電磁波E1を復調して上記のデータDTを記憶部２３ｃ（図６参照）に格納する。
なお、データDTに含ませる情報は上記の消費電力Pに限定されない。消費電力Pの他に、半導体素子１の元の半導体基板W（図１参照）における座標（x,y）や、その半導体基板Wが属するロット番号LをデータDTに含ませて記憶部２３ｃに格納してもよい。更に、図２のプローブ試験の結果をその試験対象の半導体素子１と対応付けてデータDTに含ませてもよい。これらの情報を後でRFIDタグ２３から読み取ることで、後述の第２の試験で半導体装置３０が不良と判断された場合に、その半導体装置３０が不良となった原因を探る手掛かりを得ることができる。
この後は、上記の半導体装置３０に対してバーンイン試験等の第２の試験を行うことになるが、既述のように半導体装置３０の消費電力によってはバーンイン試験時に半導体装置３０が過度に加熱されたり、或いはその加熱が不足したりする。
そこで、次のステップS3では、バーンイン試験に先立って半導体装置３０のRFIDタグ２３に格納されたデータDTを読み取り、そのデータDTに含まれる半導体装置３０の消費電力Pを確認する。
図１０は、本ステップで使用するハンドラ５０の断面図である。
ハンドラ５０は、コントローラ５５の制御下で半導体装置３０を吸着してバーンイン試験用の試験基板に搬送すると共に、RFIDタグ２３に格納されているデータDTを読み取るためのリーダ５１を内蔵する。
本ステップでは、リーダ５１が、所定の周波数の第２の電磁波E2を半導体装置３０に照射することによりRFIDタグ２３に格納されているデータDTを読み取り、当該データDTをコントローラ５５に送出する。これを受けて、コントローラ５５はそのデータDTを記憶部５６に格納する。
次のステップS4では、コントローラ５５が、データDTに含まれる消費電力Pの値が規定値P0よりも大きいか否かを判断し、その判断結果に基づいて半導体装置３０のランクを決定する。
なお、規定値P0は、バーンイン試験時における半導体装置３０の発熱量を判断する目安であって、ユーザが任意に設定し得る。
そして、消費電力Pの値が規定値P0よりも大きい半導体装置３０はバーンイン試験における発熱量が大きな第１のランクR1とされ、消費電力Pが規定値P0以下の半導体装置３０はその発熱量が小さな第２のランクR2とされる。
ここで、第１のランクR1とされた半導体装置３０に対してはステップS5が行われる。
ステップS5においては、図１１の斜視図に示すように、ハンドラ５０が半導体装置３０を第１のランクR1用の第１の試験基板５９に搭載する。
一方、上記のステップS4において第２のランクR2とされた半導体装置３０に対してはステップS7が行われる。
そのステップS7においては、図１２に示すように、ハンドラ５０が半導体装置３０を第２のランクR1用の第２の試験基板６０に搭載する。
上記したステップS4、S5、S7を複数の半導体装置３０に対して行うことで、ランクに応じて各半導体装置３０を第１の試験基板５９と第２の試験基板６０のいずれかに集めることできる。
そして、ステップS5とステップS7が終了した後は、それぞれステップS6とステップS8に移ることにより各半導体装置３０に対して第２の試験としてバーンイン試験を行い、市場で不良となる可能性のある半導体装置３０をスクリーニングする。
図１３（ａ）、（ｂ）は、そのバーンイン試験を模式的に示す断面図である。
このうち、図１３（ａ）は、ステップS6における第１のランクR1の半導体装置３０に対するバーンイン試験を模式的に示す断面図である。
図１３（ａ）に示すように、第１のランクR1の各半導体装置３０に対しては、まず、これらの半導体装置３０が搭載された第１の試験基板５９を炉６１の中に入れる。
そして、炉６１の内部の空気の温度を第１の温度T1にまで加熱し、この状態で第１の試験基板５９から各半導体装置３０に対してバーンイン試験用の試験信号を送出することにより、各半導体装置３０が製品仕様で定められた動作をするか否かを調べる。
ここで、第１のランクR1の半導体装置３０は、第２のランクR2の半導体装置３０と比較して消費電力が大きく発熱量が多いため、試験時に半導体装置３０が過度に加熱されないように第１の温度T1の設定温度は１００℃程度の低めでよい。
これにより、過度な加熱が原因で半導体装置３０の内部の回路が焼き切れるのを防止して、バーンイン試験を適切に行うことができる。
また、このバーンイン試験において製品仕様で定められた動作をしない半導体装置３０が発見されたときは、その半導体装置３０を不良品として扱う。
一方、図１３（ｂ）は、ステップS8における第２のランクR2の半導体装置３０に対するバーンイン試験を模式的に示す断面図である。
図１３（ｂ）に示すように、第２のランクR2の各半導体装置３０については、これらの半導体装置３０が搭載された第２の試験基板６０を炉６１の中に入れる。
次いで、炉６１の内部の空気の温度を第２の温度T2にまで加熱する。そして、この状態で第２の試験基板６０から各半導体装置３０に対してバーンイン試験用の試験信号を送出することにより、各半導体装置３０が製品仕様で定められた動作をするか否かを調べる。
ここで、第２のランクR2の半導体装置３０は、第１のランクR1の半導体装置と比較して試験時の発熱量が少ないため、試験時の空気の温度を第１のランクR1におけるのと同じ第１の温度T1としたのでは加熱が不十分となる。
そこで、上記の第２の温度T2としては第１の温度T1よりも高温、例えば１２０℃程度とするのが好ましい。これにより、半導体装置３０を十分に加熱してスクリーニングすることができ、不良となる蓋然性の高い半導体装置３０を出荷する危険性を低減できる。
なお、第１のランクR1に対するバーンイン試験と同様に、第２のランクR2に対するバーンイン試験において製品仕様で定められた動作をしない半導体装置３０が発見されたときも、その半導体装置３０を不良品として扱う。
以上により、半導体装置３０に対する試験を終える。
上記した本実施形態に係る半導体装置３０の製造方法によれば、RFIDタグ２３に格納されているデータDTを読み取ることでその半導体装置３０の消費電力Pが分かる。その消費電力Pの値が規定値P0よりも大きいか否かに応じ、バーンイン試験時の炉６１内の空気の温度を第１の温度T1と第２の温度T2のどちらにしたらよいかを判断でき、試験時における半導体装置３０の加熱不足や過度の加熱を防止できる。
また、これによれば、半導体基板Wの面内で半導体素子１の消費電力Pのばらついていても、その半導体基板Wから得られた半導体装置３０は第１のランクR1と第２のランクR2のいずれかに必ず分類されてバーンイン試験が行われる。よって、製品仕様を満たしているにも関わらずバーンイン試験が行われない半導体装置３０が存在しなくなり、半導体基板Wから得られる半導体装置３０の歩留まりを向上させることができる。
（第２実施形態）
第１実施形態では、図１３（ａ）、（ｂ）に示したように、RFIDタグ２３に格納されている消費電力Pの値に応じて各半導体装置３０を第１のランクR1と第２のランクR2とに分け、ランクごとに個別にバーンイン試験を行った。
これに対し、本実施形態では、異なる消費電力Pの半導体装置３０に対して同時にバーンイン試験を行う。
図１４は、本実施形態に係る半導体装置３０に対する試験の手順を示すフローチャートである。
図１４におけるステップS1〜S3は第１実施形態（図７参照）と同一であって、最初のステップS1の第１の試験において半導体素子１の消費電力Pを含むデータDTを取得し、次のステップS2においてそのデータDTをRFIDタグ２３に書き込む。そして、ステップS3においてハンドラ５０がそのデータDTを読み取る。
次いで、ステップS10に移り試験基板の上に半導体装置３０を載せる。
図１５は、本ステップで使用する試験基板７０を模式的に示す斜視図である。なお、図１５において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
図１５に示すように、試験基板７０には、半導体装置３０を搭載するための第１〜第６の領域R1〜R6が画定される。これらの領域の各々は半導体装置３０の消費電力Pの値に対応しており、本実施形態では第１の領域R1、第２の領域R2、…第６の領域R6の順に消費電力Pが高くなるように半導体装置３０を載せる。
なお、第１〜第６の領域R1〜R6のうちのどれに半導体装置３０を載せるかは、ステップS3で読み取ったデータDTに基づきハンドラ５０が自動で決定する。
次に、ステップS11に移り、試験基板７０に載せられた半導体装置３０の各々に対して第２の試験としてバーンイン試験を行う。
図１６（ａ）は、そのバーンイン試験で使用する加熱基板７５の上面図であり、図１６（ｂ）は図１６（ａ）のI−I線に沿う断面図である。
図１６（ａ）に示すように、加熱基板７５において上記の第１〜第６の領域R1〜R6に対応する位置には加熱部７７が設けられる。
更に、その加熱基板７５には、加熱部７７の温度を調節するための水等の冷媒Cが通る冷媒経路７８が設けられる。その冷媒経路７８は、上流側から第１の領域R1、第２の領域R2、…第６の領域R6の順に各加熱部７７を通るように設定される。
また、図１６（ｂ）に示すように、加熱部７７は半導体装置３０に当接する当接面７７ａを備えると共に、半導体装置３０を加熱するためのヒータ７９を内蔵する。
図１７（ａ）は、本ステップでバーンイン試験を行うときの平面図であり、図１７（ｂ）は図１７（ａ）のII−II線に沿う断面図である。
バーンイン試験に際しては、試験基板７０に加熱基板７５を対向させると共に、加熱部７７の当接面７７ａを半導体装置３０に当接させ、加熱部７７が内蔵するヒータ７９により各半導体基板３０を加熱する。
また、これと共に、加熱基板７５の冷媒経路７８に冷媒Cを供給することにより各加熱部７７の温度を調節しながら、試験基板７０から各半導体装置３０に試験信号を供給する。
ここで、試験時には半導体装置３０がその消費電力Pに応じた温度に発熱し、それにより冷媒Cの温度も上昇するため、冷媒経路７８の下流側の半導体装置３０は上流側の複数の半導体装置３０で暖められた冷媒Cにより温度が制御されることになる。
本実施形態では、消費電力Pの値が高く発熱量が大きな半導体装置３０ほど冷媒経路７８の下流側に設けるので、冷媒経路７８の上流側で冷媒Cが暖められるのを抑制でき、各半導体装置３０の温度を冷媒Cで調節するのが容易となる。
そして、このバーンイン試験で製品仕様で定められた動作をしない半導体装置３０が発見されたときはその半導体装置３０を不良品として扱う。
以上により、半導体装置３０に対する試験を終える。
上記した本実施形態によれば、図１７（ａ）に示したように、消費電力Pが高く発熱量の大きな半導体装置３０ほど冷媒経路７８の下流に配置するので、その半導体装置３０で暖められた冷媒Cで温度が調節される半導体装置３０が少なくなる。これにより、各半導体装置３０の温度を冷媒Cで均等に調節することができるようになる。
（第３実施形態）
第１実施形態では、図４（ａ）〜図５（ｂ）に示したように、トランスファモールド方式により半導体素子１を樹脂封止した。
これに対し、本実施形態では、以下のようにコンプレッションモールド方式により半導体素子１を樹脂封止する。
図１８〜図２０は、本実施形態に係る半導体装置の製造途中の断面図である。なお、図１８〜図２０において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
まず、コンプレッションモールド用の下金型８１のキャビティ８１ａ内に未硬化の熱硬化性樹脂を供給した後、その樹脂を熱硬化させることにより、キャビティ８１ａの底から途中の深さまで第２の樹脂層２２を形成する。その樹脂の材料としては、第１実施形態と同様に、熱硬化性のエポキシ樹脂を使用し得る。
次いで、半導体素子１を下向きにした状態で、コンプレッションモールド用の上金型８２により回路基板３を吸引し、半導体素子１を第２の樹脂層２２と対向させる。
次に、図１８（ｂ）に示すように第２の樹脂層２２の上にRFIDタグ２３を載置する。
そして、図１９（ａ）に示すように、第２の樹脂層２２の上にRFIDタグ２３が載置された状態でキャビティ８１ａ内に未硬化の熱硬化性のエポキシ樹脂を供給し、そのエポキシ樹脂を第１の樹脂層２１とする。
ここで、コンプレッションモールド方式ではキャビティ８１ａの上方から樹脂を供給するため、トランスファモールド方式よりも基板横方向の樹脂の流れが穏やかである。よって、第２の樹脂層２２にRFID２３を接着しなくてもRFIDタグ２３が顕著に位置ずれすることはなく、接着剤を不要にすることができる。
続いて、図１９（ｂ）に示すように、下金型８１に向けて上金型８２を降ろすことにより、未硬化の第１の樹脂層２１に半導体素子１を浸す。そして、この状態で第１の樹脂層２１を加熱して熱硬化させた後、下金型８１と上金型８２から半導体素子１を取り出す。
その後に、図２０に示すように、回路基板３の電極４の各々に外部接続端子２７としてはんだバンプを接合し、本実施形態に係る半導体装置９０の基本構造を完成させる。
その半導体装置９０においては、半導体素子１の回路形成面から測った第１の樹脂層２１の厚さD1は約２００μmである。そして、第１の樹脂層２１の上面から測った第２の樹脂層２２の厚さD2は約５０μmである。
この後は、第１実施形態の図７や第２実施形態の図１４のフローチャートに従ってこの半導体装置９０に対して試験を行うが、その詳細は第１実施形態や第２実施形態と同じなのでここでは省略する。
以上説明した本実施形態でも、第１実施形態と同様に半導体素子１と共にRFIDタグ２３を樹脂封止するため、その半導体素子１に係るデータをRFID２３に格納することができる。
更に、トランスファモールド方式と比較して樹脂の流れが穏やかなコンプレッションモールドモールド方式で第１の樹脂層２１を形成するので、第２の樹脂層２３の上にRFIDタグ２３を接着する必要がなく、接着剤が不要となる分だけ工程が簡略化できる。
（第４実施形態）
第３実施形態では第１の樹脂層２１と第２の樹脂層２２の二層で半導体素子１とRFIDタグ２３とを樹脂封止したが、本実施形態ではこれらを一層の樹脂層で封止する。
図２１〜図２２は、本実施形態に係る半導体装置の製造途中の断面図である。なお、図２１〜図２２において第１〜第３実施形態で説明したのと同じ要素には同じ符号を付し、以下ではその説明を省略する。
まず、図２１（ａ）に示すように、コンプレッションモールド用の下金型８１のキャビティ８１ａの底面に、樹脂製の片体９１とRFIDタグ２３とをこの順に載置する。
なお、片体９１とRFIDタグ２３とを接着剤で接着してもよいし、接着剤を用いずに片体９１の上にRFIDタグ２３を単に載せるだけでもよい。同様に、接着剤で片体９１をキャビティ８１ａの底面に接着してもよいし、接着剤を用いずに当該底面の上に片体９１を単に載せるだけでもよい。
次いで、図２１（ｂ）に示すように、キャビティ８１ａ内に未硬化の熱硬化性の樹脂を供給して第１の樹脂層２１を形成し、その第１の樹脂層２１でRFIDタグ２３を覆う。その樹脂として、例えば熱硬化性のエポキシ樹脂を使用する。
次に、図２２（ａ）に示すように、下金型８１に向けて上金型８２を降ろすことにより、未硬化の第１の樹脂層２１に半導体素子１を浸す。そして、この状態で第１の樹脂層２１を加熱して熱硬化させた後、下金型８１と上金型８２から半導体素子１を取り出す。
その後に、図２２（ｂ）に示すように、回路基板３の電極４の各々に外部接続端子２７としてはんだバンプを接合し、本実施形態に係る半導体装置９５の基本構造を完成させる。
その半導体装置９５においては、上記のようにキャビティ８１ａの底面に片体９１を置いたことにより片体９１の表面９１ｘが第１の樹脂層２１の表面２１ｘから露出すると共に、上記の各表面２１ｘ、９１ｘが同一面内に位置することになる。
また、その半導体装置９５における第１の樹脂層２１の厚さは特に限定されないが、本実施形態では半導体素子１の回路形成面から測った第１の樹脂層２１の厚さD3を約２００μmとする。
以上説明した本実施形態によれば、第１の樹脂層２１の一層のみで半導体素子１とRFIDタグ２３とを樹脂封止するので、第１の樹脂層２１と第２の樹脂層２２の二層で樹脂封止を行う第１〜第３の実施形態と比較して工程を簡略化できる。
また、図２１（ｂ）に示したように、片体９１の上にRFIDタグ２３を載せてからキャビティ８１ａ内に第１の樹脂層２１を形成するため、その第１の樹脂層２１からRFIDタグ２３が露出せず、RFIDタグ２３が大気に曝されて劣化するのを防止できる。
（その他の実施形態）
上記した第１〜第４実施形態では、ボンディングワイヤ６によって回路基板３と接続された半導体素子１を樹脂封止した。樹脂封止の対象となる半導体素子はこれに限定されず、以下のように回路基板３にフリップチップ実装された半導体素子１を樹脂封止してもよい。
図２３は、その樹脂封止の対象となる半導体素子１と回路基板３の断面図である。なお、図２３において、第１〜第４実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
図２３に示すように、この例では、半導体素子１の第１のパッド２と回路基板３の第２のパッド５の各々をはんだバンプ７で接続する。
図２４（ａ）は、この半導体素子１を第１実施形態に従ってトランスファモールド方式で樹脂封止した半導体装置１０１の断面図である。
この場合は、第１の樹脂層２１で半導体素子１と各はんだバンプ７とが封止されると共に、その第１の樹脂層２１の上のRFIDタグ２３が第２の樹脂層２２で覆われる。
また、このように半導体素子１とはんだバンプ７とを樹脂封止した後に、回路基板３の電極４の各々に外部接続端子２７としてはんだバンプを接合する。これについては、後述の図２４（ｂ）と図２４（ｃ）においても同様である。
図２４（ｂ）は、図２３の半導体素子１を第３実施形態に従ってコンプレッションモールド方式で樹脂封止した半導体装置１０２の断面図である。
この場合は、半導体素子１と各はんだバンプ７とを封止する第１の樹脂層２１にRFIDタグ２３が埋め込まれ、その第１の樹脂層２１とRFIDタグ２３とが第２の樹脂層２２で覆われる。
図２４（ｃ）は、図２３の半導体素子１を第４実施形態に従って樹脂封止した半導体装置１０３の断面図である。
この場合は、第１の樹脂層２１の一層のみで半導体素子１とRFIDタグ２３とが封止されると共に、第１の樹脂層２１の表面に片体９１の表面が露出する。
以上説明した各実施形態に関し、更に以下の付記を開示する。
（付記１） 半導体素子と、
前記半導体素子を封止する樹脂とを備え、
前記樹脂の中にRFIDタグが埋め込まれたことを特徴とする半導体装置。
（付記２） 前記樹脂は、前記半導体素子の上に形成された第１の樹脂層と、該第１の樹脂層の上に形成された第２の樹脂層とを備え、
前記RFIDタグは、前記第１の樹脂層の上に設けられて、前記第２の樹脂層により覆われたことを特徴とする付記１に記載の半導体装置。
（付記３） 前記樹脂は、前記半導体素子の上に形成された第１の樹脂層と、該第１の樹脂層の上に形成された第２の樹脂層とを備え、
前記RFIDタグは前記第１の樹脂層の中に埋め込まれたことを特徴とする付記１に記載の半導体装置。
（付記４） 前記半導体素子に接続されたボンディングワイヤを更に備え、
前記第１の樹脂層は、前記ボンディングワイヤを覆うことを特徴とする付記２又は付記３に記載の半導体装置。
（付記５） 前記RFIDタグの上に設けられた片体を更に備え、
前記片体が前記樹脂の表面から露出していることを特徴とする付記１に記載の半導体装置。）
（付記６） 前記片体の表面は、前記樹脂の前記表面と同一面内にあることを特徴とする付記５に記載の半導体装置。
（付記７） 前記RFIDタグの幅は、前記半導体素子の幅よりも狭いことを特徴とする付記１乃至付記５のいずれかに記載の半導体装置。
（付記８） 前記RFIDタグは、前記半導体素子に係る情報が格納された記憶部を有することを特徴とする付記１乃至付記６のいずれかに記載の半導体装置。
（付記９） 前記情報は、前記半導体素子に対して行われた試験の結果であることを特徴とする付記８に記載の半導体装置。
（付記１０） 前記試験の結果は、前記半導体素子の消費電力を含むことを特徴とする付記９に記載の半導体装置。
（付記１１） 半導体素子とRFIDタグとを樹脂で封止することにより半導体装置を製造する工程を有することを特徴とする半導体装置の製造方法。
（付記１２） 前記樹脂で封止する工程は、
第１の樹脂層により前記半導体基板を封止する工程と、
前記第１の樹脂層の上に前記RFIDタグを載置する工程と、
前記RFIDタグ上に第２の樹脂層を形成する工程と、
を有することを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１３） 前記樹脂で封止する工程は、
金型の凹部の底から途中の深さまでに第２の樹脂層を形成する工程と、
前記第２の樹脂層の上に前記RFIDタグを載置する工程と、
前記第２の樹脂層の上に前記RFIDタグが載置された状態で、前記キャビティ内に第１の樹脂層を形成する工程と、
前記第１の樹脂層に前記半導体素子を浸す工程と、
前記金型から前記第１の樹脂層と前記第２の樹脂層とを取り出す工程とを有することを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１４） 前記半導体素子の消費電力を測定する第１の試験を行う工程と、
前記消費電力を前記RFIDタグに記憶させる工程とを更に有することを特徴とする付記１１乃至付記１３のいずれかに記載の半導体装置の製造方法。
（付記１５） 前記樹脂で封止する工程の後、前記RFIDタグに格納された前記消費電力を読み取る工程と、
前記読み取った前記消費電力の値が規定値よりも大きいか否かを判断する工程を更に有し、
前記消費電力の値が前記規定値よりも大きいと判断された場合に、第１の温度雰囲気中において前記半導体装置に試験信号を供給して該半導体装置に第２の試験を行い、
前記消費電力の値が前記規定値よりも大きくないと判断された場合に、前記第１の温度雰囲気よりも高温の第２の温度雰囲気中において前記半導体装置に前記試験信号を供給して該半導体装置に対して前記第２の試験を行うことを特徴とする付記１４に記載の半導体装置の製造方法。
（付記１６） 前記樹脂で封止した後、前記RFIDタグに格納された前記消費電力の値を読み取る工程と、
前記消費電力を読み取る工程の後、試験基板に画定された複数の領域のうち、前記消費電力の値に応じた領域に前記半導体装置を載せる工程と、
前記半導体装置を載せた後、前記複数の領域の各々に対向する位置に複数の加熱部を備えた加熱基板の前記加熱部を前記半導体装置に当接させ、前記加熱部により前記半導体装置を加熱しながら、前記試験基板から前記半導体装置に試験信号を供給して該半導体装置に対して第２の試験を行う工程とを更に有し、
前記加熱基板は前記領域の各々を通る冷媒経路を備え、前記読み取った消費電力が高い前記半導体装置ほど、前記領域に前記半導体装置を載せる工程において前記冷媒経路の下流の前記領域に載せることを特徴とする付記１４に記載の半導体装置の製造方法。
１…半導体素子、２…第１のパッド、３…回路基板、４…電極、５…第２のパッド、６…ボンディングワイヤ、７…はんだバンプ、１３…下金型、１３ａ…穴、１５…上金型、１５ａ…第１のキャビティ、１６…流路、１８…プランジャ、２１…第１の樹脂層、２１ｘ…表面、２２…第２の樹脂層、２３…RFIDタグ、２３ａ…アンテナ、２３ｂ…タグ素子、２３ｃ…記憶部、２４…接着剤、２５…上金型、２５ａ…第２のキャビティ、２７…外部接続端子、３０、９０、９５、１０１〜１０３…半導体装置、４０…LSIテスタ、４１…ソケット、４２…プランジャ、４３…コントローラ、４４…記憶部、４７…ライタ、５０…ハンドラ、５１…リーダ、５５…コントローラ、５６…記憶部、５９…第１の試験基板、６０…第２の試験基板、６１…炉、７０…試験基板、７７…加熱部、７７ａ…当接面、７８…冷媒経路、７９…ヒータ、８１…下金型、８１ａ…キャビティ、８２…上金型、９１…片体、９１ｘ…表面。

Claims (10)

  1. 半導体素子と、
    前記半導体素子を封止する樹脂とを備え、
    前記樹脂の中にRFIDタグが埋め込まれたことを特徴とする半導体装置。
  2. 前記樹脂は、前記半導体素子の上に形成された第１の樹脂層と、該第１の樹脂層の上に形成された第２の樹脂層とを備え、
    前記RFIDタグは、前記第１の樹脂層の上に設けられて、前記第２の樹脂層により覆われたことを特徴とする請求項１に記載の半導体装置。
  3. 前記樹脂は、前記半導体素子の上に形成された第１の樹脂層と、該第１の樹脂層の上に形成された第２の樹脂層とを備え、
    前記RFIDタグは前記第１の樹脂層の中に埋め込まれたことを特徴とする請求項１に記載の半導体装置。
  4. 前記半導体素子に接続されたボンディングワイヤを更に備え、
    前記第１の樹脂層は、前記ボンディングワイヤを覆うことを特徴とする請求項２又は請求項３に記載の半導体装置。
  5. 前記RFIDタグは、前記半導体素子に係る情報が格納された記憶部を有することを特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体装置。
  6. 半導体素子とRFIDタグとを樹脂で封止することにより半導体装置を製造する工程を有することを特徴とする半導体装置の製造方法。
  7. 前記樹脂で封止する工程は、
    第１の樹脂層により前記半導体基板を封止する工程と、
    前記第１の樹脂層の上に前記RFIDタグを載置する工程と、
    前記RFIDタグ上に第２の樹脂層を形成する工程と、
    を有することを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記樹脂で封止する工程は、
    金型の凹部の底から途中の深さまでに第２の樹脂層を形成する工程と、
    前記第２の樹脂層の上に前記RFIDタグを載置する工程と、
    前記第２の樹脂層の上に前記RFIDタグが載置された状態で、前記キャビティ内に第１の樹脂層を形成する工程と、
    前記第１の樹脂層に前記半導体素子を浸す工程と、
    前記金型から前記第１の樹脂層と前記第２の樹脂層とを取り出す工程とを有することを特徴とする請求項６に記載の半導体装置の製造方法。
  9. 前記半導体素子の消費電力を測定する第１の試験を行う工程と、
    前記消費電力を前記RFIDタグに記憶させる工程とを更に有することを特徴とする請求項６乃至請求項８のいずれか１項に記載の半導体装置の製造方法。
  10. 前記樹脂で封止する工程の後、前記RFIDタグに格納された前記消費電力を読み取る工程と、
    前記読み取った前記消費電力の値が規定値よりも大きいか否かを判断する工程を更に有し、
    前記消費電力の値が前記規定値よりも大きいと判断された場合に、第１の温度雰囲気中において前記半導体装置に試験信号を供給して該半導体装置に第２の試験を行い、
    前記消費電力の値が前記規定値よりも大きくないと判断された場合に、前記第１の温度雰囲気よりも高温の第２の温度雰囲気中において前記半導体装置に前記試験信号を供給して該半導体装置に対して前記第２の試験を行うことを特徴とする請求項９に記載の半導体装置の製造方法。
JP2012124863A 2012-05-31 2012-05-31 半導体装置の製造方法 Active JP5906948B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012124863A JP5906948B2 (ja) 2012-05-31 2012-05-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012124863A JP5906948B2 (ja) 2012-05-31 2012-05-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013251392A true JP2013251392A (ja) 2013-12-12
JP5906948B2 JP5906948B2 (ja) 2016-04-20

Family

ID=49849799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012124863A Active JP5906948B2 (ja) 2012-05-31 2012-05-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5906948B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297613A (ja) * 2003-03-27 2004-10-21 Fuji Photo Film Co Ltd 固体撮像装置
JP2006332161A (ja) * 2005-05-24 2006-12-07 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2007324561A (ja) * 2006-06-02 2007-12-13 Hynix Semiconductor Inc 集積回路及び該情報記録方法
JP2010245383A (ja) * 2009-04-08 2010-10-28 Elpida Memory Inc 半導体装置および半導体装置の製造方法
JP2012145994A (ja) * 2011-01-07 2012-08-02 Denso Corp 電子装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297613A (ja) * 2003-03-27 2004-10-21 Fuji Photo Film Co Ltd 固体撮像装置
JP2006332161A (ja) * 2005-05-24 2006-12-07 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2007324561A (ja) * 2006-06-02 2007-12-13 Hynix Semiconductor Inc 集積回路及び該情報記録方法
JP2010245383A (ja) * 2009-04-08 2010-10-28 Elpida Memory Inc 半導体装置および半導体装置の製造方法
JP2012145994A (ja) * 2011-01-07 2012-08-02 Denso Corp 電子装置

Also Published As

Publication number Publication date
JP5906948B2 (ja) 2016-04-20

Similar Documents

Publication Publication Date Title
KR101904888B1 (ko) 반도체 디바이스들의 Tj 온도 교정, 측정 및 제어
KR100721356B1 (ko) 반도체 장치의 생산 관리 방법
JP6235423B2 (ja) 半導体装置
KR100681772B1 (ko) 반도체 시험 방법 및 반도체 시험 장치
CN102541120A (zh) 半导体器件以及控制其温度的方法
US8501502B2 (en) Package method for electronic components by thin substrate
US8658437B2 (en) Package method for electronic components by thin substrate
TW201735300A (zh) 垂直嵌入式被動組件
US20170373011A1 (en) Semiconductor die backside devices and methods of fabrication thereof
US9258890B2 (en) Support structure for stacked integrated circuit dies
US9337111B2 (en) Apparatus and method to attach a wireless communication device into a semiconductor package
US20140162382A1 (en) Package method for electronic components by thin substrate
JP5906948B2 (ja) 半導体装置の製造方法
US9293439B2 (en) Electronic module assembly with patterned adhesive array
KR20120036446A (ko) 보드 온 칩 패키지용 인쇄회로기판, 이를 포함하는 보드 온 칩 패키지 및 이의 제조 방법
US11252817B1 (en) Printed wiring board and memory system
US9347981B2 (en) Test method for interposer
JP3130639U (ja) 半導体パッケージ構造
US6632996B2 (en) Micro-ball grid array package tape including tap for testing
JP2012145994A (ja) 電子装置
EP1604331A1 (en) Dual interface micro-module testable on reel
CN113990837A (zh) 一种测试用封装基板、封装基板的测试方法及测试系统
JP2010272692A (ja) プリント配線基板の製造情報管理方法、プリント配線基板の製造情報管理システム
JP2005214753A (ja) 半導体装置及びその試験方法
KR102312630B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150127

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160307

R150 Certificate of patent or registration of utility model

Ref document number: 5906948

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150