JP2007324561A - 集積回路及び該情報記録方法 - Google Patents
集積回路及び該情報記録方法 Download PDFInfo
- Publication number
- JP2007324561A JP2007324561A JP2006327881A JP2006327881A JP2007324561A JP 2007324561 A JP2007324561 A JP 2007324561A JP 2006327881 A JP2006327881 A JP 2006327881A JP 2006327881 A JP2006327881 A JP 2006327881A JP 2007324561 A JP2007324561 A JP 2007324561A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- control signal
- rfid tag
- block
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 18
- 238000012360 testing method Methods 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000012545 processing Methods 0.000 claims description 15
- 239000007787 solid Substances 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 10
- 238000012790 confirmation Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 17
- 238000004891 communication Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 2
- 239000002775 capsule Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】本発明は、無線周波数信号を利用して管理情報を格納するRFIDタグ及びRFIDタグに管理情報を格納するため、集積回路とRFIDタグとの間でインタフェースを行なうインタフェース手段を含み、ワイヤ及びリードフレームを利用してRFIDタグのアンテナを形成することを特徴とする。
【選択図】図3
Description
第一、集積回路自体にRFIDタグを内蔵して集積回路の管理情報を容易に蓄積することである。
第二、ウェハレベルのテスト以後にテスト結果情報または次の段階の処理結果を各チップ別に記録して後続の処理過程の効率性を増加させることである。
第三、集積回路に内蔵されたRFIDタグのアンテナをパッケージのワイヤとリードフレームメタルを利用して構成することにより、別途のアンテナ構成が不要な集積回路を提供することである。
無線周波数信号を利用してウェハレベルのテスト以後に各種の管理情報を格納するRFIDタグを含むことを特徴とする。
無線周波数信号を利用してウェハレベルのテスト以後に各種の管理情報を格納するRFIDタグと、
前記RFIDタグに前記情報を格納するため、前記集積回路と前記RFIDタグとの間でインタフェースを行なうインタフェース手段と、
を含むことを特徴とする。
RFIDタグを内蔵した集積回路のウェハ加工を行なう段階と、
前記集積回路のウェハレベルテストを行なう段階と、
無線周波数信号を送/受信して各種の管理情報を前記RFIDタグに格納する段階と、
を含むことを特徴とする。
第一、集積回路自体にRFIDタグを内蔵して集積回路の管理情報を容易に蓄積し、チップのパッケージ以後に不良分析情報を容易に分析することができる。
第二、ウェハレベルのテスト以後にテスト結果情報または次の段階の処理結果情報を各チップ別に記録し、後続の処理過程の効率性を増加させることができる。
第三、ウェハレベルのテスト以後に各段階別の処理結果を引続きアップデートして業務処理の効率を向上させることができる。
第四、集積回路に内蔵されたRFIDタグのアンテナをパッケージのワイヤとリードフレームメタルを利用して構成することにより、別途のアンテナ構成が不要な集積回路を提供することができる。
ただ、本発明はここで説明される実施の形態に限定されず、別の形に具体化することができる。却って、ここで紹介される実施の形態は、本発明の技術的思想が徹底且つ完全に開示され、当業者に本発明の思想が十分伝えられるようにするため提供されるものである。さらに、明細書全体に亘って同一の参照番号等は同一の構成要素を示す。
図3に開示された本発明に係る集積回路はRFID回路が内蔵されたDRAMチップ20である。なお、DRAMチップ20はDRAM回路領域21、RFID回路が内蔵されたRFID領域22、インタフェース部23及びアンテナパッド24を含む。
インタフェース部23は、DRAM回路領域21とRFID領域22との間でRFID領域22に情報を格納するためインタフェースを行なう。
図4に開示された集積回路は、RFID回路が内蔵されたフラッシュチップ30である。なお、フラッシュチップ30はフラッシュ回路領域31、RFID回路が内蔵されたRFID領域32、インタフェース部33及びアンテナパッド34を含む。
図5に開示された集積回路は、RFID回路が内蔵されたFeRAMチップ40である。なお、FeRAMチップ40はFeRAM回路領域41、RFID回路が内蔵されたRFID領域42、インタフェース部43及びアンテナパッド44を含む。
図6に開示された集積回路は、RFID回路が内蔵されたCPU(Central Processing Unit)チップ50である。なお、CPUチップ50はCPU領域51、RFID回路が内蔵されたRFID領域52、インタフェース部53及びアンテナパッド54を含む。
図7に開示された集積回路は、RFID回路が内蔵されたSOC60である。なお、SOC60はSOC領域61、RFID回路が内蔵されたRFID領域62、インタフェース部63及びアンテナパッド64を含む。
図8に開示された集積回路は、RFID回路が内蔵されたASIC(Application Specific Integrated Circuit)チップ70である。なお、ASICチップ70はASIC領域71、RFID回路が内蔵されたRFID領域72、インタフェース部73及びアンテナパッド74を含む。
図9に開示された集積回路は、RFID回路が内蔵されたソリッド状半導体(Solid State Semiconductor)チップ80からなる。なお、ソリッド状半導体チップ80はソリッド状半導体領域81、RFID回路が内蔵されたRFID領域82、インタフェース部83及びアンテナパッド84を含む。
さらに、デジタルブロック200はアナログブロック100から電源電圧VDD、パワーオンリセット信号POR、クロックCLK及び命令信号CMDを印加され命令信号CMDを解析し、制御信号及び処理信号等を生成してアナログブロック200に該当する応答信号RPを出力する。
2、8 チップ
3 ステージ
4 ペースト
5、10 ワイヤ
6 リード
9 カプセル
11 基板
12 ソルダ
20 DRAMチップ
21 DRAM回路領域
22、32、42、52、62、72、82 RFID領域
23、33、43、53、63、73、83 インタフェース部
24、34、44、54、64、74、84 アンテナパッド
30 フラッシュチップ
31 フラッシュ回路領域
40 FeRAMチップ
41 FeRAM回路領域
50 CPUチップ
51 CPU領域
60 SOC
61 SOC領域
70 ASICチップ
71 ASIC領域
80 ソリッド状半導体チップ
81 ソリッド状半導体領域
90 アンテナ
100 アナログブロック
110 電圧マルチプライヤ
120 電圧リミッタ
130 モジュレータ
140 ジモジュレータ
150 パワーオンリセット部
160 クロック発生部
170 電圧ダブラ
200 デジタルブロック
300 メモリブロック
310 ワードラインデコーダ
320 制御信号ブロック
330 セルアレイ
331 ビットラインイコライジング部
332 メモリアレイ
333 センスアンプ
340 入/出力ブロック
Claims (20)
- 無線周波数信号を利用してウェハレベルのテスト以後に各種の管理情報を格納するRFIDタグを含むことを特徴とする集積回路。
- 前記RFIDタグに前記情報を格納するため、前記集積回路と前記RFIDタグとの間でインタフェースを行なうインタフェース手段をさらに含むことを特徴とする請求項1に記載の集積回路。
- ワイヤ及びリードフレームを利用して前記RFIDタグのアンテナを形成することを特徴とする請求項1に記載の集積回路。
- 前記集積回路は、SOPまたはFBGAパッケージで形成されることを特徴とする請求項1に記載の集積回路。
- 前記集積回路はDRAM、フラッシュメモリ、FeRAM、CPU、SOC、ASIC及びソリッド状半導体のいずれかであることを特徴とする請求項1に記載の集積回路。
- 前記RFIDタグは、
無線周波数信号を入力され動作命令信号を出力するアナログブロックと、
前記アナログブロックから印加される前記動作命令信号に応じてアドレス及び動作制御信号を生成し、前記動作命令信号に対応する応答信号を前記アナログブロックに出力するデジタルブロックと、
前記動作制御信号を入力され内部制御信号を生成し、前記内部制御信号に応じてデータを格納し、格納されたデータを出力するメモリブロックと、
を含むことを特徴とする請求項1に記載の集積回路。 - 前記メモリブロックは、
前記アドレスをデコーディングしてワードラインを選択するワードラインデコーダと、
前記動作制御信号を利用して前記内部制御信号を生成する制御信号ブロックと、
前記データを格納するセルアレイと、
前記内部制御信号に応じて前記セルアレイとデータバスとの間のデータ入/出力を制御する入/出力ブロックと、
を含むことを特徴とする請求項6に記載の集積回路。 - 前記セルアレイは、
前記内部制御信号に応じて前記データをセンシング及び増幅するセンスアンプと、
ビットラインイコライジング信号に応じてビットラインをプリチャージさせるビットラインイコライジング部と、
複数の単位セルを含むメモリアレイと、
を含むことを特徴とする請求項6に記載の集積回路。 - 無線周波数信号を利用してウェハレベルのテスト以後に各種の管理情報を格納するRFIDタグと、
前記RFIDタグに前記情報を格納するため、前記集積回路と前記RFIDタグとの間でインタフェースを行なうインタフェース手段と、
を含むことを特徴とする集積回路。 - ワイヤ及びリードフレームを利用して前記RFIDタグのアンテナを形成することを特徴とする請求項9に記載の集積回路。
- 前記RFIDタグが形成される領域及び前記集積回路が形成される領域に、前記アンテナに連結されるためのアンテナパッドが形成されることを特徴とする請求項10に記載の集積回路。
- 前記集積回路は、SOPまたはFBGAパッケージで形成されることを特徴とする請求項9に記載の集積回路。
- 前記集積回路はDRAM、フラッシュメモリ、FeRAM、CPU、SOC、ASIC及びソリッド状半導体のいずれかであることを特徴とする請求項9に記載の集積回路。
- 前記RFIDタグは、
無線周波数信号を入力され動作命令信号を出力するアナログブロックと、
前記アナログブロックから印加される前記動作命令信号に応じてアドレス及び動作制御信号を生成し、前記動作命令信号に対応する応答信号を前記アナログブロックに出力するデジタルブロックと、
前記動作制御信号を入力され内部制御信号を生成し、前記内部制御信号に応じてデータを格納し、格納されたデータを出力するメモリブロックと、
を含むことを特徴とする請求項9に記載の集積回路。 - 前記メモリブロックは、
前記アドレスをデコーディングしてワードラインを選択するワードラインデコーダと、
前記動作制御信号を利用して前記内部制御信号を生成する制御信号ブロックと、
前記データを格納するセルアレイと、
前記内部制御信号に応じて前記セルアレイとデータバスとの間のデータ入/出力を制御する入/出力ブロックと、
を含むことを特徴とする請求項14に記載の集積回路。 - 前記セルアレイは、
前記内部制御信号に応じて前記データをセンシング及び増幅するセンスアンプと、
ビットラインイコライジング信号に応じてビットラインをプリチャージさせるビットラインイコライジング部と、
複数の単位セルを含むメモリアレイと、
を含むことを特徴とする請求項15に記載の集積回路。 - RFIDタグを内蔵した集積回路のウェハ加工を行なう段階と、
前記集積回路のウェハレベルテストを行なう段階と、
無線周波数信号を利用して各種の管理情報を前記RFIDタグに格納する段階と、
を含むことを特徴とする集積回路の情報記録方法。 - 前記RFIDタグにチップ確認コードを格納する段階をさらに含むことを特徴とする請求項17に記載の集積回路の情報記録方法。
- 前記チップ確認コードは、前記集積回路と前記RFIDタグとの間のインタフェースにより格納されることを特徴とする請求項18に記載の集積回路の情報記録方法。
- 前記集積回路はDRAM、フラッシュメモリ、FeRAM、CPU、SOC、ASIC及びソリッド状半導体チップのいずれかであることを特徴とする請求項17に記載の集積回路の情報記録方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060049860A KR100843887B1 (ko) | 2006-06-02 | 2006-06-02 | 집적회로 및 그 정보 기록 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007324561A true JP2007324561A (ja) | 2007-12-13 |
Family
ID=38857043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006327881A Pending JP2007324561A (ja) | 2006-06-02 | 2006-12-05 | 集積回路及び該情報記録方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8207823B2 (ja) |
JP (1) | JP2007324561A (ja) |
KR (1) | KR100843887B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101846726A (zh) * | 2010-04-27 | 2010-09-29 | 广州市广晟微电子有限公司 | 数字接口射频芯片测试方法、装置和系统 |
JP2013251392A (ja) * | 2012-05-31 | 2013-12-12 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8901704B2 (en) * | 2006-04-21 | 2014-12-02 | SK Hynix Inc. | Integrated circuit and manufacturing method thereof |
KR100843887B1 (ko) * | 2006-06-02 | 2008-07-03 | 주식회사 하이닉스반도체 | 집적회로 및 그 정보 기록 방법 |
KR100929296B1 (ko) * | 2007-12-31 | 2009-11-27 | 주식회사 하이닉스반도체 | Rfid 태그 장치 |
CN104237766B (zh) * | 2013-06-24 | 2017-06-20 | 上海东软载波微电子有限公司 | 芯片测试方法和装置 |
CN106370992A (zh) * | 2016-08-17 | 2017-02-01 | 上海华岭集成电路技术股份有限公司 | 用于半导体芯片测试的 uid 写入系统及方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH087588A (ja) * | 1993-12-01 | 1996-01-12 | Advanced Micro Devicds Inc | ゲート電源 |
JPH0877317A (ja) * | 1994-09-07 | 1996-03-22 | Hitachi Ltd | Icカード |
JPH1013296A (ja) * | 1996-03-25 | 1998-01-16 | Internatl Business Mach Corp <Ibm> | 無線トランスポンダ |
JP2005030877A (ja) * | 2003-07-11 | 2005-02-03 | Hitachi Ltd | 無線制御テスト機能を備えた半導体集積回路装置 |
JP2005057203A (ja) * | 2003-08-07 | 2005-03-03 | Renesas Technology Corp | ウェハ、集積回路チップおよび半導体装置の製造方法 |
JP2005101657A (ja) * | 2004-12-15 | 2005-04-14 | Hitachi Ltd | 認識番号を有する半導体装置、その製造方法及び電子装置 |
JP2005182551A (ja) * | 2003-12-19 | 2005-07-07 | Semiconductor Energy Lab Co Ltd | 薄膜集積回路、半導体回路、及び半導体装置 |
JP2005243857A (ja) * | 2004-02-26 | 2005-09-08 | Matsushita Electric Ind Co Ltd | リードフレームおよびそれを用いた半導体装置およびその半導体装置の製造方法 |
JP2005294814A (ja) * | 2004-03-08 | 2005-10-20 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4345610B4 (de) * | 1992-06-17 | 2013-01-03 | Micron Technology Inc. | Verfahren zur Herstellung einer Hochfrequenz-Identifikationseinrichtung (HFID) |
JP3607032B2 (ja) | 1996-06-03 | 2005-01-05 | 東芝マイクロエレクトロニクス株式会社 | 不揮発性強誘電体メモリ及びその駆動方法 |
US5764655A (en) * | 1997-07-02 | 1998-06-09 | International Business Machines Corporation | Built in self test with memory |
US6268796B1 (en) * | 1997-12-12 | 2001-07-31 | Alfred Gnadinger | Radio frequency identification transponder having integrated antenna |
US6011734A (en) * | 1998-03-12 | 2000-01-04 | Motorola, Inc. | Fuseless memory repair system and method of operation |
US6331782B1 (en) * | 1998-03-23 | 2001-12-18 | Conexant Systems, Inc. | Method and apparatus for wireless testing of integrated circuits |
US6107920A (en) * | 1998-06-09 | 2000-08-22 | Motorola, Inc. | Radio frequency identification tag having an article integrated antenna |
KR100447223B1 (ko) * | 2001-09-17 | 2004-09-04 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 및 그 구동방법 |
JP3798715B2 (ja) | 2002-03-18 | 2006-07-19 | 日立マクセル株式会社 | 半導体回路装置及びその製造方法 |
US7026646B2 (en) * | 2002-06-20 | 2006-04-11 | Micron Technology, Inc. | Isolation circuit |
US7151366B2 (en) * | 2002-12-03 | 2006-12-19 | Sensarray Corporation | Integrated process condition sensing wafer and data analysis system |
US7325180B2 (en) * | 2003-11-26 | 2008-01-29 | Carnegie Mellon University | System and method to test integrated circuits on a wafer |
KR101038490B1 (ko) * | 2004-02-23 | 2011-06-01 | 삼성테크윈 주식회사 | Rfid용 안테나 내장형 반도체 패키지 |
JP2006066806A (ja) | 2004-08-30 | 2006-03-09 | Fujitsu Ltd | 半導体製品製造システムおよび半導体製品製造方法 |
US7312622B2 (en) * | 2004-12-15 | 2007-12-25 | Impinj, Inc. | Wafer level testing for RFID tags |
US7307528B2 (en) * | 2004-12-15 | 2007-12-11 | Impinj, Inc. | RFID tag design with circuitry for wafer level testing |
US20060125508A1 (en) * | 2004-12-15 | 2006-06-15 | Impinj, Inc. | On wafer testing of RFID tag circuit with pseudo antenna signal |
JP2006295729A (ja) * | 2005-04-13 | 2006-10-26 | Fujitsu Ltd | Rfidタグおよびアンテナ配置方法 |
US7667231B2 (en) * | 2006-01-20 | 2010-02-23 | Impinj, Inc. | Automatic on-die defect isolation |
KR100843887B1 (ko) * | 2006-06-02 | 2008-07-03 | 주식회사 하이닉스반도체 | 집적회로 및 그 정보 기록 방법 |
US20090027162A1 (en) * | 2007-07-23 | 2009-01-29 | Forster Ian J | Controllable rfid device, and method |
US7651882B1 (en) * | 2007-08-09 | 2010-01-26 | Impinj, Inc. | RFID tag circuit die with shielding layer to control I/O bump flow |
US7876213B2 (en) * | 2008-02-29 | 2011-01-25 | Babcock & Wilcox Technical Services Y-12, Llc | Personal annunciation device |
-
2006
- 2006-06-02 KR KR1020060049860A patent/KR100843887B1/ko not_active IP Right Cessation
- 2006-12-05 JP JP2006327881A patent/JP2007324561A/ja active Pending
- 2006-12-27 US US11/645,761 patent/US8207823B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH087588A (ja) * | 1993-12-01 | 1996-01-12 | Advanced Micro Devicds Inc | ゲート電源 |
JPH0877317A (ja) * | 1994-09-07 | 1996-03-22 | Hitachi Ltd | Icカード |
JPH1013296A (ja) * | 1996-03-25 | 1998-01-16 | Internatl Business Mach Corp <Ibm> | 無線トランスポンダ |
JP2005030877A (ja) * | 2003-07-11 | 2005-02-03 | Hitachi Ltd | 無線制御テスト機能を備えた半導体集積回路装置 |
JP2005057203A (ja) * | 2003-08-07 | 2005-03-03 | Renesas Technology Corp | ウェハ、集積回路チップおよび半導体装置の製造方法 |
JP2005182551A (ja) * | 2003-12-19 | 2005-07-07 | Semiconductor Energy Lab Co Ltd | 薄膜集積回路、半導体回路、及び半導体装置 |
JP2005243857A (ja) * | 2004-02-26 | 2005-09-08 | Matsushita Electric Ind Co Ltd | リードフレームおよびそれを用いた半導体装置およびその半導体装置の製造方法 |
JP2005294814A (ja) * | 2004-03-08 | 2005-10-20 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2005101657A (ja) * | 2004-12-15 | 2005-04-14 | Hitachi Ltd | 認識番号を有する半導体装置、その製造方法及び電子装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101846726A (zh) * | 2010-04-27 | 2010-09-29 | 广州市广晟微电子有限公司 | 数字接口射频芯片测试方法、装置和系统 |
JP2013251392A (ja) * | 2012-05-31 | 2013-12-12 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US8207823B2 (en) | 2012-06-26 |
KR100843887B1 (ko) | 2008-07-03 |
US20070290706A1 (en) | 2007-12-20 |
KR20070115432A (ko) | 2007-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100991158B1 (ko) | 임베디드 FeRAM 기반의 RFID를 갖는 집적 회로 | |
KR101529675B1 (ko) | 멀티 칩 패키지 메모리 장치 | |
JP2007324561A (ja) | 集積回路及び該情報記録方法 | |
CN102467971A (zh) | 包括熔丝阵列的半导体器件和操作其的方法 | |
CN102341861B (zh) | 半导体存储器以及半导体存储器的动作方法 | |
JP2008198304A (ja) | 不揮発性半導体記憶装置 | |
TW201101187A (en) | Radio frequency identification (RFID) device and method for testing the same | |
KR100966997B1 (ko) | Rfid 장치 | |
CN117940998A (zh) | 存储器裸片与逻辑裸片之间的信号路由 | |
JP2001005723A (ja) | 半導体記憶装置およびそれを用いたメモリシステム | |
JP5214846B2 (ja) | 集積回路装置、半導体メモリ装置及びそれらの動作方法 | |
JP2006302487A (ja) | 不良セル補正が可能なメモリを含むrfid装置及びその補正方法 | |
US10283207B2 (en) | Non-volatile memory devices comprising high voltage generation circuits and operating methods thereof | |
US6505266B1 (en) | Method and apparatus for a mix signal module | |
CN118355444A (zh) | 多时钟周期存储器指令协议 | |
US20110234381A1 (en) | Radio frequency identification device | |
US7127598B2 (en) | Semiconductor device comprising transition detecting circuit and method of activating the same | |
KR101068351B1 (ko) | Rfid 장치 및 그 테스트 방법 | |
EP1431981A2 (en) | Semiconductor device comprising transition detecting circuit and method of activating the same | |
KR100876838B1 (ko) | 집적회로 | |
KR101150525B1 (ko) | Rfid 장치 및 그 테스트 방법 | |
KR101095084B1 (ko) | Rfid 장치 및 그 테스트 방법 | |
JP4540433B2 (ja) | 入出力縮退回路 | |
KR101067886B1 (ko) | Rfid 장치 | |
US20230083475A1 (en) | Semiconductor memory device, memory system and method of controlling the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120410 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120925 |