KR20070115432A - 집적회로 및 그 정보 기록 방법 - Google Patents

집적회로 및 그 정보 기록 방법 Download PDF

Info

Publication number
KR20070115432A
KR20070115432A KR1020060049860A KR20060049860A KR20070115432A KR 20070115432 A KR20070115432 A KR 20070115432A KR 1020060049860 A KR1020060049860 A KR 1020060049860A KR 20060049860 A KR20060049860 A KR 20060049860A KR 20070115432 A KR20070115432 A KR 20070115432A
Authority
KR
South Korea
Prior art keywords
rfid
control signal
region
integrated circuit
data
Prior art date
Application number
KR1020060049860A
Other languages
English (en)
Other versions
KR100843887B1 (ko
Inventor
강희복
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060049860A priority Critical patent/KR100843887B1/ko
Priority to JP2006327881A priority patent/JP2007324561A/ja
Priority to US11/645,761 priority patent/US8207823B2/en
Publication of KR20070115432A publication Critical patent/KR20070115432A/ko
Application granted granted Critical
Publication of KR100843887B1 publication Critical patent/KR100843887B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 집적회로 및 그 정보 기록 방법에 관한 것으로서, 온-패키지(On-Package) 안테나를 포함하는 RFID(Radio Frequency Identification) 회로를 내장한 집적회로를 구현하여 테스트 효율을 향상시킬 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 무선 주파수 신호를 이용하여 강유전체 커패시터에 데이터를 리드/라이트하는 RFID 태그, 및 RFID 태그를 내장하고 웨이퍼 레벨의 공정 이후에 각종 관리 정보를 RFID 태그에 저장하는 칩을 포함하며, 칩은 패키지 상에서 RFID 태그와 연결된 와이어 및 리드 프레임 메탈을 이용하여 RFID 태그의 안테나를 형성한다.

Description

집적회로 및 그 정보 기록 방법{Integrated circuit and method for writing information thereof}
도 1은 본 발명에 따른 집적회로에 적용되는 온-패키지 안테나의 구조를 나타낸 도면.
도 2는 본 발명에 따른 집적회로에 적용되는 온-패키지 안테나의 구조를 나타낸 다른 실시예.
도 3은 본 발명에 따른 집적회로의 실시예.
도 4 내지 도 9는 본 발명에 따른 집적회로의 다른 실시예들.
도 10은 본 발명에 따른 집적회로의 정보 기록 방법을 나타낸 플로우차트.
도 11은 본 발명에 따른 집적회로에 내장된 RFID 영역에 관한 상세 구성도.
도 12는 본 발명에 따른 집적회로에서 RFID의 FeRAM에 관한 상세 구성도.
도 13은 본 발명의 RFID에서 FeRAM의 셀 어레이에 관한 상세 회로도.
도 14는 본 발명의 RFID에서 셀 어레이에 관한 동작 타이밍도.
본 발명은 집적회로 및 그 정보 기록 방법에 관한 것으로서, 특히 집적회로 에 온-패키지(On-Package) 안테나를 포함하는 RFID(Radio Frequency Identification) 회로를 내장하여 불량 분석을 용이하게 할 수 있도록 하는 기술이다.
집적회로(Integrated circuit)는 컴퓨터 시스템 또는 통신 시스템 등의 여러 전자기기 분야에 기본적으로 사용되는 기본 소자이다. 이러한 집적회로로는 예컨대, 메모리 장치, 신호처리장치(DSP;Digital Signal Processor), SOC(System On Chip), RFID 태그(Radio Frequency Identification Tag) 등 무수히 많은 회로들이 여기에 포함되어질 수 있다.
이러한 집적회로의 한 예로, 불휘발성 강유전체 메모리 즉, FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이타가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다.
FeRAM은 디램과 거의 유사한 구조를 갖는 기억소자로써 커패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 이용한 것이다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.
상술된 FeRAM에 관한 기술내용은 본 발명과 동일 발명자에 의해 출원된 대한민국 특허 출원 제 2001-57275호에 개시된 바 있다. 따라서, FeRAM에 관한 기본적인 구성 및 그 동작에 관한 자세한 설명은 생략하기로 한다.
한편, 메모리 칩, 중앙처리장치(CPU;Central Processing Unit), 또는 시스템 온 칩(System On Chip) 등의 집적회로는 웨이퍼 레벨의 공정 완료 이후에 테스트, 불량분석, 재고 관리 등의 각종 관리 항목을 체계적, 저비용으로 신속하게 관리할 필요성이 커지고 있다. 즉, 웨이퍼 레벨 테스트 후 테스트 결과 정보를 각 칩 별로 기록하거나, 다음 단계의 처리 결과를 다시 기록하게 되면 후속 처리 과정에 효율성을 배가시키게 된다.
이와 같이 집적회로를 웨이퍼 레벨에서 테스트한 후 각 중간 단계별 처리 결과를 그때그때 기록하고 관리 정보를 계속적으로 업데이트 할 경우 업무 처리 효율을 급격히 향상시킬 수 있게 된다. 또한, 각각의 반도체 칩은 앞으로 고부가가치의 형태로 생산되는 추세이므로, 이러한 각 단계별 정보 관리의 필요성이 더욱더 절실히 요구되는 실정이다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 다음과 같은 목적을 갖는다.
첫째, 집적회로 자체에 RFID 태그를 내장하여 집적회로의 관리 정보를 용이하게 축적할 수 있도록 하는데 그 목적이 있다.
둘째, 웨이퍼 레벨의 테스트 이후에 테스트 결과 정보 또는 다음 단계의 처리 결과를 각 칩 별로 기록하여 후속 처리 과정의 효율성을 증가시킬 수 있도록 하는데 그 목적이 있다.
셋째, 집적회로에 내장된 RFID 태그의 안테나를 패키지의 와이어와 리드 프레임 메탈을 이용하여 구성함으로써 별도의 안테나 구성이 불필요한 집적회로를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 집적회로는, 무선 주파수 신호를 이용하여 강유전체 커패시터에 데이터를 리드/라이트하는 RFID 태그, 및 RFID 태그를 내장하고 웨이퍼 레벨의 공정 이후에 각종 관리 정보를 RFID 태그에 저장하는 칩을 포함하는 것을 특징으로 한다.
그리고, 본 발명은 무선 주파수 신호를 이용하여 강유전체 커패시터에 데이터를 리드/라이트하는 RFID 영역과, RFID 영역을 내장하고 웨이퍼 레벨의 공정 이후에 각종 관리 정보를 RFID 영역에 저장하는 디램 회로 영역, 및 RFID 영역과 디램 회로 영역 사이에서 인터페이스를 수행하여 디램 회로 영역의 데이터를 RFID 영역에 리드/라이트하는 인터페이스부를 포함하는 것을 특징으로 한다.
또한, 본 발명은 무선 주파수 신호를 이용하여 강유전체 커패시터에 데이터를 리드/라이트하는 RFID 영역과, RFID 영역을 내장하고 웨이퍼 레벨의 공정 이후에 각종 관리 정보를 RFID 영역에 저장하는 플래시 회로 영역, 및 RFID 영역과 플래시 회로 영역 사이에서 인터페이스를 수행하여 플래시 회로 영역의 데이터를 RFID 영역에 리드/라이트하는 인터페이스부를 포함하는 것을 특징으로 한다.
또한, 본 발명은 무선 주파수 신호를 이용하여 강유전체 커패시터에 데이터를 리드/라이트하는 RFID 영역과, RFID 영역을 내장하고 웨이퍼 레벨의 공정 이후에 각종 관리 정보를 RFID 영역에 저장하는 FeRAM 회로 영역, 및 RFID 영역과 FeRAM 회로 영역 사이에서 인터페이스를 수행하여 FeRAM 회로 영역의 데이터를 RFID 영역에 리드/라이트하는 인터페이스부를 포함하는 것을 특징으로 한다.
또한, 본 발명은 무선 주파수 신호를 이용하여 강유전체 커패시터에 데이터를 리드/라이트하는 RFID 영역과, RFID 영역을 내장하고 웨이퍼 레벨의 공정 이후에 각종 관리 정보를 RFID 영역에 저장하는 CPU 영역, 및 RFID 영역과 CPU 영역 사이에서 인터페이스를 수행하여 CPU 영역의 데이터를 RFID 영역에 리드/라이트하는 인터페이스부를 포함하는 것을 특징으로 한다.
또한, 본 발명은 무선 주파수 신호를 이용하여 강유전체 커패시터에 데이터를 리드/라이트하는 RFID 영역과, RFID 영역을 내장하고 웨이퍼 레벨의 공정 이후에 각종 관리 정보를 RFID 영역에 저장하는 SOC 영역, 및 RFID 영역과 SOC 영역 사이에서 인터페이스를 수행하여 SOC 영역의 데이터를 RFID 영역에 리드/라이트하는 인터페이스부를 포함하는 것을 특징으로 한다.
또한, 본 발명은 무선 주파수 신호를 이용하여 강유전체 커패시터에 데이터를 리드/라이트하는 RFID 영역과, RFID 영역을 내장하고 웨이퍼 레벨의 공정 이후에 각종 관리 정보를 RFID 영역에 저장하는 ASIC 영역, 및 RFID 영역과 ASIC 영역 사이에서 인터페이스를 수행하여 ASIC 영역의 데이터를 RFID 영역에 리드/라이트하는 인터페이스부를 포함하는 것을 특징으로 한다.
또한, 본 발명은 무선 주파수 신호를 이용하여 강유전체 커패시터에 데이터를 리드/라이트하는 RFID 영역과, RFID 영역을 내장하고 웨이퍼 레벨의 공정 이후에 각종 관리 정보를 RFID 영역에 저장하는 솔리드 상태 반도체 영역, 및 RFID 영역과 솔리드 상태 반도체 영역 사이에서 인터페이스를 수행하여 솔리드 상태 반도체 영역의 데이터를 RFID 영역에 리드/라이트하는 인터페이스부를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 집적회로의 정보 기록 방법은, RFID 태그를 내장한 집적회로의 웨이퍼 가공을 수행하는 단계와, 집적회로의 웨이퍼 상에서 테스트를 수행할 경우 RFID 태그에 칩 확인 코드를 라이트하는 단계, 및 RFID 태그에 의해 무선 주파수 신호를 송수신하여 집적회로의 각종 관리 정보를 RFID에 축적하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 본 발명에 따른 집적회로에서 SOP(Small Outline Package) 상에서의 온-패키지(On-Package) 안테나 구조를 나타낸 도면이다.
본 발명의 온-패키지(On-Package) 안테나는 에폭시 수지(Epoxy Resin;1) 내에 RFID(Radio Frequency Identification) 태그를 내장한 칩(2)을 포함한다. 여기서, 칩(2)은 스테이지(Stage;3) 상부에 형성되어 페이스트(Paste;4)를 통해 스테이지(3)와 접속된다. 그리고, 칩(2)은 와이어(5)를 통해 리드(Lead;6)와 연결된다. 이때, 칩(2)은 패키지 상의 와이어(5)와 리드 프레임 메탈(Lead Frame Metal)을 RFID 회로에서 무선 주파수(Radio Frequency;RF) 신호의 전달을 위한 온-패키지 안테나(7)로 이용하게 된다.
도 2는 본 발명에 따른 집적회로에서 FBGA(Fine Pitch Ball Grid Array) 패키지 상에서의 온-패키지 안테나의 구조를 나타낸 다른 실시예이다.
본 발명의 온-패키지(On-Package) 안테나는 RFID 태그를 내장한 칩(8)이 캡 슐(9)에 의해 둘러싸여 진다. 여기서, 칩(8)은 와이어(10)를 통해 기판(11) 하측에 부착된 솔더(Solder;12)와 연결된다. 이때, 칩(8)은 패키지 상의 와이어(10)와 리드 프레임 메탈(Lead Frame Metal)을 RFID 회로에서 무선 주파수(Radio Frequency;RF) 신호의 전달을 위한 온-패키지 안테나로 이용하게 된다.
도 3은 본 발명에 따른 집적회로의 실시예이다.
도 3의 실시예에 따른 집적회로는 RFID 회로가 내장된 디램(DRAM) 칩(20)으로 이루어진다. 그리고, 디램 칩(20)은 디램 회로 영역(21)과, RFID 회로가 내장된 RFID 영역(22)과, 인터페이스부(23) 및 안테나 패드(24)를 포함한다.
여기서, 디램 회로 영역(21)은 고용량의 디램 데이터를 저장하는 회로 영역이다. 그리고, 인터페이스부(23)는 디램 회로 영역(21)과 내부 RFID 영역(22) 사이에서 상호 인터페이스를 수행하여 RFID 영역(22)에 데이터를 리드/라이트 하도록 제어한다. RFID 영역(22)은 FeRAM을 이용하여 인터페이스부(23)를 통해 인가된 디램 회로 영역(21)의 정보를 저장한다.
안테나 패드(24)는 디램 회로 영역(21) 및 RFID 영역(22)의 일측에 각각 구비되어, 도 1 또는 도 2에서와 같이 디램 칩(20)의 패키지 상의 와이어와 리드 프레임 메탈을 이용하여 구성된 안테나와 연결된다. 즉, 안테나 패드(24)는 디램 칩(20) 패키지 상의 와이어와 리드 프레임 메탈(Lead Frame Metal)과 연결되어 온-패키지 안테나를 형성한다. 이에 따라, 디램 칩(20)은 이러한 온-패키지 안테나를 RFID 영역(22)의 안테나로 이용하여 외부 리더기(미도시)와 무선 주파수(Radio Frequency;RF) 신호를 송수신하게 된다.
도 4는 본 발명에 따른 집적회로의 다른 실시예이다.
도 4의 실시예에 따른 집적회로는 RFID 회로가 내장된 플래시(Flash) 칩(30)으로 이루어진다. 그리고, 플래시 칩(30)은 플래시 회로 영역(31)과, RFID 회로가 내장된 RFID 영역(32)과, 인터페이스부(33) 및 안테나 패드(34)를 포함한다.
여기서, 플래시 회로 영역(31)은 고용량의 플래시 데이터를 저장하는 회로 영역이다. 그리고, 인터페이스부(33)는 플래시 회로 영역(31)과 내부 RFID 영역(32) 사이에서 상호 인터페이스를 수행하여 RFID 영역(32)에 데이터의 리드/라이트 하도록 제어한다. RFID 영역(32)은 FeRAM 또는 플래시 셀(Flash Cell)을 이용하여 인터페이스부(33)를 통해 인가된 플래시 회로 영역(31)의 정보를 저장한다.
안테나 패드(34)는 플래시 회로 영역(31) 및 RFID 영역(32)의 일측에 각각 구비되어, 도 1 또는 도 2에서와 같이 플래시 칩(30)의 패키지 상의 와이어와 리드 프레임 메탈을 이용하여 구성된 안테나와 연결된다. 즉, 안테나 패드(34)는 플래시 칩(30) 패키지 상의 와이어와 리드 프레임 메탈과 연결되어 온-패키지 안테나를 형성한다. 이에 따라, 플래시 칩(30)은 이러한 온-패키지 안테나를 RFID 영역(32)의 안테나로 이용하여 외부 리더기(미도시)와 무선 주파수 RF 신호를 송수신하게 된다.
도 5는 본 발명에 따른 집적회로의 또 다른 실시예이다.
도 5의 실시예에 따른 집적회로는 RFID 회로가 내장된 FeRAM 칩(40)으로 이루어진다. 그리고, FeRAM 칩(40)은 FeRAM 회로 영역(41)과, RFID 회로가 내장된 RFID 영역(42)과, 인터페이스부(43) 및 안테나 패드(44)를 포함한다.
여기서, FeRAM 회로 영역(41)은 고용량의 FeRAM 데이터를 저장하는 회로 영역이다. 그리고, 인터페이스부(43)는 FeRAM 회로 영역(41)과 내부 RFID 영역(42) 사이에서 상호 인터페이스를 수행하여 RFID 영역(42)에 데이터를 리드/라이트 하도록 제어한다. RFID 영역(42)은 FeRAM을 이용하여 인터페이스부(43)를 통해 인가된 FeRAM 회로 영역(41)의 정보를 저장한다.
안테나 패드(44)는 FeRAM 회로 영역(41) 및 RFID 영역(42)의 일측에 각각 구비되어, 도 1 또는 도 2에서와 같이 FeRAM 칩(40)의 패키지 상의 와이어와 리드 프레임 메탈을 이용하여 구성된 안테나와 연결된다. 즉, 안테나 패드(44)는 FeRAM 칩(40) 패키지 상의 와이어와 리드 프레임 메탈과 연결되어 온-패키지 안테나를 형성한다. 이에 따라, FeRAM 칩(40)은 이러한 온-패키지 안테나를 RFID 영역(42)의 안테나로 이용하여 외부 리더기(미도시)와 무선 주파수 RF 신호를 송수신하게 된다.
도 6은 본 발명에 따른 집적회로의 또 다른 실시예이다.
도 6의 실시예에 따른 집적회로는 RFID 회로가 내장된 CPU(Central Processing Unit) 칩(50)으로 이루어진다. 그리고, CPU 칩(50)은 CPU 영역(51)과, RFID 회로가 내장된 RFID 영역(52)과, 인터페이스부(53) 및 안테나 패드(54)를 포함한다.
여기서, CPU 영역(51)은 고용량의 회로 영역이다. 그리고, 인터페이스부(53)는 CPU 영역(51)과 내부 RFID 영역(52) 사이에서 상호 인터페이스를 수행하여 RFID 영역(52)에 데이터를 리드/라이트 하도록 제어한다. RFID 영역(52)은 FeRAM을 이용하여 인터페이스부(53)를 통해 인가된 CPU 영역(51)의 정보를 저장한다.
안테나 패드(54)는 CPU 영역(51) 및 RFID 영역(52)의 일측에 각각 구비되어, 도 1 또는 도 2에서와 같이 CPU 칩(50)의 패키지 상의 와이어와 리드 프레임 메탈을 이용하여 구성된 안테나와 연결된다. 즉, 안테나 패드(54)는 CPU 칩(50) 패키지 상의 와이어와 리드 프레임 메탈과 연결되어 온-패키지 안테나를 형성한다. 이에 따라, CPU 칩(50)은 이러한 온-패키지 안테나를 RFID 영역(52)의 안테나로 이용하여 외부 리더기(미도시)와 무선 주파수 RF 신호를 송수신하게 된다.
도 7은 본 발명에 따른 집적회로의 또 다른 실시예이다.
도 7의 실시예에 따른 집적회로는 RFID 회로가 내장된 SOC(System On Chip) (60)으로 이루어진다. 그리고, SOC(60)은 SOC 영역(61)과, RFID 회로가 내장된 RFID 영역(62)과, 인터페이스부(63) 및 안테나 패드(64)를 포함한다.
여기서, SOC 영역(61)은 고용량의 회로 영역이다. 그리고, 인터페이스부(63)는 SOC 영역(61)과 내부 RFID 영역(62) 사이에서 상호 인터페이스를 수행하여 RFID 영역(62)에 데이터를 리드/라이트 하도록 제어한다. RFID 영역(62)은 FeRAM을 이용하여 인터페이스부(63)를 통해 인가된 SOC 영역(61)의 정보를 저장한다.
안테나 패드(64)는 SOC 영역(61) 및 RFID 영역(62)의 일측에 각각 구비되어, 도 1 또는 도 2에서와 같이 SOC(60)의 패키지 상의 와이어와 리드 프레임 메탈을 이용하여 구성된 안테나와 연결된다. 즉, 안테나 패드(64)는 SOC(60) 패키지 상의 와이어와 리드 프레임 메탈과 연결되어 온-패키지 안테나를 형성한다. 이에 따라, SOC(60)은 이러한 온-패키지 안테나를 RFID 영역(62)의 안테나로 이용하여 외부 리더기(미도시)와 무선 주파수 RF 신호를 송수신하게 된다.
도 8은 본 발명에 따른 집적회로의 또 다른 실시예이다.
도 8의 실시예에 따른 집적회로는 RFID 회로가 내장된 ASIC(Application Specific Integrated Circuit)(70)으로 이루어진다. 그리고, ASIC(70)은 ASIC 영역(71)과, RFID 회로가 내장된 RFID 영역(72)과, 인터페이스부(73) 및 안테나 패드(74)를 포함한다.
여기서, ASIC 영역(71)은 고용량의 회로 영역이다. 그리고, 인터페이스부(73)는 ASIC 영역(71)과 내부 RFID 영역(72) 사이에서 상호 인터페이스를 수행하여 RFID 영역(72)에 데이터를 리드/라이트 하도록 제어한다. RFID 영역(72)은 FeRAM을 이용하여 인터페이스부(73)를 통해 인가된 ASIC 영역(71)의 정보를 저장한다.
안테나 패드(74)는 ASIC 영역(71) 및 RFID 영역(72)의 일측에 각각 구비되어, 도 1 또는 도 2에서와 같이 ASIC(70)의 패키지 상의 와이어와 리드 프레임 메탈을 이용하여 구성된 안테나와 연결된다. 즉, 안테나 패드(74)는 ASIC(70) 패키지 상의 와이어와 리드 프레임 메탈과 연결되어 온-패키지 안테나를 형성한다. 이에 따라, ASIC(70)은 이러한 온-패키지 안테나를 RFID 영역(72)의 안테나로 이용하여 외부 리더기(미도시)와 무선 주파수 RF 신호를 송수신하게 된다.
도 9는 본 발명에 따른 집적회로의 또 다른 실시예이다.
도 9의 실시예에 따른 집적회로는 RFID 회로가 내장된 솔리드 상태 반도체 (Solid State Semiconductor) 칩(80)으로 이루어진다. 그리고, 솔리드 상태 반도체 칩(80)은 솔리드 상태 반도체 영역(81)과, RFID 회로가 내장된 RFID 영역(82)과, 인터페이스부(83) 및 안테나 패드(84)를 포함한다.
여기서, 솔리드 상태 반도체 영역(81)은 고용량의 반도체 회로 영역이다. 그리고, 인터페이스부(83)는 솔리드 상태 반도체 영역(81)과 내부 RFID 영역(82) 사이에서 상호 인터페이스를 수행하여 RFID 영역(82)에 데이터를 리드/라이트 하도록 제어한다. RFID 영역(82)은 FeRAM을 이용하여 인터페이스부(83)를 통해 인가된 솔리드 상태 반도체 영역(81)의 정보를 저장한다.
안테나 패드(84)는 솔리드 상태 반도체 영역(81) 및 RFID 영역(82)의 일측에 각각 구비되어, 도 1 또는 도 2에서와 같이 솔리드 상태 반도체 칩(80)의 패키지 상의 와이어와 리드 프레임 메탈을 이용하여 구성된 안테나와 연결된다. 즉, 안테나 패드(84)는 솔리드 상태 반도체 칩(80) 패키지 상의 와이어와 리드 프레임 메탈과 연결되어 온-패키지 안테나를 형성한다. 이에 따라, 솔리드 상태 반도체 칩(80)은 이러한 온-패키지 안테나를 RFID 영역(82)의 안테나로 이용하여 외부 리더기(미도시)와 무선 주파수 RF 신호를 송수신하게 된다.
이러한 구성을 갖는 집적회로의 정보 기록 방법을 도 10의 플로우차트를 참조하여 설명하면 다음과 같다.
먼저, 디램 칩(20), 플래시 칩(30), FeRAM 칩(40), CPU 칩(50), SOC(60), ASIC(70), 또는 솔리드 상태 반도체 칩(80) 등과 같은 집적회로의 웨이퍼 가공을 완료한다.(단계 S1)
이후에, 집적회로의 첫 번째 웨이퍼 상에서 칩을 테스트할 경우 인터페이스부를 통해 칩 확인 코드를 집적회로의 내부에 내장된 RFID 회로에 라이트한다.(단계 S2)
이어서, 집적회로의 각종 테스트 및 처리 결과 등의 다음 단계의 정보 기록은 RF 전원을 이용하여 RFID 회로 영역에 기록하여 정보를 파악할 수 있도록 한다. 즉, 집적회로의 웨이퍼 레벨의 테스트 이후에 테스트 결과 정보 또는 다음 단계의 처리 결과를 각 칩 별로 기록하여 후속 처리 과정의 효율성을 증가시킬 수 있도록 한다.
한편, 도 11은 본 발명의 집적회로에 내장된 RFID 영역의 전체 구성도이다.
본 발명의 실시예에 따른 RFID 영역은 크게 아날로그 블록(100)과, 디지털 블록(200) 및 불휘발성 강유전체 메모리(FeRAM;non-volatile ferroelectric random access memory)블록(300)을 구비한다.
여기서, 아날로그 블록(100)은 전압 멀티플라이어(Voltage Multiplier;110), 전압 리미터(Voltage Limiter;120), 모듈레이터(Modulator;130), 디모듈레이터(Demodulator;140), 파워온 리셋부(Power On Reset;150) 및 클럭 발생부(160)를 구비한다.
그리고, 아날로그 블록(100)의 안테나(90)는 외부의 리더기 또는 라이터기와 RFID 간에 데이터를 송수신하기 위한 구성이다. 전압 멀티플라이어(110)는 안테나(90)로부터 인가되는 무선 주파수 신호 RF에 의해 RFID의 구동전압인 전원전압 VDD을 생성한다. 전압 리미터(120)는 안테나(90)로부터 인가된 무선 주파수 신호 RF의 전송 전압의 크기를 제한하여 디모듈레이터(140)에 출력한다.
또한, 모듈레이터(130)는 디지털 블록(200)으로부터 인가되는 응답 신호 RP를 모듈레이팅하여 안테나(90)에 전송한다. 디모듈레이터(140)는 전압 멀티플라이어(110)와 전압 리미터(120)의 출력전압에 따라 안테나(90)로부터 인가되는 무선 주파수 RF 신호에서 동작 명령 신호를 검출하여 명령신호 CMD를 디지털 블록(200)에 출력한다.
파워온 리셋부(150)는 전압 멀티플라이어(110)의 출력 전압 VDD을 감지하여 리셋 동작을 제어하기 위한 파워 온 리셋신호 POR를 디지털 블록(200)에 출력한다. 클럭 발생부(160)는 전압 멀티플라이어(110)의 출력 전압 VDD에 따라 디지털 블록(200)의 동작을 제어하기 위한 클럭 CLK를 디지털 블록(200)에 공급한다.
또한, 상술된 디지털 블록(200)은 아날로그 블록(100)으로부터 전원전압 VDD, 파워 온 리셋신호 POR, 클럭 CLK 및 명령신호 CMD를 인가받아 명령신호 CMD를 해석하고 제어신호 및 처리 신호들을 생성하여 아날로그 블록(200)에 해당하는 응답신호 RP를 출력한다. 그리고, 디지털 블록(200)은 어드레스 ADD, 입/출력 데이터 I/O와, 칩 인에이블 신호 CE, 출력 인에이블 신호 OE 및 라이트 인에이블 신호 WE등과 같은 제어신호 CTR를 메모리 블록(300)에 출력한다. FeRAM(300)은 불휘발성 강유전체 커패시터 소자를 이용하여 데이타를 리드/라이트 하는 메모리 블록이다.
도 12는 도 11의 FeRAM(300)에 관한 상세 구성도이다.
본 발명의 실시예에 따른 FeRAM(300)은 워드라인 디코더(310)와, 제어신호 블록(320)와, 셀 어레이(330) 및 센스앰프 및 입/출력 버퍼(340)를 구비한다.
여기서, 워드라인 디코더(310)는 디지털 블록(200)으로부터 인가되는 어드레스 ADD에 따라 워드라인 WL을 디코딩하여 출력한다. 제어신호 블록(320)은 디지털 블록(200)으로부터 인가되는 칩 인에이블 신호 CE와, 출력 인에이블 신호 OE 및 라이트 인에이블 신호 WE 등의 제어신호 CTR에 따라 셀 어레이(330)를 구동하기 위한 워드라인 WL 및 플레이트 라인 PL을 제어한다.
그리고, 제어신호 블록(320)은 디지털 블록(200)으로부터 인가되는 칩 인에이블 신호 CE와, 출력 인에이블 신호 OE 및 라이트 인에이블 신호 WE 등의 제어신호 CTR에 따라 센스앰프(340)의 동작을 제어한다. 즉, 제어신호 블록(320)은 센스앰프의 활성화 여부를 제어하기 위한 센스앰프 인에이블 신호와, 센스앰프에서 센싱된 데이터를 데이터 버스 M_DATA에 출력하기 위한 출력 인에이블 신호 및 데이터 버스 M_DATA로부터 인가되는 데이터를 셀 어레이(330)에 라이트 하기 위한 라이트 인에이블 신호를 출력한다.
셀 어레이(330)는 불휘발성 강유전체 커패시터 소자와 스위칭 소자를 포함하는 단위 셀을 복수개 구비하여 불휘발성 강유전체 커패시터 소자에 데이터를 저장하고 저장된 데이터를 리드한다.
또한, 센스앰프 및 입/출력 버퍼(340)는 레퍼런스 전압을 기준으로 하여 제어신호 블록(320)으로부터 인가되는 센스앰프 인에이블 신호, 출력 인에이블 신호 OE 및 라이트 인에이블 신호 WE에 따라 그 동작이 제어된다. 그리고, 센스앰프 및 입/출력 버퍼(340)는 셀 어레이(330)로부터 인가되는 데이터를 센싱 증폭하여 데이터 버스 M_DATA에 출력하고, 데이터 버스 M_DATA로부터 인가되는 데이터를 셀 어레이(330)에 전달한다.
이러한 구성을 갖는 RFID에서 FeRAM(300)의 각 제어신호들의 기능을 살펴보면 다음의 표와 같다.
제어신호 입/출력 여부 Description
ADD 입력 집적회로의 인터페이스부로부터 인가된 어드레스
CE 입력 집적회로의 인터페이스부로부터 인가된 칩인에이블신호
WE 입력 집적회로의 인터페이스부로부터 인가된 라이트 인에이블 신호
OE 입력 집적회로의 인터페이스부로부터 인가된 출력 인에이블 신호
M_DATA 입/출력 입/출력 데이터
도 13은 본 발명의 RFID에서 FeRAM(300)의 셀 어레이(330)에 관한 상세 회로도이다.
셀 어레이(330)는 비트라인 이퀄라이징부(331)와 메모리 어레이(332)를 포함한다. 여기서, 비트라인 이퀄라이징부(331)는 스위칭 소자 T1~T3를 포함한다. 스위칭 소자 T1는 비트라인 BL과 접지전압단 사이에 연결되어 게이트 단자를 통해 비트라인 이퀄라이징 신호 BLEQ가 인가된다. 스위칭 소자 T2는 비트라인 BL과 비트라인바 /BL 사이에 연결되어 게이트 단자를 통해 비트라인 이퀄라이징 신호 BLEQ가 인가된다. 스위칭 소자 T3는 비트라인바 /BL와 접지전압단 사이에 연결되어 게이트 단자를 통해 비트라인 이퀄라이징 신호 BLEQ가 인가된다.
그리고, 센스앰프(340)는 제어신호 블록(320)으로부터 인가되는 센스앰프 인에이블 신호 SEN에 따라 그 활성화 상태가 제어되어, 비트라인 BL 및 비트라인바 /BL에 실린 데이터를 센싱 및 증폭한다.
또한, 메모리 어레이(332)는 워드라인 WL, 플레이트 라인 PL과, 비트라인 BL, 비트라인바 /BL가 교차하는 영역에 단위 셀 C을 복수개 포함한다. 여기서, 단위 셀 C은 비트라인 BL 또는 비트라인바 /BL와, 플레이트 라인 PL 사이에 직렬 연결된 스위칭 소자 T와 강유전체 커패시터 FC를 포함한다. 스위칭 소자 T는 워드라인 WL에 의해 스위칭 동작이 제어된다.
이러한 구성을 갖는 셀 어레이(330)에 관한 동작 과정을 도 14의 동작 타이밍도를 참조하여 설명하면 다음과 같다.
먼저, t0 구간에서는 비트라인 이퀄라이징 신호 BLEQ가 하이가 되어 비트라인 이퀄라이징부(331)의 스위칭 소자 T1~T3가 턴온된다. 이에 따라, 비트라인쌍 BL,/BL이 모두 접지전압 레벨을 유지하여 프리차지된다. 이때, 워드라인 WL, 플레이트 라인 PL 및 센스앰프 인에이블 신호 SEN는 로우 레벨 상태를 유지한다.
이후에, t1 구간의 진입시 비트라인 이퀄라이징 신호 BLEQ가 로우로 천이하여 이퀄라이징 동작이 중지된다. 그리고, 워드라인 WL 및 플레이트 라인 PL이 하이로 천이하면 셀 데이터에 따른 전하 분배가 이루어져 메모리 어레이(332)의 단위 셀 C에 데이터를 리드/라이트 할 수 있는 상태가 된다.
이어서, t2 구간의 진입시 센스앰프 인에이블 신호 SEN가 인에이블 되면, 센스앰프(340)가 활성화되어 비트라인쌍 BL,/BL에 실린 데이터를 센싱 및 증폭하게 된다. 이에 따라, t2 구간에서는 데이터 '0'이 재저장된다. 그리고, t3 구간의 진입시 플레이트 라인 PL이 로우로 천이하면 데이터 '1'이 재저장된다.
다음에, t4 구간의 진입시 워드라인 WL이 로우로 천이하게 된다. 그리고, t4 구간에서 센스앰프 인에이블 신호 SEN가 로우로 천이하여 센스앰프(340)의 센싱 동작이 중지된다. 이때, 비트라인 이퀄라이징 신호 BLEQ가 다시 하이로 천이하여 비트라인쌍 BL,/BL이 다시 접지전압 레벨로 프리차지된다.
이상에서 설명한 바와 같이, 본 발명은 다음과 같은 효과를 갖는다.
첫째, 집적회로 자체에 RFID 태그를 내장하여 집적회로의 관리 정보를 용이하게 축적하고, 칩의 패키지 이후에 불량 분석 정보를 용이하게 분석할 수 있도록 한다.
둘째, 웨이퍼 레벨의 테스트 이후에 테스트 결과 정보 또는 다음 단계의 처리 결과를 각 칩 별로 기록하여 후속 처리 과정의 효율성을 증가시킬 수 있도록 한다.
셋째, 웨이퍼 레벨의 테스트 이후에 각 단계별 처리 결과를 계속해서 업데이트하여 업무 처리 효율을 급격히 향상시킬 수 있도록 한다.
넷째, 집적회로에 내장된 RFID 태그의 안테나를 패키지의 와이어와 리드 프레임 메탈을 이용하여 구성함으로써 별도의 안테나 구성이 불필요한 집적회로를 제공하도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으 로 보아야 할 것이다.

Claims (58)

  1. 무선 주파수 신호를 이용하여 강유전체 커패시터에 데이터를 리드/라이트하는 RFID 태그; 및
    상기 RFID 태그를 내장하고 웨이퍼 레벨의 공정 이후에 각종 관리 정보를 상기 RFID 태그에 저장하는 칩을 포함하는 것을 특징으로 하는 집적회로.
  2. 제 1항에 있어서, 상기 칩은 패키지 상에서 상기 RFID 태그와 연결된 와이어 및 리드 프레임 메탈을 이용하여 상기 RFID 태그의 안테나를 형성함을 특징으로 하는 집적회로.
  3. 제 1항 또는 제 2항에 있어서, 상기 칩은 SOP(Small Outline Package)로 형성됨을 특징으로 하는 집적회로.
  4. 제 1항 또는 제 2항에 있어서, 상기 칩은 FBGA(Fine Pitch Ball Grid Array) 패키지로 형성됨을 특징으로 하는 집적회로.
  5. 제 1항 또는 제 2항에 있어서, 상기 칩은 디램 칩임을 특징으로 하는 집적회로.
  6. 제 1항 또는 제 2항에 있어서, 상기 칩은 플래시 칩임을 특징으로 하는 집적회로.
  7. 제 1항 또는 제 2항에 있어서, 상기 칩은 FeRAM 임을 특징으로 하는 집적회로.
  8. 제 1항 또는 제 2항에 있어서, 상기 칩은 CPU 임을 특징으로 하는 집적회로.
  9. 제 1항 또는 제 2항에 있어서, 상기 칩은 SOC 임을 특징으로 하는 집적회로.
  10. 제 1항 또는 제 2항에 있어서, 상기 칩은 ASIC 임을 특징으로 하는 집적회로.
  11. 제 1항 또는 제 2항에 있어서, 상기 칩은 솔리드 상태 반도체임을 특징으로 하는 집적회로.
  12. 제 1항 또는 제 2항에 있어서, 상기 RFID 태그는
    무선 주파수 신호를 입력받아 동작 명령신호를 출력하는 아날로그 블록;
    상기 아날로그 블록으로부터 인가되는 상기 동작 명령신호에 따라 어드레스 및 동작 제어신호를 생성하여 출력하고, 상기 동작 명령신호에 대응하는 응답신호 를 상기 아날로그 블록에 출력하는 디지털 블록; 및
    상기 동작 제어신호를 입력받아 내부 제어신호를 생성하고, 상기 내부 제어신호에 따라 상기 강유전체 커패시터에 데이터를 리드/라이트 하는 메모리 블록을 포함하는 것을 특징으로 하는 집적회로.
  13. 제 12항에 있어서, 상기 메모리 블록은
    상기 어드레스에 따라 워드라인을 디코딩하는 워드라인 디코더;
    상기 동작 제어신호에 따라 상기 워드라인 및 플레이트 라인을 제어하기 위한 상기 내부 제어신호를 출력하는 제어신호 블록;
    상기 강유전체 커패시터를 포함하여 상기 데이터를 리드/라이트 하는 셀 어레이;
    상기 내부 제어신호에 따라 상기 셀 어레이의 데이터를 센싱 및 증폭하고, 상기 셀 어레이와 데이터 버스 간의 데이터 입/출력을 제어하는 센스앰프 및 입/출력 버퍼를 포함하는 것을 특징으로 하는 집적회로.
  14. 제 13항에 있어서, 상기 셀 어레이는
    비트라인 이퀄라이징 신호에 따라 비트라인을 프리차지시키는 비트라인 이퀄라이징부; 및
    상기 워드라인, 상기 플레이트 라인 및 상기 비트라인의 교차 영역에 형성된 복수개의 단위 셀을 포함하는 메모리 어레이를 포함하는 것을 특징으로 하는 집적 회로.
  15. 무선 주파수 신호를 이용하여 강유전체 커패시터에 데이터를 리드/라이트하는 RFID 영역;
    상기 RFID 영역을 내장하고 웨이퍼 레벨의 공정 이후에 각종 관리 정보를 상기 RFID 영역에 저장하는 디램 회로 영역; 및
    상기 RFID 영역과 상기 디램 회로 영역 사이에서 인터페이스를 수행하여 상기 디램 회로 영역의 데이터를 상기 RFID 영역에 리드/라이트하는 인터페이스부를 포함하는 것을 특징으로 하는 집적회로.
  16. 제 15항에 있어서, 상기 집적회로는 패키지 상에서 상기 RFID 영역과 연결된 와이어 및 리드 프레임 메탈을 이용하여 상기 RFID 영역의 안테나를 형성함을 특징으로 하는 집적회로.
  17. 제 15항에 있어서, 상기 RFID 영역과 상기 디램 회로 영역은 상기 와이어와 연결된 안테나 패드를 각각 더 포함하는 것을 특징으로 하는 집적회로.
  18. 제 15항 또는 제 16항에 있어서, 상기 RFID 영역은
    무선 주파수 신호를 입력받아 동작 명령신호를 출력하는 아날로그 블록;
    상기 아날로그 블록으로부터 인가되는 상기 동작 명령신호에 따라 어드레스 및 동작 제어신호를 생성하여 출력하고, 상기 동작 명령신호에 대응하는 응답신호를 상기 아날로그 블록에 출력하는 디지털 블록; 및
    상기 동작 제어신호를 입력받아 내부 제어신호를 생성하고, 상기 내부 제어신호에 따라 상기 강유전체 커패시터에 데이터를 리드/라이트 하는 메모리 블록을 포함하는 것을 특징으로 하는 집적회로.
  19. 제 18항에 있어서, 상기 메모리 블록은
    상기 어드레스에 따라 워드라인을 디코딩하는 워드라인 디코더;
    상기 동작 제어신호에 따라 상기 워드라인 및 플레이트 라인을 제어하기 위한 상기 내부 제어신호를 출력하는 제어신호 블록;
    상기 강유전체 커패시터를 포함하여 상기 데이터를 리드/라이트 하는 셀 어레이;
    상기 내부 제어신호에 따라 상기 셀 어레이의 데이터를 센싱 및 증폭하고, 상기 셀 어레이와 데이터 버스 간의 데이터 입/출력을 제어하는 센스앰프 및 입/출력 버퍼를 포함하는 것을 특징으로 하는 집적회로.
  20. 제 19항에 있어서, 상기 셀 어레이는
    비트라인 이퀄라이징 신호에 따라 비트라인을 프리차지시키는 비트라인 이퀄라이징부; 및
    상기 워드라인, 상기 플레이트 라인 및 상기 비트라인의 교차 영역에 형성된 복수개의 단위 셀을 포함하는 메모리 어레이를 포함하는 것을 특징으로 하는 집적회로.
  21. 무선 주파수 신호를 이용하여 강유전체 커패시터에 데이터를 리드/라이트하는 RFID 영역;
    상기 RFID 영역을 내장하고 웨이퍼 레벨의 공정 이후에 각종 관리 정보를 상기 RFID 영역에 저장하는 플래시 회로 영역; 및
    상기 RFID 영역과 상기 플래시 회로 영역 사이에서 인터페이스를 수행하여 상기 플래시 회로 영역의 데이터를 상기 RFID 영역에 리드/라이트하는 인터페이스부를 포함하는 것을 특징으로 하는 집적회로.
  22. 제 21항에 있어서, 상기 집적회로는 패키지 상에서 상기 RFID 영역과 연결된 와이어 및 리드 프레임 메탈을 이용하여 상기 RFID 영역의 안테나를 형성함을 특징으로 하는 집적회로.
  23. 제 21항에 있어서, 상기 RFID 영역과 상기 플래시 회로 영역은 상기 와이어와 연결된 안테나 패드를 각각 더 포함하는 것을 특징으로 하는 집적회로.
  24. 제 21항 또는 제 22항에 있어서, 상기 RFID 영역은
    무선 주파수 신호를 입력받아 동작 명령신호를 출력하는 아날로그 블록;
    상기 아날로그 블록으로부터 인가되는 상기 동작 명령신호에 따라 어드레스 및 동작 제어신호를 생성하여 출력하고, 상기 동작 명령신호에 대응하는 응답신호를 상기 아날로그 블록에 출력하는 디지털 블록; 및
    상기 동작 제어신호를 입력받아 내부 제어신호를 생성하고, 상기 내부 제어신호에 따라 상기 강유전체 커패시터에 데이터를 리드/라이트 하는 메모리 블록을 포함하는 것을 특징으로 하는 집적회로.
  25. 제 24항에 있어서, 상기 메모리 블록은
    상기 어드레스에 따라 워드라인을 디코딩하는 워드라인 디코더;
    상기 동작 제어신호에 따라 상기 워드라인 및 플레이트 라인을 제어하기 위한 상기 내부 제어신호를 출력하는 제어신호 블록;
    상기 강유전체 커패시터를 포함하여 상기 데이터를 리드/라이트 하는 셀 어레이;
    상기 내부 제어신호에 따라 상기 셀 어레이의 데이터를 센싱 및 증폭하고, 상기 셀 어레이와 데이터 버스 간의 데이터 입/출력을 제어하는 센스앰프 및 입/출력 버퍼를 포함하는 것을 특징으로 하는 집적회로.
  26. 제 25항에 있어서, 상기 셀 어레이는
    비트라인 이퀄라이징 신호에 따라 비트라인을 프리차지시키는 비트라인 이퀄라이징부; 및
    상기 워드라인, 상기 플레이트 라인 및 상기 비트라인의 교차 영역에 형성된 복수개의 단위 셀을 포함하는 메모리 어레이를 포함하는 것을 특징으로 하는 집적회로.
  27. 무선 주파수 신호를 이용하여 강유전체 커패시터에 데이터를 리드/라이트하는 RFID 영역;
    상기 RFID 영역을 내장하고 웨이퍼 레벨의 공정 이후에 각종 관리 정보를 상기 RFID 영역에 저장하는 FeRAM 회로 영역; 및
    상기 RFID 영역과 상기 FeRAM 회로 영역 사이에서 인터페이스를 수행하여 상기 FeRAM 회로 영역의 데이터를 상기 RFID 영역에 리드/라이트하는 인터페이스부를 포함하는 것을 특징으로 하는 집적회로.
  28. 제 27항에 있어서, 상기 집적회로는 패키지 상에서 상기 RFID 영역과 연결된 와이어 및 리드 프레임 메탈을 이용하여 상기 RFID 영역의 안테나를 형성함을 특징으로 하는 집적회로.
  29. 제 27항에 있어서, 상기 RFID 영역과 상기 FeRAM 회로 영역은 상기 와이어와 연결된 안테나 패드를 각각 더 포함하는 것을 특징으로 하는 집적회로.
  30. 제 27항 또는 제 28항에 있어서, 상기 RFID 영역은
    무선 주파수 신호를 입력받아 동작 명령신호를 출력하는 아날로그 블록;
    상기 아날로그 블록으로부터 인가되는 상기 동작 명령신호에 따라 어드레스 및 동작 제어신호를 생성하여 출력하고, 상기 동작 명령신호에 대응하는 응답신호를 상기 아날로그 블록에 출력하는 디지털 블록; 및
    상기 동작 제어신호를 입력받아 내부 제어신호를 생성하고, 상기 내부 제어신호에 따라 상기 강유전체 커패시터에 데이터를 리드/라이트 하는 메모리 블록을 포함하는 것을 특징으로 하는 집적회로.
  31. 제 30항에 있어서, 상기 메모리 블록은
    상기 어드레스에 따라 워드라인을 디코딩하는 워드라인 디코더;
    상기 동작 제어신호에 따라 상기 워드라인 및 플레이트 라인을 제어하기 위한 상기 내부 제어신호를 출력하는 제어신호 블록;
    상기 강유전체 커패시터를 포함하여 상기 데이터를 리드/라이트 하는 셀 어레이;
    상기 내부 제어신호에 따라 상기 셀 어레이의 데이터를 센싱 및 증폭하고, 상기 셀 어레이와 데이터 버스 간의 데이터 입/출력을 제어하는 센스앰프 및 입/출력 버퍼를 포함하는 것을 특징으로 하는 집적회로.
  32. 제 31항에 있어서, 상기 셀 어레이는
    비트라인 이퀄라이징 신호에 따라 비트라인을 프리차지시키는 비트라인 이퀄 라이징부; 및
    상기 워드라인, 상기 플레이트 라인 및 상기 비트라인의 교차 영역에 형성된 복수개의 단위 셀을 포함하는 메모리 어레이를 포함하는 것을 특징으로 하는 집적회로.
  33. 무선 주파수 신호를 이용하여 강유전체 커패시터에 데이터를 리드/라이트하는 RFID 영역;
    상기 RFID 영역을 내장하고 웨이퍼 레벨의 공정 이후에 각종 관리 정보를 상기 RFID 영역에 저장하는 CPU 영역; 및
    상기 RFID 영역과 상기 CPU 영역 사이에서 인터페이스를 수행하여 상기 CPU 영역의 데이터를 상기 RFID 영역에 리드/라이트하는 인터페이스부를 포함하는 것을 특징으로 하는 집적회로.
  34. 제 33항에 있어서, 상기 집적회로는 패키지 상에서 상기 RFID 영역과 연결된 와이어 및 리드 프레임 메탈을 이용하여 상기 RFID 영역의 안테나를 형성함을 특징으로 하는 집적회로.
  35. 제 33항에 있어서, 상기 RFID 영역과 상기 CPU 영역은 상기 와이어와 연결된 안테나 패드를 각각 더 포함하는 것을 특징으로 하는 집적회로.
  36. 제 33항 또는 제 34항에 있어서, 상기 RFID 영역은
    무선 주파수 신호를 입력받아 동작 명령신호를 출력하는 아날로그 블록;
    상기 아날로그 블록으로부터 인가되는 상기 동작 명령신호에 따라 어드레스 및 동작 제어신호를 생성하여 출력하고, 상기 동작 명령신호에 대응하는 응답신호를 상기 아날로그 블록에 출력하는 디지털 블록; 및
    상기 동작 제어신호를 입력받아 내부 제어신호를 생성하고, 상기 내부 제어신호에 따라 상기 강유전체 커패시터에 데이터를 리드/라이트 하는 메모리 블록을 포함하는 것을 특징으로 하는 집적회로.
  37. 제 36항에 있어서, 상기 메모리 블록은
    상기 어드레스에 따라 워드라인을 디코딩하는 워드라인 디코더;
    상기 동작 제어신호에 따라 상기 워드라인 및 플레이트 라인을 제어하기 위한 상기 내부 제어신호를 출력하는 제어신호 블록;
    상기 강유전체 커패시터를 포함하여 상기 데이터를 리드/라이트 하는 셀 어레이;
    상기 내부 제어신호에 따라 상기 셀 어레이의 데이터를 센싱 및 증폭하고, 상기 셀 어레이와 데이터 버스 간의 데이터 입/출력을 제어하는 센스앰프 및 입/출력 버퍼를 포함하는 것을 특징으로 하는 집적회로.
  38. 제 37항에 있어서, 상기 셀 어레이는
    비트라인 이퀄라이징 신호에 따라 비트라인을 프리차지시키는 비트라인 이퀄라이징부; 및
    상기 워드라인, 상기 플레이트 라인 및 상기 비트라인의 교차 영역에 형성된 복수개의 단위 셀을 포함하는 메모리 어레이를 포함하는 것을 특징으로 하는 집적회로.
  39. 무선 주파수 신호를 이용하여 강유전체 커패시터에 데이터를 리드/라이트하는 RFID 영역;
    상기 RFID 영역을 내장하고 웨이퍼 레벨의 공정 이후에 각종 관리 정보를 상기 RFID 영역에 저장하는 SOC 영역; 및
    상기 RFID 영역과 상기 SOC 영역 사이에서 인터페이스를 수행하여 상기 SOC 영역의 데이터를 상기 RFID 영역에 리드/라이트하는 인터페이스부를 포함하는 것을 특징으로 하는 집적회로.
  40. 제 39항에 있어서, 상기 집적회로는 패키지 상에서 상기 RFID 영역과 연결된 와이어 및 리드 프레임 메탈을 이용하여 상기 RFID 영역의 안테나를 형성함을 특징으로 하는 집적회로.
  41. 제 39항에 있어서, 상기 RFID 영역과 상기 SOC 영역은 상기 와이어와 연결된 안테나 패드를 각각 더 포함하는 것을 특징으로 하는 집적회로.
  42. 제 39항 또는 제 40항에 있어서, 상기 RFID 영역은
    무선 주파수 신호를 입력받아 동작 명령신호를 출력하는 아날로그 블록;
    상기 아날로그 블록으로부터 인가되는 상기 동작 명령신호에 따라 어드레스 및 동작 제어신호를 생성하여 출력하고, 상기 동작 명령신호에 대응하는 응답신호를 상기 아날로그 블록에 출력하는 디지털 블록; 및
    상기 동작 제어신호를 입력받아 내부 제어신호를 생성하고, 상기 내부 제어신호에 따라 상기 강유전체 커패시터에 데이터를 리드/라이트 하는 메모리 블록을 포함하는 것을 특징으로 하는 집적회로.
  43. 제 42항에 있어서, 상기 메모리 블록은
    상기 어드레스에 따라 워드라인을 디코딩하는 워드라인 디코더;
    상기 동작 제어신호에 따라 상기 워드라인 및 플레이트 라인을 제어하기 위한 상기 내부 제어신호를 출력하는 제어신호 블록;
    상기 강유전체 커패시터를 포함하여 상기 데이터를 리드/라이트 하는 셀 어레이;
    상기 내부 제어신호에 따라 상기 셀 어레이의 데이터를 센싱 및 증폭하고, 상기 셀 어레이와 데이터 버스 간의 데이터 입/출력을 제어하는 센스앰프 및 입/출력 버퍼를 포함하는 것을 특징으로 하는 집적회로.
  44. 제 43항에 있어서, 상기 셀 어레이는
    비트라인 이퀄라이징 신호에 따라 비트라인을 프리차지시키는 비트라인 이퀄라이징부; 및
    상기 워드라인, 상기 플레이트 라인 및 상기 비트라인의 교차 영역에 형성된 복수개의 단위 셀을 포함하는 메모리 어레이를 포함하는 것을 특징으로 하는 집적회로.
  45. 무선 주파수 신호를 이용하여 강유전체 커패시터에 데이터를 리드/라이트하는 RFID 영역;
    상기 RFID 영역을 내장하고 웨이퍼 레벨의 공정 이후에 각종 관리 정보를 상기 RFID 영역에 저장하는 ASIC 영역; 및
    상기 RFID 영역과 상기 ASIC 영역 사이에서 인터페이스를 수행하여 상기 ASIC 영역의 데이터를 상기 RFID 영역에 리드/라이트하는 인터페이스부를 포함하는 것을 특징으로 하는 집적회로.
  46. 제 45항에 있어서, 상기 집적회로는 패키지 상에서 상기 RFID 영역과 연결된 와이어 및 리드 프레임 메탈을 이용하여 상기 RFID 영역의 안테나를 형성함을 특징으로 하는 집적회로.
  47. 제 45항에 있어서, 상기 RFID 영역과 상기 ASIC 영역은 상기 와이어와 연결 된 안테나 패드를 각각 더 포함하는 것을 특징으로 하는 집적회로.
  48. 제 45항 또는 제 46항에 있어서, 상기 RFID 영역은
    무선 주파수 신호를 입력받아 동작 명령신호를 출력하는 아날로그 블록;
    상기 아날로그 블록으로부터 인가되는 상기 동작 명령신호에 따라 어드레스 및 동작 제어신호를 생성하여 출력하고, 상기 동작 명령신호에 대응하는 응답신호를 상기 아날로그 블록에 출력하는 디지털 블록; 및
    상기 동작 제어신호를 입력받아 내부 제어신호를 생성하고, 상기 내부 제어신호에 따라 상기 강유전체 커패시터에 데이터를 리드/라이트 하는 메모리 블록을 포함하는 것을 특징으로 하는 집적회로.
  49. 제 48항에 있어서, 상기 메모리 블록은
    상기 어드레스에 따라 워드라인을 디코딩하는 워드라인 디코더;
    상기 동작 제어신호에 따라 상기 워드라인 및 플레이트 라인을 제어하기 위한 상기 내부 제어신호를 출력하는 제어신호 블록;
    상기 강유전체 커패시터를 포함하여 상기 데이터를 리드/라이트 하는 셀 어레이;
    상기 내부 제어신호에 따라 상기 셀 어레이의 데이터를 센싱 및 증폭하고, 상기 셀 어레이와 데이터 버스 간의 데이터 입/출력을 제어하는 센스앰프 및 입/출력 버퍼를 포함하는 것을 특징으로 하는 집적회로.
  50. 제 49항에 있어서, 상기 셀 어레이는
    비트라인 이퀄라이징 신호에 따라 비트라인을 프리차지시키는 비트라인 이퀄라이징부; 및
    상기 워드라인, 상기 플레이트 라인 및 상기 비트라인의 교차 영역에 형성된 복수개의 단위 셀을 포함하는 메모리 어레이를 포함하는 것을 특징으로 하는 집적회로.
  51. 무선 주파수 신호를 이용하여 강유전체 커패시터에 데이터를 리드/라이트하는 RFID 영역;
    상기 RFID 영역을 내장하고 웨이퍼 레벨의 공정 이후에 각종 관리 정보를 상기 RFID 영역에 저장하는 솔리드 상태 반도체 영역; 및
    상기 RFID 영역과 상기 솔리드 상태 반도체 영역 사이에서 인터페이스를 수행하여 상기 솔리드 상태 반도체 영역의 데이터를 상기 RFID 영역에 리드/라이트하는 인터페이스부를 포함하는 것을 특징으로 하는 집적회로.
  52. 제 51항에 있어서, 상기 집적회로는 패키지 상에서 상기 RFID 영역과 연결된 와이어 및 리드 프레임 메탈을 이용하여 상기 RFID 영역의 안테나를 형성함을 특징으로 하는 집적회로.
  53. 제 51항에 있어서, 상기 RFID 영역과 상기 솔리드 상태 반도체 영역은 상기 와이어와 연결된 안테나 패드를 각각 더 포함하는 것을 특징으로 하는 집적회로.
  54. 제 51항 또는 제 52항에 있어서, 상기 RFID 영역은
    무선 주파수 신호를 입력받아 동작 명령신호를 출력하는 아날로그 블록;
    상기 아날로그 블록으로부터 인가되는 상기 동작 명령신호에 따라 어드레스 및 동작 제어신호를 생성하여 출력하고, 상기 동작 명령신호에 대응하는 응답신호를 상기 아날로그 블록에 출력하는 디지털 블록; 및
    상기 동작 제어신호를 입력받아 내부 제어신호를 생성하고, 상기 내부 제어신호에 따라 상기 강유전체 커패시터에 데이터를 리드/라이트 하는 메모리 블록을 포함하는 것을 특징으로 하는 집적회로.
  55. 제 54항에 있어서, 상기 메모리 블록은
    상기 어드레스에 따라 워드라인을 디코딩하는 워드라인 디코더;
    상기 동작 제어신호에 따라 상기 워드라인 및 플레이트 라인을 제어하기 위한 상기 내부 제어신호를 출력하는 제어신호 블록;
    상기 강유전체 커패시터를 포함하여 상기 데이터를 리드/라이트 하는 셀 어레이;
    상기 내부 제어신호에 따라 상기 셀 어레이의 데이터를 센싱 및 증폭하고, 상기 셀 어레이와 데이터 버스 간의 데이터 입/출력을 제어하는 센스앰프 및 입/출 력 버퍼를 포함하는 것을 특징으로 하는 집적회로.
  56. 제 55항에 있어서, 상기 셀 어레이는
    비트라인 이퀄라이징 신호에 따라 비트라인을 프리차지시키는 비트라인 이퀄라이징부; 및
    상기 워드라인, 상기 플레이트 라인 및 상기 비트라인의 교차 영역에 형성된 복수개의 단위 셀을 포함하는 메모리 어레이를 포함하는 것을 특징으로 하는 집적회로.
  57. RFID 태그를 내장한 집적회로의 웨이퍼 가공을 수행하는 단계;
    상기 집적회로의 웨이퍼 상에서 테스트를 수행할 경우 상기 RFID 태그에 칩 확인 코드를 라이트하는 단계; 및
    상기 RFID 태그에 의해 무선 주파수 신호를 송수신하여 상기 집적회로의 각종 관리 정보를 상기 RFID에 축적하는 단계를 포함하는 것을 특징으로 하는 집적회로의 정보 기록 방법.
  58. 제 57항에 있어서, 상기 집적회로는 디램 칩, 플래시 칩, FeRAM 칩, CPU 칩, SOC, ASIC, 또는 솔리드 상태 반도체 칩 중 어느 하나로 이루어짐을 특징으로 하는 집적회로의 정보 기록 방법.
KR1020060049860A 2006-06-02 2006-06-02 집적회로 및 그 정보 기록 방법 KR100843887B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060049860A KR100843887B1 (ko) 2006-06-02 2006-06-02 집적회로 및 그 정보 기록 방법
JP2006327881A JP2007324561A (ja) 2006-06-02 2006-12-05 集積回路及び該情報記録方法
US11/645,761 US8207823B2 (en) 2006-06-02 2006-12-27 Integrated circuit and method for writing information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060049860A KR100843887B1 (ko) 2006-06-02 2006-06-02 집적회로 및 그 정보 기록 방법

Publications (2)

Publication Number Publication Date
KR20070115432A true KR20070115432A (ko) 2007-12-06
KR100843887B1 KR100843887B1 (ko) 2008-07-03

Family

ID=38857043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060049860A KR100843887B1 (ko) 2006-06-02 2006-06-02 집적회로 및 그 정보 기록 방법

Country Status (3)

Country Link
US (1) US8207823B2 (ko)
JP (1) JP2007324561A (ko)
KR (1) KR100843887B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929296B1 (ko) * 2007-12-31 2009-11-27 주식회사 하이닉스반도체 Ｒｆｉｄ 태그 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901704B2 (en) * 2006-04-21 2014-12-02 SK Hynix Inc. Integrated circuit and manufacturing method thereof
KR100843887B1 (ko) * 2006-06-02 2008-07-03 주식회사 하이닉스반도체 집적회로 및 그 정보 기록 방법
CN101846726B (zh) * 2010-04-27 2012-10-10 广州市广晟微电子有限公司 数字接口射频芯片测试方法、装置和系统
JP5906948B2 (ja) * 2012-05-31 2016-04-20 株式会社ソシオネクスト 半導体装置の製造方法
CN104237766B (zh) * 2013-06-24 2017-06-20 上海东软载波微电子有限公司 芯片测试方法和装置
CN106370992A (zh) * 2016-08-17 2017-02-01 上海华岭集成电路技术股份有限公司 用于半导体芯片测试的 uid 写入系统及方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4319878A1 (de) * 1992-06-17 1993-12-23 Micron Technology Inc Hochfrequenz-Identifikationseinrichtung (HFID) und Verfahren zu ihrer Herstellung
US5511026A (en) * 1993-12-01 1996-04-23 Advanced Micro Devices, Inc. Boosted and regulated gate power supply with reference tracking for multi-density and low voltage supply memories
JPH0877317A (ja) * 1994-09-07 1996-03-22 Hitachi Ltd Ｉｃカード
US5786626A (en) * 1996-03-25 1998-07-28 Ibm Corporation Thin radio frequency transponder with leadframe antenna structure
JP3607032B2 (ja) 1996-06-03 2005-01-05 東芝マイクロエレクトロニクス株式会社 不揮発性強誘電体メモリ及びその駆動方法
US5764655A (en) 1997-07-02 1998-06-09 International Business Machines Corporation Built in self test with memory
US6268796B1 (en) * 1997-12-12 2001-07-31 Alfred Gnadinger Radio frequency identification transponder having integrated antenna
US6011734A (en) * 1998-03-12 2000-01-04 Motorola, Inc. Fuseless memory repair system and method of operation
US6331782B1 (en) * 1998-03-23 2001-12-18 Conexant Systems, Inc. Method and apparatus for wireless testing of integrated circuits
US6107920A (en) * 1998-06-09 2000-08-22 Motorola, Inc. Radio frequency identification tag having an article integrated antenna
KR100447223B1 (ko) 2001-09-17 2004-09-04 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 및 그 구동방법
JP3798715B2 (ja) 2002-03-18 2006-07-19 日立マクセル株式会社 半導体回路装置及びその製造方法
US7026646B2 (en) * 2002-06-20 2006-04-11 Micron Technology, Inc. Isolation circuit
US7151366B2 (en) * 2002-12-03 2006-12-19 Sensarray Corporation Integrated process condition sensing wafer and data analysis system
JP2005030877A (ja) * 2003-07-11 2005-02-03 Hitachi Ltd 無線制御テスト機能を備えた半導体集積回路装置
JP2005057203A (ja) * 2003-08-07 2005-03-03 Renesas Technology Corp ウェハ、集積回路チップおよび半導体装置の製造方法
US7325180B2 (en) * 2003-11-26 2008-01-29 Carnegie Mellon University System and method to test integrated circuits on a wafer
JP4481632B2 (ja) * 2003-12-19 2010-06-16 株式会社半導体エネルギー研究所 薄膜集積回路
KR101038490B1 (ko) * 2004-02-23 2011-06-01 삼성테크윈 주식회사 Ｒｆｉｄ용 안테나 내장형 반도체 패키지
JP3877732B2 (ja) * 2004-02-26 2007-02-07 松下電器産業株式会社 リードフレームおよびそれを用いた半導体装置およびその半導体装置の製造方法
JP4896416B2 (ja) * 2004-03-08 2012-03-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006066806A (ja) 2004-08-30 2006-03-09 Fujitsu Ltd 半導体製品製造システムおよび半導体製品製造方法
JP3746289B2 (ja) * 2004-12-15 2006-02-15 株式会社日立製作所 半導体装置
US20060125508A1 (en) * 2004-12-15 2006-06-15 Impinj, Inc. On wafer testing of RFID tag circuit with pseudo antenna signal
US7307528B2 (en) * 2004-12-15 2007-12-11 Impinj, Inc. RFID tag design with circuitry for wafer level testing
US7312622B2 (en) * 2004-12-15 2007-12-25 Impinj, Inc. Wafer level testing for RFID tags
JP2006295729A (ja) * 2005-04-13 2006-10-26 Fujitsu Ltd Ｒｆｉｄタグおよびアンテナ配置方法
US7667231B2 (en) * 2006-01-20 2010-02-23 Impinj, Inc. Automatic on-die defect isolation
KR100843887B1 (ko) * 2006-06-02 2008-07-03 주식회사 하이닉스반도체 집적회로 및 그 정보 기록 방법
US20090027162A1 (en) * 2007-07-23 2009-01-29 Forster Ian J Controllable rfid device, and method
US7651882B1 (en) * 2007-08-09 2010-01-26 Impinj, Inc. RFID tag circuit die with shielding layer to control I/O bump flow
US7876213B2 (en) * 2008-02-29 2011-01-25 Babcock & Wilcox Technical Services Y-12, Llc Personal annunciation device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929296B1 (ko) * 2007-12-31 2009-11-27 주식회사 하이닉스반도체 Ｒｆｉｄ 태그 장치

Also Published As

Publication number Publication date
KR100843887B1 (ko) 2008-07-03
US8207823B2 (en) 2012-06-26
US20070290706A1 (en) 2007-12-20
JP2007324561A (ja) 2007-12-13

Similar Documents

Publication Publication Date Title
CN101253516B (zh) 集成电路管芯、交换信息的方法、提高使用效率的方法
KR100843887B1 (ko) 집적회로 및 그 정보 기록 방법
KR100732276B1 (ko) 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ 장치
KR100966997B1 (ko) Ｒｆｉｄ 장치
US20120127777A1 (en) Method to improve ferroelectric memory performance and reliability
KR101004514B1 (ko) Ｒｆｉｄ 장치
KR101068389B1 (ko) 웨이퍼 상에서 테스트 가능한 ｒｆｉｄ 장치 및 그 테스트 방법
US20110234381A1 (en) Radio frequency identification device
KR101068313B1 (ko) 웨이퍼 상에서 테스트 가능한 ｒｆｉｄ 태그 및 그 테스트 방법
KR101068351B1 (ko) Ｒｆｉｄ 장치 및 그 테스트 방법
KR101095084B1 (ko) Ｒｆｉｄ 장치 및 그 테스트 방법
KR101067886B1 (ko) Ｒｆｉｄ 장치
KR101101997B1 (ko) Ｒｆｉｄ 장치
KR101150525B1 (ko) Ｒｆｉｄ 장치 및 그 테스트 방법
KR101226963B1 (ko) Ｒｆｉｄ 장치, 이를 포함하는 테스트 시스템 및 그 테스트 방법
KR101068314B1 (ko) 웨이퍼 상에서 테스트 가능한 ｒｆｉｄ 태그 및 그 테스트 방법
KR101037536B1 (ko) Ｒｆｉｄ 장치
KR20120110471A (ko) Ｒｆｉｄ 모니터링 장치
KR20100008626A (ko) Ｒｆｉｄ 장치
KR20090127640A (ko) 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee