JP3877732B2 - リードフレームおよびそれを用いた半導体装置およびその半導体装置の製造方法 - Google Patents

リードフレームおよびそれを用いた半導体装置およびその半導体装置の製造方法 Download PDF

Info

Publication number
JP3877732B2
JP3877732B2 JP2004050602A JP2004050602A JP3877732B2 JP 3877732 B2 JP3877732 B2 JP 3877732B2 JP 2004050602 A JP2004050602 A JP 2004050602A JP 2004050602 A JP2004050602 A JP 2004050602A JP 3877732 B2 JP3877732 B2 JP 3877732B2
Authority
JP
Japan
Prior art keywords
frame
semiconductor device
lead frame
antenna
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004050602A
Other languages
English (en)
Other versions
JP2005243857A (ja
Inventor
邦和 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004050602A priority Critical patent/JP3877732B2/ja
Publication of JP2005243857A publication Critical patent/JP2005243857A/ja
Application granted granted Critical
Publication of JP3877732B2 publication Critical patent/JP3877732B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Waveguide Aerials (AREA)

Description

本発明は、一括成型工法により製造されるアンテナを有する半導体装置に用いられるリードフレームと、それを用いた半導体装置、その半導体装置の製造方法に関するものである。
アンテナを有する半導体装置は、各種物品に装着され、半導体装置に備えられた半導体素子と外部の電子機器との間で無線によりデータの入出力を行う用途に用いられる。例えば、物品の流通過程において、取扱う個々の物品情報を管理するために、物品自体あるいは物品の箱に半導体装置を貼付し、半導体素子に記憶されたデータ等を送受信装置によって読取るシステムが知られている。あるいは、各種機器を構成する機能要素部材に半導体装置を貼付し、半導体素子に記憶された機能要素部材に関する個別の情報を利用して、その機能要素部材の使用管理に使用する例も知られている。
従来、同機能の半導体装置を構成するためには、半導体素子が搭載されたプリント基板などに別途アンテナを接続して、封止樹脂により封止する必要があった。
しかし上記のような半導体装置では、部品点数が多い上に、別途アンテナを接続する工程、また封止する際にアンテナを保持する構造が必要となり、一般的な半導体製造工程では製造が困難である。これに対処すべく、図10に示すように、アンテナ31を一体に備えたリードフレーム30を用いた半導体装置が考案されている。
すなわち、図10は従来の半導体装置の平面図であり、リードフレーム30に螺旋形状のアンテナ31と半導体素子搭載部32とが備えられている。また、半導体素子33がダイボンド材(図示せず)を介して半導体素子搭載部32に搭載されている。上記半導体素子33の内部回路(図示せず)とアンテナ31の内周端31aならびに外周端31bとは、それぞれ金属ワイヤ34によって接続されている。上記リードフレーム30とアンテナ31と半導体素子33とは封止樹脂35により封止されたのち、リードフレーム30の封止された領域以外の箇所を除去し、これによりアンテナ31を有する半導体装置が製造される。また、図10における36はリードフレーム30の枠で、このリードフレーム30の枠36は、組立工程中の取り扱いに耐えるだけのリードフレーム強度を保つために設けられ、封止工程後に除去される。
なお、上記のようにリードフレームを用いてアンテナを有する半導体装置用のパッケージが、例えば、下記の特許文献1に開示されている。
特開2000−124388号公報
しかしながら図10に示した従来の半導体装置では、組立工程中の取り扱いに耐えるだけのリードフレーム強度を保つための枠36などの、封止された領域以外の箇所を除去して製品を製造する構造であるため、リードフレーム30の単位面積あたりの製品取れ数が少ないという課題があった。
本発明は上記課題を解決するもので、リードフレームにおける単位面積あたりの半導体装置の取れ数を多くでき、製造効率を上げることで安価に半導体装置を生産できるリードフレーム、半導体装置、半導体装置の製造方法を提供することを目的とする。
上記の目的を達成するために本発明のリードフレームは、アンテナを有する半導体装置用として用いられるリードフレームであって、複数列の半導体装置となるパターンが形成され、半導体素子を搭載する搭載部と、開口窓部を介して前記搭載部を囲むように設けられ、前記半導体装置が形成される領域を区分する枠とを有し、前記枠に切断経路が設けられ、前記枠の、前記開口窓部と前記切断経路との間の部分がアンテナとして用いられる。これにより、枠における切断経路に沿って切断した際に、吊りリードも切断されて搭載部がアンテナとなる部分から電気的に分離され、この後、搭載部とアンテナとを電気的に分離させる作業を個別に行わなくても済み、製造効率を上げることができる。
また、本発明のリードフレームは、枠における切断経路となる部分に、溝またはスリットなどの切欠部が設けられていることを特徴とし、これにより、溝やスリットなどの切欠部が設けられていないものと比較して、枠の切断体積を減少させることができ、切断作業の容易化を図ることができるとともに切断手段の刃への金属素材のへばりつきや刃の磨耗などを低減できる。
また、本発明のリードフレームは、リードフレームの樹脂封止を行わない面に、封止樹脂の流れ込みを阻止するテープを貼り付けたことを特徴とする。
また、本発明の半導体装置は、前記リードフレームを用いて搭載部に半導体素子が搭載された半導体チップが封止樹脂で封止され、半導体装置の側面にアンテナの切断面が露出されたことを特徴とし、これにより、アンテナが封止樹脂などで覆われたものと比較して、性能が向上する。
また、本発明の半導体装置の製造方法は、前記リードフレームを用いて半導体装置を製造する半導体装置の製造方法であって、半導体素子をリードフレームの搭載部に固着させる固着(ダイスボンド)工程と、半導体素子の入出力用電極とアンテナとを金属ワイヤで電気的に接合させるワイヤボンド工程と、金型の1キャビティーで複数の半導体装置を一括して樹脂封止する一括封止工程と、切断手段で個々の半導体装置に切断、分割する切断分割(ダイシング)工程とを有することを特徴とする。
本発明によれば、枠の少なくとも一部をアンテナとして用いるように構成しているので、リードフレームにおける単位面積あたりの半導体装置の取れ数が多くなり、製造効率を上げることができ、アンテナを内蔵した半導体装置を安価に供給できる。また、半導体装置の外周に配置される枠部分をアンテナとして用いるとともにこのアンテナが外部に露出しているので、半導体装置自体をコンパクトに形成しながら、広い面積にわたって配置できる性能のよいアンテナを得ることができる利点もある。
以下に、本発明の実施の形態を図面に基づき説明する。
(実施の形態1)
本発明の第1の実施の形態を、図1〜図7を用いて説明する。
図1(a)および(b)は第1の実施の形態に係るリードフレームの平面図および正面図、図2(a)〜(c)は同リードフレームを用いて製造した半導体装置の平面図、正面図および下面図である。なお、図面において見分けやすくするために、封止樹脂によるモールド箇所を灰色のハッチング部で示している。
まず、図2(a)〜(c)を参照しながら、本発明に係るリードフレーム1(図1参照)を用いて製造する半導体装置について説明する。図2に示すように、半導体装置は、半導体素子6と、この半導体素子6を搭載するリードフレーム1の搭載部2と、半導体装置の完成時にアンテナ12となる部分と、アンテナ12の両端のワイヤボンド部12aと半導体素子6の入出力用電極とを電気的に接続する金属ワイヤ7と、半導体素子6などを封止する封止樹脂8などから構成されている。
図1(a)、(b)における1は銅板などの金属板を打ち抜いたり、エッチングしたりして形成したリードフレームであり、このリードフレーム1には、縦方向と横方向の何れか一方向または両方向に複数列の半導体装置となるパターンが配置されている。ここで、図1に示す場合には、1枚のリードフレーム1に、縦横それぞれ2列の半導体装置となるパターンが設けられている。リードフレーム1の各パターンは、半導体素子6を搭載する島状の搭載部2と、搭載部2の周りの空間である開口窓部4を介して搭載部2を外側から所定間隔をあけて囲むように設けられ、半導体装置が形成される領域を区分する矩形状の枠3と、搭載部2から枠3の一辺(図1(a)においては、表示面に対して下方となる辺)に向けて延びて搭載部2を枠3に物理的に繋げて保持する吊りリード5とを有している。また、枠3における吊りリード5が繋がっている箇所の両側方部分から、所定間隙をあけてそれぞれ搭載部2に近接するように延びるリード部3aが形成されているが、このリード部3aと吊りリード5との間の凹形状の空隙部(開口窓部4に続く空隙部分)4aは、枠3側に食い込むように深く形成されている。
枠3は、組立工程での取り扱いに耐えるに必要な強度を有すると同時に、製品完成時には製品(半導体装置)のアンテナ12として機能する。なお、理解しやすいように、図1(a)における右上の半導体装置に対応する箇所のアンテナ12となる位置のみ図示する。また、後述するが、枠3における前記リード部3aはアンテナ12の一部として機能し、さらにリード部3aの先端が、金属ワイヤ7の一端が接続されるワイヤボンド部12aとして機能する。
次に、このリードフレーム1を用いてアンテナ12を有する半導体装置を製造する各工程について説明する。
まず、図3(a)、(b)に示すように、リードフレーム1の搭載部2に半導体素子6をダイスボンド(固着)する(固着(ダイスボンド)工程)。
次に、図4(a)、(b)に示すように、ダイスボンド後に、半導体素子6の内部回路との入出力用電極とアンテナ12のワイヤボンド部12a(リード部3aの先端)を結ぶ金属ワイヤ7をワイヤボンドして電気的に接合させる(ワイヤボンド工程)。
そして、ワイヤボンド後に、図5(a)、(b)に示すように、金型の1キャビティーで複数の半導体装置を封止樹脂8で一括封止する(一括封止工程)。ここで、図5は封止した状態を示すもので波線内が樹脂封止された領域である。実際には、封止樹脂8は不透明であるので、半導体素子6等の中身は見えない。なお、この一括封止は半導体素子6を側のみ行う片面封止であってもよいし、リードフレーム1を上下から挟み込む形での両面封止であってもよい。図5において片面封止の状態を示す。この樹脂封止により半導体装置の内部は樹脂により固定される。
最後に、図6(a)〜(c)に示すように、切断手段としてのダイシングソー9で個々の半導体装置に切断、分割する(切断分割(ダイシング)工程)。なお、半導体装置は樹脂により固定されているので、この切断分割で切断されても封止樹脂内部の構造物は固定された状態で保持される。
ここで、前記リードフレーム1の枠3の幅は、ダイシングソー9の刃の厚みよりも大きく形成されており、図6に示すように、個々の半導体装置において、開口窓部4の周りに枠3が所定幅で残るように切断する。ここで、図6における10は、ダイシングソー9による切断経路であり、前記所定幅で残った枠3の部分、すなわち、枠3における開口窓部4と切断経路10との間の部分がアンテナ12として用いられる。このように、切断はダイシングソー9の刃の厚み分が除去される状態で行われ、この刃の厚みは個々の半導体装置における枠3の幅以下なので枠3における残った部分が半導体装置の中にアンテナ12として取り込まれる。
また、図6(a)〜(c)に示すように、搭載部2を枠3に繋げる吊りリード5の一部が切断経路10に重なるように形成されており、半導体装置に切断、分割する作業により、吊りリード5が枠3に繋がっている部分も切断されて搭載部2がアンテナ12となる部分から電気的に分離される。したがって、ダイシング後の完成時には半導体装置としてアンテナ12とチップ裏面が絶縁状態となった半導体装置が提供されることになる。なお、図6(b)、(c)における11は、半導体装置が載せられる切断用載置台である。
ここで、図7(a)、(b)に比較例としてのリードフレーム13を示す。このリードフレーム13では、枠3とアンテナ12とが別個に設けられており、アンテナ12および搭載部2が、枠3から延びる吊りリード16で保持されている。そして、枠3および吊りリード16を切断するように、ダイシングソー9により切断、分割される。なお、図7(a)、(b)における14はダイシングソー9による切断経路であり、枠3の幅は本実施の形態の枠3と同じ大きさで示している。
本発明の実施の形態に係るリードフレーム1によれば、リードフレーム1の枠3の一部をアンテナ12として共用するので、図7に示すような、枠3とアンテナ12とをそれぞれ別個に設けたリードフレーム13と比較して、後工程で除去する部分が少なくなって、リードフレーム1における単位面積あたりの半導体装置の取れ数が多くなり、製造効率を上げることができる。
また、図7に示す場合であれば、4つの半導体装置を得るために、8つの切断経路14の切削作業が必要となるが、これと比較して本実施の形態では6つの切断経路11の切削作業だけで済む。すなわち、2つの半導体装置間の切断を、図7に示す比較例では2つの切断経路14が必要であるが、これに対して、本実施の形態では1の切断経路11で行うことができる。これにより、切断分割工程を能率良く、短時間で行える。
また、樹脂でリードフレーム1の片面のみを封止した場合には半導体装置を切断して各半導体装置に分割すると、枠3(アンテナ12)の切断面が必ず露出するので、アンテナが封止樹脂などで覆われたものと比較して、性能が向上する利点もある。
さらに、本実施の形態のリードフレーム1によれば、リード部3aと吊りリード5との間の凹形状の空隙部4aを枠3側に食い込むように深く形成して、搭載部2を枠3に繋げる吊りリード5の一部が切断経路10に重なるようにしたので、枠3における切断経路10に沿って切断した際に、吊りリード5も切断されて搭載部2がアンテナ12となる部分から電気的に分離される。したがって、この後、搭載部2とアンテナ12とを電気的に分離させる作業を個別に行わなくても済み、製造効率を上げることができる。
(実施の形態2)
本発明の第2の実施の形態を、図8を用いて説明する。
図8(a)および(b)は第2の実施の形態に係るリードフレームの平面図および正面図である。この実施の形態では、リードフレーム1の枠3における切断経路10の一部に切欠孔または薄肉部からなる切欠部15が設けられている。この切欠部15は、薄肉部からなる溝で構成してもよいし、完全に打ち抜いたり、エッチングしたりして形成したスリットで構成してもよく、その形状も長方形状に限るものではない。
この構成によれば、ダイシングし難い金属部分が少なくなり、ダイシングによる切断作業を容易にすることができる。つまり、リードフレーム1は金属としては柔らかく塑性がある銅素材が用いられるため、ダイシングソー9の刃に銅素材がへばり付いて切れ味を悪くする。したがって、切断する金属は少ない方が望ましい。上記構成によれば、枠3における切断経路10に溝やスリットなどの切欠部15が設けられていないものと比較して、枠3の切断体積を減少させることができるので、切断作業の容易化を図ることができるとともにダイシングソー9の刃への銅素材のへばりつきや刃の磨耗などを低減できる。
(実施の形態3)
本発明の第3の実施の形態を、図9を用いて説明する。
図9(a)および(b)は第3の実施の形態に係るリードフレームの平面図および正面図である。この実施の形態は、樹脂封止工程時に片面のみが樹脂封止される半導体装置に適用されるものであり、リードフレーム1の上側半分のみを封止する際に、アンテナ12や半導体素子6の搭載部2の裏面側に封止樹脂8が漏れて樹脂バリが付着するのを防止するために、耐熱性を有する、例えばポリイミドのテープ18をリードフレーム1の裏面全面に貼り付けている。なお、図9において、区別しやすいように、テープ18が見える箇所をハッチング部で示す。
このように、片面のみ樹脂封止を行う場合に、リードフレーム1の裏面(半導体素子6の搭載面2の逆面)に一括封止時の熱(約180℃)に耐えるテープ18を貼り付けることで、封止樹脂8がリードフレーム1の裏面に回り込んで樹脂バリとなることを防止でき、半導体装置としての製品の品質を向上させることができる。
なお、この耐熱性を有するテープ18はダイシング前に剥がしてもよい。また、剥がさずに封止樹脂8と一緒にダイシング工程で切断して、製品の一部としてもよい。
なお、上記実施の形態では、1枚のリードフレーム1に、縦横それぞれ2列の半導体装置となるパターンが配置されている場合を述べたが、これに限るものではなく、リードフレーム1における縦方向および横方向に半導体装置のパターンが何個並べられていてもよく、図10に示すように、長尺のテープ形状からなるリードフレームに適用することも可能である。また、アンテナ12や搭載部2の形状は上記形状に限られるものではないが、アンテナ12を半導体装置の外周に臨むように形成させることにより、半導体装置自体をコンパクトに形成しながら、広い面積にわたって配置できる性能のよいアンテナ12を得ることができる利点もある。また、上記実施の形態では、封止工程においてリードフレーム1全体を一括して封止する場合を述べ、この場合には、生産能率が向上する利点があるが、これに限るものではなく、それぞれの半導体装置の領域ごとに封止することも可能である。さらに、上記実施の形態では、切断手段としてダイシングソー9を用いた場合を述べたが、これ以外の切断手段を用いることも可能である。
本発明はアンテナを内蔵する半導体装置組立部材用のリードフレームとして特に有用である。
(a)および(b)は本発明の第1の実施の形態に係るリードフレームの平面図および正面図 (a)〜(c)は同リードフレームを用いて製造した半導体装置の平面図、正面図および下面図(下方から見た図) なお、封止樹脂のモールドを灰色のハッチング部で示し、実際の封止部は内部が見えないがこの図では内部を示している。 (a)および(b)は同実施の形態におけるダイスボンド後のリードフレームの状態を示す平面図および正面図 (a)および(b)は同実施の形態におけるワイヤボンド後のリードフレームの状態を示す平面図および正面図 (a)および(b)は同実施の形態における一括封止後のリードフレームの状態を示す平面図および正面図(なお、封止樹脂のモールドを灰色のハッチング部で示し、実際の封止部は内部が見えないがこの図では内部を示している。) (a)〜(c)は同実施の形態におけるダイシングしているリードフレームの状態を示す平面図、正面図および側面図(なお、封止樹脂のモールドを灰色のハッチング部で示し、実際の封止部は内部が見えないがこの図では内部を示している。) (a)および(b)は比較例としての、強度を保つ枠とアンテナとを分離して設計したリードフレームの平面図および正面図 (a)および(b)は本発明の第2の実施の形態に係るリードフレームの平面図および正面図 (a)および(b)は本発明の第3の実施の形態に係るリードフレームの平面図および正面図 従来の半導体装置の平面図
符号の説明
1 リードフレーム
2 搭載部
3 枠
4 開口窓部
5 吊りリード
6 半導体素子
7 金属ワイヤ
8 封止樹脂
9 ダイシングソー(切断手段)
10 切断経路
12 アンテナ
12a ワイヤボンド部
15 切欠部
18 テープ

Claims (6)

  1. アンテナを有する半導体装置用として用いられるリードフレームであって、
    数列の半導体装置となるパターンが形成され、
    半導体素子を搭載する搭載部と、
    開口窓部を介して前記搭載部を囲むように設けられ、前記半導体装置が形成される領域を区分する枠とを有し、
    前記枠に切断経路が設けられ、前記枠の、前記開口窓部と前記切断経路との間の部分がアンテナとして用いられるように構成されているリードフレーム。
  2. 搭載部を枠に繋げる吊りリードの一部が切断経路に重なるように形成されている請求項記載のリードフレーム。
  3. 枠における切断経路となる部分に切欠部が設けられている請求項またはに記載のリードフレーム。
  4. リードフレームの樹脂封止を行わない面に、封止樹脂の流れ込みを阻止するテープを貼り付けた請求項1〜3の何れか1項に記載のリードフレーム。
  5. 半導体素子と、
    前記半導体素子を搭載する搭載部と、
    開口窓部を介して前記搭載部を囲むように設けられたアンテナ部と、
    前記半導体素子をリードフレームの前記搭載部に搭載してなる半導体チップを封止した封止樹脂とから構成され
    封止工程後に前記リードフレームの切断される切断経路と前記開口部との間の部分が前記アンテナ部として前記封止樹脂の側面に露出した半導体装置。
  6. 半導体素子を搭載する搭載部と、
    開口窓部を介して前記搭載部を囲むように設けられ、半導体装置が形成される領域を区分する枠と、
    前記枠に設けられた切断経路とからなる構成を半導体装置単位とし、
    前記半導体装置単位が複数個設けられたリードフレームを準備する工程と、
    前記半導体素子を前記搭載部に固着させる固着工程と、前記枠の、前記開口窓部と前記切断経路との間の部分と、前記半導体素子の入出力用電極とを金属ワイヤで電気的に接合るワイヤボンド工程と、複数の前記半導体素子を一括して樹脂封止して封止体を形成する一括封止工程と、前記封止体を前記半導体素子ごとに分割する切断分割工程とを有する半導体装置の製造方法。
JP2004050602A 2004-02-26 2004-02-26 リードフレームおよびそれを用いた半導体装置およびその半導体装置の製造方法 Expired - Fee Related JP3877732B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004050602A JP3877732B2 (ja) 2004-02-26 2004-02-26 リードフレームおよびそれを用いた半導体装置およびその半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004050602A JP3877732B2 (ja) 2004-02-26 2004-02-26 リードフレームおよびそれを用いた半導体装置およびその半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005243857A JP2005243857A (ja) 2005-09-08
JP3877732B2 true JP3877732B2 (ja) 2007-02-07

Family

ID=35025279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004050602A Expired - Fee Related JP3877732B2 (ja) 2004-02-26 2004-02-26 リードフレームおよびそれを用いた半導体装置およびその半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3877732B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2624295A2 (en) 2012-02-03 2013-08-07 Renesas Electronics Corporation Semiconductor device and communication system including the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843887B1 (ko) 2006-06-02 2008-07-03 주식회사 하이닉스반도체 집적회로 및 그 정보 기록 방법
JP5217800B2 (ja) 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
WO2018152620A1 (en) * 2017-02-24 2018-08-30 Les Systemes Fonex Data Inc. System and method for programming pluggable transceivers
CN108023159A (zh) * 2018-01-02 2018-05-11 深圳顺络电子股份有限公司 一种三轴接收天线及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2624295A2 (en) 2012-02-03 2013-08-07 Renesas Electronics Corporation Semiconductor device and communication system including the same
US8897832B2 (en) 2012-02-03 2014-11-25 Renesas Electronics Corporation Semiconductor device and communication system including the same

Also Published As

Publication number Publication date
JP2005243857A (ja) 2005-09-08

Similar Documents

Publication Publication Date Title
JP4945508B2 (ja) 半導体装置
JP3547704B2 (ja) リードフレーム及び半導体装置
US20030015775A1 (en) Resin-encapsulation semiconductor device and method for fabricating the same
JP5953703B2 (ja) リードフレームおよび半導体装置
JP2006318996A (ja) リードフレームおよび樹脂封止型半導体装置
JP2002076228A (ja) 樹脂封止型半導体装置
JP6260593B2 (ja) リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
KR20030035952A (ko) 리드 프레임과 그 제조 방법 및 그 리드 프레임을 이용한반도체 장치의 제조 방법
KR20130118781A (ko) 리드 프레임, 반도체 패키지, 및 그 제조 방법
JP5036409B2 (ja) 半導体装置及びその製造方法
KR20180077015A (ko) 반도체 장치 및 그 제조 방법
US8609467B2 (en) Lead frame and method for manufacturing circuit device using the same
JP3877732B2 (ja) リードフレームおよびそれを用いた半導体装置およびその半導体装置の製造方法
KR20000053419A (ko) 리드 프레임, 수지 밀봉형 반도체 장치 및 그 제조 방법
JP4767277B2 (ja) リードフレームおよび樹脂封止型半導体装置
US20010045638A1 (en) Method of producing semiconductor device and configuration thereof, and lead frame used in said method
KR20080025001A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2005116687A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP2819282B2 (ja) 半導体パッケージおよびその製造方法
JP5285289B2 (ja) 回路装置およびその製造方法
JP4207671B2 (ja) 半導体パッケージの製造方法
JP4522802B2 (ja) Icモジュール
JP2017152496A (ja) リードフレーム、及び半導体パッケージの製造方法
JP4334440B2 (ja) 半導体装置用のリードフレームとそれを用いた半導体装置およびそれを用いた半導体装置の製造方法
JP2006032773A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060711

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061031

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091110

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees