KR101101997B1

KR101101997B1 - Ｒｆｉｄ 장치

Info

Publication number: KR101101997B1
Application number: KR1020100062900A
Authority: KR
Inventors: 강희복
Original assignee: 주식회사 하이닉스반도체
Priority date: 2010-06-30
Filing date: 2010-06-30
Publication date: 2012-01-02

Abstract

본 발명의 실시예는 RFID 장치에 관한 것으로서, 무선 신호를 이용하여 RFID 리더와 통신을 수행하는 RFID 태그 칩(Radio Frequency IDentification Tag Chip)에 관한 기술이다. 이러한 본 발명은 데이터의 리드 또는 라이트가 이루어지는 메모리부, 외부로부터 메모리 어드레스 또는 데이터가 인가되는 공통 테스트 패드, 및 칩 인에이블 신호의 비활성화시 공통 테스트 패드를 통해 메모리 어드레스를 입력받고, 칩 인에이블 신호의 활성화시 공통 테스트 패드를 통해 데이터를 입력받아 메모리부의 테스트를 수행하는 테스트 인터페이스부를 포함한다.

Description

ＲＦＩＤ 장치 {RFID device}

본 발명의 실시예는 RFID 장치에 관한 것으로서, 무선 신호를 이용하여 RFID 리더와 통신을 수행하는 RFID 태그 칩(Radio Frequency IDentification Tag Chip)에 관한 기술이다.

RFID(Radio Frequency IDentification Tag Chip)란 무선 신호를 이용하여 사물을 자동으로 식별하기 위해 식별 대상이 되는 사물에는 RFID 태그를 부착하고 무선 신호를 이용한 송수신을 통해 RFID 리더와 통신을 수행하는 비접촉식 자동 식별 방식을 제공하는 기술이다. 이러한 RFID가 사용되면서 종래의 자동 식별 기술인 바코드 및 광학 문자 인식 기술의 단점을 보완할 수 있게 되었다.

최근에 들어, RFID 태그는 물류 관리 시스템, 사용자 인증 시스템, 전자 화폐 시스템, 교통 시스템 등의 여러 가지 경우에 이용되고 있다.

예를 들어, 물류 관리 시스템에서는 배달 전표 또는 태그(Tag) 대신에 데이터가 기록된 IC(Integrated Circuit) 태그를 이용하여 화물의 분류 또는 재고 관리 등이 행해지고 있다. 또한, 사용자 인증 시스템에서는 개인 정보 등을 기록한 IC 카드를 이용하여 입실 관리 등을 행하고 있다.

한편, RFID 태그에 사용되는 메모리로 불휘발성 강유전체 메모리가 사용될 수 있다.

일반적으로 불휘발성 강유전체 메모리 즉, FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이터가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다.

이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 소자로서, 기억 소자로 강유전체 커패시터를 사용한다. 강유전체는 높은 잔류 분극 특성을 가지는데, 그 결과 전계를 제거하더라도 데이터가 지워지지 않는다.

도 1은 일반적인 RFID 장치의 전체 구성도이다.

종래 기술에 따른 RFID 장치는 크게 안테나부(1), 아날로그부(10), 디지털 부(20) 및 메모리부(30)를 포함한다.

여기서, 안테나부(1)는 외부의 RFID 리더로부터 송신된 무선 신호를 수신하는 역할을 한다. 안테나부(1)를 통해 수신된 무선 신호는 안테나 패드(11,12)를 통해 아날로그부(10)로 입력된다.

아날로그부(10)는 입력된 무선 신호를 증폭하여, RFID 태그의 구동전압인 전원전압 VDD을 생성한다. 그리고, 입력된 무선 신호에서 동작 명령 신호를 검출하여 명령 신호 CMD를 디지털부(20)에 출력한다. 그 외에, 아날로그부(10)는 출력 전압 VDD을 감지하여 리셋 동작을 제어하기 위한 파워 온 리셋신호 POR와 클록 CLK을 디지털부(20)로 출력한다.

디지털부(20)는 아날로그부(10)로부터 전원전압 VDD, 파워 온 리셋신호 POR, 클록 CLK 및 명령 신호 CMD를 입력받아, 아날로그부(10)에 응답신호 RP를 출력한다. 또한, 디지털부(20)는 어드레스 ADD, 입/출력 데이터 I/O, 제어 신호 CTR 및 클록 CLK을 메모리부(30)에 출력한다.

또한, 메모리부(30)는 메모리 소자를 이용하여 데이터를 리드/라이트하고, 데이터를 저장한다.

여기서, RFID 장치는 여러 대역의 주파수를 사용하는데, 주파수 대역에 따라 그 특성이 달라진다. 일반적으로 RFID 장치는 주파수 대역이 낮을수록 인식 속도가 느리고 짧은 거리에서 동작하며, 환경의 영향을 적게 받는다. 반대로, 주파수 대역이 높을수록 인식 속도가 빠르고 긴 거리에서 동작하며, 환경의 영향을 많이 받는다.

이러한 RFID 태그가 정상적으로 동작하는지 여부를 테스트하는 가장 바람직한 방법은 다음과 같다. 개별적인 RFID 태그의 안테나 패드(11,12)를 통해 무선 신호를 인가하고, RFID 태그 내부의 디지털부(20)에 의해 무선 신호가 처리되어 생성된 응답 신호 RP를 변조하여 RFID 리더로 송신하고, RFID 리더에서 수신된 신호가 원하는 신호인지 여부를 확인하는 것이다.

하지만, 웨이퍼당 수천 개 이상의 RFID 태그에 개별적으로 무선 신호를 인가하여 테스트하는 것은 비용이 많이 들고, 비효율적이라는 문제점이 있다.

본 발명의 실시예는 다음과 같은 특징을 갖는다.

첫째, 웨이퍼 레벨에서 안테나로부터 인가되는 무선 신호를 이용하지 않고 테스트 패드를 통해 측정 신호를 직접 인가하여 RFID 태그 칩의 성능을 테스트할 수 있도록 한다.

둘째, 공통 테스트 패드를 통해 서로 다른 종류의 태그 선택 어드레스 및 메모리 어드레스를 시간 분할로 입력받아 RFID 태그 칩의 성능을 테스트할 수 있도록 한다.

셋째, 하나의 테스트 칩을 태그 칩 어레이에 배치하고, 태그 칩 어레이 상의 모든 태그 칩을 하나의 테스트 칩을 통해 테스트할 수 있도록 한다.

넷째, 공통 테스트 패드를 이용하여 태그 칩을 선택하기 위한 태그 선택 어드레스, 메모리 어드레스 및 입/출력 데이터를 모두 입력받아 테스트 칩의 패드 수를 줄이고 테스트 칩의 레이아웃 면적을 줄일 수 있도록 한다.

다섯째, 칩 인에이블 신호의 비활성화시 공통 테스트 패드를 통해 테스트 어드레스를 입력받고, 칩 인에이블 신호의 활성화시 공통 테스트 패드를 통해 데이터 입력 신호를 입력받아 패드의 수를 줄일 수 있도록 한다.

본 발명의 실시예에 따른 RFID 장치는, 데이터의 리드 또는 라이트가 이루어지는 메모리부; 외부로부터 메모리 어드레스 또는 데이터가 인가되는 공통 테스트 패드; 및 칩 인에이블 신호의 비활성화시 공통 테스트 패드를 통해 메모리 어드레스를 입력받고, 칩 인에이블 신호의 활성화시 공통 테스트 패드를 통해 데이터를 입력받아 메모리부의 테스트를 수행하는 테스트 인터페이스부를 포함하고, 테스트 인터페이스부는 칩 인에이블 신호의 비활성화시 메모리 어드레스를 입력받고, 칩 인에이블 신호의 활성화시 입력된 메모리 어드레스를 래치하여 래치 어드레스를 출력하는 테스트 어드레스 래치; 래치 어드레스를 디코딩하여 메모리부에 출력하는 어드레스 디코더; 칩 인에이블 신호의 활성화시 데이터를 선택하여 출력하는 데이터 선택부; 및 데이터 선택부로부터 인가된 데이터를 구동하여 메모리부에 출력하는 데이터 구동부를 포함하는 것을 특징으로 한다.

본 발명은 다음과 같은 효과를 갖는다.

첫째, 본 발명은 웨이퍼 레벨에서 테스트 패드를 통해 측정 신호를 직접 인가하여 RFID 태그 칩의 성능을 용이하게 테스트할 수 있도록 한다.

둘째, 공통 테스트 패드를 통해 서로 다른 종류의 태그 선택 어드레스 및 메모리 어드레스를 시간 분할로 입력받아 RFID 태그 칩의 성능을 용이하게 테스트할 수 있도록 한다.

셋째, 하나의 테스트 칩을 태그 칩 어레이에 배치하고, 태그 칩 어레이 상의 모든 태그 칩을 하나의 테스트 칩을 통해 테스트하여 테스트에 소요되는 시간 및 비용을 단축시킬 수 있다.

다섯째, 칩 인에이블 신호의 비활성화시 공통 테스트 패드를 통해 테스트 어드레스를 입력받고, 칩 인에이블 신호의 활성화시 공통 테스트 패드를 통해 데이터 입력 신호를 입력받아 패드의 수를 줄일 수 있도록 하는 효과를 제공한다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 구성 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

도 1은 종래의 RFID 장치의 구성도.
도 2는 본 발명의 실시예에 따른 RFID 장치의 구성도.
도 3은 도 2의 메모리부에 관한 상세 구성도.
도 4는 도 3의 셀 어레이에 관한 상세 회로도.
도 5는 도 4의 센스앰프에 관한 상세 회로도.
도 6은 도 4의 셀 어레이에 관한 동작 타이밍도.
도 7은 본 발명의 실시예 따른 RFID 장치의 동작을 설명하기 위한 플로우 챠트.
도 8은 도 2의 테스트 인터페이스부에 관한 상세 구성도.
도 9는 도 8의 테스트 어드레스 래치에 관한 상세 회로도.
도 10은 도 8의 데이터 선택부에 관한 상세 회로도.
도 11은 본 발명의 실시예 따른 RFID 장치에서 공통 테스트 패드와 관련된 동작을 설명하기 위한 동작 타이밍도.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.

도 2는 본 발명의 실시예에 따른 RFID 장치에서 RFID 태그 칩의 구성도이다.

본 발명의 실시예는 상술된 종래의 RFID 장치와 같이 안테나(1)로부터 인가되는 무선 신호를 입력받는 것이 아니라, 웨이퍼 레벨에서 공통 테스트 패드를 통해 측정 신호를 직접 인가받아 RFID 태그 칩(Radio Frequency Identification Tag Chip)의 성능을 테스트할 수 있도록 한다.

본 발명의 실시예에 따른 RFID 장치는 크게 아날로그 처리부(100)와, 디지털 처리부(200)와, 테스트 인터페이스부(300)와, 메모리부(400) 및 테스트 제어부(500)를 포함한다.

먼저, 아날로그 처리부(100)는 전압 증폭부(110)와, 변조부(120)와, 복조부(130)와, 파워 온 리셋부(140)와, 클록 발생부(150)와, 테스트 입력 버퍼(160) 및 테스트 출력 구동부(170)를 포함한다.

여기서, 전압 증폭부(110)는 전원전압 인가패드 P2로부터 인가되는 전원전압 VDD에 따라 RFID의 구동 전압을 생성한다.

그리고, 변조부(120)는 디지털 처리부(200)로부터 입력되는 응답 신호 RP를 변조한다. 복조부(130)는 전원전압 인가패드 P2의 출력전압에 따라 동작 명령 신호 DEMOD를 생성하고, 생성된 동작 명령 신호 DEMOD를 테스트 입력 버퍼(160)로 출력한다.

파워 온 리셋부(140)는 전원전압 인가 패드 P2로부터 인가되는 전압을 감지하여 리셋 동작을 제어하기 위한 파워 온 리셋 신호 POR를 디지털 처리부(200)에 출력한다. 클록 발생부(150)는 전원전압 인가 패드 P2의 출력 전압에 따라 디지털 처리부(200)의 동작을 제어하기 위한 클록 CLK을 디지털 처리부(200)에 공급한다.

여기서, 파워 온 리셋 신호 POR는 전원 전압이 로우 레벨에서 하이 레벨로 천이하는 동안 전원 전압과 같이 상승하다가, 전원이 전원 전압 레벨 VDD로 공급되는 순간 하이 레벨에서 로우 레벨로 천이하여 RFID 태그 내부의 회로를 리셋시키는 신호를 의미한다.

테스트 입력 버퍼(160)는 테스트 신호 입력 패드 P4를 통해 입력되는 테스트 입력 신호 RXI와, 복조부(130)로부터 입력되는 동작 명령 신호 DEMOD 및 테스트 제어부(500)로부터 인가되는 테스트 활성화 신호 TSTEN에 따라 명령 신호 CMD를 디지털 처리부(200)에 출력한다.

즉, 테스트 입력 버퍼(160)는 노말 동작 모드시 테스트 활성화 신호 TSTEN가 비활성화되면 복조부(130)로부터 인가되는 동작 명령신호 DEMOD에 따라 명령신호 CMD를 디지털 처리부(200)에 공급한다.

반면에, 테스트 입력 버퍼(160)는 테스트 동작 모드시 테스트 활성화 신호 TSTEN가 활성화되면 테스트 신호 입력 패드 P4로부터 인가되는 테스트 입력 신호 RXI에 따라 RFID를 테스트하기 위한 명령신호 CMD를 디지털 처리부(200)에 공급한다.

또한, 테스트 출력 구동부(170)는 디지털 처리부(200)로부터 입력되는 응답 신호 RP에 따라 테스트 출력 신호 TXO를 구동하여 RFID의 명령 처리 결과를 테스트 신호 출력 패드 P1를 통해 외부로 출력한다.

여기서, 전압 증폭부(110), 변조부(120), 복조부(130), 파워 온 리셋부(140), 클록 발생부(150), 테스트 입력 버퍼(160) 및 테스트 출력 구동부(170)는 RFID의 성능을 테스트하기 위한 테스트 동작 모드시 외부의 전원전압 인가 패드 P2로부터 인가되는 전원전압 VDD 및 외부의 그라운드 전압 인가 패드 P3로부터 인가되는 그라운드 전압 GND에 의해 구동된다.

즉, 전원전압 인가 패드 P2는 RFID 태그가 활성화되어 웨이퍼 상에서 복수 개의 RFID 태그를 테스트할 때 전원 전압 VDD이 인가되는 패드를 나타낸다. 그리고, 그라운드 전압 인가 패드 P3는 웨이퍼 상에서 복수 개의 RFID 태그를 테스트할 때 그라운드 전압 GND이 인가되는 패드를 나타낸다.

RFID 태그가 RFID 리더와 통신을 하여 무선 신호를 수신하는 경우에는 전압 증폭부(110)가 전원 전압 VDD을 공급하지만, 본 발명에서는 웨이퍼 상에서 테스트를 수행하기 때문에 별도의 전원전압 인가 패드 P2 및 그라운드 전압 인가 패드 P3를 통해 전원전압 VDD 및 그라운드 전압 GND이 공급된다.

디지털 처리부(200)는 아날로그 처리부(100)로부터 전원 전압 VDD, 파워 온 리셋 신호 POR, 클록 CLK 및 명령 신호 CMD를 입력받아, 명령 신호 CMD를 해석하고 제어 신호 및 처리신호들을 생성한다. 그리고, 디지털 처리부(200)는 제어 신호 및 처리신호들에 대응하는 응답 신호 RP를 아날로그 처리부(100)로 출력한다.

또한, 디지털 처리부(200)는 어드레스 DADD, 입력 데이터 DI, 칩 인에이블 신호 DCE, 라이트 인에이블 신호 DWE 및 출력 인에이블 신호 DOE를 테스트 인터페이스부(300)에 출력한다. 그리고, 디지털 처리부(200)는 테스트 인터페이스부(300)로부터 출력 데이터 DO가 인가된다.

또한, 테스트 인터페이스부(300)는 테스트 제어부(500)로부터 인가되는 테스트 활성화 신호 TSTEN에 따라 활성화된다. 테스트 인터페이스부(300)가 활성화되면, 외부로부터 입력되는 태그 선택 어드레스, 메모리 어드레스, 입력 데이터, 제어 신호 XCE,XWE,XOE,TACT에 따라 메모리부(400)를 테스트한다.

상술된 제어신호들 중 XCE는 칩 인에이블 신호를 나타낸다. 그리고, 제어신호들 중 XWE는 라이트 인에이블 신호를 나타내고, XOE는 출력 인에이블 신호를 나타내며, TACT는 테스트 동작 신호를 나타낸다.

여기서, 테스트 인터페이스부(300)는 공통 테스트 패드 P5를 통해 입력된 태그 선택 어드레스, 메모리 어드레스, 입력 데이터와, 제어 신호 입력 패드 P9~P11, 및 테스트 입력 패드 P12를 통해 입력된 제어 신호 XCE,XWE,XOE,TACT에 따라 어드레스 ADD 및 제어 신호 I,CE,WE,OE를 생성하여 메모리부(400)를 테스트한다.

그리고, 테스트 인터페이스부(300)는 제어 결과 신호 O를 입력받아 출력 데이터 XDO를 데이터 출력 패드 P8를 통해 외부로 출력한다.

한편, 테스트 인터페이스부(300)가 활성화되면, 디지털 처리부(200)로부터 입력되는 어드레스 DADD 및 제어 신호 DI,DCE,DWE,DOE에 따라 RFID 태그에 포함된 내부 회로, 즉 아날로그 처리부(100), 디지털 처리부(200) 및 메모리부(400)를 테스트한다.

RFID 태그의 전체 동작을 테스트하기 위해 디지털 처리부(200)는 테스트 입력 신호 RXI에 따라 생성된 명령 신호 CMD에 의해 어드레스 DADD 및 제어 신호 DI,DCE,DWE,DOE를 생성한다.

테스트 인터페이스부(300)는 어드레스 DADD 및 제어 신호 DI,DCE,DWE,DOE에 따라 어드레스 ADD 및 제어 신호 I,CE,WE,OE를 생성하여 RFID 태그의 전체 동작을 테스트한다. 그리고, 테스트 인터페이스부(300)는 메모리부(400)로부터 테스트 결과인 제어 결과 신호 O를 입력받고 제어 결과 신호 DO를 생성한다.

그리고, 디지털 처리부(200)는 제어 결과 신호 DO에 따라 응답 신호 RP를 생성한다. 또한, 테스트 출력 구동부(170)는 응답 신호 RP를 구동하여 테스트 신호 출력 패드 P1를 통해 출력한다.

메모리부(400)는 복수 개의 메모리 셀을 포함하고, 각각의 메모리 셀은 데이터를 저장 소자에 라이트하고, 저장 소자에 저장된 데이터를 리드하는 역할을 한다.

여기서, 메모리부(400)는 불휘발성 강유전체 메모리(FeRAM)가 사용될 수 있다. FeRAM은 디램 정도의 데이터 처리 속도를 갖는다. 또한, FeRAM은 디램과 거의 유사한 구조를 가지고, 커패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 가진다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.

테스트 제어부(500)는 테스트 모드시 RFID 태그를 활성화시키기 위한 역할을 한다. 테스트 제어부(500)는 테스트 입력 패드 P12로부터 테스트 동작신호 TACT를 입력받고, 테스트 클록 입력 패드 P13로부터 테스트 클록 TCLK을 입력받는다. 그리고, 테스트 제어부(500)는 RFID 태그의 활성화 여부를 제어하는 테스트 활성화 신호 TSTEN를 테스트 입력 버퍼(160)와 테스트 인터페이스부(300)에 출력한다.

이상에서와 같이, 본 발명은 테스트 모드시 테스트 활성화 신호 TSTEN가 활성화되면, RFID 장치의 테스트 결과를 테스트 신호 출력 패드 P1를 통해 출력하거나, 데이터 출력 패드 P8를 통해 외부로 출력한다.

즉, RFID 장치의 전체 동작을 테스트할 경우, 테스트 신호 입력 패드 P4를 통해 입력되는 테스트 입력 신호 RXI가 디지털 처리부(200), 테스트 인터페이스부(300) 및 메모리부(400)에 전달되고, 다시 테스트 인터페이스부(300), 디지털 처리부(200), 테스트 출력 구동부(170)를 거쳐 테스트 출력 패드 P1를 통해 출력된다. 그러면, 외부 테스트 장비는 테스트 신호 출력 패드 P1의 출력을 측정하여 RFID 장치의 전체 동작을 테스트하게 된다.

반면에, RFID 장치의 메모리부(400) 만 테스트할 경우, 공통 테스트 패드 P5를 통해 입력되는 어드레스 및 데이터가 테스트 인터페이스부(300)를 거쳐 메모리부(400)에 전달되고, 다시 테스트 인터페이스부(300)를 거쳐 데이터 출력 패드 P8를 통해 출력된다. 그러면, 외부 테스트 장비는 데이터 출력 패드 P8의 출력을 측정하여 메모리부(400)의 동작을 테스트하게 된다.

도 3은 도 2의 메모리부(400)에 관한 상세 구성도이다.

메모리부(400)는 워드라인 디코더(410)와, 제어신호 처리부(420)와, 셀 어레이부(430) 및 센스앰프 및 입출력 버퍼(440)를 포함한다.

여기서, 워드라인 디코더(410)는 테스트 인터페이스부(300)로부터 인가되는 어드레스 ADD에 따라 워드라인(WL)을 디코딩하여 셀 어레이부(430)에 출력한다. 여기서, 어드레스 ADD[7:0]는 테스트 인터페이스부(300)로부터 인가되는 어드레스를 나타낸다.

제어신호 처리부(420)는 테스트 인터페이스부(300)로부터 인가되는 칩 인에이블 신호 CE와, 출력 인에이블 신호 OE, 라이트 인에이블 신호 WE 등의 제어신호에 따라 셀 어레이부(430)를 구동하기 위한 워드라인(WL) 및 셀 플레이트 라인(PL)을 제어한다.

그리고, 제어신호 처리부(420)는 테스트 인터페이스부(300)로부터 인가되는 칩 인에이블 신호 CE와, 출력 인에이블 신호 OE 및 라이트 인에이블 신호 WE 등의 제어신호에 따라 센스앰프 및 입출력 버퍼(440)의 동작을 제어한다.

즉, 제어신호 처리부(420)는 센스앰프(440)의 활성화 여부를 제어하기 위한 센스앰프 인에이블 신호와, 센스앰프(440)에서 센싱된 데이터를 데이터 버스 M_DATA에 출력하기 위한 출력 인에이블 신호 및 데이터 버스 M_DATA로부터 인가되는 데이터를 셀 어레이부(430)에 라이트 하기 위한 라이트 인에이블 신호를 출력한다.

셀 어레이부(430)는 불휘발성 강유전체 메모리(FeRAM)를 포함한다. 여기서, 셀 어레이부(430)는 복수개의 메모리 셀을 구비하고, 워드라인 디코더(410)로부터 출력된 어드레스에 의해 복수개의 메모리 셀 중 하나가 선택되어 진다. 이러한 셀 어레이부(430)는 강유전체 소자와 스위칭 소자를 포함하는 단위 셀을 복수개 구비하여 강유전체 소자에 데이터를 저장하고 저장된 데이터를 리드한다.

또한, 센스앰프 및 입출력 버퍼(440)는 기준 전압을 기준으로 하여 제어신호 처리부(420)로부터 인가되는 센스앰프 인에이블 신호, 출력 인에이블 신호 OE 및 라이트 인에이블 신호 WE에 따라 그 동작이 제어된다.

그리고, 센스앰프 및 입출력 버퍼(440)는 셀 어레이부(430)로부터 인가되는 데이터를 센싱 증폭하여 데이터 버스 M_DATA에 출력하고, 데이터 버스 M_DATA로부터 인가되는 데이터를 셀 어레이부(430)에 전달한다.

이러한 구성을 갖는 메모리부(400)에서 각 제어신호들의 기능을 살펴보면 다음의 [표 1]과 같다.

제어신호	입/출력 여부	Description
ADD	입력	테스트 인터페이스부(300)로부터 인가된 어드레스
CE	입력	테스트 인터페이스부(300)로부터 인가된 칩 인에이블 신호
WE	입력	테스트 인터페이스부(300)로부터 인가된 라이트 인에이블 신호
OE	입력	테스트 인터페이스부(300)로부터 인가된 출력 인에이블 신호
M_DATA	입/출력	입/출력(I/O) 데이터 버스

도 4는 도 3의 셀 어레이부(430)에 관한 상세 회로도이다.

도 4에서는 불휘발성 강유전체 메모리(FeRAM)의 단위 셀 UC이 2T(Transistor)2C(Capacitor) 구조의 셀 C1,C2로 이루어진 경우를 그 실시예로 설명하고자 한다. 여기서, 한쪽의 1T1C 구조의 셀 C1은 비트라인 BL과 연결되어 '정'의 데이터를 저장하고, 다른 한쪽의 1T1C 구조의 셀 C2은 '부'의 데이터를 저장한다.

본 발명의 실시예는 복수개의 워드라인 WL0~WLn과 복수개의 플레이트 라인 PL0~PLn이 로오 방향으로 배열된다. 여기서, 복수개의 워드라인 WL0~WLn은 별도의 어드레스를 입력받아 하나의 워드라인 WL이 선택되고, 복수개의 플레이트 라인 PL0~PLn은 별도의 어드레스를 입력받아 하나의 플레이트 라인 PL이 선택된다. 그리고, 복수개의 비트라인 쌍 BL0,/BL0~BLm,/BLm이 컬럼 방향으로 배열된다.

또한, 복수개의 워드라인 WL0~WLn과 복수개의 플레이트 라인 PL0~PLn, 및 복수개의 비트라인 쌍 BL0,/BL0~BLm,/BLm이 교차하는 영역에 단위 셀 UC이 형성된다.

단위 셀 UC에서 셀 C1은 스위칭 소자 T1와 강유전체 소자 F1를 포함한다. 스위칭 소자 T1는 비트라인 BL0과 강유전체 소자 F1 사이에 연결되어 게이트 단자가 워드라인 WL0과 연결된다. 여기서, 스위칭 소자 T1는 NMOS트랜지스터로 이루어지는 것이 바람직하다. 그리고, 강유전체 소자 F1는 스위칭 소자 T1와 플레이트 라인 PL 사이에 연결된다.

그리고, 단위 셀 UC에서 셀 C2은 스위칭 소자 T2와 강유전체 소자 F2를 포함한다. 스위칭 소자 T2는 비트라인 /BL0과 강유전체 소자 F2 사이에 연결되어 게이트 단자가 워드라인 WL0과 연결된다. 여기서, 스위칭 소자 T1는 NMOS트랜지스터로 이루어진다. 그리고, 강유전체 소자 F2는 스위칭 소자 T2와 플레이트 라인 PL 사이에 연결된다.

또한, 센스앰프(440)는 비트라인 쌍 BL0,/BL0과 연결되어 단위 셀 UC로부터 인가되는 셀 데이터를 센싱 및 증폭한다. 여기서, 하나의 센스앰프(440)는 비트라인 쌍 BL0,/BL0에 의해 공유된다.

도 5는 도 4의 센스앰프(440)에 관한 상세 회로도이다.

센스앰프(440)는 활성화 제어부, 및 증폭부를 포함한다. 여기서, 활성화 제어부는 PMOS트랜지스터 PM1와, NMOS트랜지스터 N3를 포함한다. 그리고, 증폭부는 PMOS트랜지스터 PM2,PM3와, NMOS트랜지스터 N1,N2를 포함한다.

PMOS트랜지스터 PM1는 전원전압단과 PMOS트랜지스터 PM2,PM3 사이에 연결되어 게이트 단자를 통해 센스앰프 인에이블 신호 /SEN가 인가된다. NMOS트랜지스터 N3는 접지전압단과 NMOS트랜지스터 N1,N2 사이에 연결되어 게이트 단자를 통해 센스앰프 인에이블 신호 SEN가 인가된다.

그리고, PMOS트랜지스터 PM2,PM3와, NMOS트랜지스터 N1,N2는 PMOS트랜지스터 PM1과 NMOS트랜지스터 N3 사이에 연결되어 게이트 단자가 크로스 커플드 연결된다. PMOS트랜지스터 PM2와 NMOS트랜지스터 N1는 공통 드레인 단자가 비트라인 BL과 연결되고, PMOS트랜지스터 PM3와 NMOS트랜지스터 N3는 공통 드레인 단자가 비트라인 /BL과 연결된다.

도 6은 도 4의 셀 어레이부(430)에 관한 동작 타이밍도이다.

먼저, 비트라인 프리차지 구간인 t0 구간에서는 비트라인 균등화신호 BLEQ가 활성화되어 비트라인 쌍 BL,/BL을 프리차지시킨다. 이때, 테스트 인터페이스부(300)로부터 인가된 칩 인에이블 신호 CE는 로우 레벨을 유지하게 된다. 그리고, 워드라인 WL, 플레이트 라인 PL, 센스앰프 인에이블 신호 SEN는 로우 레벨을 유지하게 된다.

이후에, t1 구간에서는 테스트 인터페이스부(300)로부터 인가된 칩 인에이블 신호 CE가 하이 레벨로 천이하게 된다. 그러면, 셀 어레이부(430)의 워드라인 WL 및 플레이트 라인 PL이 하이 레벨로 천이하게 된다. 이에 따라, 비트라인 쌍 BL,/BL에서 셀 데이터의 전하 분배(Sharing)가 시작되어 센싱 전압 디벨롭(Develop) 동작이 이루어진다. 이때, 비트라인 균등화신호 BLEQ는 로우 레벨로 천이하게 된다.

이어서, t2 구간에서는 센스앰프 인에이블 신호 SEN가 하이 레벨로 천이하게 되어 센스앰프(440)가 동작하게 된다. 이에 따라, 비트라인 쌍 BL,/BL의 전압 차를 센스앰프(440)를 통해 센싱 및 증폭하게 된다.

다음에, t3 구간에서는 플레이트 라인 PL이 로우 레벨로 천이하게 된다. 이에 따라, t2 구간에서 데이터 '0'의 재기록(Rewrite) 동작이 수행되고 t3 구간에서 데이터 '1'의 재기록 동작이 수행된다.

이후에, 비트라인 프리차지 구간인 t4 구간에서는 테스트 인터페이스부(300)로부터 인가된 칩 인에이블 신호 CE가 로우 레벨로 천이하게 된다. 그리고, 워드라인 WL, 센스앰프 인에이블 신호 SEN가 로우 레벨로 천이하게 된다. 이때, 비트라인 균등화신호 BLEQ는 하이 레벨로 천이하게 된다.

도 7은 본 발명의 실시예에 따른 RFID 장치의 테스트 방법을 설명하기 위한 흐름도이다.

먼저, 공통 테스트 패드 P5를 통해 태그 선택 어드레스를 인가하고, 해당 태그 칩을 활성화시킨다.(단계 S1) 다음에, 공통 테스트 패드 P5를 통해 테스트할 태그 칩의 메모리 어드레스를 인가하고, 해당 어드레스를 활성화시킨다.(단계 S2) 이후에, 칩 인에이블 신호 CE가 하이로 천이하면, 테스트할 메모리 어드레스를 래치한 후, 공통 테스트 패드 P5를 통해 해당 데이터를 인가하고, 해당 입력 데이터를 메모리부(400)에 출력한다.(단계 S3)

이러한 본 발명은 공통 테스트 패드 P5를 통해 서로 다른 종류의 태그 선택 어드레스와, 메모리 어드레스 및 입력 데이터를 각각 시간 분할 방식으로 제어하여 서로 다른 시점에 입력될 수 있도록 한다.

도 8은 도 2의 테스트 인터페이스부(300)에서 어드레스 및 데이터 입출력에 관련된 부분의 상세 구성도이다.

테스트 인터페이스부(300)는 테스트 어드레스 래치(310), 어드레스 디코더(320), 데이터 선택부(330) 및 데이터 구동부(340)를 포함한다.

여기서, 테스트 어드레스 래치(310)는 칩 인에이블 신호 XCE에 따라 공통 테스트 패드 P5의 입출력 패드 X0~X7를 통해 인가되는 메모리 어드레스를 선택적으로 래치한다.

즉, 테스트 어드레스 래치(310)는 칩 인에이블 신호 XCE가 로우 레벨인 경우 입출력 패드 X0~X7를 통해 외부의 테스트 칩으로부터 메모리 어드레스를 입력받는다. 이때, 동일한 입출력 패드 X0~X7와 연결된 데이터 선택부(330)에 메모리 어드레스가 입력되더라도 데이터 구동부(340)가 동작하지 않으므로 데이터 경로를 통해 어드레스가 메모리부(400)에 입력되지는 않는다.

반면에, 테스트 어드레스 래치(310)는 칩 인에이블 신호 XCE가 하이 레벨인 경우 더 이상 입출력 패드 X0~X7를 통해 새로운 메모리 어드레스를 입력받지 않고, 이전에 입력된 메모리 어드레스를 래치하게 된다. 그리고, 테스트 어드레스 래치(310)는 래치 어드레스 XA0_LAT~XA7_LAT를 어드레스 디코더(320)에 출력한다.

어드레스 디코더(320)는 래치 어드레스 XA0_LAT~XA7_LAT를 디코딩하여 어드레스 ADD를 메모리부(400)에 출력한다. 여기서, 어드레스 ADD는 메모리부(400)의 워드라인 디코더(410)(도 3에 도시됨)에 입력되어 워드라인 WL0~WL7을 선택적으로 활성화시키도록 한다.

한편, 칩 인에이블 신호 XCE가 하이 레벨로 천이하면, 공통 테스트 패드 P5의 입출력 패드 X0~X7를 통해 데이터가 입력된다. 데이터 선택부(330)는 입출력 패드 X0~X7를 통해 테스트를 위한 데이터가 입력되거나 디지털 처리부(200)로부터 입력 데이터 DI가 인가될 경우 입력 데이터 IO를 데이터 구동부(340)에 출력한다.

데이터 구동부(340)는 입력 데이터 IO를 구동하여 데이터 버스 M_DATA를 통해 메모리부(400)에 전달한다. 데이터 버스 M_DATA는 메모리부(400)의 입출력 버퍼(440)(도 3에 도시됨)와 연결되어 비트라인 BL0~BL7에 입력 데이터를 전달한다.

도 9는 도 8의 테스트 어드레스 래치(310)에 관한 회로도이다.

테스트 어드레스 래치(310)는 전송게이트 T1,T2와, 인버터 IV1~IV3를 포함한다.

여기서, 전송게이트 T1는 칩 인에이블 신호 XCE가 로우 레벨인 경우 입출력 패드 X0에 입력된 메모리 어드레스를 전송게이트 T1을 통해 출력하게 된다. 전송게이트 T1를 통과한 메모리 어드레스는 인버터 IV2,IV3에 의해 비반전 구동되어 래치 어드레스 XA0_LAT로 출력된다.

반면에, 칩 인에이블 신호 XCE가 하이 레벨로 천이하는 경우 전송게이트 T2가 턴 온 된다. 전송게이트 T2가 턴 온 되면 인버터 IV2,IV3에 의해 이전에 입력된 메모리 어드레슬 래치하게 된다.

도 10은 도 8의 데이터 선택부(330)에 관한 상세 회로도이다.

데이터 선택부(330)는 노아게이트 NOR1와, 인버터 IV4를 포함한다. 여기서, 노아게이트 NOR1는 디지털 처리부(200)로부터 인가되는 입력 데이터 DI0와, 입출력 패드 X0로부터 인가되는 데이터를 노아 연산하여 출력한다. 그리고, 인버터 IV4는 노아게이트 NOR1의 출력을 반전 구동하여 데이터 I0를 데이터 구동부(340)에 출력한다.

이러한 구성을 갖는 데이터 선택부(330)는 입력 데이터 DI0와, 입출력 패드 X0의 데이터를 논리합 처리하여, 두 어드레스 중 적어도 어느 하나가 활성화될 경우 데이터 I0를 활성화시키게 된다.

즉, 전체 RFID의 테스트 동작시 테스트 입력 신호 RXI가 활성화되면, 디지털 처리부(200)를 통해 인가된 내부 입력 데이터 DI0에 따라 데이터 I0를 생성하게 된다. 이때, 테스트 인터페이스부(300)는 디지털 처리부(200)를 통해 인가된 제어신호들 DCE,DWE,DOE에 따라 내부 제어신호들 CE,WE,OE을 생성하게 된다.

반면에, 메모리부(400)의 테스트 동작시 공통 테스트 패드 P5를 통해 데이터가 입력되면, 입출력 패드 X0를 통해 인가된 데이터에 따라 내부 데이터 I0를 생성하게 된다. 이때, 테스트 인터페이스부(300)는 패드 P9~P11를 통해 인가된 외부의 제어신호들 XCE,XWE,XOE에 따라 내부 제어신호들 CE,WE,OE을 생성하게 된다.

도 11은 도 8의 셀 어레이부(430)에서 메모리 어드레스 및 데이터 입력에 관계된 동작 타이밍도이다.

먼저, 비트라인 프리차지 구간인 t0 구간에서는 비트라인 균등화신호 BLEQ가 활성화되어 비트라인 쌍 BL,/BL을 프리차지시킨다. 이때, 테스트 인터페이스부(300)로 입력된 칩 인에이블 신호 XCE는 로우 레벨을 유지하게 된다. 그리고, 워드라인 WL, 플레이트 라인 PL, 센스앰프 인에이블 신호 SEN는 로우 레벨을 유지하게 된다. 또한, 칩 인에이블 신호 XCE가 로우 레벨인 상태에서는 입출력 패드 X0~X7로 메모리 어드레스가 입력된다.

이후에, t1 구간에서는 칩 인에이블 신호 XCE가 하이 레벨로 천이하게 된다. 그러면, 셀 어레이부(430)의 워드라인 WL 및 플레이트 라인 PL이 하이 레벨로 천이하게 된다. 이에 따라, 비트라인 쌍 BL,/BL에서 셀 데이터의 전하 분배(Sharing)가 시작되어 센싱 전압 디벨롭(Develop) 동작이 이루어진다. 이때, 비트라인 균등화신호 BLEQ는 로우 레벨로 천이하게 된다. 그리고, 칩 인에이블 신호 XCE가 하이 레벨로 천이하는 경우 입출력 패드 X0~X7로 데이터가 입력된다.

이후에, 비트라인 프리차지 구간인 t4 구간에서는 칩 인에이블 신호 XCE가 로우 레벨로 천이하게 된다. 그리고, 워드라인 WL, 센스앰프 인에이블 신호 SEN가 로우 레벨로 천이하게 된다. 이때, 비트라인 균등화신호 BLEQ는 하이 레벨로 천이하게 된다.

Claims

데이터의 리드 또는 라이트가 이루어지는 메모리부;
외부로부터 메모리 어드레스 또는 데이터가 인가되는 공통 테스트 패드; 및
칩 인에이블 신호의 비활성화시 상기 공통 테스트 패드를 통해 상기 메모리 어드레스를 입력받고, 칩 인에이블 신호의 활성화시 상기 공통 테스트 패드를 통해 상기 데이터를 입력받아 상기 메모리부의 테스트를 수행하는 테스트 인터페이스부를 포함하고,
상기 테스트 인터페이스부는
상기 칩 인에이블 신호의 비활성화시 상기 메모리 어드레스를 입력받고, 상기 칩 인에이블 신호의 활성화시 입력된 상기 메모리 어드레스를 래치하여 래치 어드레스를 출력하는 테스트 어드레스 래치;
상기 래치 어드레스를 디코딩하여 상기 메모리부에 출력하는 어드레스 디코더;
상기 칩 인에이블 신호의 활성화시 상기 데이터를 선택하여 출력하는 데이터 선택부; 및
상기 데이터 선택부로부터 인가된 상기 데이터를 구동하여 상기 메모리부에 출력하는 데이터 구동부를 포함하는 것을 특징으로 하는 RFID 장치.
청구항 2은(는) 설정등록료 납부시 포기되었습니다.

제 1항에 있어서,
외부로부터 인가되는 테스트 입력 신호에 따라 명령신호를 출력하고, 응답신호에 대응하는 테스트 출력 신호를 외부로 출력하는 아날로그 처리부; 및
상기 명령신호에 따라 동작 제어신호들을 상기 테스트 인터페이스부에 출력하고, 상기 응답신호를 상기 아날로그 처리부에 출력하는 디지털 처리부를 더 포함하는 것을 특징으로 하는 RFID 장치.
삭제
청구항 4은(는) 설정등록료 납부시 포기되었습니다.

제 1항에 있어서, 상기 메모리 어드레스에 따라 상기 메모리부의 워드라인이 선택적으로 활성화되는 것을 특징으로 하는 RFID 장치.
청구항 5은(는) 설정등록료 납부시 포기되었습니다.

제 1항에 있어서, 상기 데이터는 상기 메모리부의 비트라인에 인가되는 것을 특징으로 하는 RFID 장치.
청구항 6은(는) 설정등록료 납부시 포기되었습니다.

제 1항에 있어서, 상기 데이터 선택부는 상기 데이터 또는 상기 RFID 내부로부터 인가되는 데이터를 입력받아 상기 메모리부에 전달하는 것을 특징으로 하는 RFID 장치.
청구항 7은(는) 설정등록료 납부시 포기되었습니다.

제 1항에 있어서, 상기 공통 테스트 패드는 상기 메모리 어드레스의 입력 이전에 태그 선택 어드레스가 인가되는 것을 특징으로 하는 RFID 장치.
청구항 8은(는) 설정등록료 납부시 포기되었습니다.

제 1항에 있어서, 외부로부터 인가되는 테스트 동작 신호와 테스트 클록에 따라 상기 테스트 인터페이스부의 테스트 동작을 제어하기 위한 테스트 활성화 신호를 생성하는 테스트 제어부를 더 포함하는 것을 특징으로 하는 RFID 장치.
청구항 9은(는) 설정등록료 납부시 포기되었습니다.

제 1항에 있어서, 상기 메모리부는 불휘발성 강유전체 소자를 포함하는 것을 특징으로 하는 RFID 장치.