KR101037499B1 - Ｒｆｉｄ 태그 - Google Patents

Ｒｆｉｄ 태그 Download PDF

Info

Publication number
KR101037499B1
KR101037499B1 KR1020090070477A KR20090070477A KR101037499B1 KR 101037499 B1 KR101037499 B1 KR 101037499B1 KR 1020090070477 A KR1020090070477 A KR 1020090070477A KR 20090070477 A KR20090070477 A KR 20090070477A KR 101037499 B1 KR101037499 B1 KR 101037499B1
Authority
KR
South Korea
Prior art keywords
signal
power
reset
processing unit
unit
Prior art date
Application number
KR1020090070477A
Other languages
English (en)
Other versions
KR20110012661A (ko
Inventor
강희복
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090070477A priority Critical patent/KR101037499B1/ko
Publication of KR20110012661A publication Critical patent/KR20110012661A/ko
Application granted granted Critical
Publication of KR101037499B1 publication Critical patent/KR101037499B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Dram (AREA)

Abstract

본 발명은 RFID 리더로부터 수신된 무선 신호를 연산 처리하여 제어 신호를 생성하는 연산 처리부, 제어 신호를 리셋하기 위한 파워 온 리셋 신호를 생성하여 연산 처리부로 출력하는 파워 온 리셋부, 및 제어 신호에 따라 데이터를 저장하는 메모리부를 포함하는 RFID 태그를 개시한다.

Description

ＲＦＩＤ 태그 {RFID TAG}
본 발명은 RFID 태그에 관한 것이다.
RFID란 무선 신호를 이용하여 사물을 자동으로 식별하기 위하여 식별 대상 사물에는 RFID 칩을 부착하고 무선 신호를 이용한 송수신을 통해 RFID 리더와 통신을 하는 비접촉식 자동 식별 방식을 제공하는 기술로서, 종래의 자동 식별 기술인 바코드 및 광학 문자 인식 기술의 단점을 보완할 수 있는 기술이다.
최근에 들어, RFID 칩은 물류 관리 시스템, 사용자 인증 시스템, 전자 화폐 시스템, 교통 시스템 등의 여러 가지 경우에 이용되고 있다.
예를 들어, 물류 관리 시스템에서는 배달 전표 또는 태그 대신에 데이터가 기록된 IC(Integrated Circuit) 태그를 이용하여 화물의 분류 또는 재고 관리 등이 행해지고 있다. 또한, 사용자 인증 시스템에서는 개인 정보 등을 기록한 IC 카드를 이용하여 입실 관리 등을 행하고 있다.
RFID는 여러 대역의 주파수를 사용하는데, 주파수 대역에 따라 그 특성이 달라진다. 일반적으로 RFID는 주파수 대역이 낮을수록 인식 속도가 느리고 짧은 거리에서 동작하며, 환경의 영향을 적게 받는다. 반대로, 주파수 대역이 높을수록 인식 속도가 빠르고 긴 거리에서 동작하며, 환경의 영향을 많이 받는다.
종래 기술에 따른 RFID 태그는 내부 회로를 리셋할 때 모든 신호들이 리셋되어 데이터를 리드/라이트 동작이 실패(Fail)하는 문제점이 있다.
상기한 문제점을 해결하기 위하여, 본 발명은 RFID 태그 내부 회로를 리셋하는 신호를 내부 메모리가 동작하는 중에는 차단함으로써 리드/라이트 동작이 정상적으로 이루어질 수 있도록 한다.
본 발명은 RFID 리더로부터 수신된 무선 신호를 연산 처리하여 제어 신호를 생성하는 연산 처리부; 제어 신호를 리셋하기 위한 파워 온 리셋 신호를 생성하여 연산 처리부로 출력하는 파워 온 리셋부; 제어 신호에 따라 데이터를 저장하고 제어신호에 따라 활성화 여부가 제어되는 메모리부; 및 제어 신호에 의해 메모리부의 동작이 활성화되면 파워 온 리셋 신호가 상기 연산 처리부로 출력되지 않도록 차단하는 버퍼를 포함하는 것을 특징으로 한다.
삭제
삭제
추가적으로, 본 발명은 상기 제어 신호는 상기 버퍼로 피드백되는 것을 특징으로 하는 RFID 태그를 개시한다.
추가적으로, 본 발명은 상기 무선 신호를 정류하여 제 1 전원 전압을 생성하는 정류부를 더 포함하는 RFID 태그를 개시한다.
추가적으로, 본 발명은 상기 무선 신호를 정류 및 증폭하여 제 2 전원 전압 을 생성하는 증폭부를 더 포함하는 RFID 태그를 개시한다.
추가적으로, 본 발명은 상기 무선 신호를 복조하여 명령 신호를 생성하고, 상기 명령 신호를 상기 연산 처리부로 출력하는 복조부를 더 포함하는 RFID 태그를 개시한다.
추가적으로, 상기 연산 처리부는 상기 명령 신호에 대응하는 응답 신호를 생성하는 것을 특징으로 하는 RFID 태그를 개시한다.
추가적으로, 본 발명은 상기 응답 신호를 변조하여 상기 안테나로 전송하는 변조부를 더 포함하는 RFID 태그를 개시한다.
추가적으로, 본 발명은 상기 연산 처리부 및 상기 메모리부의 내부 회로 동작 타이밍을 동기시키기 위한 클록을 생성하는 클록 발생부를 더 포함하는 RFID 태그를 개시한다.
추가적으로, 상기 연산 처리부는 상기 메모리부에 데이터를 라이트하는 동작을 활성화하는 제 1 활성화 신호, 및 데이터를 리드하는 동작을 활성화하는 제 2 활성화 신호를 생성하는 것을 특징으로 하는 RFID 태그를 개시한다.
추가적으로, 상기 메모리부는 하나 이상의 메모리 셀; 레퍼런스 전압을 생성하는 레퍼런스 전압 발생부; 및 상기 메모리 셀로부터 인가되는 전압과 상기 레퍼런스 전압을 비교하여 데이터를 센싱하는 센스앰프부를 더 포함하는 RFID 태그를 개시한다.
추가적으로, 본 발명은 상기 레퍼런스 전압을 선택적으로 상기 센스앰프부에 공급하는 레퍼런스 전압 선택부를 더 포함하는 RFID 태그를 개시한다.
추가적으로, 상기 하나 이상의 메모리 셀 각각은 강유전체 메모리 소자를 포함하는 RFID 태그를 개시한다.
추가적으로, 본 발명은 상기 무선 신호를 수신하는 안테나를 더 포함하는 RFID 태그를 개시한다.
본 발명은 RFID 태그 내부 회로를 리셋하는 신호가 내부 메모리가 동작하는 중에는 출력되지 않도록 한다. 그 결과 리드/라이트 동작 중에 내부 회로가 리셋되어 데이터의 리드/라이트 동작이 실패하는 것을 방지할 수 있다는 장점이 있다.
본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로서, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능하며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1은 본 발명의 제 1 실시예에 따른 RFID 태그의 내부를 나타내는 구성도이다.
도 1을 참고하면, 본 발명에 따른 RFID 태그는 안테나(10), 전압 증폭부(110), 복조부(120), 변조부(130), 클록 발생부(140), 파워 온 리셋부(150), 버퍼(160), 연산 처리부(200) 및 메모리부(300)를 포함한다.
안테나(10)는 RFID 리더로부터 송신된 무선 신호를 수신하여 복조부(120)로 전송하고, 변조부(130)에서 복조된 무선 신호를 RFID 리더로 송신하는 역할을 한다.
전압 증폭부(110)는 안테나(10)를 통해 수신된 무선 신호를 정류 및 증폭하여 전원 전압 VDD을 생성한다. 전원 전압 VDD은 RFID 태그 내부의 각 회로에 공급되어 회로를 구동한다.
복조부(120)는 안테나(10)를 통해 수신된 무선 신호를 복조하여 명령 신호 CMD를 생성하고, 명령 신호 CMD를 연산 처리부(200)로 출력한다.
명령 신호 CMD는 연산 처리부(200)와 메모리부(300)의 내부 회로 동작을 제어하기 위한 신호이다.
클록 발생부(140)는 연산 처리부(200)와 메모리부(300)의 내부 회로 동작을 동기화시키기 위한 클록 CLK을 생성한다.
파워 온 리셋부(150)는 전압 증폭부(110)에서 생성된 전원 전압 VDD을 감지하여 리셋 동작을 제어하기 위한 파워 온 리셋 신호 POR를 생성하여 연산 처리부(200)로 출력한다.
파워 온 리셋 신호 POR는 전원 전압 VDD이 로우 레벨에서 하이 레벨로 천이하는 동안 전원 전압 VDD과 같이 상승하다가, 전원 전압 VDD이 하이 레벨로 공급되는 순간 하이 레벨에서 로우 레벨로 천이하여 RFID 태그 내부의 연산 처리부(200) 및 메모리부(300)를 리셋시키는 신호를 의미한다.
버퍼(160)는 파워 온 리셋부(150)로부터 출력되는 파워 온 리셋 신호 POR를 버퍼링하였다가 연산 처리부(200)로 출력하는 역할을 한다.
연산 처리부(200)는 전압 증폭부(110)로부터 전원 전압 VDD을 공급받고, 파워 온 리셋 신호 POR, 클록 CLK 및 명령 신호 CMD를 연산 처리하여 메모리부(300)에 입/출력 데이터 I/O를 리드/라이트하기 위한 제어 신호 CTR를 생성한다. 그리고 명령 신호 CMD에 대응하는 응답 신호 RP를 생성하여, 변조부(130)로 출력한다.
연산 처리부(200)는 어드레스 ADD, 입/출력 데이터 I/O, 제어 신호 CTR, 칩 인에이블 신호 CE, 라이트 인에이블 신호 WE 및 출력 인에이블 신호 OE를 메모리부(300)에 출력한다.
메모리부(300)는 하나 이상의 메모리 셀을 포함한다.
어드레스 ADD는 입/출력 데이터 I/O를 어떤 메모리 셀에 저장할 것인가를 나타내는 신호, 즉 메모리 셀의 위치 정보를 포함하는 신호이다.
제어 신호 CTR는 메모리 셀에 입/출력 데이터 I/O를 리드/라이트 동작을 제어하는데 사용되는 하나 이상의 신호를 의미한다.
칩 인에이블 신호 CE는 메모리부(300)의 동작을 활성화하는 신호를 의미한다.
라이트 인에이블 신호 WE는 메모리 셀에 데이터를 라이트할 때 라이트 동작을 활성화하는 신호를 의미한다.
출력 인에이블 신호 OE는 메모리 셀에 저장된 데이터를 리드할 때, 리드된 데이터의 출력 동작을 활성화하는 신호를 의미한다.
메모리부(300)는 휘발성 또는 불휘발성 메모리 소자가 사용될 수 있다.
특히 메모리부(300)는 불휘발성 강유전체 메모리(FeRAM;Ferroelectric Random Access Memory)가 사용될 수 있다. FeRAM은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖는다. 또한, FeRAM은 디램과 거의 유사한 구조를 가지고, 커패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 가진다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는 장점이 있다.
도 2는 본 발명의 제 1 실시예에 따른 RFID 태그의 메모리부(300)를 나타내는 회로도이다.
도 2를 참고하면, 본 발명의 메모리부(300)는 셀 어레이, 레퍼런스 전압 발생부(310), 레퍼런스 전압 선택부(320), 센스앰프부(330)를 포함한다.
셀 어레이는 일방향으로 복수 개의 비트라인 BL0~BLN 및 복수 개의 레퍼런스 비트라인 RBL0~RBLN이 형성되고, 이들과 교차하는 방향으로 복수 개의 플레이트 라인 PL 및 복수 개의 워드라인 WL이 형성된다. 워드라인 WL과 비트라인 BL0이 교차하는 지점에는 하나의 메모리 셀 C0이 형성된다.
메모리 셀 C0은 커패시터 및 스위칭 소자를 포함한다.
커패시터는 워드라인 WL과 비트라인 BL0 사이에 연결되고, 워드라인 WL을 통해 인가되는 전하들을 저장한다. 도 2를 참고하면, 커패시터는 강유전체 커패시터 FC0로 구성될 수 있다. 강유전체 커패시터 FC0는 워드라인 WL을 통해 하이 레벨 전압이 인가되다가 로우 레벨 전압이 인가되더라도 잔류분극 특성으로 인하여 전하가 그대로 유지되는 특성이 있다. 따라서 본 발명과 같이 메모리 셀 C0에 강유전체 커패시터 FC0를 사용할 경우 불휘발성 메모리 셀로 사용할 수 있다.
스위칭 소자는 플레이트 라인 PL을 통해 인가되는 전압에 따라 스위칭된다. 스위칭 소자는 NMOS 트랜지스터로 구성될 수 있다. 도 2를 참고하면, 스위칭 소자는 NMOS 트랜지스터 각각의 게이트 단자에 플레이트 라인 PL이 연결된다. 그리고 플레이트 라인 PL으로 하이 레벨 전압이 인가되면 NMOS 트랜지스터가 턴 온되고, 로우 레벨 전압이 인가되면 NMOS 트랜지스터가 턴 오프된다.
레퍼런스 전압 발생부(310)는 레퍼런스 전압 REF을 생성하고, 레퍼런스 비트라인 RBL을 통해 레퍼런스 전압 REF을 센스앰프부(330)에 공급한다.
레퍼런스 전압 발생부(310)와 센스앰프부(330) 사이에는 레퍼런스 전압 선택부(320)가 연결될 수 있다.
레퍼런스 전압 선택부(320)는 각각의 레퍼런스 비트라인 RBL에 연결된 복수 개의 스위칭 소자를 포함한다. 예를 들어, 스위칭 소자는 NMOS 트랜지스터로 구성될 수 있다. 이 경우 NMOS 트랜지스터의 소스/드레인 단자는 각각 레퍼런스 전압 발생부(310)와 센스앰프부(330)의 일측에 각각 연결된다. 그리고 NMOS 트랜지스터의 게이트 단자로는 선택 신호 S0~SN가 입력되어 레퍼런스 전압 REF이 선택적으로 센스앰프부(330)에 공급될 수 있도록 한다.
센스앰프부(330)는 복수 개의 센스앰프 SA_0~SA_N를 포함한다. 센스앰프 SA는 비트라인 BL과 레퍼런스 비트라인 RBL으로부터 각각 전류가 인가받는다. 센스앰프 SA는 비트라인 BL과 레퍼런스 비트라인 RBL으로부터 인가된 전류의 크기를 비교하여 데이터 "0" 또는 데이터 "1"을 센싱한다.
센스앰프 SA는 비트라인 BL과 레퍼런스 비트라인 RBL으로 입력된 전류의 차 이를 증폭하여 데이터를 센싱하는 차동 증폭기 회로를 포함할 수 있다.
도 3은 본 발명의 제 1 실시예에 따른 메모리부(300)의 리드 동작을 나타내는 타이밍도이다.
도 3을 참고하면, 칩 인에이블 신호 CE가 하이 레벨인 구간동안 메모리부(300)의 동작이 활성화되고, 출력 인에이블 신호 OE가 하이 레벨인 구간동안 메모리부(300)에 저장된 데이터를 리드 가능하며, 라이트 인에이블 신호 WE가 하이 레벨인 구간동안 메모리부(300)에 데이터를 라이트 가능하다.
구간 t0에서, 메모리부(300)는 칩 인에이블 신호 CE가 로우 레벨이기 때문에 동작이 비활성화된다.
구간 t1에서, 메모리부(300)는 칩 인에이블 신호 CE가 하이 레벨이 되어 동작이 활성화된다.
구간 t1에서, 워드라인 WL과 플레이트 라인 PL이 하이 레벨이 되면 스위칭 소자가 턴 온되므로, 워드라인 WL으로부터 비트라인 BL으로 전류가 흐르게 된다. 즉 비트라인 BL도 로우 레벨에서 하이 레벨로 천이하게 된다. 또한 레퍼런스 비트라인 RBL을 통해서 레퍼런스 전압 REF도 하이 레벨로 인가된다. 다만 센스앰프 인에이블 신호 SEN가 로우 레벨로 입력되어 센스앰프 SA의 동작이 활성화되지 않은 상태이므로 커패시터 FC에 저장된 데이터가 센싱되지는 않는다.
구간 t2에서, 센스앰프 인에이블 신호 SEN가 로우 레벨에서 하이 레벨로 천이하면 센스앰프 SA의 센싱 동작이 시작된다. 센스앰프 SA는 비트라인 BL을 통해 인가되는 전압과 레퍼런스 비트라인 RBL을 통해 인가되는 전압을 비교하여 데이터 를 센싱한다.
구간 t2에서, 출력 인에이블 신호 OE도 하이 레벨이 되므로, 센스앰프 SA가리드된 데이터(출력 데이터 O)를 연산 처리부(200)로 출력한다.
구간 t3에서, 플레이트 라인 PL이 하이 레벨에서 로우 레벨로 천이하고, 출력 인에이블 신호 OE도 하이 레벨에서 로우 레벨로 천이한다. 그 결과 스위칭 소자가 턴 오프되고, 출력 데이터 O가 메모리부(300)로부터 출력되지 않는다.
구간 t4에서, 칩 인에이블 신호 CE가 하이 레벨에서 로우 레벨로 비활성화되어 메모리부(300)가 비활성화된다. 메모리부(300)가 비활성화되므로, 워드라인 WL도 하이 레벨에서 로우 레벨로 비활성화시키고, 센스앰프 인에이블 신호 SEN도 하이 레벨에서 로우 레벨로 비활성화시켜 리드 동작을 종료한다.
도 4는 본 발명의 제 1 실시예에 따른 메모리부(300)의 라이트 동작을 나타내는 타이밍도이다.
도 4를 참고하면, 칩 인에이블 신호 CE가 하이 레벨인 구간동안 메모리부(300)의 동작이 활성화되고, 출력 인에이블 신호 OE가 하이 레벨인 구간동안 메모리부(300)에 저장된 데이터를 리드 가능하며, 라이트 인에이블 신호 WE가 하이 레벨인 구간동안 메모리부(300)에 데이터를 라이트 가능하다.
구간 t0에서, 메모리부(300)는 칩 인에이블 신호 CE가 로우 레벨이기 때문에 동작이 비활성화된다.
구간 t1에서, 메모리부(300)는 칩 인에이블 신호 CE가 하이 레벨이 되어 동작이 활성화된다.
구간 t1에서, 워드라인 WL과 플레이트 라인 PL이 하이 레벨이 되면 스위칭 소자가 턴 온되므로, 워드라인 WL으로부터 비트라인 BL으로 전류가 흐르게 된다. 즉 비트라인 BL도 로우 레벨에서 하이 레벨로 천이하게 된다. 또한 레퍼런스 비트라인 RBL을 통해서 레퍼런스 전압 REF도 하이 레벨로 인가된다. 다만 센스앰프 인에이블 신호 SEN가 로우 레벨로 입력되어 센스앰프 SA의 동작은 활성화되지 않은 상태이다.
구간 t2에서, 센스앰프 인에이블 신호 SEN가 로우 레벨에서 하이 레벨로 천이하면 센스앰프 SA가 활성화된다.
구간 t2에서, 라이트 인에이블 신호 WE가 로우 레벨에서 하이 레벨로 천이하여 라이트 동작이 가능하다. 따라서 연산 처리부(200)로부터 입력되는 입력 데이터 I에 따라 각각의 메모리 셀 C에 데이터를 라이트할 수 있다.
구간 t2에서, 워드라인 WL에 하이 레벨 전압이 인가되고, 플레이트 라인 PL에 하이 레벨 전압이 인가되므로 커패시터 FC에는 데이터 "0"이 라이트된다.
구간 t3에서, 플레이트 라인 PL이 하이 레벨에서 로우 레벨로 천이하고, 라이트 인에이블 신호 WE도 하이 레벨에서 로우 레벨로 천이한다. 그 결과 스위칭 소자가 턴 오프되고, 입력 데이터 I가 연산 처리부(200)로부터 입력되지 않는다. 이경우 커패시터 FC에 전류가 더 이상 흐르지 않기 때문에 데이터 "1"이 라이트된다.
구간 t4에서, 칩 인에이블 신호 CE가 하이 레벨에서 로우 레벨로 비활성화되어 메모리부(300)가 비활성화된다. 메모리부(300)가 비활성화되므로, 워드라인 WL도 하이 레벨에서 로우 레벨로 비활성화시키고, 센스앰프 인에이블 신호 SEN도 하 이 레벨에서 로우 레벨로 비활성화시켜 라이트 동작을 종료한다.
이상에서 살펴본 것처럼, 데이터 "0"을 라이트하기 위해서는 구간 t2에서 데이터 "0"을 라이트한 이후에 구간 t3를 생략하고 구간 t4로 넘어가면 되고, 데이터 "1"을 라이트하기 위해서는 상기와 같이 데이터 "0"을 라이트한 후에 데이터 "1"을 라이트하면 된다.
도 5는 본 발명의 제 1 실시예에 따라 파워 온 리셋 신호 POR가 입력되는 과정을 나타낸다.
도 5를 참고하면, 파워 온 리셋 신호 POR는 버퍼(160)로 입력된다. 버퍼(160)는 파워 온 리셋 신호 POR를 버퍼링한 후에 연산 처리부(200)로 출력한다. 연산 처리부(200)는 명령 신호 CMD, 클록 CLK, 파워 온 리셋 신호 POR 등의 신호를 입력받아 연산 처리하고, 칩 인에이블 신호 CE, 라이트 인에이블 신호 WE, 출력 인에이블 신호 OE를 생성하여 메모리부(300)로 출력한다.
도 6은 본 발명의 제 1 실시예에 따라 파워 온 리셋 신호 POR에 의해 연산 처리부(200)로부터 출력되는 신호들이 리셋되는 과정을 나타내는 타이밍도이다.
도 6을 참고하면, 구간 t3에서 파워 온 리셋 신호 POR가 로우 레벨에서 하이 레벨로 입력되면, 칩 인에이블 신호 CE, 라이트 인에이블 신호 WE 및 출력 인에이블 신호 OE가 모두 리셋된다.
도 7은 본 발명의 제 2 실시예에 따른 RFID 태그의 내부를 나타내는 구성도이다.
도 7을 참고하면, 본 발명에 따른 RFID 태그는 안테나(10), 전압 증폭 부(110), 복조부(120), 변조부(130), 클록 발생부(140), 파워 온 리셋부(150), 버퍼(161), 연산 처리부(200) 및 메모리부(300)를 포함한다.
안테나(10)는 RFID 리더로부터 송신된 무선 신호를 수신하여 복조부(120)로 전송하고, 변조부(130)에서 복조된 무선 신호를 RFID 리더로 송신하는 역할을 한다.
전압 증폭부(110)는 안테나(10)를 통해 수신된 무선 신호를 정류 및 증폭하여 전원 전압 VDD을 생성한다. 전원 전압 VDD은 RFID 태그 내부의 각 회로에 공급되어 회로를 구동한다.
복조부(120)는 안테나(10)를 통해 수신된 무선 신호를 복조하여 명령 신호 CMD를 생성하고, 명령 신호 CMD를 연산 처리부(200)로 출력한다.
명령 신호 CMD는 연산 처리부(200)와 메모리부(300)의 내부 회로 동작을 제어하기 위한 신호이다.
클록 발생부(140)는 연산 처리부(200)와 메모리부(300)의 내부 회로 동작을 동기화시키기 위한 클록 CLK을 생성한다.
파워 온 리셋부(150)는 전압 증폭부(110)에서 생성된 전원 전압 VDD을 감지하여 리셋 동작을 제어하기 위한 파워 온 리셋 신호 POR를 생성하여 연산 처리부(200)로 출력한다.
파워 온 리셋 신호 POR는 전원 전압 VDD이 로우 레벨에서 하이 레벨로 천이하는 동안 전원 전압 VDD과 같이 상승하다가, 전원 전압 VDD이 하이 레벨로 공급되는 순간 하이 레벨에서 로우 레벨로 천이하여 RFID 태그 내부의 연산 처리부(200) 및 메모리부(300)를 리셋시키는 신호를 의미한다.
버퍼(161)는 파워 온 리셋부(150)로부터 출력되는 파워 온 리셋 신호 POR를 버퍼링하였다가 연산 처리부(200)로 출력하는 역할을 한다.
버퍼(161)는 연산 처리부(200)에서 생성된 칩 인에이블 신호 CE가 피드백되어 입력된다.
연산 처리부(200)는 전압 증폭부(110)로부터 전원 전압 VDD을 공급받고, 파워 온 리셋 신호 POR, 클록 CLK 및 명령 신호 CMD를 연산 처리하여 메모리부(300)에 입/출력 데이터 I/O를 리드/라이트하기 위한 제어 신호 CTR를 생성한다. 그리고 명령 신호 CMD에 대응하는 응답 신호 RP를 생성하여, 변조부(130)로 출력한다.
연산 처리부(200)는 어드레스 ADD, 입/출력 데이터 I/O, 제어 신호 CTR, 칩 인에이블 신호 CE, 라이트 인에이블 신호 WE 및 출력 인에이블 신호 OE를 메모리부(300)에 출력한다.
메모리부(300)는 하나 이상의 메모리 셀을 포함한다.
어드레스 ADD는 입/출력 데이터 I/O를 어떤 메모리 셀에 저장할 것인가를 나타내는 신호, 즉 메모리 셀의 위치 정보를 포함하는 신호이다.
제어 신호 CTR는 메모리 셀에 입/출력 데이터 I/O를 리드/라이트 동작을 제어하는데 사용되는 하나 이상의 신호를 의미한다.
칩 인에이블 신호 CE는 메모리부(300)의 동작을 활성화하는 신호를 의미한다.
라이트 인에이블 신호 WE는 메모리 셀에 데이터를 라이트할 때 라이트 동작 을 활성화하는 신호를 의미한다.
출력 인에이블 신호 OE는 메모리 셀에 저장된 데이터를 리드할 때, 리드된 데이터의 출력 동작을 활성화하는 신호를 의미한다.
메모리부(300)는 휘발성 또는 불휘발성 메모리 소자가 사용될 수 있다. 특히 메모리부(300)는 불휘발성 강유전체 메모리가 사용될 수 있다.
본 발명의 제 2 실시예에 따른 RFID 태그에 있어서, 메모리부(300)의 리드/라이트 동작은 제 1 실시예와 동일하고, 버퍼(161)의 버퍼링 동작이 상이한바 이하에서는 차이점을 중심으로 설명한다.
도 8은 본 발명의 제 2 실시예에 따라 파워 온 리셋 신호 POR가 입력되는 과정을 나타내는 구성도이다.
도 8을 참고하면, 칩 인에이블 신호 CE의 반전 신호와 파워 온 리셋 신호 POR가 버퍼(161)로 입력된다. 버퍼(161)는 칩 인에이블 신호 CE의 반전 신호와 파워 온 리셋 신호 POR를 버퍼링한 후에 연산 처리부(200)로 출력한다. 이 경우 버퍼(161)는 칩 인에이블 신호 CE가 로우 레벨로 입력되는 구간 동안은 파워 온 리셋 신호 POR를 연산 처리부(200)로 출력하고, 칩 인에이블 신호 CE가 하이 레벨로 입력되는 구간 동안은 파워 온 리셋 신호 POR를 연산 처리부(200)로 출력하지 않는다.
연산 처리부(200)는 명령 신호 CMD, 클록 CLK, 파워 온 리셋 신호 POR 등의 신호를 입력받아 연산 처리하고, 칩 인에이블 신호 CE, 라이트 인에이블 신호 WE, 출력 인에이블 신호 OE를 생성하여 메모리부(300)로 출력한다.
도 9는 본 발명의 제 2 실시예에 따라 메모리부(300)의 동작이 활성화된 구간 동안 파워 온 리셋 신호 POR가 차단되는 과정을 나타내는 타이밍도이다.
도 9를 참고하면, 구간 t1에서 칩 인에이블 신호 CE가 로우 레벨에서 하이 레벨로 천이하여 메모리부(300)의 동작이 활성화된다. 동시에 칩 인에이블 신호 CE는 버퍼(161)로 피드백되고, 버퍼(161)는 칩 인에이블 신호 CE가 활성화되는 구간 동안은 파워 온 리셋 신호 POR를 연산 처리부(200)로 출력하지 않게 된다. 따라서 제 2 실시예에서는 제 1 실시예와 달리, 파워 온 리셋 신호 POR가 구간 t1에서 갑자기 로우 레벨에서 하이 레벨로 천이하더라도, 칩 인에이블 신호 CE, 라이트 인에이블 신호 WE 및 출력 인에이블 신호 OE가 모두 리셋되지 않고 원래의 레벨을 유지한다.
도 10은 본 발명의 제 2 실시예에서 파워 온 리셋 신호 POR의 차단 효과를 보여주는 타이밍도이다. 도 10은 메모리 셀에 데이터를 라이트하는 경우를 나타낸다.
도 10을 참고하면, 구간 t2에서 파워 온 리셋 신호 POR가 로우 레벨에서 하이 레벨로 갑자기 입력될 경우, 예를 들어, 파워 온 리셋 신호 POR에 노이즈가 발생하여 사용자의 의도와 관계없이 파워 온 리셋 신호 POR가 하이 레벨로 입력되더라도, 버퍼(161)에 의해 파워 온 리셋 신호 POR가 연산 처리부(200)로 입력되지 않기 때문에 칩 인에이블 신호 CE, 라이트 인에이블 신호 WE, 출력 인에이블 신호 OE가 리셋되지 않는다. 따라서 데이터를 라이트하는 도중에 파워 온 리셋 신호 POR에 의해 라이트 동작이 중단되는 것을 방지할 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 RFID 태그의 내부를 나타내는 구성도이다.
도 2는 본 발명의 제 1 실시예에 따른 RFID 태그의 메모리부를 나타내는 회로도이다.
도 3은 본 발명의 제 1 실시예에 따른 메모리부의 리드 동작을 나타내는 타이밍도이다.
도 4는 본 발명의 제 1 실시예 따른 메모리부의 라이트 동작을 나타내는 타이밍도이다.
도 5는 본 발명의 제 1 실시예에 따라 파워 온 리셋 신호 POR가 입력되는 과정을 나타낸다.
도 6은 본 발명의 제 1 실시예에 따라 파워 온 리셋 신호 POR에 의해 연산 처리부로부터 출력되는 신호들이 리셋되는 과정을 나타내는 타이밍도이다.
도 7은 본 발명의 제 2 실시예에 따른 RFID 태그의 내부를 나타내는 구성도이다.
도 8은 본 발명의 제 2 실시예에 따라 파워 온 리셋 신호 POR가 입력되는 과정을 나타낸다.
도 9는 본 발명의 제 2 실시예에 따라 메모리부의 동작이 활성화된 구간 동안 파워 온 리셋 신호 POR가 차단되는 과정을 나타내는 타이밍도이다.
도 10은 본 발명의 제 2 실시예에서 파워 온 리셋 신호 POR의 차단 효과를 보여주는 타이밍도이다.

Claims (15)

  1. RFID 리더로부터 수신된 무선 신호를 연산 처리하여 제어 신호를 생성하는 연산 처리부;
    상기 제어 신호를 리셋하기 위한 파워 온 리셋 신호를 생성하여 상기 연산 처리부로 출력하는 파워 온 리셋부;
    상기 제어 신호에 따라 데이터를 저장하고 상기 제어신호에 따라 활성화 여부가 제어되는 메모리부; 및
    상기 제어 신호에 의해 상기 메모리부의 동작이 활성화되면 상기 파워 온 리셋 신호가 상기 연산 처리부로 출력되지 않도록 차단하는 버퍼를 포함하는 것을 특징으로 하는 RFID 태그.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서,
    상기 제어 신호는
    상기 버퍼로 피드백되는 것을 특징으로 하는 RFID 태그.
  5. 청구항 1에 있어서,
    상기 무선 신호를 정류하여 제 1 전원 전압을 생성하는 정류부를 더 포함하는 RFID 태그.
  6. 청구항 1에 있어서,
    상기 무선 신호를 정류 및 증폭하여 제 2 전원 전압을 생성하는 증폭부를 더 포함하는 RFID 태그.
  7. 청구항 1에 있어서,
    상기 무선 신호를 복조하여 명령 신호를 생성하고, 상기 명령 신호를 상기 연산 처리부로 출력하는 복조부를 더 포함하는 RFID 태그.
  8. 청구항 7에 있어서,
    상기 연산 처리부는
    상기 명령 신호에 대응하는 응답 신호를 생성하는 것을 특징으로 하는 RFID 태그.
  9. 청구항 8에 있어서,
    상기 응답 신호를 변조하여 안테나로 전송하는 변조부를 더 포함하는 RFID 태그.
  10. 청구항 1에 있어서,
    상기 연산 처리부 및 상기 메모리부의 내부 회로 동작 타이밍을 동기시키기 위한 클록을 생성하는 클록 발생부를 더 포함하는 RFID 태그.
  11. 청구항 1에 있어서,
    상기 연산 처리부는
    상기 메모리부에 데이터를 라이트하는 동작을 활성화하는 제 1 활성화 신호, 및 데이터를 리드하는 동작을 활성화하는 제 2 활성화 신호를 생성하는 것을 특징으로 하는 RFID 태그.
  12. 청구항 1에 있어서,
    상기 메모리부는
    하나 이상의 메모리 셀;
    레퍼런스 전압을 생성하는 레퍼런스 전압 발생부; 및
    상기 메모리 셀로부터 인가되는 전압과 상기 레퍼런스 전압을 비교하여 데이터를 센싱하는 센스앰프부를 더 포함하는 RFID 태그.
  13. 청구항 12에 있어서,
    상기 레퍼런스 전압을 선택적으로 상기 센스앰프부에 공급하는 레퍼런스 전압 선택부를 더 포함하는 RFID 태그.
  14. 청구항 12에 있어서,
    상기 하나 이상의 메모리 셀 각각은
    강유전체 메모리 소자를 포함하는 RFID 태그.
  15. 청구항 1에 있어서,
    상기 무선 신호를 송수신하는 안테나를 더 포함하는 RFID 태그.
KR1020090070477A 2009-07-31 2009-07-31 Ｒｆｉｄ 태그 KR101037499B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090070477A KR101037499B1 (ko) 2009-07-31 2009-07-31 Ｒｆｉｄ 태그

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090070477A KR101037499B1 (ko) 2009-07-31 2009-07-31 Ｒｆｉｄ 태그

Publications (2)

Publication Number Publication Date
KR20110012661A KR20110012661A (ko) 2011-02-09
KR101037499B1 true KR101037499B1 (ko) 2011-05-26

Family

ID=43772559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090070477A KR101037499B1 (ko) 2009-07-31 2009-07-31 Ｒｆｉｄ 태그

Country Status (1)

Country Link
KR (1) KR101037499B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060057690A (ko) * 2004-11-24 2006-05-29 한국전자통신연구원 Ｒｆｉｄ 태그의 저전력 디지털 회로부
KR100649832B1 (ko) * 2005-07-20 2006-11-27 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ 장치
KR20090005748A (ko) * 2007-07-10 2009-01-14 주식회사 하이닉스반도체 Ｒｆｉｄ 태그 및 그의 동작 방법
KR20090073546A (ko) * 2007-12-31 2009-07-03 주식회사 하이닉스반도체 Ｒｆｉｄ 태그 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060057690A (ko) * 2004-11-24 2006-05-29 한국전자통신연구원 Ｒｆｉｄ 태그의 저전력 디지털 회로부
KR100649832B1 (ko) * 2005-07-20 2006-11-27 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ 장치
KR20090005748A (ko) * 2007-07-10 2009-01-14 주식회사 하이닉스반도체 Ｒｆｉｄ 태그 및 그의 동작 방법
KR20090073546A (ko) * 2007-12-31 2009-07-03 주식회사 하이닉스반도체 Ｒｆｉｄ 태그 장치

Also Published As

Publication number Publication date
KR20110012661A (ko) 2011-02-09

Similar Documents

Publication Publication Date Title
US8596544B2 (en) RFID tag
US20070195577A1 (en) RFID device having nonvolatile ferroelectric memory device
US20090303008A1 (en) Radio frequency identification tag having testing circuit
US7800481B2 (en) RFID device having a nonvolatile ferroelectric memory
KR101004514B1 (ko) Ｒｆｉｄ 장치
US20110121944A1 (en) Radio frequency identification device
KR101037499B1 (ko) Ｒｆｉｄ 태그
KR101087934B1 (ko) Ｒｆｉｄ 장치
KR101037546B1 (ko) Ｒｆｉｄ 장치
KR101068351B1 (ko) Ｒｆｉｄ 장치 및 그 테스트 방법
KR101068313B1 (ko) 웨이퍼 상에서 테스트 가능한 ｒｆｉｄ 태그 및 그 테스트 방법
KR101218280B1 (ko) Ｒｆｉｄ 장치
KR20100138046A (ko) 웨이퍼 상에서 테스트 가능한 ｒｆｉｄ 장치 및 그 테스트 방법
KR101067886B1 (ko) Ｒｆｉｄ 장치
KR101101997B1 (ko) Ｒｆｉｄ 장치
KR101031404B1 (ko) 전원 전압 조정 기능을 가지는 ｒｆｉｄ 태그
KR101150525B1 (ko) Ｒｆｉｄ 장치 및 그 테스트 방법
KR101031457B1 (ko) 데이터 복구 기능을 가지는 ｒｆｉｄ 태그
KR101037536B1 (ko) Ｒｆｉｄ 장치
KR101101998B1 (ko) Ｒｆｉｄ 장치
KR101095084B1 (ko) Ｒｆｉｄ 장치 및 그 테스트 방법
KR101102000B1 (ko) Ｒｆｉｄ 장치
JP5054298B2 (ja) 半導体装置及びｉｃタグ
KR20090127640A (ko) 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ 장치
KR101061342B1 (ko) 연결 포트 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee