KR20090073546A

KR20090073546A - Ｒｆｉｄ 태그 장치

Info

Publication number: KR20090073546A
Application number: KR1020070141519A
Authority: KR
Inventors: 강희복; 홍석경
Original assignee: 주식회사 하이닉스반도체
Priority date: 2007-12-31
Filing date: 2007-12-31
Publication date: 2009-07-03
Also published as: KR100929296B1; US7920064B2; US20090167532A1

Abstract

본 발명은 RFID 태그 장치를 개시한다.

본 발명의 RFID 태그 장치는 안테나를 통해 수신된 무선 주파수 신호로 구동전원을 생성하고, 플래그 데이터를 적어도 기 설정된 일정시간 동안 임시 저장하는 아날로그 블록; 상기 구동전원에 의해 동작되어 상기 아날로그 블록을 통해 송수신되는 RF 데이터를 처리하며, 상기 플래그 데이터를 상기 아날로그 블록에 임시 저장시켜 사용하는 디지털 블록; 및 상기 디지털 블록의 제어에 따라 상기 RF 데이터를 저장하는 메모리 블록을 포함하며, 상기 아날로그 블록은 상기 일정시간 동안에 파워 온 리셋신호가 활성화되면 상기 임시 저장된 플래그 데이터를 상기 디지털 블록에 제공함으로써, 동작 중 전원이 일시적으로 오프 되었다가 다시 온 되는 경우에도 저장된 플래그 데이터를 즉시 복구하여 다시 사용할 수 있도록 해주어 RFID 장치의 데이터 처리 동작이 보다 안정적이고 신속하게 이루어질 수 있도록 해준다.

Description

ＲＦＩＤ 태그 장치{Radio frequency identification tag}

본 발명은 RFID 장치에 관한 것으로서, 보다 상세하게는 데이터 처리 상태를 나타내는 플래그 데이터를 적어도 기 설정된 일정시간 동안 저장하며 플래그 데이터를 저장하는 동안 전원이 일시적으로 오프 되었다가 다시 온 되는 경우 초기화과정 없이 기 저장된 플래그 데이터를 바로 복구하여 사용할 수 있도록 해주는 RFID 태그 장치에 관한 것이다.

일반적으로 불휘발성 강유전체 메모리 즉, FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이터가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다.

이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 기억소자로써 캐패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 이용한 것으로, 그 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.

상술된 FeRAM에 관한 기술내용은 본 발명과 동일 발명자에 의해 출원된 대한민국 특허 출원 제 2001-57275호에 개시된 바 있다. 따라서, FeRAM에 관한 기본적 인 구성 및 그 동작에 관한 자세한 설명은 생략하기로 한다.

한편, RFID(Radio Frequency Identification) 장치는 무선 주파수를 이용하여 전자 태그를 부착한 객체를 리더가 자동으로 인식하고 정보를 읽는 기술로써 빠른 인식 속도 및 많은 데이터의 저장 능력 등을 가지므로, 재고관리, 물류의 공급망 관리, 및 공장 자동화 등 다양한 응용분야에서 사용되고 있다.

RFID 장치는 크게 RFID 리더기와 RFID 태그로 구성된다. RFID 리더기는 내장형 또는 외장형 안테나를 포함하며 이러한 안테나는 활성 신호를 발산하여 전자기장, 즉, RF 필드를 형성한다. 그리고, RF 필드 내에 RFID 태그가 진입하면, RFID 태그는 RFID 리더기의 안테나에서 발산된 활성 신호를 이용하여 구동전원을 생성한 후 태그 내에 저장되어 있는 데이터를 RFID 리더기로 송신한다.

도 1은 FeRAM을 갖는 종래 RFID(Radio Frequency identification) 태그 장치의 구성을 나타낸 구성도이다.

종래의 RFID 태그는 크게 아날로그 블록(10), 디지털 블록(20) 및 메모리 블록(FeRAM)(30)을 구비한다.

아날로그 블록(10)은 외부의 리더기(또는 라이터기)와 무선 주파수 신호를 이용하여 데이터를 송수신하는 안테나(11), 안테나(11)로부터의 무선 주파수 신호를 이용하여 RFID 장치의 전원전압 VDD을 생성하기 위한 전압 멀티프라이어(Voltage Multiplier)(12), 전원전압 VDD의 크기를 제한하기 위한 전압 리미터(Voltage Limiter)(13), 디지털 블록(20)으로부터의 응답신호 RP를 변조하여 안테나(11)로 전송하는 모듈레이터(Modulator)(14), 안테나(11)로부터의 무선 주파수 신호에서 동작 명령 신호를 검출하여 디지털 블록(20)에 명령신호 CMD를 출력하는 디모듈레이터(Demodulator)(15), 전원전압 VDD의 크기를 감지하여 리셋 동작을 제어하기 위한 파워 온 리셋신호 POR를 디지털 블록(20)에 출력하는 파워 온 리셋부(Power On Reset Unit)(16) 및 전원전압 VDD에 의해 클럭신호 CLK를 발생시키는 클럭 발생부(Clock Generator)(17)를 구비한다.

디지털 블록(20)은 아날로그 블록(10)으로부터 전원전압 VDD, 파워 온 리셋신호 POR, 클럭신호 CLK 및 명령신호 CMD를 인가받아 처리하여 메모리 블록(30)과 교신하기 위한 어드레스 ADD, 데이터 I/O, 제어신호 CTR를 출력한다. 그리고, 메모리 블록(30)으로부터의 데이터 I/O에 따라 응답신호 RP를 아날로그 블록(10)의 모듈레이터(14)로 출력한다.

메모리 블록(30)은 불휘발성 강유전체 캐패시터를 포함하는 다수의 메모리 셀들로 구현되어 데이터를 저장한다.

이러한 RFID 태그를 이용시, 하나의 RFID 리더기의 판독범위 내에 복수의 RFID 태그들이 존재하는 경우, RFID 리더기는 각 RFID 태그의 데이터 처리 상태를 판단할 필요성이 있다.

그런데, 종래의 RFID 태그는 RFID 리더기로부터의 무선 주파수 신호를 입력받아 구동전원을 생성하여 사용하므로, 무선 주파수 신호의 상태 또는 RFID 태그의 위치에 따라 전원이 갑자기 일시적으로 끊어지는 경우 현재의 데이터 처리 상태를 나타내는 데이터(플래그 데이터)가 사라질 수 있다. 그러한 경우, RFID 리더기는 복수의 RFID 태그들 중 어느 RFID 태그가 자신과 교신했는지 여부를 판단할 수 없 게 된다. 더욱이, RFID 태그는 전원이 끊어졌다가 다시 공급되면 초기화되어 처음부터 다시 데이터를 처리하게 되므로 데이터 처리 속도가 저하될 수 있으며, 심지어는 이전 데이터 처리가 끝나지 못한 상황에서 다른 변경된 데이터가 처리될 수 있다.

본 발명의 목적은 전원이 일시적으로 오프 된 후 다시 온 되는 경우 플래그 데이터를 바로 복구하여 사용할 수 있도록 함으로써 RFID 장치의 데이터 처리 동작이 보다 안정적이고 신속하게 이루어질 수 있도록 하는데 있다.

본 발명의 RFID 태그 장치는 안테나를 통해 수신된 무선 주파수 신호로 구동전원을 생성하고, 플래그 데이터를 적어도 기 설정된 일정시간 동안 임시 저장하는 아날로그 블록; 상기 구동전원에 의해 동작되어 상기 아날로그 블록을 통해 송수신되는 RF 데이터를 처리하며, 상기 플래그 데이터를 상기 아날로그 블록에 임시 저장시켜 사용하는 디지털 블록; 및 상기 디지털 블록의 제어에 따라 상기 RF 데이터를 저장하는 메모리 블록을 포함하며, 상기 아날로그 블록은 상기 일정시간 동안에 파워 온 리셋신호가 활성화되면 상기 임시 저장된 플래그 데이터를 상기 디지털 블록에 제공한다.

본 발명의 RFID 태그 장치는 동작 중 전원이 일시적으로 오프 되었다가 다시 온 되는 경우에도 저장된 플래그 데이터를 즉시 복구하여 다시 사용할 수 있도록 함으로써 RFID 장치의 데이터 처리 동작이 보다 안정적이고 신속하게 이루어질 수 있도록 해준다.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.

도 2는 본 발명에 따른 RFID 태그 장치의 구성을 나타내는 구성도이다.

본 발명의 RFID 태그 장치는 아날로그 블록(100), 디지털 블록(200) 및 메모리 블록(300)을 구비한다.

아날로그 블록(100)은 안테나(110)를 통해 외부의 통신기기와 무선 주파수 신호를 송수신하며, 수신된 무선 주파수 신호를 이용해 RFID 태그 장치를 구동시키기 위한 전원전압 VDD 즉 구동전원을 생성한다. 특히, 아날로그 블록(100)은 디지털 블록(200)과 연동하여 데이터 처리 상태를 나타내는 플래그 데이터를 적어도 기 설정된 임시저장시간 동안 저장하여 디지털 블록(200)에 제공하며 플래그 데이터를 저장하는 도중에 전원이 일시적으로 오프 되었다가 다시 온 되는 경우 저장된 플래그 데이터를 바로 복구하여 디지털 블록(200)에 제공한다.

이러한 아날로그 블록(100)은 안테나(110), 전압 멀티플라이어(120), 전압 리미터(130), 모듈레이터(140), 디모듈레이터(150), 파워 온 리셋부(160), 클럭 발생부(170) 및 숏텀 메모리(Short-term memory)(180)를 구비한다.

안테나(110)는 외부의 리더기 또는 라이터기와 무선 주파수 신호를 송수신한 다.

전압 멀티플라이어(120)는 안테나(110)로부터 수신한 무선 주파수 신호를 이용하여 RFID 장치를 구동시키기 위한 전원전압 VDD을 생성한다.

전압 리미터(130)는 전압 멀티플라이어(120)의 출력전압의 크기를 전원전압 VDD 수준으로 제한한다.

모듈레이터(140)는 디지털 블록(200)으로부터의 응답신호 RP를 변조하여 안테나(110)로 전송한다.

디모듈레이터(150)는 안테나(110)로부터의 무선 주파수 신호에서 동작 명령 신호를 검출하여 디지털 블록(20)에 명령신호 CMD를 출력한다.

파워 온 리셋부(160)는 전원전압 VDD의 크기를 감지하여 리셋 동작을 제어하기 위한 파워 온 리셋신호 POR를 디지털 블록(20)에 출력한다.

클럭 발생부(170)는 전원전압 VDD에 따라 디지털 블록(200)의 동작을 제어하하기 위한 클럭신호 CLK를 발생시켜 디지털 블록(200)에 출력한다.

숏텀 메모리(180)는 디지털 블록(200)으로부터 플래그 데이터에 대한 숏텀데이터신호 stm_data를 제공받아 저장하며, 플래그 데이터를 저장하는 도중에 전원이 일시적으로 오프 되었다가 다시 온 되면 기 저장된 플래그 데이터를 복구하여 다시 디지털 블록(200)에게 제공해준다. 즉, 숏텀 메모리(180)는 전원이 정상적으로 공급되고 있는 상태에서 디지털 블록(200)으로부터 숏텀데이터신호 stm_data와 함께 플래그 데이터를 저장하라는 숏텀데이터 라이트신호 stm_we가 인가되면(라이트 모드), 적어도 기 설정된 임시저장시간 동안 플래그 데이터를 저장하면서 저장된 플 래그 데이터에 대한 숏텀데이터 출력신호 stm_out를 디지털 블록(200)에 출력한다. 그런데, 플래그 데이터를 저장하고 있는 도중에 전원공급이 일시적으로 오프 되었다가 다시 온 되면(복구 모드), 숏텀 메모리(180)는 전원이 오프 되기 전에 저장되어 있던 플래그 데이터를 다시 복구하여 디지털 블록(200)에 제공해줌으로써 전원공급이 일시적으로 오프 되었다가 다시 온 되더라도 디지털 블록(200)이 태그 초기화 과정을 거치지 않고 바로 데이터를 처리할 수 있도록 해준다.

디지털 블록(200)은 아날로그 블록(100)으로부터 전원전압 VDD, 파워 온 리셋신호 POR, 클럭신호 CLK에 따라 동작되어 아날로그 블록(100)을 통해 외부의 리더기 또는 라이터기와 송수신되는 RF 데이터(명령신호 CMD, 응답신호 RP)를 처리한다. 특히, 디지털 블록(200)은 플래그 데이터를 아날로그 블록(100)의 숏텀 메모리(180)에 임시 저장시켜 사용한다.

메모리 블록(300)은 불휘발성 강유전체 캐패시터를 포함하는 다수의 메모리 셀들로 구현되어 디지털 블록(200)으로부터의 RF 데이터를 저장한다.

도 3은 본 발명의 제 1 실시예에 따른 숏텀 메모리(180)의 구성을 보다 상세하게 나타낸 구성도이다.

도 3의 숏텀 메모리(180)는 POR 제어부(181), PT(Persistent Time) 제어부(182), 숏텀데이터 제어부(183), 데이터 저장 및 증폭부(184), 그리고 PT 및 더미 PT 조정부(185)를 구비한다.

POR 제어부(181)는 파워 온 리셋신호 POR가 발생하면 저장된 플래그 데이터를 복구하기 위한 파워온리셋 제어신호 PORCON 및 파워온리셋 풀업신호 PORPU를 출 력한다.

PT 제어부(182)는 파워온리셋 제어신호 PORCON 및 숏텀데이터 라이트신호 stm_we에 따라 플래그 데이터가 데이터 저장 및 증폭부(184)에 저장되는 시간을 제어하고, 플래그 데이터의 저장 및 복구하고 저장 및 복구된 데이터를 디지털 블록(200)으로 출력하기 위한 신호들 ptm_wen, ptm_pl, ptm_pgate을 생성한다. 즉, PT 제어부(182)는 플래그 데이터 라이트시 즉 숏텀데이터 라이트신호 stm_we가 활성화시 플래그 데이터가 기 설정된 일정시간 동안 데이터 저장 및 증폭부(184)에 제공되어 저장될 수 있도록 그 기 설정된 일정시간 만큼의 펄스폭을 갖는 지연라이트신호 ptm_wen를 생성하여 출력한다. 그리고, PT 제어부(182)는 숏텀데이터 라이트신호 stm_we가 활성화시 또는 전원이 오프 되었다가 다시 온 되어 파워온리셋 제어신호 PORCON가 활성화시 데이터 저장 및 증폭부(184)에 저장된 플래그 데이터를 저장 또는 복구하기 위한 플레이트신호 ptm_pl 및 플래그 데이터를 디지털 블록(200)에 제공하기 위한 게이트신호 ptm_pgate를 출력한다.

숏텀데이터 제어부(183)는 플래그 데이터 라이트시 디지털 블록(200)으로부터 제공받은 숏텀데이터신호 stm_data를 지연라이트신호 ptm_wen에 따라 지연데이터신호 ptm_d, ptm_db로 변환하여 데이터 저장 및 증폭부(184)에 출력한다.

데이터 저장 및 증폭부(184)는 라이트 모드시에는 지연데이터신호 ptm_d, ptm_db, 지연라이트신호 ptm_wen, 및 플레이트신호 ptm_pl에 따라 플래그 데이터를 저장하고, 복구 모드시에는 플레이트신호 ptm_pl 및 파워온리셋 풀업신호 PORPU에 따라 플래그 데이터를 증폭하여 출력한다. 즉, 데이터 저장 및 증폭부(184)는 지 연라이트신호 ptm_wen 및 플레이트신호 ptm_pl가 활성화되면, 숏텀데이터 제어부(183)로부터의 지연데이터신호 ptm_d, ptm_db에 따라 플래그 데이터를 일정시간 동안 강유전체 캐패시터에 저장하고 동시에 저장된 데이터를 PT 및 더미 PT 조정부(185)에 출력한다. 그리고, 데이터 저장 및 증폭부(184)는 전원이 오프 되었다가 다시 온 되어 파워온리셋 풀업신호 PORPU 및 플레이트신호 ptm_pl가 활성화되면, 강유전체 캐패시터에 저장된 플래그 데이터를 리드 및 증폭하여 PT 및 더미 PT 조정부(185)에 출력한다.

PT 및 더미 PT 조정부(185)는 데이터 저장 및 증폭부(184)의 출력신호 즉 지연데이터 입력신호 ptm_data_in, ptm_data_in_bar를 일정시간 지연시킨 숏텀데이터 출력신호 stm_out를 디지털 블록(200)에 출력한다. 이때, PT 및 더미 PT 조정부(185)는 지연데이터 입력신호 ptm_data_in를 일정시간 지연시켜 숏텀데이터 출력신호 stm_out를 출력하는 PT 조정부 및 PT 조정부에 이상이 발생시 지연데이터 입력신호 ptm_data_in_bar를 지연 및 반전시켜 숏텀데이터 출력신호 stm_out를 출력하는 더미 PT 조정부를 구비한다.

도 4는 도 3에서 POR 제어부(181)의 구성 및 동작을 보다 구체적으로 나타낸 도면이다.

POR 제어부(181)는 파워 온 리셋신호 POR를 반전시키는 인버터 IV1, 파워 온 리셋신호 POR를 지연시키는 지연부 DLY1, 인버터 IV1 및 지연부 DLY1의 출력신호를 낸드 연산하여 파워온리셋 제어신호 PORCON를 출력하는 낸드 게이트 ND1, 및 파워온리셋 제어신호 PORCON를 지연시켜 파워온리셋 풀업신호 PORPU를 출력하는 지연부 DLY2를 구비한다. 그리고, 지연부 DLY1 및 DLY2는 각각 인버터 IV2, IV3 및 IV4, IV5가 직렬 연결된다.

이러한 POR 제어부(181)의 동작을 간략하게 설명하면 다음과 같다.

파워 온 리셋신호 POR의 변화에 의한 지연부 DLY1의 출력신호는 인버터 IV1의 출력신호 보다 조금 늦게 낸드게이트 ND1에 입력되기 때문에, 전원이 오프 되었다가 다시 온 되어 파워 온 리셋신호 POR가 로우레벨로 천이되면 그 시간 차이만큼의 로우레벨의 펄스폭을 갖는 파워온리셋 제어신호 PORCON가 출력된다. 그리고, 지연부 DLY2에 의해 파워온리셋 제어신호 PORCON가 일정시간 지연되어 파워온리셋 풀업신호 PORPU가 출력된다.

도 5는 도 3에서 PT 제어부(182)의 구성을 보다 상세하게 나타낸 구성도이다.

PT 제어부(182)는 숏텀라이트지연부 DLY3 및 저장 및 복구제어부(182_1)를 구비한다.

숏텀라이트지연부 DLY3는 숏텀데이터 라이트신호 stm_we를 지연 및 반전시켜 지연라이트신호 ptm_wen를 출력한다. 이러한 숏텀라이트지연부 DLY3는 풀업 지연 구동부(182_2), 풀업 지연 용량부(182_3), 지연 구동부(182_4), 지연 용량부(182_5) 및 지연 구동부(182_6)를 구비한다.

풀업 지연 구동부(182_2)는 숏텀데이터 라이트신호 stm_we를 반전 풀업시켜 출력한다. 이러한 풀업 지연 구동부(182_2)는 전원전압과 접지전압 사이에 순서대로 직렬 연결되는 저항 R1, PMOS 트랜지스터 P1, 및 NMOS 트랜지스터 N1를 구비하 며, PMOS 트랜지스터 P1와 NMOS 트랜지스터 N1의 게이트 단자는 숏텀데이터 라이트신호 stm_we 입력단에 공통 연결된다.

풀업 지연 용량부(182_3)는 숏텀데이터 라이트신호 stm_we에 의한 풀업 지연 구동부(182_2)의 출력신호가 일정시간 동안 지연된 후 지연 구동부(182_4)에 전달되도록 해준다. 즉, 풀업 지연 용량부(182_3)는 숏텀데이터 라이트신호 stm_we가 로우레벨일 때는 PMOS 트랜지스터 P1을 통해 인가되는 전원전압에 의해 충전되고, 숏텀데이터 라이트신호 stm_we가 하이레벨로 변환되면 NMOS 트랜지스터 N1를 통해 서서히 방전되면서 노드 A의 전압을 일정시간 동안 하이레벨로 유지함으로써 풀업 지연 구동부(182_2)의 출력신호가 바로 지연 구동부(182)4)에 전달되지 않도록 해준다. 이러한, 풀업 지연 용량부(182_3)는 풀업 지연 구동부(182_2)의 출력단(노드 A)과 접지전압 사이에 연결된 NMOS 캐패시터 NC1를 구비한다. 풀업 지연 구동부(182_2)의 출력전압이 지연되는 시간은 풀업 지연 용량부 NC1의 용량값에 의해 결정된다.

지연 구동부(182_4)는 풀업 지연 용량부 NC1에 의해 지연되어 전달된 풀업 지연 구동부(182_2)의 출력신호를 반전시켜 출력한다. 즉, 지연 구동부(182_3)는 풀업 지연 용량부 NC1에 차지된 전하가 충분히 방전되어 그 출력전압이 로우레벨로 낮아지면 이를 반전시켜 출력한다. 이러한 지연 구동부(182_4)는 전원전압과 접지전압 사이에 순서대로 직렬 연결되는 저항 R2, PMOS 트랜지스터 P2, NMOS 트랜지스터 N2, 및 저항 R3을 구비하며, PMOS 트랜지스터 P2와 NMOS 트랜지스터 N2의 게이트 단자는 노드 A에 공통 연결된다.

지연 용량부(182_5)는 지연 구동부(182_4)의 출력신호가 일정시간 동안 지연된 후 지연 구동부(182_6)에 전달되도록 해준다. 즉, 지연 용량부(182_5)는 지연 구동부(182_4)의 출력전압이 하이레벨로 변환되면 즉 PMOS 트랜지스터 P2를 통해 전원공급이 전달되면 이를 충전하여 충전전압이 일정 수준에 도달할 때까지 노드 B의 전압을 로우레벨로 유지시켜줌으로써 지연 구동부(182_4)의 출력신호가 바로 지연 구동부(182_6)로 전달되지 않고 일정시간 동안 지연되도록 해준다. 이러한, 지연 용량부(182_5)는 지연 구동부(182_4)의 출력단(노드 B)과 접지전압 사이에 연결된 NMOS 캐패시터 NC2를 구비한다.

지연 구동부(182_6)는 지연 용량부(182_5)에 의해 지연되어 전달된 지연 구동부(182_4)의 출력신호를 반전시켜 지연라이트신호 ptm_wen를 출력한다. 이러한 지연 구동부(182_6)는 전원전압과 접지전압 사이에 순서대로 직렬 연결되는 저항 R4, PMOS 트랜지스터 P3, NMOS 트랜지스터 N3, 및 저항 R5을 구비하며, PMOS 트랜지스터 P3와 NMOS 트랜지스터 N3의 게이트 단자는 노드 B에 공통 연결된다.

저장 및 복구제어부(182_1)는 숏텀데이터 라이트신호 stm_we 또는 파워온리셋 제어신호 PORTCON가 활성화시 데이터 저장 및 증폭부(184)의 강유전체 캐패시터에 데이터를 저장하거나 강유전체 캐패시터에 저장된 데이터를 복구하기 위한 제어신호들 ptm_pgate, ptm_pl을 출력한다.

이러한 저장 및 복구제어부(182_1)는 숏텀데이터 라이트신호 stm_we를 반전시키는 인버터 IV6, 인버터 IV6의 출력신호와 파워온리셋 제어신호 PORTCON를 낸드 연산하여플레이트신호 ptm_pl를 출력하는 낸드게이트 ND2, 및 낸드게이트 ND2의 출 력신호 ptm_pl를 반전시켜 게이트신호 ptm_pgate를 출력하는 인버터 IV7를 구비한다.

도 5에 개시된 PT 제어부(182)의 동작을 간략하게 설명하면 다음과 같다.

전원이 정상적으로 공급되고 있는 상태에서 플래그 데이터를 숏텀 메모리(180)에 저장시키기 위해 숏텀데이터 라이트신호 stm_we가 하이레벨로 활성화되면, NMOS 트랜지스터 N1가 온 되어 풀업 지연 구동부(182_2)의 출력전압이 접지전압이 된다. 하지만, 풀업 지연 용량부 NC1가 충전되어 있는 상태이므로 풀업 지연 용량부 NC1에 충전된 전압이 NMOS 트랜지스터 N1를 통해 충분히 방전될 때까지 노드 A는 하이레벨 상태를 유지하게 된다. 즉, 풀업 지연 구동부(182_2)의 출력신호가 바로 지연 구동부(182_4)에 전달되지 못하고 풀업 지연 용량부 NC1가 충분히 방전될 때까지 지연된 후 전달된다.

다음에, 풀업 지연 용량부 NC1가 충분히 방전되어 노드 A의 전압이 로우레벨로 변환되면, PMOS 트랜지스터 P2가 온 되어 지연 구동부(182_3)의 출력전압이 전원전압이 된다. 하지만, 지연 용량부 NC2가 방전된 상태이므로 PMOS 트랜지스터 P2를 통해 인가되는 전원전압에 의해 지연 용량부 NC2가 충분히 충전될 때까지 노드 B는 로우레벨 상태를 유지하게 된다. 즉, 지연 구동부(182_3)의 출력신호가 바로 지연 구동부(182_4)에 전달되지 않고 지연 용량부 NC2가 충분히 충전될 때까지 지연된 후 전달된다.

다음에, 지연 용량부 NC2가 충분히 충전되어 노드 B의 전압이 하이레벨로 변환되면, NMOS 트랜지스터 N3가 온 되어 지연라이트신호 ptm_wen가 로우레벨로 변환 되어 출력된다.

숏텀데이터 라이트신호 stm_we가 다시 로우레벨로 변환되면, 상술한 과정의 반대 과정을 거쳐 NMOS 캐패시터 NC1가 다시 충전되고 NMOS 캐패시터 NC2가 다시 방전될 때까지 지연된 후 지연라이트신호 ptm_wen가 하이레벨로 다시 변환된다.

따라서, NMOS 캐패시터 NC1, NC2의 용량을 조절함으로써 지연라이트신호 ptm_wen의 펄스폭을 제어할 수 있다.

한편, 상술한 바와 같이 숏텀데이터 라이트신호 stm_we가 활성화되거나 전원이 오프 된 후 다시 온 되어 파워온리셋 제어신호 PORCON가 로우레벨로 활성화되면, 데이터 저장 및 증폭부(184)에 데이터를 저장하거나 저장된 데이터를 복구하기 위한 제어신호들 ptm_pl, ptm_pgate이 출력된다.

도 6은 도 3에서 숏텀데이터 제어부(183)의 구성 및 동작을 보다 구체적으로 나타낸 도면이다.

숏텀데이터 제어부(183)는 인버터 IV8, 노아게이트 NOR1, NOR2 및 NOMS 트랜지스터 N4를 구비한다.

인버터 IV8는 데이터신호 stm_data를 반전시켜 노아게이트 NOR1의 입력단에 출력한다. 노아게이트 NOR1는 인버터 IV8의 출력신호, 지연라이트신호 ptm_wen, 및 파워 온 리셋신호 POR를 노아 연산하여 지연데이터신호 ptm_d를 출력하며, 노아게이트 NOR2는 데이터신호 stm_data, 지연라이트신호 ptm_wen, 및 파워 온 리셋신호 POR를 노아 연산하여 반전된 지연데이터신호 ptm_db를 출력한다. 그리고, NMOS 트랜지스터 N4는 노아게이트 NOR1와 노아게이트 NOR2의 출력단 사이에 연결되며 게 이트 단자가 파워 온 리셋신호 POR 입력단에 연결된다.

이러한 숏텀데이터 제어부(183)의 동작을 간략하게 설명하면 다음과 같다.

전원이 정상적으로 공급되는 상태(파워 온 리셋신호 POR는 로우레벨 상태임)에서 플래그 데이터를 저장하기 위해 디지털 블록(200)으로부터 숏텀데이터신호 stm_data가 인가되고 숏텀데이터 라이트신호 stm_we가 활성화되면, 도 5에서와 같이 일정폭의 로우레벨 값을 갖는 지연라이트신호 ptm_wen가 활성화된다.

숏텀데이터 제어부(183)는 지연라이트신호 ptm_wen가 로우레벨로 유지되는 동안 숏텀데이터신호 stm_data를 지연데이터신호 ptm_d, ptm_db로 변환하여 데이터 저장 및 증폭부(184)에 출력한다. 즉, 숏텀데이터 제어부(183)는 지연데이터신호 ptm_d, ptm_db의 펄스폭이 지연라이트신호 ptm_wen의 펄스폭과 같아지도록 숏텀데이터신호 stm_data를 변환한다. 이처럼, 지연라이트신호 ptm_wen가 로우레벨로 유지되는 동안 숏텀데이터신호 stm_data가 데이터 저장 및 증폭부(184)에 제공될 수 있도록 함으로써, PT 제어부(182)는 도 5에서와 같이 지연라이트신호 ptm_wen의 펄스폭을 조절하여 플래그 데이터가 데이터 저장 및 증폭부(184)에 임시 저장되는 시간을 제어할 수 있게 된다.

도 7은 도 3에서 데이터 저장 및 증폭부(184)의 구성을 보다 구체적으로 나타낸 구성도이다.

데이터 저장 및 증폭부(184)는 데이터 저장부(184_1) 및 증폭부(184_2)를 구비한다.

데이터 저장부(184_1)는 라이트 모드시 숏텀데이터 제어부(183)로부터의 지 연데이터신호 ptm_d, ptm_db를 저장하면서 동시에 PT 및 더미 PT 조정부(185)에 지연데이터 입력신호 ptm_data_in, ptm_data_in_bar를 출력한다. 즉, 데이터 저장부(184_1)는 지연라이트신호 ptm_wen가 활성화시 플래그 데이터를 인가받아 저장하면서 동시에 인가된 플래그 데이터를 PT 및 더미 PT 조정 부(185)에 출력한다. 이러한 데이터 저장부(184_1)는 지연데이터신호 ptm_d 입력단과 출력노드 C 사이에 연결된 PMOS 트랜지스터 P5, 지연데이터신호 ptm_db 입력단과 출력단 D 사이에 연결된 PMOS 트랜지스터 P6, 노드 C와 플레이트신호 ptm_pl 입력단 사이에 연결된 강유전체 캐패시터 FC1, 및 노드 D와 플레이트신호 ptm_pl 입력단 사이에 연결된 강유전체 캐패시터 FC2를 구비한다.

증폭부(184_2)는 복구 모드시 즉 전원이 오프 되었다 온 되어 플레이트신호 ptm_pl 및 파워온리셋 풀업신호 PORPU가 활성화되면, 데이터 저장부(184_1)에 저장된 플래그 데이터를 증폭하여 PT 및 더미 PT 조정부(185)에 출력한다. 이러한 증폭부(184_2)는 PMOS 트랜지스터 P7 ∼ P9, NMOS 트랜지스터 N5, N6, 및 강유전체 캐패시터 FC3를 구비한다. PMOS 트랜지스터 P7는 전원전압과 PMOS 트랜지스터 P8, P9의 공통 노드 사이에 연결되며 게이트 단자가 파워온리셋 풀업신호 PORPU 입력단에 연결된다. PMOS 트랜지스터 P8, P9는 각 게이트 단자가 노드 D, C에 연결되도록 PMOS 트랜지스터 P7와 노드 C, D 사이에서 크로스 커플로 연결된다. NMOS 트랜지스터 N5, N6은 각 게이트 단자가 노드 D, C에 연결되도록 노드 C, D와 접지전압 사이에서 크로스 커플로 연결된다. 강유전체 캐패시터 FC3는 노드 C와 D 사이에 연결된다.

이러한 데이터 저장 및 증폭부(184)의 동작을 간략하게 설명하면 다음과 같다.

먼저, 전원이 정상적으로 공급되는 상태에서 플래그 데이터를 숏텀 메모리(180)에 저장하는 경우(라이트 모드), 디지털 블록(200)으로부터 숏텀데이터 라이트신호 stm_we가 인가되면 도 5에서와 같이 지연라이트신호 ptm_wen 및 플레이트신호 ptm_pl가 활성화된다. 이에 따라, 숏텀데이터 제어부(183)로부터의 지연데이터신호 ptm_d, ptm_db가 각각 PMOS 트랜지스터 P5, P6를 통해 데이터 저장부(184_1)로 인가되어 플래그 데이터가 강유전체 캐패시터 FC1 ∼ FC3에 저장된다.

플래그 데이터가 저장되면서 한편으로 지연데이터신호 ptm_d, ptm_db는 지연데이터 입력신호 ptm_data_in, ptm_data_in_bar로서 PT 및 더미 PT 조정부(185)에 전달된다.

이처럼, 플래그 데이터가 저장되는 동안에 전원이 일시적으로 오프 되었다가 다시 온 되면(복구 모드), 파워온리셋 제어신호 PORCON에 의해 플레이트신호 ptm_pl가 하이레벨로 활성화된다. 그러면, 강유전체의 특성에 의해 강유전체 캐패시터 FC1 및 FC2의 출력전압이 도 8에서와 같이 변화되면서 노드 C, D에 출력된다. 그리고, 노드 C, D의 전압에 의해 PMOS 트랜지스터 P9와 NMOS 트랜지스터 N6가 온 되고 파워온리셋 풀업신호 PORPU에 의해 PMOS 트랜지스터 P7가 온 됨으로써, 노드 C, D의 전압은 각각 전원전압 및 접지전압 레벨로 증폭된다. 이에 따라, 플래그 데이터가 증폭되어 지연데이터 입력신호 ptm_data_in, ptm_data_in_bar로서 PT 및 더미 PT 조정부(185)에 출력된다.

도 9는 도 3의 PT 및 더미 PT 조정부(185)에서 PT 조정부의 구성을 보다 상세하게 나타낸 구성도이다.

PT 조정부는 플래그 입력 제어부(185_1), 지연부(185_2) 및 플래그 구동부(185_3)를 구비한다.

플래그 입력 제어부(185_1)는 게이트신호 ptm_gate에 따라 지연데이터 입력신호 ptm_data_in를 선택적으로 플래그 구동부(185_3)에 전달한다. 이러한 플래그 입력 제어부(185_1)는 지연데이터 입력신호 ptm_data_in 입력단과 플래그 구동부(185_4) 사이에 연결되고 게이트 단자가 게이트신호 ptm_gate 입력단에 연결된 PMOS 트랜지스터 PMOS 트랜지스터 P9를 구비한다.

지연부(185_2)는 플래그 입력 제어부(185_1)의 출력신호 ptm_rc의 크기를 일정시간 동안 하이레벨로 유지시킨다. 이러한 지연부(185_2)는 플래그 입력 제어부(185_1)의 출력단과 접지전압 사이에 연결된 지연 용량부(NMOS 캐패시터) NC3 및 플래그 입력 제어부(185_1)의 출력단에 연결된 지연 저항(NMOS 저항) NR1을 구비한다.

플래그 구동부(185_3)는 지연부(185_2)에 의해 유지된 플래그 입력 제어부(185_1)의 출력신호 ptm_rc를 구동시켜 숏텀데이터 출력신호 stm_out를 출력한다. 이러한 플래그 구동부(185_3)는 저항 R6 ∼ R9, PMOS 트랜지스터 P10, P11, 및 NMOS 트랜지스터 N7, N8을 구비한다. 이때, 저항 R6, PMOS 트랜지스터 P10, NMOS 트랜지스터 N7 및 저항 R7은 전원전압과 접지전압 사이에 순서대로 직렬 연결되고, PMOS 트랜지스터 P10와 NMOS 트랜지스터 N7의 게이트 단자는 플래그 입력 제 어부(185_1)의 출력단에 공통 연결된다. 그리고, 저항 R8, PMOS 트랜지스터 P11, NMOS 트랜지스터 N8 및 저항 R9은 전원전압과 접지전압 사이에 순서대로 직렬 연결되고, PMOS 트랜지스터 P11와 NMOS 트랜지스터 N8의 게이트 단자는 PMOS 트랜지스터 P10와 NMOS 트랜지스터 N7의 공통 노드에 공통 연결된다.

이러한 PT 조정부의 동작을 도 10의 타이밍도를 이용하여 간략하게 설명하면 다음과 같다.

도 5에서와 같이 숏텀데이터 라이트신호 stm_we 또는 파워온리셋 제어신호 PORCON가 활성화되어 게이트 신호 ptm_pgate가 로우레벨로 활성화되면, PMOS 트랜지스터 P9가 온 되어 지연데이터 입력신호 ptm_data_in가 플래그 구동부(185_3)로 전달된다(ptm_rc).

이에 따라, 플래그 구동부(185_3)는 숏텀데이터 출력신호 stm_out를 출력하며, 동시에 지연부(185_2)의 NMOS 캐패시터 NC3가 지연데이터 입력신호 ptm_data_in에 의해 충전된다.

다음에, 게이트 신호 ptm_pgate가 하이레벨로 변환되어 NMOS 트랜지스터 P9가 오프 되면, 지연데이터 입력신호 ptm_data_in가 차단되어 NMOS 캐패시터 NC3의 충전이 종료된다. 그러면, NMOS 캐패시터 NC3가 지연 저항 NR1에 의해 서서히 방전되면서 노드 E의 전압(ptm_rc) 레벨이 서서히 감소된다. 플래그 입력 제어부(185_1)의 출력전압 ptm_rc이 일정 수준(로우레벨) Vt에 도달하면 숏텀데이터 출력신호 stm_out는 로우레벨로 변환된다.

즉, 지연데이터 입력신호 ptm_data_in가 차단되어도 노드 E의 전압은 NMOS 캐패시터 NC3에 의해 일정시간 동안 하이레벨로 유지됨으로써 숏텀데이터 출력신호 stm_out도 바로 로우레벨로 변환되지 않고 일정시간 동안 하이레벨을 유지하게 된다. 이때, 숏텀데이터 출력신호 stm_out가 하이레벨로 유지되는 시간은 NMOS 캐패시터 NC3의 용량에 좌우된다.

도 11은 도 3의 PT 및 더미 PT 조정부(185)에서 더미 PT 조정부의 구성을 보다 구체적으로 나타내는 구성도이다.

더미 PT 조정부는 도 9의 PT 조정부에 이상이 발생시 지연데이터 입력신호 ptm_data_in_bar를 이용하여 숏텀데이터 출력신호 stm_out를 출력하기 위한 것이다.

따라서, 도 9의 구성과 비교하여 더미 PT 조정부는 지연데이터 입력신호 ptm_data_in 대신 그 반전 신호인 지연데이터 입력신호 ptm_data_in_bar를 인가받으며, 플래그 구동부(185_3) 대신에 지연데이터 입력신호 ptm_data_in_bar를 반전시켜 출력하기 위한 반전부(185_6)를 구비할 뿐 다른 구성요소들(185_4, 185_5)의 구성 및 기능은 도 9의 그것들과 동일하다. 따라서, 더미 PT 조정부에 대한 설명은 생략한다.

상술한 구성을 갖는 본 발명의 제 1 실시예에 따른 숏텀 메모리의 동작을 전체적으로 간략하게 설명하면 다음과 같다.

우선, 전원이 정상적으로 공급되는 상태에서 디지털 블록(200)으로부터 숏텀데이터신호 stm_data가 인가되면서 숏텀데이터 라이트신호 stm_we가 인가되면, PT 제어부(182)는 도 5에서와 같이 플래그 데이터가 저장되는 시간을 제어하기 위한 지연라이트신호 ptm_wen를 생성하여 숏텀데이터 제어부(183) 및 데이터 저장 및 증폭부(184)로 출력한다. 그리고, PT 제어부(182)는 강유전체 캐패시터 FC2, FC3에 플래그 데이터를 저장하기 위한 플레이트신호 ptm_pl 및 데이터 저장 및 증폭부(184)의 출력신호 ptm_data_in, ptm_data_in_bar를 PT 및 더미 PT 조정부(185)로 전달하기 위한 게이트신호 ptm_pgate를 생성하여 각각 데이터 저장 및 증폭부(184) 및 PT 및 더미 PT 조정부(185)에 출력한다.

숏텀데이터 제어부(183)는 도 6에서와 같이 PT 제어부(182)로부터의 지연라이트신호 ptm_wen에 따라 디지털 블록(200)으로부터의 숏텀데이터신호 stm_data로 지연데이터신호 ptm_d, ptm_db를 생성하여 데이터 저장 및 증폭부(184)에 출력한다.

데이터 저장 및 증폭부(184)는 도 7에서와 같이 지연라이트신호 ptm_wen에 따라 지연데이터신호 ptm_d, ptm_db를 제공받으면 이를 이용해 플래그 데이터를 강유전체 캐패시터 FC1, FC2에 저장하면서 동시에 지연데이터신호 ptm_d, ptm_db를 지연데이터 입력신호 ptm_data_in, ptm_data_in_bar로서 PT 및 더미 PT 조정부(185)에 출력한다.

그러면, PT 및 더미 PT 조정부(185)는 도 9에서와 같이 지연데이터 입력신호 ptm_data_in를 이용해 숏텀데이터 출력신호 stm_out를 디지털 블록(200)에 출력한다.

이처럼, 플래그 데이터가 숏텀 메모리(180)에 저장되어 있는 동안에 일시적으로 전원이 오프 되었다가 다시 온 되면, 도 4에서와 같이 파워 온 리셋신호 POR 에 의해 파워온리셋 제어신호 PORCON 및 파워온리셋 풀업신호 PORPU가 활성화되어 각각 PT 제어부(182) 및 데이터 저장 및 증폭부(184)에 인가된다.

파워온리셋 제어신호 PORCON가 활성화되면, PT 제어부(182)는 도 5에서와 같이 플레이트신호 ptm_pl 및 게이트신호 ptm_pgate를 생성하여 각각 데이터 저장 및 증폭부(184) 및 PT 및 더미 PT 조정부(185)에 출력한다.

그리고, 데이터 저장 및 증폭부(184)의 출력노드 C, D의 전압상태는 전원이 오프 되더라도 강유전체 캐패시터 FC3에 의해 일정시간 유지되기 때문에, 파워온리셋 풀업신호 PORPU가 활성화되면 출력노드 C, D가 풀업된다.

이처럼, 플레이트신호 ptm_pl가 활성화되고 출력노드 C, D의 전압이 풀업되면, 강유전체의 특성에 의해 강유전체 캐패시터 FC1, FC2에 저장된 플래그 데이터가 지연데이터 입력신호 ptm_data_in, ptm_data_in_bar로서 PT 및 더미 PT 조정부(185)로 출력된다.

그러면, PT 및 더미 PT 조정부(185)는 도 9에서와 같이 지연데이터 입력신호 ptm_data_in를 이용해 숏텀데이터 출력신호 stm_out를 디지털 블록(200)에 출력한다. 따라서, 전원이 일시적으로 오프 된 후 다시 온 되더라도 디지털 블록(200)은 바로 숏텀 메모리(180)에 저장된 플래그 데이터를 제공받아 사용할 수 있게 된다.

도 12는 본 발명의 제 2 실시예에 따른 숏텀 메모리(180)의 구성을 보다 상세하게 나타낸 구성도이다. 도 12에서는 설명의 편의를 위해 도 3에서와 동일한 구조 및 기능을 갖는 구성요소들에는 동일한 참조번호를 부여하고 그에 대한 상세한 설명은 생략한다.

도 12의 숏텀 메모리(180)는 POR 제어부(181), PT 제어부(186), 숏텀데이터 제어부(183), 데이터 저장 및 증폭부(187), 그리고 래치 출력부(188)를 구비한다.

PT 제어부(186)는 POR 제어부(181)로부터의 파워온리셋 제어신호 PORCON 및 디지털 블록(200)으로부터의 숏텀데이터 라이트신호 stm_we에 따라 플래그 데이터가 데이터 저장 및 증폭부(187)에 저장되는 시간을 제어하고, 플래그 데이터의 저장 및 복구를 위한 플레이트신호 ptm_pl를 생성한다. 즉, PT 제어부(186)는 숏텀데이터 라이트신호 stm_we가 활성화시 플래그 데이터가 기 설정된 일정시간 동안 데이터 저장 및 증폭부(187)에 제공되어 저장될 수 있도록 그 기 설정된 일정시간 만큼의 펄스폭을 갖는 지연라이트신호 ptm_wen를 생성하여 출력한다. 그리고, PT 제어부(186)는 라이트신호 stm_we가 활성화시 또는 파워온리셋 제어신호 PORCON가 활성화시 데이터 저장 및 증폭부(184)에 저장된 플래그 데이터를 저장 또는 복구하기 위한 플레이트신호 ptm_pl를 출력한다.

데이터 저장 및 증폭부(187)는 라이트 모드시에는 지연데이터신호 ptm_d, ptm_db, 지연라이트신호 ptm_wen, 및 플레이트신호 ptm_pl에 따라 플래그 데이터를 저장하고, 복구 모드시에는 플레이트신호 ptm_pl 및 파워온리셋 풀업신호 PORPU에 따라 플래그 데이터를 증폭하여 출력한다. 즉, 데이터 저장 및 증폭부(187)는 지연라이트신호 ptm_wen 및 플레이트신호 ptm_pl가 활성화되면, 숏텀데이터 제어부(183)로부터의 지연데이터신호 ptm_d, ptm_db에 따라 플래그 데이터를 일정시간 동안 강유전체 캐패시터에 저장하고 동시에 저장된 데이터를 래치 출력부(188)에 출력한다. 그리고, 데이터 저장 및 증폭부(187)는 전원이 오프 되었다가 다시 온 되어 파워온리셋 풀업신호 PORPU 및 플레이트신호 ptm_pl가 활성화되면, 강유전체 캐패시터에 저장된 플래그 데이터를 증폭하여 래치 출력부(188)에 출력한다.

래치 출력부(188)는 데이터 저장 및 증폭부(187)의 출력신호 ptm_data_in, ptm_data_in_bar를 래치하여 숏텀데이터신호 stm_data로 출력한다.

도 13은 도 12에서 PT 제어부(186)의 구성을 보다 상세하게 나타낸 구성도이다.

PT 제어부(186)는 지연부 DLY4 와 저장 및 복구제어부(186_1)를 구비한다.

지연부 DLY4는 구성 및 기능은 도 5에서의 지연부 DLY3와 동일하므로 이에 대한 설명은 생략한다.

저장 및 복구제어부(186_1)는 숏텀데이터 라이트신호 stm_we 또는 파워온리셋 제어신호 PORCON가 활성화되면 데이터 저장 및 증폭부(187)의 강유전체 캐패시터에 플래그 데이터를 저장하거나 저장된 플래그 데이터를 복구하기 위한 플레이트신호 ptm_pl를 출력한다.

이러한 저장 및 복구제어부(186_1)는 숏텀데이터 라이트신호 stm_we를 반전시키는 인버터 IV9 및 인버터 IV9의 출력신호와 파워온리셋 제어신호 PORCON를 낸드 연산하여 플레이트신호 ptm_pl를 출력하는 낸드게이트 ND3를 구비한다.

도 14는 도 12에서 데이터 저장 및 증폭부(187)와 래치 출력부(188)의 구성을 보다 상세하게 나타낸 구성도이다.

데이터 저장 및 증폭부(187)는 데이터 저장부(187_1) 및 증폭부(187_2)를 구비한다.

데이터 저장부(187_1)는 라이트 모드시 숏텀데이터 제어부(183)로부터의 지연데이터신호 ptm_d, ptm_db를 저장하면서 동시에 래치 출력부(188)에 지연데이터 입력신호 ptm_data_in, ptm_data_in_bar를 출력한다. 이러한 데이터 저장부(187_1)는 구조 및 기능은 도 7에서의 데이터 저장부(184_1)와 동일한다.

증폭부(187_2)는 복구 모드시 즉 전원이 오프 되었다 온 되어 플레이트신호 ptm_pl 및 파워온리셋 풀업신호 PORPU가 활성화되면, 데이터 저장부(187_1)에 저장된 플래그 데이터를 증폭하여 래치 출력부(188)에 출력한다. 이러한 증폭부(187_2)는 PMOS 트랜지스터 P16 ∼ P18, NMOS 트랜지스터 N10, N11, 강유전체 캐패시터 FC6 및 NMOS 캐패시터 NC5, NC6를 구비한다. PMOS 트랜지스터 P16는 전원전압과 PMOS 트랜지스터 P17, P18의 공통 노드 사이에 연결되며 게이트 단자가 파워온리셋 풀업신호 PORPU 입력단에 연결된다. PMOS 트랜지스터 P17, P18는 각 게이트 단자가 노드 G, F에 연결되도록 PMOS 트랜지스터 P16와 노드 F, G 사이에서 크로스 커플로 연결된다. NMOS 트랜지스터 N10, N11은 각 게이트 단자가 노드 G, F에 연결되도록 노드 F, G와 접지전압 사이에서 크로스 커플로 연결된다. 강유전체 캐패시터 FC6는 노드 F와 G 사이에 연결된다. NMOS 캐패시터 NC5, NC6은 각각 노드 F, G와 접지전압 사이에 연결된다.

래치 출력부(188)는 PMOS 트랜지스터 P19, P20 및 NMOS 트랜지스터 N12 ∼ N15를 구비한다. PMOS 트랜지스터 P19, P20는 게이트 단자가 각각 노드 I, H에 연결되도록 전원전압과 노드 H, I 사이에서 크로스 커플로 연결된다. NMOS 트랜지스터 N12, N13는 노드 H와 접지전압 사이에 병렬 연결되며, NMOS 트랜지스터 N12의 게이트 단자는 지연데이터 입력신호 ptm_data_in_bar와 연결되고 NMOS 트랜지스터 N13의 게이트 단자는 노드 I에 연결된다. NMOS 트랜지스터 N14, N15는 노드 I와 접지전압 사이에 병렬 연결되며, NMOS 트랜지스터 N14의 게이트 단자는 노드 H에 연결되고 NMOS 트랜지스터 N15의 게이트 단자는 지연데이터 입력신호 ptm_data_in와 연결된다.

데이터 저장 및 증폭부(187)와 래치 출력부(188)의 동작을 간략하게 설명하면 다음과 같다.

먼저, 전원이 정상적으로 공급되는 상태에서 플래그 데이터를 숏텀 메모리(180)에 저장하는 경우(라이트 모드), 디지털 블록(200)으로부터 숏텀데이터 라이트신호 stm_we가 인가되면 지연라이트신호 ptm_wen 및 플레이트신호 ptm_pl가 활성화되고, 이에 따라 숏텀데이터 제어부(183)로부터의 지연데이터신호 ptm_d, ptm_db가 각각 PMOS 트랜지스터 P14, P15를 통해 데이터 저장부(187_1)로 인가되어 저장된다.

플래그 데이터가 저장되면서 한편으로 지연데이터신호 ptm_d, ptm_db는 지연데이터 입력신호 ptm_data_in, ptm_data_in_bar로서 래치 출력부(185)에 전달된다.

래치 출력부(185)는 지연데이터 입력신호 ptm_data_in, ptm_data_in_bar를 래치하여 숏텀데이터 출력신호 stm_out를 출력한다. 다음에, 라이트 모드가 종료되어 지연데이터 입력신호 ptm_data_in, ptm_data_in_bar가 모두 로우레벨로 인가되면, 래치 출력부(185)는 래치된 데이터를 계속 출력한다.

즉, 라이트 모드시 지연데이터 입력신호 ptm_data_in가 하이레벨로 인가되고 지연데이터 입력신호 ptm_data_in_bar가 로우레벨로 인가되면, NMOS 트랜지스터 N15가 온 되어 노드 I가 접지전압이 됨으로써 인버터 IV10에 의해 하이레벨의 숏텀데이터 출력신호 stm_out가 출력된다. 그리고, PMOS 트랜지스터 P19가 온 되고 이에 따라 NMOS 트랜지스터 N14도 온 된다. 다음에, 라이트 모드가 종료되어 지연데이터 입력신호 ptm_data_in, ptm_data_in_bar가 모두 로우레벨로 인가되면, NMOS 트랜지스터 N15는 오프 되지만 NMOS 트랜지스터 N14가 여전히 온 상태로 남아있게 되어 숏텀데이터 출력신호 stm_out는 로우레벨을 계속 유지하게 된다.

이처럼, 래치된 데이터가 출력되는 동안에 전원이 일시적으로 오프 되었다가 다시 온 되면(복구 모드), 파워온리셋 제어신호 PORCON에 의해 플레이트신호 ptm_pl가 하이레벨로 활성화된다. 그러면, 강유전체의 특성에 의해 강유전체 캐패시터 FC4 및 FC5의 출력전압이 도 8에서와 같이 변화되면서 노드 F, G에 출력되고, 노드 F, G의 전압은 각각 증폭부(187_2)에 의해 전원전압 및 접지전압 레벨로 증폭된다. 이처럼, 증폭된 플래그 데이터는 지연데이터 입력신호 ptm_data_in, ptm_data_in_bar로서 래치 출력부(188)에 출력된다. 래치 출력부(188)는 라이트 모드시와 같이 지연데이터 입력신호 ptm_data_in, ptm_data_in_bar를 래치하여 숏텀데이터 출력신호 stm_out를 출력하고, 숏텀데이터 출력신호 stm_out의 상태를 계속 유지시킨다.

도 1은 FeRAM을 갖는 종래 RFID(Radio Frequency identification) 태그 장치의 구성을 나타낸 구성도

도 2는 본 발명에 따른 RFID 태그 장치의 구성을 나타내는 구성도.

도 3은 본 발명의 제 1 실시예에 따른 숏텀 메모리(180)의 구성을 보다 상세하게 나타낸 구성도.

도 4는 도 3에서 POR 제어부(181)의 구성 및 동작을 보다 구체적으로 나타낸 도면.

도 5는 도 3에서 PT 제어부(182)의 구성을 보다 상세하게 나타낸 구성도.

도 6은 도 3에서 숏텀데이터 제어부(183)의 구성 및 동작을 보다 구체적으로 나타낸 도면.

도 7은 도 3에서 데이터 저장 및 증폭부(184)의 구성을 보다 구체적으로 나타낸 구성도.

도 8은 도 7에서 전원이 오프 된 후 다시 온 될 때 강유전체 캐패시터 FC1, FC2에 의해 플래그 데이터 입력신호가 변화되는 모습을 보여주는 도면.

도 9는 도 3의 PT 및 더미 PT 조정부(185)에서 PT 조정부의 구성을 보다 상세하게 나타낸 구성도.

도 10은 PT 조정부의 동작을 설명하기 위한 타이밍도.

도 11은 도 3의 PT 및 더미 PT 조정부(185)에서 더미 PT 조정부의 구성을 보다 구체적으로 나타내는 구성도.

도 12는 본 발명의 제 2 실시예에 따른 숏텀 메모리(180)의 구성을 보다 상세하게 나타낸 구성도.

도 13은 도 12에서 PT 제어부(186)의 구성을 보다 상세하게 나타낸 구성도.

도 14는 도 12에서 데이터 저장 및 증폭부(187)와 래치 출력부(188)의 구성을 보다 상세하게 나타낸 구성도.

Claims

안테나를 통해 수신된 무선 주파수 신호로 구동전원을 생성하고, 플래그 데이터를 적어도 기 설정된 일정시간 동안 임시 저장하는 아날로그 블록;

상기 구동전원에 의해 동작되어 상기 아날로그 블록을 통해 송수신되는 RF 데이터를 처리하며, 상기 플래그 데이터를 상기 아날로그 블록에 임시 저장시켜 사용하는 디지털 블록; 및

상기 디지털 블록의 제어에 따라 상기 RF 데이터를 저장하는 메모리 블록을 포함하며,

상기 아날로그 블록은

상기 일정시간 동안에 파워 온 리셋신호가 활성화되면 상기 임시 저장된 플래그 데이터를 상기 디지털 블록에 제공하는 RFID 태그 장치.
제 1항에 있어서, 상기 아날로그 블록은

상기 구동전원의 크기에 따라 상기 파워 온 리셋신호를 출력하는 파워 온 리셋부; 및

상기 디지털 블록으로부터 숏텀데이터 라이트신호가 활성화시 상기 플래그 데이터를 임시 저장하고, 상기 파워 온 리셋신호가 활성화시 상기 임시 저장된 플래그 데이터를 복구하여 상기 디지털 블록에 제공하는 숏텀 메모리를 포함하는 것을 특징으로 하는 RFID 태그 장치.
제 2항에 있어서, 상기 숏텀 메모리는

상기 파워 온 리셋신호가 활성화시 파워온리셋 제어신호 및 파워온리셋 풀업신호를 출력하는 제 1 POR 제어부;

상기 파워온리셋 제어신호 및 상기 숏텀데이터 라이트신호에 따라, 상기 플래그 데이터가 저장되는 시간을 제어하기 위한 지연라이트신호 및 상기 플래그 데이터의 저장 및 복구를 위한 플레이트신호와 게이트신호를 출력하는 제 1 PT 제어부;

상기 지연라이트신호에 따라 상기 플래그 데이터를 변환시켜 지연데이터신호를 출력하는 제 1 숏텀데이터 제어부;

상기 숏텀데이터 라이트신호가 활성화시 상기 지연데이터신호, 상기 지연라이트신호 및 상기 플레이트신호에 따라 상기 플래그 데이터를 저장하고, 상기 파워 온 리셋신호가 활성화시 상기 플레이트신호 및 상기 파워온리셋 풀업신호에 따라 상기 임시 저장된 데이터를 증폭하여 출력하는 제 1 데이터 저장 및 증폭부; 및

상기 게이트신호에 따라 상기 데이터 저장 및 증폭부의 출력신호를 일정시간 지연시켜 상기 디지털 블록에 출력하는 PT 조정부를 포함하는 것을 특징으로 하는 RFID 태그 장치.
제 3항에 있어서, 상기 제 1 PT 제어부는

상기 숏텀데이터 라이트신호를 지연 및 반전시켜 상기 지연라이트신호를 출 력하는 제 1 숏텀라이트지연부; 및

상기 숏텀데이터 라이트신호 또는 상기 파워온리셋 제어신호가 활성화시 상기 플레이트신호 및 상기 게이트신호를 활성화시키는 제 1 저장 및 복구제어부를 포함하는 것을 특징으로 하는 RFID 태그 장치.
제 4항에 있어서, 상기 제 1 숏텀라이트지연부는

상기 숏텀데이터 라이트신호를 반전 풀업시키는 제 1 풀업 지연 구동부;

상기 제 1 풀업 지연 구동부의 출력신호를 반전시키는 제 1 지연 구동부;

상기 제 1 지연 구동부의 출력신호를 반전시켜 상기 지연라이트신호를 출력하는 제 2 지연 구동부;

상기 제 1 풀업 지연 구동부의 출력신호가 일정시간 지연된 후 상기 제 1 지연 구동부에 인가되도록 하는 제 1 풀업 지연 용량부; 및

상기 제 1 지연 구동부의 출력신호가 일정시간 지연된 후 상기 제 2 지연 구동부에 인가되도록 하는 제 1 지연 용량부를 포함하는 것을 특징으로 하는 RFID 태그 장치.
제 3항에 있어서, 상기 제 1 숏텀데이터 제어부는

상기 지연데이터신호의 펄스폭이 상기 지연라이트신호의 펄스폭과 같아지도록 상기 플래그 데이터를 변환시키는 것을 특징으로 하는 RFID 태그 장치.
제 3항에 있어서, 상기 제 1 데이터 저장 및 증폭부는

상기 지연라이트신호 및 상기 플레이트신호에 따라 상기 지연데이터신호를 인가받아 강유전체 캐패시터에 저장하는 제 1 데이터 저장부; 및

상기 플레이트신호 및 상기 파워온리셋 풀업신호에 따라 상기 강유전체 캐패시터에 저장된 데이터를 리드 및 증폭하여 상기 PT 조정부에 출력하는 제 1 증폭부를 포함하는 것을 특징으로 하는 RFID 태그 장치.
제 7항에 있어서, 상기 제 1 데이터 저장부는

상기 지연데이터신호를 저장하면서 상기 지연데이터신호를 상기 PT 조정부로 전달하는 것을 특징으로 하는 RFID 태그 장치.
제 3항에 있어서, 상기 PT 조정부는

상기 게이트신호에 따라 상기 제 1 데이터 저장 및 증폭부의 출력신호를 전달하는 제 1 플래그 입력 제어부;

상기 제 1 플래그 입력 제어부의 출력신호의 레벨을 일정시간 유지시키는 제 1 지연부; 및

상기 제 1 지연부에 의해 유지된 신호를 구동시켜 상기 디지털 블록에 출력하는 제 1 플래그 구동부를 포함하는 것을 특징으로 하는 RFID 태그 장치.
제 9항에 있어서, 상기 제 1 지연부는

상기 제 1 플래그 입력 제어부의 출력신호를 충전하는 제 2 지연 용량부; 및

상기 제 2 지연 용량부에 충전된 전하를 방출시키는 지연 저항부를 포함하는 것을 특징으로 하는 RFID 태그 장치.
제 9항에 있어서,

상기 제 1 데이터 저장 및 증폭부는 상기 플래그 데이터에 대한 차동신호를 출력하며,

상기 PT 조정부는 상기 차동신호 중 상기 제 1 플래그 입력 제어부에 인가되지 않는 다른 한 신호를 지연 반전시키는 더미 PT 조정부를 더 구비하는 것을 특징으로 하는 RFID 태그 장치.
제 11항에 있어서, 상기 더미 PT 조정부는

상기 게이트신호에 따라 상기 데이터 저장 및 증폭부의 차동신호 중 상기 다른 한 신호를 전달하는 제 2 플래그 입력 제어부;

상기 제 2 플래그 입력 제어부의 출력신호의 레벨을 일정시간 유지시키는 제 2 지연부; 및

상기 제 2 지연부에 의해 유지된 신호를 구동시키는 제 2 플래그 구동부를 포함하는 것을 특징으로 하는 RFID 태그 장치.
제 2항에 있어서, 상기 숏텀 메모리는

상기 파워 온 리셋신호가 활성화시 파워온리셋 제어신호 및 파워온리셋 풀업신호를 출력하는 제 2 POR 제어부;

상기 파워온리셋 제어신호 및 상기 숏텀데이터 라이트신호에 따라, 상기 플래그 데이터가 저장되는 시간을 제어하기 위한 지연라이트신호 및 상기 플래그 데이터의 저장 및 복구를 위한 플레이트신호를 출력하는 제 2 PT 제어부;

상기 지연라이트신호에 따라 상기 플래그 데이터를 변환시켜 지연데이터신호를 출력하는 제 2 숏텀데이터 제어부;

상기 숏텀데이터 라이트신호가 활성화시 상기 지연데이터신호, 상기 지연라이트신호 및 상기 플레이트신호에 따라 상기 플래그 데이터를 저장하고, 상기 파워 온 리셋신호가 활성화시 상기 플레이트신호 및 상기 파워온리셋 풀업신호에 따라 상기 임시 저장된 데이터를 증폭하여 출력하는 제 2 데이터 저장 및 증폭부; 및

상기 제 2 데이터 저장 및 증폭부의 출력신호를 래치하여 상기 디지털 블록에 출력하는 래치 출력부를 포함하는 것을 특징으로 하는 RFID 태그 장치.
제 13항에 있어서, 상기 제 2 PT 제어부는

상기 숏텀데이터 라이트신호를 지연 및 반전시켜 상기 지연라이트신호를 출력하는 제 2 숏텀라이트지연부; 및

상기 숏텀데이터 라이트신호 또는 상기 파워온리셋 제어신호가 활성화시 상기 플레이트신호를 활성화시키는 제 2 저장 및 복구제어부를 포함하는 것을 특징으로 하는 RFID 태그 장치.
제 14항에 있어서, 상기 제 2 숏텀라이트지연부는

상기 숏텀데이터 라이트신호를 반전 풀업시키는 제 2 풀업 지연 구동부;

상기 제 2 풀업 지연 구동부의 출력신호를 반전시키는 제 2 지연 구동부;

상기 제 2 지연 구동부의 출력신호를 반전시켜 상기 지연라이트신호를 출력하는 제 3 지연 구동부;

상기 제 2 풀업 지연 구동부의 출력신호가 일정시간 지연된 후 상기 제 2 지연 구동부에 인가되도록 하는 제 2 풀업 지연 용량부; 및

상기 제 2 지연 구동부의 출력신호가 일정시간 지연된 후 상기 제 2 지연 구동부에 인가되도록 하는 제 2 지연 용량부를 포함하는 것을 특징으로 하는 RFID 태그 장치.
제 13항에 있어서, 상기 제 2 숏텀데이터 제어부는

상기 지연데이터신호의 펄스폭이 상기 지연라이트신호의 펄스폭과 같아지도록 상기 플래그 데이터를 변환시키는 것을 특징으로 하는 RFID 태그 장치.
제 13항에 있어서, 상기 제 2 데이터 저장 및 증폭부는

상기 지연라이트신호 및 상기 플레이트신호에 따라 상기 지연데이터신호를 인가받아 강유전체 캐패시터에 저장하는 제 2 데이터 저장부; 및

상기 플레이트신호 및 상기 파워온리셋 풀업신호에 따라 상기 강유전체 캐패 시터에 저장된 데이터를 리드 및 증폭하여 상기 래치 출력부에 출력하는 제 2 증폭부를 포함하는 것을 특징으로 하는 RFID 태그 장치.
제 17항에 있어서, 상기 제 2 데이터 저장부는

상기 지연데이터신호를 저장하면서 상기 지연데이터신호를 상기 래치 출력부로 전달하는 것을 특징으로 하는 RFID 태그 장치.
제 13항에 있어서, 상기 래치 출력부는

상기 제 2 데이터 저장 및 증폭부로부터 차동신호가 출력되면 출력된 차동신호를 래치하여 출력하고, 상기 제 2 데이터 저장 및 증폭부의 출력신호가 동일한 레벨을 갖는 경우 래치된 데이터의 출력 상태를 계속 유지하는 것을 특징으로 하는 RFID 태그 장치.