KR100924204B1

KR100924204B1 - Ｒｆｉｄ 장치

Info

Publication number: KR100924204B1
Application number: KR1020080053719A
Authority: KR
Inventors: 강희복
Original assignee: 주식회사 하이닉스반도체
Priority date: 2008-06-09
Filing date: 2008-06-09
Publication date: 2009-10-29

Abstract

본 발명은 RFID 장치에 관한 것으로, RFID 장치의 동작 중 전원이 일시적으로 오프 되었다가 다시 온 되는 경우에도 저장된 플래그 데이터를 즉시 복구하여 데이터 처리 동작이 보다 안정적이고 신속하게 이루어질 수 있도록 하는 기술을 개시한다. 이러한 본 발명은, 아날로그 블록, 디지털 블록 및 비휘발성 강유전체 커패시터 소자를 포함하는 셀 어레이부에 데이터를 리드/라이트 하는 메모리 블록을 포함하는 RFID 장치에 있어서, 아날로그 블록은 숏텀 데이터 라이트신호의 활성화시 디지털 블록으로부터 인가되는 숏텀 데이터를 기 설정된 데이터 유지시간 동안 임시 저장하는 숏텀 메모리를 포함하며, 숏텀 메모리에 저장된 상기 숏텀 데이터를 디지털 블록에 제공하되, 숏텀 메모리는 전원의 온/오프 상태와 무관하게 데이터 유지시간 동안 숏텀 데이터를 저장하고, 데이터 유지시간 이후에 전원이 오프된 경우 숏텀 데이터를 비활성화 상태로 출력한다.

Description

ＲＦＩＤ 장치{Radio frequency identification device}

본 발명은 RFID 장치에 관한 것으로서, 플래그 데이터를 저장하는 동안 전원이 일시적으로 오프 되었다가 다시 온 되는 경우 초기화 과정 없이 기 저장된 플래그 데이터를 바로 복구하여 사용할 수 있도록 하는 기술이다.

일반적으로 불휘발성 강유전체 메모리 즉, FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이터가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다.

이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 기억소자로써 커패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 이용한 것이다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.

한편, RFID(Radio Frequency Identification) 장치는 무선 주파수를 이용하여 전자 태그를 부착한 객체를 리더가 자동으로 인식하고 정보를 읽는 기술로써 빠른 인식 속도 및 많은 데이터의 저장 능력 등을 가진다. 이러한 RFID 장치는 물류 관리 시스템, 사용자 인증 시스템, 전자 화폐 시스템, 교통 시스템 등의 여러 가지 경우에 이용되고 있다.

예를 들어, 물류 관리 시스템에서는 배달 전표 또는 태그(tag) 대신에 데이터가 기록된 IC(Integrated Circuit) 태그를 이용하여 화물의 분류 또는 재고 관리 등이 행해지고 있다. 또한, 한편, 사용자 인증 시스템에서는 개인 정보 등을 기록한 IC 카드를 이용하여 입실 관리 등을 행하고 있다.

RFID 장치는 크게 RFID 리더기와 RFID 태그로 구성된다. RFID 리더기는 내장형 또는 외장형 안테나를 포함하며 이러한 안테나는 활성 신호를 발산하여 전자기장, 즉, RF 필드를 형성한다. 그리고, RF 필드 내에 RFID 태그가 진입하면, RFID 태그는 RFID 리더기의 안테나에서 발산된 활성 신호를 이용하여 구동 전원을 생성한 후 태그 내에 저장되어 있는 데이터를 RFID 리더기로 송신한다.

한편, RFID 장치에 사용되는 메모리로 불휘발성 강유전체 메모리가 사용된다. 종래의 RFID 태그는 크게 아날로그 블록, 디지털 블록 및 메모리 블록(FeRAM)을 구비한다.

이러한 RFID 태그의 이용시, 하나의 RFID 리더기의 판독범위 내에 복수의 RFID 태그들이 존재하는 경우, RFID 리더기는 각 RFID 태그의 데이터 처리 상태를 판단할 필요성이 있다.

그런데, 종래의 RFID 태그는 RFID 리더기로부터의 무선 주파수 신호를 입력받아 구동 전원을 생성하여 사용하게 된다. 그러므로, 무선 주파수 신호의 상태 또는 RFID 태그의 위치에 따라 전원이 갑자기 일시적으로 끊어지는 경우 현재의 데 이터 처리 상태를 나타내는 데이터(플래그 데이터)가 사라질 수 있다.

이러한 경우, RFID 리더기는 복수의 RFID 태그들 중 어느 RFID 태그가 자신과 교신했는지 여부를 판단할 수 없게 된다. 더욱이, RFID 태그는 전원이 끊어졌다가 다시 공급되면 초기화되어 처음부터 다시 데이터를 처리하게 되므로 데이터 처리 속도가 저하될 수 있으며, 심지어는 이전 데이터 처리가 끝나지 못한 상황에서 다른 변경된 데이터가 처리될 수 있다.

본 발명은 전원이 일시적으로 오프 된 후 다시 온 되는 경우 플래그 데이터를 바로 복구하여 사용할 수 있도록 함으로써 RFID 장치의 데이터 처리 동작이 보다 안정적이고 신속하게 이루어질 수 있도록 하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명의 RFID 장치는, 아날로그 블록, 디지털 블록 및 비휘발성 강유전체 커패시터 소자를 포함하는 셀 어레이부에 데이터를 리드/라이트 하는 메모리 블록을 포함하는 RFID 장치에 있어서, 아날로그 블록은 숏텀 데이터 라이트신호의 활성화시 디지털 블록으로부터 인가되며 플래그 데이터에 관한 정보를 포함하는 숏텀 데이터를 기 설정된 데이터 유지시간 동안 임시 저장하는 숏텀 메모리를 포함하며, 숏텀 메모리에 저장된 숏텀 데이터를 디지털 블록에 제공하되, 숏텀 메모리는 전원의 온/오프 상태와 무관하게 데이터 유지시간 동안 숏텀 데이터를 저장하고, 데이터 유지시간 이후에 전원이 오프된 경우 숏텀 데이터를 비활성화 상태로 출력하는 것을 특징으로 한다.

또한, 본 발명은 아날로그 블록, 디지털 블록 및 비휘발성 강유전체 커패시터 소자를 포함하는 셀 어레이부에 데이터를 리드/라이트 하는 메모리 블록을 포함하는 RFID 장치에 있어서, 아날로그 블록은 숏텀 데이터 라이트신호의 활성화시 디지털 블록으로부터 인가되며, 플래그 데이터에 관한 정보를 포함하는 숏텀 데이터를 저장하고 저장된 숏텀 데이터를 디지털 블록에 제공하되, 전원이 오프되는 시점으로부터 기 설정된 데이터 유지시간 이상 숏텀 데이터를 유지하는 숏텀 메모리를 포함하는 것을 특징으로 한다.

이상에서 설명한 바와 같이, 본 발명은 RFID 태그의 동작 중 전원이 일시적으로 오프 되었다가 다시 온 되는 경우에도 저장된 플래그 데이터를 즉시 복구하여 다시 사용할 수 있도록 함으로써 데이터 처리 동작이 보다 안정적이고 신속하게 이루어질 수 있도록 하는 효과를 제공한다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.

도 1은 본 발명에 따른 RFID 장치의 전체 구성도이다.

본 발명의 RFID 장치는 아날로그 블록(100), 디지털 블록(200) 및 메모리 블록(300)을 포함한다.

여기서, 아날로그 블록(100)은 안테나(110)를 통해 외부의 통신기기와 무선 주파수 신호를 송수신하며, 수신된 무선 주파수 신호를 이용해 RFID 태그 장치를 구동시키기 위한 전원전압 VDD 즉 구동 전원을 생성한다.

특히, 아날로그 블록(100)은 디지털 블록(200)과 연동하여 데이터 처리 상태 를 나타내는 플래그 데이터를 적어도 기 설정된 임시저장시간 동안 저장하여 디지털 블록(200)에 제공한다. 그리고, 아날로그 블록(100)은 플래그 데이터를 저장하는 도중에 전원이 일시적으로 오프 되었다가 다시 온 되는 경우 저장된 플래그 데이터를 바로 복구하여 디지털 블록(200)에 제공한다.

이러한 아날로그 블록(100)은 안테나(110), 전압 멀티플라이어(120), 전압 리미터(130), 모듈레이터(140), 디모듈레이터(150), 파워 온 리셋부(160), 클럭 발생부(170) 및 숏텀 메모리(Short-term memory)(180)를 포함한다.

안테나(110)는 외부의 리더기 또는 라이터기와 무선 주파수 신호를 송수신한다. 전압 멀티플라이어(120)는 안테나(110)로부터 수신한 무선 주파수 신호를 이용하여 RFID 장치를 구동시키기 위한 전원전압 VDD을 생성한다. 전압 리미터(130)는 전압 멀티플라이어(120)의 출력전압의 크기를 전원전압 VDD 수준으로 제한한다.

또한, 모듈레이터(140)는 디지털 블록(200)으로부터의 응답신호 RP를 변조하여 안테나(110)로 전송한다. 디모듈레이터(150)는 안테나(110)로부터의 무선 주파수 신호에서 동작 명령 신호를 검출하여 디지털 블록(20)에 명령신호 CMD를 출력한다.

그리고, 파워 온 리셋부(160)는 전원전압 VDD의 크기를 감지하여 리셋 동작을 제어하기 위한 파워 온 리셋신호 POR를 디지털 블록(200)에 출력한다. 클럭 발생부(170)는 전원전압 VDD에 따라 디지털 블록(200)의 동작을 제어하기 위한 클럭신호 CLK를 발생시켜 디지털 블록(200)에 출력한다.

또한, 숏텀 메모리(180)는 디지털 블록(200)으로부터 플래그 데이터에 대한 정보를 포함하는 숏텀 데이터 S2_data를 제공받아 저장한다. 그리고, 숏텀 메모리(180)는 파워 온 리셋부(160)로부터 파워 온 리셋신호 POR가 인가된다. 또한, 숏텀 메모리(180)는 플래그 데이터를 저장하는 도중에 전원이 일시적으로 오프 되었다가 다시 온 되는 경우 또는 플래그 데이터를 변경하였을 경우 기 저장된 플래그 데이터를 복구하여 다시 디지털 블록(200)에 제공한다.

즉, 숏텀 메모리(180)는 라이트 모드시 전원이 정상적으로 공급되고 있는 상태에서 디지털 블록(200)으로부터 숏텀 데이터 S2_data와 함께 플래그 데이터를 저장하라는 숏텀 데이터 라이트신호 S2_we가 인가된다. 그러면, 숏텀 메모리(180)는 적어도 기 설정된 임시저장시간 동안 플래그 데이터를 저장하면서 저장된 플래그 데이터에 대한 숏텀 데이터 출력신호 S2_out를 디지털 블록(200)에 출력한다.

한편, 데이터 복구 모드에서 플래그 데이터를 저장하고 있는 도중에 전원공급이 일시적으로 오프 되었다가 다시 온 되는 경우 또는 플래그 데이터를 변경할 경우, 숏텀 메모리(180)는 전원이 오프 되기 전에 저장되어 있던 플래그 데이터를 다시 복구하여 디지털 블록(200)에 제공한다. 이에 따라, 전원공급이 일시적으로 오프 되었다가 다시 온 되더라도 디지털 블록(200)이 태그의 초기화 과정을 거치지 않고 바로 데이터를 처리할 수 있도록 한다.

디지털 블록(200)은 아날로그 블록(100)으로부터 인가되는 전원전압 VDD, 파워 온 리셋신호 POR, 클럭신호 CLK에 따라 동작되어 아날로그 블록(100)을 통해 외부의 리더기 또는 라이터기와 송수신 되는 RF 데이터(명령신호 CMD, 응답신호 RP)를 처리한다. 특히, 디지털 블록(200)은 플래그 데이터를 아날로그 블록(100)의 숏텀 메모리(180)에 임시 저장시켜 사용한다.

메모리 블록(300)은 불휘발성 강유전체 커패시터를 포함하는 다수의 메모리 셀들로 구현되어 디지털 블록(200)으로부터 인가되는 RF 데이터를 저장한다.

요즈음 대부분의 프로토콜에서 특정 정보(Identification or selection)의 상태를 저장하기 위해 숏텀 메모리(180)를 필요로 하고 있다. 이러한 숏텀 메모리(180)는 특정 데이터 또는 상태를 짧은 기간 동안만 저장하여 유지하게 된다.

따라서, 휘발성 메모리인 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory) 및 비휘발성 메모리인 EEPROM(Electrically Erasable Programmable ROM)과 구별될 수 있다.

여기서, 숏텀 메모리(180)의 데이터 저장 시간은 대략 수초 영역으로 설정되는 것이 바람직하다. 또한, 숏텀 메모리(180)의 데이터 라이트 시간은 2ms 정도보다 빠르게 라이트 되도록 설정되는 것이 바람직하다.

도 2는 전원이 온 되었을 경우 도 1의 숏텀 메모리(180)의 동작을 설명하기 위한 도면이다.

숏텀 메모리(180)는 라이트 동작 모드시 전원이 정상적으로 온 된 상태에서 무선 주파수 신호 RF가 정상적으로 인가된다. 이러한 경우 디지털 블록(200)으로부터 유효한(Valid) 숏텀 데이터 S2_data가 숏텀 메모리(180)에 인가된다. 그리고, 디지털 블록(200)으로부터 플래그 데이터를 저장하라는 숏텀 데이터 라이트신호 S2_we가 인가된다.

그러면, 숏텀 메모리(180)는 숏텀 데이터 라이트신호 S2_we가 인가되는 시점 부터 기 설정된 임시저장시간 동안 플래그 데이터를 저장한다. 그리고, 숏텀 메모리(180)는 저장된 플래그 데이터에 대한 숏텀 데이터 출력신호 S2_out를 디지털 블록(200)에 출력한다.

이때, 숏텀 데이터 라이트신호 S2_we가 활성화되어 숏텀 메모리(180)에 유효한 플래그 데이터를 저장하는 시간을 "라이트 시간(Twe)"이라 정의한다. 그리고, 유효한 숏텀 데이터 S2_data가 입력된 이후에 숏텀 데이터 라이트신호 S2_we가 하이 레벨로 활성화되기 이전까지의 시간을 "셋업 시간(Ts)"이라 정의한다. 또한, 숏텀 데이터 라이트신호 S2_we가 로우 레벨로 비활성화된 이후에 유효한 숏텀 데이터 S2_data가 유지되는 구간까지의 시간을 "홀드 시간(Th)"이라 정의한다.

이러한 본 발명은 전원이 온 된 상태에서 플래그 데이터(S2,S3,SL)를 숏텀 메모리(180)에 라이트 시간(Twe) 동안 저장하게 된다. 그리고, 숏텀 데이터 라이트신호 S2_we가 하이 레벨로 활성화되는 시점부터 일정 데이터 유지 시간(Tvalid time) 이상 데이터를 유지하게 된다. 여기서, 전원이 온 상태일 경우 데이터 유지 시간(Tvalid time)은 무한대로 설정된다.

RFID 장치의 상태를 저장하는 플래그 데이터의 종류는 아래와 같이 크게 3 종류로 나눌 수 있다.

첫째, 플래그 데이터 S0(Session 0 flag)는 통상의 플립-플롭(Flip-Flop)과 같은 기능을 수행한다. 둘째, 플래그 데이터 S1(Session 1 flag)는 플래그 데이터를 라이트 한 후 일정 데이터 유지 시간(Persistence Time;Tpt) 동안에는 라이트 된 플래그 데이터를 유지하고, 일정 데이터 유지 시간 이후에는 플래그 데이터 S1 의 값이 "0"으로 변화된다. 여기서, 플래그 데이터 S1는 전원의 온/오프와 무관하게 일정 데이터 유지 시간(Tpt)이 500ms에서 5초 사이로 설정되는 것이 바람직하다.

셋째, 플래그 데이터 S2(Session 2 flag),S3(Session 3 flag),SL(Slect flag)는 플래그 데이터를 라이트 한 후 일정 데이터 유지 시간 이상 데이터를 유지하게 된다. 여기서, 일정 데이터 유지 시간은 대략 2초 정도로 설정되는 것이 바람직하다. 그리고, 전원이 끊기게 되면 플래그 데이터 S2,S3,SL를 데이터 유지 시간 동안 저장한 후 데이터 유지 시간이 지난 이후에는 플래그 데이터 S2,S3,SL의 값이 "0"으로 변화된다.

이에 따라, 플래그 데이터 S1는 전원이 온 된 경우와 오프된 경우 모두 숏텀 메모리(180)에 저장된다. 반면에, 플래그 데이터 S2,S3,SL는 전원이 오프된 경우에만 숏텀 메모리(180)에 저장된다.

즉, RFID 장치의 전원이 온 된 경우 플래그 데이터 S0의 데이터 유지 시간은 정의되지 않는다.(Indefinite None) 그리고, RFID 장치의 전원이 온 되거나 오프된 경우 플래그 데이터 S1의 데이터 유지 시간은 500ms 이상, 5초 이하로 설정된다. 또한, RFID 장치의 전원이 온 된 경우 플래그 데이터 S2,S3,SL의 데이터 유지 시간은 2초 이상으로 설정된다.

이러한 플래그 데이터의 종류는 디지털 블록(200)에서 선택될 수 있으며, 전원이 처음부터 켜져 있을 경우 플래그 데이터 S0를 선택하게 되고, 동작 도중에 켜지게 될 경우 플래그 데이터 S2,S3,SL를 선택하게 된다. 즉, 플래그 데이터 S1는 전원이 켜져 있는 상태에서 데이터 유지 시간(Tpt)이 되면 무조건 "0"으로 변화된다. 그리고, 플래그 데이터 S2,S3,SL는 데이터 유지 시간(Tpt)이 지나도 전원이 켜져있는 상태일 경우 무조건 데이터를 유지하게 된다.

도 3은 전원이 짧은 시간 동안 오프 되었을 경우 도 1의 숏텀 메모리(180)의 동작을 설명하기 위한 도면이다.

숏텀 메모리(180)는 라이트 동작 모드시 전원이 정상적으로 온 된 상태에서 디지털 블록(200)으로부터 유효한(Valid) 숏텀 데이터 S2_data가 인가된다. 그리고, 디지털 블록(200)으로부터 플래그 데이터를 저장하라는 숏텀 데이터 라이트신호 S2_we가 인가된다.

그러면, 숏텀 메모리(180)는 숏텀 데이터 라이트신호 S2_we가 인가되는 시점부터 기 설정된 임시 저장시간 동안 플래그 데이터를 저장한다. 그리고, 숏텀 메모리(180)는 저장된 플래그 데이터에 대한 숏텀 데이터 출력신호 S2_out를 디지털 블록(200)에 출력한다.

이러한 상태에서 전원이 짧은 시간 동안 오프(OFF) 되는 경우 숏텀 메모리(180)는 숏텀 데이터 출력신호 S2_out를 디지털 블록(200)에 출력하지 않게 된다. 그리고, 전원이 다시 온(ON) 되는 시점에서 데이터 유지 시간(Tpt) 이상 플래그 데이터를 유지하여 숏텀 데이터 출력신호 S2_out를 다시 디지털 블록(200)에 출력하게 된다.

즉, 전원이 오프되는 시점으로부터 데이터 유지 시간(Tpt)이 지난 후에 전원이 온 상태일 경우 계속해서 플래그 데이터를 유지하여 숏텀 데이터 출력신호 S2_out를 출력하게 된다.

도 4는 전원이 긴 시간 동안 오프 되었을 경우 도 1의 숏텀 메모리(180)의 동작을 설명하기 위한 도면이다.

이러한 상태에서 전원이 긴 시간 동안 오프(OFF) 되는 경우 숏텀 메모리(180)는 숏텀 데이터 출력신호 S2_out를 디지털 블록(200)에 출력하지 않게 된다.

즉, 전원이 오프되는 시점으로부터 데이터 유지 시간(Tpt)이 지난 후에 전원이 오프 상태일 경우 전원이 긴 시간 동안 오프 상태인 것으로 판단하여 숏텀 데이터 출력신호 S2_out를 로우 레벨로 출력하게 된다.

도 5는 도 1의 숏텀 메모리(180)에 관한 상세 구성도이다.

숏텀 메모리(180)는 입력 래치부(Input Latch; 181)와, 데이터 유지시간 제어부(Persistent Time Controller; 182)와, 복구 래치부(Recovery Latch; 187) 및 복구 제어부(188)를 포함한다.

여기서, 입력 래치부(181)는 숏텀 데이터 라이트신호 S2_we와, 파워 온 리셋신호 POR에 따라 숏텀 데이터 S2_data를 래치하여 래치 신호 S2_in를 출력한다. 데이터 유지시간 제어부(182)는 래치 신호 S2_in의 유지시간을 제어하여 데이터 ptout를 출력한다. 복구 래치부(187)는 복구 제어신호 S2_re에 따라 데이터 ptout를 래치하여 숏텀 데이터 출력신호 S2_out를 출력한다.

그리고, 복구 제어부(188)는 오아게이트 OR1를 포함한다. 여기서, 오아게이트 OR1는 숏텀 데이터 라이트신호 S2_we와, 파워 온 리셋신호 POR를 오안연산하여 복구 제어신호 S2_re를 출력한다. 즉, 복구 제어부(188)는 숏텀 데이터 라이트신호 S2_we와, 파워 온 리셋신호 POR 중 어느 하나가 활성화될 경우 복구 제어신호 S2_re를 활성화시켜 출력한다.

도 6은 도 5의 입력 래치부(181)에 관한 상세 회로도이다.

입력 래치부(181)는 전송게이트 T1,T2와, 인버터 IV1,IV2 및 노아게이트 NOR1를 포함한다.

여기서, 전송게이트 T1는 숏텀 데이터 라이트신호 S2_we에 따라 숏텀 데이터 S2_data를 선택적으로 출력한다. 그리고, 전송게이트 T2는 숏텀 데이터 라이트신호 S2_we에 따라 인버터 IV2의 출력신호를 선택적으로 출력한다.

즉, 전송게이트 T1는 숏텀 데이터 라이트신호 S2_we가 하이 레벨로 활성화될 경우 턴 온 되고, 전송게이트 T2는 숏텀 데이터 라이트신호 S2_we가 로우 레벨로 비활성화될 경우 턴 온 된다.

그리고, 노아게이트 NOR1는 전송게이트 T1,T2의 출력과, 파워 온 리셋신호 POR를 노아연산하여 래치 신호 S2_in를 출력한다.

이러한 구성을 갖는 입력 래치부(181)의 동작을 도 7의 타이밍도를 참조하여 설명하면 다음과 같다.

숏텀 메모리(180)는 라이트 동작 모드시 전원이 정상적으로 온 된 상태에서 디지털 블록(200)으로부터 유효한(Valid) 숏텀 데이터 S2_data가 인가된다. 그리고, 플래그 데이터를 저장하라는 숏텀 데이터 라이트신호 S2_we가 하이 레벨로 활성화된다.

이때, 전송게이트 T1가 턴온되어 노아게이트 NOR1의 입력단에 숏텀 데이터 S2_data가 전달된다. 이때, 전송게이트 T2는 턴 오프 상태를 유지하게 된다. 그리고, 숏텀 데이터 라이트신호 S2_we가 로우 레벨로 비활성화되면, 전송게이트 T2가 턴 온 되어 숏텀 데이터 S2_data를 래치하게 된다.

이에 따라, 숏텀 메모리(180)는 숏텀 데이터 라이트신호 S2_we가 인가되는 시점부터 기 설정된 임시 저장시간 동안 플래그 데이터를 저장한다. 그리고, 숏텀 메모리(180)는 저장된 플래그 데이터에 대한 숏텀 데이터 출력신호 S2_out를 디지털 블록(200)에 출력한다.

이러한 상태에서 전원이 짧은 시간 동안 오프(OFF) 되는 경우 입력 래치부(181)는 래치 신호 S2_in를 로우 레벨로 출력하게 된다.

그리고, 전원이 오프 되었다가 다시 온 되는 경우, 전원이 온 되는 시점에서 파워 온 리셋신호 POR가 하이 펄스 형태로 활성화된다. 파워 온 리셋신호 POR가 리셋 단자(RST)를 통해 인가되면 숏텀 데이터 S2_data가 리셋 되어 래치 신호 S2_in가 로우 레벨로 출력된다.

이때, 전원이 오프 되었다가 다시 온 되는 경우, 데이터 유지시간 제어부(182)와 복구 래치부(187)에 의해 데이터 유지 시간(Tpt) 이상 플래그 데이터를 유지하여 숏텀 데이터 출력신호 S2_out를 다시 유효한 데이터로 출력하게 된다.

도 8은 도 5의 데이터 유지시간 제어부(182)에 관한 상세 회로도이다.

데이터 유지시간 제어부(182)는 입력 제어부(183)와, 지연시간 제어부(184) 및 구동부(185)를 포함한다.

입력 제어부(183)는 래치 신호 S2_in의 입력을 제어하여 제어신호 pt_rc를 지연시간 제어부(184)와 구동부(185)에 출력한다. 여기서, 입력 제어부(183)는 PN 다이오드 D1를 포함하는 것이 바람직하다.

그리고, 지연시간 제어부(184)는 전하(Charge)를 저장하는 NMOS 커패시터 MC1를 포함한다. 이러한 지연시간 제어부(184)는 입력 제어부(183)인 다이오드 D1의 역방향 누설전류를 이용하여 모스 커패시터 MC1를 통해 전하를 방출하게 된다. 따라서, 지연시간 제어부(184)는 방출되는 전류의 속도가 느리기 때문에 방출 시간을 길게 제어할 수 있게 된다.

구동부(185)는 PMOS트랜지스터 P1,P2와, NMOS트랜지스터 N1,N2 및 저항 R1~R4을 포함한다. 이러한 구동부(185)는 전류 제한 저항 소자인 저항 R1~R4을 이용하여 전류의 흐름을 제한하는 복수개의 인버터 버퍼를 포함하게 된다.

여기서, 저항 R1, PMOS트랜지스터 P1, NMOS트랜지스터 N1 및 저항 R2는 전원 전압 VDD 인가단과 접지전압단 사이에 직렬 연결된다. 그리고, PMOS트랜지스터 P1과 NMOS트랜지스터 N1는 공통 게이트 단자를 통해 제어신호 pt_rc가 인가된다.

그리고, 저항 R3, PMOS트랜지스터 P2, NMOS트랜지스터 N2 및 저항 R4는 전원전압 VDD 인가단과 접지전압단 사이에 직렬 연결된다. 그리고, PMOS트랜지스터 P2과 NMOS트랜지스터 N2는 게이트 단자가 공통 연결된다. 그리고, PMOS트랜지스터 P2과 NMOS트랜지스터 N2는 공통 드레인 단자를 통해 데이터 ptout를 출력하게 된다.

도 9는 도 5의 데이터 유지시간 제어부(182)에 관한 다른 실시예이다.

데이터 유지시간 제어부(182)는 입력 제어부(183)와, 지연시간 제어부(186) 및 구동부(185)를 포함한다.

그리고, 지연시간 제어부(186)는 전하(Charge)를 저장하는 강유전체 커패시터 FC1를 포함한다. 도 9의 실시예는 지연시간 제어부(186)를 강유전체 커패시터 FC1로 구현하여 레이아웃 면적을 줄일 수 있도록 한다.

이러한 지연시간 제어부(186)는 입력 제어부(183)인 다이오드 D1의 역방향 누설전류를 이용하여 강유전체 커패시터 FC1를 통해 전하를 방출하게 된다. 따라서, 지연시간 제어부(186)는 방출되는 전류의 속도가 느리기 때문에 방출 시간을 길게 제어할 수 있게 된다.

여기서, 저항 R1, PMOS트랜지스터 P1, NMOS트랜지스터 N1 및 저항 R2는 전원전압 VDD 인가단과 접지전압단 사이에 직렬 연결된다. 그리고, PMOS트랜지스터 P1과 NMOS트랜지스터 N1는 공통 게이트 단자를 통해 제어신호 pt_rc가 인가된다.

도 10은 도 8 및 도 9의 데이터 유지시간 제어부(182)에 관한 동작 타이밍도이다.

먼저, 입력 제어부(183)는 래치 신호 S2_in의 입력을 제어하여 제어신호 pt_rc를 지연시간 제어부(184)와 구동부(185)에 출력한다. 전원이 온 상태에서 오프 상태로 변할 경우 무선 주파수 신호 RF가 하이 레벨에서 로우 레벨로 천이하게 된다. 이때, 래치 신호 S2_in가 하이 레벨일 경우 제어신호 pt_rc가 하이 레벨로 세트(Set) 된다.

그리고, 전원이 오프되어 래치 신호 S2_in가 하이 레벨에서 로우 레벨로 천이할 경우 제어신호 pt_rc의 전압 레벨이 서서히 감소하게 된다. 이때, 래치 신호 S2_in가 로우 레벨이 되면, PN 다이오드 D1의 역방향 누설 전류 성분에 의해 RC 지연 시간이 발생하게 된다. 이에 따라, 전원이 오프 되는 경우에도 제어신호 pt_rc의 전압 레벨이 서서히 감소하게 된다.

그리고, 전원이 온 상태에서 오프 상태로 천이할 경우 데이터 ptout가 하이 레벨에서 로우 레벨로 천이하게 된다. 이후에, 제어신호 pt_rc의 전압 레벨이 구동부(185)의 문턱전압(Vt) 이하로 떨어지게 되면 데이터 ptout가 로우 레벨을 유지하게 된다. 이때, 데이터 ptout가 로우 레벨로 천이하는 시점부터 제어신호 pt_rc의 전압 레벨이 문턱전압(Vt) 이하로 감소하는 시점까지의 구간을 데이터 유지 시간(Tpt)으로 정의한다.

도 11은 도 5의 복구 래치부(187)에 관한 상세 회로도이다.

복구 래치부(187)는 전송게이트 T3,T4와, 인버터 IV3~IV5를 포함한다.

여기서, 전송게이트 T3는 복구 제어신호 S2_re에 따라 데이터 ptout를 선택적으로 출력한다. 그리고, 전송게이트 T4는 복구 제어신호 S2_re에 따라 인버터 IV5의 출력신호를 선택적으로 출력한다.

즉, 전송게이트 T3는 복구 제어신호 S2_re가 하이 레벨로 활성화될 경우 턴 온 되고, 전송게이트 T4는 복구 제어신호 S2_re가 로우 레벨로 비활성화될 경우 턴 온 된다.

그리고, 인버터 IV4는 전송게이트 T4의 출력을 반전하여 숏텀 데이터 출력신호 S2_out를 출력한다.

이러한 구성을 갖는 복구 래치부(187)의 동작을 도 12의 타이밍도를 참조하 여 설명하면 다음과 같다.

숏텀 메모리(180)는 라이트 동작 모드시 전원이 정상적으로 온 된 상태에서 디지털 블록(200)으로부터 유효한(Valid) 숏텀 데이터 S2_data가 인가된다. 그리고, 플래그 데이터를 저장하라는 숏텀 데이터 라이트신호 S2_we가 하이 레벨로 활성화된다. 이에 따라, 복구 제어부(188)의 출력인 복구 제어신호 S2_re가 하이 레벨로 활성화된다.

이때, 전송게이트 T1가 턴 온 되어 노아게이트 NOR1의 입력단에 숏텀 데이터 S2_data가 전달된다. 이때, 전송게이트 T2는 턴 오프 상태를 유지하게 된다. 그리고, 숏텀 데이터 라이트신호 S2_we가 로우 레벨로 비활성화되면, 전송게이트 T2가 턴 온 되어 숏텀 데이터 S2_data를 래치하게 된다.

그리고, 복구 제어신호 S2_re가 활성화되면 전송게이트 T3가 턴 온 되어 데이터 ptout가 인버터 IV4에 전달된다. 이때, 전송게이트 T4는 턴 오프 상태를 유지하게 된다. 그리고, 숏텀 데이터 라이트신호 S2_we가 로우 레벨로 비활성화되면, 복구 제어신호 S2_re가 비활성화된다. 이에 따라, 전송게이트 T4가 턴 온 되어 데이터 ptout를 래치하게 된다.

이에 따라, 숏텀 메모리(180)는 복구 제어신호 S2_re가 인가되는 시점부터 기 설정된 임시 저장시간 동안 데이터 ptout를 저장한다. 그리고, 숏텀 메모리(180)는 저장된 플래그 데이터에 대한 숏텀 데이터 출력신호 S2_out를 디지털 블록(200)에 출력한다.

이러한 상태에서 전원이 짧은 시간 동안 오프(OFF) 되는 경우 복구 래치부(187)는 숏텀 데이터 출력신호 S2_out를 로우 레벨로 출력하게 된다.

그리고, 전원이 오프 되었다가 다시 온 되는 경우, 전원이 온 되는 시점에서 파워 온 리셋신호 POR와 복구 제어신호 S2_re가 하이 펄스 형태로 활성화된다. 이때, 데이터 유지시간 제어부(182)는 기 설정된 데이터 유지 시간(Tpt) 까지 유효한 데이터 ptout를 다시 활성화시켜 출력한다.

이에 따라, 데이터 유지시간 제어부(182)와 복구 래치부(187)에 의해 데이터 유지 시간(Tpt) 이상 플래그 데이터를 유지하여 숏텀 데이터 출력신호 S2_out를 다시 유효한 데이터로 활성화시켜 출력한다.

도 13은 본 발명에 따른 RFID 장치의 다른 실시예이다.

특히, 아날로그 블록(100)은 디지털 블록(200)과 연동하여 데이터 처리 상태를 나타내는 플래그 데이터를 적어도 기 설정된 임시저장시간 동안 저장하여 디지 털 블록(200)에 제공한다. 그리고, 아날로그 블록(100)은 플래그 데이터를 저장하는 도중에 전원이 일시적으로 오프 되었다가 다시 온 되는 경우 저장된 플래그 데이터를 바로 복구하여 디지털 블록(200)에 제공한다.

이러한 아날로그 블록(100)은 안테나(110), 전압 멀티플라이어(120), 전압 리미터(130), 모듈레이터(140), 디모듈레이터(150), 파워 온 리셋부(160), 클럭 발생부(170) 및 숏텀 메모리(Short-term memory)(400)를 포함한다.

또한, 숏텀 메모리(400)는 디지털 블록(200)으로부터 플래그 데이터에 대한 정보를 포함하는 숏텀 데이터 Stm_data를 제공받아 저장한다. 그리고, 숏텀 메모 리(400)는 플래그 데이터를 저장하는 도중에 전원이 일시적으로 오프 되었다가 다시 온 되는 경우 또는 플래그 데이터를 변경하였을 경우 기 저장된 플래그 데이터를 복구하여 다시 디지털 블록(200)에 제공한다.

즉, 숏텀 메모리(400)는 라이트 모드시 전원이 정상적으로 공급되고 있는 상태에서 디지털 블록(200)으로부터 숏텀 데이터 Stm_data와 함께 플래그 데이터를 저장하라는 숏텀 데이터 라이트신호 Stm_we가 인가된다. 그러면, 숏텀 메모리(400)는 적어도 기 설정된 임시저장시간 동안 플래그 데이터를 저장하면서 저장된 플래그 데이터에 대한 숏텀 데이터 출력신호 Stm_out를 디지털 블록(200)에 출력한다.

한편, 데이터 복구 모드에서 플래그 데이터를 저장하고 있는 도중에 전원공급이 일시적으로 오프 되었다가 다시 온 되는 경우 또는 플래그 데이터를 변경할 경우, 숏텀 메모리(400)는 전원이 오프 되기 전에 저장되어 있던 플래그 데이터를 다시 복구하여 디지털 블록(200)에 제공한다. 이에 따라, 전원공급이 일시적으로 오프 되었다가 다시 온 되더라도 디지털 블록(200)이 태그의 초기화 과정을 거치지 않고 바로 데이터를 처리할 수 있도록 한다.

디지털 블록(200)은 아날로그 블록(100)으로부터 인가되는 전원전압 VDD, 파워 온 리셋신호 POR, 클럭신호 CLK에 따라 동작되어 아날로그 블록(100)을 통해 외부의 리더기 또는 라이터기와 송수신 되는 RF 데이터(명령신호 CMD, 응답신호 RP)를 처리한다. 특히, 디지털 블록(200)은 플래그 데이터를 아날로그 블록(100)의 숏텀 메모리(400)에 임시 저장시켜 사용한다.

요즈음 대부분의 프로토콜에서 특정 정보(Identification or selection)의 상태를 저장하기 위해 숏텀 메모리(400)를 필요로 하고 있다. 이러한 숏텀 메모리(180)는 특정 데이터 또는 상태를 짧은 기간 동안만 저장하여 유지하게 된다.

여기서, 숏텀 메모리(400)의 데이터 저장 시간은 대략 수초 영역으로 설정되는 것이 바람직하다. 또한, 숏텀 메모리(400)의 데이터 라이트 시간은 2ms 정도보다 빠르게 라이트 되도록 설정되는 것이 바람직하다.

도 14는 전원이 온 되었을 경우 도 13의 숏텀 메모리(400)의 동작을 설명하기 위한 도면이다.

숏텀 메모리(400)는 라이트 동작 모드시 전원이 정상적으로 온 된 상태에서 무선 주파수 신호 RF가 하이 레벨 상태로 인가된다. 이러한 경우 디지털 블록(200)으로부터 유효한(Valid) 숏텀 데이터 Stm_data가 숏텀 메모리(400)에 인가된다. 그리고, 디지털 블록(200)으로부터 플래그 데이터를 저장하라는 숏텀 데이터 라이트신호 Stm_we가 인가된다.

그러면, 숏텀 메모리(400)는 숏텀 데이터 라이트신호 Stm_we가 인가되는 시점부터 기 설정된 임시저장시간 동안 플래그 데이터를 저장한다. 그리고, 숏텀 메 모리(400)는 저장된 플래그 데이터에 대한 숏텀 데이터 출력신호 Stm_out를 디지털 블록(200)에 출력한다.

여기서, 숏텀 데이터 라이트신호 Stm_we가 활성화되기 이전에는 숏텀 데이터 출력신호 Stm_out가 로우 레벨로 인가된다. 그리고, 숏텀 데이터 출력신호 Stm_out는 숏텀 데이터 라이트신호 Stm_we가 하이 레벨로 활성화되는 시점에서 하이 레벨로 인에이블 된다.

이때, 숏텀 데이터 라이트신호 Stm_we가 활성화되어 숏텀 메모리(400)에 유효한 플래그 데이터를 저장하는 시간을 "라이트 시간(Twe)"이라 정의한다. 그리고, 유효한 숏텀 데이터 Stm_data가 입력된 이후에 숏텀 데이터 라이트신호 Stm_we가 하이 레벨로 활성화되기 이전까지의 시간을 "셋업 시간(Ts)"이라 정의한다. 또한, 숏텀 데이터 라이트신호 S2_we가 로우 레벨로 비활성화된 이후에 유효한 숏텀 데이터 Stm_data가 유지되는 구간까지의 시간을 "홀드 시간(Th)"이라 정의한다.

이러한 본 발명은 전원이 온 된 상태에서 플래그 데이터(S1)를 숏텀 메모리(400)에 라이트 시간(Twe) 동안 저장하게 된다. 그리고, 일정 데이터 유지 시간(Persistent Time ; Tpt) 동안 데이터를 유지하게 된다. 데이터 유지 시간(Tpt)은 라이트 시간(Twe)과 홀드 시간(Th)을 더한 시간 보다 더 긴 것이 바람직하다.

여기서, 플래그 데이터 S1는 플래그 데이터를 라이트 한 후 일정 데이터 유지 시간(Persistence Time; Tpt) 동안에는 라이트 된 플래그 데이터를 유지하고, 일정 데이터 유지 시간 이후에는 플래그 데이터 S1의 값이 "0"으로 변화된다. 여기서, 일정 데이터 유지 시간은 500ms에서 5초 사이로 설정되는 것이 바람직하다.

이에 따라, 플래그 데이터 S1는 전원이 온 된 경우와 오프된 경우 모두 숏텀 메모리(400)에 저장된다. 즉, RFID 장치의 전원이 온 되거나 오프된 경우 플래그 데이터 S1의 데이터 유지 시간은 500ms 이상, 5초 이하로 설정된다.

도 15는 전원이 짧은 시간 동안 오프 되었을 경우 도 13의 숏텀 메모리(400)의 동작을 설명하기 위한 도면이다.

숏텀 메모리(400)는 라이트 동작 모드시 전원이 정상적으로 온 된 상태에서 디지털 블록(200)으로부터 유효한(Valid) 숏텀 데이터 Stm_data가 인가된다. 그리고, 디지털 블록(200)으로부터 플래그 데이터를 저장하라는 숏텀 데이터 라이트신호 Stm_we가 인가된다.

그러면, 숏텀 메모리(400)는 숏텀 데이터 라이트신호 Stm_we가 인가되는 시점부터 기 설정된 임시 저장시간 동안 플래그 데이터를 저장한다. 그리고, 숏텀 메모리(400)는 저장된 플래그 데이터에 대한 숏텀 데이터 출력신호 Stm_out를 디지털 블록(200)에 출력한다.

이러한 상태에서 전원이 짧은 시간 동안 오프(OFF) 되는 경우 숏텀 메모리(400)는 숏텀 데이터 출력신호 Stm_out를 디지털 블록(200)에 출력하지 않게 된다. 그리고, 전원이 다시 온(ON) 되는 시점에서 데이터 유지 시간(Tpt) 동안 플래그 데이터를 유지하여 숏텀 데이터 출력신호 Stm_out를 다시 디지털 블록(200)에 출력하게 된다.

즉, 숏텀 데이터 라이트신호 Stm_we가 활성화되는 시점으로부터 데이터 유지 시간(Tpt) 동안 전원의 온/오프 여부와 상관없이 플래그 데이터를 유지하여 숏텀 데이터 출력신호 S2_out를 출력하게 된다.

도 16은 전원이 긴 시간 동안 오프 되었을 경우 도 13의 숏텀 메모리(400)의 동작을 설명하기 위한 도면이다.

이러한 상태에서 전원이 긴 시간 동안 오프(OFF) 되는 경우 숏텀 메모리(400)는 숏텀 데이터 출력신호 Stm_out를 디지털 블록(200)에 출력하지 않게 된다.

즉, 숏텀 데이터 라이트신호 Stm_we가 활성화되는 시점으로부터 데이터 유지 시간(Tpt)이 지난 후에 전원이 오프 상태일 경우 전원이 긴 시간 동안 오프 상태인 것으로 판단하여 숏텀 데이터 출력신호 S2_out를 로우 레벨로 출력하게 된다.

도 17은 도 13의 숏텀 메모리(400)에 관한 상세 구성도이다.

숏텀 메모리(400)는 입력부(410)와, 데이터 유지시간 제어부(Persistent Time Controller; 420)를 포함한다.

여기서, 입력부(410)는 숏텀 데이터 라이트신호 Stm_we와, 숏텀 데이터 Stm_data에 따라 제어신호 ptm_rc를 출력한다. 데이터 유지시간 제어부(420)는 제어신호 ptm_rc의 유지시간을 제어하여 숏텀 데이터 출력신호 Stm_out를 출력한다.

입력부(410)는 입력 제어수단인 앤드게이트 AND1와, 입력 제어부(411)를 포함한다. 그리고, 데이터 유지시간 제어부(420)는 지연시간 제어부(421) 및 구동부(422)를 포함한다.

여기서, 앤드게이트 AND1는 숏텀 데이터 라이트신호 Stm_we와, 숏텀 데이터 Stm_data를 앤드연산하여 입력신호 Stm_in를 출력한다. 즉, 숏텀 데이터 라이트신호 Stm_we와, 숏텀 데이터 Stm_data가 모두 동일한 레벨로 인가될 경우에만 입력신호 Stm_in가 활성화되어 출력된다.

입력 제어부(411)는 입력 신호 Stm_in를 제어하여 제어신호 ptm_rc를 지연시간 제어부(421)와 구동부(422)에 출력한다. 여기서, 입력 제어부(411)는 PN 다이오드 D2를 포함하는 것이 바람직하다.

그리고, 지연시간 제어부(421)는 전하(Charge)를 저장하는 NMOS 커패시터 MC2를 포함한다. 이러한 지연시간 제어부(421)는 입력 제어부(411)인 다이오드 D2의 역방향 누설전류를 이용하여 모스 커패시터 MC2를 통해 전하를 방출하게 된다. 따라서, 지연시간 제어부(421)는 방출되는 전류의 속도가 느리기 때문에 방출 시간을 길게 제어할 수 있게 된다.

구동부(422)는 PMOS트랜지스터 P3,P4와, NMOS트랜지스터 N3,N4 및 저항 R5~R8을 포함한다. 이러한 구동부(422)는 전류 제한 저항 소자인 저항 R5~R8을 이 용하여 전류의 흐름을 제한하는 복수개의 인버터 버퍼를 포함하게 된다.

여기서, 저항 R5, PMOS트랜지스터 P3, NMOS트랜지스터 N3 및 저항 R6는 전원전압 VDD 인가단과 접지전압단 사이에 직렬 연결된다. 그리고, PMOS트랜지스터 P3과 NMOS트랜지스터 N3는 공통 게이트 단자를 통해 제어신호 ptm_rc가 인가된다.

그리고, 저항 R7, PMOS트랜지스터 P4, NMOS트랜지스터 N4 및 저항 R8는 전원전압 VDD 인가단과 접지전압단 사이에 직렬 연결된다. 그리고, PMOS트랜지스터 P4과 NMOS트랜지스터 N4는 게이트 단자가 공통 연결된다. 그리고, PMOS트랜지스터 P4과 NMOS트랜지스터 N4는 공통 드레인 단자를 통해 숏텀 데이터 출력신호 Stm_out를 출력하게 된다.

도 18은 도 13의 숏텀 메모리(400)에 관한 다른 실시예이다.

여기서, 앤드게이트 AND1는 숏텀 데이터 라이트신호 Stm_we와, 숏텀 데이터 Stm_data를 앤드연산하여 입력신호 Stm_in를 출력한다. 즉, 숏텀 데이터 라이트신 호 Stm_we와, 숏텀 데이터 Stm_data가 모두 동일한 레벨로 인가될 경우에만 입력신호 Stm_in가 활성화되어 출력된다.

입력 제어부(411)는 입력 신호 Stm_in를 제어하여 제어신호 ptm_rc를 지연시간 제어부(421)와 구동부(422)에 출력한다. 여기서, 입력 제어부(411)는 NMOS트랜지스터 N5를 포함하는 것이 바람직하다. NMOS트랜지스터 N5는 입력 신호 Stm_in의 인가단과 제어신호 ptm_rc 출력단 사이에 연결되어 게이트 단자를 통해 입력 신호 Stm_in가 인가된다. 이에 따라, 입력 신호 Stm_in가 하이 레벨로 인가될 경우 NMOS트랜지스터 N5가 턴 온 되어 입력 신호 Stm_in를 제어신호 ptm_rc로 전달하게 된다.

구동부(422)는 PMOS트랜지스터 P3,P4와, NMOS트랜지스터 N3,N4 및 저항 R5~R8을 포함한다. 이러한 구동부(422)는 전류 제한 저항 소자인 저항 R5~R8을 이용하여 전류의 흐름을 제한하는 복수개의 인버터 버퍼를 포함하게 된다.

도 19는 도 17의 데이터 유지시간 제어부(420)에 관한 다른 실시예이다.

데이터 유지시간 제어부(420)는 지연시간 제어부(423) 및 구동부(422)를 포함한다.

그리고, 지연시간 제어부(423)는 전하(Charge)를 저장하는 강유전체 커패시터 FC2를 포함한다. 도 19의 실시예는 지연시간 제어부(423)를 강유전체 커패시터 FC2로 구현하여 레이아웃 면적을 줄일 수 있도록 한다.

이러한 지연시간 제어부(423)는 입력 제어부(411)인 다이오드 D2의 역방향 누설전류를 이용하여 강유전체 커패시터 FC2를 통해 전하를 방출하게 된다. 따라서, 지연시간 제어부(423)는 방출되는 전류의 속도가 느리기 때문에 방출 시간을 길게 제어할 수 있게 된다.

여기서, 저항 R5, PMOS트랜지스터 P3, NMOS트랜지스터 N3 및 저항 R6는 전원전압 VDD 인가단과 접지전압단 사이에 직렬 연결된다. 그리고, PMOS트랜지스터 P3 과 NMOS트랜지스터 N3는 공통 게이트 단자를 통해 제어신호 ptm_rc가 인가된다.

도 20은 도 13의 숏텀 메모리(400)에 관한 또 다른 실시예이다.

숏텀 메모리(400)는 입력부(410)와, 데이터 유지시간 제어부(420)를 포함한다. 여기서, 입력부(410)는 입력 제어수단인 앤드게이트 AND1와, 전압 부스터(412) 및 입력 제어부(411)를 포함한다. 그리고, 데이터 유지시간 제어부(420)는 지연시간 제어부(423)와, 구동부(422)를 포함한다.

그리고, 전압 부스터(412)는 입력 신호 Stm_in의 전압 레벨을 부스팅(Boosting) 하여 부스팅 신호 Stm_b를 출력한다. 입력 제어부(411)는 부스팅 신호 Stm_b의 입력을 제어하여 제어신호 ptm_rc를 지연시간 제어부(423)와 구동부(422)에 출력한다. 여기서, 입력 제어부(411)는 PN 다이오드 D2를 포함하는 것이 바람직하다.

즉, PN 다이오드 D2는 문턱전압(Vt)이 있으므로 PN 다이오드 D2의 입력단과 출력단 사이에 전압 강하가 발생할 수 있다. 이에 따라, PN 다이오드 D2의 전압 강하를 보상하기 위해 PN 다이오드 D2의 입력단에 전압 부스터(412)를 형성하여 전압 레벨이 상승된 부스팅 신호 Stm_b를 사용하게 된다.

그리고, 지연시간 제어부(423)는 전하(Charge)를 저장하는 강유전체 커패시터 FC2를 포함한다. 이러한 지연시간 제어부(423)는 입력 제어부(411)인 다이오드 D2의 역방향 누설전류를 이용하여 강유전체 커패시터 FC2를 통해 전하를 방출하게 된다. 따라서, 지연시간 제어부(423)는 방출되는 전류의 속도가 느리기 때문에 방출 시간을 길게 제어할 수 있게 된다.

도 21은 도 17,19,20의 역방향 누설전류 제어형 다이오드 D2에 관한 단면 구성도를 나타낸다.

다이오드 D2는 P-웰 영역 상에 N-웰 영역이 형성된다. 그리고, N-웰 영역 상의 P형 영역을 통해 입력 신호 Stm_in와 부스팅 신호 Stm_b의 인가 단자가 연결된다. 그리고, N-웰 영역을 통해 제어신호 ptm_rc 인가 단자가 연결된다.

이러한 구성을 갖는 다이오드 D2는 PN 다이오드의 특성을 이용하여 역방향 누설 전류를 제어하게 된다. 즉, P형 영역은 다이오드 D2의 애노드(Anode) 단자와 연결되고, N-웰 영역은 다이오드 D2의 캐소드(Cathode) 단자와 연결된다. 이에 따라, 다이오드 D2의 P형 영역에서 N-웰 영역으로 순방향 전류가 흐르는 경우, N-웰 영역에서 P형 영역으로 누설전류(Ireak)가 흐르게 된다.

이때, 다이오드 D2는 게이트 제어가 필요 없고 비교적 작은 사이즈를 갖는 단일 PN 다이오드 소자로 이루어지므로, N-웰 영역에서 P형 영역으로 흐르는 역방향 누설전류가 작아지게 된다.

도 22는 도 17,19,20의 역방향 누설전류 제어형 다이오드 D2에 관한 다른 실시예이다.

다이오드 D2는 P-웰 영역 상에 N-웰 영역이 형성된다. 그리고, N-웰 영역 상의 다수의 P형 영역을 통해 입력 신호 Stm_in와 부스팅 신호 Stm_b의 인가 단자가 연결된다. 그리고, N-웰 영역을 통해 제어신호 ptm_rc 인가 단자가 연결된다. 여기서, N-웰 영역의 상측에 형성된 게이트 단자는 전원전압 VDD 인가 단자와 연결된다.

이러한 구성을 갖는 다이오드 D2는 GIDL(Gate Induced Drain Leakage) 효과를 이용하여 역방향 누설 전류를 제어하게 된다. 즉, 다이오드 D2는 PMOS 트랜지스터 형태를 가지지만 다이오드 소자의 특성을 갖는다. 이러한 다이오드 D2는 게이트 단자의 면적을 조정하여 누설전류의 레벨을 조정하게 된다. 이러한 다이오드 D2는 GIDL 효과를 이용하여 다이오드 D2에 발생하는 노이즈를 줄일 수 있도록 한다.

도 23은 도 17 내지 도 20의 데이터 유지시간 제어부(420)에 관한 동작 타이밍도이다.

먼저, 전원이 온 된 상태에서 입력 제어부(411)는 입력 신호 Stm_in의 입력을 제어하여 제어신호 ptm_rc를 지연시간 제어부(421)와 구동부(422)에 출력한다. 이때, 입력 신호 Stm_in가 하이 레벨일 경우 제어신호 ptm_rc가 하이 레벨로 세트(Set) 된다.

그리고, 입력 신호 Stm_in가 하이 레벨에서 로우 레벨로 천이할 경우 제어신호 ptm_rc의 전압 레벨이 서서히 감소하게 된다. 이때, 래치 신호 Stm_in가 로우 레벨이 되면, PN 다이오드 D2의 역방향 누설 전류 성분에 의해 RC 지연 시간이 발생하게 된다. 이에 따라, 제어신호 ptm_rc의 전압 레벨이 서서히 감소하게 된다.

그리고, 제어신호 ptm_rc의 전압 레벨이 구동부(422)의 문턱전압(Vt) 이하로 떨어지게 되면 숏텀 데이터 출력신호 Stm_out가 하이 레벨에서 로우 레벨로 천이하게 된다. 이때, 숏텀 데이터 출력신호 Stm_out가 하이 레벨을 유지하는 구간을 데이터 유지 시간(Tpt)으로 정의한다.

도 1은 본 발명에 따른 RFID(Radio Frequency identification) 장치의 전체 구성도.

도 2 내지 도 4는 도 1의 숏텀 메모리의 동작을 설명하기 위한 도면.

도 5는 도 1의 숏텀 메모리에 관한 상세 구성도.

도 6은 도 5의 입력 래치부에 관한 상세 회로도.

도 7은 도 6의 입력 래치부에 관한 동작 타이밍도.

도 8은 도 5의 데이터 유지시간 제어부에 관한 상세 회로도.

도 9는 도 5의 데이터 유지시간 제어부에 관한 다른 실시예.

도 10은 도 8 및 도 9의 데이터 유지시간 제어부에 관한 동작 타이밍도.

도 11은 도 5의 복구 래치부에 관한 상세 회로도.

도 12는 도 11의 복구 래치부에 관한 동작 타이밍도.

도 13은 본 발명에 따른 RFID 장치의 다른 실시예.

도 14 내지 16은 도 13의 숏텀 메모리의 동작을 설명하기 위한 도면.

도 17은 도 13의 숏텀 메모리에 관한 상세 구성도.

도 18은 도 13의 숏텀 메모리에 관한 다른 실시예.

도 19는 도 17의 데이터 유지시간 제어부에 관한 다른 실시예.

도 20은 도 17의 데이터 유지시간 제어부에 관한 또 다른 실시예.

도 21 및 도 22는 도 17,19, 및 도 20의 다이오드에 관한 실시예들.

도 23은 도 17 내지 도 20의 데이터 유지시간 제어부에 관한 동작 타이밍도.

Claims

아날로그 블록, 디지털 블록 및 비휘발성 강유전체 커패시터 소자를 포함하는 셀 어레이부에 데이터를 리드/라이트 하는 메모리 블록을 포함하는 RFID 장치에 있어서,

상기 아날로그 블록은 숏텀 데이터 라이트신호의 활성화시 상기 디지털 블록으로부터 인가되며 플래그 데이터에 관한 정보를 포함하는 숏텀 데이터를 기 설정된 데이터 유지시간 동안 임시 저장하는 숏텀 메모리를 포함하며, 상기 숏텀 메모리에 저장된 상기 숏텀 데이터를 상기 디지털 블록에 제공하되,

상기 숏텀 메모리는 전원의 온/오프 상태와 무관하게 상기 데이터 유지시간 동안 상기 숏텀 데이터를 저장하고, 상기 데이터 유지시간 이후에 상기 전원이 오프된 경우 상기 숏텀 데이터를 비활성화 상태로 출력하는 것을 특징으로 하는 RFID 장치.
제 1항에 있어서, 상기 숏텀 데이터는 상기 숏텀 데이터 라이트 신호가 활성화될 경우 상기 숏텀 메모리에 인가되는 것을 특징으로 하는 RFID 장치.
제 1항에 있어서, 상기 숏텀 메모리는

상기 숏텀 데이터 라이트신호와 상기 숏텀 데이터에 따라 제어신호를 출력하는 입력부; 및

상기 제어신호를 상기 데이터 유지시간 동안 지연하여 숏텀 데이터 출력신호를 상기 디지털 블록에 출력하는 데이터 유지시간 제어부를 포함하는 것을 특징으로 하는 RFID 장치.
제 3항에 있어서, 상기 입력부는

상기 숏텀 데이터 라이트 신호의 활성화시 상기 숏텀 데이터를 입력신호로 전달하는 입력 제어수단; 및

상기 입력 신호를 구동하여 상기 제어신호를 출력하는 입력 제어부를 포함하는 것을 특징으로 하는 RFID 장치.
제 4항에 있어서, 상기 입력 제어부는 PN 다이오드 소자를 포함하는 것을 특징으로 하는 RFID 장치.
제 5항에 있어서, 상기 PN 다이오드 소자는

P-웰 영역 상에 형성되어 상기 제어신호가 인가되는 N-웰 영역; 및

상기 N-웰 영역 상에 형성되어 상기 입력신호가 인가되는 P형 영역을 포함하는 것을 특징으로 하는 RFID 장치.
제 5항에 있어서, 상기 PN 다이오드 소자는

P-웰 영역 상에 형성되어 상기 제어신호가 인가되는 N-웰 영역;

상기 N-웰 영역 상에 형성되어 상기 입력신호가 인가되는 다수의 P형 영역; 및

상기 다수의 P형 영역의 상측에 형성된 게이트를 포함하는 것을 특징으로 하는 RFID 장치.
제 4항에 있어서, 상기 입력 제어부는 상기 입력신호에 의해 제어되어 상기 상기 입력신호를 상기 제어신호로 전달하는 NMOS트랜지스터를 포함하는 것을 특징으로 하는 RFID 장치.
제 4항에 있어서, 상기 입력부는

상기 입력신호를 부스팅하여 상기 입력 제어수단에 제공하는 전압 부스터를 더 포함하는 것을 특징으로 하는 RFID 장치.
제 3항에 있어서, 상기 데이터 유지시간 제어부는

상기 제어신호를 일정시간 지연하는 지연시간 제어부; 및

상기 제어신호를 구동하여 상기 숏텀 데이터 출력신호를 출력하는 제 1구동부를 포함하는 것을 특징으로 하는 RFID 장치.
제 10항에 있어서, 상기 지연시간 제어부는 상기 제어신호의 인가단과 접지전압단 사이에 연결된 모스 커패시터를 포함하는 것을 특징으로 하는 RFID 장치.
제 10항에 있어서, 상기 지연시간 제어부는 상기 제어신호의 인가단과 접지전압단 사이에 연결된 강유전체 커패시터를 포함하는 것을 특징으로 하는 RFID 장치.
제 10항에 있어서, 상기 제 1구동부는

전류의 흐름을 제한하는 복수개의 전류 제한 저항 소자; 및

상기 제어신호의 전압 레벨에 따라 구동되어 상기 숏텀 데이터 출력신호를 출력하는 복수개의 인버터 버퍼를 포함하는 것을 특징으로 하는 RFID 장치.
아날로그 블록, 디지털 블록 및 비휘발성 강유전체 커패시터 소자를 포함하는 셀 어레이부에 데이터를 리드/라이트 하는 메모리 블록을 포함하는 RFID 장치에 있어서,

상기 아날로그 블록은

숏텀 데이터 라이트신호의 활성화시 상기 디지털 블록으로부터 인가되며 플래그 데이터에 관한 정보를 포함하는 숏텀 데이터를 저장하고 저장된 상기 숏텀 데이터를 상기 디지털 블록에 제공하되, 전원이 오프되는 시점으로부터 기 설정된 데이터 유지시간 이상 상기 숏텀 데이터를 유지하는 숏텀 메모리를 포함하는 것을 특징으로 하는 RFID 장치.
제 14항에 있어서, 상기 숏텀 메모리는

상기 데이터 유지시간 이후에 상기 전원이 오프된 경우 상기 숏텀 데이터를 비활성화 상태로 출력하는 것을 하는 것을 특징으로 하는 RFID 장치.
제 14항에 있어서, 상기 숏텀 메모리는

상기 숏텀 데이터 라이트신호와 파워 온 리셋 신호에 따라 상기 숏텀 데이터를 래치하여 래치 신호를 출력하는 입력 래치부;

상기 래치 신호를 상기 데이터 유지시간 동안 지연하여 출력하는 데이터 유지시간 제어부; 및

상기 데이터 유지시간 제어부의 출력 데이터를 상기 데이터 유지시간 이상으로 래치하여 숏텀 데이터 출력신호를 상기 디지털 블록에 출력하는 복구 래치부를 포함하는 것을 특징으로 하는 RFID 장치.
제 16항에 있어서, 상기 숏텀 메모리는

상기 숏텀 데이터 라이트 신호와 상기 파워 온 리셋 신호 중 어느 하나의 신호가 활성화될 경우 복구 제어신호를 활성화시켜 상기 복구 래치부에 출력하는 복구 제어부를 더 포함하는 것을 특징으로 하는 RFID 장치.
제 16항에 있어서, 상기 숏텀 메모리는

상기 숏텀 데이터 라이트신호의 활성화시 상기 숏텀 데이터를 상기 데이터 유지시간 이상 저장하고, 상기 파워 온 리셋 신호의 활성화시 상기 저장된 숏텀 데 이터를 복구하여 상기 디지털 블록에 제공하는 것을 특징으로 하는 RFID 장치.
제 16항에 있어서, 상기 입력 래치부는

상기 숏텀 데이터 라이트 신호에 따라 상기 숏텀 데이터를 선택적으로 출력하는 제 1전달수단;

상기 숏텀 데이터 라이트 신호에 따라 상기 숏텀 데이터를 래치하는 제 1래치수단; 및

상기 파워 온 리셋신호와 상기 숏텀 데이터를 논리조합하여 상기 래치 신호를 출력하는 제 1논리조합수단을 포함하는 것을 특징으로 하는 RFID 장치.
제 19항에 있어서, 상기 제 1전달수단은 상기 숏텀 데이터 라이트 신호의 활성화시 턴 온 되어 상기 숏텀 데이터를 출력하는 제 1전송게이트를 포함하는 것을 특징으로 하는 RFID 장치.
제 19항에 있어서, 상기 제 1래치수단은

상기 래치 신호를 반전 구동하는 인버터; 및

상기 숏텀 데이터 라이트 신호에 따라 상기 인버터의 출력을 선택적으로 출력하는 제 2전송게이트를 포함하는 것을 특징으로 하는 RFID 장치.
제 19항에 있어서, 상기 제 1논리조합수단은 상기 파워 온 리셋신호와 제 1 전달수단의 출력을 노아연산하여 상기 래치 신호를 출력하는 제 1노아게이트를 포함하는 것을 특징으로 하는 RFID 장치.
제 16항에 있어서, 상기 데이터 유지시간 제어부는

상기 래치신호를 구동하여 제어신호를 출력하는 입력 제어부;

상기 제어신호를 일정시간 지연하는 지연시간 제어부; 및

상기 지연시간 제어부에서 지연된 상기 제어신호를 구동하여 출력하는 제 1구동부를 포함하는 것을 특징으로 하는 RFID 장치.
제 23항에 있어서, 상기 입력 제어부는 PN 다이오드 소자를 포함하는 것을 특징으로 하는 RFID 장치.
제 24항에 있어서, 상기 PN 다이오드 소자는

P-웰 영역 상에 형성되어 상기 제어신호가 인가되는 N-웰 영역; 및

상기 N-웰 영역 상에 형성되어 상기 래치신호가 인가되는 P형 영역을 포함하는 것을 특징으로 하는 RFID 장치.
제 24항에 있어서, 상기 PN 다이오드 소자는

P-웰 영역 상에 형성되어 상기 제어신호가 인가되는 N-웰 영역;

상기 N-웰 영역 상에 형성되어 상기 래치신호가 인가되는 다수의 P형 영역; 및

상기 다수의 P형 영역의 상측에 형성된 게이트를 포함하는 것을 특징으로 하는 RFID 장치.
제 23항에 있어서, 상기 지연시간 제어부는 상기 제어신호의 인가단과 접지전압단 사이에 연결된 모스 커패시터를 포함하는 것을 특징으로 하는 RFID 장치.
제 23항에 있어서, 상기 지연시간 제어부는 상기 제어신호의 인가단과 접지전압단 사이에 연결된 강유전체 커패시터를 포함하는 것을 특징으로 하는 RFID 장치.
제 23항에 있어서, 상기 제 1구동부는

전류의 흐름을 제한하는 복수개의 전류 제한 저항 소자; 및

상기 제어신호의 전압 레벨에 따라 출력 데이터를 구동하는 복수개의 인버터 버퍼를 포함하는 것을 특징으로 하는 RFID 장치.
제 29항에 있어서, 상기 출력 데이터는 상기 래치신호가 로우 레벨로 비활성화될 경우 로우 레벨로 천이하는 것을 특징으로 하는 RFID 장치.
제 16항에 있어서, 상기 복구 래치부는

복구 제어신호에 따라 상기 데이터 유지시간 제어부의 데이터를 선택적으로 출력하는 제 2전달수단; 및

상기 복구 제어신호에 따라 상기 제 2전달수단의 출력 데이터를 래치하는 제 2래치수단을 포함하는 것을 특징으로 하는 RFID 장치.
제 31항에 있어서, 상기 제 2전달수단은 상기 복구 제어신호의 활성화시 턴 온 되어 상기 데이터 유지시간 제어부의 데이터를 출력하는 제 3전송게이트를 포함하는 것을 특징으로 하는 RFID 장치.
제 31항에 있어서, 상기 제 2래치수단은

상기 제 2전달수단의 출력 신호를 반전 구동하여 숏텀 데이터 출력신호를 출력하는 제 1인버터;

상기 숏텀 데이터 출력신호를 반전하여 출력하는 제 2인버터; 및

상기 복구 제어신호에 따라 상기 제 2인버터의 출력을 선택적으로 출력하는 제 4전송게이트를 포함하는 것을 특징으로 하는 RFID 장치.