KR20090005748A - Ｒｆｉｄ 태그 및 그의 동작 방법 - Google Patents

Ｒｆｉｄ 태그 및 그의 동작 방법 Download PDF

Info

Publication number
KR20090005748A
KR20090005748A KR1020070069035A KR20070069035A KR20090005748A KR 20090005748 A KR20090005748 A KR 20090005748A KR 1020070069035 A KR1020070069035 A KR 1020070069035A KR 20070069035 A KR20070069035 A KR 20070069035A KR 20090005748 A KR20090005748 A KR 20090005748A
Authority
KR
South Korea
Prior art keywords
signal
flag data
unit
inverted
write
Prior art date
Application number
KR1020070069035A
Other languages
English (en)
Other versions
KR100909801B1 (ko
Inventor
강희복
안진홍
홍석경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070069035A priority Critical patent/KR100909801B1/ko
Priority to US12/166,476 priority patent/US20090015386A1/en
Publication of KR20090005748A publication Critical patent/KR20090005748A/ko
Application granted granted Critical
Publication of KR100909801B1 publication Critical patent/KR100909801B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K17/00—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13095—PIN / Access code, authentication

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

본 발명은 플래그 데이터를 잠시 저장할 수 있는 RFID 태그 및 그의 동작 방법 관한 것으로서, 불휘발성 메모리; 무선으로 커맨드와 응답을 송수신하고, 상기 무선 송수신 상태에 따라 파워 온 리셋 신호와 동작 전압을 제공하는 아날로그 블럭; 상기 파워 온 리셋 신호에 의해 초기화되며, 상기 동작 전압을 공급받아서 상기 불휘발성 메모리의 저장 데이터를 참조하여 상기 커맨드에 대응한 응답을 제공하고, 현재 데이터 처리 상태 및 값을 대표하는 플래그 데이터를 생성하는 디지털 블럭; 및 상기 동작 전압을 공급받아 상기 디지털 블럭과 인터페이스되어서, 상기 플래그 데이터를 불휘발성 캐패시터로써 저장 및 출력하는 숏 텀 메모리 블럭;을 포함함을 특징으로 한다.

Description

ＲＦＩＤ 태그 및 그의 동작 방법{RADIO FREQUENCY IDENTIFICATION TAG AND OPERATION METHOD OF THE SAME}
도 1은 본 발명의 RFID 태그를 나타내는 블럭도.
도 2a 및 도 2b는 'S1' 플래그 동작을 설명하기 위한 파형도.
도 3a 및 도 3b는 'S2', 'S3', 'SL' 플래그 동작을 설명하기 위한 파형도.
도 4는 도 1의 숏 텀 메모리 블럭(400)의 상세 구성을 나타내는 블럭도.
도 5는 도 4의 제 1 플래그부(410)의 상세 구성을 나타내는 블럭도.
도 6은 도 5의 제 1 제어부(411)의 상세 구성을 나타내는 회로도.
도 7은 도 6의 동작을 설명하기 위한 파형도.
도 8은 도 5의 제 1 플래그 데이터 저장/복구부(412)의 상세 구성을 나타내는 회로도.
도 9는 도 8의 플래그 데이터 복구시의 동작을 설명하기 위한 파형도.
도 10a 및 도 10b는 도 5의 지속시간 조정부(413)의 상세 구성을 나타내는 회로도.
도 11은 도 10a의 동작을 설명하기 위한 파형도.
도 12는 도 4의 제 2 플래그부(420)의 상세 구성을 나타내는 블럭도.
도 13은 도 12의 제 2 제어부(421)의 상세 구성을 나타내는 회로도.
도 14는 도 12의 제 2 플래그 데이터 저장/복구부(422)의 상세 구성을 나타내는 회로도.
도 15는 도 4의 동작을 설명하기 위한 파형도.
본 발명은 RFID 장치에 관한 것으로, 더욱 상세하게는 플래그 데이터를 잠시 저장할 수 있는 RFID 태그 및 그의 동작 방법 관한 것이다.
일반적으로, RFID(Radio Frequency Identification) 장치는 무선 주파수를 이용하여 전자 태그를 부착한 객체를 리더가 자동으로 인식하고 정보를 읽는 기술로써 빠른 인식 속도 및 많은 데이터의 저장 능력 등을 가지므로, 재고관리, 물류의 공급망 관리, 및 공장 자동화 등 다양한 응용분야에서 사용되고 있다.
RFID 장치는 크게 RFID 리더기와 RFID 태그로 구성될 수 있다. RFID 리더기는 내장형 또는 외장형 안테나를 포함하는데, 상기 안테나는 활성 신호를 발산하여 전자기장, 즉, RF 필드를 형성한다. 그리고, 상기 RF 필드 내에 RFID 태그가 진입하면, RFID 태그는 RFID 리더기의 안테나에서 발산된 활성 신호를 수신하고, 수신된 활성 신호를 이용하여 태그 내에 저장되어 있는 정보를 RFID 리더기로 송신한다.
즉, RF 필드 내에 RFID 태그가 들어가게 되면, RFID 태그 내부에 구비된 안테나 코일에 교류의 유도 전압이 발생하는데, 이 유도 전압을 DC 전압으로 정류하 여 칩에 필요한 전원으로 사용한다. 그리고, RFID 태그에 구비되는 칩은 일정 전압이 인가되면 작동을 하게 되며, 이때부터 메모리에 저장된 데이터를 RFID 리더기로 전송한다.
이러한 종래의 RFID 태그는 RF 신호를 입력받아 내부에서 전원을 생성하여 사용하므로, RF 신호 상태에 따라 전원이 갑자기 끊어져서 현재 데이터 처리 상태 및 값이 사라질 수 있다. 그리고, 종래의 RFID 태그는 전원이 다시 공급될 때 초기화되어 다시 데이터를 처리하므로, 데이터 처리 속도가 저하될 수 있으며, 또한, 이전 데이터 처리가 끝나지 못한 상황에서 다른 변경된 데이터가 처리될 수 있다.
또한, 하나의 RFID 리더기의 판독범위 내에 복수의 RFID 태그가 존재하는 경우, 복수의 RFID 태그가 동시에 응답할 수 있다. 이때, 복수의 RFID 태그에서 제공되는 신호는 서로 간섭을 일으켜 충돌이 발생할 수 있으며, 충돌이 발생하면 태그들의 응답을 식별하기까지 RFID 리더기와 RFID 태그들 간에 커맨드와 응답을 반복적으로 주고 받게 되므로, 판독 시간이 길어지고 전력상으로도 낭비될 수 있다.
본 발명의 목적은 동작 속도가 향상된 RFID 태그를 제공함에 있다.
본 발명의 다른 목적은 전원 공급이 중단된 상태에서 현재 데이터 처리 상태 및 값을 잠시 저장할 수 있는 RFID 태그를 제공함에 있다.
본 발명의 또 다른 목적은 하나의 RFID 리더기의 판독범위 내에 복수의 RFID 태그가 존재하는 경우 서로 충돌없이 동작할 수 있도록 RFID 태그의 동작을 적절히 제어함에 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 일면에 따른 RFID 태그는, 불휘발성 메모리; 무선으로 커맨드와 응답을 송수신하고, 상기 무선 송수신 상태에 따라 파워 온 리셋 신호와 동작 전압을 제공하는 아날로그 블럭; 상기 파워 온 리셋 신호에 의해 초기화되며, 상기 동작 전압을 공급받아서 상기 불휘발성 메모리의 저장 데이터를 참조하여 상기 커맨드에 대응한 응답을 제공하고, 현재 데이터 처리 상태 및 값을 대표하는 플래그 데이터를 생성하는 디지털 블럭; 및 상기 동작 전압을 공급받아 상기 디지털 블럭과 인터페이스되어서, 상기 플래그 데이터를 내부의 불휘발성 캐패시터로써 저장 및 출력하는 숏 텀 메모리 블럭;을 포함함을 특징으로 한다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 다른 면에 따른 RFID 태그는, 맨드와 응답의 송수신 상태에 대응되는 현재 데이터 처리 상태 및 값을 대표하는 플래그 데이터를 내부의 불휘발성 캐패시터로써 저장 및 출력하는 숏 텀 메모리 블럭을 구비하고, 상기 숏 텀 메모리 블럭은, 파워 온 리셋 신호와 제 1 라이트 신호에 응답하여 동작 전압의 공급 중단 여부에 상관없이 상기 플래그 데이터를 소정 시간 동안 저장하는 제 1 플래그부; 및 상기 파워 온 리셋 신호와 제 2 라이트 신호에 응답하여 상기 동작 전압이 공급될 때 상기 플래그 데이터를 저장 및 유지하고, 상기 동작 전압의 공급이 중단될 때 상기 플래그 데이터를 상기 소정 시간 이상 동안 저장하는 제 2 플래그부;를 포함함을 특징으로 한다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 RFID 태그의 동작 방법 은, 무선으로 커맨드와 응답을 송수신하고, 상기 무선 송수신 상태에 따라 발생하는 파워 온 리셋 신호와 동작 전압으로써 데이터를 리드 또는 라이트하는 데이터 처리 단계; 상기 파워 온 리셋 신호와 상기 커맨드에 의해 발생하는 제 1 라이트 신호에 응답하여 상기 동작 전압의 공급 중단 여부에 상관없이 현재 데이터 처리 상태 및 값을 대표하는 플래그 데이터를 소정 시간 동안 저장하는 제 1 플래그 단계; 및 상기 파워 온 리셋 신호와 상기 커맨드에 의해 발생하는 제 2 라이트 신호에 응답하여 상기 동작 전압이 공급될 때 상기 플래그 데이터를 저장 및 유지하고, 상기 동작 전압의 공급이 중단될 때 상기 플래그 데이터를 상기 소정 시간 이상 동안 저장하는 제 2 플래그 단계;를 포함함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명하기로 한다.
본 발명은 전원 공급의 중단 여부에 관계없이 플래그 데이터를 소정 지속시간 동작 유지하는 제 1 플래그 상태와, 전원 공급이 중단될 때만 플래그 데이터를 소정 지속시간 이상 동안 유지하는 제 2 플래그 상태를 갖는 숏 텀 메모리 블럭을 포함한다.
구체적으로, 도 1을 참조하면, 본 발명의 RFID 태그는 아날로그 블럭(100), 디지털 블럭(200), 메모리(300), 및 숏 텀 메모리(Short-term Memory) 블럭(400)을 포함한다.
아날로그 블럭(100)은 안테나(110), 전압 멀티플라이어(Voltage Multiplier)(120), 전압 리미터(Voltage Limiter)(130), 모듈레이 터(Modulatorr)(140), 디모듈레이터(Demodulator)(150), 파워 온 리셋부(Power On Reset Unit)(160), 및 클럭 발생부(Clock Generator)(170)를 포함한다.
여기서, 안테나(110)는 무선 주파수 신호로써 외부의 리더기 또는 라이터기와 데이터를 송수신하고, 전압 멀티플라이어(120)는 안테나(110)에서 인가되는 무선 주파수 신호를 이용하여 RFID의 전원 전압 VDD을 생성한다.
그리고, 전압 리미터(130)는 전압 멀티플라이어(120)에서 출력되는 전원 전압 VDD의 크기를 제한하고, 모듈레이터(140)는 디지털 블럭(200)에서 인가되는 응답 신호 RP를 변조하여 안테나(110)로 전송하며, 디모듈레이터(150)는 안테나(110)에서 인가되는 무선 주파수 신호에서 커맨드 신호 CMD를 검출하여 디지털 블럭(200)으로 전달한다.
그리고, 파워 온 리셋부(160)는 전원 전압 VDD을 감지하여 리셋 동작을 제어하기 위한 파워 온 리셋 신호 POR를 디지털 블럭(200)으로 출력하며, 클럭 발생부(170)는 전원 전압 VDD에 의해 클럭 CLK을 생성하여 디지털 블럭(200)으로 제공한다.
디지털 블럭(200)은 아날로그 블럭(100)으로부터 전원 전압 VDD, 파워 온 리셋 신호 POR, 클럭 CLK, 및 커맨드 신호 CMD를 입력받고, 메모리(300)로부터 데이터 I/O를 입력받으며, 숏 텀 메모리 블럭(400)으로부터 저장 플래그 데이터 STM_OUT를 입력받는다. 그리고, 디지털 블럭(200)은 상기 신호들 VDD, POR, CLK, CMD, STM_OUT을 처리하여서, 응답 신호 RP를 모듈레이터(140)로 출력하고, 어드레스 ADD, 데이터 I/O, 제어 신호 CTR, 및 클럭 CLK을 메모리(300)로 출력하며, 플래 그 데이터 STM_DATA와 라이트 신호 STM_WE1, STM_WE2를 숏 텀 메모리 블럭(400)으로 출력한다.
메모리(300)는 강유전체를 기억 소자로 하는 불휘발성 메모리로서, 디지털 블럭(200)의 제어를 받아 데이터 I/O를 저장 및 출력한다.
숏 텀 메모리 블럭(400)은 라이트 신호 STM_WE1, STM_WE2의 상태에 따라 플래그 데이터 STM_DATA를 저장 및 출력하고, 파워 온 리셋 신호 POR에 의해 플래그 데이터 STM_DATA를 복구한다.
여기서, 숏 텀 메모리 블럭(400)은 RFID 태그의 동작 전압 VDD 공급이 갑자기 중단되거나 플래그 데이터를 변경하였을 경우 소정 상태를 잠시 저장하는 메모리로서, 플래그 상태에 따라 저장된 값을 짧은 기간 동안만 유지한다. 또한, 숏 텀 메모리 블럭(400)의 프로그래밍, 즉, 라이트 시간도 짧은 특징이 있다(대략 2ms 이하).
이러한 숏 텀 메모리 블럭(400)은 아래의 표 1과 같은 플래그 상태를 가진다.
Flag 전원 ON 전원 OFF
S0 Indefinite None
S1 500ms < PT < 5s 500ms < PT < 5s
S2 Indefinite 2s < PT
S3 Indefinite 2s < PT
S4 Indefinite 2s < PT
표 1에 기재된 바와 같이, 플래그(Flag) 'S0'는 통상의 플립플롭과 같은 동작 기능을 갖는다.
플래그 'S1'은 플래그 데이터를 라이트한 후, 전원 온/오프에 상관없이 소정 지속시간(Persistent time)(PT) 동안에 상기 플래그 데이터를 유지하고, 지속시간 이후에는 값을 0으로 변화시킨다. 일 예로, 표 1과 같이 플래그 'S1'에서 플래그 데이터의 지속시간은 500ms에서 5s 사이일 수 있다.
플래그 'S2', 'S3', 'SL'은 플래그 데이터를 라이트한 후, 전원 온시 상기 플래그 데이터를 유지한다. 그리고, 플래그 'S2', 'S3', 'SL'은 전원 오프시 소정 지속시간 동안 값을 기억하고 지속시간이 지난 후에 값을 0으로 변화시킨다. 일 예로, 표 1과 같이 플래그 'S2', 'S3', 'SL'에서 플래그 데이터의 지속시간은 2s 이상일 수 있다.
상기 플래그 상태를 도 2a, 도 2b, 도 3a, 및 도 3b를 참조하여 구체적으로 살펴보면 아래와 같다.
우선, 플래그 'S1' 상태에서는 도 2a에 도시된 바와 같이, 동작 전압 VDD이 온(ON)된 이후 플래그 데이터 STM_DATA가 유효한(Valid) 값으로 입력되면, 라이트 신호 STM_WE1가 소정 시간(Twe) 동안 인에이블된다. 이때, 라이트 신호 STM_WE1는 셋 업 타임(Ts)과 홀드 타임(Th) 마진을 확보한 인에이블 구간(Twe)을 갖는다.
그리고, 플래그 데이터 STM_DATA는 라이트 신호 STM_WE1가 인에이블되는 시점부터 소정 지속시간(Tpt) 동안 숏 텀 메모리 블럭(400)에 저장되어서, 플래그 데이터 출력 신호 STM_OUT로 지속시간(Tpt) 동안 출력된다.
플래그 'S1' 상태에서 동작 전압 VDD이 잠시 오프(OFF)되는 경우에도, 도 2b에 도시된 바와 같이, 플래그 데이터 STM_DATA가 라이트 신호 STM_WE1가 인에이블되는 시점부터 소정 지속시간(Tpt) 동안 숏 텀 메모리 블럭(400)에 저장된다. 이때, 플래그 데이터 출력 신호 STM_OUT는 동작 전압 VDD이 오프되는 동안 디스에이블되었다가 동작 전압 VDD이 다시 온되는 시점부터 인에이블되고, 지속시간(Tpt) 이후에는 다시 디스에이블된다.
다음, 플래그 'S2', 'S3', 'SL' 상태에서는 도 3a에 도시된 바와 같이, 동작 전압 VDD이 온(ON)된 이후 플래그 데이터 STM_DATA가 유효한(Valid) 값으로 입력되면, 라이트 신호 STM_WE1가 인에이블된다. 그리고, 플래그 데이터 STM_DATA는 라이트 신호 STM_WE1가 인에이블되는 시점부터 숏 텀 메모리 블럭(400)에 저장되어서, 플래그 데이터 출력 신호 STM_OUT로 출력된다. 이때, 플래그 데이터 출력 신호 STM_OUT는 동작 전압 VDD이 오프될 때까지 인에이블 상태를 유지한다.
플래그 'S2', 'S3', 'SL' 상태에서 동작 전압 VDD이 잠시 오프(OFF)되는 경우, 도 3b에 도시된 바와 같이, 플래그 데이터 STM_DATA는 라이트 신호 STM_WE2가 인에이블되는 시점부터 소정 지속시간(Tpt) 동안 숏 텀 메모리 블럭(400)에 저장된다. 이때의 지속 시간(Tpt)은 플래그 'S1' 상태의 지속 시간(Tpt) 이상임이 바람직하다.
이와 같이 숏 텀 메모리 블럭(400)은 플래그 'S1'일 때 전원 온/오프에 상관없이 숏 텀 메모리로 동작하고, 플래그 'S2', 'S3', 'SL'일 때는 전원이 오프인 상태에서만 숏 텀 메모리로 동작한다.
이러한 플래그 상태를 갖는 숏 텀 메모리 블럭(400)은 도 4와 같이 'S1'에 대응되는 제 1 플래그부(410)와, 'S2', 'S3', 'SL'에 대응되는 제 2 플래그부(420)를 포함하여 구성될 수 있다.
제 1 플래그부(410)는 동작 전압 VDD의 공급 중단 여부에 상관없이 디지털 블럭(200)에서 제공되는 라이트 신호 STM_WE1에 응답하여 플래그 데이터 STM_DATA를 소정 지속시간 동안 저장 및 플래그 데이터 출력 신호 STM_OUT로 출력한다. 상기 지속시간 동안에 동작 전압 VDD의 공급이 잠시 중단되는 경우, 제 1 플래그부(410)는 동작 전압 VDD의 공급이 다시 이루어질 때 발생하는 파워 온 리셋 신호 POR로써 플래그 데이터 출력 신호 STM_OUT를 복구한다.
그리고, 제 2 플래그부(420)는 동작 전압 VDD이 공급될 때 디지털 블럭(200)에서 제공되는 라이트 신호 STM_WE2에 응답하여 플래그 데이터 STM_DATA를 저장 및 유지하여 플래그 데이터 출력 신호 STM_OUT로 출력하고, 동작 전압 VDD의 공급이 중단되면 플래그 데이터 STM_DATA를 소정 지속시간 동안만 저장 및 플래그 데이터 출력 신호 STM_OUT로 출력한다. 상기 플래그 데이터 STM_DATA를 저장하는 동안에 동작 전압 VDD의 공급이 잠시 중단되는 경우, 제 2 플래그부(420)는 동작 전압 VDD의 공급이 다시 이루어질 때 발생하는 파워 온 리셋 신호 POR로써 플래그 데이터 출력 신호 STM_OUT를 복구한다.
제 1 플래그부(410)는 도 5에 도시된 바와 같이, 제어부(411), 플래그 데이터 저장/복구부(412), 및 지속 시간 조정부(413)를 포함하여 구성될 수 있다.
제어부(411)는 라이트 신호 STM_WE1와 파워 온 리셋 신호 POR를 이용하여 라이트 구간을 설정하는 라이트 제어 신호 PTM_WEN1, 플래그 데이터 STM_DATA의 저장 상태를 제어하는 플레이트 신호 PTM_PL, 및 저장된 플래그 데이터 STM_DATA의 출력을 제어하는 게이트 신호 PTM_GATE를 생성한다.
그리고, 플래그 데이터 저장/복구부(412)는 라이트 제어 신호 PTM_WEN1와 플레이트 신호 STM_PL에 응답하여 플래그 데이터 STM_DATA를 저장 및 플래그 데이터 입력 신호 PTM_DATA_IN1, PTM_DATA_IN_BAR1로 출력하고, 파워 온 리셋 신호 POR에 응답하여 플래그 데이터 입력 신호 PTM_DATA_IN1, PTM_DATA_IN_BAR1를 저장된 플래그 데이터 STM_DATA로 복구한다.
또한, 지속시간 조정부(413)는 게이트 신호 PTM_GATE에 의해 플래그 데이터 입력 신호 PTM_DATA_IN1, PTM_DATA_IN_BAR1를 입력받아서, 상기 플래그 데이터 입력 신호 PTM_DATA_IN1 또는 PTM_DATA_IN_BAR1에 대응되는 플래그 데이터 출력 신호 STM_OUT를 설정된 지속시간 동안 출력한다.
여기서, 제어부(411)는 라이트 신호 STM_WE1의 인에이블 구간을 조절하여 라이트 제어 신호 PTM_WEN1로 출력하는 라이트 구간 설정부와, 파워 온 리셋 POR 신호와 라이트 신호 STM_WE1를 논리 조합하여 플래이트 신호 PTM_PL1와 게이트 신호 PTM_GATE로 출력하는 논리 조합부를 포함하여 구성될 수 있다.
라이트 구간 설정부는 라이트 신호 STM_WE1를 지연 구동하는 지연 구동부와, 지연 구동부의 출력 상태를 지연시키는 지연 용량부로 구성될 수 있다. 여기서, 지연 구동부와 지연 용량부는 각각 하나 또는 다수로 구성될 수 있으며, 각 지연 구동부는 풀 업부, 풀 다운부, 및 전류 제어부로 구성될 수 있다.
예를 들어, 라이트 구간 설정부가 3개의 지연 구동부과 2개의 지연 용량부로 구성되는 경우, 도 6과 같은 구성을 가질 수 있다.
도 6을 참조하면, 제 1 지연 구동부는 피모스 트랜지스터(P1), 엔모스 트랜지스터(N1), 및 저항(R1)으로 구성될 수 있다. 여기서, 피모스 트랜지스터(P1)는 저항(R1)과 엔모스 트랜지스터(N1) 사이에 연결되며, 게이트로 라이트 신호 STM_WE1를 입력받는다. 이러한 피모스 트랜지스터(P1)는 라이트 신호 STM_WE1에 응답하여 출력단을 소정 레벨로 풀 업시킨다. 엔모스 트랜지스터(N1)는 피모스 트랜지스터(P1)와 접지 전압(VSS) 단 사이에 연결되며, 게이트로 라이트 신호 STM_WE1를 입력받는다. 이러한 엔모스 트랜지스터(N1)는 라이트 신호 STM_WE1에 응답하여 상기 출력단을 소정 레벨로 풀 다운시킨다. 저항(R1)은 동작 전압 VDD 단과 피모스 트랜지스터(P1) 사이에 연결되어 동작 전압 VDD 단에서 피모스 트랜지스터(P1)로 흐르는 전류의 양을 제어한다.
그리고, 제 2 지연 구동부는 제 1 지연 구동부의 출력단에 연결되며, 제 1 지연 구동부의 출력에 응답하여 출력단을 소정 레벨로 풀 업시키는 피모스 트랜지스터(P2), 제 1 지연 구동부의 출력에 응답하여 상기 출력단을 소정 레벨로 풀 다운시키는 엔모스 트랜지스터(N2), 동작 전압 VDD 단에서 피모스 트랜지스터(P2)로 흐르는 전류의 양을 제어하는 저항(R2), 및 엔모스 트랜지스터(N2)에서 접지 전압 VSS 단으로 흐르는 전류의 양을 제어하는 저항(R3)으로 구성될 수 있다.
또한, 제 3 지연 구동부는 제 2 지연 구동부의 출력단에 연결되며, 제 2 지연 구동부의 출력에 응답하여 라이트 제어 신호 PTM_WEN1가 출력되는 출력단을 소정 레벨로 풀 업시키는 피모스 트랜지스터(P3), 제 2 지연 구동부의 출력에 응답하여 상기 출력단을 소정 레벨로 풀 다운시키는 엔모스 트랜지스터(N3), 동작 전압 VDD 단에서 피모스 트랜지스터(P3)로 흐르는 전류의 양을 제어하는 저항(R4), 및 엔모스 트랜지스터(N3)에서 접지 전압 VSS 단으로 흐르는 전류의 양을 제어하는 저항(R5)으로 구성될 수 있다.
제 1 지연 용량부는 제 1 지연 구동부의 출력을 지연시키는 모스 캐패시터(C1)로 구성될 수 있으며, 상기 모스 캐패시터(C1)는 제 1 지연 구동부의 출력단과 제 2 지연 구동부의 입력단에 공통으로 연결되는 게이트와, 접지 전압(VSS) 단에 공통으로 연결되는 소오스 및 드레인을 갖는 엔모스 트랜지스터임이 바람직하다.
그리고, 제 2 지연 용량부는 제 2 지연 구동부의 출력을 지연시키는 모스 캐패시터(C2)로 구성될 수 있으며, 상기 모스 캐패시터(C2)는 제 2 지연 구동부의 출력단과 제 3 지연 구동부의 입력단에 공통으로 연결되는 게이트와, 접지 전압(VSS) 단에 공통으로 연결되는 소오스 및 드레인을 갖는 엔모스 트랜지스터임이 바람직하다.
논리 조합부는 라이트 신호 STM_WE1와 파워 온 리셋 신호 POR 중 어느 하나가 인에이블될 때 인에이블되는 게이트 신호 PTM_GATE와 플레이트 신호 PTM_PL1를 출력한다.
여기서, 논리 조합부는 도 6에 도시된 바와 같이, 라이트 신호 STM_WE1를 반전하는 인버터(IV1), 인버터(IV1)의 출력과 파워 온 리셋 신호 POR를 낸드 조합하여 플레이트 신호 PTM_PL1로 출력하는 낸드 게이트(NA1), 및 플레이트 신호 PTM_PL1를 반전하여 게이트 신호 PTM_GATE로 출력하는 인버터(IV2)로 구성될 수 있다.
이러한 구성을 갖는 제어부(411)의 동작을 도 7을 참조하여 상세히 살펴보면, 파워 온 리셋 신호 POR가 논리 로우로 인에이블되면, 논리 조합부에 의해 플레이트 신호 PTM_PL1가 논리 하이로 인에이블되고, 게이트 신호 PTM_GATE가 논리 로우로 인에이블된다.
그리고, 파워 온 리셋 신호 POR가 디스에이블된 상태에서 라이트 신호 STM_WE1가 논리 하이로 인에이블되면, 라이트 구간 조정부에 의해 라이트 제어 신호 PTM_WEN1가 논리 로우로 인에이블되고, 논리 조합부에 의해 플레이트 신호 PTM_PL1와 게이트 신호 PTM_GATE도 인에이블된다.
이때, 파워 온 리셋 신호 POR가 인에이블되는 동안('A' 구간) 플래그 데이터 STM_DATA 복구가 이루어지며, 라이트 제어 신호 PTM_WEN1가 인에이블되는 동안('B' 구간) 새로운 플래그 데이터 STM_DATA가 저장된다. 이러한 라이트 제어 신호 PTM_WEN1의 인에이블 구간은 라이트 구간 설정부를 통해 설정될 수 있다.
또한, 상기 'B' 구간에서 플레이트 신호 PTM_PL1가 인에이블되는 동안(t1) 데이터 '0'이 저장되고, 플레이트 신호 PTM_PL1가 디스에이블되는 동안(t2) 데이터 '1'이 저장될 수 있다.
이와 같이 제어부(411)는 파워 온 리셋 신호 POR가 인에이블될 때 플래그 데이터 STM_DATA 복구가 이루어지도록 제어하고, 라이트 신호 STM_WE1가 인에이블될 때 플래그 데이터 STM_DATA 저장이 이루어지도록 제어한다.
그리고, 이러한 플래그 데이터 저장 또는 복구는 플래그 데이터 저장/복구부(412)를 통해 이루어질 수 있다.
플래그 데이터 저장/복구부(412)는 라이트 제어 신호 PTM_WEN1의 제어를 받아 플래그 데이터 STM_DATA를 플래그 데이터 입력 신호 PTM_DATA_IN1와 반전 플래그 데이터 입력 신호 PTM_DATA_IN_BAR1로 전달하는 전달 제어부, 전달 제어부의 출력과 플레이트 신호 PTM_PL1의 상태에 따라 플래그 데이터 입력 신호 PTM_DATA_IN1와 반전 플래그 데이터 입력 신호 PTM_DATA_IN_BAR1를 충전 또는 방전하는 저장부, 및 파워 온 리셋 신호 POR에 응답하여 플래그 데이터 입력 신호 PTM_DATA_IN1와 반전 플래그 데이터 입력 신호 PTM_DATA_IN_BAR1 간의 전위차를 감지 증폭하는 감지 증폭부를 포함하여 구성될 수 있다.
그리고, 전달 제어부, 저장부, 및 감지 증폭부는 도 8과 같이 구성될 수 있다.
도 8을 참조하면, 전달 제어부는 라이트 제어 신호 PTM_WEN1의 상태에 따라 플래그 데이터 STM_DATA를 선택적으로 플래그 데이터 입력 신호 PTM_DATA_IN1로 전달하는 제 1 스위치와, 라이트 제어 신호 PTM_WEN1의 상태에 따라 플래그 데이터 STM_DATA를 선택적으로 반전하여 반전 플래그 데이터 입력 신호PTM_DATA_IN_BAR1로 전달하는 제 2 스위치로 구성될 수 있다.
여기서, 제 1 스위치는 라이트 제어 신호 PTM_WEN1에 응답하여 플래그 데이터 STM_DATA를 플래그 데이터 입력 신호 PTM_DATA_IN1로 전달하는 피모스 트랜지스터(P4)로 구성될 수 있다. 그리고, 제 2 스위치는 플래그 데이터 STM_DATA를 반전하는 인버터(IV3)와, 라이트 제어 신호 PTM_WEN1에 응답하여 인버터(IV3)의 출력을 반전 플래그 데이터 입력 신호 PTM_DATA_IN_BAR1로 전달하는 피모스 트랜지스터(P5)로 구성될 수 있다.
이때, 제 1 및 제 2 스위치가 각각 피모스 트랜지스터(P4,P5)로 구성되는 경우, 플래그 데이터 STM_DATA가 입력되지 않을 때 정션(junction)에 의한 누설 전류만이 발생할 수 있으므로, 다른 소자(예컨대, 엔모스 트랜지스터)에 비해 누설 전류가 효과적으로 줄어들 수 있는 효과가 있다.
예를 들어, 비휘발성 캐패시터(FC1,FC2)에 논리 하이 데이터가 충전된 상태에서 플래그 데이터 STM_DATA가 논리 로우로 될 때 제 1 스위치가 엔모스 트랜지스터인 경우, 라이트 제어 신호 PTM_WEN1가 논리 로우로 디스에이블되어야 한다. 따라서, 엔모스 트랜지스터의 게이트, 소오스, 및 벌크의 전위가 논리 로우로 되고, 엔모스 트랜지스터의 드레인의 전위가 논리 하이로 되어서, 엔모스 트랜지스터의 정션과 벌크를 통해 큰 누설 전류가 흐를 수 있다.
하지만, 동일한 조건에서 제 1 스위치가 피모스 트랜지스터(P4)로 구성되는 경우, 라이트 제어 신호 PTM_WEN1가 논리 하이로 디스에이블된다. 따라서, 피모스 트랜지스터(P4)의 드레인만이 논리 로우로 되므로, 정션을 통한 누설 전류만이 발생하여 누설 전류가 줄어들 수 있는 효과가 있다.
그리고, 저장부는 플래그 데이터 입력 신호 PTM_DATA_IN1가 전달되는 노드(ND1)와 반전 플래그 데이터 입력 신호 PTM_DATA_IN_BAR1가 전달되는 노드(ND2) 사이에 연결되는 비휘발성 캐패시터(FC1), 노드(ND1)와 플레이트 신호 PTM_PL1가 입력되는 노드 사이에 연결되는 비휘발성 캐패시터(FC2), 및 노드(ND2)와 플레이트 신호 PTM_PL1가 입력되는 노드 사이에 연결되는 비휘발성 캐패시터(FC3)를 포함한다. 여기서, 각 비휘발성 캐패시터(FC1~3)는 강유전체 캐패시터임이 바람직하다.
또한, 감지 증폭부는 파워 온 리셋 신호 POR의 상태에 따라 동작 전압 VDD을 선택적으로 공급하는 스위치와, 동작 전압 VDD의 공급에 의해 플래그 데이터 입력 신호 PTM_DATA_IN1와 반전 플래그 데이터 입력 신호 PTM_DATA_IN_BAR1 간의 전위차를 감지 증폭하는 차동 증폭기를 포함한다.
여기서, 스위치는 파워 온 리셋 신호 POR에 응답하여 동작 전압 VDD을 차동 증폭기로 제공하는 피모스 트랜지스터(P6)로 구성될 수 있다. 그리고, 차동 증폭기는 스위치와 노드(ND1) 사이에 연결되는 피모스 트랜지스터(P7), 스위치와 노드(ND2) 사이에 연결되는 피모스 트랜지스터(P8), 노드(ND1)와 접지 전압 VSS 단 사이에 연결되는 엔모스 트랜지스터(N4), 및 노드(ND2)와 접지 전압 VSS 단 사이에 연결되는 엔모스 트랜지스터(N5)로 구성될 수 있다. 이때, 피모스 트랜지스터(P7)와 엔모스 트랜지스터(N4)의 게이트는 노드(ND2)에 공통으로 연결되고, 피모스 트랜지스터(P8)와 엔모스 트랜지스터(N5)의 게이트는 노드(ND1)에 공통으로 연결된다.
이러한 구성을 갖는 플래그 데이터 저장/복구부(412)는 라이트 제어 신호 RTM_WEN1가 인에이블되는 동안 플래그 데이터 STM_DATA를 비휘발성 캐패시터(FC1~3)에 저장하고, 상기 저장된 데이터는 플레이트 신호 PTM_PL1의 상태에 대응하여 플래그 데이터 입력 신호 PTM_DATA_IN1와 반전 플래그 데이터 입력 신호 PTM_DATA_IN_BAR1로 출력된다.
그리고, 파워 온 리셋 신호 POR가 인에이블되는 동안 동작 전압 VDD이 차동 증폭기로 공급됨에 따라 비휘발성 캐패시터(FC1~3)에 저장된 데이터가 증폭되어 플래그 데이터 입력 신호 PTM_DATA_IN1와 반전 플래그 데이터 입력 신호 PTM_DATA_IN_BAR1로 출력된다.
즉, 도 9에 도시된 바와 같이, 파워 온 리셋 신호 POR가 인에이블됨에 따라 플레이트 신호 PTM_PL1가 인에이블되고, 파워 온 리셋 신호 POR와 플레이트 신호 PTM_PL1가 인에이블됨에 따라 플래그 데이터 입력 신호 PTM_DATA_IN1와 반전 플래그 데이터 입력 신호 PTM_DATA_IN_BAR1 간의 전위차가 발생한다. 그리고, 플래그 데이터 입력 신호 PTM_DATA_IN1와 반전 플래그 데이터 입력 신호 PTM_DATA_IN_BAR1는 차동 증폭기의 동작에 의해 각각 서로 다른 논리 레벨로 증폭되어 출력된다.
이와 같이 라이트 제어 신호 RTM_WEN1와 리셋 신호 POR 중 어느 하나가 인에이블되어 플래그 데이터 저장/복구부(412)에서 출력되는 플래그 데이터 입력 신호 PTM_DATA_IN1와 반전 플래그 데이터 입력 신호 PTM_DATA_IN_BAR1는 지속시간 조정부(413)로 입력되고, 지속시간 조정부(413)는 플래그 데이터 입력 신호 PTM_DATA_IN1만을 이용하여 플래그 데이터 출력 신호 STM_OUT를 출력한다.
이러한 지속시간 조정부(413)의 구성을 상세히 살펴보면, 지속시간 조정부(413)는 게이트 신호 PTM_GATE의 상태에 따라 플래그 데이터 입력 신호 PTM_DATA_IN1를 선택적으로 전달하는 스위칭부, 스위칭부의 출력의 디스에이블 시점을 소정 지속시간 동안 지연시켜 지연 신호 PTM_RC1로 출력하는 지연부, 및 지연 신호 PTM_RC1에 응답하여 지연 신호 PTM_RC1에 대응되는 플레그 데이터 출력 신호 STM_OUT를 출력하는 구동부를 포함하여 구성될 수 있다.
스위칭부, 지연부, 및 구동부의 구성을 도 10a를 참조하여 살펴보면, 스위칭부는 게이트 신호 PTM_GATE에 의해 턴 온되어 플래그 데이터 입력 신호 PTM_DATA_IN1를 전달하는 피모스 트랜지스터(P9)로 구성될 수 있다.
이때, 스위칭부가 피모스 트랜지스터(P9)로 구성되는 경우, 앞서 살펴본 바와 같이 턴 오프 상태에서 발생하는 누설 전류가 효과적으로 줄어들 수 있는 효과가 있다.
그리고, 지연부는 스위칭부의 출력단에 연결되는 저항 요소(R6)와 캐패시터 요소(C3)로 구성될 수 있다. 여기서, 저항 요소(R6)는 게이트, 드레인, 및 소오스가 스위칭부의 출력단에 공통으로 연결된 엔모스 트랜지스터로 구성될 수 있다. 또한, 캐패시터 요소(C3)는 게이트가 스위칭부의 출력단에 연결되고 드레인 및 소오스가 접지 전압 VSS 단에 연결된 엔모스 트랜지스터로 구성될 수 있다.
이때, 저항 요소(R6)가 게이트, 드레인, 및 소오스가 스위칭부의 출력단에 공통으로 연결된 엔모스 트랜지스터인 경우, 스위칭부의 출력단과 접지 전압 VSS 사이에 연결되는 일반적인 저항에 비해 누설 전류가 효과적으로 줄어들 수 있는 효과가 있다.
또한, 구동부는 하나 또는 다수로 구성될 수 있으며, 두 개로 구성되는 경우, 제 1 구동부는 지연 신호 PTM_RC1에 응답하여 출력단을 소정 레벨로 풀 업시키는 피모스 트랜지스터(P10), 지연 신호 PTM_RC1에 응답하여 상기 출력단을 소정 레벨로 풀 다운시키는 엔모스 트랜지스터(N6), 동작 전압 VDD 단에서 피모스 트랜지스터(P10)로 흐르는 전류의 양을 제어하는 저항(R7), 및 엔모스 트랜지스터(N6)에서 접지 전압 VSS 단으로 흐르는 전류의 양을 제어하는 저항(R8)으로 구성될 수 있다.
그리고, 제 2 구동부는 제 1 구동부의 출력에 응답하여 플래그 데이터 출력 신호 STM_OUT를 소정 레벨로 풀 업시키는 피모스 트랜지스터(P11), 제 1 구동부의 출력에 응답하여 플래그 데이터 출력 신호 STM_OUT를 소정 레벨로 풀 다운시키는 엔모스 트랜지스터(N7), 동작 전압 VDD 단에서 피모스 트랜지스터(P11)로 흐르는 전류의 양을 제어하는 저항(R9), 및 엔모스 트랜지스터(N7)에서 접지 전압 VSS 단으로 흐르는 전류의 양을 제어하는 저항(R10)으로 구성될 수 있다.
한편, 지속시간 조정부(413)는 게이트 신호 PTM_GATE에 의해 반전 플래그 데이터 입력 신호 PTM_DATA_IN_BAR1를 입력받아서 플래그 데이터 입력 신호 PTM_DATA_IN1의 지연에 대응되게 반전 플래그 데이터 입력 신호 PTM_DATA_IN_BAR1를 지연시키는 더미 조정부를 더 포함할 수 있다.
여기서, 더미 조정부는 플래그 데이터 저장/복구부(412)에 구비되는 감지 증폭부의 오동작을 방지하기 위하여 반전 플래그 데이터 입력 신호 PTM_DATA_IN_BAR1의 출력단에 연결되며, 스위칭부, 지연부, 및 구동부와 동일하게 구성될 수 있다.
즉, 도 10b를 참조하면, 더미 조정부는 게이트 신호 PTM_GATE에 의해 턴 온되어 반전 플래그 데이터 입력 신호 PTM_DATA_IN_BAR1를 전달하는 피모스 트랜지스터(P12), 피모스 트랜지스터(P12)의 출력단에 연결된 저항 성분을 가진 소자(R11), 피모스 트랜지스터(P12)의 출력단에 연결된 캐패시터 성분을 가진 소자(C4), 저항 성분을 가진 소자(R11)와 캐패시터 성분을 가진 소자(C4)에 의해 지연된 신호 PTM_RC2를 게이트로 입력받고 일단이 전원 전압 VDD 단에 연결된 피모스 트랜지스터(P13), 및 지연 신호 PTM_RC2를 게이트로 입력받고 일단이 접지 전압 VSS 단에 연결된 NMOS 트랜지스터(N8)로 구성될 수 있다.
여기서, 저항 요소(R11)는 게이트, 드레인, 및 소오스가 피모스 트랜지스터(P12)의 출력단에 공통으로 연결된 엔모스 트랜지스터로 구성될 수 있으며, 캐패시터 성분을 가진 소자(C4)는 게이트가 피모스 트랜지스터(P12)의 출력단에 연결되고 드레인 및 소오스가 접지 전압 VSS 단에 연결된 엔모스 트랜지스터로 구성될 수 있다. 그리고, 피모스 트랜지스터(P13)와 NMOS 트랜지스터(N8) 사이는 개방(Open)된다.
이러한 구성을 갖는 지속시간 조정부(413)는 게이트 신호 PTM_GATE가 인에이블될 때 플래그 데이터 입력 신호 PTM_DATA_IN1의 상태를 소정 지속시간 동안 지연시켜 플래그 데이터 출력 신호 STM_OUT로 출력한다.
즉, 도 11을 참조하면, 게이트 신호 PTM_GATE가 논리 로우로 인에이블될 때 플래그 데이터 입력 신호 PTM_DATA_IN1가 논리 하이로 입력되면, 플래그 데이터 입력 신호 PTM_DATA_IN1의 논리 하이 상태가 RC지연된 지연 신호 PTM_RC1가 발생한다. 그리고, 구동부는 지연 신호 PTM_RC1를 입력받아 플래그 데이터 출력 신호 STM_OUT로 출력한다.
이때, 플래그 데이터 출력 신호 STM_OUT는 지연 신호 PTM_RC1가 논리 하이 상태에서 구동부의 피모스 트랜지스터(P10)와 엔모스 트랜지스터(N6)의 문턱 전압 Vt 이하로 될 때까지의 지속시간(Vpt) 동안 논리 하이 상태로 출력된다.
한편, 제 2 플래그부(422)는 도 12에 도시된 바와 같이, 제어부(421)와 플래그 데이터 저장/복구부(422)를 포함하여 구성될 수 있다.
제어부(421)는 파워 온 리셋 신호 POR와 라이트 신호 STM_WE2를 이용하여 라이트 구간을 설정하는 라이트 제어 신호 PTM_WEN2와, 플래그 데이터 STM_DATA의 저장 상태를 제어하는 플레이트 신호 PTM_PL2를 생성한다.
그리고, 플래그 데이터 저장/복구부(422)는 라이트 제어 신호 PTM_WEN2와 플레이트 신호 PTM_PL2에 의해 플래그 데이터 STM_DATA를 저장 및 출력 플래그 데이터 신호 STM_OUT로 출력하고, 파워 온 리셋 신호 POR로써 출력 플래그 데이터 신호 STM_OUT를 저장된 플래그 데이터 STM_DATA로 복구한다.
여기서, 제어부(421)는 라이트 신호 STM_WE2의 인에이블 구간을 조절하여 라이트 제어 신호 PTM_WEN2로 출력하는 라이트 구간 설정부와, 파워 온 리셋 POR 신호와 라이트 신호 STM_WE2를 논리 조합하여 플래이트 신호 PTM_PL2로 출력하는 논리 조합부를 포함하여 구성될 수 있다.
라이트 구간 설정부는 라이트 신호 STM_WE2를 지연 구동하는 지연 구동부와, 지연 구동부의 출력 상태를 지연시키는 지연 용량부로 구성될 수 있다. 여기서, 지연 구동부와 지연 용량부는 각각 하나 또는 다수로 구성될 수 있으며, 각 지연 구동부는 풀 업부, 풀 다운부, 및 전류 제어부로 구성될 수 있다.
예를 들어, 라이트 구간 설정부가 3개의 지연 구동부과 2개의 지연 용량부로 구성되는 경우, 도 13과 같은 구성을 가질 수 있다.
도 13을 참조하면, 제 1 지연 구동부는 라이트 신호 STM_WE1에 응답하여 출력단을 소정 레벨로 풀 업시키는 피모스 트랜지스터(P14), 라이트 신호 STM_WE1에 응답하여 상기 출력단을 소정 레벨로 풀 다운시키는 엔모스 트랜지스터(N9), 및 동작 전압 VDD 단과 피모스 트랜지스터(P14) 사이에 연결되어 동작 전압 VDD 단에서 피모스 트랜지스터(P14)로 흐르는 전류의 양을 제어하는 저항(R12)으로 구성될 수 있다.
그리고, 제 2 지연 구동부는 제 1 지연 구동부의 출력에 응답하여 출력단을 소정 레벨로 풀 업시키는 피모스 트랜지스터(P15), 제 1 지연 구동부의 출력에 응답하여 상기 출력단을 소정 레벨로 풀 다운시키는 엔모스 트랜지스터(N10), 동작 전압 VDD 단에서 피모스 트랜지스터(P15)로 흐르는 전류의 양을 제어하는 저항(R13), 및 엔모스 트랜지스터(N10)에서 접지 전압 VSS 단으로 흐르는 전류의 양을 제어하는 저항(R14)으로 구성될 수 있다.
또한, 제 3 지연 구동부는 제 2 지연 구동부의 출력에 응답하여 라이트 제어 신호 PTM_WEN2가 출력되는 출력단을 소정 레벨로 풀 업시키는 피모스 트랜지스터(P16), 제 2 지연 구동부의 출력에 응답하여 상기 출력단을 소정 레벨로 풀 다운시키는 엔모스 트랜지스터(N11), 동작 전압 VDD 단에서 피모스 트랜지스터(P16)로 흐르는 전류의 양을 제어하는 저항(R15), 및 엔모스 트랜지스터(N11)에서 접지 전압 VSS 단으로 흐르는 전류의 양을 제어하는 저항(R16)으로 구성될 수 있다.
제 1 지연 용량부는 제 1 지연 구동부의 출력을 지연시키는 모스 캐패시터(C5)로 구성될 수 있으며, 상기 모스 캐패시터(C5)는 제 1 지연 구동부의 출력단과 제 2 지연 구동부의 입력단에 공통으로 연결되는 게이트와, 접지 전압(VSS) 단에 공통으로 연결되는 소오스 및 드레인을 갖는 엔모스 트랜지스터임이 바람직하다.
그리고, 제 2 지연 용량부는 제 2 지연 구동부의 출력을 지연시키는 모스 캐패시터(C6)로 구성될 수 있으며, 상기 모스 캐패시터(C6)는 제 2 지연 구동부의 출력단과 제 3 지연 구동부의 입력단에 공통으로 연결되는 게이트와, 접지 전압(VSS) 단에 공통으로 연결되는 소오스 및 드레인을 갖는 엔모스 트랜지스터임이 바람직하다.
논리 조합부는 라이트 신호 STM_WE2와 파워 온 리셋 신호 POR 중 어느 하나가 인에이블될 때 인에이블되는 플레이트 신호 PTM_PL2를 출력한다.
여기서, 논리 조합부는 도 13에 도시된 바와 같이, 라이트 신호 STM_WE2를 반전하는 인버터(IV4)와, 인버터(IV4)의 출력과 파워 온 리셋 신호 POR를 낸드 조합하여 플레이트 신호 PTM_PL2로 출력하는 낸드 게이트(NA2)로 구성될 수 있다.
플래그 데이터 저장/복구부(422)는 전달 제어부, 저장부, 감지 증폭부, 및 래치부를 포함하여 구성될 수 있다.
여기서, 전달 제어부는 라이트 제어 신호 PTM_WEN2의 제어를 받아 플래그 데이터 STM_DATA를 플래그 데이터 입력 신호 PTM_DATA_IN2와 반전 플래그 데이터 입력 신호 PTM_DATA_IN_BAR2로 전달한다.
그리고, 저장부는 전달 제어부의 출력과 플레이트 신호 PTM_PL2의 상태에 따라 플래그 데이터 입력 신호 PTM_DATA_IN2와 반전 플래그 데이터 입력 신호 PTM_DATA_IN_BAR2를 충전 또는 방전한다.
그리고, 감지 증폭부는 파워 온 리셋 신호 POR에 응답하여 플래그 데이터 입력 신호 PTM_DATA_IN2와 반전 플래그 데이터 입력 신호 PTM_DATA_IN_BAR2 간의 전위차를 감지 증폭한다.
아울러, 래치부는 플래그 데이터 입력 신호 PTM_DATA_IN2와 반전 플래그 데이터 입력 신호 PTM_DATA_IN_BAR2로써 플래그 데이터 입력 신호 PTM_DATA_IN2에 대응되는 플래그 데이터 출력 신호 STM_OUT를 출력하고, 플래그 데이터 입력 신호 PTM_DATA_IN2를 래치한다.
이러한 전달 제어부, 저장부, 감지 증폭부, 및 래치부는 도 14와 같이 구성될 수 있다.
도 14를 참조하면, 전달 제어부는 라이트 제어 신호 PTM_WEN2의 상태에 따라 플래그 데이터 STM_DATA를 선택적으로 플래그 데이터 입력 신호 PTM_DATA_IN2로 전달하는 제 1 스위치와, 라이트 제어 신호 PTM_WEN2의 상태에 따라 플래그 데이터 STM_DATA를 선택적으로 반전하여 반전 플래그 데이터 입력 신호PTM_DATA_IN_BAR2로 전달하는 제 2 스위치로 구성될 수 있다.
여기서, 제 1 스위치는 라이트 제어 신호 PTM_WEN2에 응답하여 플래그 데이터 STM_DATA를 플래그 데이터 입력 신호 PTM_DATA_IN2로 전달하는 피모스 트랜지스터(P17)로 구성될 수 있다. 그리고, 제 2 스위치는 플래그 데이터 STM_DATA를 반전하는 인버터(IV5)와, 라이트 제어 신호 PTM_WEN2에 응답하여 인버터(IV5)의 출력을 반전 플래그 데이터 입력 신호 PTM_DATA_IN_BAR2로 전달하는 피모스 트랜지스터(P5)로 구성될 수 있다.
이때, 제 1 및 제 2 스위치가 각각 피모스 트랜지스터(P17,P18)로 구성되는 경우, 플래그 데이터 STM_DATA가 입력되지 않을 때 정션(junction)에 의한 누설 전류만이 발생할 수 있으므로, 다른 소자(예컨대, 엔모스 트랜지스터)에 비해 누설 전류가 효과적으로 줄어들 수 있는 효과가 있다.
그리고, 저장부는 플래그 데이터 입력 신호 PTM_DATA_IN2가 전달되는 노드(ND3)와 반전 플래그 데이터 입력 신호 PTM_DATA_IN_BAR2가 전달되는 노드(ND4) 사이에 연결되는 비휘발성 캐패시터(FC4), 노드(ND3)와 플레이트 신호 PTM_PL1가 입력되는 노드 사이에 연결되는 비휘발성 캐패시터(FC5), 및 노드(ND4)와 플레이트 신호 PTM_PL2가 입력되는 노드 사이에 연결되는 비휘발성 캐패시터(FC6)를 포함한다. 여기서, 각 비휘발성 캐패시터(FC4~6)는 강유전체 캐패시터임이 바람직하다.
또한, 감지 증폭부는 파워 온 리셋 신호 POR의 상태에 따라 동작 전압 VDD을 선택적으로 공급하는 스위치와, 동작 전압 VDD의 공급에 의해 플래그 데이터 입력 신호 PTM_DATA_IN2와 반전 플래그 데이터 입력 신호 PTM_DATA_IN_BAR2 간의 전위차를 감지 증폭하는 차동 증폭기를 포함한다.
여기서, 스위치는 파워 온 리셋 신호 POR에 응답하여 동작 전압 VDD을 차동 증폭기로 제공하는 피모스 트랜지스터(P19)로 구성될 수 있다. 그리고, 차동 증폭기는 스위치와 노드(ND3) 사이에 연결되는 피모스 트랜지스터(P20), 스위치와 노드(ND4) 사이에 연결되는 피모스 트랜지스터(P21), 노드(ND3)와 접지 전압 VSS 단 사이에 연결되는 엔모스 트랜지스터(N12), 노드(ND4)와 접지 전압 VSS 단 사이에 연결되는 엔모스 트랜지스터(N13), 노드(ND3)와 접지 전압 VSS 단 사이에 연결되는 모스 캐패시터(C7), 및 노드(ND4)와 접지 전압 VSS 단 사이에 연결되는 모스 캐패시터(C8)로 구성될 수 있다. 이때, 피모스 트랜지스터(P20)와 엔모스 트랜지스터(N12)의 게이트는 노드(ND4)에 공통으로 연결되고, 피모스 트랜지스터(P21)와 엔모스 트랜지스터(N13)의 게이트는 노드(ND3)에 공통으로 연결된다.
아울러, 래치부는 플래그 데이터 입력 신호 PTM_DATA_IN2와 반전 플래그 데이터 입력 신호 PTM_DATA_IN_BAR2를 차동 증폭하여 플래그 데이터 입력 신호 PTM_DATA_IN2와 동일한 논리 레벨을 갖는 플래그 데이터 출력 신호 STM_OUT를 출력하는 동시에 플래그 데이터 출력 신호 STM_OUT를 래치하는 차동 증폭기로 구성될 수 있다.
여기서, 차동 증폭기는 구동 전압 VDD 단과 노드(ND5) 사이에 연결되는 피모스 트랜지스터(P22), 구동 전압 VDD 단과 노드(ND6) 사이에 연결되는 피모스 트랜지스터(P23), 노드(ND5)와 접지 전압 VSS 단 사이에 연결되는 두 엔모스 트랜지스터(N14,N15), 노드(ND6)와 접지 전압 VSS 단 사이에 연결되는 두 엔모스 트랜지스터(N16,N17), 및 노드(ND6)의 신호를 반전하여 플래그 데이터 출력 신호 STM_OUT로 출력하는 인버터(IV6)로 구성될 수 있다.
이때, 피모스 트랜지스터(P22)와 엔모스 트랜지스터(N15)의 게이트는 노드(ND6)에 공통으로 연결되고, 피모스 트랜지스터(P23)와 엔모스 트랜지스터(N16)의 게이트는 노드(ND1)에 공통으로 연결된다. 그리고, 엔모스 트랜지스터(N14)의 게이트는 반전 플래그 데이터 입력 신호 PTM_DATA_IN_BAR2를 입력받고, 엔모스 트랜지스터(N17)의 게이트는 플래그 데이터 입력 신호 PTM_DATA_IN2를 입력받는다.
이러한 구성을 갖는 제어부(421)와 플래그 데이터 저장/복구부(422)의 동작을 도 15를 참조하여 상세히 살펴보면, 파워 온 리셋 신호 POR가 논리 로우로 인에이블되면, 제어부(421)에 구비된 논리 조합부에 의해 플레이트 신호 PTM_PL2가 논리 하이로 인에이블된다.
이때, 파워 온 리셋 신호 POR가 인에이블되는 동안('C' 구간), 플래그 데이터 저장/복구부(422)를 통해 플래그 데이터 STM_DATA 복구가 이루어진다. 이러한 라이트 제어 신호 PTM_WEN1의 인에이블 구간은 라이트 구간 설정부를 통해 설정될 수 있다.
그리고, 파워 온 리셋 신호 POR가 디스에이블된 상태에서 라이트 신호 STM_WE2가 논리 하이로 인에이블되면, 제어부(421)에 구비된 라이트 구간 조정부에 의해 라이트 제어 신호 PTM_WEN2가 논리 로우로 인에이블되고, 제어부(421)에 구비된 논리 조합부에 의해 플레이트 신호 PTM_PL2가 인에이블된다.
이때, 라이트 제어 신호 PTM_WEN2가 인에이블되는 동안('D' 구간), 플래그 데이터 저장/복구부(422)를 통해 새로운 플래그 데이터 STM_DATA가 저장된다. 상기 'D' 구간에서, 플레이트 신호 PTM_PL2가 인에이블되는 동안(t3) 데이터 '0'이 저장되고, 플레이트 신호 PTM_PL2가 디스에이블되는 동안(t4) 데이터 '1'이 저장될 수 있다.
이와 같이 복구 또는 저장된 플래그 데이터 STM_DATA는 플래그 데이터 저장/복구부(422)에 구비된 래치부를 통해 래치 및 플래그 데이터 출력 신호 STM_OUT로 출력된다.
이상에서 살펴본 바와 같이, 본 발명의 RFID 태그는 전원 공급이 잠시 중단될 때 현재 데이터 처리 상태 및 값을 대표하는 플래그 데이터를 잠시 저장한 뒤, 전원이 다시 공급될 때 상기 저장된 플래그 데이터로써 데이터 처리 동작을 수행한다.
따라서, 본 발명의 RFID 태그는 전원 공급이 잠시 중단되었다가 다시 공급되더라도 초기 상태에서 다시 데이터를 처리하지 않아도 되므로, 동작 속도가 향상되고 정상적으로 현 데이터를 처리할 수 있는 효과가 있다.
또한, 본 발명의 RFID 태그는 전원 공급 중단 여부에 관계없이 플래그 데이터를 소정 지속시간 동안 저장하는 'S1' 플래그 상태와, 전원 공급이 중단될 때만 플래그 데이터를 상기 소정 지속시간 이상 동안 저장하는 'S2','S3','SL' 플래그 상태를 상황에 맞게 병행하여 동작할 수 있다.
예를 들어, 하나의 RFID 리더기의 판독범위 내에 복수의 본 발명의 RFID 태그가 존재하는 경우, RFID 리더기로 데이터를 송신하는 RFID 태그는 'S1' 플래그 상태로 동작하도록 제어되고, 나머지 RFID 태그는 'S2','S3','SL' 플래그 상태로 동작하도록 제어될 수 있다.
이 경우, 하나의 RFID 태그가 데이터를 송신할 때 다른 RFID 태그는 현재 플래그 데이터를 유지한 상태로 대기한 뒤, RFID 리더기로 데이터를 송신한 RFID 태그는 데이터 송신이 끝날 때 현재 플래그 데이터를 소멸시키고, 다른 하나의 RFID 태그가 'S1' 플래그 상태로 동작하여 RFID 리더기로 데이터를 송신한다.
이와 같이, 하나의 RFID 리더기의 판독범위 내에 복수의 본 발명의 RFID 태그가 존재하는 경우, 복수의 본 발명의 RFID 태그가 서로 충돌없이 동작할 수 있으므로, 판독 시간이 짧아지고 전력 낭비도 줄어들 수 있는 효과가 있다.
아울러, 본 발명의 RFID 태그에서, 소정 신호를 구동하는 회로에는 전류를 제어하는 소자들(R1~R5,R7~R10,R12~R16)이 구비되며, 소정 신호의 전달을 제어하는 회로는 누설 전류를 최소화할 수 있는 소자(P4,P5,P9,P17,P18)로 구성된다. 또한, 'S1' 플래그 상태에서 플래그 데이터 지속시간을 결정하는 RC 회로 중 캐패시터(C3) 충전된 차지를 방전하는 저항(R6)이 정션 및 채널 내에서의 누설 전류를 이용하는 모스 트랜지스터로 구성된다.
이와 같이, 본 발명의 RFID 태그는 최소한의 전력 소모로 플래그 데이터를 잠시 저장할 수 있으므로, 플래그 데이터 저장에 따른 RFID 태그의 동작 속도가 크게 저하되지 않는 효과가 있다.
본 발명은 RFID 태그의 플래그 상태를 상황에 따라 적절히 저장하도록 제어함으로써, 동작 속도가 향상될 수 있는 효과가 있다.
또한, 본 발명은 숏 텀 메모리 블럭을 이용하여 전원 공급이 중단된 상태에서 현재 데이터 처리 상태 및 값을 잠시 저장할 수 있으므로, 동작 속도가 향상되고 현 데이터 처리 오류를 방지할 수 있는 효과가 있다.
아울러, 본 발명은 하나의 RFID 리더기의 판독범위 내에 복수의 RFID 태그가 존재하는 경우 RFID 리더기로 데이터를 송신하는 RFID 태그는 현 플래그 데이터를 데이터 처리시간 동안만 저장하도록 제어하고, 나머지 RFID 태그들은 현 플래그 데이터를 유지하도록 제어함으로써, RFID 태그들이 서로 충돌없이 동작하여 판독 시간이 짧아지고 전력 낭비도 줄어들 수 있는 효과가 있다.
본 발명을 특정 실시 예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업자는 용이하게 알 수 있다.

Claims (59)

  1. 불휘발성 메모리;
    무선으로 커맨드와 응답을 송수신하고, 상기 무선 송수신 상태에 따라 파워 온 리셋 신호와 동작 전압을 제공하는 아날로그 블럭;
    상기 파워 온 리셋 신호에 의해 초기화되며, 상기 동작 전압을 공급받아서 상기 불휘발성 메모리의 저장 데이터를 참조하여 상기 커맨드에 대응한 응답을 제공하고, 현재 데이터 처리 상태 및 값을 대표하는 플래그 데이터를 생성하는 디지털 블럭; 및
    상기 동작 전압을 공급받고, 상기 디지털 블럭과 인터페이스되어 상기 플래그 데이터를 내부의 불휘발성 캐패시터로써 저장 및 출력하는 숏 텀 메모리 블럭;을 포함함을 특징으로 하는 RFID 태그.
  2. 제 1 항에 있어서,
    상기 숏 텀 메모리 블럭은 상기 동작 전압의 공급이 잠시 중단되는 경우 상기 플래그 데이터의 저장 상태를 일정 시간 유지하고, 상기 파워 온 리셋 신호가 인에이블되는 시점에 상기 저장된 플래그 데이터를 복구하여 상기 디지털 블럭으로 출력함을 특징으로 하는 RFID 태그.
  3. 제 2 항에 있어서,
    상기 숏 텀 메모리 블럭은 상기 플래그 데이터를 소정 시간 동안 저장하는 제 1 플래그 상태와, 상기 동작 전압의 공급이 중단되는 경우에 상기 플래그 데이터를 상기 소정 시간 이상 동안 저장하는 상기 제 2 플래그 상태 중 어느 하나로 동작함을 특징으로 하는 RFID 태그.
  4. 제 3 항에 있어서,
    상기 숏 텀 메모리 블럭의 상기 제 1 및 제 2 플래그 상태 중 어느 하나로의 동작은 상기 디지털 블럭의 제어 신호에 의하여 이루어짐을 특징으로 하는 RFID 태그.
  5. 제 4 항에 있어서,
    상기 숏 텀 메모리 블럭은,
    상기 파워 온 리셋 신호와 상기 디지털 블럭에서 제공되는 제 1 라이트 신호에 응답하여 상기 동작 전압의 공급 중단 여부에 상관없이 상기 플래그 데이터를 상기 소정 시간 동안 저장하는 제 1 플래그부; 및
    상기 파워 온 리셋 신호와 상기 디지털 블럭에서 제공되는 제 2 라이트 신호에 응답하여 상기 동작 전압이 공급될 때 상기 플래그 데이터를 저장 및 유지하고, 상기 동작 전압의 공급이 중단될 때 상기 플래그 데이터를 상기 소정 시간 이상 동안 저장하는 제 2 플래그부;를 포함함을 특징으로 하는 RFID 태그.
  6. 제 5 항에 있어서,
    상기 제 1 플래그부는,
    상기 파워 온 리셋 신호와 상기 제 1 라이트 신호를 이용하여 라이트 구간을 설정하는 제 1 라이트 제어 신호, 상기 플래그 데이터의 저장 상태를 제어하는 제 1 플레이트 신호, 및 상기 저장된 플래그 데이터의 출력을 제어하는 게이트 신호를 생성하는 제어부;
    상기 제 1 라이트 제어 신호와 상기 제 1 플레이트 신호에 응답하여서 상기 플래그 데이터를 저장하여 제 1 플래그 데이터 입력 신호로 출력하고, 상기 파워 온 리셋 신호에 응답하여 상기 제 1 플래그 데이터 입력 신호를 상기 저장된 플래그 데이터로 복구하는 플래그 데이터 저장/복구부; 및
    상기 게이트 신호에 의해 상기 제 1 플래그 데이터 입력 신호를 입력받아서, 상기 제 1 플래그 데이터 입력 신호에 대응되는 제 1 플래그 데이터 출력 신호를 상기 소정 시간 동안 지속하여 출력하는 지속시간 조정부;를 포함함을 특징으로 하는 RFID 태그.
  7. 제 6 항에 있어서,
    상기 제 1 제어부는,
    상기 제 1 라이트 신호의 인에이블 구간을 조절하여 상기 제 1 라이트 제어 신호로 출력하는 라이트 구간 설정부; 및
    상기 파워 온 리셋 신호와 상기 제 1 라이트 신호를 논리 조합하여 상기 제 1 플레이트 신호와 상기 게이트 신호로 출력하는 논리 조합부;를 포함함을 특징으로 하는 RFID 태그.
  8. 제 7 항에 있어서,
    상기 제 1 라이트 구간 설정부는,
    상기 제 1 라이트 신호를 지연 구동하여 상기 제 1 라이트 제어 신호로 출력하는 직렬 연결되는 다수의 지연 구동부; 및
    상기 각 지연 구동부 사이에 연결되어 상기 각 지연 구동부의 출력 상태를 지연시키는 다수의 지연 용량부;를 포함함을 특징으로 하는 RFID 태그.
  9. 제 8 항에 있어서,
    상기 각 지연 구동부는,
    상기 제 1 라이트 신호의 상태에 따라 출력을 선택적으로 소정 레벨로 풀 업시키는 풀 업부;
    상기 제 1 라이트 신호의 상태에 따라 상기 출력을 선택적으로 소정 레벨로 풀 다운시키는 풀 다운부; 및
    상기 풀 업부와 상기 풀 업부의 구동 전압이 인가되는 전압단 사이, 및 상기 풀 다운부와 상기 풀 다운부의 구동 전압이 인가되는 제 2 전압단 사이 중 최소한 하나에 연결되어 전류를 제어하는 전류 제어부;를 포함함을 특징으로 하는 RFID 태그.
  10. 제 7 항에 있어서,
    상기 논리 조합부는 상기 파워 온 리셋 신호와 상기 제 1 라이트 신호 중 어느 하나가 인에이블될 때 서로 다른 논리 레벨로 인에이블되는 상기 게이트 신호와 상기 제 1 플레이트 신호를 출력함을 특징으로 하는 RFID 태그.
  11. 제 6 항에 있어서,
    상기 플래그 데이터 저장/복구부는,
    상기 제 1 라이트 제어 신호의 제어를 받아 상기 플래그 데이터를 비반전 및 반전된 상기 제 1 플래그 데이터 입력 신호로 전달하는 전달 제어부;
    상기 제 1 플레이트 신호와 상기 전달 제어부의 출력 상태에 따라 상기 비반전된 제 1 플래그 데이터 입력 신호와 상기 반전된 제 1 플래그 데이터 입력 신호를 충전 또는 방전하는 저장부; 및
    상기 파워 온 리셋 신호에 응답하여 상기 비반전된 제 1 플래그 데이터 입력 신호와 상기 반전된 제 1 플래그 데이터 입력 신호 간의 전위차를 감지 증폭하는 감지 증폭부;를 포함함을 특징으로 하는 RFID 태그.
  12. 제 11 항에 있어서,
    상기 전달 제어부는,
    상기 제 1 라이트 제어 신호의 상태에 따라 상기 플래그 데이터를 선택적으 로 상기 비반전된 제 1 플래그 데이터 입력 신호로 전달하는 제 1 스위치; 및
    상기 제 1 라이트 제어 신호의 상태에 따라 상기 플래그 데이터를 선택적으로 반전하여 상기 반전된 제 1 플래그 데이터 입력 신호로 전달하는 제 2 스위치;를 포함함을 특징으로 하는 RFID 태그.
  13. 제 11 항에 있어서,
    상기 저장부는,
    상기 비반전된 제 1 플래그 데이터 입력 신호가 전달되는 제 1 노드와 상기 제 1 플레이트 신호가 입력되는 제 2 노드 사이에 연결되는 제 1 비휘발성 캐패시터;
    상기 제 2 노드와 상기 반전된 제 1 플래그 데이터 입력 데이터가 전달되는 제 3 노드 사이에 연결되는 제 2 비휘발성 캐패시터; 및
    상기 제 1 노드와 상기 제 3 노드 사이에 연결되는 제 3 비휘발성 캐패시터;를 포함함을 특징으로 하는 RFID 태그.
  14. 제 11 항에 있어서,
    상기 감지 증폭부는,
    상기 파워 온 리셋 신호의 상태에 따라 상기 동작 전압을 선택적으로 공급하는 스위치; 및
    상기 동작 전압의 공급에 의해 상기 비반전된 제 1 플래그 데이터 입력 신호 와 상기 반전된 제 1 플래그 데이터 입력 신호를 차동 증폭하는 차동 증폭기;를 포함함을 특징으로 하는 RFID 태그.
  15. 제 6 항에 있어서,
    상기 지속 시간 조정부는,
    상기 게이트 신호의 상태에 따라 상기 비반전된 제 1 플래그 데이터 입력 신호를 선택적으로 전달하는 스위칭부;
    상기 스위칭부의 출력의 디스에이블 시점을 상기 소정 시간 동안 지연시켜 지연 신호로 출력하는 지연부; 및
    상기 지연 신호에 응답하여 상기 지연 신호에 대응되는 상기 제 1 플래그 데이터 출력 신호를 출력하는 구동부;를 포함함을 특징으로 하는 RFID 태그.
  16. 제 15 항에 있어서,
    상기 지연부는 상기 스위칭부의 출력단에 연결되는 저항 요소와 캐패시터 요소를 포함함을 특징으로 하는 RFID 태그.
  17. 제 16 항에 있어서,
    상기 저항 요소는 게이트, 드레인, 및 소오스가 상기 스위칭부의 출력단에 공통으로 연결된 모스 트랜지스터를 포함함을 특징으로 하는 RFID 태그.
  18. 제 15 항에 있어서,
    상기 구동부는,
    상기 지연 신호의 상태에 따라 상기 비반전된 제 1 플래그 데이터 출력 신호를 선택적으로 소정 레벨로 풀 업시키는 풀 업부;
    상기 지연 신호의 상태에 따라 상기 비반전된 제 1 플래그 데이터 출력 신호를 선택적으로 소정 레벨로 풀 다운시키는 풀 다운부; 및
    상기 풀 업부와 상기 풀 업부의 구동 전압이 인가되는 제 1 전압단 사이, 및 상기 풀 다운부와 상기 풀 다운부의 구동 전압이 인가되는 제 2 전압단 사이 중 최소한 하나에 연결되어 전류를 제어하는 전류 제어부;를 포함함을 특징으로 하는 RFID 태그.
  19. 제 11 항 또는 제 15 항에 있어서,
    상기 지속 시간 조정부는 상기 게이트 신호에 의해 상기 반전된 제 1 플래그 데이터 입력 신호를 입력받아서 상기 비반전된 제 1 플래그 데이터 입력 신호의 지연에 대응되게 상기 반전된 제 1 플래그 데이터 입력 신호를 지연시키는 더미 조정부를 더 포함함을 특징으로 하는 RFID 태그.
  20. 제 19 항에 있어서,
    상기 더미 조정부는 상기 스위칭부, 상기 지연부, 및 상기 구동부와 동일하게 구성됨을 특징으로 하는 RFID 태그.
  21. 제 5 항에 있어서,
    상기 제 2 플래그부는,
    상기 파워 온 리셋 신호와 상기 제 2 라이트 신호를 이용하여 라이트 구간을 설정하는 제 2 라이트 제어 신호와, 상기 플래그 데이터의 저장 상태를 제어하는 제 2 플레이트 신호를 생성하는 제어부; 및
    상기 제 2 라이트 제어 신호와 상기 제 2 플레이트 신호에 의해 상기 플래그 데이터를 저장하여 출력 플래그 데이터 신호로 출력하고, 상기 파워 온 리셋 신호로써 상기 출력 플래그 데이터 신호를 상기 저장된 플래그 데이터로 복구하는 플래그 데이터 저장/복구부;를 포함함을 특징으로 하는 RFID 태그.
  22. 제 21 항에 있어서,
    상기 제어부는,
    상기 제 2 라이트 신호의 인에이블 구간을 조절하여 상기 제 2 라이트 제어 신호로 출력하는 라이트 구간 설정부; 및
    상기 파워 온 리셋 신호와 상기 제 2 라이트 신호를 논리 조합하여 상기 제 2 플레이트 신호로 출력하는 논리 조합부;를 포함함을 특징으로 하는 RFID 태그.
  23. 제 21 항에 있어서,
    상기 라이트 구간 설정부는,
    상기 제 2 라이트 신호를 지연 구동하여 상기 제 2 라이트 제어 신호로 출력하는 다수의 지연 구동부; 및
    상기 각 지연 구동부 사이에 연결되어 상기 각 지연 구동부의 출력 상태를 지연시키는 다수의 지연 용량부;를 포함함을 특징으로 하는 RFID 태그.
  24. 제 23 항에 있어서,
    상기 각 지연 구동부는,
    상기 제 2 라이트 신호의 상태에 따라 출력을 선택적으로 소정 레벨로 풀 업시키는 풀 업부;
    상기 제 2 라이트 신호의 상태에 따라 상기 출력을 선택적으로 소정 레벨로 풀 다운시키는 풀 다운부; 및
    상기 풀 업부와 상기 풀 업부의 구동 전압이 인가되는 제 1 전압단 사이, 및 상기 풀 다운부와 상기 풀 다운부의 구동 전압이 인가되는 제 2 전압단 사이 중 최소한 하나에 연결되어 전류를 제어하는 전류 제어부;를 포함함을 특징으로 하는 RFID 태그.
  25. 제 22 항에 있어서,
    상기 논리 조합부는 상기 파워 온 리셋 신호와 상기 제 2 라이트 신호 중 어느 하나가 인에이블될 때 인에이블되는 상기 제 2 플레이트 신호를 출력함을 특징으로 하는 RFID 태그.
  26. 제 21 항에 있어서,
    상기 플래그 데이터 저장/복구부는,
    상기 제 2 라이트 제어 신호의 제어를 받아 상기 플래그 데이터를 비반전 및 반전된 상기 제 2 플래그 데이터 입력 신호로 전달하는 전달 제어부;
    상기 제 2 플레이트 신호와 상기 전달 제어부의 출력 상태에 따라 상기 비반전된 제 2 플래그 데이터 입력 신호와 상기 반전된 제 2 플래그 데이터 입력 신호를 충전 또는 방전하는 저장부;
    상기 파워 온 리셋 신호에 응답하여 상기 비반전된 제 2 플래그 데이터 입력 신호와 상기 반전된 제 2 플래그 데이터 입력 신호 간의 전위차를 감지 증폭하는 감지 증폭부; 및
    상기 비반전된 제 2 플래그 데이터 입력 신호와 상기 반전된 제 2 플래그 데이터 입력 신호로써 상기 비반전된 제 2 플래그 데이터 입력 신호에 대응되는 상기 플래그 데이터 출력 신호를 출력하고, 상기 플래그 데이터 출력 신호를 상기 소정 시간 이상 래치하는 래치부;를 포함함을 특징으로 하는 RFID 태그.
  27. 제 26 항에 있어서,
    상기 전달 제어부는,
    상기 제 2 라이트 제어 신호의 상태에 따라 상기 플래그 데이터를 선택적으로 상기 비반전된 제 2 플래그 데이터 입력 신호로 전달하는 제 1 스위치; 및
    상기 제 2 라이트 제어 신호의 상태에 따라 상기 플래그 데이터를 선택적으로 반전하여 상기 반전된 제 2 플래그 데이터 입력 신호로 전달하는 제 2 스위치;를 포함함을 특징으로 하는 RFID 태그.
  28. 제 26 항에 있어서,
    상기 저장부는,
    상기 비반전된 제 2 플래그 데이터 입력 신호가 전달되는 제 4 노드와 상기 제 2 플레이트 신호가 입력되는 제 5 노드 사이에 연결되는 제 4 비휘발성 캐패시터;
    상기 제 5 노드와 상기 반전된 제 2 플래그 데이터 입력 신호가 전달되는 제 6 노드 사이에 연결되는 제 5 비휘발성 캐패시터; 및
    상기 제 4 노드와 상기 제 6 노드 사이에 연결되는 제 6 비휘발성 캐패시터;를 포함함을 특징으로 하는 RFID 태그.
  29. 제 26 항에 있어서,
    상기 감지 증폭부는,
    상기 파워 온 리셋 신호의 상태에 따라 상기 동작 전압을 선택적으로 공급하는 스위치; 및
    상기 동작 전압의 공급에 의해 상기 비반전된 제 2 플래그 데이터 입력 신호와 상기 반전된 제 2 플래그 데이터 입력 신호를 차동 증폭하는 차동 증폭기;를 포 함함을 특징으로 하는 RFID 태그.
  30. 제 26 항에 있어서,
    상기 래치부는 상기 비반전된 제 2 플래그 데이터 입력 신호와 상기 반전된 제 2 플래그 데이터 입력 신호를 차동 증폭하여 상기 비반전된 제 2 플래그 데이터 입력 신호와 동일한 논리 레벨을 갖는 상기 플래그 데이터 출력 신호를 출력하는 동시에 상기 플래그 데이터 출력 신호를 래치하는 차동 증폭기를 포함함을 특징으로 하는 RFID 태그.
  31. 커맨드와 응답의 송수신 상태에 대응되는 현재 데이터 처리 상태 및 값을 대표하는 플래그 데이터를 내부의 불휘발성 캐패시터로써 저장 및 출력하는 숏 텀 메모리 블럭을 구비하고, 상기 숏 텀 메모리 블럭은,
    파워 온 리셋 신호와 제 1 라이트 신호에 응답하여 동작 전압의 공급 중단 여부에 상관없이 상기 플래그 데이터를 소정 시간 동안 저장하는 제 1 플래그부; 및
    상기 파워 온 리셋 신호와 제 2 라이트 신호에 응답하여 상기 동작 전압이 공급될 때 상기 플래그 데이터를 저장 및 유지하고, 상기 동작 전압의 공급이 중단될 때 상기 플래그 데이터를 상기 소정 시간 이상 동안 저장하는 제 2 플래그부;를 포함함을 특징으로 하는 RFID 태그.
  32. 제 31 항에 있어서,
    상기 제 1 플래그부는,
    상기 파워 온 리셋 신호와 상기 제 1 라이트 신호를 이용하여 라이트 구간을 설정하는 제 1 라이트 제어 신호, 상기 플래그 데이터의 저장 상태를 제어하는 제 1 플레이트 신호, 및 상기 저장된 플래그 데이터의 출력을 제어하는 게이트 신호를 생성하는 제어부;
    상기 제 1 라이트 제어 신호와 상기 제 1 플레이트 신호에 응답하여 상기 플래그 데이터를 저장 및 제 1 플래그 데이터 입력 신호로 출력하고, 상기 파워 온 리셋 신호에 응답하여 상기 제 1 플래그 데이터 입력 신호를 상기 저장된 플래그 데이터로 복구하는 플래그 데이터 저장/복구부; 및
    상기 게이트 신호에 의해 상기 제 1 플래그 데이터 입력 신호를 입력받아서, 상기 제 1 플래그 데이터 입력 신호에 대응되는 제 1 플래그 데이터 출력 신호를 상기 소정 시간 동안 유지하여 출력하는 지속시간 조정부;를 포함함을 특징으로 하는 RFID 태그.
  33. 제 32 항에 있어서,
    상기 제어부는,
    상기 제 1 라이트 신호의 인에이블 구간을 조절하여 상기 제 1 라이트 제어 신호로 출력하는 라이트 구간 설정부; 및
    상기 파워 온 리셋 신호와 상기 제 1 라이트 신호를 논리 조합하여 상기 제 1 플레이트 신호와 상기 게이트 신호로 출력하는 논리 조합부;를 포함함을 특징으로 하는 RFID 태그.
  34. 제 33 항에 있어서,
    상기 라이트 구간 설정부는,
    상기 제 1 라이트 신호를 지연 구동하여 상기 제 1 라이트 제어 신호로 출력하는 직렬 연결되는 다수의 지연 구동부; 및
    상기 각 지연 구동부 사이에 연결되어 상기 각 지연 구동부의 출력 상태를 지연시키는 다수의 지연 용량부;를 포함함을 특징으로 하는 RFID 태그.
  35. 제 34 항에 있어서,
    상기 지연 구동부는,
    상기 제 1 라이트 신호의 상태에 따라 출력을 선택적으로 소정 레벨로 풀 업시키는 풀 업부;
    상기 제 1 라이트 신호의 상태에 따라 상기 출력을 선택적으로 소정 레벨로 풀 다운시키는 풀 다운부; 및
    상기 풀 업부와 상기 풀 업부의 구동 전압이 인가되는 제 1 전압단 사이, 및 상기 풀 다운부와 상기 풀 다운부의 구동 전압이 인가되는 제 2 전압단 사이 중 최소한 하나에 연결되어 전류를 제어하는 전류 제어부;를 포함함을 특징으로 하는 RFID 태그.
  36. 제 33 항에 있어서,
    상기 논리 조합부는 상기 파워 온 리셋 신호와 상기 제 1 라이트 신호 중 어느 하나가 인에이블될 때 서로 다른 논리 레벨로 인에이블되는 상기 게이트 신호와 상기 제 1 플레이트 신호를 출력함을 특징으로 하는 RFID 태그.
  37. 제 32 항에 있어서,
    상기 플래그 데이터 저장/복구부는,
    상기 제 1 라이트 제어 신호의 제어를 받아 상기 플래그 데이터를 비반전 및 반전한 상기 제 1 플래그 데이터 입력 신호로 전달하는 전달 제어부;
    상기 제 1 플레이트 신호와 상기 전달 제어부의 출력 상태에 따라 상기 비반전된 제 1 플래그 데이터 입력 신호와 상기 반전된 제 1 플래그 데이터 입력 신호를 충전 또는 방전하는 저장부; 및
    상기 파워 온 리셋 신호에 응답하여 상기 비반전된 제 1 플래그 데이터 입력 신호와 상기 반전된 제 1 플래그 데이터 입력 신호 간의 전위차를 감지 증폭하는 감지 증폭부;를 포함함을 특징으로 하는 RFID 태그.
  38. 제 37 항에 있어서,
    상기 전달 제어부는,
    상기 제 1 라이트 제어 신호의 상태에 따라 상기 플래그 데이터를 선택적으 로 상기 비반전된 제 1 플래그 데이터 입력 신호로 전달하는 제 1 스위치; 및
    상기 제 1 라이트 제어 신호의 상태에 따라 상기 플래그 데이터를 선택적으로 반전하여 상기 반전된 제 1 플래그 데이터 입력 신호로 전달하는 제 2 스위치;를 포함함을 특징으로 하는 RFID 태그.
  39. 제 37 항에 있어서,
    상기 저장부는,
    상기 비반전된 제 1 플래그 데이터 입력 신호가 전달되는 제 1 노드와 상기 제 1 플레이트 신호가 입력되는 제 2 노드 사이에 연결되는 제 1 비휘발성 캐패시터;
    상기 제 2 노드와 상기 반전된 제 1 플래그 데이터 입력 데이터가 전달되는 제 3 노드 사이에 연결되는 제 2 비휘발성 캐패시터; 및
    상기 제 1 노드와 상기 제 3 노드 사이에 연결되는 제 3 비휘발성 캐패시터;를 포함함을 특징으로 하는 RFID 태그.
  40. 제 37 항에 있어서,
    상기 감지 증폭부는,
    상기 파워 온 리셋 신호의 상태에 따라 상기 동작 전압을 선택적으로 공급하는 스위치; 및
    상기 동작 전압의 공급에 의해 상기 비반전된 제 1 플래그 데이터 입력 신호 와 상기 반전된 제 1 플래그 데이터 입력 신호를 차동 증폭하는 차동 증폭기;를 포함함을 특징으로 하는 RFID 태그.
  41. 제 32 항에 있어서,
    상기 지속 시간 조정부는,
    상기 게이트 신호의 상태에 따라 상기 비반전된 제 1 플래그 데이터 입력 신호를 선택적으로 전달하는 스위칭부;
    상기 스위칭부의 출력의 디스에이블 시점을 상기 소정 시간 동안 지연시켜 지연 신호로 출력하는 지연부; 및
    상기 지연 신호에 응답하여 상기 지연 신호에 대응되는 상기 제 1 플래그 데이터 출력 신호를 출력하는 구동부;를 포함함을 특징으로 하는 RFID 태그.
  42. 제 41 항에 있어서,
    상기 지연부는 상기 스위칭부의 출력단에 연결되는 저항 요소와 캐패시터 요소를 포함함을 특징으로 하는 RFID 태그.
  43. 제 42 항에 있어서,
    상기 저항 요소는 게이트, 드레인, 및 소오스가 상기 스위칭부의 출력단에 공통으로 연결된 모스 트랜지스터를 포함함을 특징으로 하는 RFID 태그.
  44. 제 41 항에 있어서,
    상기 구동부는,
    상기 지연 신호의 상태에 따라 상기 비반전된 제 1 플래그 데이터 출력 신호를 선택적으로 소정 레벨로 풀 업시키는 풀 업부;
    상기 지연 신호의 상태에 따라 상기 비반전된 제 1 플래그 데이터 출력 신호를 선택적으로 소정 레벨로 풀 다운시키는 풀 다운부; 및
    상기 풀 업부와 상기 풀 업부의 구동 전압이 인가되는 제 1 전압단 사이, 및 상기 제 2 풀 다운부와 상기 풀 다운부의 구동 전압이 인가되는 제 2 전압단 사이 중 최소한 하나에 연결되어 전류를 제어하는 전류 제어부;를 포함함을 특징으로 하는 RFID 태그.
  45. 제 37 항 또는 제 41 항에 있어서,
    상기 지속 시간 조정부는 상기 게이트 신호에 의해 상기 반전된 제 1 플래그 데이터 입력 신호를 입력받아서 상기 비반전된 제 1 플래그 데이터 입력 신호의 지연에 대응되게 상기 반전된 제 1 플래그 데이터 입력 신호를 지연시키는 더미 조정부를 더 포함함을 특징으로 하는 RFID 태그.
  46. 제 45 항에 있어서,
    상기 더미 조정부는 상기 스위칭부, 상기 지연부, 및 상기 구동부와 동일하게 구성됨을 특징으로 하는 RFID 태그.
  47. 제 31 항에 있어서,
    상기 제 2 플래그부는,
    상기 파워 온 리셋 신호와 상기 제 2 라이트 신호를 이용하여 라이트 구간을 설정하는 제 2 라이트 제어 신호와, 상기 플래그 데이터의 저장 상태를 제어하는 제 2 플레이트 신호를 생성하는 제어부; 및
    상기 제 2 라이트 제어 신호와 상기 제 2 플레이트 신호에 의해 상기 플래그 데이터를 저장 및 출력 플래그 데이터 신호로 출력하고, 상기 파워 온 리셋 신호로써 상기 출력 플래그 데이터 신호를 상기 저장된 플래그 데이터로 복구하는 플래그 데이터 저장/복구부;를 포함함을 특징으로 하는 RFID 태그.
  48. 제 47 항에 있어서,
    상기 제어부는,
    상기 제 2 라이트 신호의 인에이블 구간을 조절하여 상기 제 2 라이트 제어 신호로 출력하는 라이트 구간 설정부; 및
    상기 파워 온 리셋 신호와 상기 제 2 라이트 신호를 논리 조합하여 상기 제 2 플레이트 신호로 출력하는 논리 조합부;를 포함함을 특징으로 하는 RFID 태그.
  49. 제 48 항에 있어서,
    상기 제 2 라이트 구간 설정부는,
    상기 제 2 라이트 신호를 지연 구동하여 상기 제 2 라이트 제어 신호로 출력하는 직렬 연결되는 다수의 지연 구동부; 및
    상기 각 지연 구동부 사이에 연결되어 상기 각 지연 구동부의 출력 상태를 지연시키는 다수의 지연 용량부;를 포함함을 특징으로 하는 RFID 태그.
  50. 제 49 항에 있어서,
    상기 지연 구동부는,
    상기 제 2 라이트 신호의 상태에 따라 출력을 선택적으로 소정 레벨로 풀 업시키는 풀 업부;
    상기 제 2 라이트 신호의 상태에 따라 상기 출력을 선택적으로 소정 레벨로 풀 다운시키는 풀 다운부; 및
    상기 풀 업부와 상기 풀 업부의 구동 전압이 인가되는 제 1 전압단 사이, 및 상기 풀 다운부와 상기 풀 다운부의 구동 전압이 인가되는 제 2 전압단 사이 중 최소한 하나에 연결되어 전류를 제어하는 전류 제어부;를 포함함을 특징으로 하는 RFID 태그.
  51. 제 48 항에 있어서,
    상기 논리 조합부는 상기 파워 온 리셋 신호와 상기 제 2 라이트 신호 중 어느 하나가 인에이블될 때 인에이블되는 상기 제 2 플레이트 신호를 출력함을 특징으로 하는 RFID 태그.
  52. 제 31 항에 있어서,
    상기 플래그 데이터 저장/복구부는,
    상기 제 2 라이트 제어 신호의 제어를 받아 상기 플래그 데이터를 비반전 및 반전된 제 2 플래그 데이터 입력 신호로 전달하는 전달 제어부;
    상기 제 2 플레이트 신호와 상기 전달 제어부의 출력 상태에 따라 상기 비반전된 제 2 플래그 데이터 입력 신호와 상기 반전된 제 2 플래그 데이터 입력 신호를 충전 또는 방전하는 저장부;
    상기 파워 온 리셋 신호에 응답하여 상기 비반전된 제 2 플래그 데이터 입력 신호와 상기 반전된 제 2 플래그 데이터 입력 신호 간의 전위차를 감지 증폭하는 감지 증폭부; 및
    상기 비반전된 제 2 플래그 데이터 입력 신호와 상기 반전된 제 2 플래그 데이터 입력 신호로써 상기 비반전된 제 2 플래그 데이터 입력 신호에 대응되는 상기 플래그 데이터 출력 신호를 출력하고, 상기 플래그 데이터 출력 신호를 상기 소정 시간 이상 래치하는 래치부;를 포함함을 특징으로 하는 RFID 태그.
  53. 제 52 항에 있어서,
    상기 전달 제어부는,
    상기 제 2 라이트 제어 신호의 상태에 따라 상기 플래그 데이터를 선택적으로 상기 비반전된 제 2 플래그 데이터 입력 신호로 전달하는 제 1 스위치; 및
    상기 제 2 라이트 제어 신호의 상태에 따라 상기 플래그 데이터를 선택적으로 반전하여 상기 반전된 제 2 플래그 데이터 입력 신호로 전달하는 제 2 스위치;를 포함함을 특징으로 하는 RFID 태그.
  54. 제 52 항에 있어서,
    상기 저장부는,
    상기 제 2 비반전된 플래그 데이터 입력 신호가 전달되는 제 4 노드와 상기 제 2 플레이트 신호가 입력되는 제 5 노드 사이에 연결되는 제 4 비휘발성 캐패시터;
    상기 제 5 노드와 상기 반전된 제 2 플래그 데이터 입력 신호가 전달되는 제 6 노드 사이에 연결되는 제 5 비휘발성 캐패시터; 및
    상기 제 4 노드와 상기 제 6 노드 사이에 연결되는 제 6 비휘발성 캐패시터;를 포함함을 특징으로 하는 RFID 태그.
  55. 제 52 항에 있어서,
    상기 감지 증폭부는,
    상기 파워 온 리셋 신호의 상태에 따라 상기 동작 전압을 선택적으로 공급하는 스위치; 및
    상기 동작 전압의 공급에 의해 상기 비반전된 제 2 플래그 데이터 입력 신호와 상기 반전된 제 2 플래그 데이터 입력 신호를 차동 증폭하는 차동 증폭기;를 포 함함을 특징으로 하는 RFID 태그.
  56. 제 52 항에 있어서,
    상기 래치부는 상기 비반전된 제 2 플래그 데이터 입력 신호와 상기 반전된 제 2 플래그 데이터 입력 신호를 차동 증폭하여 상기 비반전된 제 2 플래그 데이터 입력 신호와 동일한 논리 레벨을 갖는 상기 플래그 데이터 출력 신호를 출력하는 동시에 상기 플래그 데이터 출력 신호를 래치하는 차동 증폭기를 포함함을 특징으로 하는 RFID 태그.
  57. 무선으로 커맨드와 응답을 송수신하고, 상기 무선 송수신 상태에 따라 발생하는 파워 온 리셋 신호와 동작 전압으로써 데이터를 리드 또는 라이트하는 데이터 처리 단계;
    상기 파워 온 리셋 신호와 상기 커맨드에 의해 발생하는 제 1 라이트 신호에 응답하여 상기 동작 전압의 공급 중단 여부에 상관없이 현재 데이터 처리 상태 및 값을 대표하는 플래그 데이터를 소정 시간 동안 저장하는 제 1 플래그 단계; 및
    상기 파워 온 리셋 신호와 상기 커맨드에 의해 발생하는 제 2 라이트 신호에 응답하여 상기 동작 전압이 공급될 때 상기 플래그 데이터를 저장 및 유지하고, 상기 동작 전압의 공급이 중단될 때 상기 플래그 데이터를 상기 소정 시간 이상 동안 저장하는 제 2 플래그 단계;를 포함함을 특징으로 하는 RFID 태그의 동작 방법.
  58. 제 57 항에 있어서,
    상기 제 1 플래그 단계는 상기 제 1 라이트 신호로써 상기 플래그 데이터를 상기 소정 시간 동안 저장하고, 상기 파워 온 리셋 신호로써 상기 플래그 데이터를 복구함을 특징으로 하는 RFID 태그의 동작 방법.
  59. 제 57 항에 있어서,
    상기 제 2 플래그 단계는 상기 제 2 라이트 신호로써 상기 플래그 데이터를 상기 소정 시간 이상 저장하고, 상기 파워 온 리셋 신호로써 상기 플래그 데이터를 복구함을 특징으로 하는 RFID 태그의 동작 방법.
KR1020070069035A 2007-07-10 2007-07-10 Ｒｆｉｄ 태그 및 그의 동작 방법 KR100909801B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070069035A KR100909801B1 (ko) 2007-07-10 2007-07-10 Ｒｆｉｄ 태그 및 그의 동작 방법
US12/166,476 US20090015386A1 (en) 2007-07-10 2008-07-02 Rfid tag having an improved operational speed and operating method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070069035A KR100909801B1 (ko) 2007-07-10 2007-07-10 Ｒｆｉｄ 태그 및 그의 동작 방법

Publications (2)

Publication Number Publication Date
KR20090005748A true KR20090005748A (ko) 2009-01-14
KR100909801B1 KR100909801B1 (ko) 2009-07-29

Family

ID=40252635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070069035A KR100909801B1 (ko) 2007-07-10 2007-07-10 Ｒｆｉｄ 태그 및 그의 동작 방법

Country Status (2)

Country Link
US (1) US20090015386A1 (ko)
KR (1) KR100909801B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924204B1 (ko) * 2008-06-09 2009-10-29 주식회사 하이닉스반도체 Ｒｆｉｄ 장치
KR100929296B1 (ko) * 2007-12-31 2009-11-27 주식회사 하이닉스반도체 Ｒｆｉｄ 태그 장치
KR101018707B1 (ko) * 2009-04-30 2011-03-04 주식회사 하이닉스반도체 Ｒｆｉｄ 태그
KR101031457B1 (ko) * 2009-06-30 2011-04-26 주식회사 하이닉스반도체 데이터 복구 기능을 가지는 ｒｆｉｄ 태그
KR101031428B1 (ko) * 2009-06-30 2011-04-26 주식회사 하이닉스반도체 다중 클록을 생성하는 ｒｆｉｄ 태그
KR101037499B1 (ko) * 2009-07-31 2011-05-26 주식회사 하이닉스반도체 Ｒｆｉｄ 태그
KR101052080B1 (ko) * 2009-04-30 2011-07-27 주식회사 하이닉스반도체 Ｒｆｉｄ 태그
KR101102726B1 (ko) * 2009-09-11 2012-01-05 주식회사 하이닉스반도체 Ｒｆｉｄ 시스템

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102496381B (zh) * 2011-11-18 2015-04-01 深圳芯邦科技股份有限公司 调整上电电压的方法及装置、上电复位单元、芯片
US11227130B2 (en) * 2015-09-04 2022-01-18 Sony Corporation Information processing device, information processing method, and program
CN105572413B (zh) * 2015-12-31 2019-02-05 智坤（江苏）半导体有限公司 一种测量无源uhf rfid标签移动速度和方向的方法与应用
US10740574B1 (en) * 2016-09-27 2020-08-11 Impinj, Inc. RFID tags enforcing persistence while powered
US10373038B1 (en) * 2016-09-27 2019-08-06 Impinj, Inc. RFID tags enforcing persistence while powered
JP7090473B2 (ja) * 2018-05-24 2022-06-24 ラピスセミコンダクタ株式会社 フラグ保持回路及びフラグ保持方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1063581A (ja) * 1996-08-26 1998-03-06 Nec Corp メモリ書き込み制御回路
US6294997B1 (en) * 1999-10-04 2001-09-25 Intermec Ip Corp. RFID tag having timing and environment modules
JP2001283174A (ja) * 2000-03-31 2001-10-12 Fujitsu Ltd Ｉｃカード、ｉｃチップ、データ保証方法および電源監視方法
JP3940014B2 (ja) * 2002-03-29 2007-07-04 富士通株式会社 半導体集積回路、無線タグ、および非接触型ｉｃカード
KR100512064B1 (ko) * 2003-04-01 2005-09-26 (주)브랜드인칩 제품의 진품 여부를 확인하기 위한 비접촉식 통신 태그 및 휴대형 태그 판독기
KR100506459B1 (ko) * 2003-09-08 2005-08-05 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치
JP4652087B2 (ja) * 2004-03-11 2011-03-16 株式会社半導体エネルギー研究所 半導体装置
KR101112535B1 (ko) * 2004-09-24 2012-03-13 주식회사 비즈모델라인 태그 내 플래그를 이용한 단말기 인증 방법
KR100732276B1 (ko) * 2005-05-30 2007-06-25 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ 장치
KR100673027B1 (ko) * 2006-01-31 2007-01-24 삼성전자주식회사 고온 스트레스로 인해 감소된 읽기 마진을 보상할 수 있는불 휘발성 메모리 장치
KR100855854B1 (ko) * 2006-04-24 2008-09-01 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ에서의파워-온 리셋 회로
US7710798B2 (en) * 2006-10-31 2010-05-04 Intermec Ip Corp. State storage with defined retention time

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929296B1 (ko) * 2007-12-31 2009-11-27 주식회사 하이닉스반도체 Ｒｆｉｄ 태그 장치
KR100924204B1 (ko) * 2008-06-09 2009-10-29 주식회사 하이닉스반도체 Ｒｆｉｄ 장치
KR101018707B1 (ko) * 2009-04-30 2011-03-04 주식회사 하이닉스반도체 Ｒｆｉｄ 태그
KR101052080B1 (ko) * 2009-04-30 2011-07-27 주식회사 하이닉스반도체 Ｒｆｉｄ 태그
KR101031457B1 (ko) * 2009-06-30 2011-04-26 주식회사 하이닉스반도체 데이터 복구 기능을 가지는 ｒｆｉｄ 태그
KR101031428B1 (ko) * 2009-06-30 2011-04-26 주식회사 하이닉스반도체 다중 클록을 생성하는 ｒｆｉｄ 태그
KR101037499B1 (ko) * 2009-07-31 2011-05-26 주식회사 하이닉스반도체 Ｒｆｉｄ 태그
KR101102726B1 (ko) * 2009-09-11 2012-01-05 주식회사 하이닉스반도체 Ｒｆｉｄ 시스템

Also Published As

Publication number Publication date
KR100909801B1 (ko) 2009-07-29
US20090015386A1 (en) 2009-01-15

Similar Documents

Publication Publication Date Title
KR100909801B1 (ko) Ｒｆｉｄ 태그 및 그의 동작 방법
US7746708B2 (en) Nonvolatile latch circuit and system on chip with the same
US8064241B2 (en) Semiconductor memory including voltage detection circuit for generating sense amplifier signal
KR100929296B1 (ko) Ｒｆｉｄ 태그 장치
KR100855854B1 (ko) 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ에서의파워-온 리셋 회로
US20070195624A1 (en) Sense amplifier control circuit and semiconductor device using the same
US20070030025A1 (en) Semiconductor memory device including on die termination circuit and on die termination method thereof
US8169836B2 (en) Buffer control signal generation circuit and semiconductor device
US20120218008A1 (en) Tri-state driver circuits having automatic high-impedance enabling
US7800962B2 (en) Bit line control circuit for semiconductor memory device
US7535777B2 (en) Driving signal generator for bit line sense amplifier driver
KR100673146B1 (ko) 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ에서의파워-온 리셋 회로
JP2002042496A (ja) 強誘電体メモリ
US8098531B2 (en) Semiconductor memory device
US11900982B2 (en) Semiconductor device
US8319642B2 (en) Radio frequency identification device having nonvolatile ferroelectric memory
US8730748B2 (en) Semiconductor memory apparatus equipped with an error control circuit for preventing coupling noise
KR101037546B1 (ko) Ｒｆｉｄ 장치
KR100811420B1 (ko) 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ에서의 클록발생 장치
KR100756798B1 (ko) Ｒｆｉｄ 장치
KR100583117B1 (ko) 데이터버스 풀다운 센싱 기능을 갖는 센스앰프 어레이, 데이터버스 풀다운 센싱 기능을 갖는 센스앰프 어레이를 포함하는 불휘발성 강유전체 메모리 장치, 그리고 데이터버스 풀다운 센싱 기능을 갖는 센스앰프 어레이를 포함하는 불휘발성 강유전체 메모리 장치의 데이터 센싱 방법
KR101102000B1 (ko) Ｒｆｉｄ 장치
KR20050051081A (ko) 싱글엔디드 센싱 구조를 갖는 불휘발성 강유전체 메모리장치
CN117174125A (zh) 通过读出放大器锁存装置的读出放大器参考电压
CN114974346A (zh) 半导体装置和半导体存储装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee