KR100756798B1 - Ｒｆｉｄ 장치 - Google Patents

Ｒｆｉｄ 장치 Download PDF

Info

Publication number
KR100756798B1
KR100756798B1 KR1020060036617A KR20060036617A KR100756798B1 KR 100756798 B1 KR100756798 B1 KR 100756798B1 KR 1020060036617 A KR1020060036617 A KR 1020060036617A KR 20060036617 A KR20060036617 A KR 20060036617A KR 100756798 B1 KR100756798 B1 KR 100756798B1
Authority
KR
South Korea
Prior art keywords
enable signal
signal
output
write
unit
Prior art date
Application number
KR1020060036617A
Other languages
English (en)
Inventor
강희복
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060036617A priority Critical patent/KR100756798B1/ko
Application granted granted Critical
Publication of KR100756798B1 publication Critical patent/KR100756798B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 RFID 장치에 관한 것으로서, RFID에서 디지털 블록으로부터 인가되는 조정신호에 동기하여 메모리 블록의 동작을 제어함으로써 RFID의 전력 소모를 줄일 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 무선 주파수 신호를 입력받아 동작 명령신호를 출력하는 아날로그 블록과, 아날로그 블록으로부터 인가되는 동작 명령신호에 따라 어드레스 및 동작 조정신호를 생성하여 출력하고, 해당하는 응답신호를 아날로그 블록에 출력하는 디지털 블록, 및 동작 조정신호를 입력받아 내부 조정신호를 생성하고, 내부 조정신호에 따라 불휘발성 강유전체 커패시터 소자에 데이터를 리드/라이트 하는 메모리 블록을 포함하되, 메모리 블록의 동작을 제어하기 위한 내부 조정신호는 디지털 블록에서 출력되는 동작 조정신호와 동기된다.

Description

ＲＦＩＤ 장치{Radio Frequency Identification Device}
도 1은 본 발명에 따른 RFID 장치의 전체 구성도.
도 2는 도 1의 메모리 블록에 관한 상세 구성도.
도 3은 도 2의 주변 회로부에 관한 상세 회로도.
도 4는 도 2의 메모리 블록에 관한 상세 회로도.
도 5는 본 발명에 따른 RFID 장치에 관한 리드 모드시 동작 타이밍도.
도 6은 본 발명에 따른 RFID 장치에 관한 라이트 모드시 동작 타이밍도.
본 발명은 RFID 장치에 관한 것으로서, RFID에서 디지털 블록과 메모리 블록의 동작 신호를 동기시킴으로써 전류 소모를 줄일 수 있도록 하는 기술이다.
일반적으로 불휘발성 강유전체 메모리 즉, FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이타가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다.
이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 기억소자로써 커패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 이용한 것이다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.
상술된 FeRAM에 관한 기술내용은 본 발명과 동일 발명자에 의해 출원된 대한민국 특허 출원 제 2001-57275호에 개시된 바 있다. 따라서, FeRAM에 관한 기본적인 구성 및 그 동작에 관한 자세한 설명은 생략하기로 한다.
한편, 일반적인 RFID(Radio Frequency Identification) 장치는 크게 아날로그 블록, 디지털 블록 및 메모리 블록을 구비한다. 이러한 RFID 칩 수동 소자는 안테나에 전달된 전원을 이용하여 동작하게 된다. 그런데, 장거리 동작을 위한 RFID 칩의 경우 안테나에 전달되는 전원이 아주 미약하게 된다. 따라서, RFID 칩의 각 블록 회로들은 전력이 최소한으로 소모되도록 설계되어야 한다.
그런데, 디지털 블록의 조정신호와 메모리 블록의 내부 조정신호가 비동기 될 경우 메모리 블록에서 별도의 딜레이 회로 등을 이용하여 메모리 블록의 조정 신호인 워드라인 WL, 플레이트 라인 PL, 센스앰프 인에이블 신호 SEN, 출력 인에이블 신호 OEN, 및 라이트 인에이블 신호 WEN 등을 생성해야 한다. 이에 따라, 딜레이 회로 등에서 CMOS의 스위칭 전류가 커지게 되어 전력 소모가 커지게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, RFID에서 디지털 블록과 메모리 블록의 조정신호를 동기화하여 메모리 블록 내에서 새로 운 조정신호의 발생에 따른 전력 소모를 줄일 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 RFID 장치는, 무선 주파수 신호를 입력받아 동작 명령신호를 출력하는 아날로그 블록; 아날로그 블록으로부터 인가되는 동작 명령신호에 따라 어드레스 및 동작 조정신호를 생성하여 출력하고, 해당하는 응답신호를 아날로그 블록에 출력하는 디지털 블록; 및 동작 조정신호를 입력받아 메모리 블록의 동작을 제어하기 위한 내부 조정신호를 생성하고, 내부 조정신호에 따라 불휘발성 강유전체 커패시터 소자에 데이터를 리드/라이트 하는 메모리 블록을 포함하되, 내부 조정신호는 디지털 블록에서 출력되는 동작 조정신호와 동기되는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 본 발명에 따른 RFID(Radio Frequency Identification) 장치의 전체 구성도이다.
본 발명의 RFID 장치는 크게 아날로그 블록(100)과, 디지털 블록(200) 및 불휘발성 강유전체 메모리(FeRAM;non-volatile ferroelectric random access memory)블록(300)을 구비한다.
여기서, 아날로그 블록(100)은 전압 멀티플라이어(Voltage Multiplier;110), 전압 리미터(Voltage Limiter;120), 모듈레이터(Modulator;130), 디모듈레이터(Demodulator;140), 전압 더블러(Voltage Doubler;150), 파워온 리셋부(Power On Reset;160) 및 클럭 발생부(170)를 구비한다.
그리고, 아날로그 블록(100)의 안테나(10)는 외부의 리더기 또는 라이터기와 RFID 간에 데이터를 송수신하기 위한 구성이다. 전압 멀티플라이어(110)는 안테나(10)로부터 인가되는 무선 주파수 신호 RF에 의해 RFID의 구동전압인 전원전압 VDD을 생성한다. 전압 리미터(120)는 안테나(10)로부터 인가된 무선 주파수 신호 RF의 전송 전압의 크기를 제한하여 디모듈레이터(140)에 출력한다.
또한, 모듈레이터(130)는 디지털 블록(200)으로부터 인가되는 응답 신호 RP를 모듈레이팅하여 안테나(10)에 전송한다. 디모듈레이터(140)는 전압 멀티플라이어(110)와 전압 리미터(120)의 출력전압에 따라 안테나(10)로부터 인가되는 무선 주파수 신호 RF에서 동작 명령 신호를 검출하여 명령신호 CMD를 디지털 블록(200)에 출력한다.
전압 더블러(150)는 전압 멀티플라이어(110)로부터 인가되는 전원전압 VDD을 승압하여 2배의 승압전압 VDD2를 FeRAM(300)에 공급한다. 파워온 리셋부(160)는 전압 멀티플라이어(110)의 출력 전압 VDD을 감지하여 리셋 동작을 제어하기 위한 파워 온 리셋신호 POR를 디지털 블록(200)에 출력한다. 클럭 발생부(170)는 전압 멀티플라이어(110)의 출력 전압 VDD에 따라 디지털 블록(200)의 동작을 제어하기 위한 클럭 CLK를 디지털 블록(200)에 공급한다.
또한, 상술된 디지털 블록(200)은 아날로그 블록(100)으로부터 전원전압 VDD, 파워 온 리셋신호 POR, 클럭 CLK 및 명령신호 CMD를 인가받아 명령신호 CMD를 해석하고 제어신호 및 처리 신호들을 생성하여 아날로그 블록(20)에 해당하는 응답 신호 RP를 출력한다. 그리고, 디지털 블록(200)은 어드레스 ADD, 입/출력 데이터 I/O, 칩 인에이블 신호 CE, 출력 인에이블 신호 OE 및 라이트 인에이블 신호 WE를 메모리 블록(300)에 출력한다. FeRAM(300)은 불휘발성 강유전체 커패시터 소자를 이용하여 데이타를 리드/라이트 하는 메모리 블록이다.
도 2는 도 1의 메모리 블록(300)에 관한 상세 구성도이다.
메모리 블록(300)은 주변 회로부(310)와, 셀 어레이(320), 워드라인/플레이트라인 드라이버(330), 레퍼런스부(340), 센스앰프부 및 입/출력부(350)를 구비한다.
여기서, 주변 회로부(310)는 디지털 블록(200)으로부터 인가되는 어드레스 ADD와, 칩 인에이블 신호 CE와, 출력 인에이블 신호 OE 및 라이트 인에이블 신호 WE에 따라 셀 어레이(320)를 구동하기 위한 워드라인 WL 및 플레이트 라인 PL을 제어한다. 그리고, 주변 회로부(310)는 센스앰프의 활성화 여부를 조정하기 위한 센스앰프 인에이블 신호 SEN와, 센스앰프에서 센싱된 데이터를 데이터 버스에 출력하기 위한 출력 인에이블 신호 OEN 및 데이터 버스로부터 인가되는 데이터를 셀 어레이(320)에 라이트 하기 위한 라이트 인에이블 신호 WEN를 출력한다.
셀 어레이(320)는 불휘발성 강유전체 커패시터 소자와 스위칭 소자를 포함하는 단위 셀을 복수개 구비하여 불휘발성 강유전체 커패시터 소자에 데이터를 저장하고 저장된 데이터를 리드한다. 워드라인/플레이트라인 드라이버(330)는 워드라인 WL 및 플레이트 라인 PL을 구동한다. 레퍼런스부(340)는 센스앰프부 및 입/출력부(350)의 레퍼런스 전압 레벨을 제어한다.
센스앰프부 및 입/출력부(350)는 레퍼런스부(340)에서 인가되는 레퍼런스 전압 REF을 기준으로 하여 센스앰프 인에이블 신호 SEN, 출력 인에이블 신호 OEN 및 라이트 인에이블 신호 WEN에 따라 그 동작이 제어된다. 그리고, 센스앰프부 및 입/출력부(350)는 셀 어레이(320)로부터 인가되는 데이터를 센싱 증폭하여 데이터 버스에 출력하고, 데이터 버스로부터 인가되는 데이터를 셀 어레이(320)에 전달한다.
도 3은 도 2의 주변 회로부(310)에 관한 상세 회로도이다.
주변 회로부(310)는 워드라인 제어부(311)와, 센스앰프 신호 버퍼부(312)와, 라이트/출력 인에이블 신호 생성부(313)와, 제어신호 합성부(314)와, 플레이트 라인 제어부(315)와, 출력 인에이블 신호 버퍼부(316) 및 라이트 인에이블 신호 버퍼부(317)를 포함한다.
여기서, 워드라인 제어부(311)는 노아게이트 NOR1와 인버터 IV1를 포함한다. 노아게이트 NOR1는 칩 인에이블 신호 CE와 센스앰프 인에이블 신호 SEN를 노아연산한다. 인버터 IV1는 노아게이트 NOR1의 출력을 반전하여 워드라인 WL을 제어한다.
그리고, 센스앰프 신호 버퍼부(312)는 제어신호 합성부(314)의 출력을 비반전 지연하여 센스앰프 인에이블 신호 SEN를 출력하는 인버터 IV2,IV3를 포함한다.
또한, 라이트/출력 인에이블 신호 생성부(313)는 노아게이트 NOR2와 인버터 IV5를 포함한다. 노아게이트 NOR2는 라이트 인에이블 신호 WE와 출력 인에이블 신호 OE를 노아연산한다. 인버터 IV5는 노아게이트 NOR2의 출력을 반전한다.
제어신호 합성부(314)는 노아게이트 NOR3,NOR4를 포함한다. 여기서, 노아게이트 NOR3는 인버터 IV4에 의해 반전된 칩 인에이블 신호 CE와 노아게이트 NOR4의 출력을 노아연산한다. 노아게이트 NOR4는 노아게이트 NOR3의 출력과 라이트/출력 인에이블 신호 생성부(313)의 출력을 노아연산한다.
플레이트 라인 제어부(315)는 낸드게이트 ND1와 노아게이트 NOR5 및 인버터 IV6,IV7을 포함한다. 여기서, 낸드게이트 ND1는 제어신호 합성부(314)의 출력과 칩 인에이블 신호 CE를 낸드연산한다. 인버터 IV6는 낸드게이트 ND1의 출력을 반전한다. 노아게이트 NOR5는 라이트/출력 인에이블 신호 생성부(313)의 출력과 인버터 IV6의 출력을 노아연산한다. 인버터 IV7는 노아게이트 NOR5의 출력을 반전하여 플레이트 라인 PL을 제어한다.
또한, 출력 인에이블 신호 버퍼부(316)는 출력 인에이블 신호 OE를 비반전 지연하여 출력 인에이블 신호 OEN을 출력하는 인버터 IV8,IV9를 포함한다. 라이트 인에이블 신호 버퍼부(317)는 라이트 인에이블 신호 WE를 비반전 지연하여 라이트 인에이블 신호 WEN를 출력하는 인버터 I10,IV11를 포함한다.
이러한 구성을 갖는 본 발명은 디지털 블록(200)의 조정신호를 주변회로부(310)의 동기 동작 제어에 따라 메모리 블록(300)의 조정신호에 동기될 수 있도록 하여, 메모리 블록(300)에서 디지털 블록(200)의 출력 조정 신호를 로지컬 조합으로 변경하여 사용하게 된다.
즉, 센스앰프부 및 입/출력부(350)에 인가되는 센스앰프 인에이블 신호 SEN, 출력 인에이블 신호 OEN 및 라이트 인에이블 신호 WEN와 워드라인/플레이트라인 드라이버(330)에 입력되는 워드라인 WL 및 플레이트 라인 PL은 디지털 블록(200)으로부터 인가되는 칩 인에이블 신호 CE와, 출력 인에이블 신호 OE 및 라이트 인에이블 신호 WE에 의해 동기되어 동작한다.
예를 들어, 워드라인 WL은 워드라인 제어부(311)에 따라 칩 인에이블 신호 CE와 동기된다. 그리고, 플레이트 라인 PL은 플레이트 라인 제어부(315)에 따라 칩 인에이블 신호 CE와 출력 인에이블 신호 OE와 동기되며, 플레이트 라인 PL의 라이징 에지는 칩 인에이블 신호 CE와 동기되고, 폴링 에지는 출력 인에이블 신호 OE와 동기된다.
또한, 센스앰프 인에이블 신호 SEN는 센스앰프 신호 버퍼부(312)에 따라 칩 인에이블 신호 CE와 출력 인에이블 신호 OE와 동기되며, 센스앰프 인에이블 신호 SEN의 라이징 에지는 출력 인에이블 신호 OE에 동기되고, 폴링 에지는 칩 인에이블 신호 CE와 동기된다.
그리고, 출력 인에이블 신호 OEN는 출력 인에이블 신호 버퍼부(316)에 따라 출력 인에이블 신호 OE와 동기된다. 라이트 인에이블 신호 WEN는 라이트 인에이블 신호 버퍼부(317)에 따라 라이트 인에이블 신호 WE와 동기된다.
도 4는 도 3의 메모리 블록(300)에 관한 상세 회로도이다.
메모리 블록(300)의 셀 어레이(320)는 워드라인 WL과 플레이트 라인 PL에 의해 구동되는 1T1C의 단위 셀 C0~Cn을 복수개 구비한다. 각각의 단위 셀 C은 하나의 스위칭 소자 T와 하나의 불휘발성 강유전체 커패시터 소자 FC를 구비한다. 여기서, 스위칭 소자 T는 비트라인 BL과 불휘발성 강유전체 커패시터 소자 FC 사이에 연결되어 게이트 단자가 워드라인 WL과 연결되고, 불휘발성 강유전체 커패시터 소자 FC는 스위칭 소자 T와 플레이트 라인 PL 사이에 연결된다.
그리고, 레퍼런스부(340)는 복수개의 스위칭 소자 N1,N2를 구비한다. 각각의 스위칭 소자 N1,N2는 레퍼런스 라인 REF과 레퍼런스 제어라인 REF_LEVEL 사이에 연결되어 공통 게이트 단자를 통해 레퍼런스 인에이블 신호 REF_EN가 인가된다.
또한, 센스앰프부 및 입/출력부(350)는 복수개의 센스앰프 S/A 및 입출력부 I/O를 구비한다. 여기서, 복수개의 센스앰프 S/A 및 입출력부 I/O는 비트라인 BL과 레퍼런스 라인 REF 사이에 연결되고, 레퍼런스 라인 REF의 전압 레벨을 기준으로 하여 비트라인 BL에 실린 데이터를 센싱 및 증폭한다.
이러한 구성을 갖는 본 발명의 동작 과정을 도 5 및 도 6의 동작 타이밍도를 참조하여 설명하면 다음과 같다.
도 5는 본 발명에 따른 RFID 장치의 리드 모드시 동기 동작 신호를 발생하는 동작 타이밍도이다.
먼저, t0 구간에서 디지털 블록(200)은 어드레스 ADD를 메모리 블록(300)에 출력한다. 그리고, t1 구간의 진입시 디지털 블록(200)으로부터 인가되는 칩 인에이블 신호 CE가 활성화될 경우 이와 동기하여 워드라인 제어부(311)의 제어에 따라 메모리 블록(300)의 워드라인 WL 및 플레이트 라인 PL이 활성화된다. 이에 따라, 셀 어레이(320)의 스위칭 소자 T가 턴온되어 불휘발성 강유전체 커패시터 소자 FC에 저장된 데이터가 비트라인 BL에 실리게 된다.
이때, 레퍼런스 인에이블 신호 REF_EN의 활성화시 스위칭 소자 N1,N2가 턴온되어 레퍼런스 라인 REF이 레퍼런스 제어라인 REF_LEVEL의 전압 레벨로 설정된다. 그리고, 레퍼런스 인에이블 신호 REF_EN는 워드라인 WL 및 플레이트 라인 PL이 활 성화되는 시점으로부터 출력 인에이블 신호 OEN가 활성화되기 이전 구간, 즉, t1 구간 동안 활성화 상태를 유지한다.
이후에, t2 구간의 진입시 디지털 블록(200)으로부터 인가되는 출력 인에이블 신호 OE가 활성화될 경우 이와 동기하여 메모리 블록(300)의 센스앰프 인에이블 신호 SEN와 출력 인에이블 신호 OEN가 활성화된다. 이때, 리드 동작 모드시에는 라이트 인에이블 신호 WE가 비활성화되어 접지전압 VSS 레벨을 유지하게 된다.
이에 따라, 센스앰프부 및 입/출력부(350)이 활성화되어 비트라인 BL에 실린 리드 데이터를 센싱 및 증폭하고, 입출력부 I/O를 통해 리드된 데이터를 데이터 버스에 출력한다.
이어서, t3 구간의 진입시 디지털 블록(200)으로부터 인가되는 출력 인에이블 신호 OE가 비활성화될 경우 이와 동기하여 메모리 블록(300)의 플레이트 라인 PL이 비활성화된다. 이에 따라, 메모리 블록(300)의 출력 인에이블 신호 OEN가 비활성화되어 입출력부 I/O에서 리드 데이터의 출력이 중지된다.
다음에, t4 구간의 진입시 디지털 블록(200)으로부터 인가되는 칩 인에이블 신호 CE가 비활성화될 경우 이와 동기하여 메모리 블록(300)의 워드라인 WL이 비활성화된다.
이에 따라, 스위칭 소자 T가 턴오프되어 비트라인 BL에 데이터가 더 이상 인가되지 않는다. 그리고, 센스앰프 인에이블 신호 SEN가 비활성화되면 센스앰프 S/A의 동작이 중지된다.
한편, 도 6은 본 발명에 따른 RFID 장치의 라이트 모드시 동기 동작 신호를 발생하는 동작 타이밍도이다.
먼저, t0 구간에서 디지털 블록(200)은 어드레스 ADD를 메모리 블록(300)에 출력한다. 그리고, t1 구간의 진입시 디지털 블록(200)으로부터 인가되는 칩 인에이블 신호 CE가 활성화될 경우 이와 동기하여 메모리 블록(300)의 워드라인 WL 및 플레이트 라인 PL이 활성화된다. 이에 따라, 셀 어레이(320)의 스위칭 소자 T가 턴온되어 비트라인 BL이 활성화 상태가 된다.
이때, 레퍼런스 인에이블 신호 REF_EN의 활성화시 스위칭 소자 N1,N2가 턴온되어 레퍼런스 라인 REF이 레퍼런스 제어라인 REF_LEVEL의 전압 레벨로 설정된다. 그리고, 레퍼런스 인에이블 신호 REF_EN는 워드라인 WL 및 플레이트 라인 PL이 활성화되는 시점으로부터 출력 인에이블 신호 OEN가 활성화되기 이전 구간, 즉, t1 구간 동안 활성화 상태를 유지한다.
이후에, t2 구간의 진입시 디지털 블록(200)으로부터 인가되는 라이트 인에이블 신호 WE가 활성화될 경우 이와 동기하여 메모리 블록(300)의 센스앰프 인에이블 신호 SEN와 라이트 인에이블 신호 WEN가 활성화된다. 이때, 라이트 동작 모드시에는 출력 인에이블 신호 OE가 비활성화되어 접지전압 VSS 레벨을 유지하게 된다.
이에 따라, 센스앰프부 및 입/출력부(350)이 활성화되어 데이터 버스로부터 인가되는 데이터를 셀 어레이(320)에 출력한다. 이에 따라, 비트라인 BL을 통해 인가된 라이트 데이터를 불휘발성 강유전체 커패시터 소자 FC에 저장할 수 있도록 한다.
이어서, t3 구간의 진입시 디지털 블록(200)으로부터 인가되는 라이트 인에이블 신호 WE가 비활성화될 경우 이와 동기하여 메모리 블록(300)의 플레이트 라인 PL이 비활성화된다. 이에 따라, 메모리 블록(300)의 라이트 인에이블 신호 WEN가 비활성화되어 입출력부 I/O에서 라이트 데이터의 입력이 중지된다.
다음에, t4 구간의 진입시 디지털 블록(200)으로부터 인가되는 칩 인에이블 신호 CE가 비활성화될 경우 이와 동기하여 메모리 블록(300)의 워드라인 WL이 비활성화된다.
이에 따라, 스위칭 소자 T가 턴오프되어 비트라인 BL에 데이터가 더 이상 인가되지 않는다. 그리고, 센스앰프 인에이블 신호 SEN가 비활성화되면 센스앰프 S/A의 동작이 중지된다.
이상에서 설명한 바와 같이, 본 발명은 메모리 블록에서 별도의 딜레이 소자 등을 구비하지 않고 로지컬(Logical) 조합만으로 조정신호를 생성하여 회로를 간단화시킴과 동시에 레이아웃 면적을 감소시킬 수 있으며, CMOS의 스위치 전류가 감소하여 전력 소모를 줄일 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (17)

  1. 무선 주파수 신호를 입력받아 동작 명령신호를 출력하는 아날로그 블록;
    상기 아날로그 블록으로부터 인가되는 상기 동작 명령신호에 따라 어드레스 및 동작 조정신호를 생성하여 출력하고, 해당하는 응답신호를 상기 아날로그 블록에 출력하는 디지털 블록; 및
    상기 동작 조정신호를 입력받아 상기 메모리 블록의 동작을 제어하기 위한 내부 조정신호를 생성하고, 상기 내부 조정신호에 따라 불휘발성 강유전체 커패시터 소자에 데이터를 리드/라이트 하는 메모리 블록을 포함하되,
    상기 내부 조정신호는 상기 디지털 블록에서 출력되는 상기 동작 조정신호와 동기되는 것을 특징으로 하는 RFID 장치.
  2. 제 1항에 있어서, 상기 동작 조정신호는 입/출력 데이터, 칩 인에이블 신호, 제 1출력 인에이블 신호 및 제 1라이트 인에이블 신호를 포함하는 것을 특징으로 하는 RFID 장치.
  3. 제 2항에 있어서, 상기 내부 조정신호는 워드라인, 플레이트 라인의 제어신호와, 센스앰프 인에이블 신호, 제 2출력 인에이블 신호 및 제 2라이트 인에이블 신호를 포함하는 것을 특징으로 하는 RFID 장치.
  4. 제 3항에 있어서, 상기 워드라인은 상기 칩 인에이블 신호와 동기되는 것을 특징으로 하는 RFID 장치.
  5. 제 3항에 있어서, 상기 플레이트 라인은 리드 동작 모드시 상기 칩 인에이블 신호의 라이징 에지와 상기 제 1출력 인에이블 신호의 폴링 에지와 동기되는 것을 특징으로 하는 RFID 장치.
  6. 제 3항에 있어서, 상기 센스앰프 인에이블 신호는 리드 동작 모드시 상기 제 1출력 인에이블 신호의 라이징 에지와 상기 칩 인에이블 신호의 폴링 에지와 동기되는 것을 특징으로 하는 RFID 장치.
  7. 제 3항에 있어서, 상기 제 2출력 인에이블 신호는 상기 제 1출력 인에이블 신호와 동기되는 것을 특징으로 하는 RFID 장치.
  8. 제 3항에 있어서, 상기 플레이트 라인은 라이트 동작 모드시 상기 칩 인에이블 신호의 라이징 에지와 상기 제 1라이트 인에이블 신호와 동기되는 것을 특징으로 하는 RFID 장치.
  9. 제 3항에 있어서, 상기 센스앰프 인에이블 신호는 라이트 동작 모드시 상기 제 1라이트 인에이블 신호의 라이징 에지와 상기 칩 인에이블 신호의 폴링 에지와 동기되는 것을 특징으로 하는 RFID 장치.
  10. 제 3항에 있어서, 상기 제 2라이트 인에이블 신호는 상기 제 1라이트 인에이블 신호와 동기되는 것을 특징으로 하는 RFID 장치.
  11. 제 1항 또는 제 3항에 있어서, 상기 메모리 블록은
    상기 동작 조정신호를 입력받아 상기 내부 조정신호를 생성하는 주변 회로부;
    상기 내부 조정신호에 따라 상기 불휘발성 강유전체 커패시터 소자에 상기 데이터를 리드/라이트 하는 셀 어레이; 및
    상기 셀 어레이에 저장된 데이터를 센싱 및 증폭하고, 데이터 버스로부터 인가되는 입력 데이터를 상기 셀 어레이에 출력하는 센스앰프부 및 입/출력부를 포함하는 것을 특징으로 하는 RFID 장치.
  12. 제 11항에 있어서, 상기 주변 회로부는
    상기 칩 인에이블 신호와 상기 센스앰프 인에이블 신호를 논리연산하여 상기 워드라인을 제어하는 워드라인 제어부;
    상기 제 1라이트 인에이블 신호와 상기 제 1출력 인에이블 신호를 논리연산하는 라이트/출력 인에이블 신호 생성부;
    상기 라이트/출력 인에이블 신호 생성부의 출력과 상기 칩 인에이블 신호를 합성하는 제어신호 합성부;
    상기 제어신호 합성부의 출력을 지연하여 상기 센스앰프 인에이블 신호를 출력하는 센스앰프 신호 버퍼부;
    상기 칩 인에이블 신호와 상기 제어신호 합성부 및 상기 라이트/출력 인에이블 신호 생성부의 출력을 논리연산하여 상기 플레이트 라인을 제어하는 플레이트 라인 제어부;
    상기 제 1출력 인에이블 신호를 비반전 지연하여 상기 제 2출력 인에이블 신호를 출력하는 출력 인에이블 신호 버퍼부; 및
    상기 제 1라이트 인에이블 신호를 비반전 지연하여 상기 제 2라이트 인에이블 신호를 출력하는 라이트 인에이블 신호 버퍼부를 포함하는 것을 특징으로 하는 RFID 장치.
  13. 제 11항에 있어서, 상기 셀 어레이는 비트라인과 워드라인의 교차 영역에 형성된 복수개의 단위 셀을 포함하되, 상기 복수개의 단위 셀 각각은 하나의 스위칭 소자와 상기 불휘발성 강유전체 커패시터 소자를 포함하는 것을 특징으로 하는 RFID 장치.
  14. 제 11항에 있어서, 센스앰프부 및 입/출력부는 복수개의 비트라인과 레퍼런스 라인 사이에 구비된 복수개의 센스앰프를 포함하는 것을 특징으로 하는 RFID 장치.
  15. 제 11항에 있어서,
    상기 내부 조정신호에 따라 워드라인 및 플레이트 라인을 구동하여 상기 셀 어레이의 동작을 제어하는 워드라인/플레이트 라인 구동부; 및
    상기 센스앰프 및 입/출력부에 일정 레벨의 레퍼런스 전압을 제공하는 레퍼런스부를 더 포함하는 것을 특징으로 하는 RFID 장치.
  16. 제 15항에 있어서, 상기 레퍼런스부는
    레퍼런스 인에이블 신호의 활성화시 레퍼런스 라인을 특정 레벨의 전압으로 설정하는 복수개의 스위칭 소자를 포함하는 것을 특징으로 하는 RFID 장치.
  17. 제 16항에 있어서, 상기 복수개의 스위칭 소자 각각은
    상기 레퍼런스 라인과 상기 특정 레벨의 전압 인가 라인 사이에 연결되어 게이트 단자를 통해 상기 레퍼런스 인에이블 신호가 인가되는 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 RFID 장치.
KR1020060036617A 2006-04-24 2006-04-24 Ｒｆｉｄ 장치 KR100756798B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060036617A KR100756798B1 (ko) 2006-04-24 2006-04-24 Ｒｆｉｄ 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060036617A KR100756798B1 (ko) 2006-04-24 2006-04-24 Ｒｆｉｄ 장치

Publications (1)

Publication Number Publication Date
KR100756798B1 true KR100756798B1 (ko) 2007-09-07

Family

ID=38736982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060036617A KR100756798B1 (ko) 2006-04-24 2006-04-24 Ｒｆｉｄ 장치

Country Status (1)

Country Link
KR (1) KR100756798B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037536B1 (ko) * 2009-07-30 2011-05-26 주식회사 하이닉스반도체 Ｒｆｉｄ 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1097790A (ja) 1996-09-20 1998-04-14 Kawasaki Steel Corp 半導体記憶装置
JPH1145579A (ja) 1997-07-25 1999-02-16 Sanyo Electric Co Ltd 半導体記憶装置のデータ書き込み方法
US5926110A (en) 1995-08-30 1999-07-20 Ramtron International Corporation Programmable output devices for controlling signal levels in an RF/ID transponder
JP2000235796A (ja) 1999-02-16 2000-08-29 Mitsubishi Electric Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926110A (en) 1995-08-30 1999-07-20 Ramtron International Corporation Programmable output devices for controlling signal levels in an RF/ID transponder
JPH1097790A (ja) 1996-09-20 1998-04-14 Kawasaki Steel Corp 半導体記憶装置
JPH1145579A (ja) 1997-07-25 1999-02-16 Sanyo Electric Co Ltd 半導体記憶装置のデータ書き込み方法
JP2000235796A (ja) 1999-02-16 2000-08-29 Mitsubishi Electric Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037536B1 (ko) * 2009-07-30 2011-05-26 주식회사 하이닉스반도체 Ｒｆｉｄ 장치

Similar Documents

Publication Publication Date Title
US7902963B2 (en) RFID device having nonvolatile ferroelectric memory device
USRE46296E1 (en) Ferroelectric random access memory and memory system
KR100682174B1 (ko) 반도체 메모리 장치의 페이지 액세스 회로
KR100732276B1 (ko) 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ 장치
KR100929296B1 (ko) Ｒｆｉｄ 태그 장치
US7800481B2 (en) RFID device having a nonvolatile ferroelectric memory
US7675798B2 (en) Sense amplifier control circuit and semiconductor device using the same
TW508499B (en) Memory device with minimized data write time and data writing method thereof
CN106373604B (zh) 半导体存储器件及其操作方法
KR100825015B1 (ko) 반도체 플래시 메모리 장치 및 그 구동방법
JP2006302487A (ja) 不良セル補正が可能なメモリを含むｒｆｉｄ装置及びその補正方法
KR101004514B1 (ko) Ｒｆｉｄ 장치
KR100756798B1 (ko) Ｒｆｉｄ 장치
US6950326B2 (en) Semiconductor memory device
JP4974521B2 (ja) 強誘電体メモリ装置の駆動回路
US7599233B2 (en) RFID device having nonvolatile ferroelectric memory device
US6084822A (en) Semiconductor synchronous memory device responsive to external masking signal for forcing data port to enter into high-impedance state and method for controlling the same
KR101068351B1 (ko) Ｒｆｉｄ 장치 및 그 테스트 방법
KR100695512B1 (ko) 반도체 메모리 장치
US8143931B2 (en) Flag signal generation circuit and semiconductor device having the same
KR100671209B1 (ko) 저전력 플래쉬 메모리의 센싱회로
KR101101997B1 (ko) Ｒｆｉｄ 장치
JP3844939B2 (ja) 試験時間を短縮した強誘電体半導体記憶装置
KR101150525B1 (ko) Ｒｆｉｄ 장치 및 그 테스트 방법
JP2004103199A (ja) 不揮発性強誘電体メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee