KR100673027B1 - 고온 스트레스로 인해 감소된 읽기 마진을 보상할 수 있는불 휘발성 메모리 장치 - Google Patents

고온 스트레스로 인해 감소된 읽기 마진을 보상할 수 있는불 휘발성 메모리 장치 Download PDF

Info

Publication number
KR100673027B1
KR100673027B1 KR1020060009365A KR20060009365A KR100673027B1 KR 100673027 B1 KR100673027 B1 KR 100673027B1 KR 1020060009365 A KR1020060009365 A KR 1020060009365A KR 20060009365 A KR20060009365 A KR 20060009365A KR 100673027 B1 KR100673027 B1 KR 100673027B1
Authority
KR
South Korea
Prior art keywords
reprogram
read
controller
write
command decoder
Prior art date
Application number
KR1020060009365A
Other languages
English (en)
Inventor
천진영
정재용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060009365A priority Critical patent/KR100673027B1/ko
Priority to US11/634,058 priority patent/US7542354B2/en
Application granted granted Critical
Publication of KR100673027B1 publication Critical patent/KR100673027B1/ko
Priority to US12/466,679 priority patent/US7821837B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/06—Apparatus for electrographic processes using a charge pattern for developing
    • G03G15/08—Apparatus for electrographic processes using a charge pattern for developing using a solid developer, e.g. powder developer
    • G03G15/0806—Apparatus for electrographic processes using a charge pattern for developing using a solid developer, e.g. powder developer on a donor element, e.g. belt, roller
    • G03G15/0818—Apparatus for electrographic processes using a charge pattern for developing using a solid developer, e.g. powder developer on a donor element, e.g. belt, roller characterised by the structure of the donor member, e.g. surface properties
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Abstract

여기에 제공되는 불 휘발성 메모리 장치는 입력 정보에 대응하는 플래그 정보를 발생하도록 구성된 커맨드 디코더와; 메모리 셀 어레이의 읽기 및 쓰기 동작들을 수행하도록 구성된 읽기/쓰기 회로와; 읽기/쓰기 동작시 상기 커맨드 디코더로부터의 플래그 정보에 응답하여 상기 읽기/쓰기 회로를 제어하도록 구성된 읽기/쓰기 컨트롤러와; 그리고 재프로그램 동작시 상기 커맨드 디코더로부터의 플래그 정보에 응답하여 상기 읽기/쓰기 컨트롤러를 제어하도록 구성된 재프로그램 컨트롤러를 포함한다.

Description

고온 스트레스로 인해 감소된 읽기 마진을 보상할 수 있는 불 휘발성 메모리 장치{NON-VOLATILE MEMORY DEVICE CAPABLE OF COMPENSATING READ MARGIN REDUCED DUE TO HOT TEMPERATURE STRESS}
도 1은 고온 스트레스로 인한 읽기 마진의 감소를 설명하기 위한 도면이다.
도 2는 본 발명에 따른 불 휘발성 메모리 장치의 재프로그램 동작을 개략적으로 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 불 휘발성 메모리 장치를 보여주는 블록이다.
도 4는 도 3에 도시된 불 휘발성 메모리 장치의 재프로그램 동작을 설명하기 위한 흐름도이다.
도 5는 도 3에 도시된 불 휘발성 메모리 장치를 포함한 메모리 시스템을 개략적으로 보여주는 블록도이다.
도 6은 본 발명의 다른 실시예에 따른 불 휘발성 메모리 장치를 보여주는 블록도이다.
* 도면의 주요 부분에 대한 부호 설명 *
100 : 불 휘발성 메모리 장치 110 : 메모리 셀 어레이
120 : 읽기/쓰기 회로 130 : 커맨드 디코더
140 : 읽기/쓰기 컨트롤러 150 : 재프로그램 컨트롤러
160 : 서스펜드/리쥼 컨트롤러 170 : 어드레스 발생 회로
180, 210 : 타이머 200 : 메모리 컨트롤러
1000 : 메모리 시스템
본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 전기적으로 소거 및 프로그램 가능한 불 휘발성 메모리 장치에 관한 것이다.
불 휘발성 메모리 장치로서, 플래시 메모리 장치는 복수의 메모리 영역들이 한번의 프로그램 동작으로 소거 또는 프로그램되는 일종의 EEPROM이다. 일반적인 EEPROM은 단지 하나의 메모리 영역이 한 번에 소거 또는 프로그램 가능하게 하며, 이는 플래시 메모리 장치를 사용하는 시스템들이 동시에 다른 메모리 영역들에 대해 읽고 쓸 때 보다 빠르고 효과적인 속도로 플래시 메모리 장치가 동작할 수 있음을 의미한다. 플래시 메모리 및 EEPROM의 모든 형태는 데이터를 저장하는 데 사용되는 전하 저장 수단을 둘러싸고 있는 절연막의 마멸로 인해서 특정 수의 소거 동작들 후에 마멸된다.
플래시 메모리 장치는 실리콘 칩에 저장된 정보를 유지하는 데 전원을 필요로 하지 않는 방법으로 실리콘 칩 상에 정보를 저장한다. 이는 칩에 공급되는 전원이 차단되더라도 전원의 소모없이 정보가 유지됨을 의미한다. 추가로, 플래시 메모 리 장치는 물리적인 충격 저항성 및 빠른 읽기 접근 시간을 제공한다. 이러한 특징들때문에, 플래시 메모리 장치는 배터리에 의해서 전원을 공급받는 장치들의 저장 장치로서 일반적으로 사용되고 있다. 플래시 메모리 장치는 각 저장 소자에 사용되는 로직 게이트의 형태에 따라 2가지 종류 즉, NOR 플래시 메모리 장치와 NAND 플래시 메모리 장치로 이루어진다.
플래시 메모리 장치는 셀이라 불리는 트랜지스터들의 어레이에 정보를 저장하며, 각 셀은 1-비트 정보를 저장한다. 멀티-레벨 셀 장치라 불리는 보다 새로운 플래시 메모리 장치들은 셀의 플로팅 게이트에 저장되는 전하량을 가변시킴으로써 셀 당 1 비트보다 많이 저장할 수 있다.
플래시 메모리 장치에 있어서, 각 셀은 2개의 게이트들을 갖는다는 점을 제외하면 표준 MOSFET 트랜지스터와 유사하다. 첫 번째 게이트는 다른 MOS 트랜지스터들에 있는 것과 같은 제어 게이트 (control gate: CG)이지만, 두 번째 게이트는 절연막에 의해서 둘러싸여 절연된 플로팅 게이트 (floating gate: FG)이다. 플로팅 게이트는 제어 게이트와 기판 (또는 벌크) 사이에 있다. 플로팅 게이트가 절연막에 의해서 절연되어 있기 때문에, 플로팅 게이트에 놓인 전자들은 포획되며 따라서 정보를 저장한다. 전자들이 플로팅 게이트에 놓여있을 때, 제어 게이트로부터의 전계가 전자들에 의해서 변화되며 (부분적으로 상쇄되며), 이는 셀의 문턱 전압 (Vt)이 변화되게 한다. 따라서, 제어 게이트에 특정 전압을 인가함으로써 셀이 읽혀질 때, 셀의 문턱 전압에 따라 전류가 흐르거나 흐르지 않을 것이다. 이는 플로팅 게이트의 전하량에 의해서 제어된다. 전류 흐름의 감지를 통해 데이터 1 또는 데이터 0을 판별하는 것이 가능하다.
플래시 메모리 장치는 메모리 셀의 문턱 전압이 시간이 지남에 따라 낮아지는 현상을 경험하게 된다. 그러한 현상은 이하 고온 스트레스(Hot Temperature Stress: HTS)라 칭한다. HTS란 프로그램된 메모리 셀의 플로팅 게이트에 축적된 전하들이 기판으로 빠져나가는 것을 의미한다. 프로그램된 메모리 셀의 플로팅 게이트에 축적된 전하들이 감소함에 따라, 도 1의 점선으로 도시된 바와 같이, 메모리 셀의 문턱 전압이 낮아진다. 프로그램된 메모리 셀의 문턱 전압이 HTS로 인해 낮아짐에 따라, 상태들 사이의 읽기 마진(RM1->RM2)이 감소한다(도 1 참조). 이는 저장된 데이터의 신뢰성 저하 또는 읽기 에러를 초래할 수 있다. 이러한 문제는 제조 공정이 미세화됨에 따라 더욱 심각해지고 있다.
HTS로 인해 생긴 문제(문턱 전압의 낮아짐)는 낮아진 문턱 전압의 메모리 셀들을 검출하고 검출된 메모리 셀들을 재프로그램함으로써 해소될 수 있다. 이하, 이러한 동작을 "재프로그램 동작" 또는 "리프레쉬 프로그램 동작"이라 칭한다. 이러한 재프로그램 동작은 모든 메모리 셀들에 대해 수행되어야 한다. 그러한 까닭에, 이 재프로그램 동작은 상당히 긴 시간을 필요로 한다. 긴 시간을 필요로 하는 재프로그램 동작 동안 호스트/메모리 컨트롤러에 의해서 요구되는 읽기/쓰기 동작은 재프로그램 동작이 완료될 때까지 대기되어야 할 것이다. 이는 그러한 플래시 메모리 장치를 포함한 시스템의 성능이 저하됨을 의미한다. 이에 반해서, 이 분야에 잘 알려진 서스펜드/리쥼 기능에 의해서, 재프로그램 동작을 중지시키고 요구되는 읽기/쓰기 동작을 수행한 후 중지된 재프로그램 동작을 재개하는 것이 가능하 다. 이러한 경우, 호스트/메모리 컨트롤러의 대기 시간을 줄일 수 있다. 하지만, 적절한 시점에 서스펜드 및 리쥼 명령들을 플래시 메모리 장치에 제공하여야 하기 때문에, 호스트/메모리 컨트롤러는 플래시 메모리 장치의 재프로그램 동작을 위한 번거로운 제어를 수반하게 된다.
본 발명의 목적은 성능 저하없이 자동적으로 재프로그램 동작을 수행할 수 있는 플래시 메모리 장치를 제공하는 것이다.
본 발명의 다른 목적은 성능 저하없이 자동적으로 재프로그램 동작을 수행할 수 있는 플래시 메모리 장치를 구비한 메모리 시스템을 제공하는 것이다.
상술한 제반 목적을 달성하기 위한 본 발명의 특징에 따르면, 불 휘발성 메모리 장치는 입력 정보에 대응하는 플래그 정보를 발생하도록 구성된 커맨드 디코더와; 메모리 셀 어레이의 읽기 및 쓰기 동작들을 수행하도록 구성된 읽기/쓰기 회로와; 읽기/쓰기 동작시 상기 커맨드 디코더로부터의 플래그 정보에 응답하여 상기 읽기/쓰기 회로를 제어하도록 구성된 읽기/쓰기 컨트롤러와; 그리고 재프로그램 동작시 상기 커맨드 디코더로부터의 플래그 정보에 응답하여 상기 읽기/쓰기 컨트롤러를 제어하도록 구성된 재프로그램 컨트롤러를 포함한다.
예시적인 실시예에 있어서, 상기 입력 정보가 상기 재프로그램 동작을 나타낼 때, 상기 커맨드 디코더는 상기 읽기/쓰기 동작이 수행되고 있는 지의 여부를 판별한다.
예시적인 실시예에 있어서, 상기 읽기/쓰기 동작이 수행되고 있는 것으로 판별될 때, 상기 커맨드 디코더는 상기 읽기/쓰기 동작이 종료될 때까지 상기 재프로그램 동작의 개시를 대기시킨다.
예시적인 실시예에 있어서, 상기 읽기/쓰기 동작이 종료될 때, 상기 커맨드 디코더는 상기 대기된 재프로그램 동작이 수행되도록 재프로그램 플래그 정보를 상기 재프로그램 컨트롤러로 출력한다.
예시적인 실시예에 있어서, 상기 커맨드 디코더로부터 서스펜드 플래그 정보에 응답하여 상기 재프로그램 컨트롤러 또는 상기 읽기/쓰기 컨트롤러에 의해서 제어되는 동작을 일시 중지시키는 서스펜드/리쥼 컨트롤러가 더 제공된다.
예시적인 실시예에 있어서, 상기 재프로그램 동작 동안 읽기/쓰기 동작을 알리는 정보가 제공될 때, 상기 커맨드 디코더는 상기 재프로그램 동작이 일시 중지되도록 서스펜드 플래그 정보를 상기 서스펜드/리쥼 컨트롤러로 출력한다.
예시적인 실시예에 있어서, 상기 읽기/쓰기 동작이 종료될 때, 상기 커맨드 디코더는 상기 일시 중지된 재프로그램 동작이 재개되도록 리쥼 플래그 정보를 상기 서스펜드/리쥼 컨트롤러로 출력한다.
예시적인 실시예에 있어서, 상기 재프로그램 컨트롤러에 의해서 제어되며, 재프로그램 동작을 위한 재프로그램 어드레스를 발생하는 어드레스 발생 회로가 더 제공된다.
예시적인 실시예에 있어서, 상기 어드레스 발생 회로에 의해서 생성된 재프로그램 어드레스는 상기 읽기/쓰기 회로로 제공된다.
예시적인 실시예에 있어서, 상기 커맨드 디코더로부터 상기 재프로그램 동작을 알리는 플래그 정보가 제공될 때, 상기 재프로그램 컨트롤러는 상기 어드레스 발생 회로를 초기화시킨다.
예시적인 실시예에 있어서, 상기 재프로그램 동작이 일시 중지될 때, 상기 어드레스 발생 회로는 상기 일시 중지된 재프로그램 동작이 재개될 때 사용되도록 상기 재프로그램 어드레스를 유지한다.
예시적인 실시예에 있어서, 상기 재프로그램 동작을 나타내는 입력 정보는 외부의 메모리 컨트롤러로부터 제공된다.
예시적인 실시예에 있어서, 외부 호스트로부터 상기 재프로그램 동작이 요청될 때마다, 상기 메모리 컨트롤러는 상기 재프로그램 동작을 나타내는 정보를 상기 커맨드 디코더로 출력한다.
예시적인 실시예에 있어서, 상기 메모리 컨트롤러는 상기 재프로그램 동작을 위해 설정된 시간을 계산하도록 구성된 타이머를 포함하며, 상기 타이머의 설정 시간이 경과할 때마다 상기 메모리 컨트롤러는 상기 재프로그램 동작을 나타내는 정보를 상기 커맨드 디코더로 출력한다.
예시적인 실시예에 있어서, 상기 재프로그램 동작을 위해 설정된 시간이 경과할 때마다 재프로그램 인에이블 신호를 발생하도록 구성된 타이머가 더 제공된다.
예시적인 실시예에 있어서, 상기 커맨드 디코더는 상기 재프로그램 인에이블 신호에 응답하여 상기 재프로그램 동작을 알리는 플래그 정보를 상기 재프로그램 컨트롤러로 출력한다.
예시적인 실시예에 있어서, 파워-업시 파워-업 초기화 정보를 발생하도록 구성된 파워-업 리세트 회로가 더 제공된다.
예시적인 실시예에 있어서, 상기 커맨드 디코더는 상기 파워-업 초기화 정보에 응답하여 상기 재프로그램 동작을 알리는 플래그 정보를 상기 재프로그램 컨트롤러로 출력한다.
본 발명의 다른 특징에 따르면, 불 휘발성 메모리 장치의 동작 방법은 재프로그램 동작을 알리는 정보가 입력될 때 상기 메모리 장치가 비지 상태인 지의 여부를 판별하는 단계와; 상기 메모리 장치가 비지 상태인 것으로 판별될 때, 상기 재프로그램 동작을 대기시키는 단계와; 상기 메모리 장치가 비지 상태에서 대기 상태로 전환될 때, 상기 대기된 재프로그램 동작을 수행하는 단계를 포함한다.
예시적인 실시예에 있어서, 상기 재프로그램 동작 동안 읽기/쓰기 동작의 요청에 응답하여 상기 재프로그램 동작을 일시 중시시키는 단계와; 그리고 상기 요청된 읽기/쓰기 동작의 종료에 응답하여 상기 일시 중지된 재프로그램 동작을 재개하는 단계가 더 제공된다.
예시적인 실시예에 있어서, 상기 재프로그램 동작을 알리는 정보는 외부 메모리 컨트롤러로부터 제공된다. 상기 외부 메모리 컨트롤러는 외부의 요청에 따라 상기 재프로그램 동작을 알리는 정보를 발생하거나, 설정된 시간마다 상기 재프로그램 동작을 알리는 정보를 발생한다.
예시적인 실시예에 있어서, 상기 재프로그램 동작을 알리는 정보는 설정된 시간마다 상기 불 휘발성 메모리 장치 내의 타이머로부터 생성된다.
예시적인 실시예에 있어서, 상기 재프로그램 동작을 알리는 정보는 파워-업시마다 상기 불 휘발성 메모리 장치 내의 파워-업 리세트 회로로부터 생성된다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다.
참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
아래에서, 불 휘발성 메모리 장치로서 플래시 메모리 장치가 본 발명의 특징 및 기능을 설명하기 위한 한 예로서 사용된다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.
고온 스트레스(HTS)로 인해 감소되는 상태들 사이의 읽기 마진을 보상하기 위한 재프로그램 동작 또는 리프레쉬 프로그램 동작을 개략적으로 설명하면 다음과 같다. HTS로 인해 감소된 문턱 전압을 갖는 메모리 셀들은 2번의 읽기 동작들을 통해 검출될 수 있다. 예를 들면, 도 2에 도시된 바와 같이, 선택된 워드 라인에 읽기 전압(Vread)이 인가된 상태에서 읽기 동작이 수행된다. 그 다음에, 선택된 워드 라인에 검증 전압(Vvfy)이 인가된 상태에서 읽기 동작이 수행된다. 이러한 읽기 동 작들을 통해 읽기 전압(Vread)과 검증 전압(Vvfy) 사이에 존재하는 문턱 전압을 갖는 메모리 셀들이 검출될 수 있다. 그렇게 검출된 메모리 셀들은 검증 전압(Vvfy)과 같거나 그 보다 높은 문턱 전압을 갖도록 프로그램될 것이다. 이러한 동작들은 모든 워드 라인들이 선택될 때까지 반복될 것이다.
도 2에는 1-비트 데이터를 저장하는 메모리 셀과 관련된 2개의 상태들만이 도시되어 있다. 하지만, 본 발명이 여기에 개시된 것에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 예를 들면, 본 발명이 복수의 상태들 중 어느 하나를 갖는 N-비트 데이터(N은 2 또는 그 보다 큰 정수)를 저장하기 위한 메모리 셀에도 적용될 수 있다.
도 3은 본 발명에 따른 불 휘발성 메모리 장치를 보여주는 블록도이다.
도 3을 참조하면, 본 발명에 따른 불 휘발성 메모리 장치(100)는 데이터 정보를 저장하기 위한 메모리 셀 어레이(110)를 포함한다. 여기서, 데이터 정보는 1-비트 데이터 또는 N-비트 데이터(N은 2 또는 그 보다 큰 정수)를 포함할 것이다. 비록 도면에는 도시되지 않았지만, 메모리 셀 어레이(100)에는 행들(또는 워드 라인들)과 열들(또는 비트 라인들)로 배열된 메모리 셀들이 제공될 것이다. 각 메모리 셀은 잘 알려진 플로팅 게이트 트랜지스터로 구성될 것이다. 읽기/쓰기 회로(120)는 메모리 셀 어레이(110)에 대한 읽기/쓰기 동작을 수행하도록 구성될 것이다. 쓰기 동작은 프로그램 동작 및 소거 동작을 포함할 것이다. 비록 도면에는 도시되지 않았지만, 읽기/쓰기 회로(120)는 행 및 열 선택 회로들, 감지 증폭 및 기입 드라이버 회로, 고전압 발생 회로, 등을 포함할 것이다.
계속해서 도 3을 참조하면, 본 발명에 따른 불 휘발성 메모리 장치(100)는 커맨드 디코더(130), 읽기/쓰기 컨트롤러(140), 재프로그램 컨트롤러(150), 서스펜드/리쥼 컨트롤러(160), 그리고 어드레스 발생 회로(170)를 더 포함한다.
커맨드 디코더(130)는 외부로부터 제공되는 명령(CMD)을 해석하도록 구성된다. 입력된 명령(CMD)이 정상 읽기/쓰기 명령일 때, 커맨드 디코더(130)는 정상 읽기/쓰기 명령이 입력되었음을 나타내는 읽기/쓰기 플래그 정보를 읽기/쓰기 컨트롤러(140)로 출력한다. 입력된 명령(CMD)가 서스펜드 또는 리쥼 명령일 때, 커맨드 디코더(130)는 서스팬드 또는 리쥼 명령이 입력되었음을 알리는 서스팬드 또는 리쥼 플래그 정보를 서스펜드/리쥼 컨트롤러(160)로 출력한다. 입력된 명령(CMD)이 재프로그램 명령일 때, 커맨드 디코더(130)는 재프로그램 명령이 입력되었음을 알리는 재프로그램 플래그 정보를 재프로그램 컨트롤러(150)로 출력한다. 특히, 정상적인 읽기/쓰기 동작 동안 재프로그램 명령이 입력되는 경우, 커맨드 디코더(130)는 정상적인 읽기/쓰기 동작이 종료될 때까지 대기한다. 일단 정상적인 읽기/쓰기 동작이 종료되면, 커맨드 디코더(130)는 재프로그램 플래그 정보를 재프로그램 컨트롤러(150)로 제공한다. 재프로그램 동작 동안 정상 읽기/쓰기 명령이 입력되는 경우, 커맨드 디코더(130)는 재프로그램 동작이 일시 중지되도록 서스펜드 플래그 정보를 서스펜드/리쥼 컨트롤러(160)로 출력한다. 입력된 명령에 대한 동작이 완료된 후, 커맨드 디코더(130)는 중지된 재프로그램 동작이 수행되도록 리쥼 플래그 정보를 서스펜드/리쥼 컨트롤러(160)로 출력한다.
읽기/쓰기 컨트롤러(140)는 커맨드 디코더(130)로부터의 읽기/쓰기 플래그 정보에 응답하여 메모리 셀 어레이(110)에 대한 읽기/쓰기 동작이 수행되도록 읽기/쓰기 회로(120)를 제어한다. 이때, 정상적인 읽기/쓰기 동작을 위한 어드레스 정보는 외부에서 읽기/쓰기 회로(120)로 제공될 것이다. 읽기/쓰기 동작이 수행되는 동안, 읽기/쓰기 컨트롤러(140)는 읽기/쓰기 동작이 수행되고 있음을 알리는 비지 플래그 정보를 커맨드 디코더(130)로 제공할 것이다.
재프로그램 컨트롤러(150)는 커맨드 디코더(130)로부터 재프로그램 플래그 정보가 제공될 때 어드레스 발생 회로(170)를 초기화시키며, 어드레스 발생 회로(170)는 재프로그램 컨트롤러(150)의 제어하에 모든 워드 라인들이 순차적으로 선택되도록 어드레스를 생성할 것이다. 그렇게 생성된 어드레스는 읽기/쓰기 회로(120)로 제공된다. 이와 동시에, 재프로그램 컨트롤러(150)는 앞서 설명된 방식으로 재프로그램 동작이 수행되도록 읽기/쓰기 컨트롤러(140)를 제어한다. 읽기/쓰기 컨트롤러(140)는 재프로그램 컨트롤러(150)의 제어에 응답하여 읽기/쓰기 회로(120)를 제어한다. 재프로그램 동작이 수행되는 동안, 재프로그램 컨트롤러(150)는 재프로그램 동작이 수행되고 있음을 알리는 비지 플래그 정보를 커맨드 디코더(130)로 출력한다.
서스펜드/리쥼 컨트롤러(160)는 커맨드 디코더(130)로부터 서스펜드 플래그 정보가 입력될 때 현재 수행되는 동작이 일시 중지되도록 읽기/쓰기 컨트롤러(140) 또는 재프로그램 컨트롤러(150)를 제어한다. 예를 들면, 정상적인 읽기/쓰기 동작이 수행될 때 서스펜드 플래그 정보가 입력되는 경우, 서스펜드/리쥼 컨트롤러(160)는 정상적인 읽기/쓰기 동작을 일시 중지하도록 읽기/쓰기 컨트롤러(140)를 제어한다. 이때, 잘 알려진 바와 같이, 정상적인 읽기/쓰기 동작과 관련된 정보는 읽기/쓰기 컨트롤러(140)에 임시 저장될 것이다. 재프로그램 동작 동안 서스펜드 플래그 정보가 입력되는 경우, 서스펜드/리쥼 컨트롤러(160)는 재프로그램 동작을 일시 중지하도록 재프로그램 컨트롤러(150)를 제어한다. 이때, 재프로그램 동작과 관련된 정보(예를 들면, 재프로그램 동작을 위한 재프로그램 어드레스 정보)는 어드레스 발생 회로(170)에 의해서 유지될 것이다. 커맨드 디코더(130)로부터 리쥼 플래그 정보가 입력될 때, 서스펜드/리쥼 컨트롤러(160)는 중지된 동작이 재개되도록 읽기/쓰기 컨트롤러(140) 또는 재프로그램 컨트롤러(150)를 제어한다.
이상의 설명으로부터 알 수 있듯이, 본 발명에 따른 불 휘발성 메모리 장치(100)는 외부로부터 재프로그램 명령이 입력될 때 자동적으로 재프로그램 동작을 수행한다. 재프로그램 동작 동안 외부에서 명령(예를 들면, 읽기/쓰기 명령)이 입력될 때, 재프로그램 동작은 외부의 서스펜드 명령없이 자동적으로 일시 중지된다. 일단 입력된 명령에 대한 동작이 완료되면, 중지된 재프로그램 동작은 외부의 리쥼 명령없이 자동적으로 재개된다. 따라서, 외부(예를 들면, 메모리 컨트롤러 또는 호스트)의 개입없이 재프로그램 동작을 수행하기 때문에, 번거로운 제어 과정(예를 들면, 메모리 컨트롤러가 서스펜드 및 리쥼 명령들을 적절한 시점에 메모리로 제공하는 것)을 제거하는 것이 가능하다. 따라서, 재프로그램 동작이 필요한 불 휘발성 메모리 장치를 포함한 시스템의 성능이 저하되는 것을 방지할 수 있다.
도 4는 본 발명에 따른 불 휘발성 메모리 장치의 재프로그램 동작을 설명하기 위한 흐름도이다. 이하, 본 발명에 따른 불 휘발성 메모리 장치의 재프로그램 동작이 참조 도면들에 의거하여 상세히 설명될 것이다.
재프로그램 동작을 수행하기 위해서 재프로그램 명령이 외부로부터 입력될 것이다(S100). 일단 재프로그램 명령이 입력되면, 커맨드 디코더(130)는 읽기/쓰기 동작이 현재 수행되고 있는 지의 여부를 판별한다(S200). 예를 들면, 읽기/쓰기 동작이 수행되는 동안, 앞서 언급된 바와 같이, 읽기/쓰기 컨트롤러(140)는 비지 플래그 정보를 커맨드 디코더(130)에 제공할 것이다. 그러한 비지 플래그 정보에 의거하여 읽기/쓰기 동작이 수행되는 지의 여부가 커맨드 디코더(130)에 의해서 판별될 수 있다. 읽기/쓰기 동작이 수행되는 경우, 커맨드 디코더(130)는 재프로그램 플래그 정보를 재프로그램 컨트롤러(150)로 출력하지 않는다. 다시 말해서, 재프로그램 명령에 따른 재프로그램 동작은 현재 수행되는 읽기/쓰기 동작이 종료될 때까지 대기 상태로 유지될 것이다. 일단 현재 수행되는 읽기/쓰기 동작이 종료되면, 커맨드 디코더(130)는 입력된 재프로그램 명령에 따라 재프로그램 플래그 정보를 재프로그램 컨트롤러(150)로 출력한다. 재프로그램 플래그 정보의 생성에 따라, 재프로그램 컨트롤러(150)의 제어하에 재프로그램 동작이 수행될 것이다(S300). 재프로그램 동작은 아래와 같은 과정을 통해 수행될 것이다.
먼저, 재프로그램 컨트롤러(150)는 재프로그램 플래그 정보에 응답하여 어드레스 발생 회로(170)를 초기화시킨다(S310). 초기화된 어드레스는, 예를 들면, 메모리 셀 어레이(110)의 첫 번째 워드 라인을 선택하는 데 사용될 것이다. 그렇게 생성된 어드레스(즉, 재프로그램 어드레스)는 읽기/쓰기 회로(120)로 제공된다. 읽기/쓰기 회로(120)는 읽기/쓰기 컨트롤러(140)의 제어하에 입력된 어드레스에 대응 하는 워드 라인을 선택하고, 선택된 워드 라인의 메모리 셀들 중 재프로그램될 메모리 셀들(예를 들면, 읽기 전압(Vread)과 검증 전압(Vvfy) 사이에 존재하는 문턱 전압을 갖는 메모리 셀들)을 검출한다(S320). 그 다음에, 읽기/쓰기 회로(120)는 검증 전압(Vvfy)과 같거나 그 보다 높은 문턱 전압을 갖도록 검출된 메모리 셀들을 프로그램한다(S330). 이후, 읽기/쓰기 컨트롤러(140)는 모든 워드 라인들이 선택되었는 지의 여부를 판별한다(S340). 만약 모든 워드 라인들이 선택되면, 재프로그램 동작은 종료될 것이다. 모든 워드 라인들이 선택되지 않은 경우, 읽기/쓰기 컨트롤러(140)는 모든 워드 라인들에 대한 재프로그램 동작이 완료되지 않았음을 재프로그램 컨트롤러(150)에게 알려준다. 재프로그램 컨트롤러(150)는 다음의 워드 라인을 선택하기 위한 어드레스를 발생하도록 어드레스 발생 회로(170)를 제어한다. 즉, 재프로그램 어드레스가 다음의 워드 라인을 선택하도록 증가되고(S350), 절차는 S320 단계로 진행한다. 모든 워드 라인들이 선택될 때까지 앞서 설명된 단계들(S320-S350)은 반복될 것이다.
앞서 설명된 바와 같이 수행되는 재프로그램 동작이 수행되는 동안, 커맨드 디코더(130)는 읽기/쓰기 명령과 같은 명령이 입력되었는 지의 여부를 판별한다(S400). 만약 명령이 입력되면, 재프로그램 동작이 일시 중지될 것이다(S500). 구체적으로는, 재프로그램 동작 동안 명령이 입력될 때, 커맨드 디코더(130)는 서스펜드 플래그 정보를 서스펜드/리쥼 컨트롤러(160)로 출력한다. 서스펜드/리쥼 컨트롤러(160)는 재프로그램 동작이 일시 중지되도록 재프로그램 컨트롤러(150)를 제어한다. 이때, 어드레스 발생 회로(170)에 의해서 생성된 재프로그램 어드레스는 초 기화되지 않고 그대로 유지될 것이다. 일단 재프로그램 동작이 일시 중지되면, 커맨드 디코더(130)는 입력된 명령의 플래그 정보(예를 들면, 읽기 또는 쓰기 플래그 정보)를 읽기/쓰기 컨트롤러(140)로 출력한다. 읽기/쓰기 컨트롤러(140)의 제어하에 읽기 또는 쓰기 동작이 읽기/쓰기 회로(120)를 통해 수행될 것이다(S500). 이때, 읽기/쓰기 컨트롤러(140)는 읽기/쓰기 동작이 수행되고 있음을 알리는 비지 플래그 정보를 커맨드 디코더(130)로 출력할 것이다.
계속해서, 커맨드 디코더(130)는 입력된 명령에 대응하는 읽기/쓰기 동작이 완료되었는 지의 여부를 판별한다(S700). 앞서 언급된 바와 같이, 읽기/쓰기 동작이 완료되었는 지의 여부는 비지 플래그 정보를 이용하여 판별될 것이다. 읽기/쓰기 동작이 완료되면, 중지된 재프로그램 동작이 자동적으로 재개될 것이다(S800). 이후, 절차는 S320 단계로 진행할 것이다. 자동적인 재프로그램 동작의 재개는 커맨드 디코더(130)에서 서스펜드/리쥼 컨트롤러(160)로 리쥼 플래그 정보를 제공함으로써 달성될 것이다. 즉, 커맨드 디코더(130)는 읽기/쓰기 동작이 완료될 때 서스펜드/리쥼 컨트롤러(160)로 리쥼 플래그 정보를 출력하고, 서스펜드/리쥼 컨트롤러(160)는 중지된 재프로그램 동작이 재개되도록 재프로그램 컨트롤러(150)를 제어한다. 재개된 재프로그램 동작은 재프로그램 동작이 중지될 때 생성되었던 어드레스 발생 회로(170)의 재프로그램 어드레스에 따라 수행될 것이다.
도 5는 도 3에 도시된 불 휘발성 메모리 장치를 포함한 메모리 시스템을 개략적으로 보여주는 블록도이다.
도 5를 참조하면, 메모리 시스템(1000)은 불 휘발성 메모리 장치(100)와 메 모리 컨트롤러(200)를 포함한다. 불 휘발성 메모리 장치(100)는 도 3에 도시된 것과 실질적으로 동일하며, 그것에 대한 설명은 그러므로 생략될 것이다. 메모리 컨트롤러(200)는 재프로그램 동작을 위한 재프로그램 명령을 불 휘발성 메모리 장치(100)로 제공하도록 구성될 것이다. 재프로그램 명령은 다양한 방법들을 통해 생성될 수 있다. 예를 들면, 메모리 컨트롤러(200)는 재프로그램 동작이 요구되는 시간 구간을 계산하도록 구성된 타이머(210)를 포함한다. 타이머(210)에 설정된 시간이 경과할 때마다 메모리 컨트롤러(200)는 재프로그램 명령을 불 휘발성 메모리 장치(100)로 출력할 것이다. 이에 반해서, 타이머(210)가 제공되지 않는 경우, 메모리 컨트롤러(200)는 호스트로부터 재프로그램 동작이 요청될 때마다 재프로그램 명령을 불 휘발성 메모리 장치(100)로 출력할 것이다. 본 발명에 따른 메모리 시스템(1000)의 메모리 컨트롤러(200)는 상술한 방법들 중 어느 하나 또는 모두를 지원하도록 구성될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 불 휘발성 메모리 장치를 보여주는 블록도이다.
도 6에 있어서, 도 3에 도시된 것과 실질적으로 동일한 기능을 수행하는 구성 요소들은 동일한 참조 번호들로 표기되며, 그것에 대한 설명은 그러므로 생략될 것이다. 도 6에 도시된 불 휘발성 메모리 장치(100')는 타이머(180)를 더 포함한다. 타이머(180)는 재프로그램 동작이 요구되는 시간 구간을 계산하도록 구성될 것이다. 타이머(180)에 설정된 시간이 경과할 때마다, 타이머(180)는 재프로그램 인에이블 신호(RPGM_EN)를 발생한다. 커맨드 디코더(130)는 재프로그램 인에이블 신 호(RPGM_EN)에 응답하여 재프로그램 컨트롤러(150)로 재프로그램 플래그 정보를 출력한다. 상술한 차이점을 제외하면 도 6에 도시된 불 휘발성 메모리 장치의 재프로그램 동작은 앞서 설명된 것과 실질적으로 동일하며, 그것에 대한 설명은 그러므로 생략될 것이다.
타이머(180) 대신에 파워-온 리세트 회로(POR)가 사용될 수 있다. 이러한 경우, 파워-업시마다 재프로그램 동작이 수행될 것이다. 즉, 커맨드 디코더(130)는 파워-업시 파워-업 리세트 회로(POR)로부터의 신호에 응답하여 재프로그램 플래그 정보를 재프로그램 컨트롤러(150)로 제공한다. 재프로그램 동작 동안 정상적인 읽기/쓰기 명령이 입력되면, 앞서 언급된 바와 같은 방식으로 재프로그램 동작의 중지 및 재개가 외부로부터의 서스펜드 및 리쥼 명령들없이 자동적으로 제어될 것이다.
비록 도면에는 도시되지 않았지만, 도 5에 도시된 메모리 컨트롤러(200)의 타이머(210) 대신에 도 6에 설명된 파워-업 리세트 회로가 사용될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.
상술한 바와 같이, 외부(예를 들면, 메모리 컨트롤러 또는 호스트)의 개입없이 재프로그램 동작을 자동적으로 수행하기 때문에, 번거로운 제어 과정(예를 들면, 메모리 컨트롤러가 서스펜드 및 리쥼 명령들을 적절한 시점에 메모리로 제공하는 것)을 제거하는 것이 가능하다. 따라서, 재프로그램 동작이 필요한 불 휘발성 메모리 장치를 포함한 시스템의 성능이 저하되는 것을 방지할 수 있다.

Claims (26)

  1. 입력 정보에 대응하는 플래그 정보를 발생하도록 구성된 커맨드 디코더와;
    메모리 셀 어레이의 읽기 및 쓰기 동작들을 수행하도록 구성된 읽기/쓰기 회로와;
    읽기/쓰기 동작시 상기 커맨드 디코더로부터의 플래그 정보에 응답하여 상기 읽기/쓰기 회로를 제어하도록 구성된 읽기/쓰기 컨트롤러와; 그리고
    재프로그램 동작시 상기 커맨드 디코더로부터의 플래그 정보에 응답하여 상기 읽기/쓰기 컨트롤러를 제어하도록 구성된 재프로그램 컨트롤러를 포함하는 불 휘발성 메모리 장치.
  2. 제 1 항에 있어서,
    상기 입력 정보가 상기 재프로그램 동작을 나타낼 때, 상기 커맨드 디코더는 상기 읽기/쓰기 동작이 수행되고 있는 지의 여부를 판별하는 불 휘발성 메모리 장치.
  3. 제 2 항에 있어서,
    상기 읽기/쓰기 동작이 수행되고 있는 것으로 판별될 때, 상기 커맨드 디코더는 상기 읽기/쓰기 동작이 종료될 때까지 상기 재프로그램 동작의 개시를 대기 시키는 불 휘발성 메모리 장치.
  4. 제 3 항에 있어서,
    상기 읽기/쓰기 동작이 종료될 때, 상기 커맨드 디코더는 상기 대기된 재프로그램 동작이 수행되도록 재프로그램 플래그 정보를 상기 재프로그램 컨트롤러로 출력하는 불 휘발성 메모리 장치.
  5. 제 4 항에 있어서,
    상기 커맨드 디코더로부터 서스펜드 플래그 정보에 응답하여 상기 재프로그램 컨트롤러 또는 상기 읽기/쓰기 컨트롤러에 의해서 제어되는 동작을 일시 중지시키는 서스펜드/리쥼 컨트롤러를 더 포함하는 불 휘발성 메모리 장치.
  6. 제 5 항에 있어서,
    상기 재프로그램 동작 동안 읽기/쓰기 동작을 알리는 정보가 제공될 때, 상기 커맨드 디코더는 상기 재프로그램 동작이 일시 중지되도록 서스펜드 플래그 정보를 상기 서스펜드/리쥼 컨트롤러로 출력하는 불 휘발성 메모리 장치.
  7. 제 6 항에 있어서,
    상기 읽기/쓰기 동작이 종료될 때, 상기 커맨드 디코더는 상기 일시 중지된 재프로그램 동작이 재개되도록 리쥼 플래그 정보를 상기 서스펜드/리쥼 컨트롤러로 출력하는 불 휘발성 메모리 장치.
  8. 제 7 항에 있어서,
    상기 재프로그램 컨트롤러에 의해서 제어되며, 재프로그램 동작을 위한 재프로그램 어드레스를 발생하는 어드레스 발생 회로를 더 포함하는 불 휘발성 메모리 장치.
  9. 제 8 항에 있어서,
    상기 어드레스 발생 회로에 의해서 생성된 재프로그램 어드레스는 상기 읽기/쓰기 회로로 제공되는 불 휘발성 메모리 장치.
  10. 제 7 항에 있어서,
    상기 커맨드 디코더로부터 상기 재프로그램 동작을 알리는 플래그 정보가 제공될 때, 상기 재프로그램 컨트롤러는 상기 어드레스 발생 회로를 초기화시키는 불 휘발성 메모리 장치.
  11. 제 9 항에 있어서,
    상기 재프로그램 동작이 일시 중지될 때, 상기 어드레스 발생 회로는 상기 일시 중지된 재프로그램 동작이 재개될 때 사용되도록 상기 재프로그램 어드레스를 유지하는 불 휘발성 메모리 장치.
  12. 제 1 항에 있어서,
    상기 재프로그램 동작을 나타내는 입력 정보는 외부의 메모리 컨트롤러로부터 제공되는 불 휘발성 메모리 장치.
  13. 제 12 항에 있어서,
    외부 호스트로부터 상기 재프로그램 동작이 요청될 때마다, 상기 메모리 컨트롤러는 상기 재프로그램 동작을 나타내는 정보를 상기 커맨드 디코더로 출력하는 불 휘발성 메모리 장치.
  14. 제 12 항에 있어서,
    상기 메모리 컨트롤러는 상기 재프로그램 동작을 위해 설정된 시간을 계산하도록 구성된 타이머를 포함하며, 상기 타이머의 설정 시간이 경과할 때마다 상기 메모리 컨트롤러는 상기 재프로그램 동작을 나타내는 정보를 상기 커맨드 디코더로 출력하는 불 휘발성 메모리 장치.
  15. 제 1 항에 있어서,
    상기 재프로그램 동작을 위해 설정된 시간이 경과할 때마다 재프로그램 인에이블 신호를 발생하도록 구성된 타이머를 더 포함하는 불 휘발성 메모리 장치.
  16. 제 15 항에 있어서,
    상기 커맨드 디코더는 상기 재프로그램 인에이블 신호에 응답하여 상기 재프로그램 동작을 알리는 플래그 정보를 상기 재프로그램 컨트롤러로 출력하는 불 휘발성 메모리 장치.
  17. 제 1 항에 있어서,
    파워-업시 파워-업 초기화 정보를 발생하도록 구성된 파워-업 리세트 회로를 더 포함하는 불 휘발성 메모리 장치.
  18. 제 17 항에 있어서,
    상기 커맨드 디코더는 상기 파워-업 초기화 정보에 응답하여 상기 재프로그램 동작을 알리는 플래그 정보를 상기 재프로그램 컨트롤러로 출력하는 불 휘발성 메모리 장치.
  19. 불 휘발성 메모리 장치의 동작 방법에 있어서:
    재프로그램 동작을 알리는 정보가 입력될 때 상기 메모리 장치가 비지 상태인 지의 여부를 판별하는 단계와;
    상기 메모리 장치가 비지 상태인 것으로 판별될 때, 상기 재프로그램 동작을 대기시키는 단계와;
    상기 메모리 장치가 비지 상태에서 대기 상태로 전환될 때, 상기 대기된 재프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 불 휘발성 메모리 장치의 동작 방법.
  20. 제 19 항에 있어서,
    상기 재프로그램 동작 동안 읽기/쓰기 동작의 요청에 응답하여 상기 재프로그램 동작을 일시 중시시키는 단계를 더 포함하는 것을 특징으로 하는 불 휘발성 메모리 장치의 동작 방법.
  21. 제 20 항에 있어서,
    상기 요청된 읽기/쓰기 동작의 종료에 응답하여 상기 일시 중지된 재프로그램 동작을 재개하는 단계를 더 포함하는 것을 특징으로 하는 불 휘발성 메모리 장치의 동작 방법.
  22. 제 19 항에 있어서,
    상기 재프로그램 동작을 알리는 정보는 외부 메모리 컨트롤러로부터 제공되는 것을 특징으로 하는 불 휘발성 메모리 장치의 동작 방법.
  23. 제 22 항에 있어서,
    상기 외부 메모리 컨트롤러는 외부의 요청에 따라 상기 재프로그램 동작을 알리는 정보를 발생하는 것을 특징으로 하는 불 휘발성 메모리 장치의 동작 방법.
  24. 제 22 항에 있어서,
    상기 외부 메모리 컨트롤러는 설정된 시간마다 상기 재프로그램 동작을 알리는 정보를 발생하는 것을 특징으로 하는 불 휘발성 메모리 장치의 동작 방법.
  25. 제 22 항에 있어서,
    상기 재프로그램 동작을 알리는 정보는 설정된 시간마다 상기 불 휘발성 메모리 장치 내의 타이머로부터 생성되는 것을 특징으로 하는 불 휘발성 메모리 장치의 동작 방법.
  26. 제 19 항에 있어서,
    상기 재프로그램 동작을 알리는 정보는 파워-업시마다 상기 불 휘발성 메모리 장치 내의 파워-업 리세트 회로로부터 생성되는 것을 특징으로 하는 불 휘발성 메모리 장치의 동작 방법.
KR1020060009365A 2006-01-31 2006-01-31 고온 스트레스로 인해 감소된 읽기 마진을 보상할 수 있는불 휘발성 메모리 장치 KR100673027B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060009365A KR100673027B1 (ko) 2006-01-31 2006-01-31 고온 스트레스로 인해 감소된 읽기 마진을 보상할 수 있는불 휘발성 메모리 장치
US11/634,058 US7542354B2 (en) 2006-01-31 2006-12-05 Reprogrammable nonvolatile memory devices and methods
US12/466,679 US7821837B2 (en) 2006-01-31 2009-05-15 Reprogrammable nonvolatile memory devices and methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060009365A KR100673027B1 (ko) 2006-01-31 2006-01-31 고온 스트레스로 인해 감소된 읽기 마진을 보상할 수 있는불 휘발성 메모리 장치

Publications (1)

Publication Number Publication Date
KR100673027B1 true KR100673027B1 (ko) 2007-01-24

Family

ID=38014559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060009365A KR100673027B1 (ko) 2006-01-31 2006-01-31 고온 스트레스로 인해 감소된 읽기 마진을 보상할 수 있는불 휘발성 메모리 장치

Country Status (2)

Country Link
US (2) US7542354B2 (ko)
KR (1) KR100673027B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110033808A (zh) * 2017-12-01 2019-07-19 三星电子株式会社 存储器控制器、其读取控制方法及其编程控制方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051703B1 (ko) 2004-08-09 2011-07-25 삼성전자주식회사 서스펜드/리쥼 기능을 갖는 집적 회로 카드 및 집적 회로카드 시스템
US8171192B2 (en) * 2005-09-20 2012-05-01 Qualcomm Incorporated Hardware-assisted device configuration detection
US7725645B2 (en) * 2007-03-16 2010-05-25 Intel Corporation Dual use for data valid signal in non-volatile memory
KR100909801B1 (ko) * 2007-07-10 2009-07-29 주식회사 하이닉스반도체 Ｒｆｉｄ 태그 및 그의 동작 방법
US8422315B2 (en) * 2010-07-06 2013-04-16 Winbond Electronics Corp. Memory chips and memory devices using the same
KR101780422B1 (ko) 2010-11-15 2017-09-22 삼성전자주식회사 불휘발성 메모리 장치, 그것의 읽기 방법, 그리고 그것을 포함하는 메모리 시스템
US20120167100A1 (en) * 2010-12-23 2012-06-28 Yan Li Manual suspend and resume for non-volatile memory
KR101845510B1 (ko) * 2011-10-25 2018-04-05 삼성전자주식회사 반도체 저장 장치 및 시스템
KR102044314B1 (ko) 2013-05-09 2019-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치
US9612773B2 (en) * 2013-11-21 2017-04-04 Samsung Electronics Co., Ltd. User device having a host flash translation layer (FTL), a method for transferring an erase count thereof, a method for transferring reprogram information thereof, and a method for transferring a page offset of an open block thereof
KR20160071951A (ko) * 2014-12-12 2016-06-22 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US10042587B1 (en) 2016-03-15 2018-08-07 Adesto Technologies Corporation Automatic resumption of suspended write operation upon completion of higher priority write operation in a memory device
US9898229B1 (en) * 2016-07-29 2018-02-20 Sandisk Technologies Llc Systems and methods of memory reads
CN107557984B (zh) * 2017-08-25 2019-05-28 肇庆市立泰电子产品有限公司 一种高性能的针织机选针器并行数据传输协议
CN112582007B (zh) * 2019-09-27 2023-09-12 华邦电子股份有限公司 数据写入方法及非易失性存储器
CN114115701A (zh) * 2020-09-01 2022-03-01 北京兆易创新科技股份有限公司 非易失性存储器及其写入方法及读取方法
US11456039B2 (en) 2020-11-24 2022-09-27 Micron Technology, Inc. Resumption of program or erase operations in memory

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5870617A (en) * 1994-12-22 1999-02-09 Texas Instruments Incorporated Systems, circuits and methods for mixed voltages and programmable voltage rails on integrated circuits
JP4001945B2 (ja) 1995-10-13 2007-10-31 ソニー株式会社 半導体メモリのリフレッシュ方法
US5805501A (en) * 1996-05-22 1998-09-08 Macronix International Co., Ltd. Flash memory device with multiple checkpoint erase suspend logic
US6148360A (en) * 1996-09-20 2000-11-14 Intel Corporation Nonvolatile writeable memory with program suspend command
US5943692A (en) * 1997-04-30 1999-08-24 International Business Machines Corporation Mobile client computer system with flash memory management utilizing a virtual address map and variable length data
JP3599541B2 (ja) 1997-11-27 2004-12-08 シャープ株式会社 不揮発性半導体記憶装置
KR100257868B1 (ko) * 1997-12-29 2000-06-01 윤종용 노어형 플래시 메모리 장치의 소거 방법
US6088268A (en) 1998-09-17 2000-07-11 Atmel Corporation Flash memory array with internal refresh
CN1088218C (zh) * 1999-11-14 2002-07-24 邓国顺 用于数据处理系统的快闪电子式外存储方法及其装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110033808A (zh) * 2017-12-01 2019-07-19 三星电子株式会社 存储器控制器、其读取控制方法及其编程控制方法

Also Published As

Publication number Publication date
US7821837B2 (en) 2010-10-26
US20070183216A1 (en) 2007-08-09
US7542354B2 (en) 2009-06-02
US20090225603A1 (en) 2009-09-10

Similar Documents

Publication Publication Date Title
KR100673027B1 (ko) 고온 스트레스로 인해 감소된 읽기 마진을 보상할 수 있는불 휘발성 메모리 장치
KR100875292B1 (ko) 플래시 메모리 장치 및 그것의 리프레쉬 방법
KR100794664B1 (ko) 플래시 메모리 장치 및 그것의 리프레쉬 방법
KR100830580B1 (ko) 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법
KR100672984B1 (ko) 프로그램 시간을 줄일 수 있는 플래시 메모리 장치
CN109328386B (zh) 管理闪存存储器的刷新
KR102121951B1 (ko) 반도체 장치 및 그 동작 방법
KR20090120205A (ko) 플래시 메모리 장치 및 그것의 동작 방법
KR20120092561A (ko) 인터럽트 가능한 낸드 플래시 메모리
JP2002109891A (ja) 不揮発性メモリと不揮発性メモリの書き込み方法
KR20090000469A (ko) 프로그램 성능을 향상시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
JP2010020880A (ja) 不揮発性メモリ装置のプログラム方法
US8582368B2 (en) Non-volatile memory device and operating method of the same
JP2006127738A (ja) 不揮発性メモリ装置及びそれのプログラム方法
KR100845530B1 (ko) 플래시 메모리 장치 및 그것의 동작 방법
JP2007058966A (ja) 半導体装置
KR100758300B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
JP2012128769A (ja) メモリシステム
JP2009536423A (ja) 不揮発性メモリをリフレッシュする方法
JP6278977B2 (ja) メモリ・デバイスのためのプログラマブル及びフレキシブルな基準セル選択方法
JP2007102923A (ja) 不揮発性半導体記憶装置およびそのデータ消去方法
KR100645051B1 (ko) 비트 라인 전압에 따른 프로그램 실행 구간의서스펜드/리쥼 기능을 갖는 불 휘발성 메모리 장치 및그것의 프로그램 방법
JP4248269B2 (ja) 半導体不揮発性記憶装置
JP5636490B2 (ja) プログラム電流クランプを有する不揮発性メモリ素子及び関連する方法
KR100764748B1 (ko) 향상된 리프레쉬 기능을 갖는 플래시 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111229

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee