CN114115701A - 非易失性存储器及其写入方法及读取方法 - Google Patents

非易失性存储器及其写入方法及读取方法 Download PDF

Info

Publication number
CN114115701A
CN114115701A CN202010903125.0A CN202010903125A CN114115701A CN 114115701 A CN114115701 A CN 114115701A CN 202010903125 A CN202010903125 A CN 202010903125A CN 114115701 A CN114115701 A CN 114115701A
Authority
CN
China
Prior art keywords
flag
data stream
storage unit
inverted
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010903125.0A
Other languages
English (en)
Inventor
陈敏怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GigaDevice Semiconductor Beijing Inc
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN202010903125.0A priority Critical patent/CN114115701A/zh
Priority to US17/164,856 priority patent/US20220066686A1/en
Publication of CN114115701A publication Critical patent/CN114115701A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种非易失性存储器，包括：多条字线；多条位线；多个存储单元，所述多个存储单元通过所述多条字线和所述多条位线寻址，所述多个存储单元包括数据存储单元和旗标存储单元；以及控制器，其中，所述控制器用于执行：将数据流写入所述数据存储单元，响应于所述数据流中“0”的数量及“1”的数量设定旗标，将所述旗标写入所述旗标存储单元，所述旗标用于指示所述数据流是否被反转。还提供一种非易失性存储器的写入方法以及读取方法。

Description

非易失性存储器及其写入方法及读取方法
技术领域
本揭示涉及存储器技术领域，特别是涉及一种非易失性存储器及其写入方法及读取方法。
背景技术
FN隧道效应(Fowler-Nordheim tunneling,FN tunneling)机制以及通道热电子注入(Channel Hot Electron Injection,CHEI)机制用于NAND闪存与NOR闪存写入操作与擦除操作。所述两种机制涉及电子通过隧道氧化层(tunnel oxide layer)，在执行写入/擦除操作后，电应力(electrical stress)会在隧道氧化层产生陷阱及缺陷，陷阱及缺陷会导致应力诱导漏电流(Stress Induced Leakage Current,SILC)，因此产生数据保存(dataretention)问题。
因此需要对现有技术的问题提出解决方法。
发明内容
本揭示的目的在于提供一种非易失性存储器及其写入方法及读取方法，其能解决现有技术中应力诱导漏电流所导致的数据保存问题。
为解决上述问题，本揭示提供的一种非易失性存储器包括：多条字线；多条位线；多个存储单元，所述多个存储单元通过所述多条字线和所述多条位线寻址，所述多个存储单元包括数据存储单元和旗标存储单元；以及控制器，其中，所述控制器用于执行：将数据流写入所述数据存储单元，响应于所述数据流中“0”的数量及“1”的数量设定旗标，将所述旗标写入所述旗标存储单元，所述旗标用于指示所述数据流是否被反转。
于一实施例中，所述多个存储单元排列为多行，所述旗标存储单元位于行首。
于一实施例中，所述多个存储单元还包括纠错码存储单元，所述旗标存储单元位于所述纠错码存储单元之后。
于一实施例中，当所述数据流中“0”的数量大于“1”的数量时，所述数据流被反转且将所述旗标设定为第一取值；当所述数据流中“0”的数量小于“1”的数量时，所述数据流不反转且将所述旗标设定为第二取值；当所述数据流中“0”的数量等于“1”的数量时，所述数据流不反转且将所述旗标设定为所述第二取值。
于一实施例中，所述旗标存储单元的个数多余所述旗标的位数，所述旗标存储在首位旗标存储单元和末位旗标存储单元之间的旗标存储单元。
为解决上述问题，本揭示提供的一种非易失性存储器的写入方法包括：将数据流写入数据存储单元；响应于所述数据流中“0”的数量及“1”的数量设定旗标，其中所述旗标用于指示所述数据流是否反转；以及将所述旗标写入旗标存储单元。
于一实施例中，响应于所述数据流中“0”的数量及“1”的数量设定旗标的步骤包括：判断所述数据流中“0”的数量是否大于“1”的数量；当所述数据流中“0”的数量大于“1”的数量时，所述数据流被反转且将所述旗标设定为第一取值；当所述数据流中“0”的数量小于“1”的数量时，所述数据流不反转且将所述旗标设定为第二取值；以及当所述数据流中“0”的数量等于“1”的数量时，所述数据流不反转且将所述旗标设定为所述第二取值。
于一实施例中，所述旗标存储单元的个数多余所述旗标的位数，所述旗标存储在首位旗标存储单元和末位旗标存储单元之间的旗标存储单元。
为解决上述问题，本揭示提供的另一种非易失性存储器的写入方法包括：判断待写入目标页的数据流中“0”的数量及“1”的数量；响应于所述数据流中“0”的数量大于“1”的数量，反转所述数据流，将旗标设置为第一取值，将所述旗标和反转后的数据流写入所述目标页；以及响应于所述数据流中“0”的数量小于或者等于“1”的数量，将旗标设置为第二取值，将所述旗标和所述数据流写入所述目标页。
于一实施例中，所述旗标写入所述目标页的旗标存储单元，所述数据流或者反转后的数据流写入所述目标页的数据存储单元。
为解决上述问题，本揭示提供的一种非易失性存储器的读取方法包括：从数据存储单元中读取数据流，从旗标存储单元中读取旗标；当所述旗标为第一取值，将所述数据流反转并将反转后的数据流作为读取结果；以及当所述旗标为第二取值，将所述数据流作为读取结果。
相较于现有技术，本揭示之非易失性存储器及其写入方法及读取方法中，根据所述数据流中“0”的数量及“1”的数量决定是否将所述写入的数据流的数据反转，进而降低应力诱导漏电流以避免数据保存问题。此外，将所述旗标写入所述旗标存储单元以指示所述数据流是否反转，当所述数据流被读取时，可根据所述旗标还原成原始的数据流。
为让本揭示的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
附图说明
图1显示根据本揭示一实施例之非易失性存储器以及电子装置的功能框图。
图2显示显示图1中存储器阵列的一个块的示意图。
图3显示根据本揭示一实施例之块的一页的示意图。
图4显示根据本揭示另一实施例之块的一页的示意图。
图5显示根据本揭示一实施例之数据流以及旗标的示意图。
图6显示根据本揭示另一实施例之数据流以及旗标的示意图。
图7显示根据本揭示另一实施例中存储在旗标存储单元中的旗标。
图8显示根据本揭示一实施例之非易失性存储器的写入方法详细流程图。
图9显示根据本揭示一实施例之非易失性存储器的读取方法流程图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本揭示可用以实施的特定实施例。
请参阅图1至图4，图1显示根据本揭示一实施例之非易失性存储器10以及电子装置20的功能框图。图2显示图1中存储器阵列102的一个块1020的示意图。图3显示根据本揭示一实施例之块1020的一页10200的示意图。图4显示根据本揭示另一实施例之块1020的一页10200的示意图。
所述非易失性存储器10电性耦接至所述电子装置20。所述非易失性存储器10可以与至所述电子装置20进行双向数据通信。所述非易失性存储器10例如是U盘、移动硬盘、存储卡等。所述电子装置20是用户的设备，例如手机、平板、笔记本、相机等。
所述非易失性存储器10包括存储器阵列102、控制器104、地址电路106、写入电路108、输入/输出电路110、感测电路112、页缓冲器(page buffer)114以及电荷泵116。所述非易失性存储器10例如是NOR Flash，NAND Flash等。下面以NAND Flash为例进行描述。
所述非易失性存储器10之所述存储器阵列102包括多个如图2所示的块1020，所述块1020包括多条字线WL0-WLM、多条位线BL0-BLN以及多个存储单元SC。每一条字线WL0-WLM对应至一页，每页的存储单元SC包括数据存储单元和旗标存储单元。在一些实施例中，每页的存储单元SC还包括纠错码存储单元和冗余存储单元。所述纠错码存储单元用于存储纠错码。所述冗余存储单元用于存储冗余字符。所述多个存储单元SC通过所述多条字线WL0-WLM和所述多条位线BL0-BLN寻址。更明确地说，连接至同一条字线的所有存储单元SC共同形成一页，连接至字线WL0-WLM的所有页共同形成一个块。
存储单元SC例如是具有浮栅或电荷俘获层的晶体管。存储单元SC可以是存储1比特(bit)数据的单级单元(Single Level Cell,SLC)、存储2比特数据的多级单元(Multi-Level Cell，MLC)、存储3比特数据的三级单元(Tri-Level Cell，TLC)或存储4比特数据的四级单元(Quad-Level Cell，QLC)。以存储单元SC为SLC为例，存储单元SC具有编程状态和未编程状态(也称擦除状态)，处于编程状态的存储单元SC存储数据“0”，处于未编程状态的存储单元SC存储数据“1”。在写入操作中，施加到控制栅极的电压使隧道电流流过隧道氧化物层，从而将电子注入浮栅极。因此，浮栅极处于逻辑值为“0”的负电荷状态，故将编程状态的存储单元SC存储数据设为“0”。在擦除操作中，施加到衬底的电压释放存储在浮栅极中的电子，以使浮栅极处于逻辑值为“1”的中性(或带正电)状态，故将未编程状态的存储单元SC存储数据设为“1”。
所述控制器104用于解码所述电子装置20通过控制总线118所传送之指令，执行所述电子装置20之指令及/或存取所述存储器阵列102。所述指令用于对所述存储器阵列102执行操作，所述操作至少包括读取操作、写入操作、擦除操作以及其他操作等。
所述地址电路106用于锁存来自于所述输入/输出电路110的地址信号，并解码所述地址信号以存取所述存储器阵列102。所述电子装置20通过数据总线120将所述地址信号传送至所述输入/输出电路110。
所述写入电路108用于执行写入操作。所述感测电路112与位线BL0-BLN连接并用于执行读取操作。
所述页缓冲器114用于存储读取的每一页的数据以及待写入的数据。所述控制器104用于根据所述页缓冲器114的数据决定在写入操作、读取操作及擦除操作中需要施加至每一条字线WL0-WLM的字线电压。
所述电荷泵116用于在执行写入操作、读取操作及擦除操作时，提供需要施加至每一条字线WL0-WLM的字线电压、每一条位线BL0-BLN的位线电压以及衬底电压。
如图2所示，所述页缓冲器114的每个单元C对应一个存储单元SC。对于NANDflash，擦除操作以块为单位执行，读取操作和写入操作(编程操作)以页为单位执行。
执行擦除操作时，所有字线WL0-WLM都接地，所有位线BL0-BLN都浮接(floating)，衬底则施加擦除电压。在本实施例中，在控制器104接收到擦除指令后，直接对存储器阵列102中的目标块1020执行擦除操作，在执行擦除操作前并未执行预编程(pre-program)。
对于NAND flash，写入操作前需要先执行擦除操作，即使存储单元SC都处于未编程状态。执行写入操作时，对选择页(目标页)的字线施加编程电压，未选择页的字线施加通过电压，当所述页缓冲器114的单元C存储“0”时，将对应的位线接地，当所述页缓冲器114的单元C存储“1”时，将对应的位线施加编程抑制电压(program inhibit voltage)。
如图3所示，每一页(对应至一条字线)的多个存储单元SC包括数据存储单元、纠错码存储单元、冗余存储单元和旗标存储单元。
为了避免应力诱导漏电流所导致的数据保存问题，本揭示之控制器104用于执行：将图2之数据流DS写入所述数据存储单元SC，响应于所述数据流DS中“0”的数量及“1”的数量设定旗标，将所述旗标写入所述旗标存储单元，所述旗标用于指示所述数据流是否被反转。反转所述数据流是指将所述数据流中的数据“0”反转为“1”，而数据“1”反转为“0”。所述数据流DS是指分配到存储器阵列102的一页的数据。例如，控制器104从电子装置20接收待写入数据(待写入数据的大小通常大于页的大小)，将待写入数据分配到多个页。
控制器104将分配给目标页的数据流DS存储到页缓冲器114中。控制器104判断数据流DS中“0”的数量和中“1”的数量。当所述数据流DS中“0”的数量大于“1”的数量时，所述页缓冲器114中的数据流DS被反转且将所述旗标设定为第一取值。
当所述数据流DS中“0”的数量小于“1”的数量时，所述数据流DS不反转且将所述旗标设定为第二取值。
当所述数据流DS中“0”的数量等于“1”的数量时，所述数据流DS不反转且将所述旗标设定为所述第二取值。
本揭示之非易失性存储器根据所述数据流中“0”的数量及“1”的数量决定是否将所述写入的数据流的数据反转，进而降低应力诱导漏电流以避免数据保存问题。此外，将所述旗标写入所述旗标存储单元以指示所述数据流是否反转，当所述数据流被读取时，可根据所述旗标还原成正确的数据流。
如上所述，当所述数据流DS中“0”的数量大于“1”的数量时，所述数据流DS被反转，由于所述数据流DS被反转，反转后的数据流中“0”的数量会变成小于“1”的数量，换句话说，反转后的数据流需要写入“0”的数量小于反转前的数据流需要写入“0”的数量，因此可以降低应力诱导漏电流以避免数据保存问题。
于一实施例中，所述多个存储单元SC排列为多行，所述旗标存储单元位于行首(仅示意旗标存储单元于存储页的位置，不代表旗标位数)，如图3所示。
于另一实施例中，所述旗标存储单元位于所述纠错码存储单元之后(仅示意旗标存储单元于存储页的位置，不代表旗标位数)，如图4所示。
请参阅图5至图6，图5显示根据本揭示一实施例之数据流以及旗标的示意图。图6显示根据本揭示另一实施例之数据流以及旗标的示意图。
如图5所示，数据流为“00000011”，“0”的数量大于“1”的数量，因此所述数据流被反转为“11111100”，旗标设定为第一取值，例如“00000000”(00h)，代表所述第一取值为0。
如图6所示，数据流为“00011111”，“0”的数量小于“1”的数量，因此所述数据流不被反转，旗标设定为第二取值，例如“11111111”(ffh)，代表所述第二取值为1。
于本实施例中，反转后的数据流或不反转的数据流可以通过将“0”的数量是否大于“1”的数量的结果与所述数据流的每一位执行XNOR运算而得。
于另一实施例中，反转后的数据流或不反转的数据流可以通过将“0”的数量是否大于“1”的数量的结果与所述数据流的每一位执行XOR运算而得。
所述旗标例如为1位(bit)或者1字节(byte)，当然旗标的位数也可以是其他正整数。在一些实施例中，旗标的位数小于旗标存储单元的个数。在一些实施例中，旗标存储在非首位非末尾的旗标存储单元中，例如旗标存储在首位旗标存储单元和末尾旗标存储单元之间的中间旗标存储单元中。请参阅图7，图7显示根据本揭示另一实施例中存储在旗标存储单元中的旗标。如图7所示，一页包括8个旗标存储单元[0]-[7]，由于存储单元[0]及[7]容易受到其他存储单元的操作影响，因此不使用存储单元[0]及[7]来存储旗标。旗标包括6位，旗标存储在旗标存储单元[1]-[6]中。也就是说，旗标存储区包括旗标存储单元[1]-[6]。本揭示一实施例提供一种非易失性存储器的写入方法。该写入方法包括以下步骤。
在一个步骤中，将数据流写入目标页的数据存储单元。
在一个步骤中，响应于所述数据流中“0”的数量及“1”的数量设定旗标，其中所述旗标用于指示所述数据流是否反转。
在一个步骤中，将所述旗标写入目标页的旗标存储单元。
应当理解本申请对以下步骤的顺序没有限定，例如，数据流写入数据存储单元的步骤和旗标写入目标页的旗标存储单元的步骤同时进行。
响应于所述数据流中“0”的数量及“1”的数量设定旗标的步骤包括：判断所述数据流中“0”的数量是否大于“1”的数量；当所述数据流中“0”的数量大于“1”的数量时，所述数据流被反转且将所述旗标设定为第一取值；当所述数据流中“0”的数量小于“1”的数量时，所述数据流不反转且将所述旗标设定为第二取值；以及当所述数据流中“0”的数量等于“1”的数量时，所述数据流不反转且将所述旗标设定为所述第二取值。
具体地，控制器104从电子装置20接收数据，从数据中确定要写入目标页的数据流，控制器104将数据流存储到页缓冲器114，控制器104根据数据流中“0”的数量和“1”的数量判断是否反转数据流以及设置旗标的取值。例如，可以通过反相器来实现页缓冲器114中数据流的反转。之后，控制器104根据页缓冲器114中的旗标以及数据流或反转后的数据流对目标页中的存储单元SC编程。
本揭示一实施例还提供一种非易失性存储器的写入方法。所述写入方法包括以下步骤。控制器104判断待写入目标页的数据流中“0”的数量及“1”的数量。响应于所述数据流中“0”的数量大于“1”的数量，所述数据流被反转，旗标设置为第一取值，所述旗标和反转后的数据流写入所述目标页。响应于所述数据流中“0”的数量小于或者等于“1”的数量，旗标设置为第二取值，所述旗标和所述数据流写入所述目标页。
于一实施例中，控制器104将所述数据流暂存在页缓冲器114中，控制器104通过反相器执行数据流的反转，并将设置好的旗标暂存在页缓冲器114，之后根据页缓冲器114中的存储的数据对目标页进行编程操作。
于一实施例中，所述旗标写入目标页的旗标存储单元，所述数据流或者反转后的数据流写入目标页的数据存储单元。
于一实施例中，所述旗标存储单元的个数多于所述旗标的位数，所述旗标存储在首位旗标存储单元和末位旗标存储单元之间的旗标存储单元。
请参阅图8，图8显示根据本揭示一实施例之非易失性存储器的写入方法详细流程图。
操作S800中，接收待写入目标页的数据流。
操作S802中，判断所述数据流中“0”的数量是否大于“1”的数量，当所述数据流中“0”的数量大于“1”的数量时，执行操作S804。当所述数据流中“0”的数量小于或等于“1”的数量时，执行操作S806。
操作S804中，反转所述数据流，将旗标设定为第一取值，执行操作S808。
操作S806中，将旗标设定为第二取值，执行操作S810。
操作S808中，将反转后的数据流和所述旗标写入(编程入)目标页。
操作S810中，将所述数据流和所述旗标写入(编程入)目标页。
请参阅图9，图9显示根据本揭示一实施例之非易失性存储器的读取方法流程图。
操作S900中，从数据存储单元中读取数据流，从旗标存储单元中读取旗标。
操作S902中，判断所述旗标是第一取值或第二取值，当所述旗标是第一取值时，执行操作S904。当所述旗标是第二取值时，执行操作S906。
操作S904中，反转所述数据流，将反转后的数据流作为读取结果。
当所述旗标是第一取值时，代表所述数据流被反转过，因此将所述数据流进行反转以还原成写入的数据流。
操作S906中，将所述数据流作为读取结果。
当所述旗标是第二取值时，代表所述数据流未被反转过，因此所述数据流即为写入的数据流。
于一实施例中，从数据存储单元中读取的数据流暂存在页缓冲器。当所述旗标是第一取值时，对页缓冲器中存储的数据流进行反转操作。
本揭示之非易失性存储器及其写入方法及读取方法中，根据所述数据流中“0”的数量及“1”的数量决定是否将所述写入的数据流的数据反转，进而降低应力诱导漏电流以避免数据保存问题。此外，将所述旗标写入所述旗标存储单元以指示所述数据流是否反转，当所述数据流被读取时，可根据所述旗标还原成正确的数据流。
综上所述，虽然本揭示已以优选实施例揭露如上，但上述优选实施例并非用以限制本揭示，本领域的普通技术人员，在不脱离本揭示的精神和范围内，均可作各种更动与润饰，因此本揭示的保护范围以权利要求界定的范围为准。

Claims (11)

1.一种非易失性存储器，其特征在于，包括：
多条字线；
多条位线；
多个存储单元，所述多个存储单元通过所述多条字线和所述多条位线寻址，所述多个存储单元包括数据存储单元和旗标存储单元；以及
控制器，
其中，所述控制器用于执行：将数据流写入所述数据存储单元，响应于所述数据流中“0”的数量及“1”的数量设定旗标，将所述旗标写入所述旗标存储单元，所述旗标用于指示所述数据流是否被反转。
2.根据权利要求1所述的非易失性存储器，其特征在于，所述多个存储单元排列为多行，所述旗标存储单元位于行首。
3.根据权利要求1所述的非易失性存储器，其特征在于，所述多个存储单元还包括纠错码存储单元，所述旗标存储单元位于所述纠错码存储单元之后。
4.根据权利要求1所述的非易失性存储器，其特征在于，当所述数据流中“0”的数量大于“1”的数量时，所述数据流被反转且将所述旗标设定为第一取值；
当所述数据流中“0”的数量小于“1”的数量时，所述数据流不反转且将所述旗标设定为第二取值；
当所述数据流中“0”的数量等于“1”的数量时，所述数据流不反转且将所述旗标设定为所述第二取值。
5.根据权利要求1所述的非易失性存储器，其特征在于，所述旗标存储单元的个数多余所述旗标的位数，所述旗标存储在首位旗标存储单元和末位旗标存储单元之间的旗标存储单元。
6.一种非易失性存储器的写入方法，其特征在于，包括：
将数据流写入数据存储单元；
响应于所述数据流中“0”的数量及“1”的数量设定旗标，其中所述旗标用于指示所述数据流是否反转；以及
将所述旗标写入旗标存储单元。
7.根据权利要求6所述的非易失性存储器的写入方法，其特征在于，响应于所述数据流中“0”的数量及“1”的数量设定旗标的步骤包括：
判断所述数据流中“0”的数量是否大于“1”的数量；
当所述数据流中“0”的数量大于“1”的数量时，所述数据流被反转且将所述旗标设定为第一取值；
当所述数据流中“0”的数量小于“1”的数量时，所述数据流不反转且将所述旗标设定为第二取值；以及
当所述数据流中“0”的数量等于“1”的数量时，所述数据流不反转且将所述旗标设定为所述第二取值。
8.根据权利要求6所述的非易失性存储器的写入方法，其特征在于，所述旗标存储单元的个数多余所述旗标的位数，所述旗标存储在首位旗标存储单元和末位旗标存储单元之间的旗标存储单元。
9.一种非易失性存储器的写入方法，其特征在于，包括：
判断待写入目标页的数据流中“0”的数量及“1”的数量；
响应于所述数据流中“0”的数量大于“1”的数量，反转所述数据流，将旗标设置为第一取值，将所述旗标和反转后的数据流写入所述目标页；以及
响应于所述数据流中“0”的数量小于或者等于“1”的数量，将旗标设置为第二取值，将所述旗标和所述数据流写入所述目标页。
10.根据权利要求9所述的非易失性存储器的写入方法，其特征在于，所述旗标写入所述目标页的旗标存储单元，所述数据流或者反转后的数据流写入所述目标页的数据存储单元。
11.一种非易失性存储器的读取方法，其特征在于，包括：
从数据存储单元中读取数据流，从旗标存储单元中读取旗标；
当所述旗标为第一取值，将所述数据流反转并将反转后的数据流作为读取结果；以及
当所述旗标为第二取值，将所述数据流作为读取结果。
CN202010903125.0A 2020-09-01 2020-09-01 非易失性存储器及其写入方法及读取方法 Pending CN114115701A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010903125.0A CN114115701A (zh) 2020-09-01 2020-09-01 非易失性存储器及其写入方法及读取方法
US17/164,856 US20220066686A1 (en) 2020-09-01 2021-02-02 Non-volatile memory and writing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010903125.0A CN114115701A (zh) 2020-09-01 2020-09-01 非易失性存储器及其写入方法及读取方法

Publications (1)

Publication Number Publication Date
CN114115701A true CN114115701A (zh) 2022-03-01

Family

ID=80355954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010903125.0A Pending CN114115701A (zh) 2020-09-01 2020-09-01 非易失性存储器及其写入方法及读取方法

Country Status (2)

Country Link
US (1) US20220066686A1 (zh)
CN (1) CN114115701A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114780457A (zh) * 2022-03-16 2022-07-22 长江存储科技有限责任公司 存储器及其操作方法、存储器系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010018725A1 (en) * 1999-12-30 2001-08-30 Shin Dong Woo Controlling reading from and writing to a semiconductor memory device
US20090225603A1 (en) * 2006-01-31 2009-09-10 Jin-Young Chun Reprogrammable Nonvolatile Memory Devices and Methods
CN103377139A (zh) * 2012-04-16 2013-10-30 索尼公司 存储控制装置、存储器系统、信息处理系统及存储控制方法
CN107463759A (zh) * 2017-09-18 2017-12-12 北京兆易创新科技股份有限公司 一种计时器的仿真验证装置及仿真验证方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4928830B2 (ja) * 2006-05-18 2012-05-09 株式会社東芝 Ｎａｎｄ型フラッシュメモリ装置及びメモリデバイス
US7515502B1 (en) * 2007-09-18 2009-04-07 International Business Machines Corporation Memory array peripheral structures and use
US8482976B2 (en) * 2008-12-09 2013-07-09 Kabushiki Kaisha Toshiba Semiconductor memory device and semiconductor memory system storing multilevel data
JP2011123964A (ja) * 2009-12-11 2011-06-23 Toshiba Corp 半導体記憶装置
JP5306399B2 (ja) * 2011-03-18 2013-10-02 株式会社東芝 不揮発性半導体メモリ
KR20130065271A (ko) * 2011-12-09 2013-06-19 에스케이하이닉스 주식회사 불휘발성 메모리 장치
JP5802603B2 (ja) * 2012-04-27 2015-10-28 株式会社東芝 半導体記憶装置
JP6991084B2 (ja) * 2018-03-22 2022-01-12 キオクシア株式会社 不揮発性メモリデバイス及び制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010018725A1 (en) * 1999-12-30 2001-08-30 Shin Dong Woo Controlling reading from and writing to a semiconductor memory device
US20090225603A1 (en) * 2006-01-31 2009-09-10 Jin-Young Chun Reprogrammable Nonvolatile Memory Devices and Methods
CN103377139A (zh) * 2012-04-16 2013-10-30 索尼公司 存储控制装置、存储器系统、信息处理系统及存储控制方法
CN107463759A (zh) * 2017-09-18 2017-12-12 北京兆易创新科技股份有限公司 一种计时器的仿真验证装置及仿真验证方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114780457A (zh) * 2022-03-16 2022-07-22 长江存储科技有限责任公司 存储器及其操作方法、存储器系统

Also Published As

Publication number Publication date
US20220066686A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
JP2716906B2 (ja) 不揮発性半導体記憶装置
JP4901348B2 (ja) 半導体記憶装置およびその制御方法
US7508704B2 (en) Non-volatile semiconductor storage system
US6353553B1 (en) Nonvolatile semiconductor memory device having structure storing multivalued data and data storage system comprising the nonvolatile semiconductor memory device
US7783934B2 (en) Program failure recovery
KR100827695B1 (ko) 연약 셀을 표식자로서 활용하는 불휘발성 반도체 메모리장치
US8738836B2 (en) Non-volatile semiconductor memory device and write-in method thereof
KR100953063B1 (ko) 불휘발성 메모리 장치의 소거 방법
US7978512B2 (en) Semiconductor memory system
US7881106B2 (en) Nonvolatile semiconductor memory device
US8854878B2 (en) Nonvolatile semiconductor memory device
KR20150094543A (ko) 플래시 메모리에 데이터를 기록하는 방법 및 관련 메모리 장치 및 플래시 메모리
US8443258B2 (en) Memory device including memory controller
EP2179362B1 (en) Memory system
US8036034B2 (en) Semiconductor storage device equipped with a sense amplifier for reading data and threshold-voltage-information data
KR100391154B1 (ko) 불휘발성 반도체 메모리 장치의 프로그램 방법 및 장치
CN114115701A (zh) 非易失性存储器及其写入方法及读取方法
CN111383694A (zh) 非易失性存储器及其操作方法
US11183243B2 (en) Semiconductor storage device and memory system
US10446258B2 (en) Methods and apparatus for providing redundancy in memory
CN114138170B (zh) 非易失性存储器及其操作方法以及电子装置
KR100940261B1 (ko) 낸드 플래시 메모리소자의 소거방법
CN115966232A (zh) 非易失性存储器及其编程方法、擦除方法以及电子装置
CN113674794A (zh) 半导体存储装置以及错误检测纠正相关信息的读出方法
CN115346584A (zh) Nand闪存、写入和读取方法及电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 100083 101, floors 1-5, building 8, yard 9, FengHao East Road, Haidian District, Beijing

Applicant after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Applicant before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.