KR20130065271A - 불휘발성 메모리 장치 - Google Patents

불휘발성 메모리 장치 Download PDF

Info

Publication number
KR20130065271A
KR20130065271A KR1020110132056A KR20110132056A KR20130065271A KR 20130065271 A KR20130065271 A KR 20130065271A KR 1020110132056 A KR1020110132056 A KR 1020110132056A KR 20110132056 A KR20110132056 A KR 20110132056A KR 20130065271 A KR20130065271 A KR 20130065271A
Authority
KR
South Korea
Prior art keywords
flag
data
page
normal
nonvolatile memory
Prior art date
Application number
KR1020110132056A
Other languages
English (en)
Inventor
차재원
안성훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110132056A priority Critical patent/KR20130065271A/ko
Priority to US13/488,897 priority patent/US8812777B2/en
Priority to CN201210306235.4A priority patent/CN103165182B/zh
Publication of KR20130065271A publication Critical patent/KR20130065271A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Abstract

전원이 끊긴 상태에서도 저장된 데이터를 그대로 유지하는 불휘발성 메모리 장치에 관한 것으로서, M개 - M은 2이상의 정수임 - 의 불휘발성 메모리 셀이 배치되는 노말 영역과 N개 - N은 2이상의 정수임 - 의 불휘발성 메모리 셀이 배치되는 플래그 영역을 포함하는 페이지와, M개의 불휘발성 메모리 셀로부터 노말 데이터를 입출력하기 위한 M개의 노말 페이지 버퍼와, N개의 불휘발성 메모리 셀로부터 플래그 데이터를 입출력하기 위한 N개의 플래그 페이지 버퍼, 및 N개의 플래그 페이지 버퍼 중 서로 인접하지 않은 R개의 플래그 페이지 버퍼만 선택하여 플래그 데이터를 입출력시키고, 선택하지 않은 (N - R)개의 버퍼로는 플래그 데이터가 입출력되지 않도록 하는 데이터 입출력 제어부를 구비하는 불휘발성 메모리 장치를 제공한다.

Description

불휘발성 메모리 장치{NONVOLATILE MEMORY DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로서, 구체적으로 전원이 끊긴 상태에서도 저장된 데이터를 그대로 유지하는 불휘발성 메모리 장치에 관한 것이다.
NAND형 플래기 메모리 장치와 같이 전원이 끊긴 상태에서도 저장된 데이터를 그대로 유지하는 불휘발성 메모리 장치의 저장 용량은 점점 증가하는 경향이 있다.
저장 용량의 증가에 수반하여 메모리 셀의 미세화가 진행되면, 지금까지는 나타나기 어려웠던 현상, 예를 들면, 인접한 셀의 부유 게이트의 전위에 기인하는 임계치 변동 등의 현상이 나타나게 되어 왔다. 이 임계치 변동은 근접 효과라고 불린다.
근접 효과는, 데이터 기입이 완료된 메모리 셀의 임계치를 변동시킨다. 이것은, 임계치 분포 폭을 좁게 하려고 할 때의 큰 걸림돌로서 불휘발성 메모리 장치의 저장 용량을 증가시키기 힘들게 하는 큰 요인 중에 하나이다.
본 발명은 전술한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 셀 간 간섭(interference)을 효과적으로 방지할 수 있는 불휘발성 메모리 장치를 제공하는데 그 목적이 있다.
상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 일 측면에 따르면, M개의 불휘발성 메모리 셀이 배치되는 노말 영역과 N개의 불휘발성 메모리 셀이 배치되는 플래그 영역을 포함하는 페이지; 상기 M개의 불휘발성 메모리 셀을 K개씩 그룹화하고, M개의 그룹에서 각각 선택된 셀로부터 노말 데이터를 입출력하기 위한 M개의 노말 페이지 버퍼; 상기 N개의 불휘발성 메모리 셀을 K개씩 그룹화하고, N개의 그룹에서 각각 선택된 셀로부터 플래그 데이터를 입출력하기 위한 N개의 플래그 페이지 버퍼; 및 상기 N개의 플래그 페이지 버퍼 중 홀수 - 또는 짝수 - 번째 버퍼만 선택하여 상기 플래그 데이터를 입출력시키고, 선택하지 않은 버퍼로는 상기 플래그 데이터가 입출력되지 않도록 하는 데이터 입출력 제어부를 구비하는 불휘발성 메모리 장치를 제공한다.
상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 다른 측면에 따르면, M개의 불휘발성 메모리 셀이 배치되는 노말 영역과 N개의 불휘발성 메모리 셀이 배치되는 플래그 영역을 각각 포함하며, 서로 인접한 제1 및 제2 페이지; 상기 제1 또는 제2 페이지의 노말 영역에 포함된 M개의 불휘발성 메모리 셀을 K개씩 그룹화하고, M개의 그룹에서 각각 선택된 셀로부터 노말 데이터를 입출력하기 위한 M개의 노말 페이지 버퍼; 상기 제1 또는 제2 페이지의 플래그 영역에 포함된 N개의 불휘발성 메모리 셀을 K개씩 그룹화하고, N개의 그룹에서 각각 선택된 셀로부터 플래그 데이터를 입출력하기 위한 N개의 플래그 페이지 버퍼; 및 상기 N개의 플래그 페이지 버퍼 중에서 상기 제1 페이지의 플래그 영역에는 홀수 - 또는 짝수 - 번째 버퍼만 선택하여 상기 플래그 데이터를 입출력시키고, 상기 제2 페이지의 플래그 영역에는 짝수 - 또는 홀수 - 번째 버퍼만 선택하여 상기 플래그 데이터를 입출력시키며, 제1 및 제2 페이지에서 선택하지 않은 버퍼로는 상기 플래그 데이터가 입출력되지 않도록 하는 데이터 입출력 제어부를 구비하는 불휘발성 메모리 장치를 제공한다.
전술한 본 발명은 한 개의 워드라인에 K개의 페이지가 포함되고, 각각의 페이지에 노말 영역과 플래그 영역 - N개(N은 2이상의 정수임)의 불휘발성 메모리 셀이 배치됨 - 이 포함되는 불휘발성 메모리 장치에 있어서, K개의 페이지 각각의 플래그 영역에 대응하는 (K * N)개의 불휘발성 메모리 셀이 K개씩 연결된 N개의 플래그 페이지 버퍼 중 서로 인접한 플래그 페이지 버퍼가 동시에 인에이블 되지 않도록 제어함으로써 컬럼 방향으로 인접한 불휘발성 메모리 셀 간의 간섭(interference) 현상에 의해 입출력되는 플래그 데이터의 정확도가 떨어지는 것을 방지하는 효과가 있다.
또한, 상기와 같은 K개의 페이지가 각각 포함되는 제1 워드라인과 제2 워드라인을 포함하는 불휘발성 메모리 셀에 있어서, 제1 워드라인에 대응하여 인에이블 되는 플래그 페이지 버퍼와 제2 워드라인에 대응하여 인에이블 되는 플래그 페이지 버퍼가 서로 겹치지 않도록 제어함으로써, 로우 방향으로 인접한 불휘발성 메모리 셀 간의 간섭(interference) 현상에 의해 입출력되는 플래그 데이터의 정확도가 떨어지는 것을 방지하는 효과가 있다.
도 1a 및 도 1b는 메모리 셀에의 데이터 기입을 도시하는 도면.
도 2는 메모리 셀의 비트선 방향을 따른 단면도.
도 3a는 근접 효과를 받기 전의 임계치 분포를 도시하는 도면, 도 3b는 근접 효과를 받은 후의 임계치 분포를 도시하는 도면.
도 4는 메모리 셀에의 데이터 기입을 도시하는 도면.
도 5는 본 발명의 제1 실시예에 따른 불휘발성 메모리 장치의 구성을 도시한 블록 다이어그램.
도 6는 본 발명의 제2 실시예에 따른 불휘발성 메모리 장치의 구성을 도시한 블록 다이어그램.
도 7는 본 발명의 제3 실시예에 따른 불휘발성 메모리 장치의 구성을 도시한 블록 다이어그램.
도 8a 및 도 9a는 도 5에 도시된 본 발명의 제1 실시예에 따른 불휘발성 메모리 장치의 동작을 설명하기 위해 도시한 도면.
도 8b 및 도 9b는 도 6에 도시된 본 발명의 제2 실시예에 따른 불휘발성 메모리 장치의 동작을 설명하기 위해 도시한 도면.
도 8c 및 도 9c는 도 7에 도시된 본 발명의 제3 실시예에 따른 불휘발성 메모리 장치의 동작을 설명하기 위해 도시한 도면.
도 10a는 노말 영역의 메모리 셀의 임계치 분포의 일례를 도시하는 도면.
도 10b는 페이지 플래그 영역의 메모리 셀의 임계치 분포의 일례를 도시하는 도면.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
실시예의 설명에 앞서, 근접 효과와, 근접 효과를 보정하는 보정 수단에 대해서 간단히 설명한다.
불휘발성 반도체 메모리, 예를 들면, NAND형 플래시 메모리는, 데이터를 페이지마다 기입한다. 즉, 하나의 페이지에 대한 기입이 끝나면, 다음 페이지의 기입으로 옮긴다. 페이지는 워드선 단위로 설정되는 것이 일반적이다. 예를 들면, 워드선(WL1)에 접속된 메모리 셀(MC1)에 데이터를 기입하면(도 1a 참조), 다음으로, 워드선(WL2)에 접속된 메모리 셀(MC2)에 데이터를 기입한다(도 1b 참조).
여기에서, 메모리 셀(MC2)에 데이터 "0"을 기입한다고 가정한다. 데이터 "0"을 기입하면, 메모리 셀(MC2)의 전하 축적층, 예를 들면, 부유 게이트(FG2)에는 전자(e-)가 주입되어, 부유 게이트(FG2)의 전위가 내려간다. 부유 게이트(FG2)는, 메모리 셀(MC1)의 부유 게이트(FG1)와 절연물을 개재하여 인접한다(도 2 참조). 부유 게이트(FG2)는, 메모리 셀(MC1)의 부유 게이트(FG1)와 기생 용량(Cff)을 통해서 결합한다. 부유 게이트(FG2)의 전위가 내려가면, 부유 게이트(FG1)는 부유게이트(FG2)와 용량 결합하여, 부유 게이트(FG1)의 전위가 내려간다. 메모리 셀(MC1)은, 기입이 완료된다. 기입이 완료된 메모리 셀(MC1)의 부유 게이트(FG1)의 전위가 내려간다고 하는 것은, 기입이 완료된 메모리 셀(MC1)의 임계치(Vth)가 변화되었다고 하는 것이다. 이것이 근접 효과이다. 근접 효과를 받기 전의 메모리 셀의 임계치 분포(Dw)를 도 3a에, 근접 효과를 받은 후의 임계치 분포(Dw')를 도 3b에 나타낸다.
도 3a, 및 도 3b에 도시한 바와 같이, 근접 효과는, 기입이 완료된 메모리 셀의 임계치 분포 폭(Dw)을, 분포 폭(Dw')으로 확대시킨다. 이것은, 임계치 분포를 목적대로의 범위 내로 제어하는 것을 어렵게 한다.
근접 효과는, 비트선 방향에 인접하는 메모리 셀 간에서 발생할 뿐만 아니라, 워드선 방향에 인접하는 메모리 셀 간에서도 발생한다. 예를 들면, 데이터 기입을, 짝수 비트선(BLe), 홀수 비트선(BLo)에서 교대로 행하는 방식의 NAND형 플래시 메모리이다(도 4 참조). 이 방식의 NAND형 플래시 메모리는, 워드선 방향에 인접하는 메모리 셀 간에서도 근접 효과가 발생한다.
메모리 셀의 미세화와 함께, 하나의 메모리 셀에 3치 이상의 정보를 기억시키는, 이른바 다치화도 진전되고 있다. 다치 NAND형 플래시 메모리는, 2치 NAND형 플래시 메모리에 비교해서 임계치 분포 폭이 좁다. 근접 효과의 영향은 2치 NAND형 플래시 메모리도 받지만, 다치 NAND형 플래시 메모리는 보다 현저하게 받기 쉽다.
예를 들면, 4치 NAND형 플래시 메모리는, 소거 상태의 임계치 분포와 중간전압(Vpass) 사이에, 3개의 임계치 분포를 형성한다. 각각의 임계치 분포폭은 좁다. 메모리 셀이 근접 효과의 영향을 받으면, 임계치 분포끼리 서로 겹칠 가능성이 있다. 임계치 분포끼리 서로 겹치면, 데이터를 정확하게 기억할 수 없게 된다.
<제1 실시예>
도 5는 본 발명의 제1 실시예에 따른 불휘발성 메모리 장치의 구성을 도시한 블록 다이어그램이다.
도 5를 참조하면, 본 발명의 제1 실시예에 따른 불휘발성 메모리 장치는, 페이지(PAGE)와, M개의 노말 페이지 버퍼(500<1:M>)와, N개의 플래그 페이지 버퍼(510<1:N>)와, 데이터 입출력 제어부(540)를 포함하여 구성된다.
참고로, 불휘발성 메모리 장치의 메모리 셀 어레이에는 다수의 블록(BLOCK<1:L>)이 포함되고, 다수의 블록(BLOCK<1:L>) 각각에는 다수의 워드라인(WL<0:31>)과 다수의 비트라인(BL<1:M>, BL<M+1:M+N>)이 어레이 형태로 이루어져 각 교점마다 불휘발성 메모리 셀 트랜지스터가 배치된다. 이때, 다수의 워드라인(WL<0:31>) 중 1개의 워드라인에 접속되는 다수개의 메모리 셀 트랜지스터(NC<1:M>, FC<1:N>) 각각이 1비트의 데이터를 저장할 수 있고, 1개의 워드라인에 접속되는 다수개의 메모리 셀 트랜지스터(NC<1:M>, FC<1:N>)에 대하여 데이터의 판독(읽기) 및 기입(쓰기)이 동시에 행해질 때 1개의 워드라인이 하나의 페이지(PAGE)가 된다. 또한, 다수의 워드라인(WL<0:31>) 중 1개의 워드라인에 접속되는 다수개의 메모리 셀 트랜지스터(NC<1:M>, FC<1:N>) 각각이 2비트의 데이터를 저장할 수 있고, 1개의 워드라인에 접속되는 다수개의 메모리 셀 트랜지스터(NC<1:M>, FC<1:N>)에 대하여 데이터의 판독(읽기) 및 기입(쓰기)이 동시에 행해질 때 1개의 워드라인이 두 개의 페이지(PAGE_LSB, PAGE_MSB)가 된다.
이와 같이, 불휘발성 메모리 장치에서 페이지(PAGE)라고 하는 단위는 데이터의 판독(읽기) 및 기입(쓰기)이 동시에 행해지는 최소 단위를 의미한다. 따라서, 본 발명의 제1 실시예에 따른 불휘발성 메모리 장치에는 사실 다수의 페이지가 포함되어 있지만, 본 발명의 제1 실시예에서 모든 페이지(PAGE)는 각각 동일한 동작특성을 가지므로 이하에서는 대표적인 하나의 페이지(PAGE)를 기준으로 그 동작을 설명하도록 하겠다.
먼저, 하나의 페이지(PAGE)는 M개의 불휘발성 메모리 셀(NC<1:M>)이 배치되는 노말 영역(NORMAL AREA)과, N개의 불휘발성 메모리 셀(FC<1:N>)이 배치되는 플래그 영역(FLAG AREA)을 포함하여 구성된다. 여기서, M은 2이상의 정수가 될 수 있고, N도 2이상의 정수가 될 수 있다.
이때, 페이지(PAGE)의 노말 영역(NORMAL AREA)으로 입출력되는 노말 데이터(NR_DATA<1:M>)는 사용자에 의해 그 값이 변동될 수 있다. 즉, 사용자에 의해 불휘발성 메모리 장치로 인가되는 데이터가 바로 노말 데이터(NR_DATA<1:M>)로서 페이지(PAGE)의 노말 영역(NORMAL AREA)에 저장되고, 사용자의 필요에 의해 불휘발성 메모리 장치에서 출력되는 데이터가 바로 노말 데이터(NR_DATA<1:M>)로서 페이지(PAGE)의 노말 영역(NORMAL AREA)에서 출력된다.
반면, 페이지(PAGE)의 플래그 영역(FLAG AREA)으로 입출력되는 플래그 데이터(FLG_DATA<1:N>)는 페이지(PAGE)의 현재 상태에 따라 그 값이 변동될 수 있다. 즉, 페이지(PAGE)의 플래그 영역(FLAG AREA)은 해당 페이지의 현재 상태가 어떤지 에 따라 불휘발성 메모리 장치 내부의 데이터 입출력 제어부(540)에서 플래그 데이터(FLG_DATA<1:N>)의 값을 결정하게 되며, 사용자에 의해 페이지(PAGE)의 플래그 영역(FLAG AREA)에 접근하는 것은 불가능하다.
여기서, 해당 페이지의 현재 상태를 나타내는 플래그 데이터(FLG_DATA<1:N>)는, 예컨대, 해당 페이지에의 기입(쓰기) 동작이 어디까지 진행되고 있는지 등을 나타내는 데이터이다. 따라서, 플래그 데이터(FLG_DATA<1:N>)를 판독(읽기)하면, 해당 페이지에의 기입이 어디까지 진행되고 있는지를 알 수 있다. 이렇게, 플래그 데이터(FLG_DATA<1:N>)를 통해 해당 페이지에의 기입이 어디까지 진행되고 있는지를 앎으로써, 예컨대, 해당 페이지의 베리파이(verify) 판독 전압의 레벨을 조절할 수 있다.
참고로, 도면에서는 페이지(PAGE)의 노말 영역(NORMAL AREA)과 플래그 영역(FLAG AREA)이 동일한 비율로 도시되어 있는데, 이는 설명의 편의를 위한 것일 뿐 실제로는 페이지(PAGE)의 노말 영역(NORMAL AREA)이 플래그 영역(FLAG AREA)보다 훨씬 큰 영역이며, 그 면적이나 불휘발성 메모리 셀의 개수도 큰 차이가 난다. 예컨대, 페이지(PAGE)의 노말 영역(NORMAL AREA)에 포함되는 불휘발성 메모리 셀(NC<1:M>)의 개수가 (8Kbyte)개라고 하면, 페이지(PAGE)의 플래그 영역(FLAG AREA)에 포함되는 불휘발성 메모리 셀(FC<1:N>)의 개수는 (4Byte)개가 될 정도로 큰 차이가 난다.
그리고, 페이지(PAGE)의 노말 영역(NORMAL AREA)에 포함된 M개의 불휘발성 메모리 셀(NC<1:M>)에 노말 데이터(NR_DATA<1:M>)를 기입(쓰기)/판독(읽기)하기 위해 M개의 노말 페이지 버퍼(500<1:M>)가 배치된다.
또한, M개의 노말 페이지 버퍼(500<1:M>)는, 데이터 입출력 제어부(540)에 의해 그 동작이 제어된다.
구체적으로, 데이터 입출력 제어부(540)는 노말 데이터(NR_DATA<1:M>) 입출력 동작이 수행되어야 할 때 M개의 노말 페이지 버퍼(500<1:M>)를 모두 선택하여 - 인에이블 시켜 - M비트의 노말 데이터(NR_DATA<1:M>)가 모두 동시에 입출력될 수 있도록 한다.
그리고, 페이지(PAGE)의 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FC<1:N>)에 플래그 데이터(FLG_DATA<1:N>)를 기입(쓰기)/판독(읽기)하기 위해 N개의 플래그 페이지 버퍼(510<1:N>)가 배치된다.
또한, N개의 플래그 페이지 버퍼(510<1:N>)는, 데이터 입출력 제어부(540)에 의해 그 동작이 제어된다.
구체적으로, 데이터 입출력 제어부(540)는 플래그 데이터(FLG_DATA<1:N>)의 입출력 동작이 수행되어야 할 때 N개의 플래그 페이지 버퍼(510<1:N>) 중 서로 인접하지 않은 R개의 플래그 페이지 버퍼(510<1:R>)만 선택하여 - 인에이블 시킴 - R비트의 플래그 데이터(FLG_DATA<1:R>)를 입출력시키고, 선택하지 않은 - 디스에이블 시킴 - (N - R)개의 플래그 페이지 버퍼(510<1:N-R>)로는 플래그 데이터가 입출력되지 않도록 한다.
예컨대, 데이터 입출력 제어부(540)는 플래그 데이터(FLG_DATA<1:N>)의 입출력 동작이 수행되어야 할 때 N개의 플래그 페이지 버퍼(510<1:N>) 중 홀수 번째 플래그 페이지 버퍼(510<1>, 510<3>, 510<5>, … , 510<N-1>)만 선택하여 (N / 2)비트의 플래그 데이터(FLG_DATA<1>, FLG_DATA<3>, FLG_DATA<5>, … , FLG_DATA<N-1>)를 입출력시키고, 선택되지 않은 짝수 번째 플래그 페이지 버퍼(510<2>, 510<4>, 510<6>, … , 510<N>)로는 플래그 데이터가 입출력되지 않도록 한다.
반대로, 데이터 입출력 제어부(540)는 플래그 데이터(FLG_DATA<1:N>)의 입출력 동작이 수행되어야 할 때 N개의 플래그 페이지 버퍼(510<1:N>) 중 짝수 번째 플래그 페이지 버퍼(510<2>, 510<4>, 510<6>, … , 510<N>)만 선택하여 (N / 2)비트의 플래그 데이터(FLG_DATA<2>, FLG_DATA<4>, FLG_DATA<6>, … , FLG_DATA<N>)가 를 입출력시키고, 선택되지 않은 홀수 번째 플래그 페이지 버퍼(510<1>, 510<3>, 510<5>, … , 510<N-1>)로는 플래그 데이터가 입출력되지 않도록 한다.
전술한 바와 같은 방식으로 데이터 입출력 제어부(540)가 동작하기 위해서 페이지(PAGE)의 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FC<1:N>)을 각각 선택할 수 있는 셀 선택 제어신호(CS_CNTL<M+1:M+N>)의 값을 조절하는 방법을 사용할 수 있다. 이렇게, 페이지(PAGE)의 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FC<1:N>)을 각각 선택할 수 있는 셀 선택 제어신호(CS_CNTL<M+1:M+N>)의 값을 조절하여 N개의 플래그 페이지 버퍼(510<1:N>) 중 홀수 번째 플래그 페이지 버퍼(510<1>, 510<3>, 510<5>, … , 510<N-1>)만 (N / 2)비트의 플래그 데이터(FLG_DATA<1>, FLG_DATA<3>, FLG_DATA<5>, … , FLG_DATA<N-1>)를 입출력시키거나 짝수 번째 플래그 페이지 버퍼(510<2>, 510<4>, 510<6>, … , 510<N>)에서만 (N / 2)비트의 플래그 데이터(FLG_DATA<2>, FLG_DATA<4>, FLG_DATA<6>, … , FLG_DATA<N>)를 입출력하게 된다.
예컨대, 도 8a에 도시된 테이블과 같이 셀 선택 제어신호(CS_CNTL<1:8>)의 값이 '0 1 0 1 0 1 0 1'이 되도록 하여 인가하게 되면, 페이지(PAGE)의 플래그 영역(FLAG AREA)에 포함된 8개의 불휘발성 메모리 셀(FC<1:8>)에 대응하는 8개의 플래그 페이지 버퍼(510<1:8>) 중 홀수 번째 플래그 페이지 버퍼(510<1>, 510<3>, 510<5>, 510<7>)만 선택되어 홀수 번째 불휘발성 메모리 셀(FC<1>, FC<3>, FC<5>, FC<7>)을 통해 4비트의 플래그 데이터(FLG_DATA<1>, FLG_DATA<3>, FLG_DATA<5>, FLG_DATA<7>)이 입출력되고, 선택되지 않은 짝수 번째 플래그 페이지 버퍼(510<2>, 510<4>, 510<6>, 510<8>)로는 아무런 데이터도 입출력되지 않는 상태가 되는 것을 알 수 있다.
따라서, 페이지(PAGE)의 플래그 영역(FLAG AREA)에 포함된 8개의 불휘발성 메모리 셀(FC<1:8>)에서 4비트의 플래그 데이터(FLG_DATA<1>, FLG_DATA<3>, FLG_DATA<5>, FLG_DATA<7>)가 저장되는 셀들(FC<1>, FC<3>, FC<5>, FC<7>) 사이에는 아무런 데이터도 저장되지 않는 셀들(FC<2>, FC<4>, FC<5>, FC<8>)이 존재하게 되어 4비트의 플래그 데이터(FLG_DATA<1>, FLG_DATA<3>, FLG_DATA<5>, FLG_DATA<7>)가 저장되는 과정에서 인접한 셀들로부터 간섭(interference) 현상이 발생되는 것을 최소화할 수 있게 된다.
마찬가지로, 도면에 도시되진 않았지만 셀 선택 제어신호(CS_CNTL<1:8>)의 값이 '1 0 1 0 1 0 1 0'이 되도록 하여 인가하게 되면, 페이지(PAGE)의 플래그 영역(FLAG AREA)에 포함된 8개의 불휘발성 메모리 셀(FC<1:8>)에 대응하는 8개의 플래그 페이지 버퍼(510<1:8>) 중 짝수 번째 플래그 페이지 버퍼(510<2>, 510<4>, 510<6>, 510<8>)만 선택되어 짝수 번째 불휘발성 메모리 셀(FC<2>, FC<4>, FC<6>, FC<7>)을 통해 4비트의 플래그 데이터(FLG_DATA<2>, FLG_DATA<4>, FLG_DATA<6>, FLG_DATA<8>)이 입출력되고, 선택되지 않은 홀수 번째 플래그 페이지 버퍼(510<1>, 510<3>, 510<5>, 510<7>)로는 아무런 데이터도 입출력되지 않는 상태가 되는 것을 알 수 있다.
따라서, 페이지(PAGE)의 플래그 영역(FLAG AREA)에 포함된 8개의 불휘발성 메모리 셀(FC<1:8>)에서 4비트의 플래그 데이터(FLG_DATA<2>, FLG_DATA<4>, FLG_DATA<6>, FLG_DATA<8>)가 저장되는 셀들(FC<2>, FC<4>, FC<5>, FC<8>) 사이에는 아무런 데이터도 저장되지 않는 셀들(FC<1>, FC<3>, FC<5>, FC<7>)이 존재하게 되어 4비트의 플래그 데이터(FLG_DATA<2>, FLG_DATA<4>, FLG_DATA<6>, FLG_DATA<8>)가 저장되는 과정에서 인접한 셀들로부터 간섭(interference) 현상이 발생되는 것을 최소화할 수 있게 된다.
이와 같은 방식으로, 페이지(PAGE)의 플래그 영역(FLAG AREA)에 포함되는 불휘발성 메모리 셀의 개수가 32개로 늘어난다(FC<1:32>)고 하여도 도 9a에 도시된 다이어그램처럼 셀 선택 제어신호(CS_CNTL<1:8>)의 값을 조절한 상태에서 셀 선택 어드레스(CS_ADDR<0:1>)을 카운팅(OOb -> O1b -> 10b -> 11b)하는 방법을 통해 페이지(PAGE)의 플래그 영역(FLAG AREA)에 포함된 32개의 플래그 페이지 버퍼(510<1:32>) 중 홀수 번째 플래그 페이지 버퍼(510<1>, 510<3>, 510<5>, … , 510<31>)만 16비트의 플래그 데이터(FLG_DATA<1>, FLG_DATA<3>, FLG_DATA<5>, … , FLG_DATA<31>)를 입출력하도록 하거나 페이지(PAGE)의 플래그 영역(FLAG AREA)에 포함된 32개의 플래그 페이지 버퍼(510<1:32>) 중 짝수 번째 플래그 페이지 버퍼(510<2>, 510<4>, 510<6>, … , 510<32>)만 16비트의 플래그 데이터(FLG_DATA<2>, FLG_DATA<4>, FLG_DATA<6>, … , FLG_DATA<32>)를 입출력하도록 하는 것이 가능하다.
그리고, 노말 데이터(NR_DATA<1:M>)는 페이지(PAGE)의 노말 영역(NORMAL AREA)에 포함된 M개의 불휘발성 메모리 셀(NC<1:M>)에 다치로 저장되고, 플래그 데이터(FLG_DATA<1:N>)는 페이지(PAGE)의 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FC<1:N>)에 2치로 저장될 수 있다. 즉, 노말 데이터(NR_DATA<1:M>)의 경우 저장되어야 하는 데이터의 양이 중요한 이슈이므로 보다 많은 데이터를 저장할 수 있는 방식을 사용하고, 플래그 데이터(FLG_DATA<1:N>)의 경우 판독되는 데이터의 정확성이 중요한 이슈이므로 오류가 발생할 확률이 적은 방식을 사용하도록 할 수 있다.
도 10a에, 노말 영역(NORMAL AREA)에 포함된 M개의 불휘발성 메모리 셀(NC<1:M>)의 임계치 분포의 일례를 나타내고, 도 10b에, 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FC<1:N>)의 임계치 분포의 일례를 나타낸다.
도 10b를 참조하면, 페이지(PAGE)의 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FC<1:N>)의 초기 상태는, 예를 들면, 플래그 데이터(FLG_DATA<1:N>)가 "1"(=소거 상태)이 되는 경우이다. 이 상태는, 예를 들면, 페이지(PAGE)의 노말 영역(NORMAL AREA)에 저장되는 노말 데이터(NR_DATA<1:M>)의 기입이 종료되지 않은 상태를 나타낸다. 이렇게, 페이지(PAGE)의 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FC<1:N>)로부터 플래그 데이터(FLG_DATA<1:N>)를 판독하여, 그 값이 "1"이면, 페이지(PAGE)의 노말 영역(NORMAL AREA)에 저장되는 노말 데이터(NR_DATA<1:M>)의 기입이 종료되지 않은 상태이다.
이후, 페이지(PAGE)의 노말 영역(NORMAL AREA)에 저장되는 노말 데이터(NR_DATA<1:M>)의 기입이 종료되면, 페이지(PAGE)의 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FC<1:N>) 중 선택된 셀들 - 홀수 또는 짝수 번째 셀들을 의미함 - 의 부유 게이트에 전자를 주입하고, 플래그 셀의 임계치를 소거 상태 "1"로부터 기입 상태 "0"으로 높인다. 이렇게, 페이지(PAGE)의 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FC<1:N>) 중 선택된 셀들로부터 플래그 데이터(FLG_DATA<1, 3, 5, … , N-1> or FLG_DATA<2, 4, 6, … , N>)를 판독하여, 그 값이 "0"이면, 페이지(PAGE)의 노말 영역(NORMAL AREA)에 저장되는 노말 데이터(NR_DATA<1:M>)의 기입이 종료된 상태이다.
이때, 페이지(PAGE)의 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FC<1:N>) 중 선택된 셀들로부터 판독된 플래그 데이터(FLG_DATA<1, 3, 5, … , N-1> or FLG_DATA<2, 4, 6, … , N>)의 값이 "0"인 상태에서도, 선택되지 않은 셀들로부터 판독된 플래그 데이터(FLG_DATA<2, 4, 6, … , N> or FLG_DATA<1, 3, 5, … , N-1>)의 값은 계속 "1"인 상태가 되는 것이 정상이다.
그런데, 선택되지 않은 셀들로부터 판독된 플래그 데이터(FLG_DATA<2, 4, 6, … , N> or FLG_DATA<1, 3, 5, … , N-1>)의 값이 "0"이되는 경우가 발생한다면, 선택된 셀들 - 홀수 또는 짝수 번째 셀들을 의미함 - 의 부유 게이트에 전자를 주입하는 과정에서 인접한 셀들인 선택되지 않은 셀들에 간섭(interference) 현상이 발생하였다는 것을 의미하게 된다.
이와 같이, 선택되지 않은 셀들로부터 판독된 플래그 데이터(FLG_DATA<2, 4, 6, … , N> or FLG_DATA<1, 3, 5, … , N-1>)의 값을 판독하여 간섭(interderence) 현상이 발생하였다는 것을 알게 되면, 선택된 셀들의 플래그 데이터(FLG_DATA<1, 3, 5, … , N-1> or FLG_DATA<2, 4, 6, … , N>)를 판독하는 과정에서 판독 기준 전압(Vread)의 레벨을 조절하는 방법을 통해 이미 발생한 간섭(interderence) 현상을 상쇄시키는 것이 가능하다.
이상에서 살펴본 바와 같이 본 발명의 제1 실시예를 적용하면, M개의 불휘발성 메모리 셀이 배치되는 노말 영역에 사용자의 데이터를 입출력하고, N개의 불휘발성 메모리 셀이 배치되는 플래그 영역에 노말 영역의 현재 상태에 따라 그 값이 조절되는 플래그 데이터를 입출력하는 페이지를 포함하는 불휘발성 메모리 장치에 있어서, 플래그 데이터를 저장하기 위해 플래그 영역에 포함된 N개의 불휘발성 메모리 셀에 각각 연결된 N개의 플래그 페이지 버퍼 중 서로 인접한 플래그 페이지 버퍼가 동시에 인에이블 되지 않도록 제어함으로써, 인접한 불휘발성 메모리 셀 간의 간섭(interference) 현상에 의해 입출력되는 플래그 데이터의 정확도가 떨어지는 것을 방지할 수 있다.
<제2 실시예>
도 6은 본 발명의 제2 실시예에 따른 불휘발성 메모리 장치의 구성을 도시한 블록 다이어그램이다.
도 6을 참조하면, 본 발명의 제2 실시예에 따른 불휘발성 메모리 장치는, 워드라인(WL<1>)과, M개의 노말 페이지 버퍼(600<1:M>)와, N개의 플래그 페이지 버퍼(610<1:N>)와, 데이터 입출력 제어부(640)를 포함하여 구성된다. 여기서, 워드라인(WL<1>)에는 K개의 페이지(PAGE<1:K>)를 포함하여 구성된다.
참고로, 불휘발성 메모리 장치의 메모리 셀 어레이에는 다수의 블록(BLOCK<1:L>)이 포함되고, 다수의 블록(BLOCK<1:L>) 각각에는 다수의 워드라인(WL<0:31>)과 다수의 비트라인(BL_EVEN<1:M>, BL_ODD<1:M>, BL_EVEN<M+1:M+N>, BL_ODD<M+1:M+N>)이 어레이 형태로 이루어져 각 교점마다 불휘발성 메모리 셀 트랜지스터가 배치된다. 이때, 다수의 워드라인(WL<0:31>) 중 1개의 워드라인에 접속되는 다수개의 메모리 셀 트랜지스터(NCE<1:M>, NCO<1:M>, FCE<1:N>, FCO<1:N>) 각각이 1비트의 데이터를 저장할 수 있고, 1개의 워드라인에 접속되는 다수의 메모리 셀 트랜지스터(NCE<1:M>, NCO<1:M>, FCE<1:N>, FCO<1:N>)에서 홀수 번째 셀 트랜지스터(NCO<1:M>, FCO<1:N>)에 대하여 데이터의 판독(읽기) 및 기입(쓰기)이 동시에 행해지고, 짝수 번째 셀 트랜지스터(NCE<1:M>, FCE<1:N>)에 대하여 데이터의 판독(읽기) 및 기입(쓰기)이 동시에 행해질 때 1개의 워드라인이 두 개의 페이지(PAGE_EVEN, PAGE_ODD)가 된다. 또한, 다수의 워드라인(WL<0:31>) 중 1개의 워드라인에 접속되는 다수개의 메모리 셀 트랜지스터(NCE<1:M>, NCO<1:M>, FCE<1:N>, FCO<1:N>) 각각이 2비트의 데이터를 저장할 수 있고, 1개의 워드라인에 접속되는 다수의 메모리 셀 트랜지스터(NCE<1:M>, NCO<1:M>, FCE<1:N>, FCO<1:N>)에서 홀수 번째 셀 트랜지스터(NCO<1:M>, FCO<1:N>)에 대하여 데이터의 판독(읽기) 및 기입(쓰기)이 동시에 행해지고, 짝수 번째 셀 트랜지스터(NCE<1:M>, FCE<1:N>)에 대하여 데이터의 판독(읽기) 및 기입(쓰기)이 동시에 행해질 때 1개의 워드라인이 네 개의 페이지(PAGE_LSB_EVEN, PAGE_MSB_EVEN, PAGE_LSB_ODD, PAGE_MSB_ODD)가 된다.
이와 같이, 불휘발성 메모리 장치에서 페이지(PAGE)라고 하는 단위는 데이터의 판독(읽기) 및 기입(쓰기)이 동시에 행해지는 최소 단위를 의미하며, 1개의 워드라인에도 여러 개의 페이지가 포함될 수 있다. 따라서, 본 발명의 제2 실시예에 따른 불휘발성 메모리 장치에는 사실 다수의 워드라인에 다수의 페이지가 포함되어 있지만, 본 발명의 제2 실시예에서 모든 워드라인(WL<0:31>)이 각각 동일한 동작특성을 가지므로 이하에서는 대표적인 하나의 워드라인(WL<1>)를 기준으로 그 동작을 설명하도록 하겠다.
먼저, 1개의 워드라인(WL<1>)에는 K개의 페이지(PAGE<1:K>)가 포함되어 있으며, K개의 페이지(PAGE<1:K>) 각각은 M개의 불휘발성 메모리 셀(NCE<1:M>, NCO<1:M>)이 배치되는 노말 영역(NORMAL AREA)과, N개의 불휘발성 메모리 셀(FCE<1:N>, FCO<1:N>)이 배치되는 플래그 영역(FLAG AREA)을 포함하여 구성된다. 여기서, M은 2이상의 정수가 될 수 있고, N도 2이상의 정수가 될 수 있으며, K는 1이상의 정수가 될 수 있다.
참고로, 본 발명의 제2 실시예에서 K는 2인 것으로 가정하여 설명되는데, 이는 어디까지나 설명의 편의를 위한 것일 뿐, K가 2보다 큰 경우도 본 발명의 제2 실시예에 포함되는 구성이 될 수 있다. 따라서, 이후에는 1개의 워드라인(WL<1>)에 홀수 페이지(PAGE_ODD)와 짝수 페이지(PAGE_EVEN)가 포함되는 구성인 것으로 가정하여 설명하도록 하겠다.
홀수 페이지(PAGE_ODD)의 노말 영역(NORMAL AREA) 또는 짝수 페이지(PAGE_EVEN)의 노말 영역(NORMAL AREA)으로 각각 입출력되는 노말 데이터(NR_DATA<1:M>)는 사용자에 의해 그 값이 변동될 수 있다. 즉, 사용자에 의해 불휘발성 메모리 장치로 인가되는 데이터가 바로 노말 데이터(NR_DATA<1:M>)로서 홀수 페이지(PAGE_ODD)의 노말 영역(NORMAL AREA) 또는 짝수 페이지(PAGE_EVEN)의 노말 영역(NORMAL AREA)에 각각 저장되고, 사용자의 필요에 의해 불휘발성 메모리 장치에서 출력되는 데이터가 바로 노말 데이터(NR_DATA<1:M>)로서 홀수 페이지(PAGE_ODD)의 노말 영역(NORMAL AREA) 또는 짝수 페이지(PAGE_EVEN)의 노말 영역(NORMAL AREA)에서 각각 출력된다.
반면, 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA) 또는 짝수 페이지(PAGE_EVEN)의 플래그 영역(FLAG AREA)으로 각각 입출력되는 플래그 데이터(FLG_DATA<1:N>)는 홀수 페이지(PAGE_ODD) 또는 짝수 페이지(PAGE_EVEN)의 현재 상태에 따라 그 값이 변동될 수 있다. 즉, 짝수 페이지(PAGE_EVEN)의 플래그 영역(FLAG AREA)은 짝수 페이지(PAGE_EVEN)의 노말 영역(NORMAL AREA)의 현재 상태가 어떤지에 따라 불휘발성 메모리 장치 내부의 데이터 입출력 제어부(640)에서 짝수 페이지(PAGE_EVEN)의 플래그 영역(FLAG AREA)에 저장될 플래그 데이터(FLG_DATA<1:N>)의 값을 결정하게 되고, 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)은 홀수 페이지(PAGE_ODD)의 노말 영역(NORMAL AREA) 현재 상태가 어떤지에 따라 불휘발성 메모리 장치 내부의 데이터 입출력 제어부(640)에서 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 저장될 플래그 데이터(FLG_DATA<1:N>)의 값을 결정하게 된다. 또한, 짝수 페이지(PAGE_EVEN)의 플래그 영역(FLAG AREA) 또는 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)은 사용자에 의한 접근이 불가능하도록 설정된다.
여기서, 짝수 페이지(PAGE_EVEN)의 노말 영역(NORMAL AREA) 현재 상태를 나타내는 플래그 데이터(FLG_DATA<1:N>)는, 예컨대, 짝수 페이지(PAGE_EVEN)의 노말 영역(NORMAL AREA)에 노말 데이터(NR_DATA<1:M>)의 기입(쓰기) 동작이 어디까지 진행되고 있는지 등을 나타내는 데이터이다. 따라서, 플래그 데이터(FLG_DATA<1:N>)를 판독(읽기)하면, 짝수 페이지(PAGE_EVEN)의 노말 영역(NORMAL AREA)에 노말 데이터(NR_DATA<1:M>)의 기입이 어디까지 진행되고 있는지를 알 수 있다. 이렇게, 플래그 데이터(FLG_DATA<1:N>)를 통해 짝수 페이지(PAGE_EVEN)의 노말 영역(NORMAL AREA)에 노말 데이터(NR_DATA<1:M>)의 기입이 어디까지 진행되고 있는지를 앎으로써, 예컨대, 짝수 페이지(PAGE_EVEN)의 베리파이(verify) 판독 전압의 레벨을 조절할 수 있다.
마찬가지로, 홀수 페이지(PAGE_ODD)의 노말 영역(NORMAL AREA) 현재 상태를 나타내는 플래그 데이터(FLG_DATA<1:N>)는, 예컨대, 홀수 페이지(PAGE_ODD)의 노말 영역(NORMAL AREA)에 노말 데이터(NR_DATA<1:M>)의 기입(쓰기) 동작이 어디까지 진행되고 있는지 등을 나타내는 데이터이다. 따라서, 플래그 데이터(FLG_DATA<1:N>)를 판독(읽기)하면, 홀수 페이지(PAGE_ODD)의 노말 영역(NORMAL AREA)에 노말 데이터(NR_DATA<1:M>)의 기입이 어디까지 진행되고 있는지를 알 수 있다. 이렇게, 플래그 데이터(FLG_DATA<1:N>)를 통해 홀수 페이지(PAGE_ODD)의 노말 영역(NORMAL AREA)에 노말 데이터(NR_DATA<1:M>)의 기입이 어디까지 진행되고 있는지를 앎으로써, 예컨대, 홀수 페이지(PAGE_ODD)의 베리파이(verify) 판독 전압의 레벨을 조절할 수 있다.
참고로, 도면에서는 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 노말 영역(NORMAL AREA)과 플래그 영역(FLAG AREA)이 동일한 비율로 도시되어 있는데, 이는 설명의 편의를 위한 것일 뿐 실제로는 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD) 각각의 노말 영역(NORMAL AREA)이 플래그 영역(FLAG AREA)보다 훨씬 큰 영역이며, 그 면적이나 불휘발성 메모리 셀의 개수도 큰 차이가 난다. 예컨대, 짝수 페이지(PAGE_EVEN)의 노말 영역(NORMAL AREA)에 포함되는 불휘발성 메모리 셀(NCE<1:M>)의 개수가 (8Kbyte)개라고 하면, 짝수 페이지(PAGE_EVEN)의 플래그 영역(FLAG AREA)에 포함되는 불휘발성 메모리 셀(FCE<1:N>)의 개수는 (4Byte)개가 될 정도로 큰 차이가 난다. 마찬가지로, 홀수 페이지(PAGE_ODD)의 노말 영역(NORMAL AREA)에 포함되는 불휘발성 메모리 셀(NCO<1:M>)의 개수가 (8Kbyte)개라고 하면, 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 포함되는 불휘발성 메모리 셀(FCO<1:N>)의 개수는 (4Byte)개가 될 정도로 큰 차이가 난다.
그리고, 짝수 페이지(PAGE_EVEN)의 노말 영역(NORMAL AREA) 또는 홀수 페이지(PAGE_ODD)의 노말 영역(NORMAL AREA)에 포함된 (2 * M)개의 불휘발성 메모리 셀(NCE<1:M>, NCO<1:M>)에 노말 데이터(NR_DATA<1:M>)를 기입(쓰기)/판독(읽기)하기 위해 M개의 노말 페이지 버퍼(600<1:M>)가 배치된다.
이와 같은, M개의 노말 페이지 버퍼(600<1:M>)에는, 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 노말 영역(NORMAL AREA)에 각각 포함된 2개의 불휘발성 메모리 셀(NCE<x>, NCO<x>)이 번갈아 가면서 선택(NCE<1> or NCO<1> / NCE<2> or NCO<2> / … / NCE<M> or NCO<M>)되어 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 노말 영역(NORMAL AREA)에 각각 포함되어 서로 인접하지 않은 M개의 불휘발성 메모리 셀(NCE<1:M> or NCO<1:M>)로부터 노말 데이터(NR_DATA<1:M>)를 입출력할 수 있다.
예컨대, 짝수 페이지(PAGE_EVEN)의 노말 영역(NORMAL AREA)에 포함된 M개의 불휘발성 메모리 셀(NCE<1:M>)이 선택되어 노말 데이터(NR_DATA<1:M>)를 입출력할 수 있고, 이때에는 홀수 페이지(PAGE_ODD)의 노말 영역(NORMAL AREA)에 포함된 M개의 불휘발성 메모리 셀(NCO<1:M>)이 선택되지 않은 상태가 되어 노말 데이터(NR_DATA<1:M>)를 입출력하지 않는다. 마찬가지로, 홀수 페이지(PAGE_ODD)의 노말 영역(NORMAL AREA)에 포함된 M개의 불휘발성 메모리 셀(NCO<1:M>)이 선택되어 노말 데이터(NR_DATA<1:M>)를 입출력할 수 있고, 이때에는 짝수 페이지(PAGE_EVEN)의 노말 영역(NORMAL AREA)에 포함된 M개의 불휘발성 메모리 셀(NCE<1:M>)이 선택되지 않은 상태가 되어 노말 데이터(NR_DATA<1:M>)를 입출력하지 않는다.
이와 같은, M개의 노말 페이지 버퍼(600<1:M>)는, 데이터 입출력 제어부(640)에 의해 그 동작이 제어된다.
구체적으로, 데이터 입출력 제어부(640)는 노말 데이터(NR_DATA<1:M>) 입출력 동작이 수행되어야 할 때 M개의 노말 페이지 버퍼(600<1:M>)를 모두 선택하여 - 인에이블 시켜 - M비트의 노말 데이터(NR_DATA<1:M>)가 모두 동시에 입출력될 수 있도록 한다.
그리고, 짝수 페이지(PAGE_EVEN)의 플래그 영역(FLAG AREA) 및 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 포함된 (2 * N)개의 불휘발성 메모리 셀(FCE<1:N>, FCO<1:N>)에 플래그 데이터(FLG_DATA<1:N>)를 기입(쓰기)/판독(읽기)하기 위해 N개의 플래그 페이지 버퍼(610<1:N>)가 배치된다.
이와 같은, N개의 플래그 페이지 버퍼(610<1:N>)에는, 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 각각 포함된 2개의 불휘발성 메모리 셀(FCE<x>, FCO<x>)이 번갈아 가면서 선택(FCE<1> or FCO<1> / FCE<2> or FCO<2> / … / FCE<N> or FCO<N>)되어 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 각각 포함되어 서로 인접하지 않은 N개의 불휘발성 메모리 셀(FCE<1:N> or FCO<1:N>)로부터 플래그 데이터(FLG_DATA<1:N>)를 입출력할 수 있다.
예컨대, 짝수 페이지(PAGE_EVEN)의 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FCE<1:N>) 중 선택되는 불휘발성 메모리 셀의 개수와 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FCO<1:N>) 중 선택되는 불휘발성 메모리 셀의 개수를 합하면 N개가 된다. 이렇게, 짝수 페이지(PAGE_EVEN) 또는 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에서 각각 선택된 N개의 선택된 불휘발성 메모리 셀을 통해 플래그 데이터(FLG_DATA<1:N>)를 입출력하게 된다. 이때, 짝수 페이지(PAGE_EVEN) 또는 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에서 선택되지 않은 불휘발성 메모리 셀로는 플래그 데이터가 입출력되지 않는다.
이와 같은, N개의 플래그 페이지 버퍼(610<1:N>)는, 데이터 입출력 제어부(640)에 의해 그 동작이 제어된다.
구체적으로, 데이터 입출력 제어부(640)는 플래그 데이터(FLG_DATA<1:N>)의 입출력 동작이 수행되어야 할 때 N개의 플래그 페이지 버퍼(610<1:N>) 중 서로 인접하지 않은 R개의 플래그 페이지 버퍼(610<1:R>)만 선택하여 - 인에이블 시킴 - R비트의 플래그 데이터(FLG_DATA<1:R>)를 입출력시키고, 선택하지 않은 - 디스에이블 시킴 - (N - R)개의 플래그 페이지 버퍼(510<1:N-R>)로는 플래그 데이터가 입출력되지 않도록 한다.
예컨대, 데이터 입출력 제어부(640)는 짝수 페이지(PAGE_EVEN)의 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FCE<1:N>) 또는 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FCO<1:N>)이 선택되어 플래그 데이터(FLG_DATA<1:N>)의 입출력 동작이 수행되어야 할 때, N개의 플래그 페이지 버퍼(610<1:N>) 중 홀수 번째 플래그 페이지 버퍼(610<1>, 610<3>, 610<5>, … , 610<N-1>)만 선택하여 짝수 페이지(PAGE_EVEN)의 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FCE<1:N>) 중 홀수 번째 불휘발성 메모리 셀(FCE<1>, FCE<3>, FCE<5>, … , FCE<N-1>) 및 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FCO<1:N>) 중 홀수 번째 불휘발성 메모리 셀(FCO<1>, FCO<3>, FCO<5>, … , FCO<N-1>)로부터 (N / 2)비트의 플래그 데이터(FLG_DATA<1>, FLG_DATA<3>, FLG_DATA<5>, … , FLG_DATA<N-1>)를 입출력시키고, 선택되지 않은 짝수 번째 플래그 페이지 버퍼(610<2>, 610<4>, 610<6>, … , 610<N>)를 통해서는 플래그 데이터가 입출력되지 않도록 한다.
마찬가지로, 데이터 입출력 제어부(640)는 짝수 페이지(PAGE_EVEN)의 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FCE<1:N>) 또는 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FCO<1:N>)이 선택되어 플래그 데이터(FLG_DATA<1:N>)의 입출력 동작이 수행되어야 할 때, N개의 플래그 페이지 버퍼(610<1:N>) 중 짝수 번째 플래그 페이지 버퍼(610<2>, 610<4>, 610<6>, … , 610<N>)만 선택하여 짝수 페이지(PAGE_EVEN)의 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FCE<1:N>) 중 짝수 번째 불휘발성 메모리 셀(FCE<2>, FCE<4>, FCE<5>, … , FCE<N>) 및 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FCO<1:N>) 중 짝수 번째 불휘발성 메모리 셀(FCO<2>, FCO<4>, FCO<6>, … , FCO<N>)로부터 (N / 2)비트의 플래그 데이터(FLG_DATA<2>, FLG_DATA<4>, FLG_DATA<5>, … , FLG_DATA<N>)를 입출력시키고, 선택되지 않은 홀수 번째 플래그 페이지 버퍼(610<1>, 610<3>, 610<4>, … , 610<N-1>)를 통해서는 플래그 데이터가 입출력되지 않도록 한다.
전술한 바와 같은 방식으로 데이터 입출력 제어부(640)가 동작하기 위해서 짝수 페이지(PAGE_EVEN)의 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FCE<1:N>) 및 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 N개의 불휘발성 메모리 셀(FCO<1:N>)을 각각 선택할 수 있는 셀 선택 제어신호(CS_CNTLE<M+1:M+N>, CS_CNTLO<M+1:M+N>)의 값을 조절하는 방법을 사용할 수 있다. 이렇게, 짝수 페이지(PAGE_EVEN)의 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FCE<1:N>) 및 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 N개의 불휘발성 메모리 셀(FCO<1:N>)을 각각 선택할 수 있는 셀 선택 제어신호(CS_CNTLE<M+1:M+N>, CS_CNTLO<M+1:M+N>)의 값을 조절하여 N개의 플래그 페이지 버퍼(610<1:N>) 중 홀수 번째 플래그 페이지 버퍼(610<1>, 610<3>, 610<5>, … , 610<N-1>)만 (N / 2)비트의 플래그 데이터(FLG_DATA<1>, FLG_DATA<3>, FLG_DATA<5>, … , FLG_DATA<N-1>)를 입출력시키거나 짝수 번째 플래그 페이지 버퍼(610<2>, 610<4>, 610<6>, … , 610<N>)에서만 (N / 2)비트의 플래그 데이터(FLG_DATA<2>, FLG_DATA<4>, FLG_DATA<6>, … , FLG_DATA<N>)를 입출력하게 된다.
예컨대, 도 8b에 도시된 테이블과 같이 짝수 셀 선택 제어신호(CS_CNTLE<1:8>)의 값이 '1 1 0 1 1 1 0 1'이 되도록 하고, 홀수 셀 선택 제어신호(CS_CNTLO<1:8>)의 값이 '0 1 1 1 0 1 1 1'이 되도록 하여 인가하게 되면, 짝수 페이지(PAGE_EVEN)의 플래그 영역(FLAG AREA)에 포함된 8개의 불휘발성 메모리 셀(FCE<1:8>) 중 세 번째와 일곱 번째 불휘발성 메모리 셀(FCE<3>, FCE<7>)만 선택되어 그에 대응하는 세 번째와 일곱 번째 플래그 페이지 버퍼(610<3>, 610<7>)를 통해 2비트의 플래그 데이터(FLG_DATA<3>, FLG_DATA<7>)가 입출력되고, 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 포함된 8개의 불휘발성 메모리 셀(FCO<1:8>) 중 첫 번째와 다섯 번째 불휘발성 메모리 셀(FCO<1>, FCO<5>)만 선택되어 그에 대응하는 첫 번째와 다섯 번째 플래그 페이지 버퍼(610<1>, 610<5>)를 통해 2비트의 플래그 데이터(FLG_DATA<1>, FLG_DATA<5>)가 입출력된다.
즉, 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 각각 8개씩 포함된 불휘발성 메모리 셀(FCE<1:8>, FCO<1:8>) 중 짝수 페이지(PAGE_EVEN)측의 세 번째와 일곱 번째 불휘발성 메모리 셀(FCE<3>, FCE<7>)와 홀수 페이지(PAGE_ODD)측의 첫 번째와 다섯 번째 불휘발성 메모리 셀(FCO<1>, FCO<5>)에 대응하여 8개의 플래그 페이지 버퍼(610<1:8>) 중 홀수 번째 페이지 버퍼(610<1>, 610<3>, 610<5>, 610<7>)를 통해서 4비트의 플래그 데이터(FLG_DATA<1>, FLG_DATA<3>, FLG_DATA<5>, FLG_DATA<7>)를 입출력하게 된다.
이때, 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 대응하는 8개의 플래그 페이지 버퍼(610<1:8>) 중 짝수 번째 페이지 버퍼(610<2>, 610<4>, 610<6>, 610<8>)로는 플래그 데이터가 입출력되지 않는 상태가 되는 것을 알 수 있다.
따라서, 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 각각 8개씩 포함된 불휘발성 메모리 셀(FCE<1:8>, FCO<1:8>)에서 4비트의 플래그 데이터(FLG_DATA<1>, FLG_DATA<3>, FLG_DATA<5>, FLG_DATA<7>)가 저장되는 셀들(FCO<1>, FCE<3>, FCO<5>, FCE<7>) 사이에는 아무런 데이터도 저장되지 않는 셀들(FCE<1>, FCO<2>, FCE<2>, FCO<3>, FCO<4>, FCE<4>, FCE<5>, FCO<6>, FCE<6>, FCO<7>, FCO<8>, FCE<8>)이 존재하게 되어 4비트의 플래그 데이터(FLG_DATA<1>, FLG_DATA<3>, FLG_DATA<5>, FLG_DATA<7>)가 저장되는 과정에서 인접한 셀들로부터 간섭(interference) 현상이 발생되는 것을 최소화할 수 있게 된다.
마찬가지로, 도면에 도시되진 않았지만 짝수 셀 선택 제어신호(CS_CNTLE<1:8>)의 값이 '1 1 1 0 1 1 1 0'이 되도록 하고, 홀수 셀 선택 제어신호(CS_CNTLO<1:8>)의 값이 '1 0 1 1 1 0 1 1'이 되도록 하여 인가하게 되면, 짝수 페이지(PAGE_EVEN)의 플래그 영역(FLAG AREA)에 포함된 8개의 불휘발성 메모리 셀(FCE<1:8>) 중 네 번째와 여덟 번째 불휘발성 메모리 셀(FCE<4>, FCE<8>)만 선택되어 그에 대응하는 네 번째와 여덟 번째 플래그 페이지 버퍼(610<4>, 610<8>)를 통해 2비트의 플래그 데이터(FLG_DATA<4>, FLG_DATA<8>)가 입출력되고, 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 포함된 8개의 불휘발성 메모리 셀(FCO<1:8>) 중 두 번째와 여섯 번째 불휘발성 메모리 셀(FCO<2>, FCO<6>)만 선택되어 그에 대응하는 두 번째와 여섯 번째 플래그 페이지 버퍼(610<2>, 610<6>)를 통해 2비트의 플래그 데이터(FLG_DATA<2>, FLG_DATA<6>)가 입출력된다.
즉, 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 각각 8개씩 포함된 불휘발성 메모리 셀(FCE<1:8>, FCO<1:8>) 중 짝수 페이지(PAGE_EVEN)측의 네 번째와 여덟 번째 불휘발성 메모리 셀(FCE<4>, FCE<8>)와 홀수 페이지(PAGE_ODD)측의 두 번째와 여섯 번째 불휘발성 메모리 셀(FCO<2>, FCO<6>)에 대응하여 8개의 플래그 페이지 버퍼(610<1:8>) 중 짝수 번째 페이지 버퍼(610<2>, 610<4>, 610<6>, 610<7>)를 통해서 4비트의 플래그 데이터(FLG_DATA<2>, FLG_DATA<4>, FLG_DATA<6>, FLG_DATA<8>)를 입출력하게 된다.
이때, 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 대응하는 8개의 플래그 페이지 버퍼(610<1:8>) 중 홀수 번째 페이지 버퍼(610<1>, 610<3>, 610<5>, 610<7>)로는 플래그 데이터가 입출력되지 않는 상태가 되는 것을 알 수 있다.
따라서, 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 각각 8개씩 포함된 불휘발성 메모리 셀(FCE<1:8>, FCO<1:8>)에서 4비트의 플래그 데이터(FLG_DATA<2>, FLG_DATA<4>, FLG_DATA<6>, FLG_DATA<8>)가 저장되는 셀들(FCO<2>, FCE<4>, FCO<6>, FCE<8>) 사이에는 아무런 데이터도 저장되지 않는 셀들(FCO<1>, FCE<1>, FCE<2>, FCO<3>, FCE<3>, FCO<4>, FCO<5>, FCE<5>, FCE<6>, FCO<7>, FCE<7>, FCO<8>)이 존재하게 되어 4비트의 플래그 데이터(FLG_DATA<2>, FLG_DATA<4>, FLG_DATA<6>, FLG_DATA<8>)가 저장되는 과정에서 인접한 셀들로부터 간섭(interference) 현상이 발생되는 것을 최소화할 수 있게 된다.
이와 같은 방식으로, 짝수 페이지(PAGE_EVEN)의 플래그 영역(FLAG AREA)에 포함되는 불휘발성 메모리 셀의 개수가 32개로 늘어(FCE<1:32>)나고, 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 포함되는 불휘발성 메모리 셀의 개수가 32개로 늘어(FCO<1:32>)난다고 하여도 도 9b에 도시된 다이어그램처럼 셀 선택 제어신호(CS_CNTLE<1:8>, CS_CNTLO<1:8>)의 값을 조절한 상태에서 셀 선택 어드레스(CS_ADDR<0:1>)을 카운팅(OOb -> O1b -> 10b -> 11b)하는 방법을 통해 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 포함된 32개의 플래그 페이지 버퍼(610<1:32>) 중 홀수 번째 플래그 페이지 버퍼(610<1>, 610<3>, 610<5>, … , 610<31>)만 16비트의 플래그 데이터(FLG_DATA<1>, FLG_DATA<3>, FLG_DATA<5>, … , FLG_DATA<31>)를 입출력하도록 하거나 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 포함된 32개의 플래그 페이지 버퍼(610<1:32>) 중 짝수 번째 플래그 페이지 버퍼(610<2>, 610<4>, 610<6>, … , 610<32>)만 16비트의 플래그 데이터(FLG_DATA<2>, FLG_DATA<4>, FLG_DATA<6>, … , FLG_DATA<32>)를 입출력하도록 하는 것이 가능하다.
그리고, 노말 데이터(NR_DATA<1:M>)는 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 노말 영역(NORMAL AREA)에 포함된 (2 * M)개의 불휘발성 메모리 셀(NCE<1:M>, NCO<1:M>)에 다치로 저장되고, 플래그 데이터(FLG_DATA<1:N>)는 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 포함된 (2 * N)개의 불휘발성 메모리 셀(FCE<1:N>, FCO<1:N>)에 2치로 저장될 수 있다. 즉, 노말 데이터(NR_DATA<1:M>)의 경우 저장되어야 하는 데이터의 양이 중요한 이슈이므로 보다 많은 데이터를 저장할 수 있는 방식을 사용하고, 플래그 데이터(FLG_DATA<1:N>)의 경우 판독되는 데이터의 정확성이 중요한 이슈이므로 오류가 발생할 확률이 적은 방식을 사용하도록 할 수 있다.
도 10a에, 노말 영역(NORMAL AREA)에 포함된 (2 * M)개의 불휘발성 메모리 셀(NCE<1:M>, NCO<1:M>)의 임계치 분포의 일례를 나타내고, 도 10b에, 플래그 영역(FLAG AREA)에 포함된 (2 * N)개의 불휘발성 메모리 셀(FCE<1:N>, FCO<1:N>)의 임계치 분포의 일례를 나타낸다.
도 10b를 참조하면, 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 포함된 (2 * N)개의 불휘발성 메모리 셀(FCE<1:N>, FCO<1:N>)의 초기 상태는, 예를 들면, 플래그 데이터(FLG_DATA<1:N>)가 "1"(=소거 상태)이 되는 경우이다. 이 상태는, 예를 들면, 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 노말 영역(NORMAL AREA)에 저장되는 노말 데이터(NR_DATA<1:M>)의 기입이 종료되지 않은 상태를 나타낸다. 이렇게, 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 포함된 (2 * N)개의 불휘발성 메모리 셀(FCE<1:N>, FCO<1:N>)로부터 플래그 데이터(FLG_DATA<1:N>)를 판독하여, 그 값이 "1"이면, 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 노말 영역(NORMAL AREA)에 저장되는 노말 데이터(NR_DATA<1:M>)의 기입이 종료되지 않은 상태이다.
이후, 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 노말 영역(NORMAL AREA)에 저장되는 노말 데이터(NR_DATA<1:M>)의 기입이 종료되면, 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 포함된 (2 * N)개의 불휘발성 메모리 셀(FCE<1:N>, FCO<1:N>) 중 선택된 셀들 - 홀수 또는 짝수 번째 셀들을 의미함 - 의 부유 게이트에 전자를 주입하고, 플래그 셀의 임계치를 소거 상태 "1"로부터 기입 상태 "0"으로 높인다. 이렇게, 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 포함된 (2 * N)개의 불휘발성 메모리 셀(FCE<1:N>, FCO<1:N>) 중 선택된 셀들로부터 플래그 데이터(FLG_DATA<1, 3, 5, … , N-1> or FLG_DATA<2, 4, 6, … , N>)를 판독하여, 그 값이 "0"이면, 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 노말 영역(NORMAL AREA)에 저장되는 노말 데이터(NR_DATA<1:M>)의 기입이 종료된 상태이다.
이때, 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 포함된 (2 * N)개의 불휘발성 메모리 셀(FCE<1:N>, FCO<1:N>) 중 선택된 셀들로부터 판독된 플래그 데이터(FLG_DATA<1, 3, 5, … , N-1> or FLG_DATA<2, 4, 6, … , N>)의 값이 "0"인 상태에서도, 선택되지 않은 셀들로부터 판독된 플래그 데이터(FLG_DATA<2, 4, 6, … , N> or FLG_DATA<1, 3, 5, … , N-1>)의 값은 계속 "1"인 상태가 되는 것이 정상이다.
그런데, 선택되지 않은 셀들로부터 판독된 플래그 데이터(FLG_DATA<2, 4, 6, … , N> or FLG_DATA<1, 3, 5, … , N-1>)의 값이 "0"이되는 경우가 발생한다면, 선택된 셀들 - 홀수 또는 짝수 번째 셀들을 의미함 - 의 부유 게이트에 전자를 주입하는 과정에서 인접한 셀들인 선택되지 않은 셀들에 간섭(interference) 현상이 발생하였다는 것을 의미하게 된다.
이와 같이, 선택되지 않은 셀들로부터 판독된 플래그 데이터(FLG_DATA<2, 4, 6, … , N> or FLG_DATA<1, 3, 5, … , N-1>)의 값을 판독하여 간섭(interderence) 현상이 발생하였다는 것을 알게 되면, 선택된 셀들의 플래그 데이터(FLG_DATA<1, 3, 5, … , N-1> or FLG_DATA<2, 4, 6, … , N>)를 판독하는 과정에서 판독 기준 전압(Vread)의 레벨을 조절하는 방법을 통해 이미 발생한 간섭(interderence) 현상을 상쇄시키는 것이 가능하다.
이상에서 살펴본 바와 같이 본 발명의 제2 실시예를 적용하면, 1개의 워드라인에 배치되지만, 각각 M개의 불휘발성 메모리 셀이 배치되는 노말 영역에 사용자의 데이터를 입출력하고, 각각 N개의 불휘발성 메모리 셀이 배치되는 플래그 영역에 노말 영역의 현재 상태에 따라 그 값이 조절되는 플래그 데이터를 입출력하는 K개의 페이지를 포함하는 불휘발성 메모리 장치에 있어서, K개의 페이지에서 플래그 데이터를 저장하기 위해 플래그 영역에 포함된 (K * N)개의 불휘발성 메모리 셀이 K개씩 연결된 N개의 플래그 페이지 버퍼 중 서로 인접한 플래그 페이지 버퍼가 동시에 인에이블 되지 않도록 제어함으로써, 인접한 불휘발성 메모리 셀 간의 간섭(interference) 현상에 의해 입출력되는 플래그 데이터의 정확도가 떨어지는 것을 방지할 수 있다.
<제3 실시예>
도 7은 본 발명의 제3 실시예에 따른 불휘발성 메모리 장치의 구성을 도시한 블록 다이어그램이다.
도 7을 참조하면, 본 발명의 제3 실시예에 따른 불휘발성 메모리 장치는, 제1 워드라인(WL<1>)과, 제2 워드라인(WL<2>)과, M개의 노말 페이지 버퍼(700<1:M>)와, N개의 플래그 페이지 버퍼(710<1:N>)와, 데이터 입출력 제어부(740)를 포함하여 구성된다. 여기서, 워드라인(WL<1>)에는 K개의 페이지(PAGE<1:K>)를 포함하여 구성된다.
참고로, 불휘발성 메모리 장치의 메모리 셀 어레이에는 다수의 블록(BLOCK<1:L>)이 포함되고, 다수의 블록(BLOCK<1:L>) 각각에는 다수의 워드라인(WL<0:31>)과 다수의 비트라인(BL_EVEN<1:M>, BL_ODD<1:M>, BL_EVEN<M+1:M+N>, BL_ODD<M+1:M+N>)이 어레이 형태로 이루어져 각 교점마다 불휘발성 메모리 셀 트랜지스터가 배치된다. 이때, 다수의 워드라인(WL<0:31>) 중 1개의 워드라인에 접속되는 다수개의 메모리 셀 트랜지스터(NCE<1:M>, NCO<1:M>, FCE<1:N>, FCO<1:N>) 각각이 1비트의 데이터를 저장할 수 있고, 1개의 워드라인에 접속되는 다수의 메모리 셀 트랜지스터(NCE<1:M>, NCO<1:M>, FCE<1:N>, FCO<1:N>)에서 홀수 번째 셀 트랜지스터(NCO<1:M>, FCO<1:N>)에 대하여 데이터의 판독(읽기) 및 기입(쓰기)이 동시에 행해지고, 짝수 번째 셀 트랜지스터(NCE<1:M>, FCE<1:N>)에 대하여 데이터의 판독(읽기) 및 기입(쓰기)이 동시에 행해질 때 1개의 워드라인이 두 개의 페이지(PAGE1_EVEN, PAGE1_ODD)가 된다. 물론, 1개의 워드라인(WL<1>)이 아니라 인접한 2개의 워드라인(WL<1>, WL<2>)이 네 개의 페이지(PAGE1_EVEN, PAGE1_ODD, PAGE2_EVEN, PAGE2_ODD)가 될 수 있다.
또한, 다수의 워드라인(WL<0:31>) 중 1개의 워드라인에 접속되는 다수개의 메모리 셀 트랜지스터(NCE<1:M>, NCO<1:M>, FCE<1:N>, FCO<1:N>) 각각이 2비트의 데이터를 저장할 수 있고, 1개의 워드라인에 접속되는 다수의 메모리 셀 트랜지스터(NCE<1:M>, NCO<1:M>, FCE<1:N>, FCO<1:N>)에서 홀수 번째 셀 트랜지스터(NCO<1:M>, FCO<1:N>)에 대하여 데이터의 판독(읽기) 및 기입(쓰기)이 동시에 행해지고, 짝수 번째 셀 트랜지스터(NCE<1:M>, FCE<1:N>)에 대하여 데이터의 판독(읽기) 및 기입(쓰기)이 동시에 행해질 때 1개의 워드라인이 네 개의 페이지(PAGE1_EVEN_LSB, PAGE1_EVEN_MSB, PAGE1_ODD_LSB, PAGE1_ODD_MSB)가 된다. 물론, 1개의 워드라인(WL<1>)이 아니라 인접한 2개의 워드라인(WL<1>, WL<2>)이 여덟 개의 페이지(PAGE1_EVEN_LSB, PAGE1_EVEN_MSB, PAGE1_ODD_LSB, PAGE1_ODD_MSB, PAGE2_EVEN_LSB, PAGE2_EVEN_MSB, PAGE2_ODD_LSB, PAGE2_ODD_MSB))가 될 수 있다.
이와 같이, 불휘발성 메모리 장치에서 페이지(PAGE)라고 하는 단위는 데이터의 판독(읽기) 및 기입(쓰기)이 동시에 행해지는 최소 단위를 의미하며, 1개의 워드라인에도 여러 개의 페이지가 포함될 수 있다. 따라서, 본 발명의 제3 실시예에 따른 불휘발성 메모리 장치에는 사실 다수의 워드라인에 다수의 페이지가 포함되어 있지만, 본 발명의 제3 실시예에서 예시된 불휘발성 반도체 메모리 장치에 포함된 다수의 워드라인(WL<0:31>) 중 짝수 번째 워드라인(WL<0>, WL<2>, WL<4>, … , WL<30>)과 홀수 번째 워드라인(WL<1>, WL<3>, WL<5>, … , WL<31>)을 각각 서로 인접한 두 개의 워드라인(WL<0>, WL<1> / WL<1>, WL<2> / WL<2>, WL<3> /WL<3>, WL<4> / … / WL<30>, WL<31>)단위로 묶었을 때 각각 동일한 동작특성을 가진다. 따라서, 이하에서는 대표적인 두 개의 워드라인(WL<1>, WL<2>)를 기준으로 그 동작을 설명하도록 하겠다.
먼저, 제1 워드라인(WL<1>)에는 K개의 페이지(PAGE1<1:K>)가 포함되어 있으며, K개의 페이지(PAGE1<1:K>) 각각은 M개의 불휘발성 메모리 셀(NCE1<1:M>, NCO1<1:M>)이 배치되는 노말 영역(NORMAL AREA)과, N개의 불휘발성 메모리 셀(FCE1<1:N>, FCO1<1:N>)이 배치되는 플래그 영역(FLAG AREA)을 포함하여 구성된다.
또한, 제2 워드라인(WL<2>)에는 K개의 페이지(PAGE2<1:K>)가 포함되어 있으며, K개의 페이지(PAGE2<1:K>) 각각은 M개의 불휘발성 메모리 셀(NCE2<1:M>, NCO2<1:M>)이 배치되는 노말 영역(NORMAL AREA)과, N개의 불휘발성 메모리 셀(FCE2<1:N>, FCO2<1:N>)이 배치되는 플래그 영역(FLAG AREA)을 포함하여 구성된다. 여기서, M은 2이상의 정수가 될 수 있고, N도 2이상의 정수가 될 수 있으며, K는 1이상의 정수가 될 수 있다.
참고로, 본 발명의 제3 실시예에서 K는 2인 것으로 가정하여 설명되는데, 이는 어디까지나 설명의 편의를 위한 것일 뿐, K가 2보다 큰 경우도 본 발명의 제3 실시예에 포함되는 구성이 될 수 있다. 따라서, 이후에는 제1 워드라인(WL<1>)에 홀수 페이지(PAGE1_ODD)와 짝수 페이지(PAGE1_EVEN)가 포함되고, 제2 워드라인(WL<2>)에 홀수 페이지(PAGE2_ODD)와 짝수 페이지(PAGE2_EVEN)가 포함되는 구성인 것으로 가정하여 설명하도록 하겠다.
제1 워드라인(WL<1>) 또는 제2 워드라인(WL<2>)에 포함된 홀수 페이지(PAGE1_ODD or PAGE2_ODD) 또는 짝수 페이지(PAGE1_EVEN or PAGE2_EVEN)의 노말 영역(NORMAL AREA)으로 각각 입출력되는 노말 데이터(NR_DATA<1:M>)는 사용자에 의해 그 값이 변동될 수 있다. 즉, 사용자에 의해 불휘발성 메모리 장치로 인가되는 데이터가 바로 노말 데이터(NR_DATA<1:M>)로서 제1 워드라인(WL<1>) 또는 제2 워드라인(WL<2>)에 포함된 홀수 페이지(PAGE1_ODD or PAGE2_ODD) 또는 짝수 페이지(PAGE1_EVEN or PAGE2_EVEN)의 노말 영역(NORMAL AREA)에 각각 저장되고, 사용자의 필요에 의해 불휘발성 메모리 장치에서 출력되는 데이터가 바로 노말 데이터(NR_DATA<1:M>)로서 제1 워드라인(WL<1>) 또는 제2 워드라인(WL<2>)에 포함된 홀수 페이지(PAGE1_ODD or PAGE2_ODD) 또는 짝수 페이지(PAGE1_EVEN or PAGE2_EVEN)의 노말 영역(NORMAL AREA)에서 각각 출력된다.
반면, 제1 워드라인(WL<1>) 또는 제2 워드라인(WL<2>)에 포함된 홀수 페이지(PAGE1_ODD or PAGE2_ODD) 또는 짝수 페이지(PAGE1_EVEN or PAGE2_EVEN)의 플래그 영역(FLAG AREA)으로 각각 입출력되는 플래그 데이터(FLG_DATA<1:N>)는 제1 워드라인(WL<1>) 또는 제2 워드라인(WL<2>)에 포함된 홀수 페이지(PAGE1_ODD or PAGE2_ODD) 또는 짝수 페이지(PAGE1_EVEN or PAGE2_EVEN)의 현재 상태에 따라 그 값이 변동될 수 있다.
즉, 제1 워드라인(WL<1>) 또는 제2 워드라인(WL<2>)에 포함된 홀수 페이지(PAGE1_ODD or PAGE2_ODD) 또는 짝수 페이지(PAGE1_EVEN or PAGE2_EVEN)의 플래그 영역(FLAG AREA)은 제1 워드라인(WL<1>) 또는 제2 워드라인(WL<2>)에 포함된 홀수 페이지(PAGE1_ODD or PAGE2_ODD) 또는 짝수 페이지(PAGE1_EVEN or PAGE2_EVEN)에 포함된 짝수 페이지(PAGE1_EVEN or PAGE2_EVEN)의 노말 영역(NORMAL AREA)의 현재 상태가 어떤지에 따라 불휘발성 메모리 장치 내부의 데이터 입출력 제어부(740)에서 제1 워드라인(WL<1>) 또는 제2 워드라인(WL<2>)에 포함된 홀수 페이지(PAGE1_ODD or PAGE2_ODD) 또는 짝수 페이지(PAGE1_EVEN or PAGE2_EVEN)의 플래그 영역(FLAG AREA)에 저장될 플래그 데이터(FLG_DATA<1:N>)의 값을 결정하게 된다. 또한, 제1 워드라인(WL<1>) 또는 제2 워드라인(WL<2>)에 포함된 홀수 페이지(PAGE1_ODD or PAGE2_ODD) 또는 짝수 페이지(PAGE1_EVEN or PAGE2_EVEN)의 플래그 영역(FLAG AREA)은 사용자에 의한 접근이 불가능하도록 설정된다.
여기서, 제1 워드라인(WL<1>) 또는 제2 워드라인(WL<2>)에 포함된 홀수 페이지(PAGE1_ODD or PAGE2_ODD) 또는 짝수 페이지(PAGE1_EVEN or PAGE2_EVEN)의 노말 영역(NORMAL AREA)의 현재 상태를 나타내는 플래그 데이터(FLG_DATA<1:N>)는, 예컨대, 제1 워드라인(WL<1>) 또는 제2 워드라인(WL<2>)에 포함된 홀수 페이지(PAGE1_ODD or PAGE2_ODD) 또는 짝수 페이지(PAGE1_EVEN or PAGE2_EVEN)의 노말 영역(NORMAL AREA)에 노말 데이터(NR_DATA<1:M>)의 기입(쓰기) 동작이 어디까지 진행되고 있는지 등을 나타내는 데이터이다. 따라서, 플래그 데이터(FLG_DATA<1:N>)를 판독(읽기)하면, 제1 워드라인(WL<1>) 또는 제2 워드라인(WL<2>)에 포함된 홀수 페이지(PAGE1_ODD or PAGE2_ODD) 또는 짝수 페이지(PAGE1_EVEN or PAGE2_EVEN)의 노말 영역(NORMAL AREA)에 노말 데이터(NR_DATA<1:M>)의 기입이 어디까지 진행되고 있는지를 알 수 있다. 이렇게, 플래그 데이터(FLG_DATA<1:N>)를 통해 제1 워드라인(WL<1>) 또는 제2 워드라인(WL<2>)에 포함된 홀수 페이지(PAGE1_ODD or PAGE2_ODD) 또는 짝수 페이지(PAGE1_EVEN or PAGE2_EVEN)의 노말 영역(NORMAL AREA)에 노말 데이터(NR_DATA<1:M>)의 기입이 어디까지 진행되고 있는지를 앎으로써, 예컨대, 제1 워드라인(WL<1>) 또는 제2 워드라인(WL<2>)에 포함된 홀수 페이지(PAGE1_ODD or PAGE2_ODD) 또는 짝수 페이지(PAGE1_EVEN or PAGE2_EVEN)의 베리파이(verify) 판독 전압의 레벨을 조절할 수 있다.
참고로, 도면에서는 제1 워드라인(WL<1>) 또는 제2 워드라인(WL<2>)에 포함된 짝수 페이지(PAGE1_EVEN or PAGE2_EVEN) 및 홀수 페이지(PAGE1_ODD or PAGE2_ODD)의 노말 영역(NORMAL AREA)과 플래그 영역(FLAG AREA)이 동일한 비율로 도시되어 있는데, 이는 설명의 편의를 위한 것일 뿐 실제로는 노말 영역(NORMAL AREA)이 플래그 영역(FLAG AREA)보다 훨씬 큰 영역이며, 그 면적이나 불휘발성 메모리 셀의 개수도 큰 차이가 난다. 예컨대, 제1 워드라인(WL<1>) 또는 제2 워드라인(WL<2>)에 포함된 홀수 페이지(PAGE1_ODD or PAGE2_ODD) 또는 짝수 페이지(PAGE1_EVEN or PAGE2_EVEN)의 노말 영역(NORMAL AREA)에 포함되는 불휘발성 메모리 셀(NCE1<1:M> or NCE2<1:M> or NCO1<1:M> or NCO2<1:M>)의 개수가 각각 (8Kbyte)개라고 하면, 제1 워드라인(WL<1>) 또는 제2 워드라인(WL<2>)에 포함된 홀수 페이지(PAGE1_ODD or PAGE2_ODD) 또는 짝수 페이지(PAGE1_EVEN or PAGE2_EVEN)의 플래그 영역(FLAG AREA)에 포함되는 불휘발성 메모리 셀(FCE1<1:N> or FCE2<1:N> or FCO1<1:N> or FCO2<1:N>)의 개수는 각각 (4Byte)개가 될 정도로 큰 차이가 난다.
그리고, 제1 워드라인(WL<1>) 또는 제2 워드라인(WL<2>)에 포함된 짝수 페이지(PAGE1_EVEN or PAGE2_EVEN) 및 홀수 페이지(PAGE1_ODD or PAGE2_ODD)의 노말 영역(NORMAL AREA)에 포함된 (2 * M)개의 불휘발성 메모리 셀(NCE1<1:M>, NCO1<1:M> or NCE2<1:M>, NCO2<1:M>)에 노말 데이터(NR_DATA<1:M>)를 기입(쓰기)/판독(읽기)하기 위해 M개의 노말 페이지 버퍼(700<1:M>)가 배치된다.
이와 같은, M개의 노말 페이지 버퍼(700<1:M>)는, 제1 워드라인(WL<1>)에 포함된 짝수 페이지(PAGE1_EVEN) 및 홀수 페이지(PAGE1_ODD)의 노말 영역(NORMAL AREA)에 각각 포함된 2개의 불휘발성 메모리 셀(NCE1<x>, NCO1<x>)이 번갈아 가면서 선택(NCE1<1> or NCO1<1> / NCE1<2> or NCO1<2> / … / NCE1<M> or NCO1<M>)되어 제1 워드라인의 짝수 페이지(PAGE1_EVEN) 및 홀수 페이지(PAGE1_ODD)의 노말 영역(NORMAL AREA)에 각각 포함되어 서로 인접하지 않은 M개의 불휘발성 메모리 셀(NCE1<1:M> or NCO1<1:M>)로부터 노말 데이터(NR_DATA<1:M>)를 입출력할 수 있다.
마찬가지로, M개의 노말 페이지 버퍼(600<1:M>)는, 제2 워드라인(WL<2>)에 포함된 짝수 페이지(PAGE2_EVEN) 및 홀수 페이지(PAGE2_ODD)의 노말 영역(NORMAL AREA)에 각각 포함된 2개의 불휘발성 메모리 셀(NCE2<x>, NCO2<x>)이 번갈아 가면서 선택(NCE2<1> or NCO2<1> / NCE2<2> or NCO2<2> / … / NCE2<M> or NCO2<M>)되어 제2 워드라인(WL<2>)에 포함된 짝수 페이지(PAGE2_EVEN) 및 홀수 페이지(PAGE2_ODD)의 노말 영역(NORMAL AREA)에 각각 포함되어 서로 인접하지 않은 M개의 불휘발성 메모리 셀(NCE2<1:M> or NCO2<1:M>)로부터 노말 데이터(NR_DATA<1:M>)를 입출력할 수 있다.
예컨대, 제1 워드라인(WL<1>)에 포함된 짝수 페이지(PAGE1_EVEN)의 노말 영역(NORMAL AREA)에 포함된 M개의 불휘발성 메모리 셀(NCE1<1:M>)이 선택되어 노말 데이터(NR_DATA<1:M>)를 입출력할 수 있고, 이때에는 제1 워드라인(WL<1>)에 포함된 홀수 페이지(PAGE1_ODD)의 노말 영역(NORMAL AREA)에 포함된 M개의 불휘발성 메모리 셀(NCO1<1:M>)이 선택되지 않은 상태가 되어 노말 데이터(NR_DATA<1:M>)를 입출력하지 않는다. 마찬가지로, 제1 워드라인(WL<1>)에 포함된 홀수 페이지(PAGE1_ODD)의 노말 영역(NORMAL AREA)에 포함된 M개의 불휘발성 메모리 셀(NCO1<1:M>)이 선택되어 노말 데이터(NR_DATA<1:M>)를 입출력할 수 있고, 이때에는 제1 워드라인(WL<1>)에 포함된 짝수 페이지(PAGE1_EVEN)의 노말 영역(NORMAL AREA)에 포함된 M개의 불휘발성 메모리 셀(NCE1<1:M>)이 선택되지 않은 상태가 되어 노말 데이터(NR_DATA<1:M>)를 입출력하지 않는다.
또한, 제2 워드라인(WL<2>)에 포함된 짝수 페이지(PAGE2_EVEN)의 노말 영역(NORMAL AREA)에 포함된 M개의 불휘발성 메모리 셀(NCE2<1:M>)이 선택되어 노말 데이터(NR_DATA<1:M>)를 입출력할 수 있고, 이때에는 제2 워드라인(WL<2>)에 포함된 홀수 페이지(PAGE2_ODD)의 노말 영역(NORMAL AREA)에 포함된 M개의 불휘발성 메모리 셀(NCO2<1:M>)이 선택되지 않은 상태가 되어 노말 데이터(NR_DATA<1:M>)를 입출력하지 않는다. 마찬가지로, 제2 워드라인(WL<2>)에 포함된 홀수 페이지(PAGE2_ODD)의 노말 영역(NORMAL AREA)에 포함된 M개의 불휘발성 메모리 셀(NCO2<1:M>)이 선택되어 노말 데이터(NR_DATA<1:M>)를 입출력할 수 있고, 이때에는 제2 워드라인(WL<2>)에 포함된 짝수 페이지(PAGE2_EVEN)의 노말 영역(NORMAL AREA)에 포함된 M개의 불휘발성 메모리 셀(NCE2<1:M>)이 선택되지 않은 상태가 되어 노말 데이터(NR_DATA<1:M>)를 입출력하지 않는다.
이와 같은, M개의 노말 페이지 버퍼(700<1:M>)는, 데이터 입출력 제어부(740)에 의해 그 동작이 제어된다.
구체적으로, 데이터 입출력 제어부(740)는 노말 데이터(NR_DATA<1:M>) 입출력 동작이 수행되어야 할 때 M개의 노말 페이지 버퍼(700<1:M>)를 모두 선택하여 - 인에이블 시켜 - M비트의 노말 데이터(NR_DATA<1:M>)가 모두 동시에 입출력될 수 있도록 한다.
즉, 제1 워드라인(WL<1>)에 포함된 짝수 페이지(PAGE1_EVEN) 및 홀수 페이지(PAGE1_ODD)의 노말 영역(NORMAL AREA)에 대응하여 M개의 노말 페이지 버퍼(700<1:M>)를 모두 선택하여 동시에 M비트의 노말 데이터(NR_DATA<1:M>)가 입출력될 수 있도록 한다.
마찬가지로, 제2 워드라인(WL<2>)에 포함된 짝수 페이지(PAGE2_EVEN) 및 홀수 페이지(PAGE2_ODD)의 노말 영역(NORMAL AREA)에 대응하여 M개의 노말 페이지 버퍼(700<1:M>)를 모두 선택하여 동시에 M비트의 노말 데이터(NR_DATA<1:M>)가 입출력될 수 있도록 한다.
그리고, 제1 워드라인(WL<1>) 또는 제2 워드라인(WL<2>)에 포함된 짝수 페이지(PAGE1_EVEN or PAGE2_EVEN) 및 홀수 페이지(PAGE1_ODD or PAGE2_ODD)의 플래그 영역(FLAG AREA)에 포함된 (2 * N)개의 불휘발성 메모리 셀(FCE1<1:N>, FCO1<1:N> or FCE2<1:N>, FCO2<1:N>)에 플래그 데이터(FLG_DATA<1:N>)를 기입(쓰기)/판독(읽기)하기 위해 N개의 플래그 페이지 버퍼(710<1:N>)가 배치된다.
이와 같은, N개의 플래그 페이지 버퍼(710<1:N>)는, 제1 워드라인(WL<1>)에 포함된 짝수 페이지(PAGE1_EVEN) 및 홀수 페이지(PAGE1_ODD)의 플래그 영역(FLAG AREA)에 각각 포함된 2개의 불휘발성 메모리 셀(FCE1<x>, FCO1<X>)이 번갈아 가면서 선택(FCE1<1> or FCO1<1> / FCE1<2> or FCO1<2> / … / FCE1<N> or FCO1<N>)되어 제1 워드라인(WL<1>)의 짝수 페이지(PAGE1_EVEN) 및 홀수 페이지(PAGE1_ODD)의 플래그 영역(FLAG AREA)에 각각 포함되어 서로 인접하지 않은 N개의 불휘발성 메모리 셀(FCE1<1:N> or FCO1<1:N>)로부터 플래그 데이터(FLG_DATA<1:N>)를 입출력할 수 있다.
마찬가지로, M개의 노말 페이지 버퍼(600<1:M>)는, 제2 워드라인(WL<2>)에 포함된 짝수 페이지(PAGE2_EVEN) 및 홀수 페이지(PAGE2_ODD)의 플래그 영역(FLAG AREA)에 각각 포함된 2개의 불휘발성 메모리 셀(FCE2<x>, FCO2<X>)이 번갈아 가면서 선택(FCE2<1> or FCO2<1> / FCE2<2> or FCO2<2> / … / FCE2<N> or FCO2<N>)되어 제2 워드라인(WL<2>)의 짝수 페이지(PAGE2_EVEN) 및 홀수 페이지(PAGE2_ODD)의 플래그 영역(FLAG AREA)에 각각 포함되어 서로 인접하지 않은 N개의 불휘발성 메모리 셀(FCE2<1:N> or FCO2<1:N>)로부터 플래그 데이터(FLG_DATA<1:N>)를 입출력할 수 있다.
예컨대, 제1 워드라인(WL<1>)에 포함된 짝수 페이지(PAGE1_EVEN)의 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FCE1<1:N>) 중 선택되는 불휘발성 메모리 셀의 개수와 홀수 페이지(PAGE1_ODD)의 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FCO1<1:N>) 중 선택되는 불휘발성 메모리 셀의 개수를 합하면 N개가 된다. 이렇게, 짝수 페이지(PAGE1_EVEN) 또는 홀수 페이지(PAGE1_ODD)의 플래그 영역(FLAG AREA)에서 각각 선택된 N개의 선택된 불휘발성 메모리 셀을 통해 플래그 데이터(FLG_DATA<1:N>)를 입출력하게 된다. 이때, 제1 워드라인(WL<1>)에 포함된 짝수 페이지(PAGE1_EVEN) 또는 홀수 페이지(PAGE1_ODD)의 플래그 영역(FLAG AREA)에서 선택되지 않은 불휘발성 메모리 셀로는 플래그 데이터가 입출력되지 않는다.
마찬가지로, 제2 워드라인(WL<2>)에 포함된 짝수 페이지(PAGE1_EVEN)의 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FCE2<1:N>) 중 선택되는 불휘발성 메모리 셀의 개수와 홀수 페이지(PAGE2_ODD)의 플래그 영역(FLAG AREA)에 포함된 N개의 불휘발성 메모리 셀(FCO2<1:N>) 중 선택되는 불휘발성 메모리 셀의 개수를 합하면 N개가 된다. 이렇게, 짝수 페이지(PAGE2_EVEN) 또는 홀수 페이지(PAGE2_ODD)의 플래그 영역(FLAG AREA)에서 각각 선택된 N개의 선택된 불휘발성 메모리 셀을 통해 플래그 데이터(FLG_DATA<1:N>)를 입출력하게 된다. 이때, 제2 워드라인(WL<2>)에 포함된 짝수 페이지(PAGE2_EVEN) 또는 홀수 페이지(PAGE2_ODD)의 플래그 영역(FLAG AREA)에서 선택되지 않은 불휘발성 메모리 셀로는 플래그 데이터가 입출력되지 않는다.
이와 같은, N개의 플래그 페이지 버퍼(710<1:N>)는, 데이터 입출력 제어부(740)에 의해 그 동작이 제어된다.
구체적으로, 데이터 입출력 제어부(740)는 플래그 데이터(FLG_DATA<1:N>)의 입출력 동작이 수행되어야 할 때 제1 워드라인(WL<1>)에 포함된 짝수 페이지(PAGE1_EVEN) 및 홀수 페이지(PAGE1_ODD)의 플래그 영역(FLAG AREA)에 대응하여 N개의 플래그 페이지 버퍼(710<1:N>) 중 서로 인접하지 않은 제1 그룹의 플래그 페이지 버퍼만 선택하고, N개의 플래그 페이지 버퍼(710<1:N>) 중 제1 그룹에 포함되지 않은 플래그 페이지 버퍼는 선택하지 않는다.
반대로, 제2 워드라인(WL<2>)에 포함된 짝수 페이지(PAGE2_EVEN) 및 홀수 페이지(PAGE2_ODD)의 플래그 영역(FLAG AREA)에 대응하여 N개의 플래그 페이지 버퍼(710<1:N>) 중 서로 인접하지 않은 제2 그룹의 플래그 페이지 버퍼 - 제1 그룹의 플래그 페이지 버퍼와 겹치지 않음 - 만 선택하고, N개의 플래그 페이지 버퍼(710<1:N>) 중 제2 그룹에 포함되지 않은 플래그 페이지 버퍼는 선택하지 않는다.
즉, 데이터 입출력 제어부(740)는 플래그 데이터(FLG_DATA<1:N>)의 입출력 동작을 수행하기 위한 N개의 플래그 페이지 버퍼(710<1:N>) 중 제1 워드라인(WL<1>)에 포함된 짝수 페이지(PAGE1_EVEN) 및 홀수 페이지(PAGE1_ODD)의 플래그 영역(FLAG AREA)에 대응하여 선택되는 플래그 페이지 버퍼와 제2 워드라인(WL<2>)에 포함된 짝수 페이지(PAGE2_EVEN) 및 홀수 페이지(PAGE2_ODD)의 플래그 영역(FLAG AREA)에 대응하는 선택되는 플래그 페이지 버퍼가 서로 겹치지 않도록 한다.
다르게 표현하면, 데이터 입출력 제어부(740)는, 제1 워드라인(WL<1>)에 포함된 짝수 페이지(PAGE1_EVEN) 및 홀수 페이지(PAGE1_ODD)의 플래그 영역(FLAG AREA)에 대응하여 N개의 플래그 페이지 버퍼(710<1:N>) 중 서로 인접하지 않은 R개의 플래그 페이지 버퍼(710<1:R>)만 선택하여 - 인에이블 시킴 - R비트의 플래그 데이터(FLG_DATA<1:R>)를 입출력시키고, 선택하지 않은 - 디스에이블 시킴 - (N - R)개의 플래그 페이지 버퍼(710<1:N-R>)로는 플래그 데이터가 입출력되지 않도록 한다.
반대로, 데이터 입출력 제어부(740)는, 제2 워드라인(WL<2>)에 포함된 짝수 페이지(PAGE2_EVEN) 및 홀수 페이지(PAGE2_ODD)의 플래그 영역(FLAG AREA)에 대응하여 N개의 플래그 페이지 버퍼(710<1:N>) 중 서로 인접하지 않은 (N - R)개의 플래그 페이지 버퍼(710<1:N-R>)만 선택하여 (N - R)비트의 플래그 데이터(FLG_DATA<1:N-R>)를 입출력시키고, 선택하지 않은 R개의 플래그 페이지 버퍼(710<1:R>)로는 플래그 데이터가 입출력되지 않도록 한다.
예컨대, 데이터 입출력 제어부(740)는 제1 워드라인(WL<1>)의 짝수 페이지(PAGE1_EVEN) 및 홀수 페이지(PAGE1_ODD)의 플래그 영역(FLAG AREA)에 각각 N개씩 포함된 불휘발성 메모리 셀(FCE1<1:N>, FCO1<1:N>)이 선택되어 플래그 데이터(FLG_DATA<1:N>)의 입출력 동작이 수행되어야 할 때, N개의 플래그 페이지 버퍼(710<1:N>) 중 홀수 번째 플래그 페이지 버퍼(710<1>, 710<3>, 710<5>, … , 710<N-1>)만 선택하여 제1 워드라인(WL<1>)의 짝수 페이지(PAGE1_EVEN) 및 홀수 페이지(PAGE1_ODD)의 플래그 영역(FLAG AREA)에 각각 N개씩 포함된 불휘발성 메모리 셀(FCE1<1:N>, FCO1<1:N>) 중 홀수 번째 불휘발성 메모리 셀(FCE1<1>, FCE1<3>, FCE1<5>, … , FCE1<N-1>, FCO1<1>, FCO1<3>, FCO1<5>, … , FCO1<N-1>)로부터 (N / 2)비트의 플래그 데이터(FLG_DATA<1>, FLG_DATA<3>, FLG_DATA<5>, … , FLG_DATA<N-1>)를 입출력시키고, 선택되지 않은 짝수 번째 플래그 페이지 버퍼(710<2>, 710<4>, 710<6>, … , 710<N>)를 통해서는 플래그 데이터가 입출력되지 않도록 한다. 이후, 제2 워드라인(WL<2>)의 짝수 페이지(PAGE2_EVEN) 및 홀수 페이지(PAGE2_ODD)의 플래그 영역(FLAG AREA)에 각각 N개씩 포함된 불휘발성 메모리 셀(FCE2<1:N>, FCO2<1:N>)이 선택되어 플래그 데이터(FLG_DATA<1:N>)의 입출력 동작이 수행되어야 할 때, N개의 플래그 페이지 버퍼(710<1:N>) 중 짝수 번째 플래그 페이지 버퍼(710<2>, 710<4>, 710<6>, … , 710<N>)만 선택하여 제2 워드라인(WL<2>)의 짝수 페이지(PAGE2_EVEN) 및 홀수 페이지(PAGE2_ODD)의 플래그 영역(FLAG AREA)에 각각 N개씩 포함된 불휘발성 메모리 셀(FCE2<1:N>, FCO2<1:N>) 중 짝수 번째 불휘발성 메모리 셀(FCE2<2>, FCE2<4>, FCE2<6>, … , FCE2<N>, FCO2<2>, FCO2<4>, FCO2<6>, … , FCO2<N>)로부터 (N / 2)비트의 플래그 데이터(FLG_DATA<2>, FLG_DATA<4>, FLG_DATA<6>, … , FLG_DATA<N>)를 입출력시키고, , 선택되지 않은 홀수 번째 플래그 페이지 버퍼(710<1>, 710<3>, 710<5>, … , 710<N-1>)를 통해서는 플래그 데이터가 입출력되지 않도록 한다.
반대로, 데이터 입출력 제어부(740)는 제1 워드라인(WL<1>)의 짝수 페이지(PAGE1_EVEN) 및 홀수 페이지(PAGE1_ODD)의 플래그 영역(FLAG AREA)에 각각 N개씩 포함된 불휘발성 메모리 셀(FCE1<1:N>, FCO1<1:N>)이 선택되어 플래그 데이터(FLG_DATA<1:N>)의 입출력 동작이 수행되어야 할 때, N개의 플래그 페이지 버퍼(710<1:N>) 중 짝수 번째 플래그 페이지 버퍼(710<2>, 710<4>, 710<6>, … , 710<N>)만 선택하여 제1 워드라인(WL<1>)의 짝수 페이지(PAGE1_EVEN) 및 홀수 페이지(PAGE1_ODD)의 플래그 영역(FLAG AREA)에 각각 N개씩 포함된 불휘발성 메모리 셀(FCE1<1:N>, FCO1<1:N>) 중 짝수 번째 불휘발성 메모리 셀(FCE1<2>, FCE1<4>, FCE1<6>, … , FCE1<N>, FCO1<2>, FCO1<4>, FCO1<6>, … , FCO1<N>)로부터 (N / 2)비트의 플래그 데이터(FLG_DATA<2>, FLG_DATA<4>, FLG_DATA<6>, … , FLG_DATA<N>)를 입출력시키고, 선택되지 않은 홀수 번째 플래그 페이지 버퍼(710<1>, 710<3>, 710<5>, … , 710<N-1>)를 통해서는 플래그 데이터가 입출력되지 않도록 한다. 이후, 제2 워드라인(WL<2>)의 짝수 페이지(PAGE2_EVEN) 및 홀수 페이지(PAGE2_ODD)의 플래그 영역(FLAG AREA)에 각각 N개씩 포함된 불휘발성 메모리 셀(FCE2<1:N>, FCO2<1:N>)이 선택되어 플래그 데이터(FLG_DATA<1:N>)의 입출력 동작이 수행되어야 할 때, N개의 플래그 페이지 버퍼(710<1:N>) 중 홀수 번째 플래그 페이지 버퍼(710<1>, 710<3>, 710<5>, … , 710<N-1>)만 선택하여 제2 워드라인(WL<2>)의 짝수 페이지(PAGE2_EVEN) 및 홀수 페이지(PAGE2_ODD)의 플래그 영역(FLAG AREA)에 각각 N개씩 포함된 불휘발성 메모리 셀(FCE2<1:N>, FCO2<1:N>) 중 홀수 번째 불휘발성 메모리 셀(FCE2<1>, FCE2<3>, FCE2<5>, … , FCE2<N-1>, FCO2<1>, FCO2<3>, FCO2<5>, … , FCO2<N-1>)로부터 (N / 2)비트의 플래그 데이터(FLG_DATA<1>, FLG_DATA<3>, FLG_DATA<5>, … , FLG_DATA<N-1>)를 입출력시키고, , 선택되지 않은 짝수 번째 플래그 페이지 버퍼(710<2>, 710<4>, 710<6>, … , 710<N>)를 통해서는 플래그 데이터가 입출력되지 않도록 한다.
전술한 바와 같은 방식으로 데이터 입출력 제어부(740)가 동작하기 위해서 제1 워드라인(WL<1>)의 짝수 페이지(PAGE1_EVEN) 및 홀수 페이지(PAGE1_ODD)의 플래그 영역(FLAG AREA)에 각각 N개씩 포함된 불휘발성 메모리 셀(FCE1<1:N>, FCO1<1:N>)을 각각 선택할 수 있는 제1 셀 선택 제어신호(W1_CS_CNTLE<M+1:M+N>, W1_CS_CNTLO<M+1:M+N>)의 값을 조절하고, 제2 워드라인(WL<2>)의 짝수 페이지(PAGE2_EVEN) 및 홀수 페이지(PAGE2_ODD)의 플래그 영역(FLAG AREA)에 각각 N개씩 포함된 불휘발성 메모리 셀(FCE2<1:N>, FCO2<1:N>)을 각각 선택할 수 있는 제2 셀 선택 제어신호(W2_CS_CNTLE<M+1:M+N>, W2_CS_CNTLO<M+1:M+N>)의 값을 조절하는 방법을 사용할 수 있다.
이렇게, 제1 셀 선택 제어신호(W1_CS_CNTLE<M+1:M+N>, W2_CS_CNTLO<M+1:M+N>) 및 제2 셀 선택 제어신호(W1_CS_CNTLE<M+1:M+N>, W2_CS_CNTLO<M+1:M+N>)의 값을 조절하여 제1 워드라인(WL<1>)에 포함된 짝수 페이지(PAGE1_EVEN) 및 홀수 페이지(PAGE1_ODD)의 플래그 영역(FLAG AREA)에 대응하여 N개의 플래그 페이지 버퍼(710<1:N>) 중 홀수 번째 플래그 페이지 버퍼(710<1>, 710<3>, 710<5>, … , 710<N-1>)만 (N / 2)비트의 플래그 데이터(FLG_DATA<1>, FLG_DATA<3>, FLG_DATA<5>, … , FLG_DATA<N-1>)를 입출력시키고, 제2 워드라인(WL<2>)에 포함된 짝수 페이지(PAGE2_EVEN) 및 홀수 페이지(PAGE2_ODD)의 플래그 영역(FLAG AREA)에 대응하여 N개의 플래그 페이지 버퍼(710<1:N>) 중 짝수 번째 플래그 페이지 버퍼(710<2>, 710<4>, 710<6>, … , 710<N>)에서만 (N / 2)비트의 플래그 데이터(FLG_DATA<2>, FLG_DATA<4>, FLG_DATA<6>, … , FLG_DATA<N>)를 입출력하게 된다.
반대로, 제1 셀 선택 제어신호(W1_CS_CNTLE<M+1:M+N>, W2_CS_CNTLO<M+1:M+N>) 및 제2 셀 선택 제어신호(W1_CS_CNTLE<M+1:M+N>, W2_CS_CNTLO<M+1:M+N>)의 값을 조절하여 제1 워드라인(WL<1>)에 포함된 짝수 페이지(PAGE1_EVEN) 및 홀수 페이지(PAGE1_ODD)의 플래그 영역(FLAG AREA)에 대응하여 N개의 플래그 페이지 버퍼(710<1:N>) 중 짝수 번째 플래그 페이지 버퍼(710<2>, 710<4>, 710<6>, … , 710<N>)에서만 (N / 2)비트의 플래그 데이터(FLG_DATA<2>, FLG_DATA<4>, FLG_DATA<6>, … , FLG_DATA<N>)를 입출력시키고, 제2 워드라인(WL<2>)에 포함된 짝수 페이지(PAGE2_EVEN) 및 홀수 페이지(PAGE2_ODD)의 플래그 영역(FLAG AREA)에 대응하여 N개의 플래그 페이지 버퍼(710<1:N>) 중 N개의 플래그 페이지 버퍼(710<1:N>) 중 홀수 번째 플래그 페이지 버퍼(710<1>, 710<3>, 710<5>, … , 710<N-1>)만 (N / 2)비트의 플래그 데이터(FLG_DATA<1>, FLG_DATA<3>, FLG_DATA<5>, … , FLG_DATA<N-1>)를 입출력 하게 된다.
예컨대, 도 8c에 도시된 테이블과 같이 제1 짝수 셀 선택 제어신호(W1_CS_CNTLE<1:8>)의 값이 '1 1 0 1 1 1 0 1'이 되도록 하고, 제1 홀수 셀 선택 제어신호(W1_CS_CNTLO<1:8>)의 값이 '0 1 1 1 0 1 1 1'이 되도록 하며, 제2 짝수 셀 선택 제어신호(W2_CS_CNTLE<1:8>)의 값이 '1 1 1 0 1 1 1 0'이 되도록 하고, 제2 홀수 셀 선택 제어신호(W2_CS_CNTLO<1:8>)의 값이 '1 0 1 1 1 0 1 1'이 되도록 하여 인가하게 되면, 제1 워드라인(WL<1>)의 짝수 페이지(PAGE1_EVEN)의 플래그 영역(FLAG AREA)에 포함된 8개의 불휘발성 메모리 셀(FCE1<1:8>) 중 세 번째와 일곱 번째 불휘발성 메모리 셀(FCE1<3>, FCE1<7>)만 선택되어 그에 대응하는 세 번째와 일곱 번째 플래그 페이지 버퍼(710<3>, 710<7>)를 통해 2비트의 플래그 데이터(FLG_DATA<3>, FLG_DATA<7>)가 입출력되고, 제1 워드라인(WL<1>)의 홀수 페이지(PAGE1_ODD)의 플래그 영역(FLAG AREA)에 포함된 8개의 불휘발성 메모리 셀(FCO1<1:8>) 중 첫 번째와 다섯 번째 불휘발성 메모리 셀(FCO1<1>, FCO1<5>)만 선택되어 그에 대응하는 첫 번째와 다섯 번째 플래그 페이지 버퍼(710<1>, 710<5>)를 통해 2비트의 플래그 데이터(FLG_DATA<1>, FLG_DATA<5>)가 입출력되며, 제2 워드라인(WL<2>)의 짝수 페이지(PAGE2_EVEN)의 플래그 영역(FLAG AREA)에 포함된 8개의 불휘발성 메모리 셀(FCE2<1:8>) 중 네 번째와 여덟 번째 불휘발성 메모리 셀(FCE1<4>, FCE1<8>)만 선택되어 그에 대응하는 네 번째와 여덟 번째 플래그 페이지 버퍼(710<4>, 710<8>)를 통해 2비트의 플래그 데이터(FLG_DATA<4>, FLG_DATA<8>)가 입출력되고, 제2 워드라인(WL<2>)의 홀수 페이지(PAGE2_ODD)의 플래그 영역(FLAG AREA)에 포함된 8개의 불휘발성 메모리 셀(FCO2<1:8>) 중 두 번째와 여섯 번째 불휘발성 메모리 셀(FCE1<2>, FCE1<6>)만 선택되어 그에 대응하는 두 번째와 여섯 번째 플래그 페이지 버퍼(710<2>, 710<6>)를 통해 2비트의 플래그 데이터(FLG_DATA<2>, FLG_DATA<6>)가 입출력된다.
즉, 제1 워드라인(WL<1>)에 포함된 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 각각 8개씩 포함된 불휘발성 메모리 셀(FCE1<1:8>, FCO1<1:8>) 중 짝수 페이지(PAGE_EVEN)측의 세 번째와 일곱 번째 불휘발성 메모리 셀(FCE1<3>, FCE1<7>)와 홀수 페이지(PAGE_ODD)측의 첫 번째와 다섯 번째 불휘발성 메모리 셀(FCO1<1>, FCO1<5>)에 대응하여 8개의 플래그 페이지 버퍼(710<1:8>) 중 홀수 번째 페이지 버퍼(710<1>, 710<3>, 710<5>, 710<7>)를 통해서 4비트의 플래그 데이터(FLG_DATA<1>, FLG_DATA<3>, FLG_DATA<5>, FLG_DATA<7>)를 입출력하게 되고, 제2 워드라인(WL<2>)에 포함된 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 각각 8개씩 포함된 불휘발성 메모리 셀(FCE2<1:8>, FCO2<1:8>) 중 짝수 페이지(PAGE_EVEN)측의 네 번째와 여덟 번째 불휘발성 메모리 셀(FCE1<4>, FCE1<8>)와 홀수 페이지(PAGE_ODD)측의 두 번째와 여섯 번째 불휘발성 메모리 셀(FCO1<2>, FCO1<6>)에 대응하여 8개의 플래그 페이지 버퍼(710<1:8>) 중 짝수 번째 페이지 버퍼(710<2>, 710<4>, 710<6>, 710<8>)를 통해서 4비트의 플래그 데이터(FLG_DATA<2>, FLG_DATA<4>, FLG_DATA<6>, FLG_DATA<8>)를 입출력하게 된다.
이때, 제1 워드라인(WL<1>)에 포함된 짝수 페이지(PAGE1_EVEN) 및 홀수 페이지(PAGE1_ODD)의 플래그 영역(FLAG AREA)에 대응하는 8개의 플래그 페이지 버퍼(710<1:8>) 중 짝수 번째 페이지 버퍼(710<2>, 710<4>, 710<6>, 710<8>)로는 플래그 데이터가 입출력되지 않는 상태가 되고, 제2 워드라인(WL<2>)에 포함된 짝수 페이지(PAGE2_EVEN) 및 홀수 페이지(PAGE2_ODD)의 플래그 영역(FLAG AREA)에 대응하는 8개의 플래그 페이지 버퍼(710<1:8>) 중 홀수 번째 페이지 버퍼(710<1>, 710<3>, 710<5>, 710<7>)로는 플래그 데이터가 입출력되지 않는 상태가 되는 것을 알 수 있다.
따라서, 제1 워드라인(WL<1>)에 포함된 짝수 페이지(PAGE1_EVEN) 및 홀수 페이지(PAGE1_ODD)의 플래그 영역(FLAG AREA)에 각각 8개씩 포함된 불휘발성 메모리 셀(FCE1<1:8>, FCO1<1:8>)에서 4비트의 플래그 데이터(FLG_DATA<1>, FLG_DATA<3>, FLG_DATA<5>, FLG_DATA<7>)가 저장되는 셀들(FCO1<1>, FCE1<3>, FCO1<5>, FCE1<7>) 사이에는 아무런 데이터도 저장되지 않는 셀들(FCE1<1>, FCO1<2>, FCE1<2>, FCO1<3>, FCO1<4>, FCE1<4>, FCE1<5>, FCO1<6>, FCE1<6>, FCO1<7>, FCO1<8>, FCE1<8>)이 존재하게 되어 4비트의 플래그 데이터(FLG_DATA<1>, FLG_DATA<3>, FLG_DATA<5>, FLG_DATA<7>)가 저장되는 과정에서 인접한 셀들로부터 간섭(interference) 현상이 발생되는 것을 최소화할 수 있게 되고, 제2 워드라인(WL<2>)에 포함된 짝수 페이지(PAGE2_EVEN) 및 홀수 페이지(PAGE2_ODD)의 플래그 영역(FLAG AREA)에 각각 8개씩 포함된 불휘발성 메모리 셀(FCE2<1:8>, FCO2<1:8>)에서 4비트의 플래그 데이터(FLG_DATA<2>, FLG_DATA<4>, FLG_DATA<6>, FLG_DATA<8>)가 저장되는 셀들(FCO2<2>, FCE2<4>, FCO2<6>, FCE2<8>) 사이에는 아무런 데이터도 저장되지 않는 셀들(FCO2<1>, FCE2<1>, FCE2<2>, FCO2<3>, FCE2<3>, FCO2<4>, FCO2<5>, FCE2<5>, FCE2<6>, FCO2<7>, FCE2<7>, FCO2<8>)이 존재하게 되어 4비트의 플래그 데이터(FLG_DATA<2>, FLG_DATA<4>, FLG_DATA<6>, FLG_DATA<8>)가 저장되는 과정에서 인접한 셀들로부터 간섭(interference) 현상이 발생되는 것을 최소화할 수 있게 된다.
또한, 제1 워드라인(WL<1>)에서 4비트의 플래그 데이터(FLG_DATA<1>, FLG_DATA<3>, FLG_DATA<5>, FLG_DATA<7>)가 저장되는 셀들(FCO1<1>, FCE1<3>, FCO1<5>, FCE1<7>)에 대응하는 제2 워드라인(WL<2>)에 포함된 셀들(FCO2<1>, FCE2<3>, FCO2<5>, FCE2<7>)에는 아무런 데이터가 저장되지 않는 상태가 되어 제1 워드라인(WL<1>)에 4비트의 플래그 데이터(FLG_DATA<1>, FLG_DATA<3>, FLG_DATA<5>, FLG_DATA<7>)가 저장되는 과정에서 인접한 셀들로부터 간섭(interference) 현상이 발생되는 것을 최소화할 수 있게 되고, 제2 워드라인(WL<2>)에서 4비트의 플래그 데이터(FLG_DATA<2>, FLG_DATA<4>, FLG_DATA<6>, FLG_DATA<8>)가 저장되는 셀들(FCO2<2>, FCE2<4>, FCO2<6>, FCE2<8>)에 대응하는 제1 워드라인(WL<1>)에 포함된 셀들(FCO1<2>, FCE1<4>, FCO1<6>, FCE1<8>)에는 아무런 데이터가 저장되지 않는 상태가 되어 제2 워드라인(WL<2>)에서 4비트의 플래그 데이터(FLG_DATA<2>, FLG_DATA<4>, FLG_DATA<6>, FLG_DATA<8>)가 저장되는 과정에서 인접한 셀들로부터 간섭(interference) 현상이 발생되는 것을 최소화할 수 있게 된다.
이와 같은 방식으로, 제1 워드라인(WL<1>) 및 제2 워드라인(WL<2>)에 포함된 짝수 페이지(PAGE_EVEN)의 플래그 영역(FLAG AREA)에 포함되는 불휘발성 메모리 셀의 개수가 32개로 늘어(FCE1<1:32>, FCE2<1:32>)나고, 제1 워드라인(WL<1>) 및 제2 워드라인(WL<2>)에 포함된 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 포함되는 불휘발성 메모리 셀의 개수가 32개로 늘어(FCO1<1:32>, FCO2<1:32>)난다고 하여도 도 9c에 도시된 다이어그램처럼 제1 셀 선택 제어신호(W1_CS_CNTLE<1:8>, W1_CS_CNTLO<1:8>)와 제2 셀 선택 제어신호(W2_CS_CNTLE<1:8>, W2_CS_CNTLO<1:8>)의 값을 조절한 상태에서 셀 선택 어드레스(CS_ADDR<0:1>)을 카운팅(OOb -> O1b -> 10b -> 11b)하는 방법을 통해 제1 워드라인(WL<1>)에 포함된 짝수 페이지(PAGE1_EVEN) 및 홀수 페이지(PAGE1_ODD)의 플래그 영역(FLAG AREA)에 대응하여 32개의 플래그 페이지 버퍼(710<1:32>) 중 홀수 번째 플래그 페이지 버퍼(710<1>, 710<3>, 710<5>, … , 710<31>)만 16비트의 플래그 데이터(FLG_DATA<1>, FLG_DATA<3>, FLG_DATA<5>, … , FLG_DATA<31>)를 입출력하도록 하고, 제2 워드라인(WL<2>)에 포함된 짝수 페이지(PAGE2_EVEN) 및 홀수 페이지(PAGE2_ODD)의 플래그 영역(FLAG AREA)에 대응하여 32개의 플래그 페이지 버퍼(710<1:32>) 중 짝수 번째 플래그 페이지 버퍼(710<2>, 710<4>, 710<6>, … , 710<32>)만 16비트의 플래그 데이터(FLG_DATA<2>, FLG_DATA<4>, FLG_DATA<6>, … , FLG_DATA<32>)를 입출력하도록 하는 것이 가능하다.
그리고, 노말 데이터(NR_DATA<1:M>)는 제1 워드라인(WL<1>) 또는 제2 워드라인(WL<2>)에 포함된 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 노말 영역(NORMAL AREA)에 포함된 (2 * M)개의 불휘발성 메모리 셀(NCE1<1:M>, NCO1<1:M> or NCE2<1:M>, NCO2<1:M>)에 다치로 저장되고, 플래그 데이터(FLG_DATA<1:N>)는 제1 워드라인(WL<1>) 또는 제2 워드라인(WL<2>)에 포함된 짝수 페이지(PAGE_EVEN) 및 홀수 페이지(PAGE_ODD)의 플래그 영역(FLAG AREA)에 포함된 (2 * N)개의 불휘발성 메모리 셀(FCE1<1:N>, FCO1<1:N> or FCE2<1:N>, FCO2<1:N>))에 2치로 저장될 수 있다. 즉, 노말 데이터(NR_DATA<1:M>)의 경우 저장되어야 하는 데이터의 양이 중요한 이슈이므로 보다 많은 데이터를 저장할 수 있는 방식을 사용하고, 플래그 데이터(FLG_DATA<1:N>)의 경우 판독되는 데이터의 정확성이 중요한 이슈이므로 오류가 발생할 확률이 적은 방식을 사용하도록 할 수 있다.
도 10a에, 노말 영역(NORMAL AREA)에 포함된 (2 * M)개의 불휘발성 메모리 셀(NCE1<1:M>, NCO1<1:M> or NCE2<1:M>, NCO2<1:M>)의 임계치 분포의 일례를 나타내고, 도 10b에, 플래그 영역(FLAG AREA)에 포함된 (2 * N)개의 불휘발성 메모리 셀(FCE1<1:N>, FCO1<1:N> or FCE2<1:N>, FCO2<1:N>))의 임계치 분포의 일례를 나타낸다.
도 10b를 참조하면, 플래그 영역(FLAG AREA)에 포함된 (2 * N)개의 불휘발성 메모리 셀(FCE1<1:N>, FCO1<1:N> or FCE2<1:N>, FCO2<1:N>))의 초기 상태는, 예를 들면, 플래그 데이터(FLG_DATA<1:N>)가 "1"(=소거 상태)이 되는 경우이다. 이 상태는, 예를 들면, 노말 영역(NORMAL AREA)에 저장되는 노말 데이터(NR_DATA<1:M>)의 기입이 종료되지 않은 상태를 나타낸다. 이렇게, 플래그 영역(FLAG AREA)에 포함된 (2 * N)개의 불휘발성 메모리 셀(FCE1<1:N>, FCO1<1:N> or FCE2<1:N>, FCO2<1:N>)로부터 플래그 데이터(FLG_DATA<1:N>)를 판독하여, 그 값이 "1"이면, 노말 영역(NORMAL AREA)에 저장되는 노말 데이터(NR_DATA<1:M>)의 기입이 종료되지 않은 상태이다.
이후, 노말 영역(NORMAL AREA)에 저장되는 노말 데이터(NR_DATA<1:M>)의 기입이 종료되면, 플래그 영역(FLAG AREA)에 포함된 (2 * N)개의 불휘발성 메모리 셀(FCE1<1:N>, FCO1<1:N> or FCE2<1:N>, FCO2<1:N>) 중 선택된 셀들 - 홀수 또는 짝수 번째 셀들을 의미함 - 의 부유 게이트에 전자를 주입하고, 플래그 셀의 임계치를 소거 상태 "1"로부터 기입 상태 "0"으로 높인다. 이렇게, 플래그 영역(FLAG AREA)에 포함된 (2 * N)개의 불휘발성 메모리 셀(FCE1<1:N>, FCO1<1:N> or FCE2<1:N>, FCO2<1:N>) 중 선택된 셀들로부터 플래그 데이터(FLG_DATA<1, 3, 5, … , N-1> or FLG_DATA<2, 4, 6, … , N>)를 판독하여, 그 값이 "0"이면, 노말 영역(NORMAL AREA)에 저장되는 노말 데이터(NR_DATA<1:M>)의 기입이 종료된 상태이다.
이때, 플래그 영역(FLAG AREA)에 포함된 (2 * N)개의 불휘발성 메모리 셀(FCE1<1:N>, FCO1<1:N> or FCE2<1:N>, FCO2<1:N>) 중 선택된 셀들로부터 판독된 플래그 데이터(FLG_DATA<1, 3, 5, … , N-1> or FLG_DATA<2, 4, 6, … , N>)의 값이 "0"인 상태에서도, 선택되지 않은 셀들로부터 판독된 플래그 데이터(FLG_DATA<2, 4, 6, … , N> or FLG_DATA<1, 3, 5, … , N-1>)의 값은 계속 "1"인 상태가 되는 것이 정상이다.
그런데, 선택되지 않은 셀들로부터 판독된 플래그 데이터(FLG_DATA<2, 4, 6, … , N> or FLG_DATA<1, 3, 5, … , N-1>)의 값이 "0"이되는 경우가 발생한다면, 선택된 셀들 - 홀수 또는 짝수 번째 셀들을 의미함 - 의 부유 게이트에 전자를 주입하는 과정에서 인접한 셀들인 선택되지 않은 셀들에 간섭(interference) 현상이 발생하였다는 것을 의미하게 된다.
이와 같이, 선택되지 않은 셀들로부터 판독된 플래그 데이터(FLG_DATA<2, 4, 6, … , N> or FLG_DATA<1, 3, 5, … , N-1>)의 값을 판독하여 간섭(interderence) 현상이 발생하였다는 것을 알게 되면, 선택된 셀들의 플래그 데이터(FLG_DATA<1, 3, 5, … , N-1> or FLG_DATA<2, 4, 6, … , N>)를 판독하는 과정에서 판독 기준 전압(Vread)의 레벨을 조절하는 방법을 통해 이미 발생한 간섭(interderence) 현상을 상쇄시키는 것이 가능하다.
이상에서 살펴본 바와 같이 본 발명의 제3 실시예를 적용하면, 1개의 워드라인에 배치되지만, 각각 M개의 불휘발성 메모리 셀이 배치되는 노말 영역에 사용자의 데이터를 입출력하고, 각각 N개의 불휘발성 메모리 셀이 배치되는 플래그 영역에 노말 영역의 현재 상태에 따라 그 값이 조절되는 플래그 데이터를 입출력하는 K개의 페이지를 포함하는 불휘발성 메모리 장치에 있어서, 제1 워드라인에 포함된 K개의 페이지에서 플래그 데이터를 저장하기 위해 플래그 영역에 포함된 (K * N)개의 불휘발성 메모리 셀이 K개씩 연결된 N개의 플래그 페이지 버퍼 중 서로 인접한 플래그 페이지 버퍼가 동시에 인에이블 되지 않도록 제어하고, 제1 워드라인과 인접한 제2 워드라인에 포함된 K개의 페이지에서 플래그 데이터를 저장하기 위해 플래그 영역에 포함된 (K * N)개의 불휘발성 메모리 셀이 K개씩 연결된 N개의 플래그 페이지 버퍼 중 서로 인접한 플래그 페이지 버퍼가 동시에 인에이블 되지 않도록 제어하면서, N개의 플래그 페이지 버퍼 중 제1 워드라인에 대응하여 인에이블되는 플래그 페이지 버퍼와 제2 워드라인에 대응하여 인에이블되는 플래그 페이지 버퍼가 서로 겹치지 않도록 제어함으로써, 인접한 불휘발성 메모리 셀 간의 간섭(interference) 현상에 의해 입출력되는 플래그 데이터의 정확도가 떨어지는 것을 방지할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
500<1:M>, 600<1:M>, 700<1:M> : M개의 노말 페이지 버퍼
510<1:N>, 610<1:N>, 710<1:N> : N개의 플래그 페이지 버퍼
540, 640, 740 : 데이터 입출력 제어부

Claims (20)

  1. M개 - M은 2이상의 정수임 - 의 불휘발성 메모리 셀이 배치되는 노말 영역과 N개 - N은 2이상의 정수임 - 의 불휘발성 메모리 셀이 배치되는 플래그 영역을 포함하는 페이지;
    상기 M개의 불휘발성 메모리 셀로부터 노말 데이터를 입출력하기 위한 M개의 노말 페이지 버퍼;
    상기 N개의 불휘발성 메모리 셀로부터 플래그 데이터를 입출력하기 위한 N개의 플래그 페이지 버퍼; 및
    상기 N개의 플래그 페이지 버퍼 중 서로 인접하지 않은 R개의 플래그 페이지 버퍼만 선택하여 상기 플래그 데이터를 입출력시키고, 선택하지 않은 (N - R)개의 버퍼로는 상기 플래그 데이터가 입출력되지 않도록 하는 데이터 입출력 제어부
    를 구비하는 불휘발성 메모리 장치.
  2. 제1항에 있어서,
    상기 데이터 입출력 제어부는,
    상기 N개의 플래그 페이지 버퍼 중 홀수 - 또는 짝수 - 번째 버퍼만 선택하여 상기 플래그 데이터를 입출력시키고, 선택하지 않은 버퍼로는 상기 플래그 데이터가 입출력되지 않도록 하는 것을 특징으로 하는 불휘발성 메모리 장치.
  3. 제2항에 있어서,
    상기 데이터 입출력 제어부는,
    상기 M개의 노말 페이지 버퍼를 모두 선택하여 상기 노말 데이터를 입출력시키는 것을 특징으로 하는 불휘발성 메모리 장치.
  4. 제3항에 있어서,
    상기 데이터 입출력 제어부는,
    상기 N개의 불휘발성 메모리 셀에 각각 대응하는 셀 선택 제어신호의 값을 조절하여 상기 N개의 플래그 페이지 버퍼 중 홀수 - 또는 짝수 - 번째 플래그 페이지 버퍼에서만 상기 플래그 데이터를 입출력하는 것을 특징으로 하는 불휘발성 메모리 장치.
  5. 제1항에 있어서,
    상기 노말 데이터는 사용자(user)에 의해 그 값이 변동되고,
    상기 플래그 데이터는 상기 페이지에 포함된 노말 영역의 현재 상태에 따라 그 값이 변동되는 것을 특징으로 하는 불휘발성 메모리 장치.
  6. 제1항에 있어서,
    상기 노말 데이터는 상기 M개의 불휘발성 메모리 셀에 다치로 기록되고,
    상기 플래그 데이터는 상기 N개의 불휘발성 메모리 셀에 2치로 기록되는 것을 특징으로 하는 불휘발성 메모리 장치.
  7. M개 - M은 2이상의 정수임 - 의 불휘발성 메모리 셀이 배치되는 노말 영역과 N개 - N은 2이상의 정수임 - 의 불휘발성 메모리 셀이 배치되는 플래그 영역을 각각 포함하는 K개 - K는 1이상의 정수임 - 의 페이지가 배치되는 워드라인;
    상기 K개의 페이지의 노말 영역에 대응하여 (K * M)개의 불휘발성 메모리 셀로부터 노말 데이터를 입출력하는 M개의 노말 페이지 버퍼;
    상기 K개의 페이지의 플래그 영역에 대응하여 (K * N)개의 불휘발성 메모리 셀로부터 플래그 데이터를 입출력하는 N개의 플래그 페이지 버퍼; 및
    상기 N개의 플래그 페이지 버퍼 중 서로 인접하지 않은 R개의 플래그 페이지 버퍼만 선택하여 상기 플래그 데이터를 입출력시키고, 선택하지 않은 (N - R)개의 버퍼로는 상기 플래그 데이터가 입출력되지 않도록 하는 데이터 입출력 제어부
    를 구비하는 불휘발성 메모리 장치.
  8. 제7항에 있어서,
    상기 M개의 노말 페이지 버퍼는,
    상기 K개의 페이지의 노말 영역에 각각 포함된 M개의 불휘발성 메모리 셀이 번갈아 가면서 선택되어 상기 K개의 페이지의 노말 영역에 각각 포함되어 서로 인접하지 않는 M개의 불휘발성 메모리 셀로부터 상기 노말 데이터를 입출력할 수 있는 것을 특징으로 하는 불휘발성 메모리 장치.
  9. 제8항에 있어서,
    상기 N개의 플래그 페이지 버퍼는,
    상기 K개의 페이지의 플래그 영역에 각각 포함된 N개의 불휘발성 메모리 셀이 번갈아 가면서 선택되어 상기 K개의 페이지의 플래그 영역에 각각 포함되어 서로 인접하지 않는 N개의 불휘발성 메모리 셀로부터 상기 플래그 데이터를 입출력할 수 있는 것을 특징으로 하는 불휘발성 메모리 장치.
  10. 제9항에 있어서,
    상기 데이터 입출력 제어부는,
    상기 N개의 플래그 페이지 버퍼 중 홀수 - 또는 짝수 - 번째 버퍼만 선택하여 동시에 (N / 2)비트의 플래그 데이터를 입출력시키고, 선택하지 않은 버퍼로는 상기 플래그 데이터가 입/출력되지 않도록 하는 것을 특징으로 하는 불휘발성 메모리 장치.
  11. 제10항에 있어서,
    상기 데이터 입출력 제어부는,
    상기 M개의 노말 페이지 버퍼를 모두 선택하여 동시에 M비트의 노말 데이터를 입출력시키는 것을 특징으로 하는 불휘발성 메모리 장치.
  12. 제11항에 있어서,
    상기 K개의 페이지의 플래그 영역마다 포함되는 상기 N개의 불휘발성 메모리 셀에 각각 대응하여 K번 인가되는 셀 선택 제어신호의 값을 조절하여 상기 N개의 플래그 페이지 버퍼 중 홀수 - 또는 짝수 - 번째 플래그 페이지 버퍼에서만 (N / 2)비트의 상기 플래그 데이터를 입/출력하는 것을 특징으로 하는 불휘발성 메모리 장치.
  13. 제7항에 있어서,
    상기 노말 데이터는 사용자(user)에 의해 그 값이 변동되고,
    상기 플래그 데이터는 상기 K개의 페이지에 각각 포함되는 노말 영역의 현재 상태에 따라 그 값이 변동되는 것을 특징으로 하는 불휘발성 메모리 장치.
  14. M개 - M은 2이상의 정수임 - 의 불휘발성 메모리 셀이 배치되는 노말 영역과 N개 - N은 2이상의 정수임 - 의 불휘발성 메모리 셀이 배치되는 플래그 영역을 각각 포함하는 K개 - K는 1이상의 정수임 - 의 페이지가 배치되는 제1 워드라인;
    M개의 불휘발성 메모리 셀이 배치되는 노말 영역과 N개의 불휘발성 메모리 셀이 배치되는 플래그 영역을 각각 포함하는 K개의 페이지가 배치되며, 상기 제1 워드라인과 서로 인접한 제2 워드라인;
    상기 제1 또는 제2 워드라인에 포함된 K개의 페이지의 노말 영역에 대응하여 (K * M)개의 불휘발성 메모리 셀로부터 노말 데이터를 입출력하는 M개의 노말 페이지 버퍼;
    상기 제1 또는 제2 워드라인에 포함된 K개의 페이지의 플래그 영역에 대응하여 (K * N)개의 불휘발성 메모리 셀로부터 플래그 데이터를 입출력하는 N개의 노말 페이지 버퍼; 및
    상기 N개의 플래그 페이지 버퍼 중 상기 제1 워드라인에 포함된 K개의 페이지의 플래그 영역에는 서로 인접하지 않은 제1 그룹의 버퍼만 선택하고, 상기 제2 워드라인에 포함된 K개의 페이지의 플래그 영역에는 서로 인접하지 않는 제2 그룹의 버퍼 - 상기 제1 그룹의 버퍼와 겹치지 않음 - 만 선택하여 상기 플래그 데이터를 입출력시키며, 선택되지 않은 버퍼로는 상기 플래그 데이터가 입출력되지 않도록 하는 데이터 입출력 제어부
    를 구비하는 불휘발성 메모리 장치.
  15. 제14항에 있어서,
    상기 M개의 노말 페이지 버퍼는,
    상기 제1 워드라인에 포함된 K개의 페이지의 노말 영역에 각각 포함된 M개의 불휘발성 메모리 셀이 번갈아 가면서 선택되어 상기 제1 워드라인에 포함된 K개의 페이지의 노말 영역에 각각 포함되어 서로 인접하지 않는 M개의 불휘발성 메모리 셀로부터 상기 노말 데이터를 입출력할 수 있고,
    상기 제2 워드라인에 포함된 K개의 페이지의 노말 영역에 각각 포함된 M개의 불휘발성 메모리 셀이 번갈아 가면서 선택되어 상기 제2 워드라인에 포함된 K개의 페이지의 노말 영역에 각각 포함되어 서로 인접하지 않은 M개의 불휘발성 메모리 셀로부터 상기 노말 데이터를 입출력할 수 있는 것을 특징으로 하는 불휘발성 메모리 장치.
  16. 제15항에 있어서,
    상기 N개의 플래그 페이지 버퍼는,
    상기 제1 워드라인에 포함된 K개의 페이지의 플래그 영역에 각각 포함된 N개의 불휘발성 메모리 셀이 번갈아 가면서 선택되어 상기 제1 워드라인에 포함된 K개의 페이지의 플래그 영역에 각각 포함되어 서로 인접하지 않는 N개의 불휘발성 메모리 셀로부터 상기 플래그 데이터를 입출력할 수 있고,
    상기 제2 워드라인에 포함된 K개의 페이지의 플래그 영역에 각각 포함된 N개의 불휘발성 메모리 셀이 번갈아 가면서 선택되어 상기 제2 워드라인에 포함된 K개의 페이지의 플래그 영역에 각각 포함되어 서로 인접하지 않는 N개의 불휘발성 메모리 셀로부터 상기 플래그 데이터를 입출력할 수 있는 것을 특징으로 하는 불휘발성 메모리 장치.
  17. 제16항에 있어서,
    상기 데이터 입출력 제어부는,
    상기 제1 워드라인에 포함된 K개의 페이지의 플래그 영역에 대응하여 상기 N개의 플래그 페이지 버퍼 중 홀수 - 또는 짝수 - 번째 버퍼만 선택하여 동시에 (N / 2)비트의 플래그 데이터를 입출력시키고,
    상기 제1 워드라인에 포함된 K개의 페이지의 플래그 영역에 대응하여 상기 N개의 플래그 페이지 버퍼 중 짝수 - 또는 홀수 - 번째 버퍼는 선택하지 않음으로써 상기 플래그 데이터가 입출력되지 않도록 하며,
    상기 제2 워드라인에 포함된 K개의 페이지의 플래그 영역에 대응하여 상기 N개의 플래그 페이지 버퍼 중 짝수 - 또는 홀수 - 번째 버퍼만 선택하여 동시에 (N / 2)비트의 플래그 데이터를 입출력시키고,
    상기 제2 워드라인에 포함된 K개의 페이지의 플래그 영역에 대응하여 상기 N개의 플래그 페이지 버퍼 중 홀수 - 또는 짝수 - 번째 버퍼는 선택하지 않음으로써 상기 플래그 데이터가 입출력되지 않도록 하는 것을 특징으로 하는 불휘발성 메모리 장치.
  18. 제17항에 있어서,
    상기 데이터 입출력 제어부는,
    상기 제1 워드라인에 포함된 K개의 페이지의 노말 영역에 대응하여 상기 M개의 노말 페이지 버퍼를 모두 선택하여 동시에 M비트의 노말 데이터를 입출력시키고,
    상기 제2 워드라인에 포함된 K개의 페이지의 노말 영역에 대응하여 상기 M개의 노말 페이지 버퍼를 모두 선택하여 동시에 M비트의 노말 데이터를 입출력시키는 것을 특징으로 하는 불휘발성 메모리 장치.
  19. 제18항에 있어서,
    상기 제1 워드라인에 포함된 K개의 페이지의 플래그 영역마다 포함되는 상기 N개의 불휘발성 메모리 셀에 각각 대응하여 K번 인가되는 제1 셀 선택 제어신호의 값을 조절하여 상기 N개의 플래그 페이지 버퍼 중 홀수 - 또는 짝수 - 번째 플래그 페이지 버퍼에서만 (N / 2)비트의 상기 플래그 데이터를 입/출력하고,
    상기 제2 워드라인에 포함된 K개의 페이지의 플래그 영역마다 포함되는 상기 N개의 불휘발성 메모리 셀에 각각 대응하여 K번 인가되는 제2 셀 선택 제어신호의 값을 조절하여 상기 N개의 플래그 페이지 버퍼 중 홀수 - 또는 짝수 - 번째 플래그 페이지 버퍼에서만 (N / 2)비트의 상기 플래그 데이터를 입/출력하는 것을 특징으로 하는 불휘발성 메모리 장치.
  20. 제14항에 있어서,
    상기 노말 데이터는 사용자(user)에 의해 그 값이 변동되고,
    상기 제1 워드라인에 포함된 K개의 페이지에 각각 포함되는 플래그 영역으로 입출력되는 상기 플래그 데이터는 상기 제1 워드라인에 포함된 K개의 페이지에 각각 포함되는 노말 영역의 현재 상태에 따라 그 값이 변동되고,
    상기 제2 워드라인에 포함된 K개의 페이지에 각각 포함되는 플래그 영역으로 입출력되는 상기 플래그 데이터는 상기 제2 워드라인에 포함된 K개의 페이지에 각각 포함되는 노말 영역의 현재 상태에 따라 그 값이 변동되는 것을 특징으로 하는 불휘발성 메모리 장치.
KR1020110132056A 2011-12-09 2011-12-09 불휘발성 메모리 장치 KR20130065271A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110132056A KR20130065271A (ko) 2011-12-09 2011-12-09 불휘발성 메모리 장치
US13/488,897 US8812777B2 (en) 2011-12-09 2012-06-05 Nonvolatile memory device
CN201210306235.4A CN103165182B (zh) 2011-12-09 2012-08-21 非易失性存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110132056A KR20130065271A (ko) 2011-12-09 2011-12-09 불휘발성 메모리 장치

Publications (1)

Publication Number Publication Date
KR20130065271A true KR20130065271A (ko) 2013-06-19

Family

ID=48573095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110132056A KR20130065271A (ko) 2011-12-09 2011-12-09 불휘발성 메모리 장치

Country Status (3)

Country Link
US (1) US8812777B2 (ko)
KR (1) KR20130065271A (ko)
CN (1) CN103165182B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230689B2 (en) * 2014-03-17 2016-01-05 Sandisk Technologies Inc. Finding read disturbs on non-volatile memories
TWI660269B (zh) * 2018-01-26 2019-05-21 慧榮科技股份有限公司 用來於一記憶裝置中進行寫入管理之方法以及記憶裝置及其控制器
KR20190123544A (ko) * 2018-04-24 2019-11-01 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
CN114115701A (zh) * 2020-09-01 2022-03-01 北京兆易创新科技股份有限公司 非易失性存储器及其写入方法及读取方法
US11250904B1 (en) 2020-09-30 2022-02-15 Piecemakers Technology, Inc. DRAM with inter-section, page-data-copy scheme for low power and wide data access
US11755685B2 (en) * 2020-09-30 2023-09-12 Piecemakers Technology, Inc. Apparatus for data processing in conjunction with memory array access

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095001A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 不揮発性半導体記憶装置、不揮発性半導体記憶装置組込システムおよび不良ブロック検出方法
KR100694968B1 (ko) * 2005-06-30 2007-03-14 주식회사 하이닉스반도체 비휘발성 메모리 장치와 그것의 멀티-페이지 프로그램,독출 및 카피백 프로그램 방법
KR100684909B1 (ko) * 2006-01-24 2007-02-22 삼성전자주식회사 읽기 에러를 방지할 수 있는 플래시 메모리 장치
JP4157562B2 (ja) * 2006-01-31 2008-10-01 株式会社東芝 半導体集積回路装置
KR100784867B1 (ko) * 2006-12-13 2007-12-14 삼성전자주식회사 엠에스비 프로그램 상태를 저장하는 플래그 셀들을구비하는 비휘발성 메모리 장치
KR101432108B1 (ko) * 2008-06-03 2014-08-21 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 구동 방법
KR100996009B1 (ko) * 2009-02-02 2010-11-22 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
KR101893143B1 (ko) * 2011-03-16 2018-08-31 삼성전자주식회사 비휘발성 메모리 장치, 그것의 프로그램 방법 및 읽기 방법, 및 그것을 포함하는 메모리 시스템
KR20130049332A (ko) * 2011-11-04 2013-05-14 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법

Also Published As

Publication number Publication date
CN103165182A (zh) 2013-06-19
US8812777B2 (en) 2014-08-19
US20130151758A1 (en) 2013-06-13
CN103165182B (zh) 2017-05-03

Similar Documents

Publication Publication Date Title
US20240005999A1 (en) Nonvolatile semiconductor memory device including a memory cell array and a control circuit applying a reading voltage
KR102442337B1 (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법
US7619918B2 (en) Apparatus, method, and system for flash memory
US9564227B2 (en) Memory device having a different source line coupled to each of a plurality of layers of memory cell arrays
JP2008251138A (ja) 不揮発性半導体メモリ、不揮発性半導体メモリの制御方法、不揮発性半導体メモリシステム、及びメモリカード
KR20130065271A (ko) 불휘발성 메모리 장치
US8902650B2 (en) Memory devices and operating methods for a memory device
JP2007207332A (ja) 半導体集積回路装置
KR102211220B1 (ko) 반도체 장치 및 이의 동작 방법
JP2012190523A (ja) 不揮発性半導体記憶装置
US20160071580A1 (en) Nonvolatile semiconductor memory device and method of controlling the same
JP2012198973A (ja) 不揮発性半導体記憶装置
JP2011141939A (ja) 不揮発性半導体記憶装置およびその制御方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid