CN103165182A - 非易失性存储器件 - Google Patents

非易失性存储器件 Download PDF

Info

Publication number
CN103165182A
CN103165182A CN2012103062354A CN201210306235A CN103165182A CN 103165182 A CN103165182 A CN 103165182A CN 2012103062354 A CN2012103062354 A CN 2012103062354A CN 201210306235 A CN201210306235 A CN 201210306235A CN 103165182 A CN103165182 A CN 103165182A
Authority
CN
China
Prior art keywords
data
page
normal
word line
memery unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103062354A
Other languages
English (en)
Other versions
CN103165182B (zh
Inventor
车载元
安圣薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103165182A publication Critical patent/CN103165182A/zh
Application granted granted Critical
Publication of CN103165182B publication Critical patent/CN103165182B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种非易失性存储器件，非易失性存储器件包括：被设置在页的标志区域中的N个非易失性存储器单元；N个标志页缓冲器，被配置成将标志数据输入到标志区域的非易失性存储器单元中以及从标志区域的非易失性存储器单元输出标志数据；以及数据输入/输出控制单元，被配置成选择R个标志页缓冲器使得将标志数据输入到R个选中的标志页缓冲器中以及从R个选中的标志页缓冲器输出标志数据，并且不经由未选中的N-R个标志页缓冲器输入和输出标志数据，其中R个选中的标志页缓冲器中没有一个与R个选中的标志页缓冲器中的另一个直接相邻。

Description

非易失性存储器件
相关申请的交叉引用
本申请要求2011年12月9日提交的申请号为10-2011-0132056的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及半导体设计技术，更具体而言，涉及一种即使当电源中断时也能保留储存的数据的非易失性存储器件。
背景技术
诸如即使当供电中断时也能保留储存的数据的NAND型快闪存储器件的非易失性存储器件的储存容量可以增加。
存储器单元的集成水平随着储存容量的增加而增加，可能会发生因相邻单元的浮栅的电位而引起阈值变化的现象。这种阈值变化被称为邻近效应。
邻近效应会改变写入数据的存储器单元的阈值。邻近效应是缩小阈值分布宽度时的一种障碍，并且是使增加非易失性存储器件的储存容量困难的因素之一。
发明内容
本发明的一个实施例涉及一种能有效防止单元之间干扰的非易失性存储器件。
根据本发明的一个实施例，一种非易失性存储器件包括：N（N是等于或大于2的整数）个非易失性存储单元，所述N个非易失性存储单元被设置在页的标志区域；N个标志页缓冲器，所述N个标志页缓冲器被配置成将标志数据输入到标志区域的非易失性存储器单元和从标志区域的非易失性存储器单元输出标志数据；以及数据输入/输出控制单元，所述数据输入/输出控制单元被配置成选择R个标志页缓冲器使得标志数据从R个选中的标志页缓冲器输入和输出，并且未选中的N-R个标志页缓冲器不输入和输出标志数据，其中，所述R个选中的标志页缓冲器中没有一个标志页缓冲器与所述R个选中的另一个标志页缓冲器直接相邻。
根据本发明的另一个实施例，一种非易失性存储器件包括：包括设置在标志区域的的K（K是等于或大于1的整数）个页，所述K个页每个都包括N（N是等于或大于2的整数）个非易失性存储器单元，其中通过字线来对所述K个页进行存取；N个标志页缓冲器，所述N个标志页缓冲器被配置成将标志数据输入到与所述K个页的标志区域相对应的K*N个非易失性存储器单元和从所述K*N个非易失性存储器单元输出所述标志数据；以及数据输入/输出控制单元，所述数据输入/输出控制单元被配置成选择R个标志页缓冲器使得所述标志数据从所述R个选中的标志页缓冲器中输入和输出，并且没有标志数据经由未选中的N-R个标志页缓冲器来输入和输出，其中，所述R个选中的标志页缓冲器中没有一个标志页缓冲器与所述R个选中的标志页缓冲器中的另一个标志页缓冲器直接相邻。
根据本发明的另一个实施例，一种非易失性存储器件包括：第一字线，通过所述第一字线对K（K是等于或大于1的整数）个页进行存取，每个页包括设置在相应的标志区域的N（N是等于或大于2的整数）个非易失性存储单元；第二字线，通过所述第二字线对K（K是等于或大于1的整数）个页进行存取，每个页包括设置在相应的标志区域的N（N是等于或大于2的整数）个非易失性存储单元，其中，所述第二字线与所述第一字线相邻；N个标志页缓冲器，所述N个标志页缓冲器被配置成将标志数据输入到K*N个非易失性存储器单元中和从所述K*N个非易失性存储器单元中输出所述标志数据，所述K*N个非易失性存储器单元与通过所述第一字线或所述第二字线存取的K个页的标志区域相对应；以及数据输入/输出控制单元，所述数据输入/输出控制单元被配置成在通过所述第一字线存取的K个页的标志区域中选择第一组标志页缓冲器，并在通过所述第二字线存取的K个页的标志区域中选择第二组标志页缓冲器，使得所述标志数据从选中的第一组和第二组标志页缓冲器输入和输出，并且没有标志数据经由未选中的标志页缓冲器来输入和输出，其中，所述第一组中没有一个标志页缓冲器与选中的标志页缓冲器的第一组的另一个紧密邻近，以及所述第二组中没有一个标志页缓冲器与选中的标志页缓冲器的第二组的另一个标志页缓冲器紧密邻近。
附图说明
图1A和图1B是说明存储器单元的数据写入的图。
图2是沿着存储器单元的位线方向截取的截面图。
图3A和3B是说明在邻近效应发生之前和之后的阈值电压分布的图。
图4是说明将数据写入存储器单元的图。
图5是说明根据本发明的第一实施例的非易失性存储器件的配置的框图。
图6是说明根据本发明的第二实施例的非易失性存储器件的配置的框图。
图7是说明根据本发明的第三实施例的非易失性存储器件的配置的框图。
图8A和9A是说明根据图5所示的本发明的第一实施例的非易失性存储器件的操作的表格和示图。
图8B和9B是说明根据图6所示的本发明的第二实施例的非易失性存储器件的操作的表格和示图。
图8C和9C是说明根据图7所示的本发明的第三实施例的非易失性存储器件的操作的表格和示图。
图10A是说明在正常部分的存储器单元的阈值电压分布的一个实例的示图。
图10B是说明在页标志区域的存储器单元的阈值电压分布的一个实例的示图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。但是，本发明可以用不同的方式实施，而不应解释成限定为本发明所提供的实施例。确切地说，提供这些实施例是为了使本说明书充分且完整，并向本领域技术人员充分传达本发明的范围。在本说明书中，相同的附图标记在本发明的不同附图和实施例中表示相同的部分。
在描述本发明的示例性实施例之前，将简要描述邻近效应和用于校正邻近效应的校正单元。
例如NAND型快闪存储器的非易失性半导体存储器通过页来写入数据。更具体而言，如果对一页完成写入操作，则对下一页实施写入操作。可以通过字线来设定页。例如，如果将数据写入到与字线WL1连接的存储器单元MC1（见图1A），则随后将数据写入到与字线WL2连接的存储器单元MC2（见图1B）。
在以下实例中，假设将数据“0”写入到存储器单元MC2中。如果写入数据“0”，则电子e-被引入电荷积累层例如存储器单元MC2的浮栅FG2，并且浮栅FG2的电位减小。浮栅MG2被设置为与存储器单元MC1的浮栅FG1相邻，并且在存储器单元MC1与存储器单元MC2之间插入有电介质物质（见图2）。浮栅FG2经由寄生电容Cff与存储器单元MC1的浮栅FG1耦接。如果浮栅FG2的电位降低，则浮栅FG1与浮栅FG2电容性耦接，并且浮栅FG1的电位降低。存储器单元MC1是完成写入操作的存储器单元。如果存储器单元MC1的浮栅FG1的电位降低，则存储器单元MC1的阈值（Vth）改变。存储器单元阈值的改变被称作为邻近效应。图3A示出在邻近效应发生之前的存储器单元的阈值分布Dw，而图3B示出在邻近效应发生之后的阈值分布Dw’。
从图3A和3B可以看出，邻近效应增大了完成写入操作的存储器单元的阈值分布，阈值分布的增大使得将阈值分布控制在目标范围内变得困难。
邻近效应不仅发生在沿位线方向相邻的存储器单元之间，而且还发生在沿字线方向相邻的存储器单元之间。例如，可以以NAND型快闪存储器（见图4）为例，在NAND型快闪存储器中对偶数编号的位线BLe和奇数编号的位线BLo交替地实施数据写入。在这种NAND型快闪存储器中，邻近效应也发生在沿字线方向相邻的存储器单元之间。
随着非易失性半导体存储器的集成提高，已经采用了在一个存储器单元中储存至少3比特的信息。当与2比特NAND型快闪存储器相比时，多比特NAND型快闪存储器具有宽的阈值分布。2比特NAND型快闪存储器有可能受邻近效应影响，而多比特NAND型快闪存储器更可能受邻近效应的影响。
例如，4比特NAND型快闪存储器在擦除状态的阈值分布与中间电压（Vpass）之间形成三个阈值分布。各个阈值分布是窄的。如果存储器单元受邻近效应的影响，则阈值分布可能相互重叠。如果阈值分布相互重叠，则不能准确地储存数据。
<第一实施例>
图5是说明根据本发明的第一实施例的非易失性存储器件的配置的框图。
参见图5，根据本发明的第一实施例的非易失性存储器件包括页PAGE、M个正常页缓冲器500<1:M>、N个标志页缓冲器510<1:N>以及数据输入/输出控制单元540。
供作参考，在非易失性存储器件的存储器单元阵列中包括多个模块BLOCK<1:L>。在所述多个模块BLOCK<1:L>中的每个模块中以阵列形式布置多个字线WL<0:31>和多个位线BL<1:M>和BL<M+1:M+N>，并且在各个交叉点处设置非易失性存储器单元晶体管。当与多个字线WL<0:31>中的每个字线连接的多个存储器单元晶体管NC<1:M>和FC<1:N>每个都能储存1比特的数据、并且与每个字线连接的多个存储器单元晶体管NC<1:M>和FC<1:N>被同时执行数据读取和写入时，每个字线成为一个页PAGE。此外，当与多个字线WL<0:31>中的每个字线连接的多个存储器单元晶体管NC<1:M>和FC<1:N>每个都能储存2比特的数据、并且与每个字线连接的多个存储器单元NC<1:M>和FC<1:N>被同时执行数据读取和写入时，每个字线变成两个页PAGE_LSB和PAGE_MSB。
以这种方式，在非易失性存储器件中被称作页的单元是指被同时执行数据读取和写入的最小单元。因此，尽管根据本发明的第一实施例的非易失性存储器件包括多个页，但是由于所有的页具有相同的操作特性，因此以下将参照一个代表性的页来描述非易失性存储器件的操作。
首先，一个页PAGE包括设置有M个非易失性存储器单元NC<1:M>的正常区域NORMAL AREA、和设置有N个非易失性存储器单元FC<1:N>的标志区域FLAGAREA。这里，M可以是等于或者大于2的整数，并且N也可以是等于或大于2的整数。
用户可以改变输入到页PAGE的正常区域NORMAL AREA的正常数据NR_DATA<1:M>和从页PAGE的正常区域NORMAL AREA输出的正常数据NR_DATA<1:M>的值。换言之，用户施加到非易失性存储器件的数据是储存在页PAGE的正常区域NORMAL AREA中的正常数据，并且根据用户的需要从非易失性存储器件输出的数据是从页PAGE的正常区域NORMAL AREA输出的正常数据NR_DATA<1:M>。
相反地，可以根据页PAGE的当前状态来改变输入到页PAGE的标志区域FLAGAREA的标志数据FLG_DATA<1:N>和从页PAGE的标志区域FLAGAREA输出的标志数据FLG_DATA<1:N>。更具体而言，在页PAGE的标志区域FLAGAREA中，非易失性存储器件的数据输入/输出控制单元540响应于相应页的当前状态来确定标志数据FLG_DATA<1:N>的数值。用户可以不存取标志区域FLAGAREA。
标志数据FLG_DATA<1:N>是指示对相应页执行写入操作到哪一阶段的数据。因此，通过读取标志数据FLG_DATA<1:N>，可以确定对相应页执行写入操作到哪一阶段。通过读取标志数据FLG_DATA<1:N>，可以控制相应页的验证读取电压。
供作参考，尽管示出页PAGE的正常区域NORMAL AREA和标志区域FLAGAREA具有相同的尺寸，但是这是出于说明的目的，并且实际上，页PAGE的正常区域NORMALAREA明显大于页PAGE的标志区域FLAGAREA。因此，页PAGE的正常区域NORMALAREA的非易失性存储器单元的尺寸和数目明显与页PAGE的标志区域FLAGAREA的非易失性存储器单元的尺寸和数目不同。例如，当包括在页PAGE的正常区域NORMAL AREA中的非易失性存储器单元NC<1:M>的数目是8k字节时，包括在页PAGE的标志区域FLAG AREA中的非易失性存储器单元FC<1:N>的数目是4字节。
为了将正常数据NR_DATA<1:M>写入到包括在页PAGE的正常区域NORMALAREA中的M个非易失性存储器单元NC<1:M>中和从所述M个非易失性存储器单元NC<1:M>中读取正常数据NR_DATA<1:M>，设置M个正常页缓冲器500<1:M>。
通过数据输入/输出控制单元540来控制M个正常页缓冲器500<1:M>。
具体地，当执行用于输入/输出正常数据NR_DATA<1:M>的操作时，数据输入/输出控制单元540选择（使能）全部M个正常页缓冲器500<1:M>使得可以同时输入/输出全部M比特的正常数据NR_DATA<1:M>。
另外，为了将标志数据FLG_DATA<1:N>写入到包括在页PAGE的标志区域FLAGAREA中的N个非易失性存储器单元FC<1:N>中和从所述N个非易失性存储器单元FC<1:N>读取标志数据FLG_DATA<1:N>，设置N个标志页缓冲器510<1:N>。
此外，由数据输入/输出控制单元540来控制N个标志页缓冲器510<1:N>。
具体地，当执行用于输入/输出标志数据FLG_DATA<1:N>的操作时，数据输入/输出控制单元540选择（使能）N个标志页缓冲器510<1:N>之中的彼此不相邻的R个标志页缓冲器510<1:R>，使得输入/输出R比特的标志数据。另外，数据输入/输出控制单元540不选择（禁止）N-R个标志页缓冲器使得不输入/输出标志数据。
例如，当执行用于输入/输出标志数据FLG_DATA<1:N>的操作时，数据输入/输出控制单元540选择N个标志页缓冲器510<1:N>之中的奇数编号的标志页缓冲器510<1>、510<3>、510<5>、…以及510<N-1>，使得输入/输出N/2比特的标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>、…以及FLG_DATA<N-1>，以及不将标志数据输入到未选中的偶数编号的标志页缓冲器510<2>、510<4>、510<6>、…以及510<N>中和不从未选中的偶数编号的标志页缓冲器510<2>、510<4>、510<6>、…以及510<N>输出标志数据。
相反地，当执行用于输入/输出标志数据FLG_DATA<1:N>的操作时，数据输入/输出控制单元540选择N个标志页缓冲器510<1:N>之中的偶数编号的标志页缓冲器510<2>、510<4>、510<6>、…以及510<N>，使得输入/输出N/2比特的标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>、…以及FLG_DATA<N>，以及不将标志数据输入到未选中的奇数编号的标志页缓冲器510<1>、510<3>、510<5>、…以及510<N-1>和不从未选中的奇数编号的标志页缓冲器510<1>、510<3>、510<5>、…以及510<N-1>中输出标志数据。
为了如上述操作数据输入/输出控制单元540，可以使用一种对单元选择控制信号CS_CNTL<M+1:M+N>的值进行控制的方法，所述单元选择控制信号CS_CNTL<M+1:M+N>能分别选择包括在页PAGE的标志区域FLAG AREA中的N个非易失性存储器单元FC<1:N>。更具体而言，通过对能分别选择页PAGE的标志区域FLAG AREA中所包括的N个非易失性存储器单元FC<1:N>的单元选择控制信号CS_CNTL<M+1:M+N>的值进行控制，N个标志页缓冲器510<1:N>之中的奇数编号的标志页缓冲器510<1>、510<3>、510<5>、…以及510<N-1>可以输入/输出N/2比特的标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>、…以及FLG_DATA<N-1>，或者N个标志页缓冲器510<1:N>之中的偶数编号的标志页缓冲器510<2>、510<4>、510<6>、…以及510<N>可以输入/输出N/2比特的标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>、…以及FLG_DATA<N>。
例如，如图8A所示，如果施加值为“01010101”的单元选择控制信号CS_CNTL<1:8>，则在与页PAGE的标志区域FLAGAREA中所包括的八个非易失性存储器单元FC<1:8>相对应的八个标志页缓冲器510<1:8>之中，选择奇数编号的标志页缓冲器510<1>、510<3>、510<5>和510<7>，使得输入4比特的标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>、以及FLG_DATA<7>到奇数编号的非易失性存储器单元FC<1>、FC<3>、FC<5>和FC<7>中和从所述奇数编号的非易失性存储器单元FC<1>、FC<3>、FC<5>和FC<7>输出4比特的标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>、以及FLG_DATA<7>。在这个实例中，不经由未选中的偶数编号的标志页缓冲器510<2>、510<4>、510<6>和510<8>输入和输出数据。
因此，在页PAGE的标志区域FLAG AREA中所包括的八个非易失性存储器单元FC<1:8>之中，在储存有4比特的标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>、以及FLG_DATA<7>的单元FC<1>、FC<3>、FC<5>和FC<7>之间存在未储存数据的单元FC<2>、FC<4>、FC<6>和FC<8>。在这种配置下，在储存4比特的标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>、以及FLG_DATA<7>时，可以最小化相邻单元之间的干扰现象的发生。
相似地，尽管未在附图中示出，如果施加值为“10101010”的单元选择控制信号CS_CNTL<1:8>，则在与页PAGE的标志区域FLAGAREA中所包括的八个非易失性存储器单元FC<1:8>相对应的八个标志页缓冲器510<1:8>之中，选择偶数编号的标志页缓冲器510<2>、510<4>、510<6>和510<8>，使得输入4比特的标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>、以及FLG_DATA<8>到偶数编号的非易失性存储器单元FC<2>、FC<4>、FC<6>、以及FC<8>和从偶数编号的非易失性存储器单元FC<2>、FC<4>、FC<6>、以及FC<8>输出4比特的标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>、以及FLG_DATA<8>。在这个实例中，不经由未选中的奇数编号的标志页缓冲器510<1>、510<3>、510<5>和510<7>输入和输出数据。
因此，在页PAGE的标志区域FLAG AREA中所包括的八个非易失性存储器单元FC<1:8>之中，在储存有4比特的标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>以及FLG_DATA<8>的单元FC<2>、FC<4>、FC<6>和FC<8>之间存在未储存数据的单元FC<1>、FC<3>、FC<5>和FC<7>。在这种配置下，在储存4比特的标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>、以及FLG_DATA<8>时，可以最小化相邻单元之间的干扰现象的发生。
以这种方式，当页PAGE的标志区域FLAGAREA中所包括的非易失性存储器单元的数目增加到32如FC<1:32>时，如图9A所示，经由一种利用受控的单元选择控制信号CS CNTL<1:8>的值来以00b、01b、10b和11b的顺序对单元选择地址CS_ADDR<0:1>进行计数的方法，页PAGE的标志区域FLAGAREA中所包括的三十二个标志页缓冲器510<1:32>之中的奇数编号的标志页缓冲器510<1>、510<3>、510<5>、…以及510<31>可以输入/输出16比特的标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>、…以及FLG_DATA<31>，或者页PAGE的标志区域FLAG AREA中所包括的三十二个标志页缓冲器510<1:32>之中的偶数编号的标志页缓冲器510<2>、510<4>、510<6>、…以及510<32>可以输入/输出16比特标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>、…以及FLG_DATA<32>。
正常数据NR_DATA<1:M>每个可以以多个比特被储存在页PAGE的正常区域NORMAL AREA中所包括的M个非易失性存储器单元NC<1:M>中，以及标志数据FLG_DATA<1:N>每个可以以两个比特被储存在页PAGE的标志区域FLAG AREA中所包括的N个非易失性存储器单元FC<1:N>中。更具体而言，在正常数据NR_DATA<1:M>中，由于要储存的数据的量是重要的目标，所以可以使用能储存更多数据的配置，而在标志数据FLG_DATA<1:N>中，由于要读取的数据的准确性是重要的目标，所以可以使用错误发生几率小的配置。
图10A说明正常区域NORMAL AREA中所包括的M个非易失性存储器单元NC<1:M>的阈值电压分布的一个实例，并且图10B说明标志区域FLAG AREA中所包括的N个非易失性存储器单元FC<1:N>的阈值电压分布的一个实例。
参见图10B，页PAGE的标志区域FLAG AREA中所包括的N个非易失性存储器单元FC<1:N>的初始状态与例如标志数据FLAG_DATA<1:N>变成“1”（=擦除的状态）的情况相对应。这种状态表示例如要储存在页PAGE的正常区域NORMAL AREA中的正常数据NR_DATA<1:M>的写入未完成的状态。以这种方式，通过从页PAGE的标志区域FLAG AREA中所包括的N个非易失性存储器单元FC<1:N>中读取标志数据FLG_DATA<1:N>，如果标志数据FLG_DATA<1:N>的值是“1”，则要储存在页PAGE的正常区域NORMALAREA中的正常数据NR_DATA<1:M>的写入未完成。
此后，如果要储存在页PAGE的正常区域NORMAL AREA中的正常数据NR_DATA<1:M>的写入完成，则电子被引入到页PAGE的标志区域FLAG AREA中所包括的N个非易失性存储器单元FC<1:N>之中的选中的单元（奇数编号或偶数编号的单元）的浮栅中，并且标志单元的阈值从“1”的擦除状态上升到“0”的写入状态。通过从页PAGE的标志区域FLAGAREA中所包括的N个非易失性存储器单元之中的选中的单元中读取标志数据FLG_DATA<1,3,5,…,N-1>或FLG_DATA<2,4,6,…,N>，可以确定要储存在页PAGE的正常区域NORMAL AREA中的正常数据NR_DATA<1:M>的写入是否完成。
另外，当从页PAGE的标志区域FLAG AREA中所包括的N个非易失性存储器单元FC<1:N>之中的选中的单元中读取的标志数据FLG_DATA<1,3,5,…,N-1>或FLG_DATA<2,4,6,…,N>是“0”时，从未选中的单元中读取的标志数据FLG_DATA<2,4,6,…,N>或FLG_DATA<1,3,5,…,N-1>的值可以维持为“1”。
然而，如果从未选中的单元中读取的标志数据FLG_DATA<2,4,6,…,N>或FLG_DATA<1,3,5,…,N-1>的值变成“0”，则在未选中的单元中发生干扰现象。
以这种方式，如果通过从未选中的单元中读取FLG_DATA<2,4,6,…,N>或FLG_DATA<1,3,5,…,N-1>的值获知存在干扰现象，则可以经由一种在读取选中的单元的标志数据FLG_DATA<1,3,5,…,N-1>或FLG_DATA<2,4,6,…,N>的同时对读取参考电压Vread的电平进行控制的方法，来抵消干扰现象。
<第二实施例>
图6是说明根据本发明的第二实施例的非易失性存储器件的配置的框图。
参见图6，根据本发明的第二实施例的非易失性存储器件包括字线WL<1>、M个正常页缓冲器600<1:M>、N个标志页缓冲器610<1:N>、以及数据输入/输出控制单元640。字线WL<1>包括K个页PAGE<1:K>。
供作参考，在非易失性存储器件的存储器单元阵列中包括多个模块BLOCK<1:L>。在多个模块BLOCK<1:L>中的每个中，以阵列形式布置多个字线WL<0:31>和多个位线BL_EVEN<1:M>、BL_ODD<1:M>、BL_EVEN<M+1:M+N>以及BL_ODD<M+1:M+N>，并且在各个交叉点处设置非易失性存储器单元晶体管。当与多个字线WL<0:31>中的每个字线连接的多个存储器单元晶体管NCE<1:M>、NCO<1:M>、FCE<1:N>以及FCO<1:N>每个能储存1比特的数据时，与每个字线连接的多个存储器单元晶体管NCE<1:M>、NCO<1:M>、FCE<1:N>以及FCO<1:N>之中的奇数编号的单元晶体管NCO<1:M>和FCO<1:N>被同时执行数据读取和写入，并且与每个字线连接的多个存储器单元晶体管NCE<1:M>、NCO<1:M>、FCE<1:N>以及FCO<1:N>之中的偶数编号的单元晶体管NCE<1:M>和FCE<1:N>被同时执行数据读取和写入。在1比特配置中，每个字线成为两个页PAGE_EVEN和PAGE_ODD。此外，当与多个字线WL<0:31>中的每个字线连接的多个存储器单元晶体管NCE<1:M>、NCO<1:M>、FCE<1:N>以及FCO<1:N>每个能储存2比特的数据时，与每个字线连接的多个存储器单元晶体管NCE<1:M>、NCO<1:M>、FCE<1:N>以及FCO<1:N>之中的奇数编号的单元晶体管NCO<1:M>和FCO<1:N>被同时执行数据读取和写入，并且与每个字线连接的多个存储器单元晶体管NCE<1:M>、NCO<1:M>、FCE<1:N>以及FCO<1:N>之中的偶数编号的单元晶体管NCE<1:M>和FCE<1:N>被同时执行数据读取和写入。在2比特的配置中，每个字线成为四个页PAGE_LSB_EVEN、PAGE_MSB_EVEN、PAGE_LSB_ODD以及PAGE_MSB_ODD。
以这种方式，在非易失性存储器件中被称为页的单元是指被同时执行数据读取和写入的最小单元，并且可以通过每个字线来对多个页进行存取。因此，尽管根据本发明的第二实施例的非易失性存储器件包括多个字线，其中每个字线包括多个页，但是由于所有的字线WL<0:31>具有相同的操作特性，所以下面将参照一个有代表性的字线WL<1>来描述非易失性存储器件的操作。
首先，一个字线WL<1>包括K个页PAGE<1:K>。K个页PAGE<1:K>每个包括设置有M个非易失性存储器单元NCE<1:M>及NCO<1:M>的正常区域NORMAL AREA和设置有N个非易失性存储器单元FCE<1:N>及FCO<1:N>的标志区域FLAGAREA。这里，M可以是等于或大于2的整数，N也可以是等于或大于2的整数，以及K可以是等于或大于1的整数。
供作参考，在本发明的第二实施例中，尽管基于K为2这一假设来展开描述，但这是出于说明的目的，并且本发明的第二实施例包括K大于2的情况。因此，将基于一个字线WL<1>包括奇数页PAGE_ODD和偶数页PAGE_EVEN这一假设来展开描述。
用户可以改变输入到奇数页PAGE_ODD的正常区域NORMAL AREA或偶数页PAGE_EVEN的正常区域NORMAL AREA的正常数据NR_DATA<1:M>、以及从奇数页PAGE_ODD的正常区域NORMAL AREA或偶数页PAGE_EVEN的正常区域NORMALAREA输出的正常数据NR_DATA<1:M>的值。更具体而言，用户施加到非易失性存储器件的数据是被分别储存在奇数页PAGE_ODD的正常区域NORMAL AREA或偶数页PAGE_EVEN的正常区域NORMAL AREA中的正常数据NR_DATA<1:M>，并且根据用户的需要从非易失性存储器件输出的数据是分别从奇数页PAGE_ODD的正常区域NORMALAREA或偶数页PAGE_EVEN的正常区域NORMALAREA输出的正常数据NR_DATA<1:M>。
相反地，可以根据奇数页PAGE_ODD或偶数页PAGE_EVEN的当前状态，来改变被分别输入到奇数页PAGE_ODD的标志区域FLAGAREA或偶数页PAGE_EVEN的标志区域FLAGAREA的标志数据FLG_DATA<1:N>的值、以及从奇数页PAGE_ODD的标志区域FLAG_AREA或偶数页PAGE_EVEN的标志区域FLAG AREA输出的标志数据FLG_DATA<1:N>的值。更具体而言，在偶数页PAGE_EVEN的标志区域FLAGAREA中，非易失性存储器件的数据输入/输出控制单元640响应于偶数页PAGE_EVEN的正常区域NORMALAREA的当前状态，来确定要储存在偶数页PAGE_EVEN的标志区域FLAG AREA中的标志数据FLG_DATA<1:N>的值，而在奇数页PAGE_ODD的标志区域FLAG AREA中，非易失性存储器件的数据输入/输出控制单元640响应于奇数页PAGE_ODD的正常区域NORMAL AREA的当前状态，来确定要储存在奇数页PAGE_ODD的标志区域FLAG AREA中的标志数据FLG_DATA<1:N>的值。用户可以不存取偶数页PAGE_EVEN的标志区域FLAGAREA或奇数页PAGE_ODD的标志区域FLAG AREA。
指示偶数页PAGE_EVEN的正常区域NORMAL AREA的当前状态的标志数据FLG_DATA<1:N>，例如，是指示用于将正常数据NR_DATA<1:M>写入到偶数页PAGE_EVEN的正常区域NORMAL AREA的操作执行到哪一阶段的数据。因此，通过读取标志数据FLG_DATA<1:N>，可以确定用于将正常数据NR_DATA<1:M>写入到偶数页PAGE_EVEN的正常区域NORMALAREA的操作执行到哪一阶段。通过指示偶数页PAGE_EVEN的正常区域NORMAL_AREA的当前状态的标志数据FLG_DATA<1:N>，可以控制偶数页PAGE_EVEN的验证读取电压。
相似地，指示奇数页PAGE_ODD的正常区域NORMAL AREA的当前状态的标志数据FLG_DATA<1:N>，例如，是指示用于将正常数据NR_DATA<1:M>写入到奇数页PAGE_ODD的正常区域NORMALAREA的操作执行到哪一阶段的数据。因此，通过读取标志数据FLG_DATA<1:N>，可以确定用于将正常数据NR_DATA<1:M>写入到奇数页PAGE_ODD的正常区域NORMAL AREA的操作执行到哪一阶段。通过读取指示奇数页PAGE_ODD的正常区域NORMAL AREA的当前状态的标志数据FLG_DATA<1:N>，可以控制奇数页PAGE_ODD的验证读取电压。
供作参考，尽管偶数页PAGE_EVEN和奇数页PAGE_ODD的标志区域FLAGAREA和正常区域NORMALAREA被示出具有相同的尺寸，但是这是出于说明的目的，而实际上各个偶数页PAGE_EVEN和奇数页PAGE_ODD的正常区域NORMAL AREA明显地大于标志区域FLAG AREA。结果，各个偶数页PAGE_EVEN和奇数页PAGE_ODD的正常区域NORMAL AREA的非易失性存储器单元的尺寸和数目显著地不同于标志区域FLAG AREA的非易失性存储器单元的尺寸和数目。例如当偶数页PAGE_EVEN的正常区域NORMALAREA中所包括的非易失性存储器单元NCE<1:M>的数目是8K字节时，偶数页PAGE_EVEN的标志区域FLAGAREA中所包括的非易失性存储器单元FCE<1:N>的数目是4字节。相似地，当奇数页PAGE_ODD的正常区域NORMAL AREA中所包括的非易失性存储器单元NCO<1:M>的数目是8K字节时，奇数页PAGE_ODD的标志区域FLAG AREA中所包括的非易失性存储器单元FCO<1:N>的数目是4字节。
为了将正常数据NR_DATA<1:M>写入到偶数页PAGE_EVEN的正常区域NORMAL AREA和奇数页PAGE_ODD的正常区域NORMAL AREA中所包括的2*M个非易失性存储器单元NCE<1:M>和NCO<1:M>中、以及从所述2*M个非易失性存储器单元NCE<1:M>和NCO<1:M>中读取正常数据NR_DATA<1:M>，设置M个正常页缓冲器600<1:M>。
这样的M个正常页缓冲器600<1:M>可以交替地选择分别包括在偶数页PAGE_EVEN和奇数页PAGE_ODD的正常区域NORMAL AREA中的非易失性存储器单元NCE<x>和NCO<x>，以此方式来选择非易失性存储器单元NCE<1>或NCO<1>、NCE<2>或NCO<2>、…以及NCE<M>或NCO<M>，并且结果，M个正常页缓冲器600<1:M>可以将正常数据NR_DATA<1:M>输入到分别包括在偶数页PAGE_EVEN和奇数页PAGE_ODD的正常区域NORMALAREA中且彼此不相邻的M个非易失性存储器单元NCE<1:M>或NCO<1:M>中、以及从所述M个非易失性存储器单元NCE<1:M>或NCO<1:M>中输出正常数据NR_DATA<1:M>。
例如，可以选择偶数页PAGE_EVEN的正常区域NORMAL AREA中所包括的M个非易失性存储器单元NCE<1:M>，并且可以将正常数据NR_DATA<1:M>输入到M个非易失性存储器单元NCE<1:M>和从M个非易失性存储器单元NCE<1:M>输出正常数据NR_DATA<1:M>，并且此时，不选择包括在奇数页PAGE_ODD的正常区域NORMALAREA中的M个非易失性存储器单元NCO<1:M>，并且不将正常数据NR_DATA<1:M>输入到M个非易失性存储器单元NCO<1:M>和不从M个非易失性存储器单元NCO<1:M>输出正常数据NR_DATA<1:M>。相似地，可以选择奇数页PAGE_ODD的正常区域NORMAL AREA中所包括的M个非易失性存储器单元NCO<1:M>，并且可以将正常数据NR_DATA<1:M>输入到M个非易失性存储器单元NCO<1:M>和从M个非易失性存储器单元NCO<1:M>输出正常数据NR_DATA<1:M>，并且此时，不选择偶数页PAGE_EVEN的正常区域NORMAL AREA中所包括的M个非易失性存储器单元NCE<1:M>，并且不将正常数据NR_DATA<1:M>输入到M个非易失性存储器单元NCE<1:M>和不从M个非易失性存储器单元NCE<1:M>输出正常数据NR_DATA<1:M>。
由数据输入/输出控制单元640来控制M个正常页缓冲器600<1:M>。
具体地，当执行用于输入/输出正常数据NR_DATA<1:M>的操作时，数据输入/输出控制单元640选择（使能）全部M个正常页缓冲器600<1:M>，使得可以同时输入/输出全部M比特正常数据NR_DATA<1:M>。
另外，为了将标志数据FLG_DATA<1:N>写入到偶数页PAGE_EVEN的标志区域FLAGAREA和奇数页PAGE_ODD的标志区域FLAGAREA中所包括的2*N个非易失性存储器单元FCE<1:N>和FCO<1:N>、以及从所述2*N个非易失性存储器单元FCE<1:N>和FCO<1:N>读取标志数据FLG_DATA<1:N>，设置N个标志页缓冲器610<1:N>。
N个标志页缓冲器610<1:N>可以交替地选择分别包括在偶数页PAGE_EVEN和奇数页PAGE_ODD的标志区域FLAG AREA中的非易失性存储器单元FCE<x>和FCO<x>，以此方式来选择非易失性存储器单元FCE<1>或FCO<1>、FCE<2>或FCO<2>、…以及FCE<N>或FCO<N>，并由此可以将标志数据FLG_DATA<1:N>输入到分别包括在偶数页PAGE_EVEN和奇数页PAGE_ODD的标志区域FLAGAREA中并且彼此不相邻的N个非易失性存储器单元FCE<1:N>或FCO<1:N>中、以及从所述N个非易失性存储器单元FCE<1:N>或FCO<1:N>输出标志数据FLG_DATA<1:N>。
例如，当偶数页PAGE_EVEN的标志区域FLAG AREA中所包括的N个非易失性存储器单元FCE<1:N>之中的选中的非易失性存储器单元的数目与奇数页PAGE_ODD的标志区域FLAG AREA中所包括的N个非易失性存储器单元FCO<1:N>之中的选中的非易失性存储器单元的数目相加时，获得数目N。以这种方式，将标志数据FLG_DATA<1:N>输入到从偶数页PAGE_EVEN或奇数页PAGE_ODD的标志区域FLAGAREA中选择的N个选中的非易失性存储器单元，以及从所述N个选中的非易失性存储器单元输出标志数据FLG_DATA<1:N>。此时，不将标志数据FLG_DATA<1:N>输入到偶数页PAGE_EVEN或奇数页PAGE_ODD的标志区域FLAG AREA中的未选中的非易失性存储器单元，以及不从所述未选中的非易失性存储器单元输出标志数据FLG_DATA<1:N>。
由数据输入/输出控制单元640来控制这N个标志页缓冲器610<1:N>。
具体地，当执行用于输入/输出标志数据FLG_DATA<1:N>的操作时，数据输入/输出控制单元640选择（使能）N个标志页缓冲器610<1:N>之中的彼此不相邻的R个标志页缓冲器，使得输入/输出R比特的标志数据，并且不选择（禁止）N-R个标志页缓冲器，使得不输入/输出标志数据。
例如，当选择偶数页PAGE_EVEN的标志区域FLAG AREA中所包括的N个非易失性存储器单元FCE<1:N>或奇数页PAGE_ODD的标志区域FLAG AREA中所包括的N个非易失性存储器单元FCO<1:N>并且执行用于输入/输出标志数据FLG_DATA<1:N>的操作时，数据输入/输出控制单元640选择N个标志页缓冲器610<1:N>之中的奇数编号的标志页缓冲器610<1>、610<3>、610<5>、…以及610<N-1>，使得将N/2比特的标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>、…以及FLG_DATA<N-1>输入到偶数页PAGE_EVEN的标志区域FLAG AREA中所包括的N个非易失性存储器单元FCE<1:N>之中的奇数编号的非易失性存储器单元FCE<1>、FCE<3>、FCE<5>、…以及FCE<N-1>和包括在奇数页PAGE_ODD的标志区域FLAGAREA中的N个非易失性存储器单元FCO<1:N>之中的奇数编号的非易失性存储器单元FCO<1>、FCO<3>、FCO<5>、…以及FCO<N-1>，以及从所述奇数编号的非易失性存储器单元FCE<1>、FCE<3>、FCE<5>、…以及FCE<N-1>和所述奇数编号的非易失性存储器单元FCO<1>、FCO<3>、FCO<5>、…以及FCO<N-1>输出N/2比特的标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>、…以及FLG_DATA<N-1>。另外，不将标志数据输入到未选中的偶数编号的标志页缓冲器610<2>、610<4>、610<6>、…以及610<N>中和不从未选中的偶数编号的标志页缓冲器610<2>、610<4>、610<6>、…以及610<N>输出标志数据。
相似地，当选择偶数页PAGE_EVEN的标志区域FLAG AREA中所包括的N个非易失性存储器单元FCE<1:N>或奇数页PAGE_ODD的标志区域FLAG AREA中所包括的N个非易失性存储器单元FCO<1:N>并且执行用于输入/输出标志数据FLG_DATA<1:N>的操作时，数据输入/输出控制单元640选择N个标志页缓冲器610<1:N>之中的偶数编号的标志页缓冲器610<2>、610<4>、610<6>、…以及610<N>，使得将N/2比特的标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>、…以及FLG_DATA<N>输入到偶数页PAGE_EVEN的标志区域FLAG AREA中所包括的N个非易失性存储器单元FCE<1:N>之中的偶数编号的非易失性存储器单元FCE<2>、FCE<4>、FCE<6>、…以及FCE<N>和奇数页PAGE_ODD的标志区域FLAGAREA中所包括的N个非易失性存储器单元FCO<1:N>之中的偶数编号的非易失性存储器单元FCO<2>、FCO<4>、FCO<6>、…以及FCO<N>中，以及从所述偶数编号的非易失性存储器单元FCE<2>、FCE<4>、FCE<6>、…以及FCE<N>和所述偶数编号的非易失性存储器单元FCO<2>、FCO<4>、FCO<6>、…以及FCO<N>输出N/2比特的标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>、…以及FLG_DATA<N>。另外，不将标志数据输入到未选中的奇数编号的标志页缓冲器610<1>、610<3>、610<5>、…以及610<N-1>中和从未选中的奇数编号的标志页缓冲器610<1>、610<3>、610<5>、…以及610<N-1>输出标志数据。
为了如上所述来操作数据输入/输出控制单元640，可以使用一种对单元选择控制信号CS_CNTLE<M+1:M+N>和CS_CNTLO<M+1:M+N>的值进行控制的方法，所述单元选择控制信号CS_CNTLE<M+1:M+N>和CS_CNTLO<M+1:M+N>能分别选择偶数页PAGE_EVEN的标志区域FLAGAREA中所包括的N个非易失性存储器单元FCE<1:N>和奇数页PAGE_ODD的标志区域FLAG AREA中所包括的N个非易失性存储器单元FCO<1:N>。更具体而言，通过控制能分别选择偶数页PAGE_EVEN的标志区域FLAGAREA中所包括的N个非易失性存储器单元FCE<1:N>和奇数页PAGE_ODD的标志区域FLAG AREA中所包括的N个非易失性存储器单元FCO<1:N>的单元选择控制信号CS_CNTLE<M+1:M+N>和CS_CNTLO<M+1:M+N>的值，N个标志页缓冲器610<1:N>之中的奇数编号的标志页缓冲器610<1>、610<3>、610<5>、…以及610<N-1>可以输入/输出N/2比特的标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>、…以及FLG_DATA<N-1>，或者N个标志页缓冲器610<1:N>之中的偶数编号的标志页缓冲器610<2>、610<4>、610<6>、…以及610<N>可以输入/输出N/2比特的标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>、…以及FLG_DATA<N>。
例如，如图8B所示，如果施加值为“11011101”的偶数编号的单元选择控制信号CS_CNTLE<1:8>并且施加值为“01110111”的奇数编号的单元选择控制信号CS_CNTLO<1:8>，则在偶数页PAGE_EVEN的标志区域FLAGAREA中所包括的八个非易失性存储器单元FCE<1:8>之中，选择第三非易失性存储器单元FCE<3>和第七非易失性存储器单元FCE<7>，并经由与第三非易失性存储器单元FCE<3>和第七非易失性存储器单元FCE<7>相对应的第三标志页缓冲器610<3>和第七标志页缓冲器610<7>来输入和输出2比特的标志数据FLG_DATA<3>和FLG_DATA<7>，以及在奇数页PAGE_ODD的标志区域FLAG AREA中所包括的八个非易失性存储器单元FCO<1:8>之中选择第一非易失性存储器单元FCO<1>和第五非易失性存储器单元FCO<5>，并经由与第一非易失性存储器单元FCO<1>和第五非易失性存储器单元FCO<5>相对应的第一标志页缓冲器610<1>和第五标志页缓冲器610<5>来输入和输出2比特的标志数据FLG_DATA<1>和FLG_DATA<5>。
更具体而言，与偶数页PAGE_EVEN和奇数页PAGE_ODD的标志区域FLAGAREA中所包括的非易失性存储器单元FCE<1:8>和FCO<1:8>之中的偶数页PAGE_EVEN的第三非易失性存储器单元FCE<3>和第七非易失性存储器单元FCE<7>以及奇数页PAGE_ODD的第一非易失性存储器单元FCO<1>和第五非易失性存储器单元FCO<5>相对应，经由八个标志页缓冲器610<1:8>之中的奇数编号的标志页缓冲器610<1>、610<3>、610<5>以及610<7>来输入和输出4比特的标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>、以及FLG_DATA<7>。
此时，不经由与偶数页PAGE_EVEN和奇数页PAGE_ODD的标志区域FLAGAREA相对应的八个标志页缓冲器610<1:8>之中的偶数编号的标志页缓冲器610<2>、610<4>、610<6>、610<8>来输入和输出标志数据。
因此，在分别包括在偶数页PAGE_EVEN和奇数页PAGE_ODD的标志区域FLAGAREA中的八个非易失性存储器单元FCE<1:8>和FCO<1:8>之中，在储存有4比特标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>、以及FLG_DATA<7>的单元FCO<1>、FCE<3>、FCO<5>和FCE<7>之间存在没有储存数据的单元FCE<1>、FCO<2>、FCE<2>、FCO<3>、FCO<4>、FCE<4>、FCE<5>、FCO<6>、FCE<6>、FCO<7>、FCO<8>以及FCE<8>。在这种配置下，在储存4比特的标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>以及FLG_DATA<7>时，可以最小化相邻单元之间干扰现象的发生。
相似地，尽管在附图中未示出，如果施加值为“11101110”的偶数编号的单元选择控制信号CS_CNTLE<1:8>并施加值为“10111011”的奇数编号的单元选择控制信号CS_CNTLO<1:8>，则在偶数页PAGE_EVEN的标志区域FLAGAREA中所包括的八个非易失性存储器单元FCE<1:8>之中选择第四非易失性存储器单元FCE<4>和第八非易失性存储器单元FCE<8>，并经由与第四非易失性存储器单元FCE<4>和第八非易失性存储器单元FCE<8>相对应的第四标志页缓冲器610<4>和第八标志页缓冲器610<8>来输入和输出2比特的标志数据FLG_DATA<4>和FLG_DATA<8>，以及在奇数页PAGE_ODD的标志区域FLAG AREA中所包括的八个非易失性存储器单元FCO<1:8>之中选择第二非易失性存储器单元FCO<2>和第六非易失性存储器单元FCO<6>，并经由与第二非易失性存储器单元FCO<2>和第六非易失性存储器单元FCO<6>相对应的第二标志页缓冲器610<2>和第六标志页缓冲器610<6>来输入和输出2比特的标志数据FLG_DATA<2>和FLG_DATA<6>。
更具体而言，与偶数页PAGE_EVEN和奇数页PAGE_ODD的标志区域FLAGAREA中所包括的八个非易失性存储器单元FCE<1:8>和FCO<1:8>之中的偶数页PAGE_EVEN的第四非易失性存储器单元FCE<4>和第八非易失性存储器单元FCE<8>以及奇数页PAGE_ODD的第二非易失性存储器单元FCO<2>和第六非易失性存储器单元FCO<6>相对应，经由八个标志页缓冲器610<1:8>之中的偶数编号的标志页缓冲器610<2>、610<4>、610<6>、610<8>来输入和输出4比特的标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>以及FLG_DATA<8>。
此时，不经由与偶数页PAGE_EVEN和奇数页PAGE_ODD的标志区域FLAGAREA相对应的八个标志页缓冲器610<1:8>之中的奇数编号的标志页缓冲器610<1>、610<3>、610<5>、610<7>来输入和输出标志数据。
因此，在分别包括在偶数页PAGE_EVEN和奇数页PAGE_ODD的标志区域FLAGAREA中的八个非易失性存储器单元FCE<1:8>和FCO<1:8>之中，在储存有4比特标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>、以及FLG_DATA<8>的单元FCO<2>、FCE<4>、FCO<6>以及FCE<8>之间存在没有储存数据的单元FCO<1>、FCE<1>、FCE<2>、FCO<3>、FCE<3>、FCO<4>、FCO<5>、FCE<5>、FCE<6>、FCO<7>、FCE<7>以及FCO<8>。在这种配置下，在储存4比特标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>以及FLG_DATA<8>时，最小化相邻单元之间干扰现象的发生。
以这种方式，当偶数页PAGE_EVEN的标志区域FLAG AREA中所包括的非易失性存储器单元的数目增加到32如FCE<1:32>、并且奇数页PAGE_ODD的标志区域FLAG AREA中所包括的非易失性存储器单元的数目增加到32如FCO<1:32>时，如图9B所示，经由一种利用受控的单元选择控制信号CS_CNTLE<1:8>和CS_CNTLO<1:8>的值以00b、01b、10b、11b的顺序对单元选择地址CS_ADDR<0:1>计数的方法，偶数页PAGE_EVEN和奇数页PAGE_ODD的标志区域FLAGAREA中所包括的三十二个标志页缓冲器610<1:32>之中的奇数编号的页缓冲器610<1>、610<3>、610<5>、…以及610<31>可以输入/输出16比特标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>、…以及FLG_DATA<31>，或者偶数页PAGE_EVEN和奇数页PAGE_ODD的标志区域FLAGAREA中所包括的三十二个标志页缓冲器610<1:32>之中的偶数编号的页缓冲器610<2>、610<4>、610<6>、…以及610<32>可以输入/输出16比特标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>、…以及FLG_DATA<32>。
正常数据NR_DATA<1:M>可以以多个比特被储存在偶数页PAGE_EVEN和奇数页PAGE_ODD的正常区域NORMAL AREA中所包括的2*M个非易失性存储器单元NCE<1:M>和NCO<1:M>中，并且标志数据FLG_DATA<1:N>每个可以以两个比特被储存在偶数页PAGE_EVEN和奇数页PAGE_ODD的标志区域FLAG AREA中所包括的2*N个非易失性存储器单元FCE<1:N>和FCO<1:N>中。更具体而言，在正常数据NR_DATA<1:M>中，由于要储存的数据的量是重要的目标，所以可以使用能储存更多数据的配置，而在标志数据FLG_DATA<1:N>中，由于要读取的数据的准确性是重要的目标，所以可以使用发生错误几率较小的配置。
图10A说明正常区域NORMAL AREA中所包括的2*M个非易失性存储器单元NCE<1:M>和NCO<1:M>的阈值电压分布的一个实例，并且图10B说明标志区域FLAGAREA中所包括的2*N个非易失性存储器单元FCE<1:N>和FCO<1:N>的阈值电压分布的一个实例。
参见图10B，偶数页PAGE_EVEN和奇数页PAGE_ODD的标志区域FLAGAREA中所包括的2*N个非易失性存储器单元FCE<1:N>和FCO<1:N>的初始状态与例如标志数据FLG_DATA<1:N>成为“1”（=擦除状态）的情况相对应。这种状态表示，例如，要储存在偶数页PAGE_EVEN和奇数页PAGE_ODD的正常区域NORMALAREA中的正常数据NR_DATA<1:M>的写入未完成的状态。以这种方式，通过从偶数页PAGE_EVEN和奇数页PAGE_ODD的标志区域FLAGAREA中所包括的2*N个非易失性存储器单元FCE<1:N>和FCO<1:N>中读取标志数据FLG_DATA<1:N>，如果标志数据FLG_DATA<1:N>的值是“1”，则要储存在偶数页PAGE_EVEN和奇数页PAGE_ODD的正常区域NORMALAREA中的正常数据NR_DATA<1:M>的写入未完成。
此后，如果要储存在偶数页PAGE_EVEN和奇数页PAGE_ODD的正常区域NORMAL AREA中的正常数据NR_DATA<1:M>的写入完成，则电子被引入到偶数页PAGE_EVEN和奇数页PAGE_ODD的标志区域FLAGAREA中所包括的2*N个非易失性存储器单元FCE<1:N>和FCO<1:N>之中的选中的单元（奇数编号或偶数编号的单元）的浮栅中，并且标志单元的阈值从“1”的擦除状态提高到“0”的写入状态。通过从偶数页PAGE_EVEN和奇数页PAGE_ODD的标志区域FLAG_AREA中所包括的2*N个非易失性存储器单元FCE<1:N>和FCO<1:N>之中的选中的单元读取标志数据FLG_DATA<1,3,5,…,N-1>或FLG_DATA<2,4,6,…,N>，可以确定要储存在正常区域NORMALAREA中的正常数据NR_DATA<1:M>的写入是否完成。
另外，当从偶数页PAGE_EVEN和奇数页PAGE_ODD的标志区域FLAG AREA中所包括的2*N个非易失性存储器单元FCE<1:N>和FCO<1:N>之中的选中的单元读取标志数据FLG_DATA<1,3,5,…,N-1>或FLG_DATA<2,4,6,…,N>的值为“0”时，可以将从未选中的单元读取的标志数据FLG_DATA<2,4,6,…,N>或FLG_DATA<1,3,5,…,N-1>的值维持为“1”。
然而，如果从未选中的单元读取的标志数据FLG_DATA<2,4,6,…,N>或FLG_DATA<1,3,5,…,N-1>的值成为“0”，则在未选中的单元中发生了干扰现象。
以这种方式，如果通过从未选中的单元读取标志数据FLG_DATA<2,4,6,…,N>或FLG_DATA<1,3,5,…,N-1>的值获知存在干扰现象，则可以经由一种在读取选中的单元的标志数据FLG_DATA<1,3,5,…,N-1>或FLG_DATA<2,4,6,…,N>的同时对读取参考电压Vread的电平进行控制的方法来抵消干扰现象。
<第三实施例>
图7是说明根据本发明的第三实施例的非易失性存储器件的配置的框图。
参见图7，根据本发明的第三实施例的非易失性存储器件包括：第一字线WL<1>、第二字线WL<2>、M个正常页缓冲器700<1:M>、N个标志页缓冲器710<1:N>、以及数据输入/输出控制单元640。字线WL<1>包括K个页PAGE<1:K>。
供作参考，在非易失性存储器件的存储器单元阵列中包括多个模块BLOCK<1:L>。在多个模块BLOCK<1:L>中的每个中，以阵列形式布置多个字线WL<0:31>和多个位线BL_EVEN<1:M>、BL_ODD<1:M>、BL_EVEN<M+1:M+N>、BL_ODD<M+1:M+N>，并且在各个交叉点处设置非易失性存储器单元晶体管。当与多个字线WL<0:31>中的每个字线连接的多个存储器单元晶体管NCE<1:M>、NCO<1:M>、FCE<1:N>以及FCO<1:N>每个都能储存1比特数据时，与每个字线连接的多个存储器单元晶体管NCE<1:M>、NCO<1:M>、FCE<1:N>、以及FCO<1:N>之中的奇数编号的单元晶体管NCO<1:M>和FCO<1:N>被同时执行数据读取和写入，并且与每个字线连接的多个存储器单元晶体管NCE<1:M>、NCO<1:M>、FCE<1:N>、以及FCO<1:N>之中的偶数编号的单元晶体管NCE<1:M>和FCE<1:N>被同时执行数据读取和写入。在1比特配置中，每个字线成为两个页PAGE1_EVEN和PAGE1_ODD。当然，两个相邻的字线WL<1>和WL<2>可以成为四个页PAGE1_EVEN、PAGE1_ODD、PAGE2_EVEN以及PAGE2_ODD。
此外，当与多个字线WL<0:31>中的每个字线连接的多个存储器单元晶体管NCE<1:M>、NCO<1:M>、FCE<1:N>、以及FCO<1:N>每个都能储存2比特数据时，与每个字线连接的多个存储器单元晶体管NCE<1:M>、NCO<1:M>、FCE<1:N>以及FCO<1:N>之中的奇数编号的单元晶体管NCO<1:M>和FCO<1:N>被同时执行数据读取和写入，并且与每个字线连接的多个存储器单元晶体管NCE<1:M>、NCO<1:M>、FCE<1:N>、以及FCO<1:N>之中的偶数编号的单元晶体管NCE<1:M>和FCE<1:N>被同时执行数据读取和写入。在2比特配置中，每个字线成为四个页PAGE1_EVEN_LSB、PAGE1_EVEN_MSB、PAGE1_ODD_LSB以及PAGE1_ODD_MSB。当然，两个相邻的字线WL<1>和WL<2>可以成为八个页PAGE1_EVEN_LSB、PAGE1_EVEN_MSB、PAGE1_ODD_LSB、PAGE1_ODD_MSB、PAGE2_EVEN_LSB、PAGE2_EVEN_MSB、PAGE2_ODD_LSB以及PAGE2_ODD_MSB。
以这种方式，在非易失性存储器件中被称为页的单元是指被同时执行数据读取和写入的最小单元，并且在每个字线中可以包括多个页。因此，尽管根据本发明的第三实施例的非易失性存储器件包括多个字线，所述多个字线每个包括多个页，但在本发明的第三实施例例示的非易失性存储器件中所包括的多个字线WL<1:31>之中，通过以两个相邻字线WL<0>和WL<1>、WL<1>和WL<2>、WL<2>和WL<3>、WL<3>和WL<4>、…以及WL<30>和WL<31>为单位来划分偶数编号的字线WL<0>、WL<2>、WL<4>、…以及WL<30>和奇数编号的字线WL<1>、WL<3>、WL<5>、…以及WL<31>，并且各个对具有相同的操作特性。因此，下面将参照两个字线WL<1>和WL<2>来描述根据本发明的第三实施例的非易失性存储器件的操作。
首先，第一字线WL<1>包括K个页PAGE1<1:K>。K个页PAGE1<1:K>每个包括设置有M个非易失性存储器单元NCE1<1:M>和NCO1<1:M>的正常区域NORMALAREA和设置有N个非易失性存储器单元FCE1<1:N>和FCO1<1:N>的标志区域FLAGAREA。
此外，第二字线WL<2>包括K个页PAGE2<1:K>。K个页PAGE2<1:K>每个包括设置有M个非易失性存储器单元NCE2<1:M>和NCO2<1:M>的正常区域NORMALAREA和设置有N个非易失性存储器单元FCE2<1:N>和FCO2<1:N>的标志区域FLAGAREA。这里，M可以是等于或大于2的整数，N也可以是等于或大于2的整数，以及K可以是等于或大于1的整数。
供作参考，在本发明的第三实施例中，尽管基于K为2这一假设来进行描述，但是这只是出于说明的目的，并且本发明的第三实施例包括K大于2的情况。因此，将基于第一字线WL<1>包括奇数页PAGE1_ODD和偶数页PAGE1_EVEN并且第二字线WL<2>包括奇数页PAGE2_ODD和偶数页PAGE2_EVEN这一假设来进行描述。
可以响应于用户而在数值上改变输入到第一字线WL<1>或第二字线WL<2>中所包括的奇数页PAGE1_ODD或PAGE2_ODD或者偶数页PAGE1_EVEN或PAGE2_EVEN的正常区域NORMAL AREA中的正常数据NR_DATA<1:M>、和从所述奇数页PAGE1_ODD或PAGE2_ODD或者偶数页PAGE1_EVEN或PAGE2_EVEN的正常区域NORMALAREA输出的正常数据NR_DATA<1:M>。更具体而言，用户施加到非易失性存储器件的数据是分别储存在第一字线WL<1>或第二字线WL<2>中所包括的奇数页PAGE1_ODD或PAGE2_ODD或者偶数页PAGE1_EVEN或PAGE2_EVEN的正常区域NORMALAREA中的正常数据NR_DATA<1:M>，并且根据用户的需要从非易失性存储器件中输出的数据是分别从第一字线WL<1>或第二字线WL<2>中所包括的奇数页PAGE1_ODD或PAGE2_ODD或者偶数页PAGE1_EVEN或PAGE2_EVEN的正常区域NORMALAREA中输出的正常数据NR_DATA<1:M>。
相反地，可以响应于第一字线WL<1>或第二字线WL<2>中所包括的奇数页PAGE1_ODD或PAGE2_ODD或者偶数页PAGE1_EVEN或PAGE2_EVEN的当前状态，来改变被分别输入到第一字线WL<1>或第二字线WL<2>中所包括的奇数页PAGE1_ODD或PAGE2_ODD或者偶数页PAGE1_EVEN或PAGE2_EVEN的标志区域FLAGAREA中的标志数据FLG_DATA<1:N>，以及分别从所述奇数页PAGE1_ODD或PAGE2_ODD或者偶数页PAGE1_EVEN或PAGE2_EVEN的标志区域FLAG AREA输出的标志数据FLG_DATA<1:N>。
更具体而言，在第一字线WL<1>或第二字线WL<2>中所包括的奇数页PAGE1_ODD或PAGE2_ODD或者偶数页PAGE1_EVEN或PAGE2_EVEN的标志区域FLAG AREA中，非易失性存储器件的数据输入/输出控制单元740响应于第一字线WL<1>或第二字线WL<2>中所包括的奇数页PAGE1_ODD或PAGE2_ODD或者偶数页PAGE1_EVEN或PAGE2_EVEN的正常区域NORMALAREA的当前状态，来确定要储存在第一字线WL<1>或第二字线WL<2>中所包括的奇数页PAGE1_ODD或PAGE2_ODD或者偶数页PAGE1_EVEN或PAGE2_EVEN的标志区域FLAG AREA中的标志数据FLG_DATA<1:N>的值。用户可以不存取包括在第一字线WL<1>或第二字线WL<2>中的奇数页PAGE1_ODD或PAGE2_ODD或者偶数页PAGE1_EVEN或PAGE2_EVEN的标志区域FLAG AREA。
标志数据FLG_DATA<1:N>是指示用于将正常数据NR_DATA<1:M>写入到第一字线WL<1>或第二字线WL<2>中所包括的奇数页PAGE1_ODD或PAGE2_ODD或者偶数页PAGE1_EVEN或PAGE2_EVEN的正常区域NORMAL AREA的操作执行到哪一阶段。因此，通过读取标志数据FLG_DATA<1:N>，可以确定用于将正常数据NR_DATA<1:M>写入到第一字线WL<1>或第二字线WL<2>中所包括的奇数页PAGE1_ODD或PAGE2_ODD或者偶数页PAGE1_EVEN或PAGE2_EVEN的正常区域NORMAL AREA的操作执行到哪一阶段。
供作参考，尽管示出包括在第一字线WL<1>或第二字线WL<2>中的奇数页PAGE1_ODD或PAGE2_ODD或者偶数页PAGE1_EVEN或PAGE2_EVEN的正常区域NORMAL AREA和标志区域FLAG AREA具有相同的尺寸，但这是出于说明的目的，并且实际上正常区域NORMAL AREA明显地大于标志区域FLAG AREA。结果，正常区域NORMAL AREA的非易失性存储器单元的尺寸和数目显著地不同于标志区域FLAG AREA的非易失性存储器单元的尺寸和数目。例如，当包括在第一字线WL<1>或第二字线WL<2>中的奇数页PAGE1_ODD或PAGE2_ODD或者偶数页PAGE1_EVEN或PAGE2_EVEN的正常区域NORMALAREA中的非易失性存储器单元NCE1<1:M>、NCE2<1:M>、NCO1<1:M>以及NCO2<1:M>的数目为8K字节时，包括在第一字线WL<1>或第二字线WL<2>中的奇数页PAGE1_ODD或PAGE2_ODD或者偶数页PAGE1_EVEN或PAGE2_EVEN的标志区域FLAG AREA中的非易失性存储器单元FCE1<1:N>、FCE2<1:N>、FCO1<1:N>以及FCO2<1:N>的数目是4字节。
为了将正常数据NR_DATA<1:M>写入第一字线WL<1>或第二字线WL<2>中所包括的奇数页PAGE1_ODD或PAGE2_ODD或者偶数页PAGE1_EVEN或PAGE2_EVEN的正常区域NORMAL AREA中的2*M个非易失性存储器单元NCE1<1:M>和NCO1<1:M>、或NCE2<1:M>和NCO2<1:M>中、以及从所述2*M个非易失性存储器单元NCE1<1:M>和NCO1<1:M>、或NCE2<1:M>和NCO2<1:M>读取正常数据NR_DATA<1:M>，设置M个正常页缓冲器700<1:M>。
这种M个正常页缓冲器700<1:M>可以交替地选择分别包括在第一字线WL<1>中的偶数页PAGE1_EVEN和奇数页PAGE1_ODD的正常区域NORMALAREA中的非易失性存储器单元NCE1<x>和NCO1<x>，以此方式来选择非易失性存储器单元NCE1<1>或NCO1<1>、NCE1<2>或NCO1<2>、…以及NCE1<M>或NCO1<M>，并且结果，M个正常页缓冲器700<1:M>可以将正常数据NR_DATA<1:M>输入到分别包括在第一字线WL<1>的偶数页PAGE1_EVEN和奇数页PAGE1_ODD的正常区域NORMALAREA中并且彼此不相邻的M个非易失性存储器单元NCE1<1:M>或NCO1<1:M>中，以及从所述M个非易失性存储器单元NCE1<1:M>或NCO1<1:M>输出正常数据NR_DATA<1:M>。
相似地，这种M个正常页缓冲器700<1:M>可以交替地选择分别包括在第二字线WL<2>中的偶数页PAGE2_EVEN和奇数页PAGE2_ODD的正常区域NORMALAREA中的非易失性存储器单元NCE2<x>和NCO2<x>，以此方式来选择非易失性存储器单元NCE2<1>或NCO2<1>、NCE2<2>或NCO2<2>、…以及NCE2<M>或NCO2<M>，并且结果，M个正常页缓冲器700<1:M>可以将正常数据NR_DATA<1:M>输入到分别包括在第二字线WL<2>的偶数页PAGE2_EVEN和奇数页PAGE2_ODD的正常区域NORMALAREA中并且彼此不相邻的M个非易失性存储器单元NCE2<1:M>或NCO2<1:M>中，以及从所述M个非易失性存储器单元NCE2<1:M>或NCO2<1:M>输出正常数据NR_DATA<1:M>。
例如，可以选择包括在第一字线WL<1>的偶数页PAGE1_EVEN的正常区域NORMAL AREA中的M个非易失性存储器单元NCE1<1:M>，并且可以将正常数据NR_DATA<1:M>输入到M个非易失性存储器单元NCE1<1:M>中以及从M个非易失性存储器单元NCE1<1:M>输出正常数据NR_DATA<1:M>，并且此时，不选择包括在第一字线WL<1>的奇数页PAGE1_ODD的正常区域NORMALAREA中的M个非易失性存储器单元NCO1<1:M>，并且可以不将正常数据NR_DATA<1:M>输入到M个非易失性存储器单元NCO1<1:M>中，以及不从M个非易失性存储器单元NCO1<1:M>输出正常数据NR_DATA<1:M>。相似地，可以选择包括在第一字线WL<1>的奇数页PAGE1_ODD的正常区域NORMALAREA中的M个非易失性存储器单元NCO1<1:M>，并且可以将正常数据NR_DATA<1:M>输入到M个非易失性存储器单元NCO1<1:M>中，以及从M个非易失性存储器单元NCO1<1:M>输出正常数据NR_DATA<1:M>，并且此时，不选择包括在第一字线WL<1>的偶数页PAGE1_EVEN的正常区域NORMAL AREA中的M个非易失性存储器单元NCE1<1:M>，并且可以不将正常数据NR_DATA<1:M>输入到M个非易失性存储器单元NCE1<1:M>中，以及不从M个非易失性存储器单元NCE1<1:M>输出正常数据NR_DATA<1:M>。
另外，可以选择包括在第二字线WL<2>中的偶数页PAGE2_EVEN的正常区域NORMAL AREA中的M个非易失性存储器单元NCE2<1:M>，并且可以将正常数据NR_DATA<1:M>输入到M个非易失性存储器单元NCE2<1:M>中以及从M个非易失性存储器单元NCE2<1:M>输出正常数据NR_DATA<1:M>，并且此时，不选择包括在第二字线WL<2>中的奇数页PAGE2_ODD的正常区域NORMALAREA中的M个非易失性存储器单元NCO2<1:M>，并且可以不将正常数据NR_DATA<1:M>输入到M个非易失性存储器单元NCO2<1:M>中和不从M个非易失性存储器单元NCO2<1:M>输出正常数据NR_DATA<1:M>。相似地，可以选择包括在第二字线WL<2>中的奇数页PAGE2_ODD的正常区域NORMALAREA中的M个非易失性存储器单元NCO2<1:M>，并且可以将正常数据NR_DATA<1:M>输入到M个非易失性存储器单元NCO2<1:M>中和从M个非易失性存储器单元NCO2<1:M>输出正常数据NR_DATA<1:M>，并且此时，不选择包括在第二字线WL<2>中的偶数页PAGE2_EVEN的正常区域NORMAL AREA中的M个非易失性存储器单元NCE2<1:M>，并且可以不将正常数据NR_DATA<1:M>输入到M个非易失性存储器单元NCE2<1:M>中，和不从M个非易失性存储器单元NCE2<1:M>输出正常数据NR_DATA<1:M>。
由数据输入/输出控制单元740来控制M个正常页缓冲器700<1:M>。
具体地，当执行用于输入/输出正常数据NR_DATA<1:M>的操作时，数据输入/输出控制单元740选择（使能）全部M个正常页缓冲器700<1:M>，使得可以同时输入/输出全部M比特正常数据NR_DATA<1:M>。
更具体而言，与包括在第一字线WL<1>中的偶数页PAGE1_EVEN和奇数页PAGE1_ODD的正常区域NORMAL AREA相对应，选择全部M个正常页缓冲器700<1:M>使得可以同时输入/输出M比特正常数据NR_DATA<1:M>。
相似地，与包括在第二字线WL<2>中的偶数页PAGE2_EVEN和奇数页PAGE2_ODD的正常区域NORMAL AREA相对应，选择全部M个正常页缓冲器700<1:M>使得可以同时输入/输出M比特正常数据NR_DATA<1:M>。
另外，为了将标志数据FLG_DATA<1:N>写入到第一字线WL<1>或第二字线WL<2>中所包括的偶数页PAGE1_EVEN或PAGE2_EVEN和奇数页PAGE1_ODD或PAGE2_ODD的标志区域FLAG AREA中的2*N个非易失性存储器单元FCE1<1:N>和FCO1<1:N>、或FCE2<1:N>和FCO2<1:N>中、以及从所述2*N个非易失性存储器单元FCE1<1:N>和FCO1<1:N>、或FCE2<1:N>和FCO2<1:N>中读取标志数据FLG_DATA<1:N>，设置N个标志页缓冲器710<1:N>。
N个标志页缓冲器710<1:N>可以交替地选择分别包括在第一字线WL<1>中的偶数页PAGE1_EVEN和奇数页PAGE1_ODD的标志区域FLAGAREA中的非易失性存储器单元FCE1<x>和FCO1<x>，以此方式来选择非易失性存储器单元FCE1<1>或FCO1<1>、FCE1<2>或FCO1<2>、…以及FCE1<N>或FCO1<N>，并由此可以将标志数据FLG_DATA<1:N>输入到分别包括在第一字线WL<1>中的偶数页PAGE1_EVEN和奇数页PAGE1_ODD的标志区域FLAG AREA中并且彼此不相邻的N个非易失性存储器单元FCE1<1:N>或FCO1<1:N>中，和从所述N个非易失性存储器单元FCE1<1:N>或FCO1<1:N>输出标志数据FLG_DATA<1:N>。
相似地，N个标志页缓冲器710<1:N>可以交替地选择分别包括在第二字线WL<2>中的偶数页PAGE2_EVEN和奇数页PAGE2_ODD的标志区域FLAG AREA中的非易失性存储器单元FCE2<x>和FCO2<x>，以此方式来选择非易失性存储器单元FCE2<1>或FCO2<1>、FCE2<2>或FCO2<2>、…以及FCE2<N>或FCO2<N>，并由此可以将标志数据FLG_DATA<1:N>输入到分别包括在第二字线WL<2>的偶数页PAGE2_EVEN和奇数页PAGE2_ODD的标志区域FLAG AREA中并且彼此不相邻的N个非易失性存储器单元FCE2<1:N>或FCO2<1:N>中，和从所述N个非易失性存储器单元FCE2<1:N>或FCO2<1:N>输出标志数据FLG_DATA<1:N>。
例如，当第一字线WL<1>的偶数页PAGE1_EVEN的标志区域FLAG AREA中所包括的N个非易失性存储器单元FCE1<1:N>之中的选中的非易失性存储器单元的数目与奇数页PAGE1_ODD的标志区域FLAG AREA中所包括的N个非易失性存储器单元FCO1<1:N>之中的选中的非易失性存储器单元的数目相加时，获得数目N。以这种方式，将标志数据FLG_DATA<1:N>输入到从偶数页PAGE1_EVEN或奇数页PAGE1_ODD的标志区域FLAG AREA中选择的N个选中的非易失性存储器单元中，以及从所述N个选中的非易失性存储器单元输出标志数据FLG_DATA<1:N>。此时，不将标志数据FLG_DATA<1:N>输入到包括在第一字线WL<1>的偶数页PAGE1_EVEN或奇数页PAGE1_ODD的标志区域FLAG AREA中的未选中的非易失性存储器单元中，以及不从所述未选中的非易失性存储器单元输出标志数据FLG_DATA<1:N>。
相似地，当包括在第二字线WL<2>的偶数页PAGE2_EVEN的标志区域FLAGAREA中的N个非易失性存储器单元FCE2<1:N>之中的选中的非易失性存储器单元的数目与包括在奇数页PAGE2_ODD的标志区域FLAG AREA中的N个非易失性存储器单元FCO2<1:N>之中的选中的非易失性存储器单元的数目相加时，获得数目N。以这种方式，将标志数据FLG_DATA<1:N>输入到从偶数页PAGE2_EVEN或奇数页PAGE2_ODD的标志区域FLAGAREA中选择的N个选中的非易失性存储器单元中，以及从所述N个选中的非易失性存储器单元输出标志数据FLG_DATA<1:N>。此时，不将标志数据FLG_DATA<1:N>输入到包括在第二字线WL<2>的偶数页PAGE2_EVEN或奇数页PAGE2_ODD的标志区域FLAGAREA中的未选中的非易失性存储器单元中，以及不从所述未选中的非易失性存储器单元输出标志数据FLG_DATA<1:N>。
由数据输入/输出控制单元740来控制这N个标志页缓冲器710<1:N>。
具体地，当执行用于输入/输出标志数据FLG_DATA<1:N>的操作时，数据输入/输出控制单元740选择与第一字线WL<1>中所包括的偶数页PAGE1_EVEN和奇数页PAGE1_ODD的标志区域FLAG AREA相对应的N个标志页缓冲器710<1:N>之中的彼此不相邻的第一组标志页缓冲器，并且数据输入/输出控制单元740不选择N个标志页缓冲器710<1:N>之中的不包括在第一组中的标志页缓冲器。
相反地，数据输入/输出控制单元740只选择与包括在第二字线WL<2>的偶数页PAGE2_EVEN和奇数页PAGE2_ODD的标志区域FLAG AREA相对应的N个标志页缓冲器710<1:N>之中的彼此不相邻且与第一组标志页缓冲器不重叠的第二组标志页缓冲器，并且数据输入/输出控制单元740不选择N个标志页缓冲器710<1:N>之中的不包括在第二组中的标志页缓冲器。
即，数据输入/输出控制单元740使与第一字线WL<1>中所包括的偶数页PAGE1_EVEN和奇数页PAGE1_ODD的标志区域FLAG AREA相对应的N个标志页缓冲器710<1:N>之中的用于执行输入/输出标志数据FLG_DATA<1:N>的操作的选中的标志页缓冲器、和与第二字线WL<2>中所包括的偶数页PAGE2_EVEN和奇数页PAGE2_ODD的标志区域FLAG AREA相对应的选中的标志页缓冲器彼此不重叠。
换言之，数据输入/输出控制单元740选择（使能）与第一字线WL<1>中所包括的偶数页PAGE1_EVEN和奇数页PAGE1_ODD的标志区域FLAG AREA相对应的N个标志页缓冲器710<1:N>之中的彼此不相邻的的R个标志页缓冲器，使得输入/输出R比特标志数据，并且数据输入/输出控制单元740不选择（禁止）N-R个标志页缓冲器使得不输入/输出标志数据。
相反地，数据输入/输出控制单元740选择（使能）与第二字线WL<2>中所包括的偶数页PAGE2_EVEN和奇数页PAGE2_ODD的标志区域FLAG AREA相对应的N个标志页缓冲器710<1:N>之中的彼此不相邻的的N-R个标志页缓冲器，使得输入/输出（N-R）比特标志数据，并且数据输入/输出控制单元740不选择（禁止）R个标志页缓冲器使得不输入/输出标志数据。
例如，当选择第一字线WL<1>的偶数页PAGE1_EVEN和奇数页PAGE1_ODD的标志区域FLAG AREA中所包括的N个非易失性存储器单元FCE1<1:N>和FCO1<1:N>，并执行用于输入/输出标志数据FLG_DATA<1:N>的操作时，数据输入/输出控制单元740选择N个标志页缓冲器710<1:N>之中的奇数编号的标志页缓冲器710<1>、710<3>、710<5>、…以及710<N-1>，使得将N/2比特标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>、…以及FLG_DATA<N-1>输入到第一字线WL<1>的偶数页PAGE1_EVEN和奇数页PAGE1_ODD的标志区域FLAGAREA中所包括的N个非易失性存储器单元FCE1<1:N>和FCO1<1:N>之中的奇数编号的非易失性存储器单元FCE1<1>、FCE1<3>、FCE1<5>、…以及FCE1<N-1>和FCO1<1>、FCO1<3>、FCO1<5>、…以及FCO1<N-1>中，以及从所述奇数编号的非易失性存储器单元FCE1<1>、FCE1<3>、FCE1<5>、…以及FCE1<N-1>和FCO1<1>、FCO1<3>、FCO1<5>、…以及FCO1<N-1>输出N/2比特标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>、…以及FLG_DATA<N-1>，以及使得不将标志数据输入到未选中的偶数编号的标志页缓冲器710<2>、710<4>、710<6>、…以及710<N>和不从未选中的偶数编号的标志页缓冲器710<2>、710<4>、710<6>、…以及710<N>输出标志数据。此后，当选择第二字线WL<2>的偶数页PAGE2_EVEN和奇数页PAGE2_ODD的标志区域FLAG AREA中所包括的N个非易失性存储器单元FCE2<1:N>和FCO2<1:N>，并执行用于输入/输出标志数据FLG_DATA<1:N>的操作时，数据输入/输出控制单元740选择N个标志页缓冲器710<1:N>之中的偶数编号的标志页缓冲器710<2>、710<4>、710<6>、…以及710<N>，使得将N/2比特标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>、…以及FLG_DATA<N>输入到第二字线WL<2>的偶数页PAGE2_EVEN和奇数页PAGE2_ODD的标志区域FLAGAREA中所包括的N个非易失性存储器单元FCE2<1:N>和FCO2<1:N>之中的偶数编号的非易失性存储器单元FCE2<2>、FCE2<4>、FCE2<6>、…以及FCE2<N>和FCO2<2>、FCO2<4>、FCO2<6>、…以及FCO2<N>中，以及从所述偶数编号的非易失性存储器单元FCE2<2>、FCE2<4>、FCE2<6>、…以及FCE2<N>和FCO2<2>、FCO2<4>、FCO2<6>、…以及FCO2<N>输出N/2比特标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>、…以及FLG_DATA<N>，以及使得不将标志数据输入到未选中的奇数编号的标志页缓冲器710<1>、710<3>、710<5>、…以及710<N-1>，以及不从所述未选中的奇数编号的标志页缓冲器710<1>、710<3>、710<5>、…以及710<N-1>输出标志数据。
相反地，当选择第一字线WL<1>的偶数页PAGE1_EVEN和奇数页PAGE1_ODD的标志区域FLAG AREA中所包括的N个非易失性存储器单元FCE1<1:N>和FCO1<1:N>，并执行用于输入/输出标志数据FLG_DATA<1:N>的操作时，数据输入/输出控制单元740选择N个标志页缓冲器710<1:N>之中的偶数编号的标志页缓冲器710<2>、710<4>、710<6>、…以及710<N>，使得将N/2比特标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>、…以及FLG_DATA<N>输入到第一字线WL<1>的偶数页PAGE1_EVEN和奇数页PAGE1_ODD的标志区域FLAG AREA中所包括的N个非易失性存储器单元FCE1<1:N>和FCO1<1:N>之中的偶数编号的非易失性存储器单元FCE1<2>、FCE1<4>、FCE1<6>、…以及FCE1<N>和FCO1<2>、FCO1<4>、FCO1<6>、…以及FCO1<N>中，以及从所述偶数编号的非易失性存储器单元FCE1<2>、FCE1<4>、FCE1<6>、…以及FCE1<N>和FCO1<2>、FCO1<4>、FCO1<6>、…以及FCO1<N>输出N/2比特标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>、…以及FLG_DATA<N>，以及使得不将标志数据输入到未选中的奇数编号的标志页缓冲器710<1>、710<3>、710<5>、…以及710<N-1>以及不从未选中的奇数编号的标志页缓冲器710<1>、710<3>、710<5>、…以及710<N-1>输出标志数据。此后，当选择第二字线WL<2>的偶数页PAGE2_EVEN和奇数页PAGE2_ODD的标志区域FLAG AREA中所包括的N个非易失性存储器单元FCE2<1:N>和FCO2<1:N>，并执行用于输入/输出标志数据FLG_DATA<1:N>的操作时，数据输入/输出控制单元740选择N个标志页缓冲器710<1:N>之中的奇数编号的标志页缓冲器710<1>、710<3>、710<5>、…以及710<N-1>，使得将N/2比特标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>、…以及FLG_DATA<N-1>输入到第二字线WL<2>的偶数页PAGE2_EVEN和奇数页PAGE2_ODD的标志区域FLAG AREA中所包括的N个非易失性存储器单元FCE2<1:N>和FCO2<1:N>之中的奇数编号的非易失性存储器单元FCE2<1>、FCE2<3>、FCE2<5>、…以及FCE2<N-1>和FCO2<1>、FCO2<3>、FCO2<5>、…以及FCO2<N-1>中，以及从所述奇数编号的非易失性存储器单元FCE2<1>、FCE2<3>、FCE2<5>、…以及FCE2<N-1>和FCO2<1>、FCO2<3>、FCO2<5>、…以及FCO2<N-1>输出N/2比特标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>、…以及FLG_DATA<N-1>，以及使得不将标志数据输入到未选中的偶数编号的标志页缓冲器710<2>、710<4>、710<6>、…以及710<N>中，和不从未选中的偶数编号的标志页缓冲器710<2>、710<4>、710<6>、…以及710<N>输出标志数据。
为了如上所述操作数据输入/输出控制单元740，可以使用如下方法：控制能分别选择第一字线WL<1>的偶数页PAGE1_EVEN和奇数页PAGE1_ODD的标志区域FLAGAREA中所包括的N个非易失性存储器单元FCE1<1:N>和FCO1<1:N>的第一单元选择控制信号W1_CS_CNTLE<M+1:M+N>和W1_CS_CNTLO<M+1:M+N>的值，以及控制能分别选择第二字线WL<2>的偶数页PAGE2_EVEN和奇数页PAGE2_ODD的标志区域FLAGAREA中所包括的N个非易失性存储器单元FCE2<1:N>和FCO2<1:N>的第二单元选择控制信号W2_CS_CNTLE<M+1:M+N>和W2_CS_CNTLO<M+1:M+N>的值。
更具体而言，通过控制第一单元选择控制信号W1_CS_CNTLE<M+1:M+N>和W1_CS_CNTLO<M+1:M+N>以及第二单元选择控制信号W2_CS_CNTLE<M+1:M+N>和W2_CS_CNTLO<M+1:M+N>的值，N个标志页缓冲器710<1:N>之中的奇数编号的标志页缓冲器710<1>、710<3>、710<5>、…以及710<N-1>可以输入/输出与第一字线WL<1>中所包括的偶数页PAGE1_EVEN和奇数页PAGE1_ODD的标志区域FLAGAREA相对应的N/2比特标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>、…以及FLG_DATA<N-1>，并且N个标志页缓冲器710<1:N>之中的偶数编号的标志页缓冲器710<2>、710<4>、710<6>、…以及710<N>可以输入/输出与包括在第二字线WL<2>中的偶数页PAGE2_EVEN和奇数页PAGE2_ODD的标志区域FLAG AREA相对应的N/2比特标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>、…以及FLG_DATA<N>。
相反地，通过控制第一单元选择控制信号W1_CS_CNTLE<M+1:M+N>和W1_CS_CNTLO<M+1:M+N>以及第二单元选择控制信号W2_CS_CNTLE<M+1:M+N>和W2_CS_CNTLO<M+1:M+N>的值，N个标志页缓冲器710<1:N>之中的偶数编号的标志页缓冲器710<2>、710<4>、710<6>、…以及710<N>可以输入/输出与第一字线WL<1>中所包括的偶数页PAGE1_EVEN和奇数页PAGE1_ODD的标志区域FLAGAREA相对应的N/2比特标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>、…以及FLG_DATA<N>，并且N个标志页缓冲器710<1:N>之中的奇数编号的标志页缓冲器710<1>、710<3>、710<5>、…以及710<N-1>可以输入/输出与包括在第二字线WL<2>中的偶数页PAGE2_EVEN和奇数页PAGE2_ODD的标志区域FLAG AREA相对应的N/2比特标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>、…以及FLG_DATA<N-1>。
例如，如图8C所示，如果施加值为“11011101”的第一偶数编号的单元选择控制信号W1_CS_CNTLE<1:8>、施加值为“01110111”的第一奇数编号的单元选择控制信号W1_CS_CNTLO<1:8>、施加值为“11101110”的第二偶数编号的单元选择控制信号W2_CS_CNTLE<1:8>、以及施加值为“10111011”的第二奇数编号的单元选择控制信号W2_CS_CNTLO<1:8>，则：选择第一字线WL<1>的偶数页PAGE1_EVEN的标志区域FLAG AREA中的八个非易失性存储器单元FCE1<1:8>之中的第三非易失性存储器单元FCE1<3>和第七非易失性存储器单元FCE1<7>，并且经由与第三非易失性存储器单元FCE1<3>和第七非易失性存储器单元FCE1<7>相对应的第三标志页缓冲器710<3>和第七标志页缓冲器710<7>来输入和输出相应的2比特标志数据FLG_DATA<3>和FLG_DATA<7>；选择第一字线WL<1>的奇数页PAGE1_ODD的标志区域FLAGAREA中所包括的八个非易失性存储器单元FCO1<1:8>之中的第一非易失性存储器单元FCO1<1>和第五非易失性存储器单元FCO1<5>，并且经由与第一非易失性存储器单元FCO1<1>和第五非易失性存储器单元FCO1<5>相对应的第一标志页缓冲器710<1>和第五标志页缓冲器710<5>来输入和输出相应的2比特标志数据FLG_DATA<1>和FLG_DATA<5>；选择第二字线WL<2>的偶数页PAGE2_EVEN的标志区域FLAGAREA中所包括的八个非易失性存储器单元FCE2<1:8>之中的第四非易失性存储器单元FCE2<4>和第八非易失性存储器单元FCE2<8>，并且经由与第四非易失性存储器单元FCE2<4>和第八非易失性存储器单元FCE2<8>相对应的第四标志页缓冲器710<4>和第八标志页缓冲器710<8>来输入和输出相应的2比特标志数据FLG_DATA<4>和FLG_DATA<8>；以及选择第二字线WL<2>的奇数页PAGE2_ODD的标志区域FLAGAREA中所包括的八个非易失性存储器单元FCO2<1:8>之中的第二非易失性存储器单元FCO2<2>和第六非易失性存储器单元FCO2<6>，并且经由与第二非易失性存储器单元FCO2<2>和第六非易失性存储器单元FCO2<6>相对应的第二标志页缓冲器710<2>和第六标志页缓冲器710<6>来输入和输出相应的2比特标志数据FLG_DATA<2>和FLG_DATA<6>。
更具体而言，与第一字线WL<1>的偶数页PAGE1_EVEN和奇数页PAGE1_ODD的标志区域FLAG AREA中所包括的非易失性存储器单元FCE1<1:8>和FCO1<1:8>之中的偶数页PAGE1_EVEN的第三非易失性存储器单元FCE1<3>和第七非易失性存储器单元FCE1<7>以及奇数页PAGE1_ODD的第一非易失性存储器单元FCO1<1>和第五非易失性存储器单元FCO1<5>相对应，经由八个标志页缓冲器710<1:8>之中的奇数编号的标志页缓冲器710<1>、710<3>、710<5>以及710<7>来输入和输出4比特标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>以及FLG_DATA<7>；与第二字线WL<2>的偶数页PAGE2_EVEN和奇数页PAGE2_ODD的标志区域FLAG AREA中所包括的非易失性存储器单元FCE2<1:8>和FCO2<1:8>之中的偶数页PAGE2_EVEN的第四非易失性存储器单元FCE2<4>和第八非易失性存储器单元FCE2<8>以及奇数页PAGE2_ODD的第二非易失性存储器单元FCO2<2>和第六非易失性存储器单元FCO2<6>相对应，经由八个标志页缓冲器710<1:8>之中的偶数编号的标志页缓冲器710<2>、710<4>、710<6>以及710<8>来输入和输出4比特标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>以及FLG_DATA<8>。
此时，不经由与第一字线WL<1>中所包括的偶数页PAGE1_EVEN和奇数页PAGE1_ODD的标志区域FLAGAREA相对应的八个标志页缓冲器710<1:8>之中的偶数编号的标志页缓冲器710<2>、710<4>、710<6>以及710<8>来输入和输出标志数据，并且不经由与第二字线WL<2>中所包括的的偶数页PAGE2_EVEN和奇数页PAGE2_ODD的标志区域FLAGAREA相对应的八个标志页缓冲器710<1:8>之中的奇数编号的标志页缓冲器710<1>、710<3>、710<5>以及710<7>来输入和输出标志数据。
因此，在第一字线WL<1>的偶数页PAGE1_EVEN和奇数页PAGE1_ODD的标志区域FLAG AREA中所分别包括的八个非易失性存储器单元FCE1<1:8>和FCO1<1:8>之中，在储存有4比特标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>、以及FLG_DATA<7>的单元FCO1<1>、FCE1<3>、FCO1<5>以及FCE1<7>之间存在没有储存数据的单元FCE1<1>、FCO1<2>、FCE1<2>、FCO1<3>、FCO1<4>、FCE1<4>、FCE1<5>、FCO1<6>、FCE1<6>、FCO1<7>、FCO1<8>以及FCE1<8>。在这种配置下，在储存4比特标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>以及FLG_DATA<7>的同时，可以最小化相邻单元之间的干扰现象的发生，并且在第二字线WL<2>的偶数页PAGE2_EVEN和奇数页PAGE2_ODD的标志区域FLAG AREA中所分别包括的八个非易失性存储器单元FCE2<1:8>和FCO2<1:8>之中，在储存有4比特标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>以及FLG_DATA<8>的单元FCO2<2>、FCE2<4>、FCO2<6>、以及FCE2<8>之间存在没有储存数据的单元FCO2<1>、FCE2<1>、FCE2<2>、FCO2<3>、FCE2<3>、FCO2<4>、FCO2<5>、FCE2<5>、FCE2<6>、FCO2<7>、FCE2<7>以及FCO2<8>。在这种配置下，在储存4比特标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>以及FLG_DATA<8>的同时，可以最小化相邻单元之间的干扰现象的发生。
此外，在第二字线WL<2>中所包括的且与在第一字线WL<1>中储存4比特标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>以及FLG_DATA<7>的单元FCO1<1>、FCE1<3>、FCO1<5>、以及FCE1<7>相对应的单元FCO2<1>、FCE2<3>、FCO2<5>、以及FCE2<7>中没有储存标志数据。在这种配置下，在将4比特标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>以及FLG_DATA<7>储存在第一字线WL<1>的同时，可以最小化相邻单元之间的干扰现象的发生；并且在第一字线WL<1>中所包括的且与在第二字线WL<2>中储存4比特标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>以及FLG_DATA<8>的单元FCO2<2>、FCE2<4>、FCO2<8>以及FCE2<8>相对应的单元FCO1<2>、FCE1<4>、FCO1<6>、以及FCE1<8>没有储存标志数据。此外在这种配置下，在将4比特标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>以及FLG_DATA<8>储存在第二字线WL<2>的同时可以最小化相邻单元之间的干扰现象的发生。
以这种方式，当第一字线WL<1>和第二字线WL<2>的偶数页PAGE_EVEN的标志区域FLAGAREA中所包括的非易失性存储器单元的数目增加到32如FCE1<1:32>和FCE2<1:32>，并且第一字线WL<1>和第二字线WL<2>的奇数页PAGE_ODD的标志区域FLAG AREA中所包括的非易失性存储器单元的数目增加到32如FCO1<1:32>和FCO2<1:32>时，如图9C所示，经由一种用受控的第一单元选择控制信号W1_CS_CNTLE<1:8>和W1_CS_CNTLO<1:8>以及第二单元选择控制信号W2_CS_CNTLE<1:8>和W2_CS_CNTLO<1:8>的值以00b、01b、10b以及11b顺序对单元选择地址CS_ADDR<0:1>计数的方法，第一字线WL<1>的偶数页PAGE1_EVEN和奇数页PAGE1_ODD的标志区域FLAG AREA中所包括的三十二个标志页缓冲器710<1:32>之中的奇数编号的标志页缓冲器710<1>、710<3>、710<5>、…以及710<31>可以输入/输出16比特标志数据FLG_DATA<1>、FLG_DATA<3>、FLG_DATA<5>、…以及FLG_DATA<31>，并且第二字线WL<2>中的偶数页PAGE2_EVEN和奇数页PAGE2_ODD的标志区域FLAG AREA中所包括的三十二个标志页缓冲器710<1:32>之中的偶数编号的标志页缓冲器710<2>、710<4>、710<6>、…以及710<32>可以输入/输出16比特标志数据FLG_DATA<2>、FLG_DATA<4>、FLG_DATA<6>、…以及FLG_DATA<32>。
正常数据NR_DATA<1:M>可以以多个比特被储存在第一字线WL<1>或第二字线WL<2>的偶数页PAGE_EVEN和奇数页PAGE_ODD的正常区域NORMALAREA中所包括的2*M个非易失性存储器单元NCE1<1:M>和NCO1<1:M>、或NCE2<1:M>和NCO2<1:M>中，并且标志数据FLG_DATA<1:N>每个可以以两个比特被储存在第一字线WL<1>或第二字线WL<2>的偶数页PAGE_EVEN和奇数页PAGE_ODD的标志区域FLAG AREA中所包括的2*N个非易失性存储器单元FCE1<1:N>和FCO1<1:N>、或FCE2<1:N>和FCO2<1:N>中。更具体而言，在正常数据NR_DATA<1:M>中，由于要储存的数据的数量是重要的目标，所以可以使用能储存更多数据的配置，而在标志数据FLG_DATA<1:N>中，由于要读取的数据的准确性是重要的目标，所以可以使用错误发生几率较小的配置。
图10A说明包括在正常区域NORMAL AREA中的2*M个非易失性存储器单元NCE1<1:M>和NCO1<1:M>、或NCE2<1:M>和NCO2<1:M>的阈值电压分布的一个实例，并且图10B说明包括在标志区域FLAG AREA中的2*N个非易失性存储器单元FCE1<1:N>和FCO1<1:N>、或FCE2<1:N>和FCO2<1:N>的阈值电压分布的一个实例。
参见图10B，包括在标志区域FLAG AREA中的2*N个非易失性存储器单元FCE1<1:N>和FCO1<1:N>、或FCE2<1:N>和FCO2<1:N>的初始状态与例如，标志数据FLG_DATA<1:N>成为“1”（=擦除状态）的情况相对应。这种状态表示例如要储存在正常区域NORMALAREA中的正常数据NR_DATA<1:M>的写入未完成的状态。以这种方式，通过从标志区域FLAG AREA中所包括的2*N个非易失性存储器单元FCE1<1:N>和FCO1<1:N>、或FCE2<1:N>和FCO2<1:N>中读取标志数据FLG_DATA<1:N>，如果标志数据FLG_DATA<1:N>的值为“1”，则要储存在正常区域NORMAL AREA中的正常数据NR_DATA<1:M>的写入未完成。
此后，如果要储存在正常区域NORMAL AREA中的正常数据NR_DATA<1:M>的写入完成，则电子被引入到标志区域FLAGAREA中所包括的2*N个非易失性存储器单元FCE1<1:N>和FCO1<1:N>、或FCE2<1:N>和FCO2<1:N>之中选中的单元（奇数或偶数单元）的浮栅中，并且标志单元的阈值从“1”的擦除状态提高到“0”的写入状态。通过从包括在标志区域FLAG AREA中的2*N个非易失性存储器单元FCE1<1:N>和FCO1<1:N>、或FCE2<1:N>和FCO2<1:N>之中选中的单元中读取标志数据FLG_DATA<1,3,5，...,N-1>或FLG_DATA<2,4,6，...,N>，可以确定要储存在正常区域NORMALAREA中的正常数据NR_DATA<1:M>的写入是否完成。
此外，当从包括在标志区域FLAG AREA中的2*N个非易失性存储器单元FCE1<1:N>和FCO1<1:N>、或FCE2<1:N>和FCO2<1:N>之中选中的单元中读取的标志数据FLG_DATA<1,3,5，...,N-1>或FLG_DATA<2,4,6，...,N>的值为“0”时，可以将从未选中的单元中读取的标志数据FLG_DATA<2,4,6，...,N>或FLG_DATA<1,3,5，...,N-1>的值维持为“1”。
然而，如果从未选中的单元中读取的标志数据FLG_DATA<2,4,6,…,N>或FLG_DATA<1,3,5，...,N-1>的值成为“0”，则在未选中的单元中发生干扰现象。
以这种方式，如果通过从未选中的单元中读取标志数据FLG_DATA<2,4,6，...,N>或FLG_DATA<1,3,5，...,N-1>的值获知存在干扰现象，则可以经由一种在读取选中的单元的标志数据FLG_DATA<1,3,5，...,N-1>或FLG_DATA<2,4,6，...,N>的同时控制读取参考电压Vread的电平的方法来抵消干扰现象。
根据本发明的实施例，在一个字线包括K个页并且每个页包括设置有N（N是等于或大于2的整数）个非易失性存储器单元的正常区域和标志区域的非易失性存储器件中，控制N个标志页缓冲器使得相邻的标志页缓冲器不被同时使能，所述N个标志页缓冲器每个连接到与所述K个页的各个标志区域相对应的K*N个非易失性存储器单元之中的K个非易失性存储器单元。本发明的实施例的配置防止被输入到非易失性存储器单元中的标志数据和从非易失性存储器单元输出的标志数据的准确性由于在列方向上相邻的非易失性存储器单元之间的干扰现象而降低。
此外，根据本发明的实施例，在包括第一字线和第二字线的非易失性存储器件中，其中每个字线包括K个页，控制针对第一字线而被使能的标志页缓冲器和针对第二字线而被使能的标志页缓冲器，使得针对第一字线而被使能的标志页缓冲器和针对第二字线而被使能的标志页缓冲器彼此不重叠。这种配置防止被输入到非易失性存储器单元中的标志数据和从非易失性存储器单元输出的标志数据的准确性由于在行方向上相邻的非易失性存储器单元之间的干扰现象而降低。
尽管已经参照具体的实施例描述了本发明，但是对于本领域的技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。

Claims (21)

1.一种非易失性存储器件，包括：
N个非易失性存储单元，所述N个非易失性存储单元被设置在页的标志区域中，其中N是等于或大于2的整数；
N个标志页缓冲器，所述N个标志页缓冲器被配置成将标志数据输入到所述标志区域的非易失性存储器单元中和从所述标志区域的非易失性存储器单元输出标志数据；以及
数据输入/输出控制单元，所述数据输入/输出控制单元被配置成选择R个标志页缓冲器使得经由所述R个选中的标志页缓冲器来输入和输出所述标志数据，并且不经由未选中的N-R个标志页缓冲器来输入和输出标志数据，其中，所述R个选中的标志页缓冲器中没有一个标志页缓冲器与所述R个选中的标志页缓冲器中的另一个标志页缓冲器直接相邻。
2.如权利要求1所述的非易失性存储器件，其中，所述数据输入/输出控制单元选择所述N个标志页缓冲器之中的奇数编号或偶数编号的标志页缓冲器。
3.如权利要求2所述的非易失性存储器件，还包括：
M个非易失性存储器单元，所述M个非易失性存储器单元被设置在所述非易失性存储器件的正常区域中，其中M是等于或大于2的整数；以及
M个正常页缓冲器，所述M个正常页缓冲器被配置成将正常数据输入到所述正常区域的非易失性存储器单元中以及从所述正常区域的非易失性存储器单元输出正常数据，
其中，所述页还包括所述正常区域，
其中，所述数据输入/输出控制单元选择全部的所述M个正常页缓冲器并输入和输出所述正常数据。
4.如权利要求3所述的非易失性存储器件，其中，所述数据输入/输出控制单元通过控制分别与所述N个非易失性存储器单元相对应的单元选择控制信号的值，来将所述标志数据输入到所述N个标志页缓冲器之中的奇数编号或偶数编号的标志页缓冲器中，以及从所述N个标志页缓冲器之中的奇数编号或偶数编号的标志页缓冲器输出所述标志数据。
5.如权利要求3所述的非易失性存储器件，
其中，所述正常数据的值响应于用户而改变，以及
其中，所述标志数据的值响应于所述页中所包括的所述正常区域的当前状态而改变。
6.如权利要求3所述的非易失性存储器件，
其中，所述正常数据以多个比特为单位被记录在所述M个非易失性存储器单元中，以及
其中，所述标志数据以2比特为单位被储存在所述N个非易失性存储器单元中。
7.一种非易失性存储器件包括：
K个页，所述K个页每个包括设置在标志区域中的N个非易失性存储器单元，其中，通过字线来存取所述K个页，K是等于或大于1的整数，N是等于或大于2的整数；
N个标志页缓冲器，所述N个标志页缓冲器被配置成将标志数据输入到与所述K个页的标志区域相对应的K*N个非易失性存储器单元中，以及从所述K*N个非易失性存储器单元输出标志数据；以及
数据输入/输出控制单元，所述数据输入/输出控制单元被配置成选择R个标志页缓冲器，使得经由所述R个选中的标志页缓冲器输入和输出所述标志数据，并且不经由未选中的N-R个标志页缓冲器来输入和输出标志数据，其中，所述R个选中的标志页缓冲器中没有一个标志页缓冲器与所述R个选中的标志页缓冲器中的另一个标志页缓冲器直接相邻。
8.如权利要求7所述的非易失性存储器件，其中，所述M个正常页缓冲器交替地选择分别包括在所述K个页的各个正常区域中的M个非易失性存储器单元，以将所述正常数据输入到包括在所述K个页的正常区域中的M个非易失性存储器单元中以及从包括在所述K个页的正常区域中的M个非易失性存储器单元中输出所述正常数据。
9.如权利要求8所述的非易失性存储器件，其中，所述N个标志页缓冲器交替地选择包括在所述K个页的各个标志区域中的N个非易失性存储器单元以将标志数据输入到所述K个页的标志区域中所包括的N个非易失性存储器单元中，以及从所述K个页的标志区域中所包括的N个非易失性存储器单元中输出标志数据。
10.如权利要求9所述的非易失性存储器件，其中，所述数据输入/输出控制单元选择所述N个标志页缓冲器之中的奇数编号或偶数编号的标志页缓冲器，使得同时输入和输出N/2比特标志数据。
11.如权利要求10所述的非易失性存储器件，还包括：
M个非易失性存储器单元，所述M个非易失性存储器单元被设置在所述非易失性存储器件的正常区域中，其中M是等于或大于2的整数；以及
M个正常页缓冲器，所述M个正常页缓冲器被配置成将正常数据输入到与所述K个页的正常区域相对应的K*M个非易失性存储器单元中，以及从所述K个页的正常区域相对应的K*M个非易失性存储器单元中输出正常数据，
其中，每个页还包括相应的正常区域，
其中，所述数据输入/输出控制单元选择全部的所述M个正常页缓冲器并同时输入和输出M比特正常数据。
12.如权利要求11所述的非易失性存储器件，其中，所述数据输入/输出控制单元通过控制单元选择控制信号的值，来将N/2比特标志数据输入到所述N个标志页缓冲器之中的奇数编号或偶数编号的标志页缓冲器中，以及从所述N个标志页缓冲器之中的奇数编号或偶数编号的标志页缓冲器中输出N/2比特标志数据，其中所述单元选择控制信号分别针对所述K个页中的每个标志区域所包括的N个非易失性存储器件而被施加K次。
13.如权利要求11所述的非易失性存储器件，
其中，所述正常数据的值响应于用户而改变，以及
其中，所述标志数据的值响应于所述K个页中所包括的每个正常区域的当前状态而改变。
14.一种非易失性存储器件包括：
第一字线，所述第一字线对K个页进行存取，其中，所述K个页每个包括设置在相应的标志区域中的N个非易失性存储器单元，K是等于或大于1的整数，N是等于或大于2的整数；
第二字线，所述第二字线对K个页进行存取，其中，所述K个页每个包括设置在相应的标志区域中的N个非易失性存储器单元，其中，所述第二字线与所述第一字线相邻；
N个标志页缓冲器，所述N个标志页缓冲器被配置成将标志数据输入到与通过所述第一字线或所述第二字线所存取的K个页的标志区域相对应的K*N个非易失性存储器单元中，以及从所述K*N个非易失性存储器单元中输出标志数据；以及
数据输入/输出控制单元，所述数据输入/输出控制单元被配置成在通过所述第一字线所存取的K个页的标志区域中选择第一组标志页缓冲器，并在通过所述第二字线所存取的K个页的标志区域中选择第二组标志页缓冲器，使得将所述标志数据输入到选中的所述第一组标志页缓冲器和选中的所述第二组标志页缓冲器，以及从选中的所述第一组标志页缓冲器和选中的所述第二组标志页缓冲器输出所述标志数据，并且不经由未选中的标志页缓冲器来输入和输出标志数据，其中，所述第一组中没有一个标志页缓冲器与选中的所述第一组标志页缓冲器中的另一个标志页缓冲器直接相邻，以及所述第二组中没有一个标志页缓冲器与选中的所述第二组标志页缓冲器中的另一个标志页缓冲器直接相邻。
15.如权利要求14所述的非易失性存储器件，还包括：
M个非易失性存储器单元，所述M个非易失性存储器单元被设置在所述非易失性存储器件的正常区域中，M是等于或大于2的整数；以及
M个正常页缓冲器，所述M个正常页缓冲器被配置成将正常数据输入到与通过所述第一字线或所述第二字线所存取的K个页的正常区域相对应的K*M个非易失性存储器单元中，以及从所述K*M个非易失性存储器单元中输出正常数据，
其中，通过所述第一字线或所述第二字线所存取的每个页还包括相应的正常区域。
16.如权利要求15所述的非易失性存储器件，
其中，所述M个正常页缓冲器交替地选择通过所述第一字线所存取的K个页的各个正常区域中所包括的M个非易失性存储器单元，以将所述正常数据输入到通过所述第一字线所存取的K个页的正常区域中所包括的M个非易失性存储器单元中，以及从通过所述第一字线所存取的K个页的正常区域中所包括的M个非易失性存储器单元中输出所述正常数据，以及
其中，所述M个正常页缓冲器交替地选择通过所述第二字线所存取的K个页的各个正常区域中所包括的M个非易失性存储器单元，以将所述正常数据输入到通过所述第二字线所存取的K个页的正常区域中所包括的M个非易失性存储器单元中，以及从通过所述第二字线所存取的K个页的正常区域中所包括的M个非易失性存储器单元中输出所述正常数据。
17.如权利要求16所述的非易失性存储器件，
其中，所述N个标志页缓冲器交替地选择通过所述第一字线所存取的K个页的各个标志区域中所包括的N个非易失性存储器单元，以将所述标志数据输入到通过所述第一字线所存取的K个页的标志区域中所包括的N个非易失性存储器单元中，以及从通过所述第一字线所存取的K个页的标志区域中所包括的N个非易失性存储器单元中输出所述标志数据，以及
其中，所述N个标志页缓冲器交替地选择通过所述第二字线所存取的K个页的各个标志区域中所包括的N个非易失性存储器单元，以将所述标志数据输入到通过所述第二字线所存取的K个页的标志区域中所包括的N个非易失性存储器单元中，以及从通过所述第二字线所存取的K个页的标志区域中所包括的N个非易失性存储器单元中输出所述标志数据。
18.如权利要求17所述的非易失性存储器件，
其中，所述数据输入/输出控制单元选择与通过所述第一字线所存取的K个页的标志区域相对应的奇数编号或偶数编号的标志页缓冲器，使得同时输入和输出N/2比特标志数据，以及
其中，所述数据输入/输出控制单元选择与通过所述第二字线所存取的K个页的标志区域相对应的偶数编号或奇数编号的标志页缓冲器，使得同时输入和输出N/2比特标志数据。
19.如权利要求18所述的非易失性存储器件，
其中，所述数据输入/输出控制单元选择全部的所述M个正常页缓冲器并同时输入和输出与通过所述第一字线所存取的K个页的正常区域相对应的M比特正常数据，以及
其中，所述数据输入/输出控制单元选择全部的所述M个正常页缓冲器并同时输入和输出与通过所述第二字线所存取的K个页的正常区域相对应的M比特正常数据。
20.如权利要求19所述的非易失性存储器件，
其中，所述数据输入/输出控制单元通过控制第一单元选择控制信号的值，将N/2比特标志数据输入到奇数编号或偶数编号的标志页缓冲器中和从奇数编号或偶数编号的标志页缓冲器中输出N/2比特标志数据，所述第一单元选择控制信号分别针对通过所述第一字线所存取的K个页的每个标志区域中所包括的N个非易失性存储器单元而被施加K次，以及
其中，所述数据输入/输出控制单元通过控制第二单元选择控制信号的值，将N/2比特标志数据输入到奇数编号或偶数编号的标志页缓冲器中和从奇数编号或偶数编号的标志页缓冲器中输出N/2比特标志数据，所述第二单元选择控制信号分别针对通过所述第二字线所存取的K个页的每个标志区域中所包括的N个非易失性存储器单元而被施加K次。
21.如权利要求15所述的非易失性存储器件，
其中，所述正常数据的值响应于用户而改变，以及
其中，输入到通过所述第一字线所存取的K个页中包括的标志区域中的标志数据和从通过所述第一字线所存取的K个页中包括的标志区域中输出的标志数据的值，响应于通过所述第一字线所存取的K个页中包括的每个正常区域的当前状态而改变，以及
其中，输入到通过所述第二字线所存取的K个页中包括的标志区域中的标志数据和从通过所述第二字线所存取的K个页中包括的标志区域中输出的标志数据的值，响应于通过所述第二字线所存取的K个页中包括的每个正常区域的当前状态而改变。
CN201210306235.4A 2011-12-09 2012-08-21 非易失性存储器件 Active CN103165182B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0132056 2011-12-09
KR1020110132056A KR20130065271A (ko) 2011-12-09 2011-12-09 불휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
CN103165182A true CN103165182A (zh) 2013-06-19
CN103165182B CN103165182B (zh) 2017-05-03

Family

ID=48573095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210306235.4A Active CN103165182B (zh) 2011-12-09 2012-08-21 非易失性存储器件

Country Status (3)

Country Link
US (1) US8812777B2 (zh)
KR (1) KR20130065271A (zh)
CN (1) CN103165182B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105874541A (zh) * 2014-03-17 2016-08-17 桑迪士克科技有限责任公司 通过对非易失性存储器的分区内的读取访问的计数来检测存储器上的读取干扰
CN110083546A (zh) * 2018-01-26 2019-08-02 慧荣科技股份有限公司 记忆装置中进行写入管理的方法、记忆装置和其控制器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190123544A (ko) * 2018-04-24 2019-11-01 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
CN114115701A (zh) * 2020-09-01 2022-03-01 北京兆易创新科技股份有限公司 非易失性存储器及其写入方法及读取方法
US11250904B1 (en) 2020-09-30 2022-02-15 Piecemakers Technology, Inc. DRAM with inter-section, page-data-copy scheme for low power and wide data access
US11755685B2 (en) 2020-09-30 2023-09-12 Piecemakers Technology, Inc. Apparatus for data processing in conjunction with memory array access

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1892909A (zh) * 2005-06-30 2007-01-10 海力士半导体有限公司 非易失存储器件及其多页编程、读取和复制编程的方法
US20070180219A1 (en) * 2006-01-31 2007-08-02 Naohisa Iino Semiconductor integrated circuit device
CN101071641A (zh) * 2006-01-24 2007-11-14 三星电子株式会社 非易失存储装置及其操作方法
US20080144380A1 (en) * 2006-12-13 2008-06-19 Dong-Kyu Youn Nonvolatile memory device having flag cells for storing MSB program state

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095001A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 不揮発性半導体記憶装置、不揮発性半導体記憶装置組込システムおよび不良ブロック検出方法
KR101432108B1 (ko) * 2008-06-03 2014-08-21 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 구동 방법
KR100996009B1 (ko) * 2009-02-02 2010-11-22 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
KR101893143B1 (ko) * 2011-03-16 2018-08-31 삼성전자주식회사 비휘발성 메모리 장치, 그것의 프로그램 방법 및 읽기 방법, 및 그것을 포함하는 메모리 시스템
KR20130049332A (ko) * 2011-11-04 2013-05-14 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1892909A (zh) * 2005-06-30 2007-01-10 海力士半导体有限公司 非易失存储器件及其多页编程、读取和复制编程的方法
CN101071641A (zh) * 2006-01-24 2007-11-14 三星电子株式会社 非易失存储装置及其操作方法
US20070180219A1 (en) * 2006-01-31 2007-08-02 Naohisa Iino Semiconductor integrated circuit device
US20080144380A1 (en) * 2006-12-13 2008-06-19 Dong-Kyu Youn Nonvolatile memory device having flag cells for storing MSB program state

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105874541A (zh) * 2014-03-17 2016-08-17 桑迪士克科技有限责任公司 通过对非易失性存储器的分区内的读取访问的计数来检测存储器上的读取干扰
CN110083546A (zh) * 2018-01-26 2019-08-02 慧荣科技股份有限公司 记忆装置中进行写入管理的方法、记忆装置和其控制器
CN110083546B (zh) * 2018-01-26 2022-10-21 慧荣科技股份有限公司 记忆装置中进行写入管理的方法、记忆装置和其控制器

Also Published As

Publication number Publication date
KR20130065271A (ko) 2013-06-19
CN103165182B (zh) 2017-05-03
US20130151758A1 (en) 2013-06-13
US8812777B2 (en) 2014-08-19

Similar Documents

Publication Publication Date Title
CN104240745A (zh) 半导体存储装置和包括其的存储系统
US10510383B2 (en) State dependent sense circuits and pre-charge operations for storage devices
US8559231B2 (en) Sense operation in a stacked memory array device
US8208309B2 (en) Semiconductor memory device and method of operating the same
CN109243507B (zh) 页缓冲器、感测存储单元的方法以及非易失性存储器件
KR20130038164A (ko) 반도체 기억 장치 및 반도체 장치
CN103165182A (zh) 非易失性存储器件
CN102760482A (zh) 半导体存储器件
CN104756192A (zh) 具有节能读取架构的存储器阵列
KR20120031111A (ko) 반도체 기억 장치
KR101699476B1 (ko) 반도체 기억장치
US9595335B2 (en) Memory device and systems and methods for selecting memory cells in the memory device
US7522452B2 (en) Non-volatile semiconductor storage device
KR20000062602A (ko) 1칩 마이크로 컴퓨터와 그 데이타 리프레시 방법
US9070470B1 (en) Sensing memory cells coupled to different access lines in different blocks of memory cells
CN106340324A (zh) 半导体存储装置、其不良列救济方法及冗余信息设定方法
CN107025939A (zh) 双位3t高密度mtprom阵列
CN102568595A (zh) 半导体存储器件及其操作方法
US20150039805A1 (en) System and Method to Emulate an Electrically Erasable Programmable Read-Only Memory
CN109036488A (zh) 存储器控制器、操作该存储器控制器的方法以及存储器系统
JP2007310936A (ja) 半導体記憶装置
US8331158B2 (en) Semiconductor memory device
CN111755054A (zh) 非易失性存储器装置
CN101783173A (zh) 非易失性存储设备及使用其的编程和读取方法
US20150070989A1 (en) Nonvolatile semiconductor memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant