KR101031404B1 - 전원 전압 조정 기능을 가지는 ｒｆｉｄ 태그 - Google Patents

Abstract

본 발명은 RFID 태그 내부에 공급되는 전원 전압을 일정한 레벨을 유지하도록 하여 RFID 태그 내부 회로의 손상을 방지하는 RFID 태그에 관한 것이다. 구체적으로, 본 발명은 RFID 리더로부터 수신된 무선 신호를 증폭하여 전원 전압을 생성하는 전압 증폭부, 및 전원 전압을 일정하게 유지하는 전압 조정부를 포함하는 RFID 태그를 개시한다.

Description

전원 전압 조정 기능을 가지는 ＲＦＩＤ 태그 {RFID TAG WITH POWER VOLTATE REGULATING FUNCTION}

본 발명은 RFID 태그 내부에 공급되는 전원 전압을 일정한 레벨로 떨어뜨림으로써 일정한 레벨을 유지하도록 하여 RFID 태그 내부 회로의 손상을 방지하는 RFID 태그에 관한 것이다.

RFID란 무선 신호를 이용하여 사물을 자동으로 식별하기 위하여 식별 대상 사물에는 RFID 태그를 부착하고 무선 신호를 이용한 송수신을 통해 RFID 리더와 통신을 하는 비접촉식 자동 식별 방식을 제공하는 기술로서, 종래의 자동 식별 기술인 바코드 및 광학 문자 인식 기술의 단점을 보완할 수 있는 기술이다.

최근에 들어, RFID 태그는 물류 관리 시스템, 사용자 인증 시스템, 전자 화폐 시스템, 교통 시스템 등의 여러 가지 경우에 이용되고 있다.

예를 들어, 물류 관리 시스템에서는 배달 전표 또는 태그 대신에 데이터가 기록된 IC(Integrated Circuit) 태그를 이용하여 화물의 분류 또는 재고 관리 등이 행해지고 있다. 또한, 사용자 인증 시스템에서는 개인 정보 등을 기록한 IC 카드를 이용하여 입실 관리 등을 행하고 있다.

일반적으로 RFID 태그에는 불휘발성 강유전체 메모리가 사용될 수 있다.

불휘발성 강유전체 메모리 즉 FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이터가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다.

이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 소자로서, 기억 소자로 강유전체 커패시터를 사용한다. 강유전체는 높은 잔류 분극 특성을 가지는데, 그 결과 전계를 제거하더라도 데이터가 지워지지 않는다.

RFID는 여러 대역의 주파수를 사용하는데, 주파수 대역에 따라 그 특성이 달라진다. 일반적으로 RFID는 주파수 대역이 낮을수록 인식 속도가 느리고 짧은 거리에서 동작하며, 환경의 영향을 적게 받는다. 반대로, 주파수 대역이 높을수록 인식 속도가 빠르고 긴 거리에서 동작하며, 환경의 영향을 많이 받는다.

도 1은 종래 기술에 따른 RFID 태그의 전체 구성도이다.

도 1을 참조하면, 종래 기술에 따른 RFID 태그는 크게 안테나부(10), 아날로그부(100), 디지털부(200) 및 메모리(300)를 포함한다.

안테나부(10)는 RFID 리더로부터 송신된 무선 신호를 수신하는 역할을 한다. 수신된 무선 신호는 안테나 패드(11,12)를 통해 아날로그부(100)로 입력된다.

아날로그부(100)는 입력된 무선 신호를 증폭하여, RFID 태그의 구동전압인 전원전압 VDD을 생성한다. 그리고 입력된 무선 신호에서 동작 명령 신호를 검출하여 명령 신호 CMD를 디지털부(200)에 출력한다. 그 외에, 아날로그부(100)는 출력 전압 VDD을 감지하여 리셋 동작을 제어하기 위한 파워 온 리셋신호 POR와 클록 CLK 를 디지털부(200)로 출력한다.

디지털부(200)은 아날로그부(100)로부터 전원전압 VDD, 파워 온 리셋신호 POR, 클록 CLK 및 명령 신호 CMD를 입력받아, 어드레스 ADD, 입/출력 데이터 I/O, 제어 신호 CTR 및 클록 CLK을 메모리(300)에 출력한다.

메모리(300)는 메모리 소자를 이용하여 데이타를 리드/라이트하고, 데이터를 저장한다.

이러한 종래 기술에 따른 RFID 태그는 안테나부(10)를 통해 입력된 무선 신호를 증폭하여 전원 전압 VDD을 생성하고, 이에 따라 내부 회로가 동작한다. 그런데 무선 신호의 변동에 의해 전원 전압 VDD이 과도하게 상승하는 경우에는 RFID 태그가 오작동하게 되는 문제점이 있다.

본 발명은 상기한 문제점을 해결하기 위하여, 문턱 전압 이상의 전압에서 턴 온되는 NMOS 트랜지스터의 특성을 이용하여 레퍼런스 전압을 생성하고, 전원 전압에 비례하는 감지 전압을 생성하여, 레퍼런스 전압과 감지 전압의 크기 차이가 커지면 전원 전압 레벨을 조정함으로써, 전원 전압을 일정한 레벨로 유지하는 RFID 태그와 관련된다.

본 발명은 RFID 리더로부터 수신된 무선 신호를 증폭하여 전원 전압을 생성하는 전압 증폭부, 및 상기 전원 전압을 일정하게 유지하는 전압 조정부를 포함하는 RFID 태그를 개시한다. 따라서 전원 전압이 과도하게 높아질 경우 이를 낮춰줌으로써 RFID 태그의 내부 회로를 보호할 수 있다는 장점이 있다.

본 발명은 상기 레퍼런스 전압 및 상기 감지 전압을 인가받고, 상기 레퍼런스 전압과 상기 감지 전압의 차이를 증폭하는 차동 증폭부를 더 포함하고, 상기 전압 조정부는 상기 전압 증폭부와 상기 차동 증폭부를 연결하는 제 2 저항 소자, 및 상기 차동 증폭부와 그라운드 단자를 연결하는 제 3 저항 소자를 더 포함하는 RFID 태그를 개시한다. 따라서 저항에 대부분의 전압이 유도되고 차동 증폭부에 소정의 전압만이 유도되어 차동 증폭 동작에 소비되는 전력을 최소화할 수 있다는 장점이 있다.

본 발명은 레퍼런스 전압 생성부가 MOS 트랜지스터를 포함하고, 상기 전압 증폭부로부터 공급되는 전원 전압의 크기와 상기 MOS 트랜지스터의 문턱 전압의 크기를 비교하여 상기 레퍼런스 전압을 생성하는 것을 특징으로 하는 RFID 태그를 개시한다. 따라서 본 발명의 레퍼런스 전압 생성부는 NMOS 트랜지스터가 문턱 전압을 기준으로 턴 온/오프되는 특성과 포화되는 특성을 이용하여 레퍼런스 전압을 생성함으로써 전원 전압이 적정 레벨 이상으로 올라가지 않도록 할 수 있다는 장점이 있다. 또한 본 발명의 RFID 태그에 포함된 레퍼런스 전압 생성부는 서로 다른 문턱 전압을 가지는 NMOS 트랜지스터를 사용함으로써 레퍼런스 전압이 포화되는 값을 조절할 수 있다는 장점이 있다.

본 발명은 감지 전압 생성부가 전압 증폭부로부터 공급되는 전원 전압을 분배하기 위한 복수 개의 저항 소자를 포함하는 RFID 태그를 개시한다. 따라서 복수 개의 저항 소자의 크기를 조절함으로써 생성되는 감지 전압의 크기를 조절할 수 있다는 장점이 있다.

본 발명은 전압 조정부가 상기 풀다운 제어부로부터 출력되는 상기 제어 신호에 포함된 노이즈를 제거하는 노이즈 제거부를 더 포함하는 RFID 태그를 개시한다. 따라서 노이즈 제거부가 노이즈를 제거함으로써 깨끗한 하이 레벨 또는 로우 레벨 신호를 출력할 수 있다는 장점이 있다.

본 발명의 RFID 태그는 전원 전압 조정 기능을 가지기 때문에 전원 전압이 과도하게 높아질 경우 이를 낮춰줌으로써 RFID 태그의 내부 회로를 보호할 수 있다는 장점이 있다.

본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로서, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능하며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

도 2는 본 발명에 따른 RFID 태그의 전체 구성도이다.

도 2를 참조하면, 본 발명의 RFID 태그는 크게 안테나부(10), 아날로그부(100), 디지털부(200) 및 메모리부(300)를 포함한다.

안테나부(10)는 RFID 리더로부터 송신된 무선 신호 RF를 수신하는 역할을 한다. 수신된 무선 신호 RF는 안테나 패드(11,12)를 통해 아날로그부(100)로 입력된다.

아날로그부(100)는 전압 증폭부(110), 복조부(120), 클럭 발생부(130), 파워 온 리셋부(140), 전압 조정부(150) 및 변조부(160)를 포함한다.

전압 증폭부(110)는 안테나부(10)로부터 인가되는 무선 신호 RF를 정류 및 승압하여 RFID 태그의 구동전압인 전원 전압을 생성한다.

복조부(120)는 전압 증폭부(110)의 출력전압에 따라 안테나부(10)로부터 입력되는 무선 신호 RF에서 동작 명령신호를 검출하여 명령신호 CMD를 생성하고, 생성된 명령신호 CMD를 전압 조정부(150) 및 디지털부(200)에 출력한다.

클럭 발생부(130)는 전압 증폭부(110)에서 생성된 전원 전압에 따라 디지털 부(200)의 동작을 제어하기 위한 클럭 CLK를 디지털부(200)에 공급한다.

파워 온 리셋부(140)는 전압 증폭부(110)에서 생성된 전원 전압을 감지하여 리셋 동작을 제어하기 위한 파워 온 리셋 신호 POR를 전압 조정부(150) 및 디지털부(200)에 출력한다.

파워 온 리셋 신호 POR는 전원 전압이 로우 레벨에서 하이 레벨로 천이하는 동안 전원 전압과 같이 상승하다가, 전원 전압이 전원 전압 레벨 VDD로 공급되는 순간 하이 레벨에서 로우 레벨로 천이하여 RFID 태그 내부의 회로를 리셋시키는 신호를 의미한다.

전압 조정부(150)는 전압 증폭부(110)에서 생성된 전원 전압이 일정한 레벨로 유지되도록 전압을 조정한다. 전원 전압이 특정 레벨 이상으로 올라가면 전압을 낮추어 줌으로써 RFID 태그의 내부 회로에 고전류가 흐르는 것을 방지한다.

변조부(160)는 디지털부(200)로부터 입력되는 응답신호 RP를 변조하여 안테나부(10)에 전송한다.

디지털부(200)는 아날로그부(100)로부터 전원 전압, 파워 온 리셋 신호 POR, 클럭 CLK 및 명령신호 CMD를 입력받아 명령신호 CMD를 해석하고 제어신호 및 처리신호들을 생성한다. 그리고 제어신호 및 처리신호에 대응하는 응답신호 RP를 아날로그부(100)로 출력한다.

또한, 디지털부(200)는 어드레스 ADD, 입/출력 데이터 I/O, 제어신호 CTR 및 클럭 CLK을 메모리부(300)에 출력한다. 메모리부(300)는 데이터를 저장 소자에 라이트하고, 저장 소자에 저장된 데이터를 리드하는 역할을 한다.

메모리(300)로는 불휘발성 강유전체 메모리(FeRAM;Ferroelectric Random Access Memory)가 사용될 수 있다. FeRAM은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖는다. 또한, FeRAM은 디램과 거의 유사한 구조를 가지고, 커패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 가진다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.

도 3은 본 발명에 따른 전압 조정부(150)의 회로도를 나타낸다.

도 3을 참고하면, 본 발명에 따른 전압 조정부(150)는 레퍼런스 전압 생성부(151), 감지 전압 생성부(152), 차동 증폭부(153), 풀다운 제어부(154) 및 풀다운 구동부(155)를 포함한다.

레퍼런스 전압 생성부(151)는 노드 A를 통해 공급되는 전원 전압 VDD으로부터 레퍼런스 전압 VREF을 생성하여 노드 B에 공급하는 역할을 한다.

감지 전압 생성부(152)는 노드 A를 통해 공급되는 전원 전압 VDD으로부터 감지 전압 VSENSE을 생성하여 노드 C에 공급하는 역할을 한다.

차동 증폭부(153)는 노드 B와 노드 C에 공급되는 전압의 차이를 증폭하여 노드 D로 출력하는 역할을 한다.

풀다운 제어부(154)는 차동 증폭부(153)로부터 출력되는 전압의 크기에 따라 하이 레벨 또는 로우 레벨의 신호를 생성한다.

인버터 INV1,INV2는 풀다운 제어부(154)로부터 출력되는 신호를 각각 반전하는 역할을 한다. 두 개의 인버터를 통과하는 신호는 두 번 반전되어 원래의 값을 유지한다. 인버터 INV1,INV2를 통과하면서 풀다운 제어부(154)에 포함된 노이즈가 제거되는 효과가 있다. 인버터 INV1,INV2는 입력되는 신호의 노이즈를 제거하여 풀다운 제어 신호 PC를 생성한다.

풀다운 구동부(155)는 풀다운 제어 신호 PC에 따라 노드 A와 그라운드 단자를 선택적으로 연결한다. 노드 A와 그라운드 단자가 연결되면 노드 A로부터 그라운드 단자로 전류가 흐르게되므로 노드 A의 전압 레벨이 낮아지고, 노드 A와 그라운드 단자의 연결이 차단되면 노드 A로부터 그라운드 단자로 전류가 흐르지 않으므로 노드 A의 전압 레벨이 유지된다.

도 4는 본 발명에 따른 레퍼런스 전압 생성부(151)의 회로도를 나타낸다.

도 4를 참고하면, 레퍼런스 전압 생성부(151)는 노드 A와 그라운드 단자 사이에 직렬로 연결된 저항 R1과 NMOS 트랜지스터 N1를 포함한다. 노드 A를 통해 전압 증폭부(110)로부터 전원 전압 VDD이 공급된다.

NMOS 트랜지스터 N1은 드레인이 저항 R1과 연결되고, 게이트가 드레인과 서로 연결되며, 소스가 그라운드 단자와 연결된다. 게이트와 드레인이 연결되는 노드를 노드 B로 나타내고, 노드 B의 전압을 레퍼런스 전압 VREF으로 나타내며, NMOS 트랜지스터 N1의 문턱 전압을 Vt로 나타낸다.

NMOS 트랜지스터 N1는 노드 B에 공급되는 레퍼런스 전압 VREF의 크기에 따라 턴 온 또는 턴 오프된다.

레퍼런스 전압 VREF의 값이 문턱 전압 Vt보다 작을 때, NMOS 트랜지스터 N1는 턴 오프되어 노드 A로부터 그라운드 단자로 전류가 흐르지 않는다. 저항 R1에는 전류가 흐르지 않기 때문에 전압 강하가 일어나지 않는다. 따라서 노드 A와 노드 B의 전압이 동일하게 유지되고, 노드 B에 전원 전압 VDD가 유도된다. 즉 VREF = VDD가 성립한다.

레퍼런스 전압 VREF의 값이 문턱 전압 Vt보다 클 때, NMOS 트랜지스터 N1는 턴 온되어 노드 A로부터 그라운드 단자로 전류가 흐르게 된다. NMOS 트랜지스터 N1는 턴 온되면 저항 소자처럼 동작하므로, 레퍼런스 전압 VREF은 노드 A로 공급되는 전원 전압 VDD의 크기 및 저항 R1과 NMOS 트랜지스터 N1의 저항 비율에 의해 결정된다.

이 경우 NMOS 트랜지스터 N1의 저항보다 저항 R1의 값을 매우 크게 설정하면, NMOS 트랜지스터 N1의 저항이 거의 무시된다. 즉 그라운드 전압 < 문턱 전압 Vt < 레퍼런스 전압 VREF << 전원 전압 VDD 로부터, 레퍼런스 전압 VREF은 NMOS 트랜지스터 N1의 문턱 전압 Vt 값보다 조금 더 큰 값에서 포화된다는 것을 알 수 있다. 포화 상태의 레퍼런스 전압 VREF의 크기는 포화 전압 VS로 나타내고, 실제 회로에서는 VS ≒ Vt로 근사할 수 있다.

따라서 전원 전압 VDD이 문턱 전압 Vt보다 커지면, 레퍼런스 전압 VREF의 크기는 포화 전압 VS으로 일정하게 유지되고, 포화 전압 VS의 크기는 NMOS 트랜지스터 N1의 문턱 전압 Vt의 크기로 근사할 수 있다.

도 5는 본 발명에 따른 감지 전압 생성부(152)의 회로도를 나타낸다.

도 5를 참고하면, 감지 전압 생성부(152)는 노드 A와 그라운드 단자 사이에 직렬로 연결된 저항 R2 및 저항 R3를 포함한다. 노드 A는 전압 증폭부(110)의 출력 단자와 연결되므로 전원 전압 VDD이 공급된다.

저항 R2 및 저항 R3는 노드 A에 공급되는 전원 전압 VDD을 분배하는 역할을 한다. 그리고 저항 R2과 저항 R3 사이의 노드를 노드 C로 나타내고, 노드 C의 전압을 감지 전압 VSENSE로 나타낸다.

노드 A에 전원 전압 VDD이 공급되면 저항 R2 및 저항 R3는 다음과 같이 전원 전압 VDD를 분배한다.

VSENSE = VDD*R2/(R2+R3)

감지 전압 생성부(152)는 전원 전압 VDD에 비례하여 감지 전압 VSENSE의 값을 결정한다. 감지 전압 VSENSE의 값은 저항 R2 및 저항 R3의 값을 조절함으로써 결정할 수 있다.

도 6은 본 발명에 따른 차동 증폭부(153)의 회로도를 나타낸다.

도 6을 참고하면, 차동 증폭부(153)는 노드 A와 그라운드 단자 사이에 연결되는 저항 R4, 차동 증폭 회로(153_1), 저항 R4를 포함한다. 차동 증폭부(153)는 노드 B와 노드 C에 인가되는 전압의 차이를 증폭하여 노드 D로 출력하는 역할을 한다.

차동 증폭부(153)는 NMOS 트랜지스터 N2,N3, PMOS 트랜지스터 P1,P2 및 저항 R4,R5를 포함한다.

NMOS 트랜지스터 N2는 게이트가 노드 B와 연결되고, 드레인이 PMOS 트랜지스터 P1의 소스와 연결되며, 소스가 저항 R4을 통해 그라운드 전압 단자와 연결된다.

NMOS 트랜지스터 N3는 게이트가 노드 C와 연결되고, 드레인이 PMOS 트랜지스 터 P2의 소스와 연결되며, 소스가 저항 R4을 통해 그라운드 전압 단자와 연결된다.

PMOS 트랜지스터 P1은 게이트와 소스가 모두 NMOS 트랜지스터 N2의 드레인과 연결되고, 드레인이 저항 R4를 통해 전원 전압 단자인 노드 A와 연결된다.

PMOS 트랜지스터 P2는 게이트가 PMOS 트랜지스터 P1의 게이트와 서로 연결되고, 드레인이 저항 R4를 통해 전원 전압 단자인 노드 A와 연결되며, 소스가 NMOS 트랜지스터 N3의 드레인과 연결된다.

노드 D는 NMOS 트랜지스터 N3의 드레인과 PMOS 트랜지스터 P2의 소스 사이에 위치하고, 노드 D를 통해 차동 증폭부(153)의 출력 신호가 출력된다.

저항 R4는 NMOS 트랜지스터 N2,N3의 소스와 그라운드 전압 단자 사이에 연결되고, 저항 R5는 PMOS 트랜지스터 P1,P2의 드레인과 전원 전압 단자 사이에 연결된다.

노드 A와 그라운드 전압 단자 사이에는 저항 R4, 차동 증폭 회로(153_1), 저항 R5가 직렬로 연결된다. 노드 A에 전원 전압 VDD가 공급되면 각각의 부하에 따라 전압이 분배된다. 이 경우 저항 R4,R5의 크기를 크게 함으로써 차동 증폭 회로(153_1)에 분배되는 전압을 작게해주면, 차동 증폭 회로(153_1)가 소비하는 전력을 최소화할 수 있다. 저항 R4,R5도 전력를 소비하지만, 차동 증폭 회로(153_1)는 MOS 트랜지스터를 포함하기 때문에 저항 R4,R5보다 많은 전력을 소비한다. 따라서 차동 증폭 회로(153_1)에 분배되는 전압을 작게 해주는 것이 소비 전력을 감소시키는 데에 더 유리하다.

도 7은 본 발명에 따른 차동 증폭 회로(153_1)의 동작을 나타내는 회로도이 다.

도 7을 참고하면, 차동 증폭 회로(153_1)는 다음과 같이 동작한다.

NMOS 트랜지스터 N2,N3는 각각의 게이트로 공급되는 전압의 차이를 증폭하고, PMOS 트랜지스터 P1,P2는 전류 미러(153_2)로 동작한다.

전류 미러(153_2)는 PMOS 트랜지스터 P1의 소스로 흐르는 전류 I에 따라 PMOS 트랜지스터 P2의 소스에 전류 I를 유도한다(k는 PMOS 트랜지스터 P1,P2의 T상대적인 특성에 따라 결정되는 상수임).

상기한 것처럼, 전원 전압 VDD이 계속 증가할 경우 노드 B의 레퍼런스 전압 VREF은 포화되어 더 이상 증가하지 않지만, 노드 C의 감지 전압 VSENSE는 전원 전압 VDD에 비례하여 계속 증가한다.

그 결과 전원 전압 VDD이 과도하게 증가할 경우, 노드 B와 노드 C 사이에 전압 차이가 발생한다. 이 경우, NMOS 트랜지스터 N2,N3가 턴 온되어 전류 미러(153_1)의 PMOS 트랜지스터 P1의 소스로부터 출력된 전류는 NMOS 트랜지스터 N2,N3를 통해 NMOS 트랜지스터 N3의 드레인으로 출력된다. 저항 R3는 매우 큰 값으로 설정되기 때문에 저항 R3를 통해 그라운드 단자로 흘러나가는 전류의 양은 무시할 수 있다. 따라서 노드 D에서는 PMOS 트랜지스터 P2로부터 전류 I가 유입되고, NMOS 트랜지스터 N3로부터 전류 I가 유입되므로, 전류 2*I가 차동 증폭부(153)로부터 출력된다.

노드 D의 전압은 차동 증폭부(153)로부터 출력되는 전류 2*I에 비례하여 결정되고, 전류 I는 노드 B와 노드 C의 전압 차이에 비례하여 결정된다. 따라서 노드 B와 노드 C의 전압 차이가 클수록 차동 증폭부(153)의 출력 단자인 노드 D에 유도되는 전압 레벨도 높아지게 된다.

도 8은 본 발명에 따른 풀다운 제어부(154)의 회로도를 나타낸다.

도 8을 참고하면, 풀다운 제어부(154)는 노드 A와 그라운드 단자 사이에 직렬 연결된 저항 R6,R7, PMOS 트랜지스터 P3 및 NMOS 트랜지스터 N4를 포함한다.

저항 R6는 NMOS 트랜지스터 N4의 소스와 그라운드 단자 사이에 연결된다.

저항 R7은 노드 A와 PMOS 트랜지스터 P3의 드레인 사이에 연결된다.

PMOS 트랜지스터 P3는 게이트가 노드 D와 연결되고, 드레인이 저항 R7과 연결되며, 소스가 NMOS 트랜지스터 N4의 드레인과 연결된다.

NMOS 트랜지스터 N4는 게이트가 노드 D와 연결되고, 드레인이 PMOS 트랜지스터 P3의 소스와 연결되며, 소스가 저항 R6과 연결된다.

차동 증폭부(153)를 통해 출력되는 신호는 PMOS 트랜지스터 P3 및 NMOS 트랜지스터 N4의 게이트로 입력되고, PMOS 트랜지스터 P3의 소스 및 NMOS 트랜지스터 N4의 드레인이 노드 E에 연결되어 풀다운 제어부(154)에 의해 제어된 신호를 출력한다.

전원 전압 VDD의 전압 레벨이 계속 높아지면, 차동 증폭부(153)는 노드 B와 노드 C의 전압 차이를 증폭하여 노드 D로 출력한다.

노드 D로 출력되는 전압의 크기가 작으면, PMOS 트랜지스터 P3가 턴 온되고 NMOS 트랜지스터 N4는 턴 오프된다. 노드 A에 인가되는 전원 전압 VDD은 대부분 저항 R5에 유도되므로, 노드 E에는 저전압이 유도된다.

노드 D로 출력되는 전압의 크기가 크면, PMOS 트랜지스터 P3는 턴 오프되고 NMOS 트랜지스터 N4는 턴 온된다. 노드 D에 인가되는 전압의 대부분은 저항 R5에 유도되므로, 노드 E 에는 고전압이 유도된다.

따라서 풀다운 제어부(154)는 차동 증폭부(153)로부터 출력되는 전압의 크기에 따라 고전압 또는 저전압의 신호를 출력한다. 고전압인 경우를 하이 레벨, 저전압인 경우를 로우 레벨이라고 하면, 풀다운 제어부(154)는 하이 레벨 또는 로우 레벨의 신호를 출력하게 된다.

노드 A와 그라운드 전압 단자 사이에는 저항 R7, PMOS 트랜지스터 P3, NMOS 트랜지스터 N4 및 저항 R6가 직렬로 연결된다. 노드 A에 전원 전압 VDD가 공급되면 각각의 부하에 따라 전압이 분배된다. 이 경우 저항 R6,R7의 크기를 크게 함으로써 MOS 트랜지스터 P3,N4에 분배되는 전압을 작게해주면, 풀다운 제어부(154)가 소비하는 전력을 최소화할 수 있다. 저항 R6,R7도 전력를 소비하지만, MOS 트랜지스터P3,N4는 저항 R6,R7보다 많은 전력을 소비한다. 따라서 MOS 트랜지스터 P3,N4에 분배되는 전압을 작게 해주는 것이 소비 전력을 감소시키는 데에 더 유리하다.

인버터 INV1,INV2는 풀다운 제어부(154)로부터 출력되는 신호를 각각 반전하여 노이즈를 제거하고 풀다운 제어 신호 PC를 생성하는 역할을 한다. 두 개의 인버터를 통과하는 신호는 두 번 반전되어 원래의 값을 유지한다. 즉 노드 E로부터 출력되는 신호가 로우 레벨이면 인버터 INV1,INV2를 통과하여 출력되는 풀다운 제어 신호 PC가 로우 레벨로 생성되고, 노드 E로부터 출력되는 신호가 하이 레벨이면 인버터 INV1,INV2를 통과하여 출력되는 풀다운 제어 신호 PC가 하이 레벨로 생성된 다.

도 9는 본 발명에 따른 풀다운 구동부(155)의 회로도를 나타낸다.

도 9를 참고하면, 풀다운 구동부(155)는 NMOS 트랜지스터 N5를 포함한다. NMOS 트랜지스터 N5는 게이트로 풀다운 제어 신호 PC가 입력되고, 드레인으로 노드 A를 통해 전원 전압 VDD이 인가되며, 소스가 그라운드 단자와 연결된다.

NMOS 트랜지스터 N5의 게이트로 풀다운 제어 신호 PC가 로우 레벨로 입력되면, NMOS 트랜지스터 N5가 턴 오프되므로 노드 A에 공급되는 전원 전압 VDD의 전압 레벨이 유지된다.

NMOS 트랜지스터 N5의 게이트로 풀다운 제어 신호 PC가 하이 레벨로 입력되면, NMOS 트랜지스터 N5가 턴 온되므로 노드 A에 공급되는 전원 전압 VDD의 전압 레벨이 떨어지게 된다.

따라서 전원 전압 VDD이 계속적으로 높아지면, 레퍼런스 전압 VREF과 감지 전압 VSENSE의 차이가 커지고, 차동 증폭부(153)가 그 차이를 증폭하여 출력하면, 풀다운 제어부(154)가 이를 하이 레벨 또는 로우 레벨의 신호를 생성한 후, 인버터 INV1,INV2가 노이즈를 제거하고, 노이즈가 제거된 풀다운 제어 신호 PC로 풀다운 구동부(155)를 제어함으로써 전원 전압 VDD의 전압 레벨을 유지하거나 또는 낮추게 된다.

도 10은 본 발명에 따른 전압 조정부(150)의 동작을 나타내는 그래프이다.

도 10을 참고하면, 그래프의 X 축은 전압 조정부(150)로 입력되는 전원 전압 VDDI의 크기를 나타내고, Y 축은 레퍼런스 전압 VREF, 감지 전압 VSENSE 및 전압 조정부(150)에 의해 조정된 전원 전압 VDDO의 크기를 나타낸다.

그래프는 전압 증폭부(110)에서 생성된 전원 전압 VDDI의 크기가 증가함에 따라 다른 전압(레퍼런스 전압 VREF, 감지 전압 VSENSE, 조정된 전원 전압 VDDO)의 크기 변화를 나타낸다. 전압 조정부(150)에 의해 전압 조정 동작이 수행되지 않는 경우에는 전원 전압 VDDI과 전원 전압 VDDO이 동일하다.

이하에서는 전원 전압 VDDI이 0(V)에서부터 증가한다고 가정하고, 전압 조정부(150)의 동작을 살펴본다.

전원 전압 VDDI의 크기가 0~Vt인 구간 R1에서, 전원 전압 VDDI와 전원 전압 VDDO은 동일한 값으로 출력된다. 레퍼런스 전압 생성부(151)에서, 전원 전압 VDDI의 크기가 NMOS 트랜지스터 N1의 문턱 전압 Vt보다 작으므로 NMOS 트랜지스터 N1은 턴 오프된 상태이다. 따라서 레퍼런스 전압 VREF의 크기도 전원 전압 VDDI의 크기와 동일한 값으로 출력된다. 감지 전압 생성부(152)는 저항 R1,R2의 크기에 따라 전원 전압 VDDI의 크기에 비례하는 감지 전압 VSENSE을 생성한다.

전원 전압 VDDI의 크기가 Vt~V1인 구간 R2에서, 전원 전압 VDDI과 전원 전압 VDDO은 동일한 값으로 출력된다. 레퍼런스 전압 생성부(151)에서, 전원 전압 VDDI의 크기가 문턱 전압 Vt보다 크므로 NMOS 트랜지스터 N1이 턴 온된다. 따라서 노드 A로부터 그라운드 단자로 전류가 흐르게 되고, 레퍼런스 전압 VREF의 크기는 증가하다가 포화 전압 Vs에서 포화된다. 감지 전압 생성부(152)는 레퍼런스 전압 VREF과 관계없이 저항 R2,R3의 크기에 따라 전원 전압 VDDI의 크기에 비례하는 감지 전압 VSENSE을 계속해서 생성한다.

전원 전압 VDDI의 크기가 커짐에 따라, 감지 전압 VSENSE의 크기는 전원 전압 VDDI에 비례하여 증가하지만 레퍼런스 전압 VREF의 크기는 포화되기 때문에, 전원 전압 VDDI의 크기가 V1이 되는 순간에, 레퍼런스 전압 VREF과 감지 전압 VSENSE의 크기가 같아진다. 그리고 전원 전압 VDDI의 크기가 V1 보다 큰 구간에서는 감지 전압 VSENSE의 크기가 레퍼런스 전압 VREF의 크기보다 커진다.

전원 전압 VDDI의 크기가 V1~V2인 구간 R3에서, 감지 전압 VSENSE과 레퍼런스 전압 VREF의 크기 차이가 발생하므로, 차동 증폭부(153)는 이 전압 차이를 증폭하기 시작한다. 그리고 풀다운 제어부(154)는 증폭된 전압 차이에 따라 하이 레벨 또는 로우 레벨의 풀다운 제어 신호 PC를 생성한다. 구간 R3에서는 전압 차이가 크지 않기 때문에 풀다운 제어 신호 PC가 로우 레벨로 생성된다. 따라서 풀다운 구동부(155)의 NMOS 트랜지스터 N5가 동작하지 않으므로 전원 전압 VDDO은 전원 전압 VDDI과 같은 레벨로 유지된다.

전원 전압 VDDI의 크기가 V2 보다 큰 구간 R4에서, 감지 전압 VSENSE과 레퍼런스 전압 VREF의 차이가 충분히 커졌으므로 풀다운 제어부(154)는 하이 레벨의 풀다운 제어 신호 PC를 생성한다. 따라서 풀다운 구동부(155)의 NMOS 트랜지스터 N5가 턴 온되어 노드 A로부터 그라운드 단자로 전류가 흐르기 때문에, 전원 전압 VDDO의 레벨이 더 이상 증가하지 않고 전압 V2 레벨로 일정하게 유지된다.

상기한 것처럼, 본 발명의 전압 조정부(150)는 전압 증폭부(110)에서 생성된 전원 전압 VDD이 과도하게 증가할 경우 전압 레벨을 적정 수준으로 낮춰줌으로써 RFID 태그의 내부 회로를 보호할 수 있다.

도 1은 종래 기술에 따른 RFID 태그의 전체 구성도이다.

도 2는 본 발명에 따른 RFID 태그의 전체 구성도이다.

도 3은 본 발명에 따른 전압 조정부의 회로도를 나타낸다.

도 4는 본 발명에 따른 레퍼런스 전압 생성부의 회로도를 나타낸다.

도 5는 본 발명에 따른 감지 전압 생성부의 회로도를 나타낸다.

도 6은 본 발명에 따른 차동 증폭부의 회로도를 나타낸다.

도 7은 본 발명에 따른 차동 증폭 회로의 동작을 나타내는 회로도이다.

도 8은 본 발명에 따른 풀다운 제어부의 회로도를 나타낸다.

도 9는 본 발명에 따른 풀다운 구동부의 회로도를 나타낸다.

도 10은 본 발명에 따른 전압 조정부의 동작을 나타내는 그래프이다.

Claims (24)

1. RFID 리더로부터 수신된 무선 신호를 증폭하여 전원 전압을 생성하는 전압 증폭부; 및

   상기 전원 전압 및 상기 전원 전압에 기초하여 생성된 레퍼런스 전압을 비교하여 상기 전원 전압을 일정하게 유지하는 전압 조정부를 포함하며,

   상기 레퍼런스 전압은 상기 전압 조정부에 포함된 MOS 트랜지스터의 포화 상태 전압에 상응하는 것을 특징으로 하는 RFID 태그.
2. 청구항 1에 있어서,

   상기 전압 조정부는

   상기 전원 전압으로부터 상기 레퍼런스 전압을 생성하는 레퍼런스 전압 생성부; 및

   상기 전원 전압으로부터 감지 전압을 생성하는 감지 전압 생성부를 포함하고,

   상기 레퍼런스 전압과 상기 감지 전압의 크기에 따라 전원 전압의 크기를 조정하는 것을 특징으로 하는 RFID 태그.
3. 청구항 2에 있어서,

   상기 레퍼런스 전압 생성부는

   상기 전압 증폭부로부터 공급되는 전원 전압의 크기와 상기 MOS 트랜지스터의 문턱 전압의 크기를 비교하여 상기 레퍼런스 전압을 생성하는 것을 특징으로 하는 RFID 태그.
4. 청구항 3에 있어서,

   상기 레퍼런스 전압 생성부는

   상기 전압 증폭부와 상기 MOS 트랜지스터 사이에 연결되는 제 1 저항 소자를 더 포함하는 RFID 태그.
5. 청구항 4에 있어서,

   상기 MOS 트랜지스터는

   게이트와 드레인이 서로 연결되어 상기 전압 증폭부로부터 공급되는 전원 전압이 공급되고, 소스가 그라운드 단자와 연결되는 것을 특징으로 하는 RFID 태그.
6. 청구항 2에 있어서,

   상기 감지 전압 생성부는

   상기 전압 증폭부로부터 공급되는 전원 전압을 분배하기 위한 복수 개의 저항 소자를 포함하는 RFID 태그.
7. 청구항 2에 있어서,

   상기 레퍼런스 전압 및 상기 감지 전압을 인가받고, 상기 레퍼런스 전압과 상기 감지 전압의 차이를 증폭하는 차동 증폭부를 더 포함하는 RFID 태그.
8. 청구항 7에 있어서,

   상기 차동 증폭부는

   상기 레퍼런스 전압 및 상기 감지 전압이 인가되는 전압 인가부; 및

   상기 레퍼런스 전압과 상기 감지 전압의 크기 차이에 비례하는 출력 전압을 생성하는 전류 미러 회로를 포함하는 RFID 태그.
9. 청구항 8에 있어서,

   상기 전압 인가부는

   게이트로 상기 레퍼런스 전압이 인가되고, 드레인이 상기 전류 미러 회로와 연결되며, 소스가 그라운드 단자와 연결되는 제 1 MOS 트랜지스터; 및

   게이트로 상기 감지 전압이 인가되고, 드레인이 상기 전류 미러 회로와 연결되며, 소스가 그라운드 단자와 연결되는 제 2 MOS 트랜지스터를 포함하는 RFID 태그.
10. 청구항 9에 있어서,

    상기 제 1 MOS 트랜지스터 및 상기 제 2 MOS 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 RFID 태그.
11. 청구항 7에 있어서,

    상기 전압 조정부는

    상기 전압 증폭부와 상기 차동 증폭부를 연결하는 제 2 저항 소자; 및

    상기 차동 증폭부와 그라운드 단자를 연결하는 제 3 저항 소자를 더 포함하는 RFID 태그.
12. 청구항 8에 있어서,

    상기 전압 조정부는

    상기 출력 전압을 인가받고, 상기 출력 전압의 크기에 따라 제어 신호를 생성하는 풀다운 제어부를 더 포함하는 RFID 태그.
13. 청구항 12에 있어서,

    상기 풀다운 제어부는

    상기 출력 전압의 크기에 따라 상기 제어 신호를 로우 레벨로 구동하는 제 3 MOS 트랜지스터; 및

    상기 출력 전압의 크기에 따라 상기 제어 신호를 하이 레벨로 구동하는 제 4 MOS 트랜지스터를 포함하는 RFID 태그.
14. 청구항 13에 있어서,

    상기 제 3 MOS 트랜지스터는 PMOS 트랜지스터인 것을 특징으로 하는 RFID 태그.
15. 청구항 13에 있어서,

    상기 제 4 MOS 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 RFID 태그.
16. 청구항 12에 있어서,

    상기 전압 조정부는

    상기 전압 증폭부와 상기 풀다운 제어부를 연결하는 제 4 저항 소자; 및

    상기 풀다운 제어부와 그라운드 단자를 연결하는 제 5 저항 소자를 더 포함하는 RFID 태그.
17. 청구항 12에 있어서,

    상기 전압 조정부는

    상기 풀다운 제어부로부터 출력되는 상기 제어 신호에 포함된 노이즈를 제거하는 노이즈 제거부를 더 포함하는 RFID 태그.
18. 청구항 17에 있어서,

    상기 노이즈 제거부는 하나 이상의 인버터 소자를 포함하는 RFID 태그.
19. 청구항 12에 있어서,

    상기 전압 조정부는

    상기 제어 신호에 따라 상기 전압 증폭부로부터 공급되는 전원 전압의 크기를 조정하는 풀다운 구동부를 더 포함하는 RFID 태그.
20. 청구항 19에 있어서,

    상기 풀다운 구동부는

    상기 전압 증폭부의 출력 단자와 그라운드 단자 사이에 위치하고, 상기 제어 신호에 따라 상기 전압 증폭부의 출력 단자와 그라운드 단자를 선택적으로 연결하는 스위칭부를 포함하는 RFID 태그.
21. 청구항 20에 있어서,

    상기 스위칭부는 NMOS 트랜지스터인 것을 특징으로 하는 RFID 태그.
22. 청구항 21에 있어서,

    상기 NMOS 트랜지스터는

    게이트로 상기 제어 신호가 입력되고, 드레인이 상기 전압 증폭부의 출력 단자와 연결되며, 소스가 그라운드 단자와 연결되는 것을 특징으로 하는 RFID 태그.
23. 청구항 2에 있어서,

    상기 전압 조정부는

    상기 전압 증폭부와 그라운드 단자 사이에 연결되는 것을 특징으로 하는 RFID 태그.
24. 청구항 22에 있어서,

    상기 전압 조정부는

    상기 레퍼런스 전압 및 상기 감지 전압을 인가받고, 상기 레퍼런스 전압과 상기 감지 전압의 차이를 증폭하여 출력 전압을 생성하는 차동 증폭부;

    상기 출력 전압을 인가받고, 상기 출력 전압의 크기에 따라 제어 신호를 생성하는 풀다운 제어부;

    상기 풀다운 제어부로부터 출력되는 상기 제어 신호에 포함된 노이즈를 제거하는 노이즈 제거부; 및

    상기 제어 신호에 따라 상기 전압 증폭부로부터 공급되는 전원 전압의 크기를 조정하는 풀다운 구동부를 더 포함하고,

    상기 레퍼런스 전압 생성부는 MOS 트랜지스터를 포함하고, 상기 전압 증폭부로부터 공급되는 전원 전압의 크기와 상기 MOS 트랜지스터의 문턱 전압의 크기를 비교하여 상기 레퍼런스 전압을 생성하는 것을 특징으로 하는 RFID 태그.

Images